JP2006221691A - 半導体記憶装置およびその書込み方法 - Google Patents
半導体記憶装置およびその書込み方法 Download PDFInfo
- Publication number
- JP2006221691A JP2006221691A JP2005031922A JP2005031922A JP2006221691A JP 2006221691 A JP2006221691 A JP 2006221691A JP 2005031922 A JP2005031922 A JP 2005031922A JP 2005031922 A JP2005031922 A JP 2005031922A JP 2006221691 A JP2006221691 A JP 2006221691A
- Authority
- JP
- Japan
- Prior art keywords
- write
- state
- data
- address
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
- G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1087—Data input latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0076—Write operation performed depending on read result
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
DRAMインタフェースに対し互換性の高い、相変化メモリを備える半導体記憶装置を提供する。
【解決手段】
ビット線とワード線の交差部に備えられる、相変化素子を含むメモリセルをメモリセルアレイ18内に備える。書込み要求に伴う書込みアドレス及びデータをそれぞれライトアドレスレジスタ15とデータレジスタ14とに一時保持し、この書込み要求のサイクルではメモリセルアレイ18への書込みは行わない。そして、次の書込み要求が発生した時点で保持されているデータをメモリセルアレイ18に対して書込み行う。この時、リセットサイクルとセットサイクルとの2つの書込みサイクルを設ける。そして、メモリセルの書込み内容と書き換えデータを比較し、セットセルのみを一時リセット(アモルファス化、高抵抗化)とした後、セット(結晶化、低抵抗化)データのみ書込みを行うように動作する。
【選択図】
図1
Description
12 ライトクロック発生回路
13 ライトコントロール回路
14、14a データレジスタ
15、15a ライトアドレスレジスタ
16 リードコンパレータ
17、19 多重化回路
18 メモリセルアレイ
20 出力レジスタ
21 バッファ
22 ライトアドレスバッファ
23 データバッファ
Claims (24)
- ビット線とワード線の交差部に備えられる、プログラム可能な抵抗素子を含むメモリセルへの書き込み方法であって、
書込み要求に伴うライトアドレス及びライトデータを、それぞれライトアドレスレジスタ及びデータレジスタに一時保管し、次の書込み要求まで前記ライトアドレス及び前記ライトデータをそれぞれ保持することを特徴とする半導体記憶装置の書込み方法。 - 前記アドレスレジスタに保持されているアドレスと新たな書込み要求によって入力されるアドレスとの比較を行い、比較結果に基づいてメモリセルへの書込み制御を行うことを特徴とする請求項1記載の半導体記憶装置の書込み方法。
- 前記書込み制御において、前記入力されるアドレスに対応するメモリセルの読み出しを行い、該メモリセルに書き込まれているデータと前記データレジスタの値とを比較することを特徴とする請求項2記載の半導体記憶装置の書込み方法。
- 書込みには、前記抵抗素子を第1の状態から第2の状態に変化させる第1の書込みサイクルと、前記抵抗素子を前記第2の状態から前記第1の状態に変化させる第2の書込みサイクルとを含むことを特徴とする請求項1記載の半導体記憶装置の書込み方法。
- 前記ライトアドレスレジスタと前記データレジスタとに書込みアドレスと書き換えデータとをそれぞれ格納し、メモリセルの書込み内容と前記書き換えデータを比較し、前記第1の状態にあるメモリセルのみを一時前記第2の状態とした後、前記第1の状態に対応する書き換えデータのみ書込みを行うように制御することを特徴とする請求項4記載の半導体記憶装置の書込み方法。
- 第1の書込み要求に伴い、前記第1の書込みサイクルを実行し、前記第1の書込み要求に引き続く第2の書込み要求があったことを検知し、前記第2の書込みサイクルを実行することを特徴とする請求項4記載の半導体記憶装置の書込み方法。
- 前記第2の書込みサイクルの実行中に並行して、入力される新たなアドレス及びデータをそれぞれ前記ライトアドレスレジスタ及び前記データレジスタとに格納することを特徴とする請求項6記載の半導体記憶装置の書込み方法。
- 請求項1記載の半導体記憶装置の書込み方法において、読出し要求があった場合、前記ライトアドレスレジスタに保持されているアドレスと前記読み出し要求に対応するアドレスとを比較して読み出し制御を行うことを特徴とする半導体記憶装置の読出し方法。
- 前記ライトアドレスレジスタに保持されているアドレスと前記読出し要求に対応するアドレスとが一致する場合には、前記データレジスタに保持されているデータを読み出すことを特徴とする請求項8記載の半導体記憶装置の読出し方法。
- 前記第1の状態における前記抵抗素子の抵抗値は、前記第2の状態における前記抵抗素子の抵抗値に比べて高いことを特徴とする請求項4記載の半導体記憶装置の書込み方法。
- 前記第1の状態における前記抵抗素子の抵抗値は、前記第2の状態における前記抵抗素子の抵抗値に比べて低いことを特徴とする請求項4記載の半導体記憶装置の書込み方法。
- 前記抵抗素子は、第1、第2の状態間で相変化する材料を含むことを特徴とする請求項4、10、11のいずれか一に記載の半導体記憶装置の書込み方法。
- 前記抵抗素子は、前記相変化材料が前記第1の状態において結晶状態であって、前記第2の状態においてアモルファス状態であるようにプログラムされることを特徴とする請求項12記載の半導体記憶装置の書込み方法。
- 前記抵抗素子は、前記相変化材料が前記第1の状態においてアモルファス状態であって、前記第2の状態において結晶状態であるようにプログラムされることを特徴とする請求項12記載の半導体記憶装置の書込み方法。
- ビット線とワード線の交差部に、プログラム可能な抵抗素子を含むメモリセルを備えるメモリセルアレイと、
外部から入力されるアドレスを一時保持するアドレスレジスタと、
書込み要求に伴い前記アドレスレジスタに保持されているアドレスを入力して保持するライトアドレスレジスタと、
前記書込み要求に伴う書込みデータを保持するデータレジスタと、
を備え、
前記書込み要求に引き続く次の書込み要求に応じて、前記ライトアドレスレジスタに保持されているアドレスにしたがって選択された前記メモリセルアレイ中のメモリセルに、前記データレジスタに保持されているデータを書き込むことを特徴とする半導体記憶装置。 - 前記アドレスレジスタに保持されるアドレスと、前記ライトアドレスレジスタに保持されるアドレスとを比較するリードコンパレータと、
前記リードコンパレータが出力する一致結果に基づいて前記メモリセルの出力と前記データレジスタの出力とを選択する多重化回路と、
をさらに備え、
読出し要求に伴い前記アドレスレジスタに保持されるアドレスが、前記ライトアドレスレジスタに保持されるアドレスと一致する場合、前記データレジスタの出力を前記読出し要求に対する出力データとすることを特徴とする請求項15記載の半導体記憶装置。 - 前記抵抗素子を第1の状態から第2の状態に変化させる第1の書込みサイクルと、前記相変化素子を前記第2の状態から前記第1の状態に変化させる第2の書込みサイクルとを実行させる書込み制御手段をさらに備えることを特徴とする請求項15記載の半導体記憶装置。
- 前記書込み制御手段は、第1の書込み要求に伴い、前記第1の書込みサイクルを実行し、前記第1の書込み要求に引き続く第2の書込み要求があったことを検知し、前記第2の書込みサイクルを実行することを特徴とする請求項17記載の半導体記憶装置。
- 前記第2の書込みサイクルの実行中に並行して、入力される新たなアドレス及びデータをそれぞれ前記ライトアドレスレジスタ及び前記データレジスタとに格納することを特徴とする請求項18記載の半導体記憶装置。
- 前記第1の状態における前記抵抗素子の抵抗値は、前記第2の状態における前記抵抗素子の抵抗値に比べて高いことを特徴とする請求項17記載の半導体記憶装置。
- 前記第1の状態における前記抵抗素子の抵抗値は、前記第2の状態における前記抵抗素子の抵抗値に比べて低いことを特徴とする請求項17記載の半導体記憶装置。
- 前記抵抗素子は、第1、第2の状態間で相変化する材料を含むことを特徴とする請求項17、20、21のいずれか一に記載の半導体記憶装置。
- 前記抵抗素子は、前記相変化材料が前記第1の状態において結晶状態であって、前記第2の状態においてアモルファス状態であるようにプログラムされることを特徴とする請求項22記載の半導体記憶装置。
- 前記抵抗素子は、前記相変化材料が前記第1の状態においてアモルファス状態であって、前記第2の状態において結晶状態であるようにプログラムされることを特徴とする請求項22記載の半導体記憶装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005031922A JP4273087B2 (ja) | 2005-02-08 | 2005-02-08 | 半導体記憶装置およびその書込み方法 |
US11/340,623 US7391643B2 (en) | 2005-02-08 | 2006-01-27 | Semiconductor memory device and writing method thereof |
CN200610006687A CN100590731C (zh) | 2005-02-08 | 2006-02-08 | 半导体存储装置的写入方法 |
US12/213,051 US7800940B2 (en) | 2005-02-08 | 2008-06-13 | Semiconductor memory device and writing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005031922A JP4273087B2 (ja) | 2005-02-08 | 2005-02-08 | 半導体記憶装置およびその書込み方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006221691A true JP2006221691A (ja) | 2006-08-24 |
JP4273087B2 JP4273087B2 (ja) | 2009-06-03 |
Family
ID=36914191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005031922A Expired - Fee Related JP4273087B2 (ja) | 2005-02-08 | 2005-02-08 | 半導体記憶装置およびその書込み方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7391643B2 (ja) |
JP (1) | JP4273087B2 (ja) |
CN (1) | CN100590731C (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7787316B2 (en) | 2006-10-31 | 2010-08-31 | Elpida Memory, Inc. | Semiconductor memory device and write control method thereof |
US8050083B2 (en) | 2008-02-11 | 2011-11-01 | Samsung Electronics Co., Ltd. | Phase change memory device and write method thereof |
JP2012119018A (ja) * | 2010-11-30 | 2012-06-21 | Hitachi Ltd | 半導体装置および情報処理システム |
JP2020529094A (ja) * | 2017-07-26 | 2020-10-01 | マイクロン テクノロジー,インク. | メモリにおけるプログラム動作 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4646634B2 (ja) * | 2005-01-05 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4273087B2 (ja) * | 2005-02-08 | 2009-06-03 | エルピーダメモリ株式会社 | 半導体記憶装置およびその書込み方法 |
JP2008204581A (ja) * | 2007-02-22 | 2008-09-04 | Elpida Memory Inc | 不揮発性ram |
KR100819061B1 (ko) * | 2007-03-06 | 2008-04-03 | 한국전자통신연구원 | 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화메모리에서의 데이터 쓰기 장치 및 방법 |
US7579616B2 (en) * | 2007-04-10 | 2009-08-25 | International Business Machines Corporation | Four-terminal programmable via-containing structure and method of fabricating same |
KR101469831B1 (ko) * | 2007-04-30 | 2014-12-09 | 삼성전자주식회사 | 향상된 읽기 성능을 갖는 멀티-레벨 상변환 메모리 장치 및그것의 읽기 방법 |
CN100499557C (zh) * | 2007-06-18 | 2009-06-10 | 中兴通讯股份有限公司 | 一种寻址控制器件及使用该器件进行寻址的方法 |
KR100919556B1 (ko) * | 2007-08-10 | 2009-10-01 | 주식회사 하이닉스반도체 | 상 변화 메모리 장치 |
US7719908B1 (en) * | 2007-12-21 | 2010-05-18 | Cypress Semiconductor Corporation | Memory having read disturb test mode |
US7660152B2 (en) * | 2008-04-30 | 2010-02-09 | International Business Machines Corporation | Method and apparatus for implementing self-referencing read operation for PCRAM devices |
US8134857B2 (en) * | 2008-06-27 | 2012-03-13 | Macronix International Co., Ltd. | Methods for high speed reading operation of phase change memory and device employing same |
US9208835B2 (en) | 2009-12-29 | 2015-12-08 | Micron Technology, Inc. | Timing violation handling in a synchronous interface memory |
US8467238B2 (en) * | 2010-11-15 | 2013-06-18 | Macronix International Co., Ltd. | Dynamic pulse operation for phase change memory |
US8806263B2 (en) * | 2011-08-26 | 2014-08-12 | Micron Technology, Inc. | Methods and apparatuses including a global timing generator and local control circuits |
CN102831929B (zh) * | 2012-09-04 | 2015-07-22 | 中国科学院上海微***与信息技术研究所 | 一种相变存储器的读写转换***及方法 |
TW201417102A (zh) * | 2012-10-23 | 2014-05-01 | Ind Tech Res Inst | 電阻式記憶體裝置 |
CN104517640B (zh) * | 2013-09-30 | 2017-08-25 | 华为技术有限公司 | 一种相变内存管理方法和装置 |
CN106255961B (zh) * | 2014-05-09 | 2020-03-31 | 索尼公司 | 存储控制设备、存储设备及存储控制方法 |
CN105702289B (zh) * | 2016-02-16 | 2019-11-05 | 江苏时代全芯存储科技有限公司 | 一种相变存储器的写入电路和写入方法 |
KR20190047451A (ko) * | 2017-10-27 | 2019-05-08 | 에스케이하이닉스 주식회사 | 저항 변화 메모리 장치를 구비한 반도체 메모리 시스템 및 그 구동 방법 |
CN112289352B (zh) * | 2019-07-25 | 2023-10-03 | 上海磁宇信息科技有限公司 | 具有ecc功能的mram***及其操作方法 |
CN112949235B (zh) * | 2021-04-16 | 2022-07-12 | 山东高云半导体科技有限公司 | 电子设备的配置方法、装置、处理器及存储介质 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3170146B2 (ja) | 1994-07-29 | 2001-05-28 | 株式会社東芝 | 半導体記憶装置 |
JP2888201B2 (ja) | 1996-07-30 | 1999-05-10 | 日本電気株式会社 | 半導体メモリ集積回路 |
US6044429A (en) * | 1997-07-10 | 2000-03-28 | Micron Technology, Inc. | Method and apparatus for collision-free data transfers in a memory device with selectable data or address paths |
KR100287188B1 (ko) * | 1999-04-06 | 2001-04-16 | 윤종용 | 데이터 처리속도 및 데이터 입출력핀의 효율을 향상시킬 수 있는 반도체 메모리장치 및 이의 독출기입 제어방법 |
WO2001061503A1 (en) | 2000-02-16 | 2001-08-23 | Fujitsu Limited | Nonvolatile memory |
JP3938842B2 (ja) * | 2000-12-04 | 2007-06-27 | 富士通株式会社 | 半導体記憶装置 |
JP2002244920A (ja) * | 2001-02-15 | 2002-08-30 | Oki Electric Ind Co Ltd | Dramインターフェース回路 |
KR100389038B1 (ko) * | 2001-03-23 | 2003-06-25 | 삼성전자주식회사 | 레이트 라이트 기능을 갖는 동기형 에스램 장치 |
WO2004025659A1 (en) | 2002-09-11 | 2004-03-25 | Ovonyx, Inc. | Programming a phase-change material memory |
JP2004206850A (ja) | 2002-10-31 | 2004-07-22 | Toshiba Corp | 半導体記憶装置 |
JP4254293B2 (ja) | 2003-03-25 | 2009-04-15 | 株式会社日立製作所 | 記憶装置 |
JP4325275B2 (ja) | 2003-05-28 | 2009-09-02 | 株式会社日立製作所 | 半導体装置 |
JP4646634B2 (ja) * | 2005-01-05 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4273087B2 (ja) * | 2005-02-08 | 2009-06-03 | エルピーダメモリ株式会社 | 半導体記憶装置およびその書込み方法 |
-
2005
- 2005-02-08 JP JP2005031922A patent/JP4273087B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-27 US US11/340,623 patent/US7391643B2/en not_active Expired - Fee Related
- 2006-02-08 CN CN200610006687A patent/CN100590731C/zh not_active Expired - Fee Related
-
2008
- 2008-06-13 US US12/213,051 patent/US7800940B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7787316B2 (en) | 2006-10-31 | 2010-08-31 | Elpida Memory, Inc. | Semiconductor memory device and write control method thereof |
US8050083B2 (en) | 2008-02-11 | 2011-11-01 | Samsung Electronics Co., Ltd. | Phase change memory device and write method thereof |
JP2012119018A (ja) * | 2010-11-30 | 2012-06-21 | Hitachi Ltd | 半導体装置および情報処理システム |
US8773919B2 (en) | 2010-11-30 | 2014-07-08 | Hitachi, Ltd. | Semiconductor device and data processing system |
JP2020529094A (ja) * | 2017-07-26 | 2020-10-01 | マイクロン テクノロジー,インク. | メモリにおけるプログラム動作 |
Also Published As
Publication number | Publication date |
---|---|
US7391643B2 (en) | 2008-06-24 |
US20060190672A1 (en) | 2006-08-24 |
CN1819054A (zh) | 2006-08-16 |
JP4273087B2 (ja) | 2009-06-03 |
US20080253169A1 (en) | 2008-10-16 |
CN100590731C (zh) | 2010-02-17 |
US7800940B2 (en) | 2010-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4273087B2 (ja) | 半導体記憶装置およびその書込み方法 | |
KR101374319B1 (ko) | 가변 저항 메모리 장치 및 그것의 동작 방법 | |
US7154788B2 (en) | Semiconductor integrated circuit device | |
US8644061B2 (en) | Variable resistance memory device performing program and verification operation | |
US7643334B1 (en) | High-speed controller for phase-change memory peripheral device | |
JP4309421B2 (ja) | 半導体記憶装置とその書き込み制御方法 | |
JP4428284B2 (ja) | 半導体記憶装置およびその書込み方法 | |
EP1835508B1 (en) | Pram and associated operation method and system | |
KR101476773B1 (ko) | 가변 저항 메모리 장치를 포함하는 반도체 메모리 장치 및메모리 시스템 | |
US20070217253A1 (en) | Non-volatile phase-change memory device and associated program-suspend-read operation | |
US7920432B2 (en) | Semiconductor device having resistance based memory array, method of reading, and systems associated therewith | |
JP2009080920A (ja) | エミュレートされるコンビネーションメモリデバイス | |
US20140032812A1 (en) | Method and design for high performance non-volatile memory | |
KR20100055105A (ko) | 상 변화 메모리 장치 | |
US11869575B2 (en) | Memory device having low write error rate | |
JP2011181134A (ja) | 不揮発性半導体装置の制御方法 | |
KR20100058825A (ko) | 저항체를 이용한 반도체 장치, 이를 이용한 카드 또는 시스템 및 상기 반도체 장치의 구동 방법 | |
JP5062251B2 (ja) | 可変抵抗メモリ及びそのデータ書込み方法 | |
KR101043731B1 (ko) | 반도체 메모리 장치 | |
RU2634217C2 (ru) | Полупроводниковое запоминающее устройство | |
US20220068424A1 (en) | Semiconductor memory device and operation method thereof | |
US9921782B2 (en) | Memory device for emulating dynamic Random access memory (DRAM) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090302 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
SG99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R316G99 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
SG99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R316G99 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316803 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |