JP2006216891A - Manufacturing method of thin-film element structure, and functional base substance therefor - Google Patents
Manufacturing method of thin-film element structure, and functional base substance therefor Download PDFInfo
- Publication number
- JP2006216891A JP2006216891A JP2005030479A JP2005030479A JP2006216891A JP 2006216891 A JP2006216891 A JP 2006216891A JP 2005030479 A JP2005030479 A JP 2005030479A JP 2005030479 A JP2005030479 A JP 2005030479A JP 2006216891 A JP2006216891 A JP 2006216891A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- release layer
- element structure
- film element
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、薄膜素子構造の作製方法、及び薄膜素子構造作製用の機能性基体に関する。 The present invention relates to a method for producing a thin film element structure and a functional substrate for producing a thin film element structure.
単結晶シリコン表面に形成されるバイポーラ及びMOS型トランジスタは良好な特性を有し、広く電子デバイスを構成する素子として用いられている。さらに、現在では素子サイズの微細化に対応するため、シリコン表面に絶縁膜を介して作製された薄膜シリコン上にトランジスタが作製されている。 Bipolar and MOS transistors formed on the surface of single crystal silicon have good characteristics and are widely used as elements constituting electronic devices. Furthermore, at present, in order to cope with miniaturization of the element size, a transistor is fabricated on a thin film silicon fabricated through an insulating film on the silicon surface.
これらの素子形成は熱酸化法等１０００℃の高温の熱処理プロセス技術を基本としている。最近、レーザ結晶化、プラズマＣＶＤ等比較的低温で、多結晶シリコン薄膜トランジスタ(poly-Si TFT)又はアモルファスシリコン薄膜トランジスタ(a-Si:H TFT)が作製できるようになった。さらに、大画面直視型ディスプレイの駆動回路への薄膜トランジスタの応用が期待されている。そのため、大型基板処理技術の確立が必須となっている。 The formation of these elements is based on a heat treatment process technology at a high temperature of 1000 ° C. such as a thermal oxidation method. Recently, polycrystalline silicon thin film transistors (poly-Si TFTs) or amorphous silicon thin film transistors (a-Si: H TFTs) can be fabricated at relatively low temperatures such as laser crystallization and plasma CVD. In addition, thin film transistors are expected to be applied to driving circuits for large screen direct view displays. Therefore, establishment of a large substrate processing technology is essential.
上述のシリコントランジスタプロセス技術は高温の熱処理技術を基本としているために、耐熱性の無い基板上に形成されるトランジスタ作製には適用出来ない問題点があった。レーザ結晶化、プラズマＣＶＤ等の新規技術によってプロセス温度の低温化が図られてはいるが、なお３００℃以上が必要であり、プラスチック等の非耐熱基板上のトランジスタ回路作製は困難であった。さらに、大面積基板上に直接トランジスタ回路を作製する場合、基板サイズの大型化によって、作製プロセス装置の巨大化、低精度、且つコスト高になる問題点があった。 Since the above-mentioned silicon transistor process technology is based on a high-temperature heat treatment technology, there is a problem that it cannot be applied to manufacture of a transistor formed on a substrate having no heat resistance. Although the process temperature has been lowered by new techniques such as laser crystallization and plasma CVD, 300 ° C. or more is still necessary, and it has been difficult to produce a transistor circuit on a non-heat-resistant substrate such as plastic. Further, when a transistor circuit is directly manufactured on a large-area substrate, there is a problem that an increase in the substrate size leads to an increase in manufacturing process apparatus, low accuracy, and high cost.
このような問題に鑑み、特許第３１１６０８５号公報には、剥離層を使用した剥離手法によって半導体薄膜素子を製造するいくつかの手法が知られている。この方法によれば、剥離層を介して半導体薄膜素子を構成する膜構造を形成した後、前記剥離層を溶解除去し、前記膜構造を前記剥離層から剥離した後、別体の支持基板上に転写形成するようにしている。この支持基板は前記半導体薄膜素子の実際の基板として機能するものであるが、前記支持基板は前記膜構造を作製する際の高温プロセスに晒されることがない。したがって、前記支持基板は安価な高分子材料などから構成することができるとともに、上述した転写形のプロセスによって作製プロセスが簡易化され、上述したような作製プロセス装置の巨大化、低精度及びコスト高などの問題を回避することができる。 In view of such a problem, Japanese Patent No. 3116085 discloses several methods for manufacturing a semiconductor thin film element by a peeling method using a peeling layer. According to this method, after the film structure constituting the semiconductor thin film element is formed via the release layer, the release layer is dissolved and removed, and the film structure is peeled off from the release layer, and then on a separate support substrate. The transfer is formed on the surface. The support substrate functions as an actual substrate of the semiconductor thin film element, but the support substrate is not exposed to a high-temperature process in manufacturing the film structure. Therefore, the support substrate can be made of an inexpensive polymer material and the like, and the manufacturing process is simplified by the transfer-type process described above, and the manufacturing process apparatus as described above is increased in size, accuracy, and cost. Etc. can be avoided.
前記剥離層は、前記膜構造作製中の高温プロセスにおいて変質及び剥離することなく、また、化学的に不安定で酸性溶液などに可溶し、その除去を簡易に行うことが必要である。かかる観点より、前記剥離層は主としてクロム、ニッケルなどの金属材料を用いて形成していた。しかしながら、このような金属材料から剥離層を形成すると、この剥離層を廃棄する際に、前記剥離層を汚染物質として処理しなければならず、環境保全との関係上、実用上好ましくなかった。したがって、前記剥離層を構成する材料を汚染物質と位置づけられる以外の材料から構成することが望まれる。 It is necessary that the release layer is chemically unstable and soluble in an acidic solution without being altered or peeled off in a high-temperature process during the formation of the film structure, and it is necessary to easily remove the release layer. From this point of view, the release layer is mainly formed using a metal material such as chromium or nickel. However, when a release layer is formed from such a metal material, when the release layer is discarded, the release layer must be treated as a contaminant, which is not preferable in terms of environmental conservation. Therefore, it is desirable that the material constituting the release layer is made of a material other than that positioned as a contaminant.
本発明は、剥離層を用いた薄膜素子構造の作製において、前記剥離層を汚染物質に相当しない新規な材料から構成し、その作製方法の実用性を向上させることを目的とする。 It is an object of the present invention to improve the practicality of the manufacturing method by forming the release layer from a novel material that does not correspond to a contaminant in the production of a thin film element structure using a release layer.
上記目的を達成すべく、本発明は、
基体上に、少なくとも酸化ゲルマニウムを含む物質を有する剥離層を形成する工程と、
前記剥離層上に、薄膜素子構造を形成する工程と、
前記剥離層を除去し、前記薄膜素子構造を前記基体から剥離する工程と、
を具えることを特徴とする、薄膜素子構造の作製方法に関する。
In order to achieve the above object, the present invention provides:
Forming a release layer having a substance containing at least germanium oxide on a substrate;
Forming a thin film element structure on the release layer;
Removing the release layer and peeling the thin film element structure from the substrate;
It is related with the manufacturing method of the thin film element structure characterized by comprising.
本発明者らは、上記目的を達成すべく、酸性溶液などに浸漬した場合に容易に溶解し、その除去を極めて簡易に行うことができるとともに、汚染に寄与しない、金属材料に代わる新規な材料を見出すべく鋭意検討を実施した。その結果、前記剥離層が酸化ゲルマニウムを含むようにすることによって、前記剥離層を所定の溶液中に浸漬させた場合に、前記酸化ゲルマニウムが還元されて、前記溶液中に溶出するようになり、その結果、前記剥離層が溶解除去できることを見出した。 In order to achieve the above object, the inventors of the present invention can be easily dissolved when immersed in an acidic solution and the like, can be removed very easily, and do not contribute to contamination. We conducted intensive studies to find out. As a result, by allowing the release layer to contain germanium oxide, when the release layer is immersed in a predetermined solution, the germanium oxide is reduced and eluted into the solution. As a result, it has been found that the release layer can be dissolved and removed.
すなわち、酸化ゲルマニウムは還元されやすく、酸のような水素イオン濃度の多い溶液中で、ゲルマニウムは酸素と解離してＧｅＨｘとなり溶液中に溶出ようになる。酸化ゲルマニウムは、クロム、ニッケルなどの金属材料などのように汚染物質の範疇には入らないため、前記剥離層を前記酸化ゲルマニウムを含むようにすることによって、前記剥離層を用いた薄膜素子構造の作製の実用性を向上させることができるようになる。したがって、上述した転写形成プロセスなどを用いることにより、剥離層を用いた薄膜素子構造本来の作用効果である、作製プロセスの簡易化、作製プロセス装置の巨大化、低精度及びコスト高などの問題を、実用上の問題を解決した上で回避することができる。 That is, germanium oxide is easily reduced, and in a solution having a high hydrogen ion concentration such as an acid, germanium dissociates from oxygen and becomes GeHx and is eluted into the solution. Since germanium oxide does not fall into the category of contaminants such as metallic materials such as chromium and nickel, the thin film element structure using the release layer is formed by including the release layer in the release layer. The practicality of production can be improved. Therefore, by using the transfer formation process described above, problems such as simplification of the manufacturing process, enlargement of the manufacturing process apparatus, low accuracy, and high cost, which are the original effects of the thin film element structure using the release layer, are achieved. It can be avoided after solving practical problems.
前記剥離層は、非アルカリ性溶液を用いて除去することができる。前記非アルカリ性溶液としては、ｐＨ＝０．１〜７未満の酸性溶液、あるいは中性の水を用いることができる。前記剥離層は、前記非アルカリ性溶液に浸漬させて除去することもできるし、前記非アルカリ性溶液を噴射させて除去することもできる。なお、この際に、前記非アルカリ性溶液は、好ましくは１０−９０℃の温度に加熱する。これによって、前記剥離層に対するエッチング速度が増大し、前記剥離層の除去をより短時間で行うことができる。 The release layer can be removed using a non-alkaline solution. As the non-alkaline solution, an acidic solution having a pH of less than 0.1 to 7 or neutral water can be used. The release layer can be removed by dipping in the non-alkaline solution, or can be removed by spraying the non-alkaline solution. At this time, the non-alkaline solution is preferably heated to a temperature of 10 to 90 ° C. Thereby, the etching rate for the release layer is increased, and the release layer can be removed in a shorter time.
また、前記剥離層は、例えば１００−３００℃の高温水蒸気に暴露することによっても除去することができる。この際、前記高温水蒸気の噴射圧力は３０ＭＰａ程度まで増大させる。 Moreover, the said peeling layer can be removed also by exposing to 100-300 degreeC high temperature water vapor | steam, for example. At this time, the injection pressure of the high-temperature steam is increased to about 30 MPa.
なお、本発明の好ましい態様においては、少なくとも前記薄膜素子構造を含む積層体に対して、その厚さ方法において、前記剥離層の上面が露出するような、少なくとも１つのスルーホールを形成し、その後に前記剥離層を除去する。この場合、上述した非アルカリ性溶液は、前記剥離層の側面部分のみではなく、前記スルーホールに露出した前記上面からも浸漬するようになるので、前記剥離層のエッチング時間が短縮化され、前記剥離層の除去操作を短時間化することができる。 In a preferred embodiment of the present invention, at least one through hole is formed in the laminate including at least the thin film element structure so that an upper surface of the release layer is exposed in the thickness method, and thereafter And removing the release layer. In this case, since the non-alkaline solution described above is immersed not only from the side surface portion of the release layer but also from the upper surface exposed in the through hole, the etching time of the release layer is shortened, and the release layer is removed. The operation for removing the layer can be shortened.
また、本発明の他の好ましい態様においては、前記剥離層上に、この剥離層の全体を覆うようにして被覆層を形成し、この被覆層上に、薄膜素子構造を形成する。この場合、前記薄膜素子構造の形成過程において、前記剥離層は前記被覆層によって覆われているので、前記薄膜素子構造の形成過程におけるウエットプロセスなどにおいて、その際に使用するエッチング溶液などに前記剥離層が晒されるようなことがない。したがって、前記薄膜素子構造の形成過程において前記剥離層の剥離などが生じるのを防止することができ、前記薄膜素子構造の形成歩留りの低下を抑制することができる。 In another preferred embodiment of the present invention, a coating layer is formed on the release layer so as to cover the entire release layer, and a thin film element structure is formed on the cover layer. In this case, since the release layer is covered with the coating layer in the formation process of the thin film element structure, the release layer is covered with an etching solution or the like used in the wet process in the formation process of the thin film element structure. The layer is never exposed. Accordingly, it is possible to prevent the peeling layer from being peeled off in the process of forming the thin film element structure, and to suppress a reduction in the formation yield of the thin film element structure.
さらに、本発明のさらに他の好ましい態様においては、前記剥離層の除去において、前記剥離層に対して応力付加を行うことが好ましい。前記応力付加は、例えば前記剥離層上方に弾性体を形成し、この弾性体を変形させ、前記剥離層に対して引張応力を付加するようにすることが好ましい。これによって、前記剥離層の端部が、基体から若干浮き上がって、前記基体との間に微小の隙間を形成するようになり、前記隙間を通じて前記非アルカリ性溶液などが前記剥離層内に徐々に浸漬するようになるので、前記剥離層の除去をより簡易に行うことができるようになる。なお、この態様は、前記剥離層の厚さに対して、面積が極めて大きい場合に特に有効である。 Furthermore, in still another preferred aspect of the present invention, it is preferable to apply stress to the release layer in the removal of the release layer. Preferably, the stress is applied by, for example, forming an elastic body above the release layer, deforming the elastic body, and applying a tensile stress to the release layer. As a result, the end of the release layer is slightly lifted from the base to form a minute gap between the base and the non-alkaline solution or the like is gradually immersed in the release layer through the gap. As a result, the release layer can be removed more easily. This embodiment is particularly effective when the area is extremely large with respect to the thickness of the release layer.
なお、本発明における「薄膜素子構造」とは、目的とする半導体素子などの基本的及び主たる機能を果たす部分の構造を意味し、その素子の機能に応じて、所定の薄膜回路素子、又は単なる単一の層あるいは複数の層の積層体など、任意の形態を採るものである。 The “thin film element structure” in the present invention means a structure of a part that performs basic and main functions of a target semiconductor element or the like, and a predetermined thin film circuit element or a simple mere element depending on the function of the element. It takes any form such as a single layer or a laminate of a plurality of layers.
また、本発明は、上記薄膜素子構造の作製に用いる機能性基体に関するものであって、
所定の基体と、
前記基体上に形成された、少なくとも酸化ゲルマニウムを含む物質を有する剥離層と、
前記剥離層上に形成された、薄膜素子構造と、
を具えることを特徴とする。
The present invention also relates to a functional substrate used for producing the thin film element structure,
A predetermined substrate;
A release layer having a substance containing at least germanium oxide formed on the substrate;
A thin film element structure formed on the release layer;
It is characterized by comprising.
以上説明したように、本発明によれば、剥離層を用いた薄膜素子構造の作製において、前記剥離層を汚染物質に相当しない新規な材料から構成し、実用性を向上させた作製方法を提供することができる。 As described above, according to the present invention, in the manufacture of a thin film element structure using a release layer, the release layer is made of a novel material that does not correspond to a contaminant, and a manufacturing method with improved practicality is provided. can do.
以下、本発明の詳細、その他の特徴及び利点について、最良の形態に基づいて説明する。
本発明の方法の実施形態を図面を参照しながら説明する。
Details of the present invention and other features and advantages will be described below based on the best mode.
Embodiments of the method of the present invention will be described with reference to the drawings.
図１は、本発明の薄膜素子構造の作製方法の一例を示す工程図である。なお、以下に示す図面において、同一又は類似の構成要素に関しては、同一の参照符号を用いている。最初に、図１（ａ）に示すように、所定の基体１１上に剥離層１２を形成し、さらにその上に、所定の薄膜電子回路素子形成に必要な単層又は複数の層からなる膜構造１３を形成する。剥離層１２は、少なくとも酸化ゲルマニウムを含む物質から構成する。
FIG. 1 is a process diagram showing an example of a method for producing a thin film element structure of the present invention. In the following drawings, the same reference numerals are used for the same or similar components. First, as shown in FIG. 1 (a), a
次いで、図１（ｂ）に示すように、剥離層１２を含む積層体を所定の溶液２１中に浸漬する。酸化ゲルマニウムは還元しやすく、前記溶液中への浸漬中において、前記溶液が比較的高い水素イオン濃度を含む場合において、ゲルマニウムは酸素と解離してＧｅＨｘとなり前記溶液中に溶出するようになる。この結果、剥離層１２を基体１１から容易に除去できるようになる。なお、剥離層１２は、酸化ゲルマニウム又はこれを含む物質とエッチング不可能な物質の混合又は積層によって構成してもよい。
Next, as shown in FIG. 1B, the laminate including the
剥離層１２は、基体１１上に、例えば、スパッタリング法、プラズマ気化学反応法、真空蒸着法などの公知の方法を用いて形成することができる。
The
また、剥離層１２内の酸素濃度は５−８０原子％であることが好ましく、その厚さは１００−１００００ｎｍであることが好ましい。これによって、剥離層１２自体の被剥離機能を増大させることができ、以下に詳述する種々の好ましい剥離手段によって簡易に剥離することができる。
The oxygen concentration in the
なお、膜構造１３は、それ自身が物理的支持を必要としないときは、そのまま半導体素子として、又はそれを用いる回路デバイスとして使用することができる。また、薄膜電子回路素子として、又はそれを用いる回路デバイスの形成工程を続けて行うことができる。
In addition, when the
さらに剥離した基体１１は繰り返し用いることができ、再び、剥離層１２と所定の電子回路素子に必要な膜構造１３の形成に利用することができる。
Further, the peeled
溶液２１は、非アルカリ性溶液から構成することが好ましい。これによって、剥離層１２の剥離操作をより簡易化及び短時間化することができる。非アルカリ性溶液としては、ｐＨ＝０．１〜７未満の酸性溶液、具体的には、塩酸、硝酸、燐酸、酢酸などの溶液を用いることができる。なお、エッチング速度は塩酸濃度が高いほど大きくなることが実験的に確かめられている。また、上述した酸性溶液に加えて、中性の水を用いても剥離層１２の剥離除去を十分に行うことができ、実験的にも確認されている。
The
なお、前記非アルカリ性溶液は、好ましくは１０−９０℃の温度に加熱する。これによって、前記剥離層に対するエッチング速度が増大し、前記剥離層の除去をより短時間で行うことができる。 The non-alkaline solution is preferably heated to a temperature of 10-90 ° C. Thereby, the etching rate for the release layer is increased, and the release layer can be removed in a shorter time.
図２は、図１に示す作製方法の変形例を示す図である。図２に示す例では、図２（ａ）に示すように、膜構造３０上に保護層１４を形成している。この場合、剥離層１２を剥離すべく、図２（ｂ）に示すように、剥離層１２を含む積層体を溶液２１内に浸漬した場合において、膜構造３０が直接的に溶液２１に接触するのを防止し、膜構造３０の劣化を抑制することができる。また、このような操作の際のハンドリングにおいて、膜構造３０に対して機械的なダメージが及ぶのを抑制することができる。
FIG. 2 is a diagram showing a modification of the manufacturing method shown in FIG. In the example shown in FIG. 2, the
図３は、図１に示す作製方法の変形例を示す図である。図３に示す例においては、図１に示す例における、例えば酸性溶液などの非アルカリ性溶液に剥離層を浸漬させる代わりに、前記剥離層に対して前記溶液を噴射するようにしている。このような場合、図３（ａ）に示すように、溶液２１が、液滴あるいは蒸気の状態で剥離層１２に接触するようになる。したがって、この場合においても、図３（ｂ）に示すように、剥離層１２を効率良くエッチングして剥離することができる。また、溶液２１の、剥離層１２以外への接触を抑制できることから、特に膜構造１３などのダメージを抑制することができる。
FIG. 3 is a diagram showing a modification of the manufacturing method shown in FIG. In the example shown in FIG. 3, instead of immersing the release layer in a non-alkaline solution such as an acidic solution in the example shown in FIG. 1, the solution is sprayed onto the release layer. In such a case, as shown in FIG. 3A, the
図４は、図１に示す作製方法の変形例を示す図である。図４に示す例においては、図１に示す例における、例えば酸性溶液などの非アルカリ性溶液に剥離層を浸漬させる代わりに、前記剥離層を含む積層体を高温水蒸気に暴露するようにしている。本例においては、隔離壁を有する所定の容器２２内に、基体１１、剥離層１２及び膜構造１３（必要に応じて保護層なども形成することができる）が形成された積層体を、容器２２の、前記隔離壁の下方の部屋を配置し、容器２２内を高温水蒸気２２で満たし、剥離層１２をこの高温水蒸気２２に接触させることによってエッチング除去する。
FIG. 4 is a diagram showing a modification of the manufacturing method shown in FIG. In the example shown in FIG. 4, instead of immersing the release layer in a non-alkaline solution such as an acidic solution in the example shown in FIG. 1, the laminate including the release layer is exposed to high-temperature steam. In this example, a laminate in which a
高温水蒸気２２の温度は１００−３００℃であることが好ましく、その圧力は３０ＭＰａ程度であることが好ましい。 The temperature of the high-temperature steam 22 is preferably 100 to 300 ° C., and the pressure is preferably about 30 MPa.
図５は、さらに、図１に示す作製方法の変形例を示す図である。最初に、図５（ａ）に示すように、絶縁性基板１１の上に剥離層としての酸化ゲルマニウム膜１２を成膜し、更に第１のカバー膜１５を成膜し、その上に薄膜デバイス１３を形成し、最後に薄膜デバイス１３の上面に保護層１４を形成する。
FIG. 5 is a diagram showing a modification of the manufacturing method shown in FIG. First, as shown in FIG. 5A, a
次いで、図５（ｂ）に示すように、酸化ゲルマニウム膜１２を含む積層体を溶液２１中に浸漬させる。溶液２１は、例えば酸性溶液から構成され、前記酸化ゲルマニウムの、酸溶液に対するエッチング速度が非常に高速であるため、横方向から急速にエッチングが進行し、酸化ゲルマニウムの一部又は全部が溶解する。また、保護層１４及び被覆層１５の存在により、薄膜デバイス１３は酸溶液のダメージに曝されることが無い。これにより、絶縁性基板１１から薄膜デバイス１３を非常に容易に且つ歩留まり良く剥離できる。
Next, as shown in FIG. 5B, the laminate including the
次いで、図５（ｃ）に示すように、絶縁性基板１１を除去した面に支持基体１６を貼り付け、薄膜デバイス１３を支持基体１６上に転写形成する。次いで、図５（ｄ）に示すように、保護層５を剥離することによって、薄膜デバイス１３を含む電子デバイスが完成する。
Next, as shown in FIG. 5C, the
なお、図５（ｄ）に示すように、支持基体１６は前記電子デバイスを構成する基板として機能するが、上述した説明から明らかなように、薄膜デバイス１３の形成時には存在しないので、その形成時における高温プロセスの影響などを受けることがない。したがって、支持基体１６は、前記電子デバイスの使用態様などに応じて任意の材料から構成することができ、例えば安価であって柔軟性に富む、高分子フィルムなどから構成することもできる。
As shown in FIG. 5D, the
図６は、図５に示す作製方法に従って、ＭＯＳ型電界効果型トランジスタ（ＦＥＴ）を作製する具体例を示すものである。ＭＯＳＦＥＴの作製工程として、結晶性シリコン膜5１の形成、ゲート絶縁膜５２の形成、ドープシリコンによるソース・ドレイン領域５３、５４の形成、ゲート電極５５、ソース電極５６、ドレイン電極５７の形成、さらには層間絶縁膜５８、５９、及びパッシベーション膜６０の形成及びトランジスタ間或いは外部回路との金属配線７１、７２の形成が含まれる。図６（ａ）は、トランジスタ回路１３を構成する総ての要素が基体１１上において剥離層２０を介して形成された様子を示しているものである。
FIG. 6 shows a specific example of manufacturing a MOS field effect transistor (FET) in accordance with the manufacturing method shown in FIG. As a manufacturing process of the MOSFET, formation of the
結晶性膜形成、ゲート絶縁膜形成、ドープシリコン領域形成のための不純物活性化等には、基体１１が石英等のように耐熱性を有するときは、高温（＞６００℃）の加熱処理工程を用いることができる。さらには、レーザ結晶化、レーザ活性化、プラズマＣＶＤ等の比較的低温度で処理できる技術を用いることもできる。 次に、図６（ｂ）に示すように、保護層１４をトランジスタ回路１３上に接着させ、剥離層１２を含む積層体を、酸性溶液などの所定の溶液中に浸漬させて除去する。次いで、図６（ｃ）に示すように、剥離したトランジスタ回路１３を別の支持基体１６上に転写形成し、図６（ｄ）に示すように、保護層１４を除去することによって、支持基体１６を含むトランジスタ（ＭＯＳＦＥＴ）を形成することができる。
In order to activate impurities for forming a crystalline film, forming a gate insulating film, forming a doped silicon region, etc., when the
なお、図６に示す工程において、例えば金属配線７１及び７２は、トランジスタ回路１３を構成する要素を支持基体１６上に転写形成した後に、形成するようにすることができる。
In the step shown in FIG. 6, for example, the
図７は、図５に示す作製方法の変形例を示す工程図である。図７に示す工程において、図７（ａ）及び（ｂ）に示す工程は、図５（ａ）及び（ｂ）に示す工程と同様であって、図７（ｃ）及び（ｄ）に示す工程において異なる。本例においては、図７（ｂ）に示すようにして、酸化ゲルマニウム膜１２を含む積層体を溶液２１中に浸漬し、剥離層１２を除去した後、図７（ｃ）に示すように、薄膜デバイス１３を、その面積よりも大きな面積を有する支持基板１６上に転写形成する。そして、図７（ｄ）に示すように、保護層１４を除去して薄膜デバイス１３が大面積支持基板１６上に転写形成した電子デバイスを得ることができる。
FIG. 7 is a process diagram showing a modification of the manufacturing method shown in FIG. In the step shown in FIG. 7, the steps shown in FIGS. 7A and 7B are the same as the steps shown in FIGS. 5A and 5B, and are shown in FIGS. 7C and 7D. Different in process. In this example, as shown in FIG. 7B, after the laminate including the
本例によれば、大面積支持基板上に薄膜デバイスを転写して形成するようにしているので、前記支持基板上に複数の薄膜デバイスを転写形成することによって、前記複数の薄膜デバイスを集積させるようにすることができる。したがって、高精度のパターニング技術などを必要とすることなく、前記薄膜デバイスが集積した半導体回路などを形成することができるようになる。 According to this example, the thin film devices are transferred and formed on the large-area support substrate. Therefore, the plurality of thin film devices are integrated by transferring and forming the plurality of thin film devices on the support substrate. Can be. Therefore, it is possible to form a semiconductor circuit or the like in which the thin film devices are integrated without requiring a highly accurate patterning technique.
図８は、図５に示す作製方法の他の変形例を示す工程図である。本例においては、図８（ａ）に示すように、絶縁性基板１１の上に剥離層としての酸化ゲルマニウム膜１２を成膜し、更に被覆層１５を成膜した後、その上に複数の微細な薄膜デバイス１３を形成し、最後に薄膜デバイス１３の上面に保護層１４を形成する。
FIG. 8 is a process diagram showing another modification of the manufacturing method shown in FIG. In this example, as shown in FIG. 8A, a
次いで、図８（ｂ）に示すように、酸化ゲルマニウム膜１２を含む積層体を溶液２１中に浸漬させ、酸化ゲルマニウム膜１２を除去した後、図８（ｃ）に示すように、薄膜デバイス１３のそれぞれを対応した支持基板１６上に転写形成する。その後、図８（ｄ）に示すように、保護層１４を除去して、支持基板１６上に転写形成された薄膜デバイス１３を有する電子デバイスを複数同時に作製することができる。
Next, as shown in FIG. 8B, after the laminated body including the
なお、図７及び図８に示す例においても、保護層１４及び被覆層１５を設けているので、薄膜デバイス１３が酸溶液のダメージに曝されることが無く、絶縁性基板１１から薄膜デバイス１３を非常に容易に且つ歩留まり良く剥離できる。
In the example shown in FIGS. 7 and 8, since the
また、図５〜図８に示す例における作製方法では、特に図６に関連させて、ＭＯＳＦＥＴを作製する場合について説明したが、その他の半導体素子、例えば、バイポーラ素子、太陽電池素子、アモルファスシリコンＴＦＴ、アモルファスイメージセンサなどに適用することができる。 In the manufacturing method in the example shown in FIGS. 5 to 8, the case of manufacturing a MOSFET has been described particularly with reference to FIG. 6, but other semiconductor elements such as bipolar elements, solar cell elements, and amorphous silicon TFTs have been described. It can be applied to amorphous image sensors and the like.
図９は、本発明の薄膜素子構造の作製方法の他の例を示す工程図である。最初に、図９（ａ）に示すように、所定の基体１１上に剥離層１２を形成し、この剥離層１２上に、順次被覆層１５、膜構造１３及び保護層１４を形成する。次いで、図９（ｂ）に示すように、被覆層１５、膜構造１３及び保護層１５を含む積層体の、膜構造１３が存在しない部分に、剥離層１２の上面が露出するようにしてスルーホール１９を形成する。その後、図９（ｃ）に示すように、前記積層体を上述したような溶液２１中に浸漬すると、溶液２１は剥離層１２の端部のみからでなく、その上面からも浸漬するようになる。したがって、前記剥離層のエッチング時間が短縮化され、前記剥離層の除去操作を短時間化することができる。
FIG. 9 is a process diagram showing another example of a method for producing a thin film element structure of the present invention. First, as shown in FIG. 9A, a
図１０は、本発明の薄膜素子構造の作製方法のその他の例を示す工程図である。最初に、図１０（ａ）に示すように、所定の基体１１上に剥離層１２を形成し、この剥離層１２の全体を覆うようにして被覆層１５を形成し、さらに膜構造１３及び保護層１４を順次形成する。次いで、図１０（ｂ）に示すように、図１０（ａ）に示す積層体を、剥離層１２の側面が露出するようにして厚さ方向に切断する。その後、図１０（ｃ）に示すように、前記積層体を上述したような溶液２１中に浸漬すると、溶液２１は剥離層１２の側面から浸漬し、その結果、剥離層１２はエッチング除去されるようになる。
FIG. 10 is a process diagram showing another example of a method for producing a thin film element structure of the present invention. First, as shown in FIG. 10A, a
次いで、図１０（ｄ）に示すように、基体１１から剥離した膜構造１３を支持基体１６上に転写形成した後、図１０（ｅ）に示すように、保護層１４を除去することによって、目的とする（薄膜）素子構造を得ることができる。
Next, as shown in FIG. 10D, after the
本例によれば、膜構造１３の形成過程において、剥離層１２は被覆層１５によって覆われているので、膜構造１３の形成過程におけるウエットプロセスなどにおいて、その際に使用するエッチング溶液などに剥離層１２が晒されるようなことがない。したがって、膜構造１３の形成過程において剥離層１２の剥離などが生じるのを防止することができ、膜構造１３、すなわち素子構造の形成歩留りの低下を抑制することができる。
According to this example, since the
図１１は、図１に示す作製方法の好ましい態様を示す例である。図１１に示す例では、図１１（ａ）及び（ｂ）に示すように、基体１１、剥離層１２、膜構造１３及び保護層１４が順次に形成されてなる積層体上に、さらに応力付加のための固体形状の弾性体３１が周回状に形成されている。次いで、図１１（ｃ）に示すように、弾性体３１を含むアセンブリを溶液２１内に浸漬するとともに、弾性体３１を変形させて剥離層１２に対して引張応力が作用するようにする。
FIG. 11 is an example showing a preferred embodiment of the manufacturing method shown in FIG. In the example shown in FIG. 11, as shown in FIGS. 11 (a) and 11 (b), stress is further applied on the laminate in which the
これによって、剥離層１２の端部が、基体１１から若干浮き上がって、基体１１との間に微小の隙間を形成するようになり、前記隙間を通じて溶液２１が剥離層１２内に徐々に浸漬するようになるので、前記剥離層の除去をより簡易に行うことができるようになる。なお、この態様は、剥離層１２の厚さに対して、面積が極めて大きい場合に特に有効である。具体的に、基体１１としてメートルオーダの直径のガラス基板などを用いる場合、上述したように、剥離層１２の好ましい厚さが１００−１００００ｎｍであって、前記ガラス基板の前面に剥離層１２を形成すると、剥離層１２の厚さと面内の長さ（面積）とが数桁のオーダで異なるようになる。したがって、このような場合、本例の方法は極めて有効である。
As a result, the end of the
図１２は、図１１に示す作製方法の変形例である。図１２に示す例では、図１１に示す固体形状の弾性体の代わりに、バルーンを用いている。バルーン３２は、保護層１４に対して接着させ、この状態でバルーン３２内にエアーを送り込む。すると、バルーン３２は膨らんで、所定の曲率を呈するようになり、これに伴って保護層１４もその端部が外側へ変形するようになる。したがって、この場合においても、剥離層１２の端部が、基体１１から若干浮き上がって、基体１１との間に微小の隙間を形成するようになり、前記隙間を通じて溶液２１が剥離層１２内に徐々に浸漬するようになるので、前記剥離層の除去をより簡易に行うことができるようになる。
FIG. 12 shows a modification of the manufacturing method shown in FIG. In the example shown in FIG. 12, a balloon is used instead of the solid elastic body shown in FIG. The
図１３は、図１に示す作製方法の応用例である。図１３に示す例では、剥離層１２を、酸化ゲルマニウム層１２１とその他の材料、具体的には、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３などの材料からなる層１２２とから構成する。この場合、剥離層１２を上述したような溶液２１に浸漬することにより、剥離層１２中の、酸化ゲルマニウム層１２１のみが除去されるようになり、層１２２は残存するようになる。したがって、この場合、基体１１が支持基体となり、膜構造１３は層１２２を介して基体１１上に残存するようになる。
FIG. 13 shows an application example of the manufacturing method shown in FIG. In the example shown in FIG. 13, the
このような素子構造において、層１２２は全体として見た場合、多孔質となるので熱伝導率などが低くなる。したがって、このようにして得た素子構造は高感度センサーなどに適用することができる。
In such an element structure, since the
なお、層１２２を構成する材料は、酸化ゲルマニウム層１２１がエッチング除去される条件下において、エッチング除去されない材料から構成されることが必要であるが、上記に例示したＳｉＯ２などはこの条件を満足する。
Note that the material constituting the
また、図１４に示すように、図１３で得た素子構造（図１４（ａ））に対して、さらに同様の操作（図１４（ｂ））を施すことによって、図１４（ｃ）に示すような、多孔質の層１２２が積層された素子構造を得ることができる。
Further, as shown in FIG. 14, the device structure (FIG. 14A) obtained in FIG. 13 is further subjected to the same operation (FIG. 14B) to obtain the structure shown in FIG. 14C. Such an element structure in which the
図１３に示すような剥離層１２は、最初に酸化ゲルマニウム層１２１又は層１２２を一様に形成し、その後のこの層に対してフォトリソグラフィの技術などを通じて部分的にエッチング除去した領域を形成し、この領域内を埋設するようにして層１２２又は酸化ゲルマニウム層１２１を形成し、その後、前記領域からはみ出した余分な部分をＣＭＰなどによって除去することによって形成することができる。なお、酸化ゲルマニウム層１２１及び層１２２の形成は公知の成膜技術を用いて実施することができる。
The
なお、図１３及び図１４に示す例では、剥離層１２を２種類の材料（層）から構成する場合について述べているが、３種類以上の材料（層）から構成するようにすることもできる。
In the example shown in FIG. 13 and FIG. 14, the case where the
図１５には、酸化ゲルマニウム膜を塩酸水溶液に浸すことによって除去する工程を実時間観測した概念図を示す。レーザ光６１をプローブ光として塩酸溶液２１に通し、光検出器６２を用いてレーザ光強度を測定する。剥離層１２を形成した基体１１をレーザ光を横切るように酸性溶液に浸す。剥離層１２の屈折率は基体１１の屈折率と異なった値を持つので、光干渉効果により透過強度は剥離層１２の膜厚に依存する。したがって、レーザ光強度の時間変化を測定することにより、剥離層１２の除去の様子を測定することができる。
FIG. 15 shows a conceptual diagram in which the process of removing the germanium oxide film by immersing it in a hydrochloric acid aqueous solution is observed in real time.
図１６には、石英基板上に形成した３ミクロン厚酸化ゲルマニウム膜１２を、図１５に示す方法を用いて、塩酸０．１モル％の溶液を用いたときに測定した光強度の時間変化を示す。基体１１及び剥離層１２を溶液２１に浸漬した後、光強度は特有の強くあるいは弱くなる振動パターンを示した。そして２．５秒後に一定の値になった。これは塩酸によって剥離層１２が除去され、膜厚が薄くなることに伴って光強度が変化したことを示している。そして光強度が一定になったとき剥離層１２は完全に除去されたことを示している。
FIG. 16 shows the time variation of the light intensity measured when a 3 micron thick
図５に示す工程に基づいて、薄膜素子構造の作製を実施した。最初に、５０ｍｍ角のガラス基板１１の上に酸化ゲルマニウム膜１２を厚さ２μｍに成膜し、次いで、被覆層として酸化シリコン膜１５を厚さ０．３μｍに成膜した。その後、ポリシリコン膜からなる薄膜トランジスタアレイ１３を形成し、最後に薄膜トランジスタアレイ１３の上面に保護層としてポリエチレンフィルム１４を貼り付けた。
Based on the process shown in FIG. 5, a thin film element structure was fabricated. First, a
ここで酸化ゲルマニウム膜１２は、ゲルマニウムをターゲットとして、アルゴンと酸素の混合ガスを用いたスパッタリング法で成膜した。アルゴン流量４０ｓｃｃｍ、酸素流量２０ｓｃｃｍの条件にて成膜したところ、４０℃におけるこの酸化ゲルマニウムの塩酸に対するエッチングレートは１００μｍ／分であった。塩酸の濃度は、０．１ｍｏｌ／ｌである。また、薄膜トランジスタアレイは、熱ＣＶＤ法で成膜したアモルファスシリコンをエキシマレーザー照射で多結晶化したポリシリコン膜をベースとして作成した。
Here, the
次いで、図５（ｂ）に示すように、上述のようにして得た積層体を、濃度０．１ｍｏｌ／ｌの塩酸溶液２１中に室温で浸漬させた。なお、浸漬中は塩酸溶液を十分攪拌した。そ２時間の浸漬が経過した後、酸化ゲルマニウム膜１２はほぼ溶解して、ガラス基板１１からポリエチレンフィルム１４付き薄膜トランジスタアレイ１３を剥離することができた。
Next, as shown in FIG. 5B, the laminate obtained as described above was immersed in a
次いで、図５（ｃ）に示すように、ガラス基板を除去した面に、支持基体として厚さ１００μｍのポリイミドフィルム１６を接着剤を介して貼り付けた。最後に、図５（ｄ）に示すように、ポリエチレンフィルム１４を剥がして、フレキシブル薄膜トランジスタ基板を完成させた。
Next, as shown in FIG. 5 (c), a
ガラス基板上の初期のトランジスタ特性と、ガラス基板から剥離してポリイミドフィルム基板上へ転写した後のトランジスタ特性とはほとんど差が無く、良好な特性を有するフレキシブル薄膜トランジスタ基板を実現することができた。 There was almost no difference between the initial transistor characteristics on the glass substrate and the transistor characteristics after being peeled from the glass substrate and transferred onto the polyimide film substrate, and a flexible thin film transistor substrate having good characteristics could be realized.
以上、具体例を挙げながら発明の実施の形態に基づいて本発明を詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。 As described above, the present invention has been described in detail based on the embodiments of the present invention with specific examples. However, the present invention is not limited to the above contents, and all modifications and changes are made without departing from the scope of the present invention. It can be changed.
１１ 基体
１２ 剥離層、酸化ゲルマニウム膜
１３ 膜構造、薄膜デバイス
１４ 保護層
１５ 被覆層
１６ 支持基体
１９ スルーホール
２１ 溶液
２２ 高温水蒸気
３１ 弾性体
３２ バルーン
DESCRIPTION OF
Claims (28)
前記剥離層上に、薄膜素子構造を形成する工程と、
前記剥離層を除去し、前記薄膜素子構造を前記基体から剥離する工程と、
を具えることを特徴とする、薄膜素子構造の作製方法。 Forming a release layer having a substance containing at least germanium oxide on a substrate;
Forming a thin film element structure on the release layer;
Removing the release layer and peeling the thin film element structure from the substrate;
A method for producing a thin film element structure, comprising:
前記剥離層上に、薄膜素子構造を形成する工程と、
少なくとも前記薄膜素子構造を含む積層体に対して、その厚さ方法において、前記剥離層の上面が露出するような、少なくとも１つのスルーホールを形成する工程と、
前記剥離層を除去し、前記薄膜素子構造を前記基体から剥離する工程と、
を具えることを特徴とする、薄膜素子構造の作製方法。 Forming a release layer having a substance containing at least germanium oxide on the substrate;
Forming a thin film element structure on the release layer;
Forming at least one through hole such that an upper surface of the release layer is exposed in a thickness method of the laminate including at least the thin film element structure;
Removing the release layer and peeling the thin film element structure from the substrate;
A method for producing a thin film element structure, comprising:
前記剥離層上に、この剥離層の全体を覆うようにして被覆層を形成する工程と、
前記被覆層上に、薄膜素子構造を形成する工程と、
前記被覆層の、前記剥離層の側面を覆う部分を除去して、前記剥離層の前記側面を露出させる工程と、
前記剥離層を除去し、前記薄膜素子構造を前記基体から剥離する工程と、
を具えることを特徴とする、薄膜素子構造の作製方法。 Forming a release layer having a substance containing at least germanium oxide on the substrate;
Forming a coating layer on the release layer so as to cover the entire release layer;
Forming a thin film element structure on the coating layer;
Removing the portion of the coating layer covering the side surface of the release layer to expose the side surface of the release layer;
Removing the release layer and peeling the thin film element structure from the substrate;
A method for producing a thin film element structure, comprising:
前記基体上に形成された、少なくとも酸化ゲルマニウムを含む物質を有する剥離層と、
前記剥離層上に形成された、薄膜素子構造と、
を具えることを特徴とする、薄膜素子構造作製用の機能性基体。 A predetermined substrate;
A release layer formed on the substrate and having a substance containing at least germanium oxide;
A thin film element structure formed on the release layer;
A functional substrate for producing a thin film element structure, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005030479A JP2006216891A (en) | 2005-02-07 | 2005-02-07 | Manufacturing method of thin-film element structure, and functional base substance therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005030479A JP2006216891A (en) | 2005-02-07 | 2005-02-07 | Manufacturing method of thin-film element structure, and functional base substance therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006216891A true JP2006216891A (en) | 2006-08-17 |
Family
ID=36979823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005030479A Pending JP2006216891A (en) | 2005-02-07 | 2005-02-07 | Manufacturing method of thin-film element structure, and functional base substance therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006216891A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007150223A (en) * | 2005-11-04 | 2007-06-14 | Tokyo Univ Of Agriculture & Technology | Functional substrate, method for manufacturing the same and peeling layer removing method |
| JP2008109124A (en) * | 2006-09-29 | 2008-05-08 | Semiconductor Energy Lab Co Ltd | Peeling apparatus, and manufacturing apparatus of semiconductor device |
| JP2010050484A (en) * | 2006-09-29 | 2010-03-04 | Semiconductor Energy Lab Co Ltd | Peeling apparatus |
| US8043936B2 (en) | 2006-09-29 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2017084846A (en) * | 2015-10-22 | 2017-05-18 | Ｎｌｔテクノロジー株式会社 | Thin film device and method for manufacturing the same |
| US9799829B2 (en) | 2014-07-25 | 2017-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Separation method, light-emitting device, module, and electronic device |
| CN108735917A (en) * | 2017-04-17 | 2018-11-02 | 天马日本株式会社 | Stripping film, the manufacturing method for showing equipment and the manufacturing device for showing equipment |
| JP2018182295A (en) * | 2017-04-17 | 2018-11-15 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | Separation film, manufacturing method of display device, and device |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0525243Y2 (en) * | 1989-12-11 | 1993-06-25 | ||
| JPH083209A (en) * | 1994-06-22 | 1996-01-09 | Lion Corp | Styrenic monomer polymerization catalyst and production of low-molecular-weight styrenic polymer using the same |
| JPH08157297A (en) * | 1994-12-05 | 1996-06-18 | Sumitomo Electric Ind Ltd | Thin single crystal film-shaped rock crystal and its production |
| JPH095691A (en) * | 1995-06-26 | 1997-01-10 | Dainippon Screen Mfg Co Ltd | Wafer treating device |
| JPH1197357A (en) * | 1997-09-16 | 1999-04-09 | Tokyo University Of Agriculture And Technology | Formation of semiconductor element |
| JP2000114527A (en) * | 1998-08-07 | 2000-04-21 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacture |
| JP2000150379A (en) * | 1998-11-09 | 2000-05-30 | Toyota Central Res & Dev Lab Inc | Manufacture of stack having crystalline semiconductor layer |
| JP2001051296A (en) * | 1999-08-06 | 2001-02-23 | Seiko Epson Corp | Production of thin-film device, the thin-film device, production of active matrix substrate, the active matrix substrate and optoelectronic device |
| JP2001230393A (en) * | 1999-12-08 | 2001-08-24 | Canon Inc | Separating method of compound member, manufacturing method of thin film and separating device of compound member |
| JP2004071685A (en) * | 2002-08-02 | 2004-03-04 | Naoetsu Electronics Co Ltd | Semiconductor wafer separating apparatus |
| JP2004103601A (en) * | 2002-09-04 | 2004-04-02 | Canon Inc | Substrate and its manufacturing method |
| JP2004535664A (en) * | 2001-04-13 | 2004-11-25 | コミサリヤ・ア・レネルジ・アトミク | Peelable substrate or peelable structure, and manufacturing method thereof |
-
2005
- 2005-02-07 JP JP2005030479A patent/JP2006216891A/en active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0525243Y2 (en) * | 1989-12-11 | 1993-06-25 | ||
| JPH083209A (en) * | 1994-06-22 | 1996-01-09 | Lion Corp | Styrenic monomer polymerization catalyst and production of low-molecular-weight styrenic polymer using the same |
| JPH08157297A (en) * | 1994-12-05 | 1996-06-18 | Sumitomo Electric Ind Ltd | Thin single crystal film-shaped rock crystal and its production |
| JPH095691A (en) * | 1995-06-26 | 1997-01-10 | Dainippon Screen Mfg Co Ltd | Wafer treating device |
| JPH1197357A (en) * | 1997-09-16 | 1999-04-09 | Tokyo University Of Agriculture And Technology | Formation of semiconductor element |
| JP2000114527A (en) * | 1998-08-07 | 2000-04-21 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacture |
| JP2000150379A (en) * | 1998-11-09 | 2000-05-30 | Toyota Central Res & Dev Lab Inc | Manufacture of stack having crystalline semiconductor layer |
| JP2001051296A (en) * | 1999-08-06 | 2001-02-23 | Seiko Epson Corp | Production of thin-film device, the thin-film device, production of active matrix substrate, the active matrix substrate and optoelectronic device |
| JP2001230393A (en) * | 1999-12-08 | 2001-08-24 | Canon Inc | Separating method of compound member, manufacturing method of thin film and separating device of compound member |
| JP2004535664A (en) * | 2001-04-13 | 2004-11-25 | コミサリヤ・ア・レネルジ・アトミク | Peelable substrate or peelable structure, and manufacturing method thereof |
| JP2004071685A (en) * | 2002-08-02 | 2004-03-04 | Naoetsu Electronics Co Ltd | Semiconductor wafer separating apparatus |
| JP2004103601A (en) * | 2002-09-04 | 2004-04-02 | Canon Inc | Substrate and its manufacturing method |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007150223A (en) * | 2005-11-04 | 2007-06-14 | Tokyo Univ Of Agriculture & Technology | Functional substrate, method for manufacturing the same and peeling layer removing method |
| US9397126B2 (en) | 2006-09-29 | 2016-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Peeling apparatus and manufacturing apparatus of semiconductor device |
| US8043936B2 (en) | 2006-09-29 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9570329B2 (en) | 2006-09-29 | 2017-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Peeling apparatus and manufacturing apparatus of semiconductor device |
| US8048777B2 (en) | 2006-09-29 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8048770B2 (en) | 2006-09-29 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8137417B2 (en) | 2006-09-29 | 2012-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Peeling apparatus and manufacturing apparatus of semiconductor device |
| US8889438B2 (en) | 2006-09-29 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Peeling apparatus and manufacturing apparatus of semiconductor device |
| US9054141B2 (en) | 2006-09-29 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9472429B2 (en) | 2006-09-29 | 2016-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2008109124A (en) * | 2006-09-29 | 2008-05-08 | Semiconductor Energy Lab Co Ltd | Peeling apparatus, and manufacturing apparatus of semiconductor device |
| US10134784B2 (en) | 2006-09-29 | 2018-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Peeling apparatus and manufacturing apparatus of semiconductor device |
| JP2010050484A (en) * | 2006-09-29 | 2010-03-04 | Semiconductor Energy Lab Co Ltd | Peeling apparatus |
| US9087931B2 (en) | 2006-09-29 | 2015-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Peeling apparatus and manufacturing apparatus of semiconductor device |
| US9799829B2 (en) | 2014-07-25 | 2017-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Separation method, light-emitting device, module, and electronic device |
| US10388875B2 (en) | 2014-07-25 | 2019-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Separation method, light-emitting device, module, and electronic device |
| US10186674B2 (en) | 2015-10-22 | 2019-01-22 | Nlt Technologies, Ltd. | Thin-film device having barrier film and manufacturing method thereof |
| JP2017084846A (en) * | 2015-10-22 | 2017-05-18 | Ｎｌｔテクノロジー株式会社 | Thin film device and method for manufacturing the same |
| CN108735917A (en) * | 2017-04-17 | 2018-11-02 | 天马日本株式会社 | Stripping film, the manufacturing method for showing equipment and the manufacturing device for showing equipment |
| JP2018182295A (en) * | 2017-04-17 | 2018-11-15 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | Separation film, manufacturing method of display device, and device |
| JP7079606B2 (en) | 2017-04-17 | 2022-06-02 | 天馬微電子有限公司 | Peeling film, manufacturing method of display device and device |
| US10586925B2 (en) | 2017-04-17 | 2020-03-10 | Tianma Microelectronics Co., Ltd. | Release film, display device manufacturing method, and device |
| CN108735917B (en) * | 2017-04-17 | 2021-10-22 | 天马微电子股份有限公司 | Peeling film, method for manufacturing display device, and apparatus for manufacturing display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100380512B1 (en) | Semiconductor element forming process having a step of separating film structure from substrate | |
| JP2006216891A (en) | Manufacturing method of thin-film element structure, and functional base substance therefor | |
| US9362364B2 (en) | Transfer-free batch fabrication of single layer graphene devices | |
| JP5599026B2 (en) | Thin film transistor manufacturing method | |
| US7960295B2 (en) | Film transistor and method for fabricating the same | |
| JP2001060697A5 (en) | Semiconductor device and method of manufacturing the same | |
| US5976988A (en) | Etching material and etching method | |
| WO2015143839A1 (en) | Method for manufacturing oxide thin film transistor array substrate | |
| WO2008069057A2 (en) | Etching amorphous semiconductor oxides with alkaline etchant solution | |
| JP2008171989A (en) | Field effect transistor and manufacturing method thereof | |
| WO2015165174A1 (en) | Thin film transistor and manufacturing method therefor, display substrate, and display device | |
| US7902001B2 (en) | Method of fabricating thin film device | |
| CN105742186A (en) | Thin film transistor, fabrication method thereof, array substrate, fabrication method of array substrate and display device | |
| JP2006093678A5 (en) | ||
| US11234330B2 (en) | Electronic device | |
| US7396705B2 (en) | Method for manufacturing a thin film transistor | |
| US7808569B2 (en) | Method for manufacturing pixel structure | |
| KR101040382B1 (en) | Method for crystallization of amorphous silicon and method for forming porous silicon structure | |
| JP2005317801A (en) | Thin film device forming method | |
| JPH11354448A (en) | Production method of semiconductor device | |
| JP4222900B2 (en) | Method for manufacturing thin film semiconductor device | |
| JP2646614B2 (en) | Method for manufacturing semiconductor device | |
| KR101442392B1 (en) | Manufacturing method of thin film transistor | |
| JP2004165286A (en) | Method for manufacturing thin film transistor | |
| JPH07122752A (en) | Manufacture of thin film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060622 |
|
| A621 | Written request for application examination |
Effective date: 20071107 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110825 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120417 |