JP2006216779A - Semiconductor memory device - Google Patents
Semiconductor memory device Download PDFInfo
- Publication number
- JP2006216779A JP2006216779A JP2005027961A JP2005027961A JP2006216779A JP 2006216779 A JP2006216779 A JP 2006216779A JP 2005027961 A JP2005027961 A JP 2005027961A JP 2005027961 A JP2005027961 A JP 2005027961A JP 2006216779 A JP2006216779 A JP 2006216779A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- memory device
- gate electrode
- floating gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
本発明は、半導体記憶装置に関する。 The present invention relates to a semiconductor memory device.
近年の半導体記憶装置の高集積化および微細化に伴い、配線と半導体素子を接続するコンタクト層などの形成時のアライメントにおいては、より高度な正確性が要求されるようになっている。そのため、特開平8−181204号公報には、層間絶縁層と半導体素子との間に、エッチングストッパ膜を設け、コンタクトホール形成時には、過剰のエッチングが行われたとしても、素子や半導体層にダメージを与えないようにする技術が開示されている。
しかし、半導体素子の一例であるフローティングゲート電極を有する不揮発性メモリの上に、エッチングストッパ膜を形成する場合、エッチングストッパ膜の材質によっては、電荷保持特性の劣化が起こることがある。そこで、微細化された半導体装置であって、良好な特性が維持された半導体装置の開発が求められている。 However, when an etching stopper film is formed on a nonvolatile memory having a floating gate electrode, which is an example of a semiconductor element, the charge retention characteristics may be deteriorated depending on the material of the etching stopper film. Therefore, development of a miniaturized semiconductor device that maintains good characteristics is demanded.
本発明の目的は、微細化され、かつ、電荷保持特性の良好な不揮発性メモリを有する半導体装置を提供することにある。 An object of the present invention is to provide a semiconductor device having a nonvolatile memory which is miniaturized and has good charge retention characteristics.
本発明にかかる半導体記憶装置は、半導体層と、
前記半導体層に設けられた不揮発性メモリと、
前記不揮発性メモリの上方に設けられたエッチングストッパ膜と、
前記エッチングストッパ膜の上方に設けられた層間絶縁層と、を含み、
前記不揮発性メモリは、
前記半導体層に設けられた埋込絶縁層により画定された第1領域および第2領域と、
前記第1領域に設けられ、不純物領域からなるコントロールゲートと、
前記第1領域および前記第2領域の上方に設けられた絶縁層と、
前記絶縁層の上方に設けられ、前記第1領域および前記第2領域の上方で連続した層からなるフローティングゲート電極と、
前記第2領域において、前記フローティングゲート電極の側方の前記半導体層に設けられたソース領域およびドレイン領域と、を含み、
前記フローティングゲート電極の上方には、前記エッチングストッパ膜が設けられていない除去領域が設けられている。
A semiconductor memory device according to the present invention includes a semiconductor layer,
A non-volatile memory provided in the semiconductor layer;
An etching stopper film provided above the nonvolatile memory;
An interlayer insulating layer provided above the etching stopper film,
The nonvolatile memory is
A first region and a second region defined by a buried insulating layer provided in the semiconductor layer;
A control gate provided in the first region and comprising an impurity region;
An insulating layer provided above the first region and the second region;
A floating gate electrode provided above the insulating layer and comprising a layer continuous above the first region and the second region;
A source region and a drain region provided in the semiconductor layer on the side of the floating gate electrode in the second region;
A removal region where the etching stopper film is not provided is provided above the floating gate electrode.
本発明の半導体記憶装置によれば、フローティングゲート電極の上に、エッチングストッパ膜が設けられていない。エッチングストッパ膜として、窒化膜が用いられることが多いが、窒化膜は電荷が補足されやすい膜であるために、フローティングゲート電極に注入された電子が窒化膜に補足され、書き込んだデータが消去してしまうことがある。または、書き込み時に電荷リテンション特性に影響を与えることがある。このことは、半導体記憶装置の信頼性を損ねることとなる。しかし、本実施の形態にかかる半導体記憶装置では、フローティングゲート電極の上には、除去領域が配置されているため、そのような問題を抑制することができる。その結果、リテンション特性の向上が図られ、信頼性の高い半導体記憶装置を提供することができる。 According to the semiconductor memory device of the present invention, the etching stopper film is not provided on the floating gate electrode. A nitride film is often used as the etching stopper film. However, since the nitride film is a film in which charges are easily captured, electrons injected into the floating gate electrode are captured by the nitride film, and the written data is erased. May end up. Alternatively, the charge retention characteristics may be affected during writing. This impairs the reliability of the semiconductor memory device. However, since the removal region is arranged on the floating gate electrode in the semiconductor memory device according to the present embodiment, such a problem can be suppressed. As a result, retention characteristics can be improved, and a highly reliable semiconductor memory device can be provided.
なお、本発明において、特定のA層(以下、「A層」という。)の上方に設けられた特定のB層(以下、「B層」という。)というとき、A層の上に直接B層が設けられた場合と、A層の上に他の層を介してB層が設けられた場合とを含む意味である。 In the present invention, when a specific B layer (hereinafter referred to as “B layer”) provided above a specific A layer (hereinafter referred to as “A layer”) is referred to as “B” directly on the A layer. This includes the case where the layer is provided and the case where the B layer is provided on the A layer via another layer.
本発明にかかる半導体記憶装置は、さらに、下記の態様をとることができる。 The semiconductor memory device according to the present invention can further take the following modes.
(A)本発明にかかる半導体記憶装置において、前記除去領域は、前記フローティングゲート電極の上面の全面であることができる。 (A) In the semiconductor memory device according to the present invention, the removal region may be the entire upper surface of the floating gate electrode.
この態様によれば、リテンション特性のさらなる向上を図ることができる。 According to this aspect, the retention characteristics can be further improved.
(B)本発明にかかる半導体記憶装置において、前記除去領域は、前記フローティングゲート電極の上面のパターンと比して大きいパターンを有していることができる。 (B) In the semiconductor memory device according to the present invention, the removal region may have a pattern larger than the pattern on the upper surface of the floating gate electrode.
この態様によれば、除去領域の形成時にマスクずれがあった場合であっても、フローティングゲート電極の上に所定の面積の除去領域を確保することができ、電荷保持特性をより向上させることができる。 According to this aspect, even if there is a mask shift during formation of the removal region, a removal region having a predetermined area can be secured on the floating gate electrode, and the charge retention characteristics can be further improved. it can.
(C)本発明にかかる半導体記憶装置において、前記不揮発性メモリに接続されたコンタクト層と、をさらに含み、
前記除去領域と、前記コンタクト層が形成される領域とは重ならないことができる。
(C) In the semiconductor memory device according to the present invention, the semiconductor memory device further includes a contact layer connected to the nonvolatile memory,
The removal region and the region where the contact layer is formed may not overlap.
この態様によれば、コンタクト層の形成される位置にはエッチングストッパ膜は残存するため、コンタクトホールの形成をフローティングゲート電極にダメージを与えることなく行うことができる。 According to this aspect, since the etching stopper film remains at the position where the contact layer is formed, the contact hole can be formed without damaging the floating gate electrode.
(D)本発明にかかる半導体記憶装置において、前記層間絶縁層は、BPSG膜であることができる。 (D) In the semiconductor memory device according to the present invention, the interlayer insulating layer may be a BPSG film.
この態様によれば、BPSG膜は、電荷補足性が低い膜であるため、リテンション特性の向上をさらに高めることができる。 According to this aspect, since the BPSG film is a film having a low charge capturing property, it is possible to further improve the retention characteristics.
(E)本発明にかかる半導体記憶装置において、前記フローティングゲート電極の上に設けられたシリサイド層と、を含むことができる。 (E) The semiconductor memory device according to the present invention can include a silicide layer provided on the floating gate electrode.
この態様によれば、低抵抗化を図ることができ、配線遅延などを抑制し動作特性を向上させることができる。 According to this aspect, it is possible to reduce the resistance, suppress the wiring delay, and improve the operation characteristics.
(F)本発明にかかる半導体記憶装置において、前記除去領域には、保護膜が設けられていることができる。 (F) In the semiconductor memory device according to the present invention, a protective film may be provided in the removal region.
この態様によれば、除去領域の画定の際に、フローティングゲート電極は、保護膜により保護されることとなり、ダメージを回避することができる。 According to this aspect, when the removal region is defined, the floating gate electrode is protected by the protective film, and damage can be avoided.
(G)本発明にかかる半導体記憶装置において、前記保護膜のパターンは、前記除去領域のパターンと比して、大きいパターンを有することができる。 (G) In the semiconductor memory device according to the present invention, the pattern of the protective film may have a larger pattern than the pattern of the removal region.
この態様によれば、除去領域の形成時に、マスクの合わせずれがあった場合でも、確実に保護膜の上方に除去領域を設けることができる。そのため、フローティングゲート電極にエッチングのダメージが与えられることを抑制でき、信頼性の維持された半導体装置を提供することができる。 According to this aspect, even when there is a mask misalignment during the formation of the removal region, the removal region can be reliably provided above the protective film. Therefore, etching damage to the floating gate electrode can be suppressed, and a semiconductor device in which reliability is maintained can be provided.
(H)本発明にかかる半導体記憶装置において、前記エッチングストッパ膜は、窒化膜であることができる。 (H) In the semiconductor memory device according to the present invention, the etching stopper film may be a nitride film.
以下、本発明の実施の形態について図面を参照しつつ説明する。 Embodiments of the present invention will be described below with reference to the drawings.
1.半導体記憶装置
本実施の形態にかかる半導体記憶装置に含まれる不揮発性メモリ(以下、「メモリセル」ということもある。)20について、図1、2を参照しつつ説明する。
1. Semiconductor Memory Device A nonvolatile memory (hereinafter also referred to as “memory cell”) 20 included in the semiconductor memory device according to the present embodiment will be described with reference to FIGS.
本実施の形態の半導体記憶装置に含まれるメモリセル20は、コントロールゲートが半導体層10内のN型の不純物領域であり、フローティングゲート電極が、一層のポリシリコン層などの導電層からなる(以下、「一層ゲート型の不揮発性記憶装置」ということもある)。図1は、メモリセルを示す斜視図であり、図2(A)は、図1のI−I線に沿った断面図であり、図2(B)は、図1のII−IIに沿った断面図であり、図2(C)は、図1のIII―III線に沿った断面図である。
In the
図1に示すように、本実施の形態におけるメモリセル20は、P型の半導体層10に設けられている。半導体層10は、埋込絶縁層12により、第1領域10Xと、第2領域10Yと、第3領域10Zとに分離されている(ここで、第1領域10Xは、「第1領域」に相当し、第2領域10Yおよび第3領域10Zは、「第2領域」に相当する。)。第1領域10Xおよび第2領域10Yは、P型のウエル14に設けられている。第3領域10Zは、N型のウエル16に設けられている。第1領域10Xはコントロールゲート部であり、第2領域10Yは書き込み部であり、第3領域10Zは消去部である。
As shown in FIG. 1, the
第1領域10X〜第3領域10Zの半導体層10の上には、絶縁層22が設けられている。絶縁層22の上には、第1〜第3領域10X〜Zにわたって設けられたフローティングゲート電極24が設けられている。
An
次に、各領域の断面構造について説明する。図2(A)に示すように、第1領域10Xでは、P型のウエル14の上に設けられた絶縁層22と、絶縁層22の上に設けられたフローティングゲート電極24と、フローティングゲート電極24の側面に設けられたサイドウォール26と、フローティングゲート電極24下の半導体10に設けられたN型の不純物領域28と、不純物領域28に隣接して設けられたN型の不純物領域30と、を有する。N型の不純物領域28は、コントロールゲートの役割を果たし、不純物領域30は、コントロールゲート線と電気的に接続され、コントロールゲートに電圧を印加するためのコンタクト部となる。
Next, the cross-sectional structure of each region will be described. As shown in FIG. 2A, in the
図2(B)に示すように、第2領域10Yには、メモリセル20に書き込みを行うためにNチャネル型MOSトランジスタ100Bが設けられている。Nチャネル型トランジスタ100Bは、ウエル14の上に設けられた絶縁層22と、絶縁層22の上に設けられたフローティングゲート電極24と、フローティングゲート電極24の側面に設けられたサイドウォール26と、半導体層10に設けられた不純物領域32と、を有する。不純物領域32は、ソース領域またはドレイン領域となる。
As shown in FIG. 2B, an N-
図2(C)に示すように、第3領域10Zには、Pチャネル型トランジスタ100Cが設けられている。Pチャネル型トランジスタ100Cは、N型のウエル16の上に設けられた絶縁層22と、絶縁層22の上に設けられたフローティングゲート電極24と、フローティングゲート電極24の側面に設けられたサイドウォール26と、N型のウエル16に設けられた不純物領域32とを有する。不純物領域32は、ソース領域またはドレイン領域となる。
As shown in FIG. 2C, a P-
ついで、本実施の形態にかかる半導体記憶装置について、図3、4を参照しつつ説明する。図3は、本実施の形態にかかる半導体記憶装置を模式的に示す平面図であり、図4は、図3のI−I線に沿った断面図である。なお、図3は、本実施の形態にかかる半導体記憶装置の構成要素の全てを示すわけではなく、フローティングゲート電極24、不純物領域30、32、34、除去領域42(エッチングストッパ膜40のない領域)および保護膜44の位置関係を示す図である。
Next, the semiconductor memory device according to the present embodiment will be described with reference to FIGS. FIG. 3 is a plan view schematically showing the semiconductor memory device according to the present embodiment, and FIG. 4 is a cross-sectional view taken along the line II of FIG. FIG. 3 does not show all the components of the semiconductor memory device according to the present embodiment. The floating
図3、4に示すように、本実施の形態にかかる半導体装置では、フローティングゲート電極24の上に、エッチングストッパ膜40の設けられていない除去領域42が設けられている。また、図3では、フローティングゲート電極24のパターンと重なるパターンの除去領域42を設ける場合を示したが、これに限定されない。除去領域42は、少なくともフローティングゲート電極24の上に設けられていればよいのである。除去領域42は、フローティングゲート電極24の全面のパターンと重なり、さらに、そのパターンよりも大きいパターンを有することが好ましい。図3に示す半導体記憶装置では、除去領域42の外縁と、フローティングゲート電極24の外縁との間に一定の距離が設けられている。
As shown in FIGS. 3 and 4, in the semiconductor device according to the present embodiment, a
また、除去領域42は、不純物領域30、32、34の上に設けられるコンタクト層52と重ならない範囲でより大きな面積とすることが好ましい。つまり、除去領域42のパターンは、フローティングゲート電極24を含み、コンタクト層52と重ならない範囲であれば、素子面積との兼ね合いで許容される最大のパターンであることが好ましい。また、本実施の形態に示す半導体記憶装置では、不純物領域30、32、34に接続されるコンタクト層52を例として説明したが、これに限られない。フローティングゲート電極24に接続されるコンタクト層(図示せず)が設けられる場合にも、そのコンタクト層と重ならないパターンを有する除去領域42を設けることが好ましい。
Further, the
また、除去領域42は、その端がサイドウォール26の側面上に設けられていないことが好ましい。これは、サイドウォール26とエッチングストッパ膜とが、エッチングレートがほぼ同一の材質で形成されている場合に利点がある。この場合、除去領域42の端がサイドウォール26の側面上に配置されることとなると、エッチングストッパ膜を除去する際に、サイドウォール26までもが除去されるおそれがある。しかし、除去領域42の端がサイドウォール26上に設けられないように配置することで、所望の形状が維持されたサイドウォール26を有する半導体装置を提供することができるのである。
Moreover, it is preferable that the end of the
また、除去領域42には、保護膜44が設けられている。保護膜44は、除去領域42と比して、大きなパターンであることが好ましい。図3、4には、除去領域42の端と、保護膜44の端との間に、一定の距離を有するパターンの保護膜44を設けた場合を示す。
Further, a
保護膜44およびエッチングストッパ膜40の上には、層間絶縁層50が設けられている。層間絶縁層50としては、酸化膜、PSG膜、BSG膜、BPSG膜、TEOS膜、USG膜またはこれらの積層膜を挙げることができる。これらの中でも、BPSG膜が特に好ましい。
An interlayer insulating
層間絶縁層50には、不純物領域30と接続するためのコンタクト層52が設けられている。コンタクト層52は、層間絶縁層50に設けられたコンタクトホール54に、導電材料を埋め込んでなる。また、不純物領域32、34と接続するためのコンタクト層52も同様に層間絶縁層50に設けられている(図3参照)
本実施の形態にかかる半導体記憶装置によれば、フローティングゲート電極24の上に、エッチングストッパ膜40が設けられていない。エッチングストッパ膜40として、窒化膜が用いられることが多いが、窒化膜は電荷が補足されやすい膜であるために、たとえば、フローティングゲート電極24に注入された電子が窒化膜に補足され、データが消去してしまうなど、リテンション特性に影響を与えることがある。このことは、半導体記憶装置の信頼性を損ねることとなる。しかし、本実施の形態にかかる半導体記憶装置では、フローティングゲート電極24の上には、除去領域42が配置されているため、そのような問題を抑制することができる。その結果、リテンション特性の向上が図られ、信頼性の高い半導体記憶装置を提供することができる。
The interlayer insulating
In the semiconductor memory device according to the present embodiment, the
また、本実施の形態にかかる半導体記憶装置では、除去領域42には保護膜44が設けられている。そのため、フローティングゲート電極24は、除去領域42形成時のエッチングから保護されることとなり、ダメージを受けることがない。その結果、信頼性の向上した半導体記憶装置を提供することができる。
In the semiconductor memory device according to the present embodiment, the
2.半導体記憶装置の製造方法
次に、本実施の形態にかかる半導体記憶装置の製造方法について図5〜図8を参照しつつ説明する。図5〜図8は、本実施の形態にかかる半導体記憶装置の製造工程を模式的に示す断面図であり、図5、図6および図8(A)は、図3のII−II線に沿った断面に対応しており、図7は、図3に対応する平面を示し、図8(B)は、図4に対応する断面を示す図である。
2. Manufacturing Method of Semiconductor Memory Device Next, a manufacturing method of the semiconductor memory device according to the present embodiment will be described with reference to FIGS. 5 to 8 are cross-sectional views schematically showing the manufacturing process of the semiconductor memory device according to the present embodiment. FIGS. 5, 6 and 8A are taken along line II-II in FIG. FIG. 7 shows a plane corresponding to FIG. 3, and FIG. 8B is a diagram showing a cross section corresponding to FIG.
(1)まず、図5に示すように、半導体層10に分離絶縁層12を形成する。分離絶縁層12の形成は、LOCOS法、セミリセスLOCOS法またはSTI法などにより形成されることができる。なお、以下の説明では、半導体層10として、シリコン基板を用いた場合について説明する。
(1) First, as shown in FIG. 5, the
本実施の形態では、セミリセスLOCOS法により形成した場合を例として説明する。セミリセスLOCOS法では、まず、半導体層10の上に、CVD法により、酸化窒化シリコン層、窒化シリコン層(それぞれ図示せず)を順次形成する。ついで、窒化シリコン層の上に、分離絶縁層12を形成する領域に開口を有するマスク層(図示せず)を形成する。ついで、窒化シリコン層、酸化窒化シリコン層および半導体層10をエッチングすることで、半導体層10に溝部(図示せず)が形成される。ついで、マスク層を除去し、窒化シリコン層をマスクとして選択熱酸化を行う。これにより、分離絶縁層12が形成される。また、熱酸化を行った後、分離絶縁層12の表面の位置は、半導体層10の表面の高さと比して高くなるが、必要に応じて、分離絶縁層12の上面と半導体層10の上面とが、ほぼ同一の高さとなるよう分離絶縁層12の上面をエッチングしてもよい。
In the present embodiment, a case where a semi-recessed LOCOS method is used will be described as an example. In the semiconductor LOCOS method, first, a silicon oxynitride layer and a silicon nitride layer (not shown) are sequentially formed on the
ついで、ウエルの形成を行う。ウエルの形成では、第1領域10Xおよび第2領域10YにP型のウエル14を、第3領域10Zに、N型のウエル16を形成する。P型のウエル14の形成では、第1領域10Xおよび第2領域10Y以外を覆うマスク層(図示せず)を形成した後、P型の不純物を導入することで行われる。ついで、第3領域10Z以外を覆うマスク層を形成した後に、N型の不純物を導入することで、N型のウエル16が形成される。各不純物の導入は、公知のイオン注入法などを用いて行うことができる。このウエル14、16の形成工程では、必要に応じて、不純物を拡散するための熱処理を行ってもよい。また、ウエル14およびウエル16の形成順序は特に問われることはなく、いずれを先に形成してもよい。
Next, wells are formed. In the formation of the well, a P-
(2)次に、図6に示すように、第1領域10X、第2領域10Yおよび第3領域10Zの半導体層10の上に絶縁層22を形成する。絶縁層22は、たとえば、熱酸化法により形成することができる。
(2) Next, as shown in FIG. 6, an insulating
ついで、図6に示すように、絶縁層22の上に、フローティングゲート電極24を形成する。フローティングゲート電極24は、半導体層10の上方に、たとえば、ポリシリコン層からなる導電層(図示せず)を形成し、この導電層をパターニングすることで形成される。ついで、フローティングゲート電極24の側面にサイドウォール26を形成する。サイドウォール26の形成は、半導体層10の上方に絶縁層(図示せず)を形成し、この絶縁層に異方性のエッチングを施すことで、フローティングゲート電極24の側面にサイドウォール26を形成することができる。
Next, as shown in FIG. 6, a floating
ついで、不純物領域30、32、34を形成する。この工程は、一方の導電型の不純物を導入する領域では、他方の導電型が導入する領域を覆うマスク層(図示せず)を形成し、一の導電型の不純物を導入し、他の導電型の不純物領域の形成では、同様に一の導電型の不純物が導入される領域をマスクし、他の導電型の不純物を導入することで行われる。不純物の導入は、公知の方法を用いることができ、たとえば、イオン注入法などを挙げることができる。また、必要に応じて、拡散のための熱処理を施してもよい。
Next,
(3)次に、後述の工程で形成される除去領域に設けられる保護膜44を形成する(図7参照)。保護膜44は、まず、全面に公知の酸化シリコン層などの絶縁層(図示せず)を形成し、この絶縁層をパターニングすることで形成される。このとき、図7に示すように、絶縁層は、フローティングゲート電極24の上方を覆うようにパターニングされる。このとき、保護膜44は、図示していないが、同一の半導体層10に混載される他の半導体素子や抵抗などのシリサイド形成時のプロテクション膜(シリサイドを形成したくないを保護する膜)としての役割を果たすことができる。つまり、シリサイド形成時のプロテクション膜を保護膜44として用いることで、工程数の増加を防ぐことができる。
(3) Next, a
(4)次に、メモリセル20を覆うように半導体層10の上方にエッチングストッパ膜40を形成する。エッチングストッパ膜40としては、後の工程で形成される層間絶縁層50と比して、エッチングレートの小さい材質を用いる。たとえば、層間絶縁層50が酸化シリコン層である場合には、エッチングストッパ膜40として窒化シリコン膜を用いることができる。ついで、図8(A)および図8(B)に示すように、除去領域42を形成する。除去領域42の形成は、エッチングストッパ膜40の上方に、所定のパターンのマスク層を形成し、このマスク層を用いてエッチングストッパ膜40を除去することで行われる。除去領域42は、フローティングゲート電極24の上面と重なるパターンを有し、かつ、保護膜44とも重なるパターンを有するように、形成する。この工程において、保護膜44は、除去領域42形成時のエッチングのダメージがフローティングゲート電極24に与えられることを防ぐ役割を果たす。
(4) Next, an
(5)次に、メモリセル20の上方に、層間絶縁層50を形成する(図4参照)。層間絶縁層50としては、BPSG膜を用いることが好ましい。ついで、層間絶縁層50にコンタクト層52を形成する。コンタクト層52の形成は、層間絶縁層50に公知のリソグラフィおよびエッチング技術により、コンタクトホール54を形成し、このコンタクトホール54に導電層を埋め込むことで、コンタクト層52が形成される。
(5) Next, an
以上の工程により、本実施の形態にかかる半導体記憶装置を製造することができる。 The semiconductor memory device according to this embodiment can be manufactured through the above steps.
(変形例)
次に、本実施の形態にかかる半導体記憶装置の変形例について図9を参照しつつ説明する。本変形例は、フローティングゲート電極24および不純物領域30、32、34の上にシリサイド層38が設けられている点が上述の実施の形態と異なる点である。上述の実施の形態にかかる半導体記憶装置と共通する構成については、その詳細な説明を省略する。
(Modification)
Next, a modification of the semiconductor memory device according to the present embodiment will be described with reference to FIG. This modification is different from the above-described embodiment in that a
図3に参照されるように、本変形例にかかる半導体装置は、本実施の形態にかかる半導体記憶装置と同様に、フローティングゲート電極24の上に、保護膜44および除去領域42が設けられている。図9を参照しつつ、その断面構造について説明する。図9に示すように、半導体層10に設けられた分離絶縁層12と、半導体層10の上に設けられた絶縁層22と、絶縁層22の上に設けられたフローティングゲート電極24と、フローティングゲート電極24の側面に設けられたサイドウォール26と、半導体層10に設けられた不純物領域28とからなる。フローティングゲート電極24の上には、シリサイド層38が設けられている。シリサイド層38の上には、保護膜44が設けられ、保護膜44の上には、除去領域42が配置されている。除去領域42および保護膜44のパターンについては、上述の実施の形態と同様である。
As shown in FIG. 3, the semiconductor device according to the present modification example is provided with a
本変形例にかかる半導体記憶装置によれば、フローティングゲート電極24および不純物領域30、32、34の上にシリサイド層38が設けられていることで、フローティングゲート電極24の低抵抗化を図ることができ、その結果、コンタクト層52や図示していない他のコンタクト層との電気的接続を確実に図ることができ、動作速度の早い半導体記憶装置を提供することができる。
In the semiconductor memory device according to this modification, the
次に、本変形例にかかる半導体記憶装置の製造方法について図9を参照しつつ説明する。なお、以下の説明では、本実施の形態にかかる半導体記憶装置の製造方法と共通する工程については、詳細な説明を省略する。 Next, a method for manufacturing a semiconductor memory device according to this modification will be described with reference to FIG. In the following description, detailed description of steps common to the method for manufacturing the semiconductor memory device according to the present embodiment is omitted.
まず、上述の実施の形態の工程(1)および工程(2)を行う。その後、図9に参照されるように、シリサイド層38の形成をする。シリサイド層38の形成は、金属層を形成した後、たとえば熱処理を施すことでシリサイド化反応を起こし、その後、未反応の金属層を除去することで行われる。金属層としては、コバルト、チタン、バナジウム、クロム、マンガン、鉄、ニッケル、ジルコニウム、ニオブ、モリブデン、ルテニウム、バナジウム、ハフニウム、タンタル、タングステン、イリジウム、白金またはこれらの合金層を挙げることができる。シリサイド層38を形成した後に、所定のパターンの保護膜44を形成する。その後、上述の実施の形態の工程(3)〜(5)を行い、エッチングストッパ膜40の形成、除去領域42の画定、層間絶縁層50およびコンタクト層52の形成を行う(図9参照)。以上の工程により、本変形例にかかる半導体記憶装置を製造することができる。
First, step (1) and step (2) of the above-described embodiment are performed. Thereafter, as shown in FIG. 9, a
なお、本発明は、上述の実施の形態に限定されることなく、本発明の要旨の範囲内で適宜変形が可能である。たとえば、本実施の形態では、一層ゲート型の不揮発性メモリの例として、書き込みおとび読み出しを行うMOSトランジスタと、消去を行うMOSトランジスタとが異なる例について説明したが、特にこれに限定されることなく、同一のMOSトランジスタで書き込みおよび消去を行っても構成をとっても良い。また、本実施の形態では、第1領域10Xにおいて、フローティングゲート電極24の下方に設けられている不純物領域28がコントロールゲートの役割を果たす構成について説明したが、これに限定されない。たとえば、第1領域10XにN型のウエルを設け、このN型のウエルをコントロールゲートとする構成をとることもできる。また、本実施の形態では、バルク状の半導体層を用いた場合を示したが、これに限定されず、絶縁物の上に設けられた半導体層(SOI:Silicon on Insulator)であってもよい。
Note that the present invention is not limited to the above-described embodiment, and can be appropriately modified within the scope of the gist of the present invention. For example, in this embodiment, an example in which a MOS transistor that performs writing and reading is different from a MOS transistor that performs erasing has been described as an example of a one-layer gate type nonvolatile memory. However, the present invention is particularly limited to this. Alternatively, writing and erasing may be performed using the same MOS transistor or a configuration may be adopted. In the present embodiment, the structure in which the
10…半導体層、 10X…第1領域、 10Y…第2領域、 10Z…第3領域、 12…分離絶縁層、 14…P型のウエル、 16…N型のウエル、 20…メモリセル、 22…絶縁層、 24…フローティングゲート電極、 26…サイドウォール、 28…不純物領域、 30…不純物領域、 32…不純物領域、 34…不純物領域、 38…シリサイド層、 40…エッチングストッパ膜、 42…除去領域、 44…保護膜、 50…層間絶縁層、 52…コンタクト層、 54…コンタクトホール
DESCRIPTION OF
Claims (9)
前記半導体層に設けられた不揮発性メモリと、
前記不揮発性メモリの上方に設けられたエッチングストッパ膜と、
前記エッチングストッパ膜の上方に設けられた層間絶縁層と、を含み、
前記不揮発性メモリは、
前記半導体層に設けられた埋込絶縁層により画定された第1領域および第2領域と、
前記第1領域に設けられ、不純物領域からなるコントロールゲートと、
前記第1領域および前記第2領域の上方に設けられた絶縁層と、
前記絶縁層の上方に設けられ、前記第1領域および前記第2領域の上方で連続した層からなるフローティングゲート電極と、
前記第2領域において、前記フローティングゲート電極の側方の前記半導体層に設けられたソース領域およびドレイン領域と、を含み、
前記フローティングゲート電極の上方には、前記エッチングストッパ膜が設けられていない除去領域が設けられている、半導体記憶装置。 A semiconductor layer;
A non-volatile memory provided in the semiconductor layer;
An etching stopper film provided above the nonvolatile memory;
An interlayer insulating layer provided above the etching stopper film,
The nonvolatile memory is
A first region and a second region defined by a buried insulating layer provided in the semiconductor layer;
A control gate provided in the first region and comprising an impurity region;
An insulating layer provided above the first region and the second region;
A floating gate electrode provided above the insulating layer and comprising a layer continuous above the first region and the second region;
A source region and a drain region provided in the semiconductor layer on the side of the floating gate electrode in the second region;
A semiconductor memory device, wherein a removal region not provided with the etching stopper film is provided above the floating gate electrode.
前記除去領域は、前記フローティングゲート電極の上面の全面である、半導体記憶装置。 In claim 1,
The semiconductor memory device, wherein the removal region is the entire upper surface of the floating gate electrode.
前記除去領域は、前記フローティングゲート電極の上面のパターンと比して大きいパターンを有している、半導体記憶装置。 In claim 1 or 2,
The semiconductor memory device, wherein the removal region has a pattern larger than a pattern on an upper surface of the floating gate electrode.
前記不揮発性メモリに接続されたコンタクト層と、をさらに含み、
前記除去領域と、前記コンタクト層が形成される領域とは重ならない、半導体記憶装置。 In any one of Claims 1 thru | or 3,
A contact layer connected to the non-volatile memory, and
A semiconductor memory device, wherein the removal region and a region where the contact layer is formed do not overlap.
前記層間絶縁層は、BPSG膜である、半導体記憶装置。 In any of claims 1 to 4,
The semiconductor memory device, wherein the interlayer insulating layer is a BPSG film.
前記フローティングゲート電極の上に設けられたシリサイド層と、を含む、半導体記憶装置。 In any of claims 1 to 5,
And a silicide layer provided on the floating gate electrode.
前記除去領域には、保護膜が設けられている、半導体記憶装置。 In any one of Claims 1 thru | or 6.
A semiconductor memory device, wherein a protective film is provided in the removal region.
前記保護膜のパターンは、前記除去領域のパターンと比して、大きいパターンを有する、半導体記憶装置。 In claim 7,
The semiconductor memory device, wherein the pattern of the protective film has a larger pattern than the pattern of the removal region.
前記エッチングストッパ膜は、窒化膜である、半導体記憶装置。 In any of claims 1 to 8,
The semiconductor memory device, wherein the etching stopper film is a nitride film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005027961A JP4525913B2 (en) | 2005-02-03 | 2005-02-03 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005027961A JP4525913B2 (en) | 2005-02-03 | 2005-02-03 | Semiconductor memory device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006216779A true JP2006216779A (en) | 2006-08-17 |
JP4525913B2 JP4525913B2 (en) | 2010-08-18 |
Family
ID=36979734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005027961A Expired - Fee Related JP4525913B2 (en) | 2005-02-03 | 2005-02-03 | Semiconductor memory device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4525913B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006222336A (en) * | 2005-02-14 | 2006-08-24 | Seiko Epson Corp | Process for fabricating semiconductor device and semiconductor device |
JP2013544023A (en) * | 2010-10-22 | 2013-12-09 | マイクロン テクノロジー, インク. | Gettering agents in memory charge storage structures. |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1079495A (en) * | 1996-09-04 | 1998-03-24 | Oki Electric Ind Co Ltd | Nonovolatile semiconductor memory and manufacturing method thereof |
JPH1093081A (en) * | 1996-09-12 | 1998-04-10 | Oki Electric Ind Co Ltd | Semiconductor element, semiconductor storage device and manufacturing method of semiconductor element |
JP2001257324A (en) * | 2000-03-09 | 2001-09-21 | Hitachi Ltd | Semiconductor integrated circuit |
JP2003501806A (en) * | 1999-05-28 | 2003-01-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Single polysilicon flash EEPROM and manufacturing method |
-
2005
- 2005-02-03 JP JP2005027961A patent/JP4525913B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1079495A (en) * | 1996-09-04 | 1998-03-24 | Oki Electric Ind Co Ltd | Nonovolatile semiconductor memory and manufacturing method thereof |
JPH1093081A (en) * | 1996-09-12 | 1998-04-10 | Oki Electric Ind Co Ltd | Semiconductor element, semiconductor storage device and manufacturing method of semiconductor element |
JP2003501806A (en) * | 1999-05-28 | 2003-01-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Single polysilicon flash EEPROM and manufacturing method |
JP2001257324A (en) * | 2000-03-09 | 2001-09-21 | Hitachi Ltd | Semiconductor integrated circuit |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006222336A (en) * | 2005-02-14 | 2006-08-24 | Seiko Epson Corp | Process for fabricating semiconductor device and semiconductor device |
JP4501714B2 (en) * | 2005-02-14 | 2010-07-14 | セイコーエプソン株式会社 | Semiconductor device manufacturing method and semiconductor device |
JP2013544023A (en) * | 2010-10-22 | 2013-12-09 | マイクロン テクノロジー, インク. | Gettering agents in memory charge storage structures. |
Also Published As
Publication number | Publication date |
---|---|
JP4525913B2 (en) | 2010-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4758625B2 (en) | Semiconductor device | |
US7157797B2 (en) | Semiconductor device with suppressed copper migration | |
JP6889001B2 (en) | Manufacturing method of semiconductor devices | |
JP4818061B2 (en) | Nonvolatile semiconductor memory | |
JP6026919B2 (en) | Manufacturing method of semiconductor device | |
JP2008306045A (en) | Semiconductor device | |
JP4822792B2 (en) | Semiconductor device and manufacturing method thereof | |
US8624314B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
CN100517723C (en) | Nonvolatile semiconductor storage device | |
JP2008205379A (en) | Nonvolatile semiconductor memory and its production process | |
JP2006100790A (en) | Semiconductor device and its manufacturing method | |
JP4462424B2 (en) | Semiconductor device | |
JP2010040538A (en) | Method of manufacturing semiconductor device | |
JP2007287795A (en) | Nonvolatile semiconductor memory device | |
US6525367B1 (en) | Electrode protective film for high melting point silicide or metal gate electrodes | |
JP4525913B2 (en) | Semiconductor memory device | |
JP2008187051A (en) | Semiconductor memory device | |
JP2006324274A (en) | Nonvolatile semiconductor storage and manufacturing method thereof | |
JP2007141962A (en) | Semiconductor storage device and its manufacturing method | |
JP2007281506A (en) | Semiconductor device | |
JP2006228869A (en) | Semiconductor memory device | |
JP2006332098A (en) | Semiconductor device and its fabrication process | |
US20120037974A1 (en) | Semiconductor device and method of manufacturing the same | |
JP4528718B2 (en) | Method for manufacturing nonvolatile semiconductor memory | |
JP5064651B2 (en) | Semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071030 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080626 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091021 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100512 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100525 |
|
LAPS | Cancellation because of no payment of annual fees |