JP2006216674A - 放熱性を向上したプリント回路基板およびそれを含んだ回路モジュール - Google Patents

放熱性を向上したプリント回路基板およびそれを含んだ回路モジュール Download PDF

Info

Publication number
JP2006216674A
JP2006216674A JP2005026402A JP2005026402A JP2006216674A JP 2006216674 A JP2006216674 A JP 2006216674A JP 2005026402 A JP2005026402 A JP 2005026402A JP 2005026402 A JP2005026402 A JP 2005026402A JP 2006216674 A JP2006216674 A JP 2006216674A
Authority
JP
Japan
Prior art keywords
pattern layer
circuit
heat
circuit board
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005026402A
Other languages
English (en)
Inventor
Atsushi Shimonaka
淳 下中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005026402A priority Critical patent/JP2006216674A/ja
Publication of JP2006216674A publication Critical patent/JP2006216674A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】 放熱性を向上し、さらに高密度実装可能で、回路パターンの多層化が容易に行えるように改良されたプリント回路基板を提供する。
【解決手段】 第1の絶縁層5を間に介在させて設けられた回路上面パターン層2aと中間パターン層3と、第2の絶縁層6を介在させて、中間パターン層3の向かい側に設けられた回路下面パターン層4とを備える。第1の絶縁層5又は第2の絶縁層6の少なくとも一方に、表面から内方に向かって形成された第1のザグリ穴9が形成されている。回路上面パターン層2a又は回路下面パターン層4のいずれか1つと中間パターン層3が、第1のザグリ穴9の内壁面に連続して形成された熱伝導率50W/(m・K)以上の熱伝導体膜2bで接続されている。
【選択図】図1

Description

この発明は、一般にプリント回路基板に関するものであり、より特定的には、放熱性が向上し、また高密度実装可能で、さらに回路パターンの多層化が容易に行えるように改良されたプリント回路基板に関する。この発明はまたそのようなプリント回路基板を用いた回路モジュールに関する。
近年、通信機器、情報機器は携帯電話に代表される“手のひら”型商品へ大きく移行している。このような状況において、これまで以上に部品の高密度実装化がなされる様になってきた。一方で、通信機器又は情報機器としての携帯電話の機能も向上し、今後その消費電力が大きく減少する事も期待できない。したがって、単位体積あたりの消費電力は増加の一途である。
特に、半導体レーザ、発光ダイオードなど発光素子を搭載した通信機器においては、電流−光変換効率が、温度の影響を直接受ける。かつ光の放射/検出といった動作がアナログ的であることから、温度変化は消費電力のみならず、通信距離の減少といった性能にまで直接影響を及ぼしかねない。
放熱性を改善したプリント基板の構成例としては、たとえば特許文献1に示されるものがある。代表的な構成を図9に示す。
図9を参照して、無機フィラーを含んだ絶縁層(ガラスエポキシ基板)5を介在させて、回路パターン2と内層の配線パターン31が設けられている。回路パターン2には、回路部品8a,8bが接続されている。絶縁層5の裏面に絶縁層(ガラスエポキシ基板)6を介在させて放熱体12が設けられている。絶縁層5の上面にはザグリ穴9が設けられている。回路パターン2は、ザグリ穴9の内壁面にまで延びて形成されている。ザグリ穴9の底面に形成された回路パターン2には発熱回路部品である発光ダイオード1が接続されている。ザグリ穴9には発光ダイオード1を覆うように透明樹脂が充填されている。この従来例では、発光ダイオード1から発した熱は無機フィラーを含んだ絶縁層5を通じて放熱板12へと伝達される。また、基板上面に設けられた回路パターン2から、放熱用ビア7、配線パターン31を経て放熱板12へと伝達される。ここでは熱の流れを矢印付き破線で示している。
また特許文献2に示される例では、図10に示すように厚さ100μmの回路基板5本体にヒートパイプ13を樹脂16にて固定している。ヒートパイプ13を設けた事で熱伝導を高め、回路基板5で発生した熱を反対面へ逃がす構造となっている。ここでも熱の流れを矢印付き破線にて示した。図中、1は発光ダイオード、2は回路上面パターン層である。
特開2004―39691号公報
特開平03−242997号公報
特許文献1に記載の方法では、絶縁層5に無機フィラーを含ませる事により熱伝導率を1〜10W/(m・K)にする事が記載されている。これは通常のガラスエポキシ樹脂と比較して約3〜30倍程度であるが、金属(例えば銅)と比較すると、約1/40〜1/400の小さい値でしかない。さらに絶縁層5は実装される半導体素子の熱伝導率より小さいため、この絶縁層5が熱抵抗となり、半導体素子の劇的な温度低下には至らない。また、特許文献1では、基板上面から放熱用ビア7を用いる事で、熱を放熱板12近くまで伝達させている。この方法では、回路パターン2である金属層が薄いために半導体素子から発生した熱がビア7まで伝達しにくく、また、ビア内面の金属部断面積が小さいことから十分な熱伝導路となり得ていないことから、半導体素子の温度低下が抑制されてしまう。加えていうならば、回路上面にこのような放熱用ビア7を設ける事は高密度実装の妨げになり必ずしも好ましいものではない。
ヒートパイプ13を用いた特許文献2の例では、ヒートパイプ13の本数に依存するものの、放熱性はかなり高まる事が期待される。しかしながら、回路基板全体が2mm程度と厚くなってしまうこと、高密度実装に対応するための回路の多層化が困難などの課題が存在する。
この発明の目的は、上記のような課題を解決するためになされたもので、放熱性が向上し、また高密度実装可能で、さらに回路パターンの多層化が容易に行えるように改良されたプリント回路基板を提供することにある。
この発明の他の目的は、そのようなそのようなプリント回路基板を用いた回路モジュールを提供することにある。
この発明に従うプリント回路基板は、第1の絶縁層を間に介在させて設けられた上面パターン層と中間パターン層とを備える。第2の絶縁層を介在させて、上記中間パターン層の向かい側に下面パターン層が設けられている。上記第1の絶縁層又は上記第2の絶縁層の少なくとも一方に、表面から内方に向かって形成された第1のザグリ穴が設けられている。上記上面パターン層又は上記下面パターン層のいずれか1つと上記中間パターン層が、上記第1のザグリ穴の内壁面に連続して形成された熱伝導率50W/(m・K)以上の熱伝導体膜で接続されている。上記上面パターン層および上記下面パターン層は回路パターンで形成され、上記中間パターン層は金属で形成され、回路パターンであってもよい。
この発明によれば、上記上面パターン層又は上記下面パターン層のいずれか1つと上記中間パターン層が、上記第1のザグリ穴の内壁面に連続して形成された熱伝導率50W/(m・K)以上の熱伝導体膜で接続されているので、第1のザグリ穴に設けられた実装部品で発生した熱を効率よく中間パターン層にまで伝達する事が可能である。また、中間パターン層に到達した熱を効率よく裏面にまで伝達し放散する事が可能である。
この発明の好ましい実施態様によれば、上記上面パターン層又は上記下面パターン層のいずれか1つと上記中間パターン層との接続は、上記第1のザグリ穴の底面部分に形成された上記熱伝導体膜を介して行われるのが好ましい。このように構成することにより、部品実装面に実装された発熱性部品の直下に位置する中間パターン層を介して放熱されることになり、放熱性が向上する。
この発明の他の実施態様によれば、上記第1のザグリ穴が設けられていない他方の上記第1の絶縁層又は上記第2の絶縁層に、表面から内方に向かって形成され、かつその底面と上記中間パターン層との距離が100μm以下である第2のザグリ穴が設けられている。
熱伝導率50W/(m・K)以上の熱伝導体膜は、ニッケル、銅、金、銀のいずれか1つを含む材料で形成されるのが好ましい。
本発明の他の局面に従う回路モジュールは、上記第1又は第2のザグリ穴の内部に回路部品を実装してなる。上記回路部品は半導体レーザ素子であることが好ましい。
本願発明により、実装部品で発生した熱を効率よく中間パターン層にまで伝達する事が可能である。また、中間パターン層に到達した熱を効率よく裏面にまで伝達し放散する事が可能である。中間パターン層は部品実装面積より大きく設定する事が可能で、放熱面を従来より大きく取る事が可能である。このため、放散効果が増し実装部品ひいては基板の温度上昇を抑制する効果がある。
特に実装部品の直下で中間パターン層から放熱する場合においては、熱伝達の経路が最短化され、熱抵抗の低減、部品の温度上昇抑制の効果がさらに向上する。
熱伝導体膜の熱伝導率が50W/(m・K)以上である場合、半導体材料そのものの熱伝導率が最大約50W/(m・K)であるため、半導体で発生した熱が実装面に設けられた回路パターン内で蓄積するようなボトルネックとならない効果がある。
放熱性が向上し、また高密度実装可能で、さらに回路パターンの多層化が容易に行えるように改良されたプリント回路基板を提供するという目的を、上面パターン層又は下面パターン層のいずれか1つと、中間パターン層とを、第1のザグリ穴の内壁面に連続して形成された熱伝導率50W/(m・K)以上の熱伝導体膜で接続することによって実現した。以下、本願発明の実施例について説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付す。
図1は実施例1にかかるプリント回路基板を用いた回路モジュールの断面図である。まず、作製方法について述べた後、その機能について説明する。
両面に銅箔の形成された厚さ0.4mmのガラスエポキシ基板5を準備し、その上面および下面に、通常のフォトリソグラフィ技術を用いて銅箔から回路上面パターン層2aおよび中間パターン層3を形成する。このとき、中間パターン層3を形成する銅箔の厚さは、この層を高周波線路として使用しない場合には、例えば0.1mm厚以上に設定することも可能である。次に、その一方の面に回路下面パターン層4が形成された厚さ0.4mmのガラスエポキシ基板6を準備し、これらの基板5,6を接着剤を用いて接合し、図に示すような3層(回路上面パターン層2a,中間パターン層3,回路下面パターン層4)からなる回路基板を形成する。接着後の回路基板に、上面(回路上面パターン層2aの面)から下面(回路下面パターン層4の面)にまで至る貫通穴7,17を形成する。そして、発熱量が大きく、高い放熱性が要求される部品1を実装するためのザグリ穴9を上面側から形成する。このときザグリ穴9は、中間パターン層3を超えて、ガラスエポキシ基板6内にまで及んで形成されるようにその深さを設定しておく。貫通穴7、17、ザグリ穴9を形成後、貫通穴7,17の内部に銅、ニッケル、金の順にメッキ処理し、ザグリ穴9の内壁面に、同時に、銅、ニッケル、金の順にメッキ処理し、回路パターンとなる連続した熱伝導体膜2bを形成する。これらの金属はガラスエポキシ基板5,6との密着性が高く、安定した回路パターンを得ることが可能である。
実際の部品実装は、パターン上の所望の位置に、発熱部品1、その他部品8a、8bなどをダイボンド/ワイヤボンド工程にて実装し、所望の回路を構成する。場合によっては半導体回路素子の保護の目的から、回路上面パターン層2a、2bの面は、樹脂によりモールドされる事がある。この場合には、発熱部品1に対する応力を緩和する目的で硬度の低いゲル、ゴムなどの材料でザグリ穴9を満たしておくとよい。
次に、発熱部品1から発生した熱の流れについて説明する。発熱部品1で発生した熱は、点線の矢印で示すように、ザグリ穴9の底面部分の熱伝導体膜2bに達し、熱伝導体膜2bからは直ちに中間パターン層3へ達する。中間パターン層3から、ガラスエポキシ基板6を経て、回路下面パターン層4へと伝達し、空気中又は、接続される機器の筐体、マザー基板へと放散される。中間パターン層3はその面積を実装面上の熱伝導体膜2bのパターンより広く取れる事、中間パターン層3から下面までの距離が全体の厚みの約1/2であることから、中間パターン層3がある事による熱抵抗の低減の効果は格段である。これにより、300K/Wであった熱抵抗は約150K/Wにまで低減した。なお、熱抵抗とは、発熱量に対する温度上昇の度合いを示し、熱抵抗が大きければ、使用状態での実装部品の温度が大きく上昇する。
一方、比較例として、図2に示すように今回の発熱部品1を通常部品8bと入れ替えて実装し、上下に通じる放熱用ビア(サーマルビアともいう)7で放熱させる。なお、この上下に通じる放熱用ビア7による放熱機構そのものは従来技術である。この場合、発熱部品1で発生した熱は、点線の矢印で示すように、放熱用ビア7を通って放熱される。図2に示す構造で、この放熱ビア7の数を変えて、熱抵抗を調べた結果を図3に示す。図3には、実施例1および後述する実施例2−4の場合の熱抵抗も重ねて併記する。
比較例の場合、サーマルビアを10本程度にまでする事でようやく熱抵抗150K/Wを得る事ができた。これに対して、本実施例のように、中間パターン層3を設け、これに、ザグリ穴9の内壁面に設けられた高熱伝導性材料で形成された熱伝導体膜2bを接合させたとき、その熱抵抗を大幅に低減できる。ここで、熱伝導体膜2b(メッキで形成する)に用いられた銅、ニッケル、金などはその熱伝導率が何れも90W/(m・K)以上であり、通常の熱伝導性ペーストなどと比較して100倍以上の値を示す。一般には半導体材料そのものの熱伝導率を下回らない値の材料を用いる事で効果的な放熱が可能であり、熱伝導体膜2bの熱伝導率は、50W/(m・K)程度あればよい。
図9に示したような放熱用ビア7は、部品実装面の集積度が増してくるとその形成が困難になってくる。したがって、部品実装面には十分な数の放熱用ビアを設ける事はできないことが多く、本実施例によって放熱性の向上を図ることが、小型回路部品実現のために効果がある事が確認できる。さらに加えて言うならば、放熱用ビア7は、1つ1つドリルにより加工するため、基板作製上の工程数が多く、低価格への対応が困難である。一方ザグリ穴9は、1回の工程で作製できるので、低価格化が可能である。
図4は実施例1の変形例にかかるプリント回路基板を用いた回路モジュールの断面図である。図1に示す実施例と同一または相当する部分には、同一の参照番号を付し、その説明を繰り返さない。ここでは、上面にザグリ穴を設ける代わりに、裏面の、発熱部品1の直下に位置する部分に、図のように中間パターン層3に到るザグリ穴9を設ける。この場合には、たとえトランスファーモールドを行っても発熱回路部品1に応力は発生せず、ザグリ穴9の埋め込みは不要である。発熱部品1で発生した熱は、図中、点線で示すように流れ、回路下面パターン層4へと伝達される。その後の放熱の様子は実施例1と同様である。
発熱素子から、回路全体を取り囲む外部環境への熱抵抗は、図5に示す様に、発熱素子から中間パターン層へ至る第1の熱抵抗R1と、中間パターン層から外部環境へいたる第2の熱抵抗R2とから構成され、これらは直列抵抗として作用している。したがって、消費電力W、外部環境温度Taのとき、発熱回路素子1の到達温度はTa+(R1+R2)*Wとなり、これらの熱抵抗R1とR2を入れ替えた本実施例2の効果は、実施例1と同じである。このように中間パターン層3へと接続されるザグリ穴9は部品実装面側に設けてもよいし、その裏面に設けてもよい。ただし、回路下面パターン層4内部での温度勾配に配慮すると、実施例1の方が、若干全体の熱抵抗が低い事が期待される。
図6は、本発明を光通信モジュールに適用した実施例にかかる。図1に示す実施例と同一または相当する部分には、同一の参照番号を付し、その説明を繰り返さない。具体的には、発熱部品1は半導体レーザ素子であり、回路部品8a,8bは受光素子である。実施例1とほぼ同じ工程により図6に示す構造を作製した。ただしこの例では、中間パターン層3の層厚を0.1mmとした。また、部品実装面には、回路形成後にトランスファーモールド工程によりレンズ付きエポキシ樹脂10を形成した。この光通信モジュールは例えば携帯電話、ノート型パーソナルコンピュータのマザーボードへと搭載され、それぞれのマザー基板、筐体を通じて放熱されることになる。
しかしながら本例のように、エポキシ樹脂10が発熱部品1の表面を厚く(レンズがある分、保護目的だけの樹脂モールドより厚さが必要である。)覆っている場合には、部品実装面からの対流による放熱量が低減する。したがって本例の場合には更なるモジュール熱抵抗の低減が必要である。本例では、中間パターン層3として厚さ0.1mmの銅箔を用いている。この程度の厚さがある場合、ザグリ穴9は、その底面を中間パターン層3の直上又は内部に設定することが可能となる。本例では、ザグリ穴9にメッキされてなる高熱伝導性材料で形成された熱伝導体膜2bの底面部分と中間パターン層3は直接接している。この場合、発熱部品1で発生した熱は、実施例1のようにザグリ穴9の側面から中間パターン層3へ流れるのではなく、図中点線の矢印で示すように、熱伝導体膜2bの、発熱部品1の直下に位置する部分から中間パターン層3へと達する。その後の放熱の様子は、実施例1と同様である。
このように、中間パターン層3と、熱伝導体膜2bの、ザグリ穴9の底面に位置する部分とが接合し、かつその接合面積が大きい場合、大幅な熱抵抗の低減が図れ、本実施例では熱抵抗135K/Wを得た(図3参照)。特に半導体レーザなどのアナログ部品は、温度によりその出力が直接影響を受けてしまい、光通信可能距離の短小化などがおきてしまう。したがって特に放熱性を向上させた回路基板、モジュールが必須である。
図7はさらに放熱性の向上した基板を用いた光通信モジュールの例である。先の実施例3の構造に、さらにザグリ穴9の裏面側から、同じくザグリ穴11を形成したものである。ザグリ穴11の直径はザグリ穴9の底面の直径と同程度又はそれ以上に形成しておく。もちろん放熱の効果は小さくなるが、レイアウトに応じてザグリ穴9より小さくしてもよい。ザグリ穴11の内部は、銅、ニッケル、金の順にメッキが施されており、発熱部品1で発生した熱は、図中、点線の矢印で示すように、熱伝導体膜2b、中間パターン層3から、ガラスエポキシ基板6を経て、回路下面パターン層4へと伝達し、空気中又は、接続される機器の筐体、マザー基板へと放散される。
本実施例では、基板下面からザグリ穴11を形成しており、ザグリ穴11の底面と中間パターン層3の距離dを変える事で熱抵抗をコントロールすることが可能である。本実施例ではこの距離を50μmに設定した。図8に、この距離dを変えた時の熱抵抗の様子を示す。距離dを短くするとともに熱抵抗の低減がうかがわれるが、特に100μm以下の領域では、急速に低減する事が確認できた。ザグリ穴形成工程における深さの最大公差は、±50μmであり、上記距離を50μmに設定する事で、実際のdは0μm<d<100μmとなり、熱抵抗を115(K/W)以下にまで低減させることが可能となった。この値は、図3から明らかなように、放熱用ビアの数を増やすことのみでは実現する事が困難な熱抵抗の値である。
本例では、部品実装パターン(2a)および中間パターン層3と、下面側のザグリ穴11の内壁面に形成されたパターン4とは電気的に直接接続していない構成とし、回路設計の自由度をあげたものとしている。しかしながらこれらパターン2a、3、4が互いに放熱用ビアで接続されている構成であってもよい事は言うまでもない。
ガラスエポキシ層6全体を薄くする事で、本実施例と同様の効果が得られるが、そのような構造では、基板全体が薄くなり、トランスファーモールド後の応力により基板の反り、ワイヤの断線などの問題が生じやすくなる。
今回開示された実施例はすべての点で例示であって制限的なものではないと考えられるべきである。例えば、ガラスエポキシ層6は他の絶縁性材料であってもよい。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、発熱量の大きな回路部品を実装するプリント基板に関する。特に、部品実装面からの放熱が少ない、樹脂モールドを必要とする回路基板として用いる事ができる。さらに加えるならば、上記モールド樹脂が回路保護以外の機能を有し、その厚さを薄くできない(例えばIrDAに代表される光モジュール部品など)場合には、格段の放熱効果を有するものである。
実施例1にかかるプリント回路基板を用いた回路モジュールの断面図である。 比較例にかかるプリント回路基板を用いた回路モジュールの断面図である。 サーマルビアホールの数と熱抵抗の関係を示す図である。 実施例2にかかるプリント回路基板を用いた回路モジュールの断面図である。 発熱素子から、回路全体を取り囲む外部環境への熱の流れを熱抵抗を用いて示した図である。 実施例3にかかるプリント回路基板を用いた光通信モジュールの断面図である。 実施例4にかかるプリント回路基板を用いた光通信モジュールの断面図である。 ザグリ穴の底面と中間パターン層の距離dと熱抵抗の関係を示す図である。 従来のプリント回路基板を用いた回路モジュールの断面図である。 他の従来のプリント回路基板を用いた回路モジュールの断面図である。
符号の説明
1 発熱部品
2a 回路上面パターン層
2b 熱伝導体膜
3 中間パターン層
4 回路下面パターン層
5、6 ガラスエポキシ基板
7 放熱用ビア
8a.8b 回路部品
9,11 ザグリ穴
10 エポキシ樹脂(トランスファーモールド樹脂)
12 放熱体
13 ヒートパイプ

Claims (6)

  1. 第1の絶縁層を間に介在させて設けられた上面パターン層と中間パターン層と、
    第2の絶縁層を介在させて、前記中間パターン層の向かい側に設けられた下面パターン層とを備え、
    前記第1の絶縁層又は前記第2の絶縁層の少なくとも一方に、表面から内方に向かって形成された第1のザグリ穴が設けられており、
    前記上面パターン層又は前記下面パターン層のいずれか1つと前記中間パターン層が、前記第1のザグリ穴の内壁面に連続して形成された熱伝導率50W/(m・K)以上の熱伝導体膜で接続されている事を特徴とするプリント回路基板。
  2. 前記上面パターン層又は前記下面パターン層のいずれか1つと前記中間パターン層との接続は、前記第1のザグリ穴の底面部分に形成された前記熱伝導体膜を介して行われることを特徴とする請求項1記載のプリント回路基板。
  3. 前記第1のザグリ穴が設けられていない他方の前記第1の絶縁層又は前記第2の絶縁層に、表面から内方に向かって形成され、かつその底面と前記中間パターン層との距離が100μm以下である第2のザグリ穴が設けられている、請求項1または2に記載のプリント回路基板。
  4. 前記熱伝導体膜は、ニッケル、銅、金、銀のいずれか1つを含む材料で形成されていることを特徴とする請求項1〜3のいずれかに記載のプリント回路基板。
  5. 請求項1または3記載のプリント回路基板を用いて、前記第1又は第2のザグリ穴の内部に回路部品を実装した回路モジュール。
  6. 前記回路部品は半導体レーザ素子であることを特徴とする請求項5記載の回路モジュール。
JP2005026402A 2005-02-02 2005-02-02 放熱性を向上したプリント回路基板およびそれを含んだ回路モジュール Pending JP2006216674A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005026402A JP2006216674A (ja) 2005-02-02 2005-02-02 放熱性を向上したプリント回路基板およびそれを含んだ回路モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005026402A JP2006216674A (ja) 2005-02-02 2005-02-02 放熱性を向上したプリント回路基板およびそれを含んだ回路モジュール

Publications (1)

Publication Number Publication Date
JP2006216674A true JP2006216674A (ja) 2006-08-17

Family

ID=36979645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005026402A Pending JP2006216674A (ja) 2005-02-02 2005-02-02 放熱性を向上したプリント回路基板およびそれを含んだ回路モジュール

Country Status (1)

Country Link
JP (1) JP2006216674A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101220940B1 (ko) * 2010-09-30 2013-01-11 (주) 액트 방열 회로 기판 및 그의 제조 방법
WO2017022789A1 (ja) * 2015-08-06 2017-02-09 株式会社村田製作所 回路モジュール
JP2017508630A (ja) * 2013-12-31 2017-03-30 キヤノン ユー.エス. ライフ サイエンシズ, インコーポレイテッドCanon U.S. Life Sciences, Inc. 積層マイクロ流体デバイスのプリント回路基板設計

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6344745A (ja) * 1986-08-11 1988-02-25 Ibiden Co Ltd 電子部品搭載用基板
JPH05327144A (ja) * 1992-04-02 1993-12-10 Nec Corp 混成集積回路装置
JPH0690069A (ja) * 1990-09-27 1994-03-29 Sun Microsyst Inc プリント回路基板アセンブリ及びそれに熱導伝路を形成させる方法
JPH07231147A (ja) * 1994-02-15 1995-08-29 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法
JP2003046256A (ja) * 2001-05-25 2003-02-14 Ibiden Co Ltd Icチップ実装用基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6344745A (ja) * 1986-08-11 1988-02-25 Ibiden Co Ltd 電子部品搭載用基板
JPH0690069A (ja) * 1990-09-27 1994-03-29 Sun Microsyst Inc プリント回路基板アセンブリ及びそれに熱導伝路を形成させる方法
JPH05327144A (ja) * 1992-04-02 1993-12-10 Nec Corp 混成集積回路装置
JPH07231147A (ja) * 1994-02-15 1995-08-29 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法
JP2003046256A (ja) * 2001-05-25 2003-02-14 Ibiden Co Ltd Icチップ実装用基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101220940B1 (ko) * 2010-09-30 2013-01-11 (주) 액트 방열 회로 기판 및 그의 제조 방법
JP2017508630A (ja) * 2013-12-31 2017-03-30 キヤノン ユー.エス. ライフ サイエンシズ, インコーポレイテッドCanon U.S. Life Sciences, Inc. 積層マイクロ流体デバイスのプリント回路基板設計
WO2017022789A1 (ja) * 2015-08-06 2017-02-09 株式会社村田製作所 回路モジュール

Similar Documents

Publication Publication Date Title
US20080278917A1 (en) Heat dissipation module and method for fabricating the same
KR20130053401A (ko) Led 적용을 위한 필름 시스템
KR101095202B1 (ko) 하이브리드형 방열기판 및 그 제조방법
JP2003324214A (ja) 発光モジュール
TWI670998B (zh) 內建縱向散熱陶瓷塊印刷電路板及具該電路板的電路組件
JP4992532B2 (ja) 放熱基板及びその製造方法
US20080029881A1 (en) Circuit board with cooling function
US20070193773A1 (en) Flexible printed circuit board and electronic component assembly
JP2006216674A (ja) 放熱性を向上したプリント回路基板およびそれを含んだ回路モジュール
KR101080702B1 (ko) 도금된 천공을 구비한 발광 다이오드 패키지 및 그의 제작방법
JP2006066725A (ja) 放熱構造を備える半導体装置及びその組立方法
TWI702887B (zh) 軟性線路板結構
JPH10226107A (ja) 光プリントヘッド
JP4507986B2 (ja) 部品内蔵モジュールの製造方法
JP2005191378A (ja) プリント基板における放熱構造
JP6610497B2 (ja) 電子装置およびその製造方法
JP6686467B2 (ja) 電子部品放熱構造
JP5411174B2 (ja) 回路板およびその製造方法
JP6969891B2 (ja) プリント配線板の製造方法
JP2012094637A (ja) フレキシブルプリント配線板、電子機器、フレキシブルプリント配線板の製造方法
JP2005039039A (ja) 赤外線通信デバイス
TWI793582B (zh) 電路板、鏡頭組件及其電子裝置
JP2006135202A (ja) 電子機器の放熱構造
KR20140129804A (ko) 방열기판
JP2007123453A (ja) コントローラ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100330