JP2006216602A - Substrate treatment apparatus and substrate treatment method - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a substrate treatment apparatus applying stable plasma treatment to a plurality of substrates. <P>SOLUTION: The substrate treatment apparatus 10 is provided with a chamber 11 for housing a wafer W and applying RIE treatment to the wafer W, and a focus ring 25 is arranged around the wafer W housed in the chamber 11. The focus ring 25 is manufactured by applying at least one-time heating processing to a P-type silicon. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、基板処理装置及び基板処理方法に関し、特に、プラズマが発生する処理室内に配置されたＰ型シリコンを母材とする構成部品を有する基板処理装置に関する。   The present invention relates to a substrate processing apparatus and a substrate processing method, and more particularly, to a substrate processing apparatus having a component using P-type silicon as a base material disposed in a processing chamber in which plasma is generated.

通常、半導体デバイス用のウエハ等の基板に所定のプラズマ処理を施す基板処理装置は、基板を収容してプラズマ処理を施す処理室（以下、「チャンバ」という。）を備える。この基板処理装置では、チャンバ内に処理ガスを導入し且つチャンバ内に高周波電界を発生させるによって処理ガスをプラズマ化してイオンやラジカルを発生させ、該イオンやラジカルによって基板にプラズマ処理を施す。   In general, a substrate processing apparatus that performs predetermined plasma processing on a substrate such as a wafer for semiconductor devices includes a processing chamber (hereinafter referred to as “chamber”) that accommodates the substrate and performs plasma processing. In this substrate processing apparatus, a processing gas is introduced into a chamber and a high frequency electric field is generated in the chamber to turn the processing gas into plasma to generate ions and radicals, and the substrate is subjected to plasma processing with the ions and radicals.

また、チャンバ内において、基板の周りにはシリコンからなるフォーカスリングが配置される。フォーカスリングは発生したイオンやラジカルを基板の表面に収束し、プラズマ処理の効率を向上させる（例えば、特許文献１参照）。このフォーカスリングは多量の基板、例えば、複数のロットの基板にプラズマ処理を施す際、チャンバ内において高温のプラズマ雰囲気に繰り返して晒される。   In the chamber, a focus ring made of silicon is arranged around the substrate. The focus ring converges the generated ions and radicals on the surface of the substrate and improves the efficiency of plasma processing (see, for example, Patent Document 1). The focus ring is repeatedly exposed to a high-temperature plasma atmosphere in the chamber when a plasma treatment is performed on a large number of substrates, for example, a plurality of lots of substrates.

また、近年、半導体デバイス用のウエハとしてＰ型シリコンを母材とするウエハが多用されることから、フォーカスリングの材料としては、通常、Ｐ型シリコンが用いられる。Ｐ型シリコンは、半導体である純粋なシリコンに添加された１３族原子である硼素（Ｂ）に起因する正孔（ホール）によって導電性を発揮するが、Ｐ型シリコンを母材とするフォーカスリングがプラズマ雰囲気に繰り返して晒されると、加熱によってＰ型シリコンに不純物として混入している酸素原子とシリコン原子が結合して酸化珪素（ＳｉＯ_４）がＰ型シリコン中に形成される。このＳｉＯ_４は自由電子をＰ型シリコン中に供給し、正孔が該供給された自由電子を電気的に拘束する。そして、フォーカスリングが繰り返してプラズマ雰囲気に晒される間、ＳｉＯ_４は継続して形成されるため、自由電子は継続して供給され、やがて供給された自由電子の数が正孔を上回り、フォーカスリングは見かけ上、Ｎ型シリコンによって構成されることとなる（Ｐ−Ｎ反転）。
特開２０００−８２６９９号公報 In recent years, since a wafer using P-type silicon as a base material is frequently used as a wafer for semiconductor devices, P-type silicon is usually used as a material for the focus ring. P-type silicon exhibits conductivity due to holes caused by boron (B) which is a group 13 atom added to pure silicon as a semiconductor, but a focus ring using P-type silicon as a base material. Is repeatedly exposed to a plasma atmosphere, oxygen atoms mixed as impurities in the P-type silicon and silicon atoms are combined by heating to form silicon oxide (SiO ₄ ) in the P-type silicon. This SiO ₄ supplies free electrons into the P-type silicon, and holes electrically constrain the supplied free electrons. Since the SiO ₄ is continuously formed while the focus ring is repeatedly exposed to the plasma atmosphere, the free electrons are continuously supplied, and the number of supplied free electrons eventually exceeds the number of holes. Is apparently composed of N-type silicon (PN inversion).
JP 2000-82699 A

しかしながら、複数のロットの基板にプラズマ処理を施す間にフォーカスリングがＰ−Ｎ反転すると、比抵抗値が安定せずにプラズマ処理の繰り返しに応じて変化する。具体的には、最初、自由電子の数よりも正孔の数が多いため導電性であったフォーカスリングでは、プラズマ処理が繰り返されると、正孔による自由電子の電気的な拘束の進行により比抵抗値が上昇し、やがて自由電子の数が正孔の数を上回ると再び比抵抗値は低下する。   However, if the focus ring is inverted by PN while plasma processing is performed on a plurality of substrates, the specific resistance value is not stabilized and changes according to the repetition of the plasma processing. Specifically, in the focus ring, which was conductive because the number of holes was larger than the number of free electrons at the beginning, when plasma treatment was repeated, the ratio of free electrons due to the progress of electrical restraint by the holes increased. When the resistance value increases and eventually the number of free electrons exceeds the number of holes, the specific resistance value decreases again.

複数のロットの基板にプラズマ処理を施す間において、フォーカスリングの比抵抗値が変化すると、基板近傍の高周波電界の分布状況が変化して複数のロットの基板に安定したプラズマ処理を施すことができないという問題がある。特に、近年、基板から製造される半導体デバイスにおける配線や電極の要求加工寸法が小さくなっていることから、チャンバ内におけるプラズマ雰囲気の安定性、引いては高周波電界の安定性が今まで以上に求められているため、上述した問題が顕在化するおそれがある。   If the specific resistance value of the focus ring changes during the plasma treatment of a plurality of lots of substrates, the distribution state of the high-frequency electric field in the vicinity of the substrate changes, and the stable plasma treatment cannot be performed on the substrates of the plurality of lots. There is a problem. In particular, since the required processing dimensions of wiring and electrodes in semiconductor devices manufactured from substrates have become smaller in recent years, the stability of the plasma atmosphere in the chamber, and thus the stability of the high-frequency electric field, has been demanded more than ever. Therefore, there is a possibility that the above-described problem becomes obvious.

本発明の目的は、安定したプラズマ処理を複数の基板に施すことができる基板処理装置及び基板処理方法を提供することにある。   An object of the present invention is to provide a substrate processing apparatus and a substrate processing method capable of performing stable plasma processing on a plurality of substrates.

上記目的を達成するために、請求項１記載の基板処理装置は、基板を収容して該基板にプラズマ処理を施す処理室と、該処理室内に少なくとも１部が露出するＰ型シリコンを母材とする構成部品とを備える基板処理装置において、前記構成部品には少なくとも１回の加熱処理が施されていることを特徴とする。   In order to achieve the above object, a substrate processing apparatus according to claim 1, wherein a base material is formed of a processing chamber that accommodates a substrate and performs plasma processing on the substrate, and P-type silicon at least a portion of which is exposed in the processing chamber. In the substrate processing apparatus provided with the component, the component is subjected to at least one heat treatment.

請求項２記載の基板処理装置は、請求項１記載の基板処理装置において、前記構成部品は、シリコン結晶中において格子間酸素原子の密度が全酸素原子の密度よりも小さい部位を有することを特徴とする。   The substrate processing apparatus according to claim 2 is the substrate processing apparatus according to claim 1, wherein the component has a portion in the silicon crystal where the density of interstitial oxygen atoms is smaller than the density of all oxygen atoms. And

請求項３記載の基板処理装置は、請求項１記載の基板処理装置において、前記Ｐ型シリコンはシリコンに１３族原子が添加されることによって形成され、前記構成部品において、該構成部品のシリコン結晶中における格子間原子とシリコン原子とが結合して形成されたドナーの数密度が、前記シリコン結晶中における前記１３族原子に起因するアクセプタの数密度より高いことを特徴とする。   The substrate processing apparatus according to claim 3 is the substrate processing apparatus according to claim 1, wherein the P-type silicon is formed by adding a group 13 atom to silicon, and the component includes a silicon crystal of the component. The number density of donors formed by bonding interstitial atoms and silicon atoms therein is higher than the number density of acceptors attributed to the group 13 atoms in the silicon crystal.

請求項４記載の基板処理装置は、請求項３記載の基板処理装置において、前記格子間原子は酸素原子であり、前記シリコン原子と結合する前記酸素原子の数密度が前記１３族原子に起因するアクセプタの数密度の１／２以上であることを特徴とする。   The substrate processing apparatus according to claim 4 is the substrate processing apparatus according to claim 3, wherein the interstitial atoms are oxygen atoms, and the number density of the oxygen atoms bonded to the silicon atoms is caused by the group 13 atoms. The number density of the acceptor is ½ or more.

請求項５記載の基板処理装置は、請求項１乃至４のいずれか１項に記載の基板処理装置において、前記構成部品は前記処理室に収容された基板の周りに配設されるフォーカスリングであることを特徴とする。   The substrate processing apparatus according to claim 5 is the substrate processing apparatus according to any one of claims 1 to 4, wherein the component is a focus ring disposed around a substrate accommodated in the processing chamber. It is characterized by being.

請求項６記載の基板処理装置は、請求項１乃至４のいずれか１項に記載の基板処理装置において、前記構成部品は前記処理室の上方に配置された上部電極であることを特徴とする。   The substrate processing apparatus according to claim 6 is the substrate processing apparatus according to any one of claims 1 to 4, wherein the component is an upper electrode disposed above the processing chamber. .

上記目的を達成するために、請求項７記載の基板処理装置は、基板を収容して該基板にプラズマ処理を施す処理室と、該処理室内に少なくとも１部が露出するＰ型シリコンを母材とする構成部品とを備える基板処理装置において、前記Ｐ型シリコンには所定量の１３族原子が添加され、前記構成部品の比抵抗値が、前記所定量の１３族原子が添加されたＰ型シリコンの比抵抗値より低いことを特徴とする。   In order to achieve the above object, a substrate processing apparatus according to claim 7, wherein a base material is formed of a processing chamber that accommodates a substrate and performs plasma processing on the substrate, and P-type silicon that is exposed at least in part in the processing chamber. A predetermined amount of group 13 atoms are added to the P-type silicon, and the specific resistance value of the component is P-type with the predetermined amount of group 13 atoms added. It is characterized by being lower than the specific resistance value of silicon.

上記目的を達成するために、請求項８記載の基板処理方法は、基板にプラズマ処理を施す基板処理方法であって、前記基板を、Ｐ型シリコンを母材とし且つ少なくとも１回の加熱処理が施された構成部品が配置された処理室内に収容し、該処理室内において生成したプラズマによって前記基板にプラズマ処理を施すことを特徴とする。   In order to achieve the above object, the substrate processing method according to claim 8 is a substrate processing method for performing plasma processing on a substrate, wherein the substrate is made of P-type silicon as a base material and at least one heat treatment is performed. The substrate is accommodated in a processing chamber in which the applied components are arranged, and the substrate is subjected to plasma processing by plasma generated in the processing chamber.

請求項１記載の基板処理装置によれば、基板にプラズマ処理を施す処理室内に少なくとも１部が露出するＰ型シリコンを母材とする構成部品には、少なくとも１回の加熱処理が施されている。Ｐ型シリコンに加熱処理が施されると、シリコン原子及び不純物としての酸素原子から酸化珪素の形成が促進されてＰ型シリコンへ自由電子が供給され、構成部品において自由電子の数が正孔の数を上回り、Ｐ型シリコンが見かけ上Ｎ型シリコンに反転し、その後、酸化珪素の形成が飽和してＰ型シリコンへの自由電子の供給が停止する。したがって、以降のプラズマ処理の繰り返しにおいて、構成部品の比抵抗値が変化することがないため、安定したプラズマ処理を複数の基板に施すことができる。   According to the substrate processing apparatus of the first aspect, at least one heat treatment is performed on the component part made of P-type silicon whose at least one part is exposed in the processing chamber for performing the plasma processing on the substrate. Yes. When heat treatment is applied to P-type silicon, formation of silicon oxide is promoted from silicon atoms and oxygen atoms as impurities, and free electrons are supplied to P-type silicon. More than the number, P-type silicon is apparently inverted to N-type silicon, and thereafter, formation of silicon oxide is saturated and supply of free electrons to P-type silicon is stopped. Therefore, since the specific resistance value of the component does not change in the subsequent repetition of the plasma treatment, stable plasma treatment can be performed on a plurality of substrates.

請求項２記載の基板処理装置によれば、構成部品は、シリコン結晶中において格子間酸素原子の密度が全酸素原子の密度よりも小さい部位を有する。シリコン結晶中の所定の部位において格子間酸素原子の密度が全酸素原子の密度よりも小さい場合は、当該所定の部位において一部の格子間酸素原子がシリコン原子と結合している場合に該当する。酸素原子はシリコン原子と結合すると自由電子を供給するドナーとなるため、加熱処理後の構成部品において自由電子の数を正孔の数より確実に上回らせることができ、もって構成部品の比抵抗値を安定させることができ、より安定したプラズマ処理を複数の基板に施すことができる。   According to the substrate processing apparatus of the second aspect, the component has a portion in the silicon crystal where the density of interstitial oxygen atoms is smaller than the density of all oxygen atoms. The case where the density of interstitial oxygen atoms is smaller than the density of all oxygen atoms at a predetermined site in the silicon crystal corresponds to the case where some interstitial oxygen atoms are bonded to silicon atoms at the predetermined site. . Since oxygen atoms become donors that supply free electrons when bonded to silicon atoms, the number of free electrons in the component after heat treatment can be surely exceeded the number of holes, and the specific resistance of the component And more stable plasma treatment can be applied to a plurality of substrates.

請求項３記載の基板処理装置によれば、Ｐ型シリコンはシリコンに１３族原子が添加されることによって形成され、構成部品において、該構成部品のシリコン結晶中における格子間原子とシリコン原子とが結合して形成されたドナーの数密度が、シリコン結晶中における１３族原子に起因するアクセプタの数密度より高い。１３属原子に起因する１つのアクセプタは１つの正孔を生じさせるので、ドナーの数密度が１３族原子に起因するアクセプタの数密度より高ければ、加熱処理後の構成部品において自由電子の数を正孔の数より確実に上回らせることができ、もって構成部品の比抵抗値を安定させることができ、より安定したプラズマ処理を複数の基板に施すことができる。   According to the substrate processing apparatus of claim 3, the P-type silicon is formed by adding a group 13 atom to silicon, and in the component, the interstitial atom and the silicon atom in the silicon crystal of the component are The number density of the donor formed by bonding is higher than the number density of the acceptor due to the group 13 atom in the silicon crystal. Since one acceptor attributed to a group 13 atom generates one hole, if the number density of donors is higher than the number density of acceptors attributed to a group 13 atom, the number of free electrons in the heat-treated component is reduced. It is possible to reliably exceed the number of holes, so that the specific resistance value of the component can be stabilized, and more stable plasma treatment can be performed on a plurality of substrates.

請求項４記載の基板処理装置によれば、格子間原子は酸素原子であり、シリコン原子と結合する酸素原子の数密度が１３族原子に起因するアクセプタの数密度の１／２以上である。シリコン原子と結合する酸素原子は２価のドナーとして機能するので、該酸素原子の数密度が１３族原子に起因するアクセプタの数密度の１／２以上であれば、加熱処理後の構成部品において自由電子の数を正孔の数より確実に上回らせることができる。   According to the substrate processing apparatus of the fourth aspect, the interstitial atoms are oxygen atoms, and the number density of oxygen atoms bonded to silicon atoms is ½ or more of the number density of acceptors caused by group 13 atoms. Since the oxygen atom bonded to the silicon atom functions as a divalent donor, if the number density of the oxygen atom is ½ or more of the number density of the acceptor due to the group 13 atom, in the component after the heat treatment The number of free electrons can be surely exceeded the number of holes.

請求項５記載の基板処理装置によれば、少なくとも１回の加熱処理が施されている構成部品は、処理室に収容された基板の周りに配設されるフォーカスリングであるので、基板近傍の高周波電界を安定させることができ、もって複数の基板に確実に安定したプラズマ処理を施すことができる。   According to the substrate processing apparatus of the fifth aspect, the component that has been subjected to at least one heat treatment is a focus ring disposed around the substrate accommodated in the processing chamber. A high-frequency electric field can be stabilized, and thus a plurality of substrates can be reliably subjected to stable plasma treatment.

請求項６記載の基板処理装置によれば、少なくとも１回の加熱処理が施されている構成部品は、処理室の上方に配置された上部電極であるので、基板上方の高周波電界を安定させることができ、もって複数の基板に確実に安定したプラズマ処理を施すことができる。   According to the substrate processing apparatus of the sixth aspect, since the component subjected to at least one heat treatment is the upper electrode disposed above the processing chamber, the high-frequency electric field above the substrate is stabilized. Therefore, a stable plasma treatment can be reliably performed on a plurality of substrates.

請求項７記載の基板処理装置によれば、Ｐ型シリコンには所定量の１３族原子が添加され、処理室内に少なくとも１部が露出するＰ型シリコンを母材とする構成部品の比抵抗値が、所定量の１３族原子が添加されたＰ型シリコンの比抵抗値と異なる。構成部品の比抵抗値が、所定量の１３族原子が添加されたＰ型シリコンの比抵抗値より低いときは、構成部品において、シリコン原子及び不純物としての酸素原子から酸化珪素の形成が促進されて自由電子の数が正孔の数を上回り、Ｐ型シリコンが見かけ上Ｎ型シリコンに反転している。したがって、以降のプラズマ処理の繰り返しにおいて、構成部品の比抵抗値の変化を抑制することができ、もって安定したプラズマ処理を複数の基板に施すことができる。   The substrate processing apparatus according to claim 7, wherein a specific amount of group 13 atoms is added to P-type silicon, and a specific resistance value of a component having P-type silicon as a base material at least a part of which is exposed in the processing chamber. However, it is different from the specific resistance value of P-type silicon to which a predetermined amount of group 13 atoms are added. When the specific resistance value of the component is lower than the specific resistance value of P-type silicon to which a predetermined amount of group 13 atoms are added, formation of silicon oxide from the silicon atom and oxygen atoms as impurities is promoted in the component. Thus, the number of free electrons exceeds the number of holes, and P-type silicon is apparently inverted to N-type silicon. Therefore, in the subsequent repetition of the plasma treatment, the change in the specific resistance value of the component can be suppressed, and thus a stable plasma treatment can be applied to the plurality of substrates.

請求項８記載の基板処理方法によれば、基板を、Ｐ型シリコンを母材とし且つ少なくとも１回の加熱処理が施された構成部品が配置された処理室内に収容し、該処理室内において生成したプラズマによって基板にプラズマ処理を施す。Ｐ型シリコンに加熱処理が施されると、シリコン原子及び不純物としての酸素原子から酸化珪素の形成が促進されてＰ型シリコンへ自由電子が供給され、構成部品において自由電子の数が正孔の数を上回り、Ｐ型シリコンが見かけ上Ｎ型シリコンに反転し、その後、酸化珪素の形成が飽和してＰ型シリコンへの自由電子の供給が停止する。したがって、以降の処理室内におけるプラズマ処理の繰り返しにおいて、構成部品の比抵抗値が変化することがないため、安定したプラズマ処理を複数の基板に施すことができる。   According to the substrate processing method of claim 8, the substrate is housed in a processing chamber in which components having P-type silicon as a base material and subjected to at least one heat treatment are arranged, and generated in the processing chamber. The substrate is subjected to a plasma treatment with the plasma. When heat treatment is applied to P-type silicon, formation of silicon oxide is promoted from silicon atoms and oxygen atoms as impurities, and free electrons are supplied to P-type silicon. More than the number, P-type silicon is apparently inverted to N-type silicon, and thereafter, formation of silicon oxide is saturated and supply of free electrons to P-type silicon is stopped. Accordingly, since the specific resistance value of the component does not change in the subsequent repetition of the plasma processing in the processing chamber, stable plasma processing can be performed on a plurality of substrates.

以下、本発明の実施の形態について図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１は、本発明の実施の形態に係る基板処理装置の概略構成を示す断面図である。   FIG. 1 is a cross-sectional view showing a schematic configuration of a substrate processing apparatus according to an embodiment of the present invention.

図１において、所望のプラズマ処理としてのドライエッチング（Reactive Ion Etching）（以下、「ＲＩＥ」という。）処理を半導体デバイス用のウエハ（以下、単に「ウエハ」という。）Ｗに施す基板処理装置１０は、金属製、例えば、アルミニウム又はステンレス鋼製の円筒型チャンバ１１を有し、該チャンバ１１内には、例えば、直径が３００ｍｍのウエハＷを載置する載置台（ステージ）としての円柱状のサセプタ１２が配置されている。   In FIG. 1, a substrate processing apparatus 10 that performs dry etching (Reactive Ion Etching) (hereinafter referred to as “RIE”) processing as a desired plasma processing on a wafer (hereinafter simply referred to as “wafer”) W for semiconductor devices. Has a cylindrical chamber 11 made of metal, for example, aluminum or stainless steel. In the chamber 11, for example, a cylindrical shape as a mounting table (stage) on which a wafer W having a diameter of 300 mm is mounted. A susceptor 12 is arranged.

基板処理装置１０では、チャンバ１１の側壁とサセプタ１２との側面によって、サセプタ１２上方の気体分子をチャンバ１１の外へ排出する流路として機能する排気路１３が形成される。この排気路１３の途中には排出された気体分子のチャンバ１１内への逆流を防止する環状のバッフル板１４が配置される。また、排気路１３におけるバッフル板１４より下流の空間は、サセプタ１２の下方へ回り込み、可変式バタフライバルブである自動圧力制御弁（Automatic Pressure Control Valve）（以下、「ＡＰＣ」という。）１５に連通する。ＡＰＣ１５は、真空引き用の排気ポンプであるターボ分子ポンプ（Turbo Molecular Pump）（以下、「ＴＭＰ」という。）１６に接続され、さらに、ＴＭＰ１６を介して排気ポンプであるドライポンプ（以下、「ＤＰ」という。）１７に接続されている。ＡＰＣ１５、ＴＭＰ１６及びＤＰ１７によって構成される排気流路を以下、「本排気ライン」と称するが、この本排気ラインは、ＡＰＣ１５によってチャンバ１１内の圧力制御を行い、さらにＴＭＰ１６及びＤＰ１７によってチャンバ１１内をほぼ真空状態になるまで減圧する。   In the substrate processing apparatus 10, an exhaust path 13 that functions as a flow path for discharging gas molecules above the susceptor 12 out of the chamber 11 is formed by the side wall of the chamber 11 and the side surface of the susceptor 12. An annular baffle plate 14 for preventing the backflow of the exhausted gas molecules into the chamber 11 is disposed in the exhaust path 13. Further, the space downstream of the baffle plate 14 in the exhaust passage 13 goes around the susceptor 12 and communicates with an automatic pressure control valve (hereinafter referred to as “APC”) 15 that is a variable butterfly valve. To do. The APC 15 is connected to a turbo molecular pump (hereinafter referred to as “TMP”) 16 which is an exhaust pump for evacuation, and is further connected to a dry pump (hereinafter referred to as “DP”) via the TMP 16. ”)) 17. The exhaust flow path constituted by the APC 15, TMP 16 and DP 17 is hereinafter referred to as “main exhaust line”. This main exhaust line controls the pressure in the chamber 11 by the APC 15, and further the inside of the chamber 11 by the TMP 16 and DP 17. Depressurize until almost vacuum.

また、上述した排気路１３のバッフル板１４より下流の空間は、本排気ラインとは別の排気流路（以下、「粗引きライン」という。）にも接続されている。この粗引きラインは、上記空間とＤＰ１７とを連通する、直径が例えば、２５ｍｍである排気管１８と、排気管１８の途中に配置されたバルブ１９とを備える。このバルブ１９は、上記空間とＤＰ１７とを遮断することができる。粗引きラインはＤＰ１７によってチャンバ１１内の気体を排出する。   Further, the space downstream of the baffle plate 14 of the exhaust passage 13 described above is also connected to an exhaust passage (hereinafter referred to as “roughing line”) different from the main exhaust line. This roughing line includes an exhaust pipe 18 having a diameter of, for example, 25 mm, and a valve 19 disposed in the middle of the exhaust pipe 18 to communicate the space with the DP 17. The valve 19 can block the space from the DP 17. The roughing line discharges the gas in the chamber 11 by the DP 17.

サセプタ１２には下部電極用の高周波電源２０が給電棒２１及び整合器（Matcher）２２を介して接続されており、該下部電極用の高周波電源２０は、所定の高周波電力をサセプタ１２に供給する。これにより、サセプタ１２は下部電極として機能する。また、整合器２２は、サセプタ１２からの高周波電力の反射を低減して高周波電力のサセプタ１２への供給効率を最大にする。   A high frequency power source 20 for the lower electrode is connected to the susceptor 12 via a feeding rod 21 and a matcher 22, and the high frequency power source 20 for the lower electrode supplies predetermined high frequency power to the susceptor 12. . Thereby, the susceptor 12 functions as a lower electrode. The matching unit 22 reduces the reflection of the high frequency power from the susceptor 12 to maximize the supply efficiency of the high frequency power to the susceptor 12.

サセプタ１２の内部上方には、導電膜からなる円板状の電極板２３が配置されている。電極板２３には直流電源２４が電気的に接続されている。ウエハＷは、直流電源２４から電極板２３に印加された直流電圧により発生するクーロン力又はジョンソン・ラーベック(Johnsen-Rahbek)力によってサセプタ１２の上面に吸着保持される。また、サセプタ１２の上方には、サセプタ１２の上面に吸着保持されたウエハＷの周りを囲うように後述するフォーカスリングの製造方法によって製造された円環状のフォーカスリング２５（構成部品）が配設される。このフォーカスリング２５は、後述する空間Ｓに露出し、該空間Ｓにおいて生成されたイオンやラジカルをウエハＷの表面に向けて収束し、ＲＩＥ処理の効率を向上させる。   A disk-shaped electrode plate 23 made of a conductive film is disposed above the susceptor 12. A DC power source 24 is electrically connected to the electrode plate 23. The wafer W is attracted and held on the upper surface of the susceptor 12 by a Coulomb force or a Johnson-Rahbek force generated by a DC voltage applied to the electrode plate 23 from the DC power source 24. Above the susceptor 12, an annular focus ring 25 (component) manufactured by a focus ring manufacturing method, which will be described later, is disposed so as to surround the wafer W sucked and held on the upper surface of the susceptor 12. Is done. The focus ring 25 is exposed to a space S to be described later, ions and radicals generated in the space S are converged toward the surface of the wafer W, and the efficiency of the RIE process is improved.

また、サセプタ１２の内部には、例えば、円周方向に延在する環状の冷媒室２６が設けられる。この冷媒室２６には、チラーユニット（図示せず）から冷媒用配管２７を介して所定温度の冷媒、例えば、冷却水が循環供給され、当該冷媒の温度によってサセプタ１２上面に吸着保持されたウエハＷの処理温度が制御される。   Further, for example, an annular refrigerant chamber 26 extending in the circumferential direction is provided inside the susceptor 12. A coolant having a predetermined temperature, for example, cooling water, is circulated and supplied from a chiller unit (not shown) to the coolant chamber 26 via a coolant pipe 27, and the wafer is adsorbed and held on the upper surface of the susceptor 12 by the coolant temperature. The processing temperature of W is controlled.

サセプタ１２の上面においてウエハＷが吸着保持される部分（以下、「吸着面」という。）には、複数の伝熱ガス供給孔２８及び伝熱ガス供給溝（図示せず）が配されている。これらの伝熱ガス供給孔２８等は、サセプタ１２内部に配置された伝熱ガス供給ライン２９を介して伝熱ガス供給部３０に接続され、該伝熱ガス供給部３０は伝熱ガス、例えば、Ｈｅガスを、吸着面とウエハＷの裏面との間隙に供給する。また、伝熱ガス供給部３０は、排気管１８に接続されてＤＰ１７により吸着面とウエハＷの裏面との間隙を真空引き可能に構成されている。   A plurality of heat transfer gas supply holes 28 and heat transfer gas supply grooves (not shown) are arranged on a portion of the upper surface of the susceptor 12 where the wafer W is adsorbed and held (hereinafter referred to as “adsorption surface”). . These heat transfer gas supply holes 28 and the like are connected to a heat transfer gas supply unit 30 via a heat transfer gas supply line 29 disposed inside the susceptor 12, and the heat transfer gas supply unit 30 is connected to a heat transfer gas, for example, , He gas is supplied to the gap between the suction surface and the back surface of the wafer W. The heat transfer gas supply unit 30 is connected to the exhaust pipe 18 and configured to be able to evacuate the gap between the adsorption surface and the back surface of the wafer W by the DP 17.

サセプタ１２の吸着面には、サセプタ１２の上面から突出自在なリフトピンとしての複数のプッシャーピン３１が配置されている。これらのプッシャーピン３１は、モータ（図示せず）とボールねじ（図示せず）を介して接続され、ボールねじによって直線運動に変換されたモータの回転運動に起因して図中上下方向に移動する。ウエハＷにＲＩＥ処理を施すためにウエハＷを吸着面に吸着保持するときには、プッシャーピン３１はサセプタ１２に収容され、ＲＩＥ処理が施されたウエハＷをチャンバ１１から搬出するときには、プッシャーピン３１はサセプタ１２の上面から突出してウエハＷをサセプタ１２から離間させて上方へ持ち上げる。   A plurality of pusher pins 31 serving as lift pins that can protrude from the upper surface of the susceptor 12 are arranged on the suction surface of the susceptor 12. These pusher pins 31 are connected to each other via a motor (not shown) and a ball screw (not shown), and move in the vertical direction in the figure due to the rotational motion of the motor converted into a linear motion by the ball screw. To do. The pusher pins 31 are accommodated in the susceptor 12 when the wafer W is sucked and held on the suction surface in order to perform the RIE process on the wafer W. When the wafer W subjected to the RIE process is unloaded from the chamber 11, the pusher pin 31 is The wafer W protrudes from the upper surface of the susceptor 12 and is lifted upward while being separated from the susceptor 12.

チャンバ１１の天井部には、サセプタ１２と対向するようにシャワーヘッド３２が配置されている。シャワーヘッド３２には整合器３３を介して上部電極用の高周波電源３４が接続されており、上部電極用の高周波電源３４は所定の高周波電力をシャワーヘッド３２に供給するので、シャワーヘッド３２は上部電極として機能する。なお、整合器３３の機能は上述した整合器２２の機能と同じである。   A shower head 32 is disposed on the ceiling of the chamber 11 so as to face the susceptor 12. A high frequency power supply 34 for the upper electrode is connected to the shower head 32 via a matching unit 33, and the high frequency power supply 34 for the upper electrode supplies a predetermined high frequency power to the shower head 32. Functions as an electrode. The function of the matching unit 33 is the same as the function of the matching unit 22 described above.

シャワーヘッド３２は、多数のガス通気孔３５を有する下面の電極板３６と、該電極板３６を着脱可能に支持する電極支持体３７とを有する。ここで、基板処理装置１０では、Ｐ型シリコンからなるウエハＷにＲＩＥ処理が施されることから、電極板３６の材料としては、通常、Ｐ型シリコンが用いられる。また、該電極支持体３７の内部にはバッファ室３８が設けられ、このバッファ室３８には処理ガス供給部（図示せず）からの処理ガス導入管３９が接続されている。この処理ガス導入管３９の途中には配管インシュレータ４０が配置されている。この配管インシュレータ４０は絶縁体からなり、シャワーヘッド３２へ供給された高周波電力が処理ガス導入管３９によって処理ガス供給部へリークするのを防止する。シャワーヘッド３２は、処理ガス導入管３９からバッファ室３８へ供給された処理ガスをガス通気孔３５を経由してチャンバ１１内へ供給する。   The shower head 32 includes a lower electrode plate 36 having a large number of gas vent holes 35 and an electrode support 37 that detachably supports the electrode plate 36. Here, in the substrate processing apparatus 10, since the RIE process is performed on the wafer W made of P-type silicon, P-type silicon is usually used as the material of the electrode plate 36. A buffer chamber 38 is provided inside the electrode support 37, and a processing gas introduction pipe 39 from a processing gas supply unit (not shown) is connected to the buffer chamber 38. A pipe insulator 40 is disposed in the middle of the processing gas introduction pipe 39. The pipe insulator 40 is made of an insulator and prevents the high-frequency power supplied to the shower head 32 from leaking to the processing gas supply section through the processing gas introduction pipe 39. The shower head 32 supplies the processing gas supplied from the processing gas introduction pipe 39 to the buffer chamber 38 into the chamber 11 through the gas vent hole 35.

また、チャンバ１１の側壁には、プッシャーピン３１によってサセプタ１２から上方へ持ち上げられたウエハＷの高さに対応する位置にウエハＷの搬入出口４１が設けられ、搬入出口４１には、該搬入出口４１を開閉するゲートバルブ４２が取り付けられている。   Further, a loading / unloading port 41 for the wafer W is provided on the side wall of the chamber 11 at a position corresponding to the height of the wafer W lifted upward from the susceptor 12 by the pusher pin 31. A gate valve 42 for opening and closing 41 is attached.

この基板処理装置１０のチャンバ１１内では、上述したように、サセプタ１２及びシャワーヘッド３２に高周波電力を供給して、サセプタ１２及びシャワーヘッド３２の間の空間Ｓに高周波電力を印加することにより、該空間Ｓにおいてシャワーヘッド３２から供給された処理ガスから高密度のプラズマを発生させ、該プラズマによってウエハＷにＲＩＥ処理を施す。   In the chamber 11 of the substrate processing apparatus 10, as described above, by supplying high frequency power to the susceptor 12 and the shower head 32, and applying high frequency power to the space S between the susceptor 12 and the shower head 32, In the space S, high-density plasma is generated from the processing gas supplied from the shower head 32, and the wafer W is subjected to RIE processing by the plasma.

具体的には、この基板処理装置１０では、ウエハＷにＲＩＥ処理を施す際、先ずゲートバルブ４２を開弁し、加工対象のウエハＷをチャンバ１１内に搬入し、さらに、直流電圧を電極板２３に印加することにより、搬入されたウエハＷをサセプタ１２の吸着面に吸着保持する。また、シャワーヘッド３２より処理ガス（例えば、所定の流量比率のＣ₄Ｆ₈ガス、Ｏ₂ガス及びＡｒガスから成る混合ガス）を所定の流量および流量比でチャンバ１１内に供給すると共に、ＡＰＣ１５等によりチャンバ１１内の圧力を所定値にする。さらに、サセプタ１２及びシャワーヘッド３２によりチャンバ１１内の空間Ｓに高周波電力を印加する。これにより、シャワーヘッド３２より導入された処理ガスをプラズマ化して、空間Ｓにおいてイオンやラジカルを生成し、該生成されるラジカルやイオンをフォーカスリング２５によってウエハＷの表面に収束し、ウエハＷの表面を物理的又は化学的にエッチングする。 Specifically, in the substrate processing apparatus 10, when performing the RIE process on the wafer W, the gate valve 42 is first opened, the wafer W to be processed is loaded into the chamber 11, and a DC voltage is applied to the electrode plate. By applying the voltage to 23, the loaded wafer W is sucked and held on the sucking surface of the susceptor 12. Further, a processing gas (for example, a mixed gas composed of C ₄ F ₈ gas, O ₂ gas and Ar gas at a predetermined flow rate ratio) is supplied from the shower head 32 into the chamber 11 at a predetermined flow rate and flow rate ratio, and the APC 15 For example, the pressure in the chamber 11 is set to a predetermined value. Further, high frequency power is applied to the space S in the chamber 11 by the susceptor 12 and the shower head 32. Thereby, the processing gas introduced from the shower head 32 is turned into plasma, ions and radicals are generated in the space S, and the generated radicals and ions are converged on the surface of the wafer W by the focus ring 25, Etch the surface physically or chemically.

図２は、図１におけるフォーカスリングの製造方法を示すフローチャートである。   FIG. 2 is a flowchart showing a method of manufacturing the focus ring in FIG.

図２において、まず、微量の酸素原子が不純物として混入しているシリコンからなる所定の大きさのシリコンブロックを準備する（ステップＳ２１）。このシリコンブロックでは、混入している酸素原子がシリコン結晶中の格子間に存在する格子間酸素原子となる。次いで、シリコンブロックに所定量の１３族原子、例えば、硼素を添加する（ステップＳ２２）。硼素が添加されたシリコンブロックでは、シリコン結晶中において、一部のシリコン原子が硼素原子と入れ替わり、シリコン原子と硼素原子が電子を介して電気的に結合するが、硼素の価電子数がシリコンの価電子数より１つ少ないため、硼素原子は正孔を生じさせるアクセプタとして機能し、１つの硼素原子はシリコン原子と硼素原子との間に１つの正孔を生じさせる。これにより、図３の（Ａ）に示すように、シリコンブロックにおいて正孔の数が自由電子の数を上回る。その結果、自由電子を電気的に拘束しない正孔が正のキャリアとして機能し、シリコンブロックの構成材料がＰ型シリコンに変質して導電性を呈する。   In FIG. 2, first, a silicon block of a predetermined size made of silicon mixed with a small amount of oxygen atoms as an impurity is prepared (step S21). In this silicon block, the mixed oxygen atoms become interstitial oxygen atoms existing between the lattices in the silicon crystal. Next, a predetermined amount of group 13 atom, for example, boron is added to the silicon block (step S22). In the silicon block to which boron is added, some silicon atoms are replaced with boron atoms in the silicon crystal, and the silicon atoms and the boron atoms are electrically coupled via electrons, but the valence number of boron is silicon. Since it is one less than the number of valence electrons, the boron atom functions as an acceptor for generating holes, and one boron atom generates one hole between the silicon atom and the boron atom. Thereby, as shown to (A) of FIG. 3, the number of holes exceeds the number of free electrons in a silicon block. As a result, holes that do not electrically constrain free electrons function as positive carriers, and the constituent material of the silicon block is transformed into P-type silicon and exhibits conductivity.

次いで、Ｐ型シリコンからなるシリコンブロックを切削加工して円環状のフォーカスリング２５を成形し（ステップＳ２３）、該成形されたフォーカスリング２５を加熱して所定の時間に亘り、所定の温度で少なくとも１回の加熱処理（アニール）を施す（ステップＳ２４）。   Next, a silicon block made of P-type silicon is cut to form an annular focus ring 25 (step S23), and the formed focus ring 25 is heated to at least at a predetermined temperature for a predetermined time. One heat treatment (annealing) is performed (step S24).

図４は、加熱処理時間とフォーカスリングの比抵抗値との関係を示すグラフである。図４のグラフでは、横軸が加熱処理時間を表し、縦軸が比抵抗値を表す。   FIG. 4 is a graph showing the relationship between the heat treatment time and the specific resistance value of the focus ring. In the graph of FIG. 4, the horizontal axis represents the heat treatment time, and the vertical axis represents the specific resistance value.

図４において、加熱処理開始時Ｔ_０では、上述したように、フォーカスリング２５において正孔の数が自由電子の数を上回るため、フォーカスリング２５は導電性を呈し、その比抵抗値は比較的小さな抵抗値であるＲ_ＩΩ・ｃｍとなる。 In FIG. 4, at the start of heat treatment T ₀ , as described above, since the number of holes in the focus ring 25 exceeds the number of free electrons, the focus ring 25 exhibits conductivity, and its specific resistance value is relatively low. R _I Ω · cm, which is a small resistance value.

その後、加熱処理時間が経過すると、フォーカスリング２５中に不純物として混入している酸素原子とフォーカスリング２５中のシリコン原子とが結合して酸化珪素（ＳｉＯ_４）がＰ型シリコン結晶中に形成される。このとき、シリコン結晶中において、一部のシリコン原子がＳｉＯ_４に変わり、シリコン原子とＳｉＯ_４が電子を介して電気的に結合するが、ＳｉＯ_４の形成においてシリコン原子と結合する酸素原子は２価であることから、該酸素原子は２価のドナーとして機能し、これにより、ＳｉＯ_４もドナーとして機能し、自由電子をシリコン結晶中、すなわち、フォーカスリング２５中に供給する。そして、正孔が該供給された自由電子を電気的に拘束するため、フォーカスリング２５の比抵抗値は増大する。 Thereafter, when the heat treatment time elapses, oxygen atoms mixed as impurities in the focus ring 25 and silicon atoms in the focus ring 25 are combined to form silicon oxide (SiO ₄ ) in the P-type silicon crystal. The At this time, in the silicon crystal, some silicon atoms are changed to SiO ₄ , and the silicon atoms and SiO ₄ are electrically coupled via electrons, but in the formation of SiO ₄ , 2 oxygen atoms are bonded to the silicon atoms. Because of its valence, the oxygen atom functions as a divalent donor, and thus SiO ₄ also functions as a donor, supplying free electrons into the silicon crystal, that is, into the focus ring 25. Then, since the positive holes electrically restrain the supplied free electrons, the specific resistance value of the focus ring 25 increases.

加熱処理が継続する間、ＳｉＯ_４の形成が促進され続けるため、自由電子が供給され続け、やがて加熱処理時間Ｔ_１においてフォーカスリング２５中の正孔の数と自由電子の数とが同数になる（図３（Ｂ））。このとき、正孔と自由電子が互いに拘束し合い、その結果、フォーカスリング２５は非導電性を呈し、その比抵抗値は理論上無限大（∞）となる。 Since the formation of SiO ₄ continues to be promoted while the heat treatment continues, the free electrons continue to be supplied, and eventually the number of holes in the focus ring 25 and the number of free electrons become equal at the heat treatment time T ₁ . (FIG. 3B). At this time, holes and free electrons are bound to each other. As a result, the focus ring 25 exhibits non-conductivity, and its specific resistance value is theoretically infinite (∞).

そして、さらに加熱処理が継続されると、ＳｉＯ_４の形成が継続されてフォーカスリング２５中への自由電子の供給も継続される。その後、所定の加熱処理時間Ｔ_２が経過すると、ＳｉＯ_４の形成が飽和し、これにより、フォーカスリング２５中への自由電子の供給が停止するが、このときには、フォーカスリング２５中の自由電子の数が正孔の数を上回り（図３（Ｃ））、正孔に電気的に拘束されない自由電子が負のキャリアとして機能し、シリコンブロックの構成材料が見かけ上のＮ型シリコンに変質する。その結果、フォーカスリング２５の比抵抗値が減少し、例えば、最終的には加熱処理開始時Ｔ_０の比抵抗値であるＲ_ＩΩ・ｃｍを下回るＲ_ＦΩ・ｃｍとなる。すなわち、所定量の硼素が添加されたＰ型シリコンを母材とするフォーカスリング２５に熱処理が施されてＳｉＯ_４の形成が飽和すると、フォーカスリング２５の比抵抗値（所定の加熱処理時間Ｔ_２経過後の比抵抗値）は、所定量の珪素が添加された加熱処理が施されていないＰ型シリコンの比抵抗値（加熱処理開始時Ｔ_０の比抵抗値）より小さくなる。 When the heat treatment is further continued, the formation of SiO ₄ is continued and the supply of free electrons into the focus ring 25 is also continued. Thereafter, when a predetermined heat treatment time T ₂ elapses, the formation of SiO ₄ is saturated, thereby stopping the supply of free electrons into the focus ring 25. At this time, free electrons in the focus ring 25 are stopped. The number exceeds the number of holes (FIG. 3C), free electrons that are not electrically constrained by the holes function as negative carriers, and the constituent material of the silicon block is transformed into apparent N-type silicon. As a result, the specific resistance value of the focus ring 25 decreases, and finally becomes, for example, R _F Ω · cm lower than R _I Ω · cm, which is the specific resistance value at the start of heat treatment T ₀ . That is, when heat treatment is performed on the focus ring 25 made of P-type silicon to which a predetermined amount of boron is added and the formation of SiO ₄ is saturated, the specific resistance value of the focus ring 25 (the predetermined heat treatment time T _2). specific resistance value after lapse) is smaller than the specific resistance value of the P-type silicon heating a predetermined amount of silicon is added is not subjected (specific resistance value of the heat treatment at the start T _0).

上述した加熱処理では、格子間酸素原子がシリコン原子とＳｉＯ_４の形成に用いられるので、所定の加熱処理時間Ｔ_２経過後のフォーカスリング２５では、格子間酸素原子の数が減少する。したがって、シリコン結晶中には、格子間酸素原子の密度が、シリコン原子と結合した酸素原子、及びシリコン原子と結合していない格子間酸素原子を合わせた全酸素原子の密度よりも小さくなる特定部位が生じる。ここで、格子間酸素原子の密度、すなわち、格子間酸素原子濃度は、公知の測定方法、例えば、赤外吸収による測定方法（
http://it.jeita.or.jp/eltech/report/2000/00-ki-15.html等参照。）によって測定することができる。また、加熱処理によってＳｉＯ_４の形成が促進されるので、シリコン結晶中における上記格子間酸素原子とシリコン原子とが結合して形成されたドナーとしてのＳｉＯ_４の数密度が、シリコン結晶中におけるアクセプタとしての硼素原子の数密度より高くなる。 In the heat treatment described above, interstitial oxygen atoms are used to form silicon atoms and SiO ₄ , so that the number of interstitial oxygen atoms decreases in the focus ring 25 after a predetermined heat treatment time T _{2 has} elapsed. Therefore, in the silicon crystal, a specific site where the density of interstitial oxygen atoms is smaller than the density of all oxygen atoms including oxygen atoms bonded to silicon atoms and interstitial oxygen atoms not bonded to silicon atoms. Occurs. Here, the density of interstitial oxygen atoms, that is, the interstitial oxygen atom concentration, is measured by a known measurement method, for example, a measurement method by infrared absorption (
See http://it.jeita.or.jp/eltech/report/2000/00-ki-15.html. ) Can be measured. In addition, since the formation of SiO ₄ is promoted by the heat treatment, the number density of SiO ₄ as a donor formed by combining the interstitial oxygen atom and the silicon atom in the silicon crystal is an acceptor in the silicon crystal. Higher than the number density of boron atoms.

図２に戻り、上述した加熱処理が施されたフォーカスリング２５の比抵抗値を測定し（ステップＳ２５）、測定された比抵抗値が比抵抗値の目標値以下であるか否かを判定する（ステップＳ２６）。   Returning to FIG. 2, the specific resistance value of the focus ring 25 subjected to the above-described heat treatment is measured (step S <b> 25), and it is determined whether or not the measured specific resistance value is equal to or less than a target value of the specific resistance value. (Step S26).

測定された比抵抗値が比抵抗値の目標値を下回らないときは、ＳｉＯ_４の形成が飽和しておらず、フォーカスリング２５中における自由電子の供給数が少ないと判断して、再度フォーカスリング２５に加熱処理を施すべく、ステップＳ２４に戻る。測定された比抵抗値が比抵抗値の目標値以下であるときは（ステップＳ２６でＹＥＳ）、本処理を終了する。なお、本処理によって製造されたフォーカスリング２５は、その後、基板処理装置１０におけるチャンバ１１内へ配置される。 When the measured specific resistance value does not fall below the target value of the specific resistance value, it is determined that the formation of SiO ₄ is not saturated and the number of supplied free electrons in the focus ring 25 is small, and the focus ring again In order to heat-treat 25, the process returns to step S24. When the measured specific resistance value is less than or equal to the specific value of the specific resistance value (YES in step S26), this process ends. Note that the focus ring 25 manufactured by this processing is then placed in the chamber 11 of the substrate processing apparatus 10.

上述した本実施の形態に係る基板処理装置によれば、Ｐ型シリコンを母材とするフォーカスリング２５には、少なくとも１回の熱処理が施されている。Ｐ型シリコンを母材とするフォーカスリング２５に加熱処理が施されると、シリコン原子及び不純物としての酸素原子からＳｉＯ_４の形成が促進されてフォーカスリング２５へ自由電子が供給され、フォーカスリング２５において自由電子の数が正孔の数を上回り、Ｐ型シリコンが見かけ上Ｎ型シリコンに反転し、その後、ＳｉＯ_４の形成が飽和してフォーカスリング２５への自由電子の供給が停止する。したがって、以降のＲＩＥ処理の繰り返しにおいて、Ｐ型シリコンが見かけ上Ｎ型シリコンに反転することがなく、フォーカスリング２５の比抵抗値が変化することがないため、複数のウエハＷに確実に安定したＲＩＥ処理を施すことができる。また、ウエハＷ近傍の高周波電界が安定するので、ウエハＷとフォーカスリング２５との間で発生する放電によりウエハＷ上の保護膜が焼ける（PR-Burn）のを防止することができる。 According to the above-described substrate processing apparatus according to the present embodiment, the focus ring 25 using P-type silicon as a base material is subjected to at least one heat treatment. When the heat treatment is performed on the focus ring 25 using P-type silicon as a base material, the formation of SiO ₄ is promoted from silicon atoms and oxygen atoms as impurities, and free electrons are supplied to the focus ring 25, and the focus ring 25. , The number of free electrons exceeds the number of holes, P-type silicon apparently inverts to N-type silicon, and then the formation of SiO ₄ is saturated and supply of free electrons to the focus ring 25 is stopped. Therefore, in the subsequent repetition of the RIE process, the P-type silicon does not appear to be inverted to the N-type silicon, and the specific resistance value of the focus ring 25 does not change. RIE processing can be performed. Further, since the high-frequency electric field in the vicinity of the wafer W is stabilized, it is possible to prevent the protective film on the wafer W from being burned (PR-Burn) due to the discharge generated between the wafer W and the focus ring 25.

また、上述した本実施の形態に係る基板処理装置によれば、所定の加熱処理時間Ｔ_２経過後のフォーカスリング２５では、シリコン結晶中において格子間酸素原子の密度がシリコン原子と結合した酸素原子及びシリコン原子と結合していない格子間酸素原子を合わせた全酸素原子の密度よりも小さくなる特定部位が生じる。シリコン結晶中の特定部位において格子間酸素原子の密度が全酸素原子の密度よりも小さい場合は、当該特定部位において一部の格子間酸素原子がシリコン原子と結合している場合に該当する。酸素原子はシリコン原子と結合すると自由電子を供給するドナーとなるため、加熱処理後のフォーカスリング２５において自由電子の数を正孔の数より確実に上回らせることができ、もってフォーカスリング２５の比抵抗値を安定させることができ、より安定したＲＩＥ処理を複数の基板に施すことができる。 The oxygen atoms according to the substrate processing apparatus according to the present embodiment described above, the focus ring 25 after the predetermined heat treatment time T ₂ has elapsed, the density of interstitial oxygen atoms in the silicon crystal is bonded to the silicon atom And the specific site | part which becomes smaller than the density of the total oxygen atom combining the interstitial oxygen atom which is not couple | bonded with the silicon atom arises. The case where the density of interstitial oxygen atoms is smaller than the density of all oxygen atoms at a specific site in the silicon crystal corresponds to the case where some interstitial oxygen atoms are bonded to silicon atoms at the specific site. Since oxygen atoms become donors that supply free electrons when bonded to silicon atoms, the number of free electrons in the focus ring 25 after the heat treatment can be surely exceeded the number of holes. The resistance value can be stabilized, and more stable RIE processing can be performed on a plurality of substrates.

また、所定の加熱処理時間Ｔ_２経過後のフォーカスリング２５では、シリコン結晶中の少なくとも一部の格子間における酸素原子とシリコン原子とが結合して形成されたドナーとしてのＳｉＯ_４の数密度が、シリコン結晶中におけるアクセプタとしての硼素原子の数密度より多くなる。アクセプタとしての１つの硼素原子は１つの正孔を生じさせるので、シリコン結晶中において、ドナーとしてのＳｉＯ_４の数密度が硼素原子の数密度より高ければ、加熱処理後のフォーカスリング２５において自由電子の数を正孔の数より確実に上回らせることができる。特に、ＳｉＯ_４の形成においてシリコン原子と結合する酸素原子は２価のドナーとして機能するので、該酸素原子の数密度が硼素原子の数密度の１／２以上であれば、加熱処理後のフォーカスリング２５において自由電子の数を正孔の数より確実に上回らせることができる。これにより、フォーカスリング２５の比抵抗値を安定させることができ、より安定したＲＩＥ処理を複数の基板に施すことができる。 Further, in the focus ring 25 after a predetermined heat treatment time T _{2 has} elapsed, the number density of SiO ₄ as a donor formed by combining oxygen atoms and silicon atoms between at least some of the lattices in the silicon crystal is low. More than the number density of boron atoms as acceptors in the silicon crystal. Since one boron atom as an acceptor generates one hole, if the number density of SiO ₄ as a donor is higher than the number density of boron atoms in the silicon crystal, free electrons in the focus ring 25 after the heat treatment. Can be surely exceeded the number of holes. In particular, oxygen atoms bonded to silicon atoms in the formation of SiO ₄ function as divalent donors. Therefore, if the number density of oxygen atoms is ½ or more of the number density of boron atoms, the focus after heat treatment In the ring 25, the number of free electrons can be surely exceeded the number of holes. Thereby, the specific resistance value of the focus ring 25 can be stabilized, and more stable RIE processing can be performed on a plurality of substrates.

上述した本実施の形態に係る基板処理装置では、フォーカスリング２５に加熱処理が施されたが、フォーカスリング２５と同様に、チャンバ１１内において電気的な回路を構成し、且つＰ型シリコンを母材とする他の構成部品、例えば、シャワーヘッド３２における電極板３６に加熱処理が施されていてもよい。Ｐ型シリコンを母材とする電極板３６に加熱処理が施されると、上述したフォーカスリング２５と同様に、Ｐ型シリコンが見かけ上Ｎ型シリコンに反転し、その後、ＳｉＯ_４の形成が飽和して電極板３６への自由電子の供給が停止するため、以降のＲＩＥ処理の繰り返しにおいて、電極板３６の比抵抗値が変化することがないため、ウエハＷの上方の高周波電界を安定させることができ、もって複数の基板に確実に安定したＲＩＥ処理を施すことができる。 In the substrate processing apparatus according to the present embodiment described above, the heat treatment is performed on the focus ring 25. Like the focus ring 25, an electric circuit is formed in the chamber 11, and P-type silicon is used as a base. Heat treatment may be performed on other component parts made of the material, for example, the electrode plate 36 in the shower head 32. When the electrode plate 36 having P-type silicon as a base material is subjected to heat treatment, like the focus ring 25 described above, the P-type silicon is apparently inverted to N-type silicon, and then the formation of SiO ₄ is saturated. Since the supply of free electrons to the electrode plate 36 is stopped, the specific resistance value of the electrode plate 36 does not change in the subsequent repetition of the RIE process, so that the high-frequency electric field above the wafer W is stabilized. Therefore, it is possible to reliably perform a stable RIE process on a plurality of substrates.

また、上述した本実施の形態に係る基板処理装置では、所定量の硼素が添加されたＰ型シリコンからなり且つ加熱処理が施されたフォーカスリング２５の比抵抗値（所定の加熱処理時間Ｔ_２経過後の比抵抗値）は、所定量の珪素が添加された加熱処理が施されていないＰ型シリコンの比抵抗値（加熱処理開始時Ｔ_０の比抵抗値）より低くなる。フォーカスリング２５では、熱処理によってＳｉＯ_４の形成が促進されて形成が飽和し、フォーカスリング２５において自由電子の数が正孔の数を上回り、Ｐ型シリコンが見かけ上Ｎ型シリコンに反転している。これにより、以降のＲＩＥ処理の繰り返しにおいて、フォーカスリング２５の比抵抗値の変化を抑制することができ、もって安定したＲＩＥ処理を複数の基板に施すことができる。 In the substrate processing apparatus according to the present embodiment described above, the specific resistance value (predetermined heat treatment time T ₂ ) of the focus ring 25 made of P-type silicon to which a predetermined amount of boron is added and subjected to the heat treatment. specific resistance value after lapse) is lower than the specific resistance value of the P-type silicon heating a predetermined amount of silicon is added is not subjected (specific resistance value of the heat treatment at the start T _0). In the focus ring 25, the formation of SiO ₄ is promoted by heat treatment and the formation is saturated. In the focus ring 25, the number of free electrons exceeds the number of holes, and P-type silicon is apparently inverted to N-type silicon. . Thereby, in the subsequent repetition of the RIE process, a change in the specific resistance value of the focus ring 25 can be suppressed, and a stable RIE process can be applied to a plurality of substrates.

上述した実施の形態では、基板処理装置がエッチング処理装置である場合について説明したが、本発明が適用可能な基板処理装置はこれに限られず、他のプラズマを用いる処理装置、例えば、ＣＶＤ（Chemical Vapor Deposition）やＰＶＤ（Physical Vapor Deposition）装置であってもよい。   In the above-described embodiments, the case where the substrate processing apparatus is an etching processing apparatus has been described. However, the substrate processing apparatus to which the present invention is applicable is not limited to this, and other processing apparatuses using plasma, for example, CVD (Chemical Vapor Deposition) or PVD (Physical Vapor Deposition) apparatus may be used.

さらに、上述した実施の形態では、処理される基板が半導体ウエハであったが、処理される基板はこれに限られず、例えば、ＬＣＤ（Liquid Crystal Display）やＦＰＤ（Flat Panel Display）等のガラス基板であってもよい。   Further, in the embodiment described above, the substrate to be processed is a semiconductor wafer, but the substrate to be processed is not limited to this, and for example, a glass substrate such as an LCD (Liquid Crystal Display) or an FPD (Flat Panel Display). It may be.

本発明の実施の形態に係る基板処理装置の概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the substrate processing apparatus which concerns on embodiment of this invention. 図１におけるフォーカスリングの製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of the focus ring in FIG. 図１におけるフォーカスリング中の正孔及び自由電子の分布状況を示す図であり、図３（Ａ）は加熱処理開始時の分布状況を示す図であり、図３（Ｂ）は加熱処理継続中の分布状況を示す図であり、図３（Ｃ）は加熱処理後の分布状況を示す図である。It is a figure which shows the distribution condition of the hole and free electron in the focus ring in FIG. 1, FIG. 3 (A) is a figure which shows the distribution condition at the time of heat processing start, FIG. 3 (B) is continuing heat processing. FIG. 3C is a diagram showing the distribution status after the heat treatment. 加熱処理時間とフォーカスリングの比抵抗値との関係を示すグラフである。It is a graph which shows the relationship between heat processing time and the specific resistance value of a focus ring.

符号の説明Explanation of symbols

Ｗ ウエハ
１０ 基板処理装置
１１ チャンバ
１２ サセプタ
２０ 下部電極用の高周波電源
２５ フォーカスリング
３２ シャワーヘッド
３４ 上部電極用の高周波電源
３６ 電極板 W Wafer 10 Substrate Processing Apparatus 11 Chamber 12 Susceptor 20 High Frequency Power Supply 25 for Lower Electrode 25 Focus Ring 32 Shower Head 34 High Frequency Power Supply 36 for Upper Electrode Electrode Plate

Claims (8)

基板を収容して該基板にプラズマ処理を施す処理室と、該処理室内に少なくとも１部が露出するＰ型シリコンを母材とする構成部品とを備える基板処理装置において、
前記構成部品には少なくとも１回の加熱処理が施されていることを特徴とする基板処理装置。 In a substrate processing apparatus comprising: a processing chamber that accommodates a substrate and performs plasma processing on the substrate; and a component that uses P-type silicon as a base material, at least a portion of which is exposed in the processing chamber,
The substrate processing apparatus, wherein the component is subjected to at least one heat treatment. 前記構成部品は、シリコン結晶中において格子間酸素原子の密度が全酸素原子の密度よりも小さい部位を有することを特徴とする請求項１記載の基板処理装置。   The substrate processing apparatus according to claim 1, wherein the component has a portion in the silicon crystal where the density of interstitial oxygen atoms is smaller than the density of all oxygen atoms. 前記Ｐ型シリコンはシリコンに１３族原子が添加されることによって形成され、
前記構成部品において、該構成部品のシリコン結晶中における格子間原子とシリコン原子とが結合して形成されたドナーの数密度が、前記シリコン結晶中における前記１３族原子に起因するアクセプタの数密度より高いことを特徴とする請求項１記載の基板処理装置。 The P-type silicon is formed by adding a group 13 atom to silicon,
In the component, the number density of donors formed by bonding interstitial atoms and silicon atoms in the silicon crystal of the component is higher than the number density of acceptors attributed to the group 13 atoms in the silicon crystal. 2. The substrate processing apparatus according to claim 1, wherein the substrate processing apparatus is high. 前記格子間原子は酸素原子であり、前記シリコン原子と結合する前記酸素原子の数密度が前記１３族原子に起因するアクセプタの数密度の１／２以上であることを特徴とする請求項３記載の基板処理装置。   4. The interstitial atom is an oxygen atom, and the number density of the oxygen atom bonded to the silicon atom is ½ or more of the number density of an acceptor caused by the group 13 atom. Substrate processing equipment. 前記構成部品は前記処理室に収容された基板の周りに配設されるフォーカスリングであることを特徴とする請求項１乃至４のいずれか１項に記載の基板処理装置。   5. The substrate processing apparatus according to claim 1, wherein the component is a focus ring disposed around a substrate accommodated in the processing chamber. 前記構成部品は前記処理室の上方に配置された上部電極であることを特徴とする請求項１乃至４のいずれか１項に記載の基板処理装置。   The substrate processing apparatus according to claim 1, wherein the component is an upper electrode disposed above the processing chamber. 基板を収容して該基板にプラズマ処理を施す処理室と、該処理室内に少なくとも１部が露出するＰ型シリコンを母材とする構成部品とを備える基板処理装置において、
前記Ｐ型シリコンには所定量の１３族原子が添加され、
前記構成部品の比抵抗値が、前記所定量の１３族原子が添加されたＰ型シリコンの比抵抗値より低いことを特徴とする基板処理装置。 In a substrate processing apparatus comprising: a processing chamber that accommodates a substrate and performs plasma processing on the substrate; and a component that uses P-type silicon as a base material, at least a portion of which is exposed in the processing chamber,
A predetermined amount of group 13 atoms are added to the P-type silicon,
The substrate processing apparatus, wherein a specific resistance value of the component is lower than a specific resistance value of the P-type silicon to which the predetermined amount of group 13 atoms are added. 基板にプラズマ処理を施す基板処理方法であって、
前記基板を、Ｐ型シリコンを母材とし且つ少なくとも１回の加熱処理が施された構成部品が配置された処理室内に収容し、
該処理室内において生成したプラズマによって前記基板にプラズマ処理を施すことを特徴とする基板処理方法。 A substrate processing method for performing plasma processing on a substrate,
The substrate is housed in a processing chamber in which components having P-type silicon as a base material and subjected to at least one heat treatment are disposed,
A substrate processing method, wherein plasma processing is performed on the substrate by plasma generated in the processing chamber.

Images