JP2006209983A - Induction heating cooker - Google Patents

Induction heating cooker Download PDF

Info

Publication number
JP2006209983A
JP2006209983A JP2005016497A JP2005016497A JP2006209983A JP 2006209983 A JP2006209983 A JP 2006209983A JP 2005016497 A JP2005016497 A JP 2005016497A JP 2005016497 A JP2005016497 A JP 2005016497A JP 2006209983 A JP2006209983 A JP 2006209983A
Authority
JP
Japan
Prior art keywords
arm
phase arm
output
current
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005016497A
Other languages
Japanese (ja)
Other versions
JP4258738B2 (en
Inventor
Satoshi Nomura
智 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Home Appliance Co Ltd
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Home Appliance Co Ltd
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Home Appliance Co Ltd, Mitsubishi Electric Corp filed Critical Mitsubishi Electric Home Appliance Co Ltd
Priority to JP2005016497A priority Critical patent/JP4258738B2/en
Publication of JP2006209983A publication Critical patent/JP2006209983A/en
Application granted granted Critical
Publication of JP4258738B2 publication Critical patent/JP4258738B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Induction Heating Cooking Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To obtain an induction heating cooker for improving a control property of output adjustment from a high-heating output to a low-heating output and improving a heating efficiency. <P>SOLUTION: The cooker has, between output bus lines of a DC power source circuit 2 to rectify an AC power source and convert it into a DC, a full bridge type invertor circuit 8 formed of two arms (U phase arm 9 and V phase arm 10) including two switching elements connected in series; a load circuit 25 consisting of a heating coil 25 and a resonant capacitor 26 connected to the output from the invertor circuit 8; and a heating output control means 28 for controlling a driving signal to output to a switching element of the invertor circuit 8 so as to adjust a heating output. The control means 28 drives the arms 9, 10 at high frequencies, respectively, in outputting the high-heating output, drives one arm at the high frequencies in the low-heating output, and also conducts a half-bridge type invertor operation by fixed-driving the other arm. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明は、一般家庭において使用される誘導加熱調理器に関するものである。   The present invention relates to an induction heating cooker used in general households.

従来の誘導加熱調理器においては、ハーフブリッジ型インバータ回路のスイッチング素子の駆動周波数を制御する駆動周波数制御手段と、前記スイッチング素子の駆動パルス幅を制御する駆動パルス幅制御手段とを備え、駆動周波数と駆動パルス幅を制御することにより、駆動周波数が過度に高くなって効率が悪化することが無く、高入力から低入力まで連続可変できるようにしている(例えば、特許文献1参照)。   A conventional induction heating cooker includes drive frequency control means for controlling the drive frequency of the switching element of the half-bridge inverter circuit, and drive pulse width control means for controlling the drive pulse width of the switching element, and the drive frequency By controlling the drive pulse width, the drive frequency is not excessively increased and the efficiency is not deteriorated, so that it can be continuously varied from a high input to a low input (see, for example, Patent Document 1).

特開2003−257604公報JP 2003-257604 A

従来の誘導加熱調理器では、加熱コイルに流す電流を、ハーフブリッジ型インバータ回路のスイッチング素子の駆動周波数と駆動パルス幅を制御することにより、高加熱出力から低加熱出力まで連続可変している。しかしながら、高加熱出力から低加熱出力まで広い加熱出力の調整範囲を実現しようとすると、高加熱出力時には加熱コイルに流す電流が大きくなるためスイッチング素子や加熱コイルで発生する損失がかなり大きくなってしまう。また、同じ負荷(鍋)に対して低加熱出力に制御する場合には高加熱出力時と比べて駆動信号を大幅に高周波数化、短パルス幅化する必要があり、被加熱物に供給される入力と比較してスナバコンデンサの充放電電流によりスイッチング素子に発生するターンオン損失の増加が大きく、加熱効率が悪化したり、所望の低加熱出力まで加熱出力を十分に抑制することができない問題点があった。   In the conventional induction heating cooker, the current flowing through the heating coil is continuously variable from a high heating output to a low heating output by controlling the driving frequency and driving pulse width of the switching element of the half-bridge inverter circuit. However, if an attempt is made to achieve a wide heating output adjustment range from high heating output to low heating output, the current that flows through the heating coil increases at the time of high heating output, so the loss that occurs in the switching element and heating coil becomes considerably large. . Also, when controlling to the low heating output for the same load (pan), it is necessary to significantly increase the drive signal frequency and the pulse width compared to the case of high heating output, and it is supplied to the object to be heated. The increase in turn-on loss generated in the switching element due to the charging / discharging current of the snubber capacitor is larger than that of the input, and the heating efficiency is deteriorated or the heating output cannot be sufficiently suppressed to the desired low heating output. was there.

この発明は、上述のような課題を解決するためになされたもので、その目的は、加熱効率を改善するとともに、高加熱出力から低加熱出力まで出力調整の制御性を改善した誘導加熱調理器を得るものである。   The present invention has been made to solve the above-described problems, and an object thereof is to improve the heating efficiency and improve the controllability of output adjustment from a high heating output to a low heating output. Is what you get.

この発明に係る誘導加熱調理器は、交流電源を整流して直流に変換する直流電源回路の出力母線間に、直列に接続された2つのスイッチング素子を含むアーム二つにより形成されるフルブリッジ式インバータ回路と、フルブリッジ式インバータ回路の出力に接続される加熱コイル及び共振コンデンサからなる負荷回路と、加熱出力を調整するためにインバータ回路のスイッチング素子へ出力する駆動信号を制御するインバータ制御手段とを有し、インバータ制御手段は、高加熱出力時にはフルブリッジ式インバータ回路を形成する2つのアームをそれぞれ高周波で駆動し、低加熱出力時には一方のアームを高周波で駆動するとともに、もう一方のアームを固定駆動してハーフブリッジ式インバータ動作を行うものである。   The induction heating cooker according to the present invention is a full-bridge type formed by two arms including two switching elements connected in series between output buses of a DC power supply circuit that rectifies an AC power supply and converts it into DC. An inverter circuit; a load circuit comprising a heating coil and a resonant capacitor connected to the output of the full bridge inverter circuit; and an inverter control means for controlling a drive signal output to the switching element of the inverter circuit to adjust the heating output. The inverter control means drives the two arms forming the full-bridge inverter circuit at high frequency during high heating output, and drives one arm at high frequency during low heating output, and the other arm A half-bridge type inverter operation is performed by fixed driving.

この発明は、高加熱出力時には、インバータ制御手段がフルブリッジ式インバータ回路を形成する2つのアームをそれぞれ高周波で駆動するので、高加熱出力時には負荷回路に直流電源電圧が正負両方向に印加され、ハーフブリッジ式インバータ回路の略2倍の印加電圧を加えることができる。このため、加熱コイルの巻き数を増やして少ない電流で高加熱出力を得ることができ、高い加熱効率を得ることができる。また、低加熱出力時には一方のアームを高周波で駆動すると同時にもう一方のアームを固定駆動するようにしたので、負荷回路への印加電圧は高加熱出力時の略半分となる。したがって、低加熱出力を行うにあたり、インバータ回路への駆動信号を大幅に高周波化したり、パルス幅(Duty、通電率)を大幅に狭くしたりする必要が無いため、大幅に加熱効率を低下させることなく加熱出力を抑制することができる。   In the present invention, at the time of high heating output, the inverter control means drives the two arms forming the full-bridge type inverter circuit at high frequency, so that at the time of high heating output, the DC power supply voltage is applied to the load circuit in both positive and negative directions. An applied voltage approximately twice that of the bridge type inverter circuit can be applied. For this reason, the number of turns of the heating coil can be increased, a high heating output can be obtained with a small current, and a high heating efficiency can be obtained. In addition, since one arm is driven at a high frequency at the time of low heating output, and the other arm is fixedly driven, the voltage applied to the load circuit is approximately half that at the time of high heating output. Therefore, it is not necessary to significantly increase the drive signal to the inverter circuit or to reduce the pulse width (Duty, energization rate) significantly when performing low heating output. And the heating output can be suppressed.

以下、この発明に係る誘導加熱調理器の実施の形態を用いて、この発明を詳細に説明する。
実施の形態1.
図1は、この発明を実施するための実施の形態1における誘導加熱調理器の構成を示すブロック図である。同図に示すように、この実施の形態1における誘導加熱調理器は、交流電源1に接続されており、交流電源1から供給される電力は直流電源回路2で直流電力に変換される。直流電源回路2は、交流電力を整流する整流ダイオードブリッジ3とリアクトル4および平滑コンデンサ5から構成されている。そして直流電源回路2へ入力される入力電力は、入力電流検出手段6および入力電圧検出手段7によって検出される。直流電源回路2で直流電力に変換された電力はインバータ回路8に供給される。
Hereinafter, this invention is demonstrated in detail using embodiment of the induction heating cooking appliance which concerns on this invention.
Embodiment 1 FIG.
FIG. 1 is a block diagram showing a configuration of an induction heating cooker according to Embodiment 1 for carrying out the present invention. As shown in the figure, the induction heating cooker according to the first embodiment is connected to an AC power source 1, and power supplied from the AC power source 1 is converted into DC power by a DC power circuit 2. The DC power supply circuit 2 includes a rectifier diode bridge 3 that rectifies AC power, a reactor 4, and a smoothing capacitor 5. The input power input to the DC power supply circuit 2 is detected by the input current detection means 6 and the input voltage detection means 7. The power converted into DC power by the DC power supply circuit 2 is supplied to the inverter circuit 8.

インバータ回路8は、直流電源回路2の正負母線間に直列に接続された2つのスイッチング素子(IGBT)と、そのスイッチング素子とそれぞれ逆並列に接続されたダイオードによって形成されるアーム2組(以下、2組のアームを、U相アーム9とV相アーム10と呼ぶ。また、各アーム9,10の正母線側スイッチング素子を上スイッチ、負母線側スイッチング素子を下スイッチと呼ぶ。)から形成されている。U相アーム9は上スイッチ11、下スイッチ12、および各スイッチ11,12と逆並列に接続された上ダイオード13、下ダイオード14から構成され、U相アーム出力点(上スイッチと下スイッチの接続点)にスイッチング損失を低減するためのスナバコンデンサ15が接続されている。V相アーム10も同様に、上スイッチ16、下スイッチ17と、各スイッチ16,17と逆並列に接続された上ダイオード18、下ダイオード19から構成され、V相アーム出力点にスナバコンデンサ20が接続されている。   The inverter circuit 8 includes two switching elements (IGBT) connected in series between the positive and negative buses of the DC power supply circuit 2 and two sets of arms formed by diodes connected in anti-parallel to the switching elements (hereinafter referred to as the following). The two sets of arms are called a U-phase arm 9 and a V-phase arm 10. The positive bus-side switching element of each arm 9, 10 is called an upper switch, and the negative bus-side switching element is called a lower switch. ing. The U-phase arm 9 includes an upper switch 11, a lower switch 12, and an upper diode 13 and a lower diode 14 connected in antiparallel with the switches 11 and 12, and a U-phase arm output point (connection between the upper switch and the lower switch). A snubber capacitor 15 for reducing the switching loss is connected to the point). Similarly, the V-phase arm 10 includes an upper switch 16, a lower switch 17, and an upper diode 18 and a lower diode 19 connected in reverse parallel to the switches 16 and 17, and a snubber capacitor 20 is provided at the V-phase arm output point. It is connected.

U相アーム9を構成する上スイッチ11と下スイッチ12は、U相アーム駆動回路21から出力される駆動信号によりオンオフ駆動され、V相アーム10を構成する上スイッチ16と下スイッチ17はV相アーム駆動回路22から出力される駆動信号によりオンオフ駆動される。U相アーム駆動回路21はU相アーム9の上スイッチ11をオンさせている間は下スイッチ12をオフに、上スイッチ11をオフさせている間は下スイッチ12をオンすると言うように、交互にオンオフする駆動信号を出力するものであり、V相アーム駆動回路22も同様に、V相アーム10の上スイッチ16と下スイッチ17を交互にオンオフする駆動信号を出力するものである。   The upper switch 11 and the lower switch 12 constituting the U-phase arm 9 are ON / OFF driven by a drive signal output from the U-phase arm drive circuit 21, and the upper switch 16 and the lower switch 17 constituting the V-phase arm 10 are V-phase. It is turned on / off by a drive signal output from the arm drive circuit 22. The U-phase arm drive circuit 21 alternately turns off the lower switch 12 while the upper switch 11 of the U-phase arm 9 is turned on and turns on the lower switch 12 while the upper switch 11 is turned off. Similarly, the V-phase arm drive circuit 22 outputs a drive signal for alternately turning on and off the upper switch 16 and the lower switch 17 of the V-phase arm 10.

インバータ回路8における2つのアーム9,10の出力点間には、負荷回路23が接続され、負荷回路23に流れる電流は負荷回路電流検出手段24により検出される。負荷回路23は加熱コイル25と共振コンデンサ26からなる直列共振回路であり、その共振周波数よりも高い周波数でインバータ回路8は駆動される。火力設定手段27において使用者が設定した火力指示に基づき、インバータ制御手段としての加熱出力制御手段28が入力電流検出手段6、入力電圧検出手段7、負荷回路電流検出手段24からの検出値を使用して、U相アーム駆動回路21およびV相アーム駆動回路22の両方から高周波駆動信号を出力させて、あるいは一方のアームを固定駆動とし、もう一方のアームを高周波駆動させて加熱出力を制御する。   A load circuit 23 is connected between the output points of the two arms 9 and 10 in the inverter circuit 8, and the current flowing through the load circuit 23 is detected by the load circuit current detection means 24. The load circuit 23 is a series resonance circuit including a heating coil 25 and a resonance capacitor 26, and the inverter circuit 8 is driven at a frequency higher than the resonance frequency. Based on the thermal power instruction set by the user in the thermal power setting means 27, the heating output control means 28 as the inverter control means uses the detection values from the input current detection means 6, the input voltage detection means 7, and the load circuit current detection means 24. Then, a high-frequency drive signal is output from both the U-phase arm drive circuit 21 and the V-phase arm drive circuit 22, or one arm is fixedly driven and the other arm is driven at a high frequency to control the heating output. .

負荷回路23に印加される電圧は、U相アーム出力点に発生する電圧とV相アーム出力点に発生する電圧の差であり、その電圧により負荷回路23の加熱コイル25に交流電流が流れ、加熱コイル25上に載置されて電磁結合した鍋等を誘導加熱する。この実施の形態1は、インバータ回路8の駆動周期を固定(固定周波数)として、U相アーム9とV相アーム10は駆動周期の半周期ずれた状態で駆動されており、アームを構成する上スイッチと下スイッチの通電率を調整(上スイッチ通電率をデッドタイムを除き50%以下の範囲)することにより、U相アーム出力点およびV相アーム出力点に発生する高周波交流電圧を制御するものである(以下、両アームを高周波で通電率制御駆動する動作をフルブリッジ通電率駆動と呼ぶ)。あるいは、一方のアーム(例えばV相アーム10)を固定駆動として出力点電位を固定し、もう一方のアーム(U相アーム9)を高周波駆動で通電率制御することにより、U相アーム出力点とV相アーム出力点間に発生する高周波交流電圧を制御するものである(以下、一方のアームを固定駆動し、もう一方のアームを高周波で通電率制御駆動する動作をハーフブリッジ通電率駆動と呼ぶ)。   The voltage applied to the load circuit 23 is the difference between the voltage generated at the U-phase arm output point and the voltage generated at the V-phase arm output point, and an alternating current flows through the heating coil 25 of the load circuit 23 due to the voltage. A pot or the like placed on the heating coil 25 and electromagnetically coupled is induction-heated. In the first embodiment, the drive cycle of the inverter circuit 8 is fixed (fixed frequency), and the U-phase arm 9 and the V-phase arm 10 are driven in a state shifted by a half cycle of the drive cycle. Controls the high-frequency AC voltage generated at the U-phase arm output point and V-phase arm output point by adjusting the energization rate of the switch and lower switch (the upper switch energization rate is within 50% excluding dead time) (Hereinafter, the operation of driving both arms at a high frequency with current-carrying rate control is called full-bridge current-carrying rate driving). Alternatively, the output point potential is fixed with one arm (for example, V-phase arm 10) fixed and the other arm (U-phase arm 9) is energized with high frequency drive to control the U-phase arm output point. This is to control the high-frequency AC voltage generated between the V-phase arm output points (hereinafter, the operation of driving one arm fixedly and driving the other arm at high frequency with current-ratio control is called half-bridge current-ratio driving. ).

誘導加熱出力は一定の周波数で駆動する場合には加熱コイル25に流れる電流の増減により加熱出力の大きさも増減するが、加熱コイル25に流れる高周波負荷電流の大きさは、負荷回路23に印加される高周波電圧実効値の大きさに応じて増減する。図2に、フルブリッジ通電率駆動とハーフブリッジ通電率駆動における負荷回路23への印加電圧波形を示し、それぞれの場合に発生する電圧実効値について説明する。   When the induction heating output is driven at a constant frequency, the magnitude of the heating output also increases / decreases due to the increase / decrease of the current flowing through the heating coil 25, but the magnitude of the high frequency load current flowing through the heating coil 25 is applied to the load circuit 23. Increase or decrease according to the effective value of the high-frequency voltage. FIG. 2 shows a waveform of a voltage applied to the load circuit 23 in full-bridge current drive and half-bridge current drive, and the voltage effective value generated in each case will be described.

図2(a)はフルブリッジ通電率駆動における負荷回路への印加電圧波形で、図においてTは高周波駆動周期、Δtは各アームの上スイッチ通電時間(駆動周期当たり)、Eは直流電源回路2の正負母線間電圧である。期間2−(1)(Δt)ではU相アーム上スイッチ11がオン、V相アーム下スイッチ17がオンしている期間で、負荷回路23には電圧Eが印加され、期間2−(3)(Δt)ではU相アーム下スイッチ12がオン、V相アーム上スイッチ16がオンしている期間で、負荷回路23には電圧(−E)が印加されており、期間2−(2)と期間2−(4)はU相アーム9、V相アーム10ともに下スイッチがオンしている期間で、負荷回路23に電圧は印加されていない(負荷回路23の印加電圧はV相アーム出力点電位を基準として、U相アーム出力点電位を示す)。従って負荷回路23に印加されている電圧実効値(Vfb)は次の式(1)となる。   FIG. 2A shows a voltage waveform applied to the load circuit in full-bridge energization driving, where T is a high frequency driving period, Δt is an upper switch energizing time (per driving period) for each arm, and E is a DC power supply circuit 2. The voltage between the positive and negative buses. In the period 2- (1) (Δt), the voltage E is applied to the load circuit 23 in the period in which the U-phase arm upper switch 11 is on and the V-phase arm lower switch 17 is on, and the period 2- (3) In (Δt), the voltage (−E) is applied to the load circuit 23 during the period in which the U-phase arm lower switch 12 is on and the V-phase arm upper switch 16 is on, and the period 2- (2) Period 2- (4) is a period in which the lower switch is on for both the U-phase arm 9 and the V-phase arm 10, and no voltage is applied to the load circuit 23 (the applied voltage of the load circuit 23 is the V-phase arm output point). The U-phase arm output point potential is shown with respect to the potential). Therefore, the effective voltage value (Vfb) applied to the load circuit 23 is expressed by the following equation (1).

Figure 2006209983
Figure 2006209983

となる。通電率を最大(50%)にすると、Δt=T/2なので次の式(2)となり、フルブリッジでは最大E(正負母線間電圧)の電圧印加が可能である。 It becomes. When the energization rate is maximized (50%), Δt = T / 2, so that the following equation (2) is obtained, and voltage application of maximum E (positive / negative bus voltage) is possible in the full bridge.

Figure 2006209983
Figure 2006209983

図2(b)はハーフブリッジ通電率駆動(U相アーム9を高周波駆動、V相アーム10を固定駆動とする)における負荷回路23への印加電圧波形で、図においてΔTはU相アーム上スイッチ通電時間(駆動周期当たり)、Vavは印加電圧の直流成分である。印加電圧直流成分VavはU相アーム9の通電率(ΔT/T)に比例し、Vav=E・ΔT/Tである。   FIG. 2 (b) shows a voltage waveform applied to the load circuit 23 in half-bridge energization drive (the U-phase arm 9 is high-frequency drive and the V-phase arm 10 is fixed drive). In the figure, ΔT is a switch on the U-phase arm. Energization time (per drive cycle), Vav is a DC component of the applied voltage. The applied voltage DC component Vav is proportional to the energization rate (ΔT / T) of the U-phase arm 9 and Vav = E · ΔT / T.

期間2−(5)(ΔT/T)では、U相アーム上スイッチ11がオン、V相アーム下スイッチ17がオンしている状態で、負荷回路23に印加されている高周波(交流)電圧成分は(E−Vav)=(E・(T−ΔT)/T)であり、期間2−(6)((T−ΔT)/T)では、U相アーム9、V相アーム10ともに下スイッチがオンしている状態で、負荷回路23に印加されている高周波(交流)電圧成分は(−Vav)=(−E・ΔT/T)である。従って負荷回路23に印加されている電圧実効値(Vhb)は、次の式(3)となる。   In period 2- (5) (ΔT / T), the high-frequency (alternating current) voltage component applied to the load circuit 23 in a state where the U-phase arm upper switch 11 is on and the V-phase arm lower switch 17 is on. Is (E−Vav) = (E · (T−ΔT) / T), and in the period 2− (6) ((T−ΔT) / T), both the U-phase arm 9 and the V-phase arm 10 are switched down. In the state where is turned on, the high frequency (alternating current) voltage component applied to the load circuit 23 is (−Vav) = (− E · ΔT / T). Accordingly, the effective voltage value (Vhb) applied to the load circuit 23 is expressed by the following equation (3).

Figure 2006209983
Figure 2006209983

通電率を最大(50%)にすると、ΔT=T/2なので、次の式(4)となりハーフブリッジでは最大E/2の印加電圧となる。   When the energization rate is maximized (50%), since ΔT = T / 2, the following expression (4) is obtained, and the applied voltage is maximum E / 2 in the half bridge.

Figure 2006209983
Figure 2006209983

フルブリッジ通電率駆動の負荷回路印加電圧(Vfb)と、ハーフブリッジ通電率駆動の負荷回路印加電圧(Vhb)が同等になる通電率の関係は、式(1)と式(3)より次の式(5)となる。   The relationship between the load circuit applied voltage (Vfb) for full-bridge current drive and the load circuit applied voltage (Vhb) for half-bridge current drive is equivalent to the following from equations (1) and (3): Equation (5) is obtained.

Figure 2006209983
Figure 2006209983

ここで、次の(6)式が成り立つため、図3に示すようにフルブリッジ通電率駆動ではフルブリッジ通電率をハーフブリッジ通電率の1/4〜1/2倍にすれば負荷回路23に同等の印加電圧を加えることができる。逆にハーフブリッジ通電率制御は、フルブリッジ通電率制御における通電率の2〜4倍の通電率とすれば負荷回路23に同等の印加電圧を加えることができる。   Here, since the following equation (6) is established, as shown in FIG. 3, in the full-bridge current ratio drive, if the full-bridge current ratio is ¼ to ½ times the half-bridge current ratio, An equivalent applied voltage can be applied. On the contrary, in the half-bridge energization rate control, an equivalent applied voltage can be applied to the load circuit 23 if the energization rate is 2 to 4 times the energization rate in the full-bridge energization rate control.

Δt/ΔT=(1−ΔT/T)/2 … (6)   Δt / ΔT = (1−ΔT / T) / 2 (6)

次に、インバータ回路8の各スイッチング素子のオンオフ状態や、負荷回路23に印加される電圧や負荷回路23に流れる電流について、図を用いて説明する。最初に、図4と図5a、図5bは、フルブリッジ駆動で上スイッチ通電率を略50%とした最大出力の動作状態の例で、図4には各スイッチング素子のオンオフ状態と、負荷回路印加電圧、負荷回路電流のタイムチャートを示しており、図5a、図5bには各スイッチング素子のスイッチングの様子と、インバータ回路8や負荷回路23に流れる電流の様子をモードに分けて示している。   Next, the on / off state of each switching element of the inverter circuit 8, the voltage applied to the load circuit 23, and the current flowing through the load circuit 23 will be described with reference to the drawings. First, FIG. 4, FIG. 5a, and FIG. 5b are examples of the maximum output operating state with full-bridge driving and the upper switch energization rate being approximately 50%. FIG. 4 shows the ON / OFF state of each switching element and the load circuit. A time chart of applied voltage and load circuit current is shown, and FIGS. 5A and 5B show switching states of the respective switching elements and states of currents flowing through the inverter circuit 8 and the load circuit 23 according to modes. .

図4に示したように、U相アーム9およびV相アーム10の上下スイッチの駆動状態は、それぞれ略50%の通電率であり、U相アーム9の上スイッチ11とV相アーム10の下スイッチ17はほぼ同時にオンオフ駆動され、U相アーム9の下スイッチ12とV相アーム10の上スイッチ16もほぼ同時にオンオフ駆動される。インバータ回路8の駆動周波数は、負荷回路23の共振周波数よりも高い周波数なので、負荷回路23は誘導性負荷となって負荷電流は負荷回路23に印加される電圧に対して遅れ位相となる。期間4aの状態は、U相アーム上スイッチ11とV相アーム下スイッチ17がオン状態で、U相アーム9からV相アーム10の方向に負荷電流が流れている状態で、このとき負荷回路23には直流電源電圧がU相側から印加されており、図5aにおいてモード5aの状態である。   As shown in FIG. 4, the drive states of the upper and lower switches of the U-phase arm 9 and the V-phase arm 10 are each about 50% energization rate. The switch 17 is turned on and off almost simultaneously, and the lower switch 12 of the U-phase arm 9 and the upper switch 16 of the V-phase arm 10 are also turned on and off almost simultaneously. Since the drive frequency of the inverter circuit 8 is higher than the resonance frequency of the load circuit 23, the load circuit 23 becomes an inductive load, and the load current has a delayed phase with respect to the voltage applied to the load circuit 23. The state of the period 4a is a state in which the U-phase arm upper switch 11 and the V-phase arm lower switch 17 are on, and a load current flows from the U-phase arm 9 to the V-phase arm 10, and at this time, the load circuit 23 A DC power supply voltage is applied from the U-phase side to FIG. 5a, which is the mode 5a state.

期間4bの状態は、U相アーム上スイッチ11とV相アーム下スイッチ17がターンオフした各アームにおけるデッドタイムの状態で、図5におけるモード5bの状態である。負荷回路23に流れる電流は、U相アーム9のスナバコンデンサ15およびV相アーム10のスナバコンデンサ20を経由して流れ、ターンオフするスイッチング素子11および17に印加される電圧の急増を抑えて、ターンオフ時のスイッチング損失を抑制している。さらに負荷電流によりU相アーム9のスナバコンデンサ15が放電してU相アーム出力点電位が直流電源回路2の負母線電位と同電位以下になると下ダイオード14が導通し、V相アームスナバコンデンサ20が充電してV相アーム出力点電位が直流電源回路2の正母線電位と同電位以上になると上ダイオード18が導通する(図5aのモード5b1)。   The state of the period 4b is a state of the dead time in each arm in which the U-phase arm upper switch 11 and the V-phase arm lower switch 17 are turned off, and is the state of the mode 5b in FIG. The current flowing through the load circuit 23 flows through the snubber capacitor 15 of the U-phase arm 9 and the snubber capacitor 20 of the V-phase arm 10, and suppresses a sudden increase in the voltage applied to the switching elements 11 and 17 that are turned off. The switching loss at the time is suppressed. Further, when the snubber capacitor 15 of the U-phase arm 9 is discharged by the load current and the U-phase arm output point potential becomes equal to or lower than the negative bus potential of the DC power supply circuit 2, the lower diode 14 becomes conductive, and the V-phase arm snubber capacitor 20 Is charged and the V-phase arm output point potential becomes equal to or higher than the positive bus potential of the DC power supply circuit 2, the upper diode 18 becomes conductive (mode 5b1 in FIG. 5a).

次に期間4cは、U相アーム下スイッチ12とV相アーム上スイッチ16をターンオンした状態で、図5aのモード5cの状態である。ターンオンするスイッチング素子は、それぞれ逆並列に接続されたダイオードが導通している状態でターンオンするので零電圧スイッチングとなり、損失が小さい。期間4dの状態は、負荷電流が転流してV相アーム10からU相アーム9の方向に負荷電流が流れている状態で、図5bのモード5dの状態である。この状態からU相アーム下スイッチ12とV相アーム上スイッチ16がターンオフしたデッドタイムの状態が期間4eであり、図5bのモード5eの状態である。この状態ではモード5bの状態と同様に負荷電流はスナバコンデンサ15、20を経由して流れ、スイッチング素子ターンオフ時の電圧変化を緩和してターンオフ損失を低減している。   Next, the period 4c is the state of the mode 5c in FIG. 5a with the U-phase arm lower switch 12 and the V-phase arm upper switch 16 turned on. The switching elements that are turned on are turned on in a state where the diodes connected in antiparallel with each other are in conduction, so that zero voltage switching is performed and the loss is small. The state of the period 4d is a state of the mode 5d in FIG. 5b, in which the load current commutates and the load current flows from the V-phase arm 10 to the U-phase arm 9. A dead time state in which the U-phase arm lower switch 12 and the V-phase arm upper switch 16 are turned off from this state is the period 4e, which is the state of the mode 5e in FIG. 5b. In this state, the load current flows through the snubber capacitors 15 and 20 similarly to the state of the mode 5b, and the voltage change at the time of turning off the switching element is relaxed to reduce the turn-off loss.

スナバコンデンサ15の充電によりU相アーム出力点電位が直流電源回路2の正母線電位に到達するとU相アーム上ダイオード13が導通する。そして、スナバコンデンサ20が放電してV相アーム出力点電位が直流電源回路2の負母線電位に到達するとV相アーム下ダイオード19が導通する(図5bのモード5e1)が、この状態からU相アーム上スイッチ11とV相アーム下スイッチ17をターンオンすると、期間4fの状態となり、図5bのモード5fの状態となる。この場合のスイッチング素子11、17のターンオンも零電圧スイッチングとなり低損失である。   When the U-phase arm output point potential reaches the positive bus potential of the DC power supply circuit 2 due to the charging of the snubber capacitor 15, the U-phase arm upper diode 13 becomes conductive. When the snubber capacitor 20 is discharged and the V-phase arm output point potential reaches the negative bus potential of the DC power supply circuit 2, the lower-phase V-arm diode 19 becomes conductive (mode 5e1 in FIG. 5b). When the upper arm switch 11 and the V-phase lower arm switch 17 are turned on, the period 4f is entered, and the mode 5f in FIG. 5b is entered. In this case, the turn-on of the switching elements 11 and 17 is also zero voltage switching and low loss.

次に加熱出力を抑制した場合のフルブリッジ通電率駆動の動作について図6aと図7a〜7fを用いて説明する。図6aは各スイッチング素子のオンオフ状態と、負荷回路印加電圧、負荷回路電流のタイムチャートであり、図7a〜7fには各スイッチング素子のスイッチングの様子と、インバータ回路8や負荷回路23に流れる電流の様子をモードに分けて示している。各アームの上スイッチ通電率を50%より小さくして加熱出力を抑制している。   Next, the operation of full-bridge energization driving when the heating output is suppressed will be described with reference to FIGS. 6a and 7a to 7f. 6a is a time chart of the on / off state of each switching element, the load circuit applied voltage, and the load circuit current. FIGS. 7a to 7f show the switching state of each switching element and the current flowing through the inverter circuit 8 and the load circuit 23. FIG. The situation is divided into modes. The heating power is suppressed by making the upper switch energization rate of each arm smaller than 50%.

図6aの期間6aおよび図7a〜7fのモード7aの状態は、U相アーム上スイッチ11とV相アーム下スイッチ17がオン状態で、U相アーム9からV相アーム10の方向に負荷電流が流れている状態(図7aのモード7a)で、このとき負荷回路23には直流電源電圧がU相側から印加されている。その状態から、U相アーム上スイッチ11がターンオフしたのが図6aの期間6bおよび図7a〜7fのモード7bの状態で、負荷回路23に流れる電流は、U相アーム9のスナバコンデンサ15およびV相アーム10の下スイッチ17を経由して流れ、ターンオフするスイッチング素子11に印加される電圧の急増をスナバコンデンサにより抑えて、ターンオフ時のスイッチング損失を抑制している。さらに負荷電流によりU相アームスナバコンデンサ15が放電してU相アーム出力点電位が直流電源回路2の負母線電位に到達するとU相アーム下ダイオード14が導通して、U相アーム出力電位は負母線電位に固定される。このとき、U相アーム出力点もV相アーム出力点も直流電源回路2の負母線電位となり、負荷回路23に印加される電圧は0となっている。   The state of the period 6a in FIG. 6a and the mode 7a in FIGS. 7a to 7f is such that the U-phase arm upper switch 11 and the V-phase arm lower switch 17 are on, and the load current flows in the direction from the U-phase arm 9 to the V-phase arm 10. In this state (mode 7a in FIG. 7a), a DC power supply voltage is applied to the load circuit 23 from the U-phase side at this time. From this state, the U-phase arm upper switch 11 is turned off in the period 6b of FIG. 6a and the mode 7b of FIGS. 7a to 7f, and the current flowing through the load circuit 23 is the snubber capacitor 15 and V of the U-phase arm 9. The sudden increase in the voltage applied to the switching element 11 that flows through the lower switch 17 of the phase arm 10 and turns off is suppressed by the snubber capacitor, and the switching loss at the time of turn-off is suppressed. Further, when the U-phase arm snubber capacitor 15 is discharged by the load current and the U-phase arm output point potential reaches the negative bus potential of the DC power supply circuit 2, the U-phase arm lower diode 14 becomes conductive, and the U-phase arm output potential is negative. Fixed to the bus potential. At this time, both the U-phase arm output point and the V-phase arm output point are the negative bus potential of the DC power supply circuit 2, and the voltage applied to the load circuit 23 is zero.

次いでU相アーム下スイッチ12がターンオンすると、図6aの期間6cおよび図7aのモード7cの状態となる。スイッチのターンオンはダイオード14が導通していれば零電圧スイッチングとなって、損失が小さい。この状態からV相アーム下スイッチ17がターンオフすると、図6aの期間6dおよび図7bのモード7dの状態となる。このとき、負荷電流はU相アーム下ダイオード14とV相スナバコンデンサ20を経由して流れ、スナバコンデンサ20の充電によりV相アーム出力点の電位が直流電源回路2の正母線電位に到達すれば、V相アーム上ダイオード18が導通して、V相アーム出力点電位が直流電源回路2の正母線電位に固定される(モード7d1)。この状態でV相アーム上スイッチ16がターンオンすると、零電圧スイッチングとなって低損失で図6aの期間6eおよび図7cのモード7eの状態に移行する。この状態では、負荷回路23への印加電圧はV相側から直流電源電圧が印加されており、負荷電流が転流してV相アーム10からU相アーム9の方向に電流が流れるようになる(期間6f、モード7f)。   Next, when the U-phase arm lower switch 12 is turned on, the period 6c in FIG. 6a and the mode 7c in FIG. 7a are entered. When the diode 14 is turned on, the switch is turned on to be zero voltage switching, and the loss is small. When the V-phase arm lower switch 17 is turned off from this state, the period 6d in FIG. 6a and the mode 7d in FIG. 7b are entered. At this time, the load current flows through the U-phase lower arm diode 14 and the V-phase snubber capacitor 20, and if the potential of the V-phase arm output point reaches the positive bus potential of the DC power supply circuit 2 by charging the snubber capacitor 20. The V-phase arm upper diode 18 becomes conductive, and the V-phase arm output point potential is fixed to the positive bus potential of the DC power supply circuit 2 (mode 7d1). When the upper switch 16 of the V-phase arm is turned on in this state, it becomes zero voltage switching and shifts to the state 6e in FIG. 6a and the mode 7e in FIG. 7c with low loss. In this state, the DC power supply voltage is applied to the load circuit 23 from the V-phase side, and the load current is commutated so that the current flows from the V-phase arm 10 to the U-phase arm 9 ( Period 6f, mode 7f).

次にV相アーム上スイッチ16がターンオフしたのが図6aの期間6gおよび図7dのモード7gの状態で、負荷回路23に流れる電流は、V相アーム10のスナバコンデンサ20およびU相アーム9の下スイッチ12を経由して流れ、ターンオフするスイッチング素子16に印加される電圧の急増をスナバコンデンサ20により抑えて、ターンオフ時のスイッチング損失を抑制している。さらに負荷電流によりV相アームスナバコンデンサ20が放電してV相アーム出力点電位が直流電源回路2の負母線電位に到達するとV相アーム下ダイオード19が導通して、V相アーム出力電位は負母線電位に固定される。このとき、U相アーム出力点もV相アーム出力点も直流電源回路2の負母線電位となり、負荷回路23に印加される電圧は0となっている。   Next, when the switch 16 on the V-phase arm is turned off in the period 6g in FIG. 6A and the mode 7g in FIG. 7D, the current flowing through the load circuit 23 is changed between the snubber capacitor 20 of the V-phase arm 10 and the U-phase arm 9. The sudden increase of the voltage applied to the switching element 16 that flows through the lower switch 12 and turns off is suppressed by the snubber capacitor 20, and the switching loss at the time of turn-off is suppressed. Furthermore, when the V-phase arm snubber capacitor 20 is discharged by the load current and the V-phase arm output point potential reaches the negative bus potential of the DC power supply circuit 2, the V-phase arm lower diode 19 becomes conductive and the V-phase arm output potential becomes negative. Fixed to the bus potential. At this time, both the U-phase arm output point and the V-phase arm output point are the negative bus potential of the DC power supply circuit 2, and the voltage applied to the load circuit 23 is zero.

次に、V相アーム下スイッチ17がターンオンすると、図6の期間6hおよび図7dのモード7hの状態となる。このときのスイッチのターンオンはダイオード19が導通しているので零電圧スイッチングとなって、損失が小さい。この状態からU相アーム下スイッチ12がターンオフすると、図6aの期間6iおよび図7eのモード7iの状態となる。このとき、負荷電流はV相アーム下ダイオード19とU相スナバコンデンサ15を経由して流れ、スナバコンデンサ15の充電によりU相アーム9出力点の電位が直流電源回路2の正母線電位に到達すれば、U相アーム上ダイオード13が導通して、U相アーム出力点電位が直流電源回路2の正母線電位に固定される(モード7i1)。この状態でU相アーム上スイッチ11がターンオンすると、零電圧スイッチングとなって低損失で図6aの期間6jおよび図7fのモード7jの状態に移行する。この状態では、負荷回路23への印加電圧はU相側から直流電源電圧が印加されており、負荷電流が転流して期間6a、モード7aの状態に戻る。   Next, when the V-phase arm lower switch 17 is turned on, the period 6h in FIG. 6 and the mode 7h in FIG. 7d are entered. The switch is turned on at this time because the diode 19 is conductive, so that the switching is zero voltage and the loss is small. When the U-phase arm lower switch 12 is turned off from this state, the period 6i in FIG. 6a and the mode 7i in FIG. 7e are entered. At this time, the load current flows through the V-phase arm lower diode 19 and the U-phase snubber capacitor 15, and charging of the snubber capacitor 15 causes the potential at the output point of the U-phase arm 9 to reach the positive bus potential of the DC power supply circuit 2. For example, the U-phase arm upper diode 13 becomes conductive, and the U-phase arm output point potential is fixed to the positive bus potential of the DC power supply circuit 2 (mode 7i1). When the U-phase upper arm switch 11 is turned on in this state, the state becomes zero voltage switching and shifts to the state 6j in FIG. 6a and the mode 7j in FIG. 7f with low loss. In this state, the DC power supply voltage is applied from the U-phase side as the applied voltage to the load circuit 23, and the load current is commutated to return to the period 6a and mode 7a state.

加熱出力を抑制するために各アームの上スイッチ通電率を小さくした場合のインバータ回路8の各スイッチング素子のオンオフ状態や、負荷回路23に印加される電圧や負荷回路23に流れる電流を、図6bに示した。図6bの期間6d(モード7d)において負荷回路23に流れる電流が小さくなり、スナバコンデンサ20の充電電位が直流電源回路2の正母線電圧に到達する前に(モード7d1に移行せずに)V相アーム上スイッチ16がターンオンすることになる。その場合、モード7e1に示すように、スナバコンデンサ20を充電する突入電流がV相アーム上スイッチ16を介して流れる。V相アーム上スイッチ16がターンオンする際には、スナバコンデンサ15の充電電位と直流電源回路2の正母線電位との差の電圧がV相アーム上スイッチ16に印加されているので、大きなターンオン損失が発生することになる。また、期間6i(モード7i)においても負荷回路23に流れる電流が小さくなり、スナバコンデンサ15の充電電位が直流電源回路2の正母線電圧に到達する前に(モード7i1に移行せずに)U相アーム上スイッチ11がターンオンすることになる。その場合、モード7j1に示すように、スナバコンデンサ15を充電する突入電流がU相アーム上スイッチ11を介して流れ、大きなターンオン損失が発生することになる。   The on / off state of each switching element of the inverter circuit 8 when the upper switch energization rate of each arm is reduced to suppress the heating output, the voltage applied to the load circuit 23, and the current flowing through the load circuit 23 are shown in FIG. It was shown to. In the period 6d (mode 7d) of FIG. 6b, the current flowing through the load circuit 23 becomes small, and before the charging potential of the snubber capacitor 20 reaches the positive bus voltage of the DC power supply circuit 2 (without shifting to the mode 7d1) The phase arm switch 16 is turned on. In that case, as shown in mode 7 e 1, an inrush current for charging the snubber capacitor 20 flows through the V-phase arm upper switch 16. When the V-phase arm upper switch 16 is turned on, a voltage corresponding to the difference between the charging potential of the snubber capacitor 15 and the positive bus potential of the DC power supply circuit 2 is applied to the V-phase arm upper switch 16, so that a large turn-on loss occurs. Will occur. Also during the period 6i (mode 7i), the current flowing through the load circuit 23 becomes small and before the charging potential of the snubber capacitor 15 reaches the positive bus voltage of the DC power supply circuit 2 (without shifting to the mode 7i1) U The switch 11 on the phase arm is turned on. In that case, as shown in mode 7j1, an inrush current for charging the snubber capacitor 15 flows through the U-phase arm upper switch 11, and a large turn-on loss occurs.

さらに加熱出力を小さくするために上スイッチの通電率をより小さくした場合のインバータ回路8各スイッチング素子のオンオフ状態や、負荷回路23に印加される電圧や負荷回路23に流れる電流を、図6cに示した。負荷電流が小さいため、図6cの期間6cに移行する時点では、スナバコンデンサ15の電荷が抜けきっておらず、U相アーム下スイッチ12がターンオンするとその放電電流が流れるため、大きなターンオン損失が発生する(モード7c1)。その後、U相アーム9からV相アーム10の方向に電流が流れる(モード7c)の状態から、負荷電流の再転流が発生してV相アーム10からU相アーム9の方向に電流が流れる状態となる(モード7c2)と、負荷電流はU相アーム下スイッチ12とV相アーム下ダイオード19を経由して流れる。この状態からV相アーム下スイッチ17がターンオフすると、モード7d2の状態に移行する。このとき、ターンオフするV相アーム下スイッチ17には電圧も印加されておらず、また負荷電流も流れていないのでターンオフ損失は発生しない。   Further, the ON / OFF state of each switching element of the inverter circuit 8 when the energization rate of the upper switch is further reduced to reduce the heating output, the voltage applied to the load circuit 23 and the current flowing through the load circuit 23 are shown in FIG. Indicated. Since the load current is small, the charge of the snubber capacitor 15 is not exhausted at the time of transition to the period 6c in FIG. 6c, and the discharge current flows when the U-phase arm lower switch 12 is turned on, so that a large turn-on loss occurs. (Mode 7c1). Thereafter, from the state in which the current flows from the U-phase arm 9 to the V-phase arm 10 (mode 7c), the load current re-commutates and the current flows from the V-phase arm 10 to the U-phase arm 9 (Mode 7c2), the load current flows via the U-phase arm lower switch 12 and the V-phase arm lower diode 19. When the V-phase arm lower switch 17 is turned off from this state, the mode 7d2 is entered. At this time, no voltage is applied to the V-phase arm lower switch 17 to be turned off, and no load current flows, so that no turn-off loss occurs.

次いで、V相アーム上スイッチ16がターンオンすると(期間6f)、V相アーム上スイッチ16には負荷電流が流れるとともに、スナバコンデンサ20を充電する突入電流も流れる(図7のモード7f2)。V相アームターンオン時には、V相アーム下ダイオード19が導通しており、V相アーム上スイッチ16には直流電源電圧が印加されているため、非常に大きなターンオン損失が発生する。その後、モード7fに示す負荷電流状態となる。V相アーム上スイッチ16がターンオフすると(期間6g)、負荷電流はV相スナバコンデンサ20とU相したスイッチ12を経由して流れるが、負荷電流が小さいためにV相アーム下スイッチ17がターンオンする時点ではV相スナバコンデンサ20の電荷が抜けきっていない。このため、V相アーム下スイッチ17がターンオンする際にその放電電流が流れ、大きなターンオン損失が発生する(図7dのモード7h1)。   Next, when the V-phase arm upper switch 16 is turned on (period 6f), a load current flows through the V-phase arm upper switch 16, and an inrush current for charging the snubber capacitor 20 also flows (mode 7f2 in FIG. 7). When the V-phase arm is turned on, the lower diode 19 of the V-phase arm is conducting, and a DC power supply voltage is applied to the V-phase arm upper switch 16, so that a very large turn-on loss occurs. Thereafter, the load current state shown in mode 7f is obtained. When the V-phase arm upper switch 16 is turned off (period 6g), the load current flows through the V-phase snubber capacitor 20 and the U-phase switch 12, but the V-phase arm lower switch 17 is turned on because the load current is small. At this time, the electric charge of the V-phase snubber capacitor 20 is not exhausted. For this reason, when the V-phase arm lower switch 17 is turned on, the discharge current flows and a large turn-on loss occurs (mode 7h1 in FIG. 7d).

その後、V相アーム10からU相アーム9の方向に電流が流れる(図7dのモード7h)状態から、負荷電流の再転流が発生してU相アーム9からV相アーム10の方向に電流が流れる状態となる(図7eのモード7h2)と、負荷電流はV相アーム下スイッチ17とU相アーム下ダイオード14を経由して流れる。この状態からU相アーム下スイッチ12がターンオフすると、モード7i2の状態に移行する。このとき、ターンオフするU相アーム下スイッチ12には負荷電流は流れておらず、また、電圧も印加されていないのでターンオフ損失は発生しない。しかし、この状態からU相アーム上スイッチ11がターンオンすると、U相アーム上スイッチ11には負荷電流に加えてスナバコンデンサ15を充電する突入電流も流れることになり(図7aのモード7a1)、非常に大きなターンオン損失が発生する。   Thereafter, from the state in which current flows from the V-phase arm 10 to the U-phase arm 9 (mode 7h in FIG. 7d), the load current re-commutates and current flows from the U-phase arm 9 to the V-phase arm 10. When the current flows (mode 7h2 in FIG. 7e), the load current flows via the V-phase arm lower switch 17 and the U-phase arm lower diode 14. When the U-phase arm lower switch 12 is turned off from this state, the mode 7i2 is entered. At this time, no load current flows through the U-phase lower arm switch 12 that is turned off, and no voltage is applied, so that no turn-off loss occurs. However, when the U-phase arm upper switch 11 is turned on from this state, an inrush current for charging the snubber capacitor 15 will flow in the U-phase arm upper switch 11 in addition to the load current (mode 7a1 in FIG. 7a). A large turn-on loss occurs.

次に、図8にインバータ回路8をハーフブリッジ通電率駆動した場合の各スイッチング素子のオンオフ状態と負荷回路23への印加電圧、負荷回路23に流れる負荷電流の発生例を示し、図9にはハーフブリッジ通電率駆動におけるインバータ回路8の各アーム上下スイッチのオンオフ状態とインバータ回路8および負荷回路23に流れる電流の様子をモードに分けて示している。図8に示したように、U相アーム9を高周波駆動、V相アーム10を固定駆動(V相アーム上スイッチ16をオフ、下スイッチ17をオン)とする。   Next, FIG. 8 shows an example of the on / off state of each switching element when the inverter circuit 8 is driven at half-bridge energization, the applied voltage to the load circuit 23, and the load current flowing through the load circuit 23. FIG. The ON / OFF state of each arm up / down switch of the inverter circuit 8 and the state of the current flowing through the inverter circuit 8 and the load circuit 23 in the half-bridge energization drive are shown for each mode. As shown in FIG. 8, the U-phase arm 9 is driven at high frequency and the V-phase arm 10 is fixedly driven (the V-phase arm upper switch 16 is turned off and the lower switch 17 is turned on).

図8aの期間8a(図9aのモード9a)では、U相アーム上スイッチ11とV相アーム下スイッチ17がオン状態で、U相アーム9からV相アーム10の方向に負荷電流が流れている状態で、このとき負荷回路23には直流電源電圧がU相側から印加されている。期間8b(図9aのモード9b)の状態では、U相アーム上スイッチ11がターンオフしたデッドタイムの状態で、負荷回路23に流れる電流は、U相アーム9のスナバコンデンサ15およびV相アーム下スイッチ17を経由して流れ、U相アーム出力点電位はスナバコンデンサ15により低下するのが遅れるので、U相アーム上スイッチ11のターンオフ時のスイッチング損失が抑制されている。   In the period 8a of FIG. 8a (mode 9a of FIG. 9a), the U-phase arm upper switch 11 and the V-phase arm lower switch 17 are in the ON state, and the load current flows from the U-phase arm 9 to the V-phase arm 10. At this time, the DC power supply voltage is applied to the load circuit 23 from the U-phase side. In the state of the period 8b (mode 9b in FIG. 9a), the current flowing through the load circuit 23 in the dead time when the U-phase arm upper switch 11 is turned off is the snubber capacitor 15 of the U-phase arm 9 and the V-phase arm lower switch. 17, the U-phase arm output point potential is delayed from being lowered by the snubber capacitor 15, so that switching loss when the U-phase arm upper switch 11 is turned off is suppressed.

さらに負荷電流によりU相アームスナバコンデンサ15が放電してU相アーム出力点電位が直流電源回路2の負母線電位まで低下すると、U相アーム下ダイオード14が導通して、U相アーム出力電位は負母線電位に固定される。このとき、U相アーム出力点もV相アーム出力点も直流電源回路2の負母線電位となり、負荷回路23に印加される電圧は0となっている。次いでU相アーム下スイッチ12がターンオンすると、図8aの期間8c(図9aのモード9c)の状態となる。U相アーム下スイッチ12のターンオンは下ダイオード14が導通しておれば零電圧スイッチングとなって、損失は小さい。この状態から負荷電流の方向がV相アーム10からU相アーム9の方向に反転すると期間8d(図9のモード9d)の状態となり、負荷電流はU相アーム下スイッチ12とV相アーム下ダイオード19を経由して流れる。この状態からU相アーム下スイッチ12がターンオフすると、図8の期間8e(図9のモード9e)の状態となる。このとき、負荷電流はU相スナバコンデンサ15とV相アーム下ダイオード19を経由して流れ、スナバコンデンサ15の充電によりU相アーム出力点の電位が直流電源回路2の正母線電位に到達すれば、U相アーム上ダイオード13が導通して、U相アーム出力点電位が直流電源回路2の正母線電位に固定される(図9のモード9e1)。この状態でU相アーム上スイッチ11がターンオンすると、零電圧スイッチングとなって低損失で期間8f(図9のモード9f)の状態に移行する。その後、負荷電流がU相アーム9からV相アーム10の方向に転流すれば、期間8a(図9のモード9a)の状態に戻る。   Further, when the U-phase arm snubber capacitor 15 is discharged by the load current and the U-phase arm output point potential decreases to the negative bus potential of the DC power supply circuit 2, the U-phase arm lower diode 14 becomes conductive, and the U-phase arm output potential becomes Fixed to negative bus potential. At this time, both the U-phase arm output point and the V-phase arm output point are the negative bus potential of the DC power supply circuit 2, and the voltage applied to the load circuit 23 is zero. Next, when the U-phase arm lower switch 12 is turned on, a state 8c in FIG. 8a (mode 9c in FIG. 9a) is entered. The turn-on of the U-phase arm lower switch 12 is zero voltage switching if the lower diode 14 is conductive, and the loss is small. When the direction of the load current is reversed from the V-phase arm 10 to the U-phase arm 9 from this state, the period 8d (mode 9d in FIG. 9) is entered, and the load current is the U-phase arm lower switch 12 and the V-phase arm lower diode. It flows via 19. When the U-phase arm lower switch 12 is turned off from this state, a state of a period 8e in FIG. 8 (mode 9e in FIG. 9) is obtained. At this time, the load current flows via the U-phase snubber capacitor 15 and the V-phase arm lower diode 19, and if the potential of the U-phase arm output point reaches the positive bus potential of the DC power supply circuit 2 by charging the snubber capacitor 15. The U-phase arm upper diode 13 becomes conductive, and the U-phase arm output point potential is fixed to the positive bus potential of the DC power supply circuit 2 (mode 9e1 in FIG. 9). When the U-phase arm upper switch 11 is turned on in this state, it becomes zero voltage switching and shifts to the state of the period 8f (mode 9f in FIG. 9) with low loss. Thereafter, when the load current commutates from the U-phase arm 9 to the V-phase arm 10, the state returns to the state of the period 8a (mode 9a in FIG. 9).

次に、ハーフブリッジ通電率駆動において、加熱出力を抑制した場合の各スイッチング素子のオンオフ状態と負荷回路23への印加電圧、負荷回路23に流れる負荷電流について、図8b、図8cを用いて説明する。図8bは図8aより少しU相上スイッチの通電率を小さくした動作状態で、期間8a〜8dはU相上下スイッチ、V相上下スイッチのオン・オフ状態と負荷電流の方向は図8aで説明したのと、ほぼ同様の状態である。期間8dの状態(U相上スイッチ:オフ、U相下スイッチ:オン、V相上スイッチ:オフ、V相下スイッチ:オン、負荷電流はV相アーム10からU相アーム9)から、U相下アームがターンオフすると、図8bの期間8e(図9のモード9e)の状態となり、負荷電流はU相スナバコンデンサ15とV相アーム下ダイオード19を経由して流れ、スナバコンデンサ15を充電する。しかし、負荷電流が小さいためにスナバコンデンサ15の電圧(U相アーム出力点の電位)が直流電源回路2の正母線電位に到達せず、この状態でU相アーム上スイッチ11がターンオンすると、スナバコンデンサ15への突入充電電流が流れて、大きな損失が発生する(期間8a1、動作モード9f1)。   Next, the ON / OFF state of each switching element, the applied voltage to the load circuit 23, and the load current flowing through the load circuit 23 when heating output is suppressed in half-bridge energization driving will be described with reference to FIGS. 8b and 8c. To do. FIG. 8B shows an operating state in which the current-carrying rate of the U-phase upper switch is slightly smaller than that in FIG. 8A. In the periods 8a to 8d, the ON / OFF state of the U-phase upper / lower switch and the V-phase upper / lower switch and the direction of the load current are described in FIG. This is almost the same state. From the state of period 8d (U-phase upper switch: off, U-phase lower switch: on, V-phase upper switch: off, V-phase lower switch: on, load current from V-phase arm 10 to U-phase arm 9), U-phase When the lower arm is turned off, the period 8e in FIG. 8b (mode 9e in FIG. 9) is entered, and the load current flows through the U-phase snubber capacitor 15 and the V-phase arm lower diode 19 to charge the snubber capacitor 15. However, since the load current is small, the voltage of the snubber capacitor 15 (the potential of the U-phase arm output point) does not reach the positive bus potential of the DC power supply circuit 2, and if the U-phase arm upper switch 11 is turned on in this state, the snubber An inrush charging current flows to the capacitor 15 and a large loss occurs (period 8a1, operation mode 9f1).

さらに、U相上スイッチの通電率を小さくした動作状態(図8c)では、U相アーム上スイッチ11とV相アーム下スイッチ17がオン状態で、U相アーム9からV相アーム10の方向に負荷電流が流れている状態(期間8a、モード9a)から、U相アーム上スイッチ11がターンオフして、負荷回路23に流れる電流がU相アーム9のスナバコンデンサ15およびV相アーム下スイッチ17を経由して流れる期間8b(図9aのモード9b)の状態に移行するか、負荷電流が小さいためにスナバコンデンサ15が放電してU相アーム出力点電位が直流電源回路2の負母線電位まで低下する前に、U相アーム下スイッチ12がターンオンすると、スナバコンデンサ15に残っていた電荷を放電電流が流れ(図9aのモード9c1)、U相アーム下スイッチ12にターンオン損失が発生する。その後、期間8c(図9aのモード9c)を経由して負荷電流が転流した期間8d(図9bのモード9d)の状態になるが、さらに負荷電流の転流した状態(モード9d1)となる。ここで、U相アーム下スイッチ12がターンオフするが、このとき下スイッチには電流が流れていないのでターンオフ損失は発生しない(図9cのモード9e2)が、次いでU相アーム上スイッチ11がターンオンするとスナバコンデンサ15への突入電流および負荷電流がスイッチに流れ、大きなスイッチング損失が発生(図9cのモード9f1)した後、モード9aの状態に戻る。   Further, in the operating state (FIG. 8 c) in which the energization rate of the U-phase upper switch is reduced, the U-phase arm upper switch 11 and the V-phase arm lower switch 17 are in the on state, and the direction from the U-phase arm 9 to the V-phase arm 10. From the state where the load current is flowing (period 8a, mode 9a), the U-phase arm upper switch 11 is turned off, and the current flowing through the load circuit 23 causes the snubber capacitor 15 of the U-phase arm 9 and the V-phase arm lower switch 17 to turn off. Transition to the state of the flowing period 8b (mode 9b in FIG. 9a), or because the load current is small, the snubber capacitor 15 is discharged and the U-phase arm output point potential drops to the negative bus potential of the DC power supply circuit 2 When the U-phase arm lower switch 12 is turned on before the discharge, the discharge current flows through the charge remaining in the snubber capacitor 15 (mode 9c1 in FIG. 9a), and the U-phase Turn-on loss is generated in the arm under the switch 12. After that, the load current commutates through the period 8c (mode 9c in FIG. 9a), and the load current commutates (mode 9d1). . Here, the U-phase arm lower switch 12 is turned off. At this time, since no current flows through the lower switch, no turn-off loss occurs (mode 9e2 in FIG. 9c), and then when the U-phase arm upper switch 11 is turned on. The inrush current and load current to the snubber capacitor 15 flow through the switch, and after a large switching loss occurs (mode 9f1 in FIG. 9c), the mode 9a is restored.

上記のように低加熱出力にするための低通電率動作では、フルブリッジ駆動、ハーフブリッジ駆動の何れにおいても、スイッチターンオン時におけるスナバコンデンサの充放電電流により、スイッチング損失が増大して効率が悪化したり、スイッチング素子にダメージを与える問題が生じるので、通電率の最低限度を設けて制御する必要がある。この場合、フルブリッジ駆動で出力可能な最小火力は、標準的な20cm径の鍋において約200〜300Wとなる。一方、ハーフブリッジ駆動では、フルブリッジ駆動と同じ通電率で1/4〜1/2の加熱出力となるので、最小加熱出力を100W程度以下とすることができ、連続通電での保温加熱、とろ火加熱を可能とすることができる。   In the low current ratio operation for low heating output as described above, the switching loss increases and the efficiency deteriorates due to the charging / discharging current of the snubber capacitor at the time of switch turn-on in both full-bridge driving and half-bridge driving. Or a problem of damaging the switching element. Therefore, it is necessary to control by providing a minimum degree of energization. In this case, the minimum thermal power that can be output by the full bridge drive is about 200 to 300 W in a standard 20 cm diameter pan. On the other hand, in the half bridge drive, the heating output is 1/4 to 1/2 at the same energization rate as in the full bridge drive, so the minimum heating output can be reduced to about 100 W or less, the heat insulation heating with continuous energization, and the fire. Heating can be possible.

次に、加熱出力制御手段28がフルブリッジ通電率制御とハーフブリッジ通電率制御を切り替えて行う加熱出力制御処理の一例を、図10のフローチャートを用いて説明する。図10において、まずフルブリッジ駆動かハーフブリッジ駆動か動作モードを判定し(ステップ1)、フルブリッジモードであった場合には負荷回路電流検出手段24で検出した負荷電流が過大電流か否か(渦電流閾値を超えるか否か)を判断し(ステップ2)、過大電流でなければ火力設定手段27で使用者に設定された設定火力と、入力電流検出手段6および入力電圧検出手段7の検出値から求めた入力電力と比較して(ステップ3)、入力電力が小さい場合には上スイッチの通電率が上限(50%)未満か否か判断し(ステップ4)、通電率が上限未満であれば上スイッチ通電率を増加させる(ステップ5)。   Next, an example of a heating output control process performed by the heating output control means 28 by switching between full-bridge energization control and half-bridge energization control will be described with reference to the flowchart of FIG. In FIG. 10, first, the operation mode of full-bridge driving or half-bridge driving is determined (step 1). If the operation mode is full-bridge mode, whether or not the load current detected by the load circuit current detecting means 24 is an excessive current ( Whether or not the eddy current threshold is exceeded is determined (step 2). If the current is not excessive, the set thermal power set by the user in the thermal power setting means 27 and the detection of the input current detection means 6 and the input voltage detection means 7 are detected. Compared with the input power obtained from the value (step 3), if the input power is small, it is determined whether or not the energization rate of the upper switch is less than the upper limit (50%) (step 4). If there is, the upper switch energization rate is increased (step 5).

ステップ2で負荷電流が過大電流であると判断した場合、および、ステップ3で設定火力より入力電力の方が大きいと判断した場合には、上スイッチ通電率が下限値より大きいか否か判断する(ステップ6)。この上スイッチ通電率の下限値は、上記で説明したスナバコンデンサ15、20への突入電流等によりスイッチング素子が破壊してしまわないレベルに設定するものとする。上スイッチ通電率が下限値より大きい場合には、上スイッチ通電率を減少させる(ステップ7)。上スイッチ通電率が下限値に到達していた場合には、動作モードをハーフブリッジモードに切り替え(ステップ8)、上スイッチ通電率を2倍(但し、通電率の上限は50%)にする(ステップ9)。   If it is determined in step 2 that the load current is an excessive current, and if it is determined in step 3 that the input power is larger than the set heating power, it is determined whether the upper switch energization rate is greater than the lower limit value. (Step 6). The lower limit value of the upper switch energization rate is set to a level at which the switching element is not destroyed by the inrush current to the snubber capacitors 15 and 20 described above. If the upper switch energization rate is larger than the lower limit value, the upper switch energization rate is decreased (step 7). If the upper switch energization rate has reached the lower limit, the operation mode is switched to the half-bridge mode (step 8), and the upper switch energization rate is doubled (however, the upper limit of the energization rate is 50%) ( Step 9).

ステップ1でハーフブリッジモードあった場合にも、負荷回路電流検出手段24で検出した負荷電流が過大電流か否か(渦電流閾値を超えるか否か)を判断し(ステップ10)、過大電流でなければ火力設定手段27で使用者に設定された設定火力と、入力電流検出手段6および入力電圧検出手段7の検出値から求めた入力電力と比較して(ステップ11)、入力電力が小さい場合には上スイッチの通電率が上限(50%)未満か否か判断し(ステップ12)、通電率が上限未満であれば上スイッチ通電率を増加させる(ステップ13)。上スイッチ通電率が上限値に到達していた場合には、動作モードをフルブリッジモードに切り替え(ステップ14)、上スイッチ通電率を1/4倍にする(ステップ15)。   Even in the case of the half-bridge mode in Step 1, it is determined whether or not the load current detected by the load circuit current detecting means 24 is an excessive current (whether or not the eddy current threshold is exceeded) (Step 10). If there is no input power, the setting power set by the user in the heating power setting means 27 is compared with the input power obtained from the detected values of the input current detection means 6 and the input voltage detection means 7 (step 11). Is determined whether or not the energization rate of the upper switch is less than the upper limit (50%) (step 12). If the energization rate is less than the upper limit, the upper switch energization rate is increased (step 13). If the upper switch energization rate has reached the upper limit, the operation mode is switched to the full bridge mode (step 14), and the upper switch energization rate is set to ¼ (step 15).

ステップ11で設定火力より入力電力の方が大きいと判断した場合には、上スイッチ通電率が下限値より大きいか否か判断する(ステップ16)。この上スイッチ通電率の下限値は、上記で図8、図9を用いて説明したU相スナバコンデンサ15への突入電流等による損失でスイッチング素子が破壊してしまわないレベルに設定するものとする。上スイッチ通電率が下限値より大きい場合には、上スイッチ通電率を減少させる(ステップ17)。また、ステップ10で負荷電流が過大電流であると判断した場合、上スイッチ通電率が下限値より大きいか否か判断を行い(ステップ18)、上スイッチ通電率が下限値より大きい場合には、上スイッチ通電率を減少させ(ステップ19)、上スイッチ通電率が下限値に到達していた場合には不適正な負荷として加熱動作を停止する(インバータ停止)(ステップ20)。   When it is determined in step 11 that the input power is larger than the set thermal power, it is determined whether or not the upper switch energization rate is greater than the lower limit value (step 16). The lower limit value of the upper switch energization rate is set to a level at which the switching element is not destroyed by the loss due to the inrush current to the U-phase snubber capacitor 15 described with reference to FIGS. 8 and 9 above. . If the upper switch energization rate is larger than the lower limit value, the upper switch energization rate is decreased (step 17). If it is determined in step 10 that the load current is an excessive current, it is determined whether or not the upper switch energization rate is greater than the lower limit value (step 18). The upper switch energization rate is decreased (step 19), and if the upper switch energization rate has reached the lower limit value, the heating operation is stopped as an inappropriate load (inverter stop) (step 20).

以上のように、スイッチング損失が大きくなり加熱効率が低下する低加熱出力(低通電率)をハーフブリッジ駆動に切り替えることによりスイッチング損失を低減し、より小さい加熱出力まで高効率で動作させることができる。   As described above, the switching loss is reduced by switching the low heating output (low energization rate), in which the switching loss is increased and the heating efficiency is lowered, to the half bridge drive, and the operation can be performed with high efficiency up to a smaller heating output. .

次に図11のフローチャートを用いて、設定火力に応じてフルブリッジ駆動とハーフブリッジ駆動を切り替える加熱出力制御処理の例を説明する。図11において、負荷回路電流検出手段24で検出した負荷電流が過大電流か否か(渦電流閾値を超えるか否か)を判断し(ステップ1)、過大電流であった場合には火力設定手段27で設定された設定火力を、より低い設定火力に補正する(ステップ2)。次に、フルブリッジ駆動かハーフブリッジ駆動か動作モードを判定し(ステップ3)、フルブリッジ駆動であった場合には設定火力(ステップ2で補正された場合には補正後設定火力、以下同じ)とハーフブリッジ駆動への切り替え火力を比較する(ステップ4)。   Next, an example of a heating output control process for switching between full-bridge driving and half-bridge driving according to the set thermal power will be described using the flowchart of FIG. In FIG. 11, it is determined whether or not the load current detected by the load circuit current detecting means 24 is an excessive current (whether or not the eddy current threshold is exceeded) (step 1). The set thermal power set at 27 is corrected to a lower set thermal power (step 2). Next, it is determined whether the operation mode is full bridge driving or half bridge driving (step 3). If it is full bridge driving, the set thermal power (if corrected in step 2 is the corrected thermal power, the same applies hereinafter). And the switching thermal power to the half-bridge drive are compared (step 4).

設定火力が切り替え火力以下の場合には、動作モードをハーフブリッジ駆動に切り替え(ステップ5)、上スイッチ通電率をA倍(但し、A倍後の上スイッチ通電率は50%以下とする)とする(ステップ6)。Aは2〜4の数で、式(6)の関係をおおよそ満たす値としてもよいし、また、固定の数値としてもよい。ステップ3でハーフブリッジ駆動と判定された場合には、設定火力とフルブリッジ切り替え火力を比較し(ステップ7)、設定火力が切り替え火力以上であれば、動作モードをフルブリッジ駆動に切り替え(ステップ8)、上スイッチ通電率をB倍とする(ステップ9)。Bは1/4〜1/2の数で、式(6)の関係をおおよそ満たす値としてもよいし、また、固定の数値としてもよい。   When the set thermal power is less than or equal to the switching thermal power, the operation mode is switched to half-bridge driving (step 5), and the upper switch energization rate is A times (however, the upper switch energization rate after A times is 50% or less) (Step 6). A is a number from 2 to 4, and may be a value that approximately satisfies the relationship of Expression (6), or may be a fixed numerical value. When it is determined in step 3 that half-bridge driving is performed, the set thermal power and the full-bridge switching thermal power are compared (step 7). If the set thermal power is equal to or higher than the switching thermal power, the operation mode is switched to full-bridge driving (step 8). ), The upper switch energization rate is set to B times (step 9). B is a number of ¼ to ½, and may be a value that approximately satisfies the relationship of Expression (6), or may be a fixed numerical value.

以上のステップで動作モードが確定すると、設定火力と入力電流検出手段6および入力電圧検出手段7の検出値から求めた入力電力と比較して(ステップ10)、入力電力が小さい場合には上スイッチの通電率が上限(50%)未満か否か判断し(ステップ11)、通電率が上限未満であれば上スイッチ通電率を増加させる(ステップ12)。ステップ10で設定火力より入力電力の方が大きい場合には、上スイッチ通電率を下限値と比較して(ステップ13)、下限値より大きい場合には、上スイッチ通電率を減少させる(ステップ14)。   When the operation mode is determined by the above steps, the set power is compared with the input power obtained from the detected values of the input current detection means 6 and the input voltage detection means 7 (step 10). When the input power is small, the upper switch Is determined to be less than the upper limit (50%) (step 11). If the energization rate is less than the upper limit, the upper switch energization rate is increased (step 12). When the input power is larger than the set thermal power at step 10, the upper switch energization rate is compared with the lower limit value (step 13), and when larger than the lower limit value, the upper switch energization rate is decreased (step 14). ).

以上のように、スイッチング損失が大きくなり加熱効率が低下する低加熱出力(低通電率)をハーフブリッジ駆動に切り替えることによりスイッチング損失を低減し、より小さい加熱出力まで高効率で動作させることができる。   As described above, the switching loss is reduced by switching the low heating output (low energization rate), in which the switching loss is increased and the heating efficiency is lowered, to the half bridge drive, and the operation can be performed with high efficiency up to a smaller heating output. .

次に、出力電流やスイッチ通電率に応じてフルブリッジ駆動とハーフブリッジ駆動を切り替える加熱出力制御処理の例を図12のフローチャートを用いて説明する。図12において、負荷回路電流検出手段24で検出した負荷電流が過大電流か否か(渦電流閾値を超えるか否か)を判断し(ステップ1)、過大電流であった場合には火力設定手段27で設定された設定火力を、より低い設定火力に補正する(ステップ2)。次に、フルブリッジ駆動かハーフブリッジ駆動か動作モードを判定し(ステップ3)、フルブリッジ駆動であった場合には、負荷回路電流検出手段24で検出された出力電流が所定値(出力制限閾値1)以下か否か判断し(ステップ4)、出力電流が所定値(出力制限閾値1)以下である場合には上スイッチの通電率が所定値(ハーフブリッジ切替通電率)以下か判断し(ステップ5)、通電率が小さければハーフブリッジ駆動モードに切り替え(ステップ6)、上スイッチ通電率をA(2〜4)倍にする(ステップ7)。但し、上スイッチ通電率の上限は50%とする。一方、ステップ4で出力電流が所定値(出力制限閾値1)より大きい場合や、ステップ5で上スイッチの通電率がハーフブリッジ切替通電率以上の場合には、駆動モードの切替を行わない。   Next, an example of the heating output control process for switching between full-bridge driving and half-bridge driving according to the output current and switch energization rate will be described with reference to the flowchart of FIG. In FIG. 12, it is determined whether or not the load current detected by the load circuit current detection means 24 is an excessive current (whether or not the eddy current threshold is exceeded) (step 1). The set thermal power set at 27 is corrected to a lower set thermal power (step 2). Next, it is determined whether the operation mode is full bridge driving or half bridge driving (step 3). If the driving mode is full bridge driving, the output current detected by the load circuit current detecting means 24 is a predetermined value (output limit threshold value). 1) It is determined whether or not (step 4). If the output current is equal to or less than a predetermined value (output limit threshold 1), it is determined whether or not the energization rate of the upper switch is equal to or less than a predetermined value (half bridge switching energization rate) ( Step 5) If the energization rate is small, the mode is switched to the half-bridge drive mode (Step 6), and the upper switch energization rate is multiplied by A (2-4) (Step 7). However, the upper limit of the upper switch energization rate is 50%. On the other hand, when the output current is larger than the predetermined value (output limit threshold 1) at step 4 or when the energization rate of the upper switch is equal to or higher than the half-bridge switching energization rate at step 5, the drive mode is not switched.

ステップ3で動作モードがハーフブリッジ駆動モードであった場合には、上スイッチ通電率が上限(50%)以上になっているか判断し(ステップ8)、通電率が上限以上であれば出力電流がフルブリッジ駆動に切替可能な電流レベル(出力制限閾値2)未満か判断し(ステップ9)、フルブリッジに切替可能な電流未満であればフルブリッジ駆動モードに切り替える(ステップ10)とともに、上スイッチ通電率を所定値(1/4〜1/2)倍とする(ステップ11)。ステップ8で上スイッチ通電率が上限に達していない場合や、ステップ9で出力電流が所定値(出力制限閾値2)以上であった場合には駆動モードの切替を行わず、火力調整のステップに移行する。   If the operation mode is the half-bridge drive mode in step 3, it is determined whether the upper switch energization rate is equal to or higher than the upper limit (50%) (step 8). It is determined whether or not the current level (output limit threshold 2) can be switched to full bridge drive (step 9). If the current level is less than the full bridge drive, the mode is switched to full bridge drive mode (step 10) and the upper switch is energized. The rate is multiplied by a predetermined value (1/4 to 1/2) (step 11). If the upper switch energization rate does not reach the upper limit in step 8 or if the output current is greater than or equal to a predetermined value (output limit threshold 2) in step 9, the drive mode is not switched and the heating power adjustment step is performed. Transition.

上記のステップ3〜11で動作モードが確定すると、火力設定手段27で設定された火力と、入力電流検出手段6と入力電圧検出手段7による検出値から算出された入力電力を比較し(ステップ12)、入力電力が小さい場合には上スイッチの通電率が上限か判断し(ステップ13)、上限でなければ通電率を増加させる(ステップ14)。また、ステップ12で入力電力が設定火力より大きい場合には、上スイッチ通電率を予め設定してある通電率の下限値と比較し(ステップ15)、下限値より大きければ通電率を減少させる(ステップ16)。   When the operation mode is determined in the above steps 3 to 11, the thermal power set by the thermal power setting means 27 is compared with the input power calculated from the detection values by the input current detection means 6 and the input voltage detection means 7 (step 12). When the input power is small, it is determined whether the upper switch energization rate is the upper limit (step 13), and if not, the energization rate is increased (step 14). If the input power is greater than the set heating power in step 12, the upper switch energization rate is compared with a preset lower limit value of the energization rate (step 15), and if greater than the lower limit value, the energization rate is decreased ( Step 16).

以上のように制御することにより、低加熱出力時にスナバコンデンサへの充放電電流等によりスイッチング損失が大きくなり、加熱効率が低下するのをハーフブリッジ駆動に切り替えることにより回避して、より小さい加熱出力まで高効率で動作させることができる。   By controlling as described above, the switching loss increases due to the charging / discharging current to the snubber capacitor at the time of low heating output, and the decrease in heating efficiency is avoided by switching to the half bridge drive, and the smaller heating output Can be operated with high efficiency.

なお、上記説明では、出力電流とスイッチ通電率の両方の条件によりフルブリッジ駆動とハーフブリッジ駆動を切り替えるように制御した例を示したが、出力電流、あるいはスイッチ通電率の一方の条件からフルブリッジ駆動とハーフブリッジ駆動を切り替えるようにしてもよい。また、出力電流やスイッチ通電率だけでなく、設定火力や入力電力、入力電流についても出力電流やスイッチ通電率と相関があるので、それらの何れか一つ、あるいはその複数の組み合わせにより判断して切り替えるようにしてもよい。   In the above description, an example has been shown in which control is performed so that full-bridge driving and half-bridge driving are switched according to both conditions of output current and switch energization rate. Switching between driving and half-bridge driving may be performed. Also, not only the output current and switch energization rate, but also the set heating power, input power, and input current are correlated with the output current and switch energization rate, so it is determined by one or a combination of them. You may make it switch.

実施の形態2.
図13は、この発明を実施するための実施の形態2における誘導加熱調理器の構成を示すブロック図であり、図14は実施の形態2の加熱出力制御処理を説明するためのフローチャート、図15はハーフブリッジ駆動時のインバータ回路の各スイッチング素子のスイッチングの様子と、インバータ回路および負荷回路に流れる電流の様子をモードに分けて示した図である。
Embodiment 2. FIG.
FIG. 13 is a block diagram showing the configuration of the induction heating cooker in the second embodiment for carrying out the present invention, and FIG. 14 is a flowchart for explaining the heating output control process in the second embodiment, FIG. FIG. 4 is a diagram showing a state of switching of each switching element of the inverter circuit during half-bridge driving and a state of current flowing through the inverter circuit and the load circuit, divided into modes.

図13において、実施の形態1の図1と同一または相当部分については同じ記号を付し、説明を省略する。この実施の形態2では、フルブリッジ駆動の動作は実施の形態1と同様に動作する。ハーフブリッジ駆動動作では、インバータ回路8のV相アーム10を固定駆動し、U相アーム9を高周波駆動するが、ハーフブリッジ動作で高周波駆動されるU相アーム出力点に接続されたスナバコンデンサ15を切り離すスナバコンデンサ切り替え手段29を備えている。   In FIG. 13, the same or corresponding parts as those in FIG. 1 of the first embodiment are denoted by the same reference numerals, and the description thereof is omitted. In the second embodiment, the full bridge drive operation is the same as in the first embodiment. In the half-bridge driving operation, the V-phase arm 10 of the inverter circuit 8 is fixedly driven and the U-phase arm 9 is driven at a high frequency, but a snubber capacitor 15 connected to the U-phase arm output point driven at a high frequency by the half-bridge operation is provided. Snubber capacitor switching means 29 for separating is provided.

次に、図14のフローチャートに基づき、この実施の形態2の加熱出力制御処理の一例について説明する。まず最初に、負荷回路電流検出手段24で検出した負荷電流が過大電流か否か判断し(ステップ1)、過大電流であった場合には火力設定手段27で設定された設定火力を、より低い設定火力に補正する(ステップ2)。次に、フルブリッジ駆動かハーフブリッジ駆動か動作モードを判定し(ステップ3)、フルブリッジ駆動であった場合には設定火力(ステップ2で補正された場合には補正後設定火力、以下同じ)とハーフブリッジ駆動への切り替え火力を比較する(ステップ4)。設定火力が切り替え火力以下の場合には、動作モードをハーフブリッジ駆動に切り替え(ステップ5)、上スイッチ通電率を2倍とする(ステップ6)。ステップ3でハーフブリッジ駆動であった場合には、設定火力とフルブリッジ切り替え火力を比較し(ステップ7)、設定火力が切り替え火力以上であれば、動作モードをフルブリッジ駆動に切り替え(ステップ8)、上スイッチ通電率を1/4倍とし(ステップ9)、スナバコンデンサ切り替え手段29によりU相スナバコンデンサ15を接続する(ステップ10)。   Next, an example of the heating output control process of the second embodiment will be described based on the flowchart of FIG. First, it is determined whether or not the load current detected by the load circuit current detection unit 24 is an excessive current (step 1). If the load current is an excessive current, the set thermal power set by the thermal power setting unit 27 is set lower. Correction is made to the set heating power (step 2). Next, it is determined whether the operation mode is full bridge driving or half bridge driving (step 3). If it is full bridge driving, the set thermal power (if corrected in step 2 is the corrected thermal power, the same applies hereinafter). And the switching thermal power to the half-bridge drive are compared (step 4). When the set thermal power is less than or equal to the switching thermal power, the operation mode is switched to half-bridge driving (step 5), and the upper switch energization rate is doubled (step 6). If half bridge driving is selected in step 3, the set thermal power and the full bridge switching thermal power are compared (step 7). If the set thermal power is equal to or higher than the switching thermal power, the operation mode is switched to full bridge driving (step 8). The upper switch energization ratio is set to 1/4 (step 9), and the U-phase snubber capacitor 15 is connected by the snubber capacitor switching means 29 (step 10).

ステップ10の後、および、ステップ4で設定火力がハーフブリッジ切り替え火力より大きかった場合には、フルブリッジ駆動モードとして設定火力と入力電流検出手段6および入力電圧検出手段7の検出値から求めた入力電力と比較して(ステップ11)、入力電力が小さい場合には上スイッチの通電率が上限(50%)未満か否か判断し(ステップ12)、通電率が上限未満であれば上スイッチ通電率を増加させる(ステップ13)。ステップ11で設定火力より入力電力の方が大きい場合には、上スイッチ通電率を下限値と比較して(ステップ14)、下限値より大きい場合には、上スイッチ通電率を減少させる(ステップ15)。   After step 10 and when the set thermal power is larger than the half-bridge switching thermal power in step 4, the input obtained from the set thermal power and the detected values of the input current detection means 6 and the input voltage detection means 7 as the full bridge drive mode. Compared with the power (step 11), when the input power is small, it is determined whether the energization rate of the upper switch is less than the upper limit (50%) (step 12). The rate is increased (step 13). If the input power is larger than the set thermal power in step 11, the upper switch energization rate is compared with the lower limit value (step 14). If the input power is larger than the lower limit value, the upper switch energization rate is decreased (step 15). ).

また、ステップ6の後、および、ステップ7で設定火力がフルブリッジ切り替え火力より小さかった場合には、ハーフブリッジ駆動モードとして負荷回路電流検出手段24で検出した負荷回路23に流れる出力電流とスナバコンデンサ切離し閾値を比較して(ステップ16)、出力電流が閾値よりも小さい場合にはスナバコンデンサ切り替え手段29を制御してスナバコンデンサ15を切り離し(ステップ17)、負荷電流が閾値以上であればスナバコンデンサ切り替え手段29を制御してスナバコンデンサ15を接続する(ステップ18)。次いで、設定火力と入力電流検出手段6および入力電圧検出手段7の検出値から求めた入力電力と比較して(ステップ19)、入力電力が小さい場合には上スイッチの通電率が上限(50%)未満か否か判断し(ステップ20)、通電率が上限未満であれば上スイッチ通電率を増加させる(ステップ21)。また、ステップ19で設定火力より入力電力の方が大きい場合には、上スイッチ通電率を下限値と比較して(ステップ22)、下限値より大きい場合には、上スイッチ通電率を減少させる(ステップ23)。   Further, after step 6 and when the set thermal power is smaller than the full bridge switching thermal power in step 7, the output current flowing through the load circuit 23 detected by the load circuit current detection means 24 and the snubber capacitor as the half bridge drive mode The separation threshold is compared (step 16). If the output current is smaller than the threshold, the snubber capacitor switching means 29 is controlled to disconnect the snubber capacitor 15 (step 17). If the load current is equal to or greater than the threshold, the snubber capacitor The snubber capacitor 15 is connected by controlling the switching means 29 (step 18). Next, compared with the input power obtained from the set thermal power and the detected values of the input current detection means 6 and the input voltage detection means 7 (step 19), when the input power is small, the upper switch energization rate is 50% ) (Step 20), and if the energization rate is less than the upper limit, the upper switch energization rate is increased (step 21). If the input power is larger than the set thermal power in step 19, the upper switch energization rate is compared with the lower limit value (step 22). If the input power is larger than the lower limit value, the upper switch energization rate is decreased ( Step 23).

以上のように、ハーフブリッジ駆動状態において、スナバコンデンサ15を接続、切り離しを行うが、インバータ回路8の各スイッチング素子のスイッチングの様子と、インバータ回路8および負荷回路23に流れる電流の様子を、図15a〜15dに従い、スナバコンデンサ15が接続されている場合と、切り離した場合とに分けて説明する。図15a〜15dのそれぞれにおいて、左側の(a)は、スナバコンデンサ15が接続されている場合を示しており、右側の(b)はスナバコンデンサ15を切り離した場合を示している。これらの図において、U相アームスナバコンデンサ15を切り離した(b)では、スナバコンデンサ15を図示しない。なお、フルブリッジ駆動状態については実施の形態1と同様であり、説明を省略する。   As described above, in the half-bridge driving state, the snubber capacitor 15 is connected and disconnected, but the switching state of each switching element of the inverter circuit 8 and the state of the current flowing through the inverter circuit 8 and the load circuit 23 are shown in FIG. According to 15a to 15d, the case where the snubber capacitor 15 is connected and the case where it is disconnected will be described separately. 15A to 15D, the left side (a) shows a case where the snubber capacitor 15 is connected, and the right side (b) shows a case where the snubber capacitor 15 is disconnected. In these drawings, the snubber capacitor 15 is not shown in (b) where the U-phase arm snubber capacitor 15 is disconnected. The full bridge drive state is the same as that of the first embodiment, and the description thereof is omitted.

図15aの(a)モード15aは、U相アーム上スイッチ11がオン、V相アーム下スイッチ17がオンした状態で、負荷回路23には直流電源回路の正負母線電圧(E)が印加され、U相アーム9からV相アーム10の方向へ負荷回路23に出力電流が流れている状態である。U相アーム上スイッチ11がターンオフすると、モード15b0の状態となり、負荷回路23に流れる電流は、U相アーム9のスナバコンデンサ15およびV相アーム下スイッチ17を経由して流れ、U相アーム出力点電位はスナバコンデンサ15により低下するのが遅れるので、U相アーム上スイッチ11のターンオフ時のスイッチング損失が抑制されている。   In FIG. 15a, (a) mode 15a is such that the positive and negative bus voltage (E) of the DC power supply circuit is applied to the load circuit 23 with the U-phase arm upper switch 11 turned on and the V-phase arm lower switch 17 turned on. In this state, an output current flows from the U-phase arm 9 to the V-phase arm 10 in the load circuit 23. When the U-phase arm upper switch 11 is turned off, the mode 15b0 is entered, and the current flowing through the load circuit 23 flows via the snubber capacitor 15 of the U-phase arm 9 and the V-phase arm lower switch 17, and the U-phase arm output point Since the potential is delayed by the snubber capacitor 15, the switching loss when the U-phase arm upper switch 11 is turned off is suppressed.

一方、スナバコンデンサ15を切り離した図15aの(b)モード15a’の場合には、U相アーム上スイッチ11がターンオフすると、負荷電流は、U相アーム下ダイオード14およびV相アーム下スイッチ17を経由して流れ、U相アーム出力点電位はU相アームターンオフ時に急激な電圧低下が発生し、スナバコンデンサ15が接続されている(a)の場合と比較して大きなターンオフ損失がU相アーム上スイッチ11に発生するとともに、図15b(b)のモード15b’の状態となる。しかし、上スイッチ通電率が小さく、負荷回路23に流れる電流(出力電流)が小さい場合には、ターンオフ損失は大きいものにならない。   On the other hand, in the case of (b) mode 15a ′ of FIG. 15a in which the snubber capacitor 15 is disconnected, when the U-phase arm upper switch 11 is turned off, the load current is applied to the U-phase arm lower diode 14 and the V-phase arm lower switch 17. The U-phase arm output point potential suddenly drops when the U-phase arm is turned off, and the turn-off loss on the U-phase arm is larger than that in the case (a) where the snubber capacitor 15 is connected. It occurs in the switch 11 and enters the state of the mode 15b ′ in FIG. 15b (b). However, when the upper switch energization rate is small and the current (output current) flowing through the load circuit 23 is small, the turn-off loss does not become large.

スナバコンデンサ15が接続されている(a)の場合においても負荷電流によりスナバコンデンサ15の放電が行われ、U相アーム出力点電位が直流電源回路2の負母線電位まで低下すると、U相アーム下ダイオード14が導通して図15bの(a)モード15bの状態に移行するが、出力電流が小さい場合には、出力電流によるスナバコンデンサ15の放電が十分に行われず、U相アーム出力点電位が直流電源回路2の負母線電位に到達する前にU相アーム下スイッチ12がターンオンすると、U相アーム下スイッチ12を介してスナバコンデンサ15の残電荷を放電する電流が流れ、大きなターンオン損失が発生する(モード15c1)が、(b)にはスナバコンデンサ15が無いため、出力電流が小さい場合でもU相アーム下ダイオード14が導通した状態(モード15b’)でU相アーム下スイッチ12がターンオンする(モード15c’)ので、このようなターンオン損失は発生しない。   Even in the case (a) where the snubber capacitor 15 is connected, if the snubber capacitor 15 is discharged by the load current and the U-phase arm output point potential drops to the negative bus potential of the DC power supply circuit 2, the U-phase arm The diode 14 becomes conductive and shifts to the state of (a) mode 15b in FIG. 15b. However, when the output current is small, the snubber capacitor 15 is not sufficiently discharged by the output current, and the U-phase arm output point potential is If the U-phase arm lower switch 12 is turned on before reaching the negative bus potential of the DC power supply circuit 2, a current for discharging the remaining charge of the snubber capacitor 15 flows through the U-phase arm lower switch 12 and a large turn-on loss occurs. (Mode 15c1), but since there is no snubber capacitor 15 in (b), even if the output current is small, the U-phase arm lower diode Since state 14 is conductive (mode 15b ') U-phase arm under switch 12 is turned on at (mode 15c'), such turn-on loss is not generated.

次いで、負荷電流が転流してV相アーム10からU相アーム9の方向へ、U相アーム下スイッチ12とV相アーム下ダイオードを経由して流れる(モード15d)。この状態からU相アーム下スイッチ12がターンオフすると、スナバコンデンサ15が接続された(a)では、図15cに示すように負荷回路23に流れる出力電流はU相スナバコンデンサ15およびV相下ダイオード19を経由して流れ(モード15e)、U相アーム出力点電位はゆっくり上昇するので、U相アーム下スイッチ12のターンオフ損失は小さくなる。   Next, the load current commutates and flows from the V-phase arm 10 to the U-phase arm 9 via the U-phase arm lower switch 12 and the V-phase arm lower diode (mode 15d). When the U-phase arm lower switch 12 is turned off from this state, when the snubber capacitor 15 is connected (a), the output current flowing through the load circuit 23 is the U-phase snubber capacitor 15 and the V-phase lower diode 19 as shown in FIG. Since the U-phase arm output point potential rises slowly (mode 15e), the turn-off loss of the U-phase arm lower switch 12 becomes small.

一方、スナバコンデンサ15が切離された(b)では、負荷回路23に流れる出力電流はU相アーム下スイッチ12がターンオフすると同時にU相アーム上ダイオード13が導通することになり(モード15e1’)、U相アーム出力点電位は速く上昇するので、U相アーム下スイッチ12のターンオフ損失は(a)の場合と比べて大きくはなるが、出力電流が小さい場合には大きなものとはならない。(a)において出力電流によりスナバコンデンサ15が充電して直流電源回路2の正母線電位に到達すると、U相アーム上ダイオード13が導通して、モード15e1(図15d)の状態になる。この状態から、U相アーム上スイッチ11がターンオンすればモード15f(図15d)となり、負荷回路23に流れる出力電流が転流すればモード15a(図15a)となる。   On the other hand, when the snubber capacitor 15 is disconnected (b), the output current flowing through the load circuit 23 is that the U-phase arm lower switch 12 is turned off and the U-phase arm upper diode 13 becomes conductive (mode 15e1 ′). Since the U-phase arm output point potential rises quickly, the turn-off loss of the U-phase arm lower switch 12 is larger than that in the case (a), but not large when the output current is small. When the snubber capacitor 15 is charged by the output current in (a) and reaches the positive bus potential of the DC power supply circuit 2, the U-phase arm upper diode 13 becomes conductive, and the mode 15e1 (FIG. 15d) is entered. From this state, when the U-phase arm upper switch 11 is turned on, the mode 15f (FIG. 15d) is established, and when the output current flowing through the load circuit 23 is commutated, the mode 15a (FIG. 15a) is established.

なお、低加熱出力にするために上スイッチの通電率を小さくしている場合には、U相アーム下スイッチ12の通電時間が長くなるので、モード15dの状態からさらに出力電流が転流して、負荷回路23に流れる電流がU相下ダイオード14とV相下スイッチ17を経由して流れるモード15d1の状態になる場合がある。この状態からU相アーム下スイッチ12がターンオフすると、スイッチには電流が流れていない状態でターンオフすることになるので(a)(b)何れもターンオフ損失は発生することなくモード15e2の状態に移行する。この状態からU相アーム上スイッチ11がターンオンすると、スナバコンデンサ15を接続した(a)ではスナバコンデンサ15への充電電流と出力電流がU相上スイッチ11に流れ(モード15a0)、大きなターンオン損失が発生するが、(b)ではU相アーム上スイッチ11がターンオン時に流れる電流は負荷回路23に流れる出力電流のみなので、出力電流が小さい場合には大きなターンオン損失は発生しない。   In addition, when the energization rate of the upper switch is reduced in order to obtain a low heating output, since the energization time of the U-phase arm lower switch 12 becomes longer, the output current further commutates from the state of the mode 15d, There is a case where the current flowing through the load circuit 23 is in a mode 15d1 in which the current flows through the U-phase lower diode 14 and the V-phase lower switch 17. When the U-phase lower arm switch 12 is turned off from this state, the switch is turned off while no current is flowing through the switch. Therefore, both of (a) and (b) shift to the mode 15e2 state without any turn-off loss. To do. When the U-phase arm upper switch 11 is turned on from this state, when the snubber capacitor 15 is connected (a), the charging current and the output current to the snubber capacitor 15 flow to the U-phase upper switch 11 (mode 15a0), and a large turn-on loss occurs. However, in (b), since the current that flows when the U-phase arm upper switch 11 is turned on is only the output current that flows through the load circuit 23, no large turn-on loss occurs when the output current is small.

以上のように、低加熱出力とするために上スイッチ11を小さくして負荷回路23に流れる出力電流を抑制している場合には、U相アーム上スイッチ11のターンオンスイッチング時にスナバコンデンサ15を充電する突入電流が流れるため、大きなターンオン損失が発生する。また、出力電流が小さいためにU相アーム下スイッチ12のターンオン時にスナバコンデンサ15に残留電荷があり、その放電電流が下アームスイッチに流れて大きなターンオン損失が発生する問題点があったが、出力電流が小さい場合にはスナバコンデンサ15を切離すことにより、スイッチの損失を低減し、スイッチング素子へのダメージを防止している。   As described above, when the upper switch 11 is made small to suppress the output current flowing through the load circuit 23 in order to obtain a low heating output, the snubber capacitor 15 is charged when the U-phase arm upper switch 11 is turned on. A large turn-on loss occurs because an inrush current flows. In addition, since the output current is small, there is a problem that there is a residual charge in the snubber capacitor 15 when the U-phase arm lower switch 12 is turned on, and the discharge current flows to the lower arm switch, resulting in a large turn-on loss. When the current is small, the snubber capacitor 15 is disconnected to reduce the loss of the switch and prevent the switching element from being damaged.

なお、上記実施の形態2では、ハーフブリッジ動作において出力電流によりスナバコンデンサ15を切離すように制御する例を示したが、設定火力や通電率に応じてスナバコンデンサ15を切離すようにしたり、ハーフブリッジ動作はフルブリッジ動作と比較して出力電流が小さくなるので、ハーフブリッジ動作ではスナバコンデンサ15を必ず切離して動作させる構成としてもよい。   In the second embodiment, the example in which the snubber capacitor 15 is controlled to be disconnected by the output current in the half-bridge operation is shown. However, the snubber capacitor 15 may be disconnected according to the set heating power and the energization rate. Since the half-bridge operation has a smaller output current than the full-bridge operation, the snubber capacitor 15 may be operated without fail in the half-bridge operation.

実施の形態3.
図16は、この発明を実施するための実施の形態3における誘導加熱調理器の構成を示すブロック図であり、図において、実施の形態1の図1と同一または相当部分については同じ記号を付し、説明を省略する。上記実施の形態1は、インバータ回路8の各相アームに接続されたスナバコンデンサ15、20を同等容量としていたのに対し、この実施の形態3は、2つアームで異なる容量のスナバコンデンサを接続するようにしたものである。ここでは、具体的には図1のスナバコンデンサ15を、V相スナバコンデンサ20の容量より小さいスナバコンデンサ30に代えたものとして以下の説明を行う。
Embodiment 3 FIG.
FIG. 16 is a block diagram showing the configuration of the induction heating cooker according to the third embodiment for carrying out the present invention. In the figure, the same or corresponding parts as those in FIG. The description is omitted. In the first embodiment, the snubber capacitors 15 and 20 connected to the respective phase arms of the inverter circuit 8 have equivalent capacities, whereas in the third embodiment, snubber capacitors having different capacities are connected in the two arms. It is what you do. Specifically, the following description will be given assuming that the snubber capacitor 15 in FIG. 1 is replaced with a snubber capacitor 30 having a smaller capacity than the V-phase snubber capacitor 20.

この実施の形態3におけるインバータ回路8の加熱出力動作は、高加熱出力時にはインバータ回路8の2つのアームを高周波駆動するフルブリッジ駆動を行うとともに、低加熱出力時には一方のアームを固定駆動するとともに、もう一方のアームを高周波駆動するハーフブリッジ駆動を行うが、フルブリッジ駆動ではU相アーム9およびV相アーム10の上下スイッチを略50%の通電率で駆動するとともに、U相アーム9・V相アーム10間の駆動タイミングの位相差(時間差)を変えることにより、負荷回路23に印加する電圧を調整して加熱出力を制御する。一方、ハーフブリッジ駆動では、高周波駆動するアームは実施の形態1と同様に上スイッチの通電率を調整して加熱出力制御を行う。   The heating output operation of the inverter circuit 8 in the third embodiment is a full-bridge drive that drives the two arms of the inverter circuit 8 at a high frequency during a high heating output, and one arm is fixedly driven during a low heating output. Half-bridge drive that performs high-frequency drive on the other arm is performed. In full-bridge drive, the upper and lower switches of the U-phase arm 9 and V-phase arm 10 are driven at a current rate of approximately 50%, and the U-phase arm 9 and V-phase are driven. By changing the phase difference (time difference) of the drive timing between the arms 10, the voltage applied to the load circuit 23 is adjusted to control the heating output. On the other hand, in half-bridge driving, the arm that performs high-frequency driving controls the heating output by adjusting the energization rate of the upper switch as in the first embodiment.

次に、インバータ回路8の各スイッチング素子のオンオフ状態や、負荷回路23に印加される電圧や負荷回路23に流れる出力電流について、図17と図18a〜18gを用いて説明する。ハーフブリッジ動作モードは実施の形態1と同様なので説明を省略し、フルブリッジ動作モードについて説明する。図17はインバータ回路8各スイッチング素子のオンオフ状態と、負荷回路印加電圧、負荷回路電流のタイムチャートを示しており、図17(a)は、U相アーム9とV相アーム10の出力電圧の位相差が180度に開いた最大出力動作状態で、図17(b)は、位相差が80度程度に狭まった状態の動作例である。また、図18a〜18gには各スイッチング素子のスイッチングの様子と、インバータ回路8や負荷回路23に流れる電流の様子をモードに分けて示している。   Next, the on / off state of each switching element of the inverter circuit 8, the voltage applied to the load circuit 23, and the output current flowing through the load circuit 23 will be described with reference to FIGS. 17 and 18a to 18g. Since the half-bridge operation mode is the same as that of the first embodiment, the description thereof will be omitted, and the full-bridge operation mode will be described. FIG. 17 shows a time chart of the ON / OFF state of each switching element of the inverter circuit 8, the load circuit applied voltage, and the load circuit current. FIG. 17A shows the output voltage of the U-phase arm 9 and the V-phase arm 10. FIG. 17B shows an example of operation in a state where the phase difference is narrowed to about 80 degrees in the maximum output operation state where the phase difference is opened at 180 degrees. 18A to 18G show the switching state of each switching element and the state of the current flowing through the inverter circuit 8 and the load circuit 23 separately for each mode.

まず、最大出力の図17(a)において、期間aの状態はU相アーム上スイッチ11とV相アーム下スイッチ17がオン状態で、負荷回路23には直流電源電圧がU相側から印加されており、負荷回路電流はU相アーム9からV相アーム10の方向に流れている(図18aのモード18a1)。この状態からU相アーム上スイッチ11とV相アーム下スイッチ17がターンオフする(図17(a)期間bd)と、図18fのモード18bd1に示すように負荷回路電流はU相アームスナバコンデンサ30およびV相アームスナバコンデンサ20を経由して流れ、ターンオフするスイッチング素子11および17に印加される電圧の急増をスナバコンデンサ30により抑えて、ターンオフ時のスイッチング損失を抑制している。   First, in FIG. 17A of the maximum output, during the period a, the U-phase arm upper switch 11 and the V-phase arm lower switch 17 are on, and a DC power supply voltage is applied to the load circuit 23 from the U-phase side. The load circuit current flows from the U-phase arm 9 to the V-phase arm 10 (mode 18a1 in FIG. 18a). When the U-phase arm upper switch 11 and the V-phase arm lower switch 17 are turned off from this state (period bd in FIG. 17A), the load circuit current is supplied to the U-phase arm snubber capacitor 30 and the mode 18bd1 in FIG. The sudden increase in the voltage applied to the switching elements 11 and 17 that flow through the V-phase arm snubber capacitor 20 and turn off is suppressed by the snubber capacitor 30 to suppress the switching loss at the time of turn-off.

さらに負荷電流によりU相アームスナバコンデンサ30が放電してU相アーム出力点電位が直流電源回路2の負母線電位に到達するとU相下ダイオード14が導通してU相アーム出力電位は負母線電位に固定され、V相アームスナバコンデンサ20が充電してV相アーム出力点電位が直流電源回路2の正母線電位に到達するとV相上ダイオード18が導通してV相アーム出力電位は正母線電位に固定される(図18fのモード18bd2)。この状態では負荷回路23には直流電源電圧がV相側から印加されている。   Further, when the U-phase arm snubber capacitor 30 is discharged by the load current and the U-phase arm output point potential reaches the negative bus potential of the DC power supply circuit 2, the U-phase lower diode 14 becomes conductive and the U-phase arm output potential becomes the negative bus potential. When the V-phase arm snubber capacitor 20 is charged and the V-phase arm output point potential reaches the positive bus potential of the DC power supply circuit 2, the V-phase upper diode 18 becomes conductive and the V-phase arm output potential becomes the positive bus potential. (Mode 18bd2 in FIG. 18f). In this state, a DC power supply voltage is applied to the load circuit 23 from the V phase side.

次いでU相アーム下スイッチ12およびV相アーム上スイッチ16がターンオンすると、図17(a)期間e0および図18cのモード18e0の状態となる。各スイッチのターンオンはそれぞれ逆並列に接続されたU相アーム下ダイオード14およびV相アーム上ダイオード18が導通しているので零電圧スイッチングとなって、損失が小さい。   Next, when the U-phase arm lower switch 12 and the V-phase arm upper switch 16 are turned on, the state e0 in FIG. 17A and the mode 18e0 in FIG. The turn-on of each switch is zero voltage switching because the U-phase arm lower diode 14 and the V-phase arm upper diode 18 connected in antiparallel are conducted, and the loss is small.

次いで負荷回路電流が転流したのが図17(a)期間e1および図18cのモード18e1の状態であり、負荷回路電流はV相上スイッチ16およびU相下スイッチ12を経由して流れる。その状態からU相アーム下スイッチ12とV相アーム上スイッチ16がターンオフする(図17(a)期間hf)と、図18gのモード18fh1に示すように負荷回路電流はU相アームスナバコンデンサ30およびV相アームスナバコンデンサ20を経由して流れ、ターンオフするU相アーム下スイッチ12およびV相アーム上スイッチ16に印加される電圧の急増をスナバコンデンサ30により抑えて、ターンオフ時のスイッチング損失を抑制している。   Next, the load circuit current commutated is the state e1 in FIG. 17A and the mode 18e1 in FIG. 18c, and the load circuit current flows via the V-phase upper switch 16 and the U-phase lower switch 12. When the U-phase lower arm switch 12 and the V-phase upper arm switch 16 are turned off from that state (period hf in FIG. 17 (a)), the load circuit current is supplied to the U-phase arm snubber capacitor 30 and the mode 18fh1 in FIG. The sudden increase in the voltage applied to the U-phase arm lower switch 12 and the V-phase arm upper switch 16 that flow through the V-phase arm snubber capacitor 20 and turn off is suppressed by the snubber capacitor 30 to suppress the switching loss at the time of turn-off. ing.

さらに負荷電流によりU相アームスナバコンデンサ30が充電してU相アーム出力点電位が直流電源回路2の正母線電位に到達するとU相上ダイオード13が導通してU相アーム出力電位は正母線電位に固定され、V相アームスナバコンデンサ20が放電してV相アーム出力点電位が直流電源回路2の負母線電位に到達するとV相下ダイオード19が導通してV相アーム出力電位は負母線電位に固定され(図18gのモード18fh2)、負荷回路23には直流電源電圧がU相側から印加されている。この状態からU相アーム上スイッチ11およびV相アーム下スイッチ17がターンオンしたのが図17(a)期間a0および図18eのモード18a0の状態で、各スイッチのターンオンはそれぞれ逆並列に接続されたU相アーム上ダイオード13およびV相アーム下ダイオード19が導通している零電圧スイッチングとなり、損失が小さい。次いで負荷回路電流が転流すると図17(a)期間a1および図18aのモード18a1の状態に戻る。   Further, when the U-phase arm snubber capacitor 30 is charged by the load current and the U-phase arm output point potential reaches the positive bus potential of the DC power supply circuit 2, the U-phase upper diode 13 becomes conductive and the U-phase arm output potential becomes the positive bus potential. When the V-phase arm snubber capacitor 20 is discharged and the V-phase arm output point potential reaches the negative bus potential of the DC power supply circuit 2, the V-phase lower diode 19 becomes conductive and the V-phase arm output potential becomes the negative bus potential. (Mode 18fh2 in FIG. 18g), a DC power supply voltage is applied to the load circuit 23 from the U-phase side. In this state, the U-phase arm upper switch 11 and the V-phase arm lower switch 17 are turned on in the state a0 in FIG. 17A and the mode 18a0 in FIG. 18E, and the turn-on of each switch is connected in antiparallel. Zero-voltage switching is performed in which the U-phase arm upper diode 13 and the V-phase arm lower diode 19 are conductive, and the loss is small. Next, when the load circuit current commutates, the state returns to the period a1 in FIG. 17A and the mode 18a1 in FIG. 18A.

次に、加熱出力を制限した図17(b)について説明する。期間aの状態はU相アーム上スイッチ11とV相アーム下スイッチ17がオン状態で、負荷回路23には直流電源電圧がU相側から印加されており、負荷回路電流はU相アーム9からV相アーム10の方向に流れている(図18aのモード18a1)。この状態からV相アーム下スイッチ17がターンオフする(図17(b)期間b)と、図18aのモード18b1に示すように負荷回路電流はU相アーム上スイッチ11およびV相アームスナバコンデンサ20を経由して流れ、ターンオフするV相下スイッチ17に印加される電圧の急増をスナバコンデンサ30により抑えて、ターンオフ時のスイッチング損失を抑制している。   Next, FIG. 17B in which the heating output is limited will be described. In the period a, the U-phase arm upper switch 11 and the V-phase arm lower switch 17 are in the ON state, the DC power supply voltage is applied to the load circuit 23 from the U-phase side, and the load circuit current is supplied from the U-phase arm 9. It flows in the direction of the V-phase arm 10 (mode 18a1 in FIG. 18a). When the V-phase arm lower switch 17 is turned off from this state (period b in FIG. 17B), the load circuit current causes the U-phase arm upper switch 11 and the V-phase arm snubber capacitor 20 as shown in the mode 18b1 of FIG. A sudden increase in the voltage applied to the V-phase lower switch 17 that flows through and turns off is suppressed by the snubber capacitor 30 to suppress switching loss at the time of turn-off.

負荷電流によりV相アームスナバコンデンサ20が充電してV相アーム出力点電位が直流電源回路2の正母線電位に到達すると、V相上ダイオード18が導通してV相アーム出力電位は正母線電位に固定される(図18aのモード18b2)。この状態ではU相アーム出力点電圧、V相アーム出力点電圧がともに直流電源電圧正母線電位となるので、負荷回路23には電圧が印加されていない。V相アーム上スイッチ16がターンオンすると、図17(b)期間cおよび図18aのモード18c1の状態となるが、V相アーム上スイッチ16のターンオンは逆並列に接続されたV相アーム上ダイオード18が導通しているので零電圧スイッチングとなって、損失が小さい。この状態からU相アーム上スイッチ11がターンオフすると、図17(b)期間dおよび図18bのモード18d1の状態となり、負荷回路電流はU相アームスナバコンデンサ30およびV相アーム上ダイオード18を経由して流れる。   When the V-phase arm snubber capacitor 20 is charged by the load current and the V-phase arm output point potential reaches the positive bus potential of the DC power supply circuit 2, the V-phase upper diode 18 becomes conductive and the V-phase arm output potential becomes the positive bus potential. (Mode 18b2 in FIG. 18a). In this state, since the U-phase arm output point voltage and the V-phase arm output point voltage are both the DC power supply voltage positive bus potential, no voltage is applied to the load circuit 23. When the V-phase arm upper switch 16 is turned on, the period c of FIG. 17B and the mode 18c1 of FIG. 18a are entered, but the turn-on of the V-phase arm upper switch 16 is antiparallel connected to the V-phase arm upper diode 18. Is conducting, it becomes zero voltage switching, and the loss is small. When the U-phase arm upper switch 11 is turned off from this state, the state d of FIG. 17 (b) and the mode 18d1 of FIG. 18b are entered, and the load circuit current passes through the U-phase arm snubber capacitor 30 and the V-phase arm upper diode 18. Flowing.

負荷回路電流によりU相アームスナバコンデンサ30が放電してU相アーム出力点電位が直流電源回路2の負母線電位に到達すると、U相下ダイオード14が導通して(図18モードd2)U相アーム出力電位は負母線電位に固定され、負荷回路23には直流電源電圧がV相側から印加されている。この状態からU相アーム下スイッチ12がターンオンすると図17(b)期間e0および図18cのモード18e0の状態となる。この場合もU相アーム下スイッチ12と逆並列に接続されたU相アーム下ダイオード14が導通しているので零電圧スイッチングとなり、損失が小さい。次いで負荷回路電流が転流すると図17(b)期間e1および図18cのモード18e1の状態になる。   When the U-phase arm snubber capacitor 30 is discharged by the load circuit current and the U-phase arm output point potential reaches the negative bus potential of the DC power supply circuit 2, the U-phase lower diode 14 becomes conductive (mode d2 in FIG. 18). The arm output potential is fixed to the negative bus potential, and a DC power supply voltage is applied to the load circuit 23 from the V phase side. When the U-phase arm lower switch 12 is turned on from this state, the state e0 in FIG. 17B and the mode 18e0 in FIG. Also in this case, since the U-phase arm lower diode 14 connected in antiparallel with the U-phase arm lower switch 12 is conductive, zero voltage switching is performed and the loss is small. Next, when the load circuit current commutates, the period e1 in FIG. 17B and the mode 18e1 in FIG. 18c are entered.

この状態からV相アーム上スイッチ16がターンオフする(図17(b)期間f)と、図18dのモード18f1に示すように負荷回路電流はU相アーム下スイッチ12およびV相アームスナバコンデンサ20を経由して流れ、ターンオフするV相上スイッチ16に印加される電圧の急増をスナバコンデンサ30により抑えて、ターンオフ時のスイッチング損失を抑制している。負荷電流によりV相アームスナバコンデンサ20が放電してV相アーム出力点電位が直流電源回路2の負母線電位に到達すると、V相下ダイオード19が導通してV相アーム出力電位は負母線電位に固定される(図18dのモード18f2)。この状態ではU相アーム出力点電圧、V相アーム出力点電圧がともに直流電源電圧負母線電位となるので、負荷回路23には電圧が印加されていない。   When the V-phase arm upper switch 16 is turned off from this state (period f in FIG. 17 (b)), the load circuit current causes the U-phase arm lower switch 12 and the V-phase arm snubber capacitor 20 to pass as shown in the mode 18f1 in FIG. 18d. The sudden increase of the voltage applied to the V-phase upper switch 16 that flows through and turns off is suppressed by the snubber capacitor 30 to suppress the switching loss at the time of turn-off. When the V-phase arm snubber capacitor 20 is discharged by the load current and the V-phase arm output point potential reaches the negative bus potential of the DC power supply circuit 2, the V-phase lower diode 19 becomes conductive and the V-phase arm output potential becomes the negative bus potential. (Mode 18f2 in FIG. 18d). In this state, since the U-phase arm output point voltage and the V-phase arm output point voltage are both the DC power supply voltage negative bus potential, no voltage is applied to the load circuit 23.

ここでV相アーム下スイッチ17がターンオンすると、図17(b)期間gおよび図18dのモード18g1の状態となるが、V相アーム下スイッチ17のターンオンは逆並列に接続されたV相アーム下ダイオード19が導通しているので零電圧スイッチングとなって、損失が小さい。この状態からU相アーム下スイッチ12がターンオフすると、図17(b)期間hおよび図18eのモード18h1の状態となり、負荷回路電流はU相アームスナバコンデンサ30およびV相アーム下ダイオード19を経由して流れる。   Here, when the V-phase arm lower switch 17 is turned on, the state g of FIG. 17 (b) and the mode 18g1 of FIG. 18d is entered, but the turn-on of the V-phase arm lower switch 17 is lower than the V-phase arm connected in antiparallel. Since the diode 19 is conductive, zero voltage switching is performed and the loss is small. When the U-phase arm lower switch 12 is turned off from this state, the state h of FIG. 17B and the mode 18h1 of FIG. 18e is entered, and the load circuit current passes through the U-phase arm snubber capacitor 30 and the V-phase arm lower diode 19. Flowing.

負荷回路電流によりU相アームスナバコンデンサ30が充電してU相アーム出力点電位が直流電源回路2の正母線電位に到達すると、U相上ダイオード13が導通して(図18eのモード18h2)U相アーム出力電位は正母線電位に固定され、負荷回路23には直流電源電圧がU相側から印加されている。この状態からU相アーム上スイッチ11がターンオンすると図17(b)期間a0および図18eのモード18a0の状態となる。この場合もU相アーム上スイッチ11と逆並列に接続されたU相アーム上ダイオード13が導通しているので零電圧スイッチングとなり、損失が小さい。次いで負荷回路電流が転流すると図17(b)期間a1および図18aのモード18a1の状態に戻る。   When the U-phase arm snubber capacitor 30 is charged by the load circuit current and the U-phase arm output point potential reaches the positive bus potential of the DC power supply circuit 2, the U-phase upper diode 13 becomes conductive (mode 18h2 in FIG. 18e). The phase arm output potential is fixed to the positive bus potential, and a DC power supply voltage is applied to the load circuit 23 from the U-phase side. When the U-phase arm upper switch 11 is turned on from this state, the state a0 in FIG. 17B and the mode 18a0 in FIG. Also in this case, since the U-phase arm upper diode 13 connected in antiparallel with the U-phase arm upper switch 11 is conductive, zero voltage switching is performed and the loss is small. Next, when the load circuit current commutates, the state returns to the period a1 in FIG. 17B and the mode 18a1 in FIG. 18a.

この実施の形態3では、以上のようにインバータ回路8のU相アーム上下スイッチ、および、V相アーム上下スイッチを駆動する。負荷回路23を構成する加熱コイル25と共振コンデンサ26の共振周波数よりも高い周波数でインバータ回路8を駆動することにより、負荷回路23は誘導性負荷となっており、負荷回路23に印加される電圧よりも負荷回路23に流れる電流位相は遅れている。従って、U相アーム9・V相アーム10間の位相差を180度とした図17(a)の状態では、各アームの上下スイッチをスイッチングした後に負荷回路23に流れる出力電流の転流が発生しており、各スイッチのターンオフ時にはスナバコンデンサによりターンオフするスイッチへの印加電圧の急増を抑制するとともに、各スイッチのターンオン時には、各スイッチとそれぞれ逆並列に接続されたダイオードが導通しているゼロ電圧スイッチングが成立して、低損失となっている。   In the third embodiment, the U-phase arm up / down switch and the V-phase arm up / down switch of the inverter circuit 8 are driven as described above. By driving the inverter circuit 8 at a frequency higher than the resonance frequency of the heating coil 25 and the resonance capacitor 26 constituting the load circuit 23, the load circuit 23 is an inductive load, and the voltage applied to the load circuit 23 The phase of the current flowing through the load circuit 23 is delayed. Therefore, in the state of FIG. 17A in which the phase difference between the U-phase arm 9 and the V-phase arm 10 is 180 degrees, commutation of the output current flowing in the load circuit 23 occurs after the upper and lower switches of each arm are switched. The voltage applied to the switch that is turned off by the snubber capacitor when each switch is turned off is suppressed, and when each switch is turned on, the diodes connected in antiparallel with each switch are connected to zero voltage. Switching is established and the loss is low.

図17(b)のように加熱出力を調整するために、U相アーム9とV相アーム10の各スイッチを駆動する位相差を180度より小さくした場合、負荷回路23に流れる出力電流に対して、U相アーム9とV相アーム10で異なるタイミングでスイッチングを行うことになる。図17(b)の動作状態では、出力点電圧の変動がV相アーム10より先行するU相アーム9のスイッチングタイミングは、アーム間位相差が180度(図17(a))の場合と比べて遅れ、出力電流の転流までの時間差が小さくなっている。   When the phase difference for driving the switches of the U-phase arm 9 and the V-phase arm 10 is made smaller than 180 degrees in order to adjust the heating output as shown in FIG. Thus, switching is performed at different timings in the U-phase arm 9 and the V-phase arm 10. In the operating state of FIG. 17B, the switching timing of the U-phase arm 9 in which the fluctuation of the output point voltage precedes the V-phase arm 10 is compared with the case where the phase difference between the arms is 180 degrees (FIG. 17A). The time difference until commutation of the output current is smaller.

さらに加熱出力を小さくするためにアーム間位相差を小さくしていくと、U相アームデッドタイム中の転流(図18bのモード18d3、モード18h0)や、U相アームスイッチング前の転流(図18bのモード18c2、図18dのモード18g2)が発生し、U相アーム上スイッチ11のターンオン時にU相アームスナバコンデンサ30への充電電流が流れて大きなスイッチング損失が発生し(図18eのモード18f01)、あるいはU相アーム下スイッチ12のターンオン時にU相アームスナバコンデンサ30の放電電流が流れて大きなスイッチング損失が発生する(図18cのモード18e01)。   If the phase difference between the arms is further reduced in order to reduce the heating output, commutation during the U-phase arm dead time (mode 18d3, mode 18h0 in FIG. 18b) or commutation before U-phase arm switching (see FIG. 18b mode 18c2 and FIG. 18d mode 18g2) occur, and when the U-phase arm upper switch 11 is turned on, a charging current flows to the U-phase arm snubber capacitor 30 and a large switching loss occurs (mode 18f01 in FIG. 18e). Alternatively, when the U-phase arm lower switch 12 is turned on, a discharge current of the U-phase arm snubber capacitor 30 flows and a large switching loss occurs (mode 18e01 in FIG. 18c).

また、負荷回路23に流れる出力電流が小さくなるため、デッドタイム中にスナバコンデンサ30の放電が終了せず、図18bのモード18d1の状態からU相アーム下スイッチ12がターンオンする場合も、U相アーム下スイッチ12にはスナバコンデンサ30の放電電流が流れ(図18cのモード18e01)、大きなターンオン損失が発生する。デッドタイム中にスナバコンデンサ30の充電が終了しない場合も同様で、図18モードh1の状態からU相アーム上スイッチ11がターンオンすると、U相アーム上スイッチ11にはスナバコンデンサ30への充電電流が流れ(図18fのモード18a01)、大きなターンオン損失が発生する。   Further, since the output current flowing through the load circuit 23 becomes small, the discharge of the snubber capacitor 30 does not end during the dead time, and the U-phase lower arm switch 12 is turned on from the mode 18d1 state of FIG. 18b. A discharge current of the snubber capacitor 30 flows through the lower arm switch 12 (mode 18e01 in FIG. 18c), and a large turn-on loss occurs. The same applies to the case where the charging of the snubber capacitor 30 does not end during the dead time. When the U-phase arm upper switch 11 is turned on from the state of FIG. 18 mode h1, the charging current to the snubber capacitor 30 is supplied to the U-phase arm upper switch 11. The flow (mode 18a01 in FIG. 18f) causes a large turn-on loss.

一方、V相アーム10のスイッチングタイミングは、位相差180度(図17(a))の場合と比較して進み、スイッチングに流れている出力電流もU相アームスイッチング時より大きくなっている。従って、V相アーム10ではU相アーム9よりターンオフ時の損失が大きくなる一方、U相アーム9では加熱出力を抑制するためにアーム間位相差を小さくした場合に、スイッチングタイミングより早く出力電流の転流が発生したり、スイッチングターンオン時にスナバコンデンサ20の充電電流あるいは放電電流が流れて大きなスイッチング損失が発生する可能性がある。   On the other hand, the switching timing of the V-phase arm 10 advances compared to the case of the phase difference of 180 degrees (FIG. 17A), and the output current flowing in the switching is larger than that at the time of U-phase arm switching. Therefore, the loss at turn-off is larger in the V-phase arm 10 than in the U-phase arm 9, whereas in the U-phase arm 9, when the phase difference between the arms is reduced to suppress the heating output, the output current is earlier than the switching timing. There is a possibility that commutation occurs or a large switching loss occurs due to the charging current or discharging current of the snubber capacitor 20 flowing when the switching is turned on.

そこで、先行駆動するU相アーム9には小容量のスナバコンデンサ30を接続してスイッチターンオン時にスナバコンデンサ30への充放電電流が発生した場合のターンオン損失を小さくするとともに、U相アーム9の出力電圧に追従するV相アーム10にはU相アーム9より大きい容量のスナバコンデンサ20を接続することによりスイッチターンオフ時のスイッチ印加電圧の上昇を遅らせて、ターンオフ損失を抑制している。アーム間位相差制御の場合、各アームの上下スイッチ間で通電時間、および、通電電流がほぼ同じであり、負荷電流の位相とスイッチングタイミングの関係が上下スイッチング素子間でほぼ同じであるので、アーム毎にスナバコンデンサ30,20を最適な値に調整することにより、損失を低減させることができる。   Therefore, a small-capacity snubber capacitor 30 is connected to the U-phase arm 9 that is driven in advance to reduce the turn-on loss when the charging / discharging current to the snubber capacitor 30 occurs when the switch is turned on, and the output of the U-phase arm 9 By connecting a snubber capacitor 20 having a capacity larger than that of the U-phase arm 9 to the V-phase arm 10 that follows the voltage, the rise of the switch application voltage at the time of switch turn-off is delayed, and the turn-off loss is suppressed. In the case of phase difference control between arms, the energization time and the energization current are almost the same between the upper and lower switches of each arm, and the relationship between the phase of the load current and the switching timing is almost the same between the upper and lower switching elements. The loss can be reduced by adjusting the snubber capacitors 30 and 20 to the optimum values each time.

次に、この実施の形態3における加熱出力制御手段28が行う加熱出力制御処理の一例を、図19のフローチャートを用いて説明する。図19において、まずフルブリッジ駆動かハーフブリッジ駆動か動作モードを判定し(ステップ1)、フルブリッジモードであった場合には火力設定手段27で使用者に設定された設定火力と、入力電流検出手段6および入力電圧検出手段7の検出値から求めた入力電力と比較して(ステップ2)、入力電力が小さい場合にはアーム間位相差が上限(180度(半周期))未満か否か判断し(ステップ3)、アーム間位相差が上限未満であれば位相差を拡大させる(ステップ4)。   Next, an example of the heating output control process performed by the heating output control means 28 in the third embodiment will be described with reference to the flowchart of FIG. In FIG. 19, first, the operation mode of full-bridge driving or half-bridge driving is determined (step 1). If the operation mode is full-bridge mode, the set thermal power set by the user in the thermal power setting means 27 and the input current detection are detected. Whether the phase difference between the arms is less than the upper limit (180 degrees (half cycle)) when the input power is small compared with the input power obtained from the detection values of the means 6 and the input voltage detection means 7 (step 2). Judgment is made (step 3), and if the inter-arm phase difference is less than the upper limit, the phase difference is increased (step 4).

ステップ2で設定火力より入力電力の方が大きいと判断した場合には、アーム間位相差が下限値より大きいか否か判断する(ステップ5)。このアーム間位相差の下限値は、上記で説明したスナバコンデンサ30、20への突入電流等によりスイッチング素子が破壊してしまわないレベルに設定するものとする。アーム間位相差が下限値より大きい場合には、アーム間位相差を縮小させる(ステップ6)。アーム間位相差が下限値に到達していた場合には、動作モードをハーフブリッジモードに切り替えてV相アーム上スイッチ16をオフ、下スイッチ17をオン状態に固定し(ステップ7)、U相アーム上スイッチ通電率をアーム間位相差の2倍(但し、通電率の上限は50%)にする(ステップ8)。   If it is determined in step 2 that the input power is greater than the set thermal power, it is determined whether or not the inter-arm phase difference is greater than the lower limit value (step 5). The lower limit value of the phase difference between the arms is set to a level at which the switching element is not destroyed by the inrush current to the snubber capacitors 30 and 20 described above. If the inter-arm phase difference is larger than the lower limit value, the inter-arm phase difference is reduced (step 6). If the phase difference between the arms has reached the lower limit, the operation mode is switched to the half bridge mode, the V-phase arm upper switch 16 is turned off, and the lower switch 17 is fixed to the on state (step 7). The switch on-arm energization rate is set to twice the phase difference between arms (however, the upper limit of the energization rate is 50%) (step 8).

ステップ1でハーフブリッジモードあった場合にも、火力設定手段27で使用者に設定された設定火力と、入力電流検出手段6および入力電圧検出手段7の検出値から求めた入力電力と比較して(ステップ9)、入力電力が小さい場合には上スイッチの通電率が上限(50%)未満か否か判断し(ステップ10)、通電率が上限未満であれば上スイッチ通電率を増加させる(ステップ11)。上スイッチ通電率が上限値に到達していた場合には、動作モードをフルブリッジモードに切り替え(ステップ12)、アーム間位相差を上スイッチ通電率の1/4倍にする(ステップ13)。   Even in the case of the half-bridge mode in Step 1, the setting thermal power set by the user in the thermal power setting means 27 is compared with the input power obtained from the detection values of the input current detection means 6 and the input voltage detection means 7. (Step 9) When the input power is small, it is determined whether or not the energization rate of the upper switch is less than the upper limit (50%) (Step 10). If the energization rate is less than the upper limit, the upper switch energization rate is increased ( Step 11). If the upper switch energization rate has reached the upper limit value, the operation mode is switched to the full bridge mode (step 12), and the inter-arm phase difference is set to 1/4 times the upper switch energization rate (step 13).

ステップ9で設定火力より入力電力の方が大きいと判断した場合には、上スイッチ通電率が下限値より大きいか否か判断する(ステップ14)。この上スイッチ通電率の下限値は、アーム間位相差の下限値と同様にU相スナバコンデンサ30への充放電電流等による損失でスイッチング素子が破壊してしまわないレベルに設定するものとする。上スイッチ通電率が下限値より大きい場合には、上スイッチ通電率を減少させる(ステップ15)。   If it is determined in step 9 that the input power is larger than the set thermal power, it is determined whether or not the upper switch energization rate is greater than the lower limit value (step 14). The lower limit value of the upper switch energization rate is set to a level at which the switching element is not destroyed by the loss due to the charge / discharge current to the U-phase snubber capacitor 30 and the like, similarly to the lower limit value of the inter-arm phase difference. If the upper switch energization rate is greater than the lower limit value, the upper switch energization rate is decreased (step 15).

以上のように、スナバコンデンサへの充放電電流によりスイッチング損失が大きくなり加熱効率が低下する低加熱出力をハーフブリッジ駆動に切り替えることにより、スイッチング損失を低減し、より小さい加熱出力まで高効率で動作させることができる。低加熱出力時は負荷回路23に流れる出力電流が小さいため、ハーフブリッジ動作モードでは小容量のスナバコンデンサが接続されているアームを駆動することにより、スナバコンデンサへの充放電電流による損失を低減することができる。また、フルブリッジ動作においてアーム間位相差を制御すること加熱出力を制御するようにしたので、加熱出力を抑制するために駆動周波数を高周波化してスイッチング損失を増大させることが無い。   As described above, switching loss is reduced by switching to low heating output, where switching loss increases due to charging / discharging current to the snubber capacitor and heating efficiency is reduced, and switching loss is reduced. Can be made. Since the output current flowing through the load circuit 23 is small at the time of low heating output, the loss due to the charge / discharge current to the snubber capacitor is reduced by driving the arm to which the small-capacity snubber capacitor is connected in the half-bridge operation mode. be able to. In addition, since the heating output is controlled by controlling the phase difference between the arms in the full bridge operation, the driving frequency is not increased to suppress the heating output and the switching loss is not increased.

図20は、実施の形態3における加熱出力制御手段28が行う加熱出力制御処理の別の例を示すフローチャートである。図20において、図19と同一又は相当処理については同一符号を付している。まずフルブリッジ駆動かハーフブリッジ駆動か動作モードを判定し(ステップ1)、フルブリッジモードであった場合には火力設定手段27で使用者に設定された設定火力と、入力電流検出手段6および入力電圧検出手段7の検出値から求めた入力電力と比較して(ステップ2)、入力電力が小さい場合にはアーム間位相差が上限(180度(半周期))未満か否か判断し(ステップ3)、アーム間位相差が上限未満であれば位相差を拡大させる(ステップ4)。   FIG. 20 is a flowchart showing another example of the heating output control process performed by the heating output controller 28 in the third embodiment. In FIG. 20, the same or corresponding processes as those in FIG. 19 are denoted by the same reference numerals. First, the operation mode of full-bridge driving or half-bridge driving is determined (step 1). If it is the full-bridge mode, the set thermal power set by the user in the thermal power setting means 27, the input current detection means 6 and the input are detected. Compared with the input power obtained from the detection value of the voltage detection means 7 (step 2), if the input power is small, it is determined whether the phase difference between the arms is less than the upper limit (180 degrees (half cycle)) (step). 3) If the inter-arm phase difference is less than the upper limit, the phase difference is expanded (step 4).

ステップ2で設定火力より入力電力の方が大きいと判断した場合には、アーム間位相差が下限値より大きいか否か判断する(ステップ5)。このアーム間位相差の下限値は、上記で説明したスナバコンデンサ30、20への突入電流等によりスイッチング素子が破壊してしまわないレベルに設定するものとする。アーム間位相差が下限値より大きい場合には、アーム間位相差を縮小させる(ステップ6)。アーム間位相差が下限値に到達していた場合には、動作モードをハーフブリッジモードに切り替える(ステップ7)。但し、このステップではV相アーム上スイッチ16をオフ、下スイッチ17をオン状態に固定はしない。次いで、上スイッチ通電率をアーム間位相差の2倍(但し、通電率の上限は50%)にする(ステップ8)。   If it is determined in step 2 that the input power is greater than the set thermal power, it is determined whether or not the inter-arm phase difference is greater than the lower limit value (step 5). The lower limit value of the phase difference between the arms is set to a level at which the switching element is not destroyed by the inrush current to the snubber capacitors 30 and 20 described above. If the inter-arm phase difference is larger than the lower limit value, the inter-arm phase difference is reduced (step 6). If the inter-arm phase difference has reached the lower limit value, the operation mode is switched to the half-bridge mode (step 7). However, in this step, the V-phase arm upper switch 16 is not turned off and the lower switch 17 is not fixed to the on state. Next, the upper switch energization rate is made twice the inter-arm phase difference (however, the upper limit of the energization rate is 50%) (step 8).

ステップ1でハーフブリッジモードあった場合には、負荷回路電流検出手段24で検出された出力電流(負荷電流)と駆動アーム切替閾値を比較し(ステップA1)、出力電流が閾値より大きい場合には小容量のスナバコンデンサが接続されているU相アーム9を固定駆動とし、V相アーム10を高周波駆動する(ステップA2)。逆に出力電流が閾値以下の場合には、容量の大きいスナバコンデンサが接続されていくV相アーム10を固定し、U相アーム9を高周波駆動する(ステップA3)。負荷回路23に流れる出力電流が大きい場合には、スナバコンデンサを充放電する時間が短くなるのでスイッチング素子ターンオン時にスイッチング素子にスナバコンデンサの充放電電流は流れない。   If the half-bridge mode is detected in step 1, the output current (load current) detected by the load circuit current detection means 24 is compared with the drive arm switching threshold (step A1). The U-phase arm 9 to which the small-capacity snubber capacitor is connected is fixedly driven, and the V-phase arm 10 is driven at a high frequency (step A2). Conversely, when the output current is less than or equal to the threshold value, the V-phase arm 10 to which the large-capacity snubber capacitor is connected is fixed, and the U-phase arm 9 is driven at a high frequency (step A3). When the output current flowing through the load circuit 23 is large, the time for charging and discharging the snubber capacitor is shortened, and therefore the charging / discharging current of the snubber capacitor does not flow to the switching element when the switching element is turned on.

一方、スイッチング素子ターンオフ時にスイッチング素子に印加される電圧上昇が速くなるので、スナバコンデンサは出力電流が小さい場合より大きい容量のものを使用して印加電圧上昇を遅らせた方がターンオフ損失を抑制できる。負荷電流が小さい場合は、スナバコンデンサを充放電する時間が長くなるので、スイッチング素子ターンオン時にスイッチング素子にスナバコンデンサの充放電電流は流れる場合が生じる。また、ターンオフ損失は電流が小さいため小さく、小容量のスナバコンデンサを使用したほうがスイッチング素子に大きな損失を発生させる可能性を小さくできる。また、スイッチ通電率が小さい場合には、ターンオン時に既に出力電流の転流が生じていたり、スナバコンデンサの充電電流または放電電流が流れる可能性が高くなるためスナバコンデンサの容量は小さい方がよい。なお、この実施の形態3では出力電流により駆動アームを切り替えているが、上スイッチ通電率により駆動アームを切り替えるようにしてもよい。   On the other hand, since the voltage rise applied to the switching element becomes faster when the switching element is turned off, a snubber capacitor having a larger capacity than when the output current is small can be used to suppress the turn-off loss if the applied voltage is delayed. When the load current is small, the time for charging / discharging the snubber capacitor becomes long. Therefore, the charging / discharging current of the snubber capacitor may flow to the switching element when the switching element is turned on. Further, the turn-off loss is small because the current is small, and the possibility of generating a large loss in the switching element can be reduced by using a small-capacity snubber capacitor. Further, when the switch energization ratio is small, it is preferable that the capacity of the snubber capacitor is small because the commutation of the output current has already occurred at the time of turn-on or the charging current or discharging current of the snubber capacitor is likely to flow. In the third embodiment, the drive arm is switched by the output current, but the drive arm may be switched by the upper switch energization rate.

次に、火力設定手段27で使用者に設定された設定火力と、入力電流検出手段6および入力電圧検出手段7の検出値から求めた入力電力と比較して(ステップ9)、入力電力が小さい場合には上スイッチの通電率が上限(50%)未満か否か判断し(ステップ10)、通電率が上限未満であれば上スイッチ通電率を増加させる(ステップ11)。上スイッチ通電率が上限値に到達していた場合には、動作モードをフルブリッジモードに切り替え(ステップ12)、アーム間位相差を上スイッチ通電率の1/4倍にする(ステップ13)。ステップ9で設定火力より入力電力の方が大きいと判断した場合には、上スイッチ通電率が下限値より大きいか否か判断する(ステップ14)。この上スイッチ通電率の下限値は、アーム間位相差の下限値と同様にU相スナバコンデンサ30への充放電電流等による損失でスイッチング素子が破壊してしまわないレベルに設定するものとする。上スイッチ通電率が下限値より大きい場合には、上スイッチ通電率を減少させる(ステップ15)。   Next, the set power set by the user in the heat setting means 27 is compared with the input power obtained from the detected values of the input current detecting means 6 and the input voltage detecting means 7 (step 9), and the input power is small. In this case, it is determined whether or not the energization rate of the upper switch is less than the upper limit (50%) (step 10). If the energization rate is less than the upper limit, the upper switch energization rate is increased (step 11). If the upper switch energization rate has reached the upper limit value, the operation mode is switched to the full bridge mode (step 12), and the inter-arm phase difference is set to 1/4 times the upper switch energization rate (step 13). If it is determined in step 9 that the input power is larger than the set thermal power, it is determined whether or not the upper switch energization rate is greater than the lower limit value (step 14). The lower limit value of the upper switch energization rate is set to a level at which the switching element is not destroyed by the loss due to the charge / discharge current to the U-phase snubber capacitor 30 and the like, similarly to the lower limit value of the inter-arm phase difference. If the upper switch energization rate is greater than the lower limit value, the upper switch energization rate is decreased (step 15).

以上のように、スナバコンデンサへの充放電電流によりスイッチング損失が大きくなり加熱効率が低下する低加熱出力をハーフブリッジ駆動に切り替えることにより、スイッチング損失を低減し、より小さい加熱出力まで高効率で動作させることができる。さらに、ハーフブリッジ動作モードにおいて、出力電流の大きい場合や上スイッチ通電率が大きい場合には、ターンオフ損失を低減するように容量の大きい方のスナバコンデンサを接続したアームを高周波駆動し、出力電流の小さい場合や上スイッチ通電率の小さい場合には、小容量のスナバコンデンサを接続したアームを高周波駆動することによって、スイッチターンオン時のスナバコンデンサへの充放電電流による損失を小さくすることができ、効率がよくなる。   As described above, switching loss is reduced by switching to low heating output, where switching loss increases due to charging / discharging current to the snubber capacitor and heating efficiency is reduced, and switching loss is reduced. Can be made. Further, in the half-bridge operation mode, when the output current is large or the upper switch energization ratio is large, the arm connected with the larger-capacity snubber capacitor is driven at high frequency to reduce the turn-off loss, and the output current is reduced. When it is small or when the upper switch energization rate is small, the loss due to the charge / discharge current to the snubber capacitor when the switch is turned on can be reduced by driving the arm connected with the small-capacity snubber capacitor at high frequency. Will be better.

なお、上記実施の形態3では、先行アーム(U相アーム9)スナバコンデンサの容量を、追従アーム(V相アーム10)スナバコンデンサの容量より小さくした例を示したが、先行アーム側のスナバコンデンサを接続しない構成としたり、あるいは、先行アームスナバコンデンサと追従アームスナバコンデンサの容量を略同等とする構成も可能である。   In the third embodiment, the example in which the capacity of the leading arm (U-phase arm 9) snubber capacitor is smaller than the capacity of the following arm (V-phase arm 10) snubber capacitor is shown. It is also possible to adopt a configuration in which the first arm snubber capacitor and the follower arm snubber capacitor have substantially the same capacity.

実施の形態4.
この実施の形態4は、加熱出力制御をインバータ回路8の周波数制御により行う誘導加熱調理器である。回路構成は実施の形態1と同様であり、説明を省略する。インバータ回路8における損失は、スイッチ導通時におけるオン損失と、ターンオン・ターンオフ時に発生するスイッチング損失があるが、駆動周波数が高い場合にはスイッチング回数が増加するためスイッチング損失が増大して効率が悪化する。加熱出力制御手段28がフルブリッジ動作とハーフブリッジ動作を切替ながら周波数制御により加熱出力制御処理の例を、図21のフローチャートを用いて説明する。
Embodiment 4 FIG.
The fourth embodiment is an induction heating cooker that performs heating output control by frequency control of the inverter circuit 8. The circuit configuration is the same as in the first embodiment, and a description thereof is omitted. The loss in the inverter circuit 8 includes an on-loss at the time of switch conduction and a switching loss that occurs at the time of turn-on and turn-off. . An example of the heating output control process by the frequency control while the heating output control means 28 switches between the full bridge operation and the half bridge operation will be described with reference to the flowchart of FIG.

図21において、まずフルブリッジ駆動かハーフブリッジ駆動か動作モードを判定し(ステップ1)、フルブリッジモードであった場合には負荷回路電流検出手段24で検出した出力電流が過大電流か否か判断し(ステップ2)、過大電流でなければ火力設定手段27で使用者に設定された設定火力と、入力電流検出手段6および入力電圧検出手段7の検出値から求めた入力電力と比較して(ステップ3)、入力電力が小さい場合にはインバータ駆動周波数が下限駆動周波数より高周波数か否か判断し(ステップ4)、高周波数であれば駆動周波数を低くする(ステップ5)。   In FIG. 21, first, the operation mode of full-bridge driving or half-bridge driving is determined (step 1). If it is the full-bridge mode, it is determined whether or not the output current detected by the load circuit current detecting means 24 is an excessive current. (Step 2) If the current is not excessive, the setting thermal power set by the user in the thermal power setting means 27 is compared with the input power obtained from the detection values of the input current detection means 6 and the input voltage detection means 7 ( Step 3) If the input power is small, it is determined whether the inverter drive frequency is higher than the lower limit drive frequency (Step 4). If the input power is high, the drive frequency is lowered (Step 5).

ステップ2で負荷電流が過大電流であると判断した場合、および、ステップ3で設定火力より入力電力の方が大きいと判断した場合には、駆動周波数が上限駆動周波数より低いか否か判断する(ステップ6)。インバータ回路8の駆動周波数は、高周波化するとスイッチング損失が増え効率が低下するため、上限値を設定している。駆動周波数が上限駆動周波数より低い場合には、駆動周波数を高周波化する(ステップ7)。駆動周波数が上限周波数に到達していた場合には、動作モードをハーフブリッジモードに切り替える(ステップ8)。   If it is determined in step 2 that the load current is an excessive current, and if it is determined in step 3 that the input power is larger than the set heating power, it is determined whether or not the drive frequency is lower than the upper limit drive frequency ( Step 6). The drive frequency of the inverter circuit 8 is set to an upper limit because switching loss increases and efficiency decreases when the drive frequency is increased. If the drive frequency is lower than the upper limit drive frequency, the drive frequency is increased (step 7). If the drive frequency has reached the upper limit frequency, the operation mode is switched to the half bridge mode (step 8).

ステップ1でハーフブリッジモードあった場合にも、負荷回路電流検出手段24で検出した出力電流が過大電流か否か判断し(ステップ9)、過大電流でなければ火力設定手段27で使用者に設定された設定火力と、入力電流検出手段6および入力電圧検出手段7の検出値から求めた入力電力と比較して(ステップ10)、入力電力が小さい場合には駆動周波数が下限駆動周波数より高周波数か否かを判断し(ステップ11)、下限周波数より高周波数であれば駆動周波数を低周波化する(ステップ12)。駆動周波数が下限周波数に到達していた場合には、負荷電流検出手段で検出した出力電流が過電流閾値の1/2より大きいか否かを判断し(ステップ13)、出力電流が過電流閾値の1/2より大きければ1/2以下になるまで駆動周波数を高くする(ステップ14)。ステップ13で、出力電流が過電流閾値の1/2以下であればフルブリッジ動作モードに切り替える(ステップ15)。   Even in the case of the half-bridge mode in step 1, it is determined whether or not the output current detected by the load circuit current detecting means 24 is an excessive current (step 9). When the input power is small, the driving frequency is higher than the lower limit driving frequency compared with the input power obtained from the detected thermal power of the input current detection means 6 and the input voltage detection means 7 (step 10). (Step 11), and if it is higher than the lower limit frequency, the drive frequency is lowered (step 12). If the drive frequency has reached the lower limit frequency, it is determined whether or not the output current detected by the load current detection means is greater than half of the overcurrent threshold (step 13), and the output current is overcurrent threshold. If it is larger than ½, the drive frequency is increased until it becomes ½ or less (step 14). If the output current is equal to or less than ½ of the overcurrent threshold at step 13, the mode is switched to the full bridge operation mode (step 15).

ステップ9で出力電流が過大電流であった場合や、ステップ10で入力電力が設定火力より大きかった場合には、駆動周波数が上限駆動周波数より低周波数か否か判断して(ステップ16)、低周波数であれば駆動周波数を高周波化し(ステップ17)、駆動周波数が上限周波数以上であれば不適正な負荷として加熱動作を停止する(ステップ18)。   If the output current is excessive in step 9 or if the input power is larger than the set heating power in step 10, it is determined whether the drive frequency is lower than the upper limit drive frequency (step 16). If it is a frequency, the drive frequency is increased (step 17), and if the drive frequency is equal to or higher than the upper limit frequency, the heating operation is stopped as an inappropriate load (step 18).

以上のように、周波数制御により加熱出力制御を行う場合において、低加熱出力時にハーフブリッジ動作に切り替えることにより、フルブリッジ駆動と比較して負荷回路23への印加電圧を1/2にすることができるので、低い駆動周波数で加熱出力制御を行うことができ、スイッチング損失を低減した誘導加熱調理器を得ることができる。   As described above, when the heating output control is performed by the frequency control, the voltage applied to the load circuit 23 can be halved compared to the full bridge driving by switching to the half bridge operation at the time of the low heating output. Therefore, the heating output control can be performed at a low driving frequency, and an induction heating cooker with reduced switching loss can be obtained.

実施の形態5.
この実施の形態5は、フルブリッジインバータ回路を有し、高加熱出力時にはフルブリッジインバータ回路8を形成する二つのアームをそれぞれ高周波で駆動するとともに、低加熱出力時には一方のアームを高周波駆動するとともに、もう一方のアームを低周波駆動するものであり、また、高周波駆動するアームと低周波駆動するアームを交互に切り替えるものである。回路の構成については、実施の形態1と同様として説明を省略する。また、加熱出力制御手段28の加熱出力制御処理については、実施の形態1で説明した通電率制御方式、実施の形態3で説明したアーム間位相差制御方式、実施の形態4で説明した周波数制御方式の何れでも良い。
Embodiment 5. FIG.
The fifth embodiment has a full-bridge inverter circuit, and drives the two arms forming the full-bridge inverter circuit 8 at high frequency during high heating output, and drives one arm at high frequency during low heating output. The other arm is driven at a low frequency, and an arm that is driven at a high frequency and an arm that is driven at a low frequency are alternately switched. The configuration of the circuit is the same as that of the first embodiment, and a description thereof is omitted. The heating output control process of the heating output control means 28 includes the energization rate control method described in the first embodiment, the inter-arm phase difference control method described in the third embodiment, and the frequency control described in the fourth embodiment. Any of the methods may be used.

図22は、この実施の形態5のU相アーム上下スイッチおよびV相アーム上下スイッチの駆動状態を示す。(a)はフルブリッジインバータ回路を形成する二つのアームをそれぞれ高周波で駆動している状態であり、高加熱出力状態である。(b)はU相アーム9を高周波駆動するとともに、V相アーム10を低周波駆動している状態で、負荷回路23に印加する高周波交流電圧を半減して低加熱出力とするとともに、V相アーム10の導通スイッチも切り替えることによりV相アーム上下スイッチ間で生じるオンロスのアンバランスを解消している。(c)は高周波駆動するアームと低周波駆動するアームを交互に切り替える例であり、この高周波駆動するアームを切り替えることにより、低加熱出力時の上下スイッチ間の損失バランスだけでなく、アーム間で生じるスイッチング損失のアンバランスも解消できる。また、(d)はハーフブリッジ動作で高周波駆動するアームを切り替える動作例であり、このように動作させてもアーム間のスイッチング損失のアンバランスを解消することができる。スイッチング素子で発生する損失のアンバランスにより、特定の素子に損失が集中するとその素子が熱破壊を起こし故障しやすいので、スイッチング素子間で発生する損失のバランスをとることで、安定した動作をする装置を得られる効果がある。   FIG. 22 shows driving states of the U-phase arm up / down switch and the V-phase arm up / down switch of the fifth embodiment. (A) is a state in which the two arms forming the full-bridge inverter circuit are each driven at a high frequency, and is a high heating output state. (B) In the state where the U-phase arm 9 is driven at a high frequency and the V-phase arm 10 is driven at a low frequency, the high-frequency AC voltage applied to the load circuit 23 is halved to obtain a low heating output, By switching the conduction switch of the arm 10, the on-balance imbalance between the upper and lower switches of the V-phase arm is eliminated. (C) is an example of alternately switching between a high-frequency driven arm and a low-frequency driven arm. By switching this high-frequency driven arm, not only the loss balance between the upper and lower switches at the time of low heating output, but also between the arms The resulting switching loss imbalance can also be eliminated. Further, (d) is an operation example for switching the arm driven at high frequency by the half-bridge operation, and the switching loss imbalance between the arms can be eliminated even if the arm is operated in this way. When loss concentrates on a specific element due to the unbalance of the loss that occurs in the switching element, the element is subject to thermal destruction and is prone to failure. Therefore, stable operation is achieved by balancing the loss that occurs between the switching elements. There is an effect that a device can be obtained.

以上のように、この実施の形態5では、低加熱出力時にインバータ回路8の一方のアームを高周波駆動するとともに、もう一方のアームを低周波で駆動することにより、各アームの上下スイッチにおける導通時間をバランスさせて、下スイッチあるいは上スイッチに損失が集中せず、また、低周波加熱時にインバータ回路8の高周波駆動するアームと、固定あるいは低周波駆動するアームを交互に切り替え制御することにより、特定のアームに損失が集中せず、安定した動作をするしない装置を得ることができる。   As described above, in the fifth embodiment, one arm of the inverter circuit 8 is driven at a high frequency at the time of low heating output, and the other arm is driven at a low frequency, so that the conduction time in the upper and lower switches of each arm is increased. To balance the loss, the loss is not concentrated on the lower switch or the upper switch, and by switching control between the arm that drives the inverter circuit 8 at high frequency and the arm that drives fixed or low frequency during low frequency heating, Therefore, it is possible to obtain a device that does not concentrate on the arm and does not operate stably.

この発明の実施の形態1を示す誘導加熱調理器の構成を示す図である。It is a figure which shows the structure of the induction heating cooking appliance which shows Embodiment 1 of this invention. この発明の実施の形態1において、フルブリッジ動作およびハーフブリッジ動作における負荷回路に対する印加電圧波形を示す図である。In Embodiment 1 of this invention, it is a figure which shows the applied voltage waveform with respect to the load circuit in full bridge operation | movement and a half bridge operation | movement. この発明の実施の形態1において同等の高周波印加電圧となるハーフブリッジ通電率とフルブリッジ通電率の関係を示す図である。It is a figure which shows the relationship between the half-bridge energization rate used as the equivalent high frequency applied voltage in this Embodiment 1, and a full bridge energization rate. この発明の実施の形態1において最大出力状態のインバータ回路各スイッチのオンオフ状態と、負荷回路印加電圧、負荷回路電流のタイムチャートである。It is a time chart of the on-off state of each inverter circuit switch of the maximum output state, load circuit applied voltage, and load circuit current in Embodiment 1 of this invention. この発明の実施の形態1における最大出力状態のインバータ回路におけるスイッチングの様子と負荷回路に流れる電流をモードに分けて示した図である。It is the figure which divided and showed the mode of switching in the inverter circuit of the maximum output state in Embodiment 1 of this invention, and the electric current which flows into a load circuit. この発明の実施の形態1における最大出力状態のインバータ回路におけるスイッチングの様子と負荷回路に流れる電流をモードに分けて示した図である。It is the figure which divided and showed the mode of switching in the inverter circuit of the maximum output state in Embodiment 1 of this invention, and the electric current which flows into a load circuit. この発明の実施の形態1におけるインバータ回路フルブリッジ動作の各スイッチのオンオフ状態と、負荷回路印加電圧、負荷回路電流のタイムチャートである。It is a time chart of the on-off state of each switch of inverter circuit full bridge operation | movement in this Embodiment 1, load circuit applied voltage, and load circuit current. この発明の実施の形態1におけるインバータ回路フルブリッジ動作の各スイッチのオンオフ状態と、負荷回路印加電圧、負荷回路電流のタイムチャートである。It is a time chart of the on-off state of each switch of inverter circuit full bridge operation | movement in this Embodiment 1, load circuit applied voltage, and load circuit current. この発明の実施の形態1におけるインバータ回路フルブリッジ動作の各スイッチのオンオフ状態と、負荷回路印加電圧、負荷回路電流のタイムチャートである。It is a time chart of the on-off state of each switch of inverter circuit full bridge operation | movement in this Embodiment 1, load circuit applied voltage, and load circuit current. この発明の実施の形態1におけるインバータ回路フルブリッジ動作のスイッチングの様子と負荷回路に流れる電流をモードに分けて示した図(1/6)である。It is the figure (1/6) which divided and showed the mode of switching of the inverter circuit full bridge operation | movement in Embodiment 1 of this invention, and the electric current which flows into a load circuit. この発明の実施の形態1におけるインバータ回路フルブリッジ動作のスイッチングの様子と負荷回路に流れる電流をモードに分けて示した図(2/6)である。FIG. 6 is a diagram (2/6) showing switching of the inverter circuit full-bridge operation and current flowing in the load circuit according to the first embodiment of the present invention, divided into modes. この発明の実施の形態1におけるインバータ回路フルブリッジ動作のスイッチングの様子と負荷回路に流れる電流をモードに分けて示した図(3/6)である。FIG. 6 is a diagram (3/6) showing switching of the inverter circuit full-bridge operation and the current flowing through the load circuit according to the first embodiment of the present invention divided into modes. この発明の実施の形態1におけるインバータ回路フルブリッジ動作のスイッチングの様子と負荷回路に流れる電流をモードに分けて示した図(4/6)である。FIG. 6A is a diagram (4/6) showing the switching state of the inverter circuit full-bridge operation and the current flowing through the load circuit according to the first embodiment of the present invention divided into modes. この発明の実施の形態1におけるインバータ回路フルブリッジ動作のスイッチングの様子と負荷回路に流れる電流をモードに分けて示した図(5/6)である。FIG. 6 is a diagram (5/6) showing the switching state of the inverter circuit full-bridge operation and the current flowing through the load circuit according to the first embodiment of the present invention divided into modes. この発明の実施の形態1におけるインバータ回路フルブリッジ動作のスイッチングの様子と負荷回路に流れる電流をモードに分けて示した図(6/6)である。It is the figure (6/6) which divided and showed the mode of switching of the inverter circuit full bridge operation | movement in Embodiment 1 of this invention, and the electric current which flows into a load circuit. この発明の実施の形態1におけるインバータ回路ハーフブリッジ動作の各スイッチのオンオフ状態と、負荷回路印加電圧、負荷回路電流のタイムチャート(1/3)である。It is a time chart (1/3) of the ON / OFF state of each switch of inverter circuit half-bridge operation | movement in this Embodiment 1, load circuit applied voltage, and load circuit current. この発明の実施の形態1におけるインバータ回路ハーフブリッジ動作の各スイッチのオンオフ状態と、負荷回路印加電圧、負荷回路電流のタイムチャート(2/3)である。It is a time chart (2/3) of the on-off state of each switch of inverter circuit half bridge operation | movement in this Embodiment 1, load circuit applied voltage, and load circuit current. この発明の実施の形態1におけるインバータ回路ハーフブリッジ動作の各スイッチのオンオフ状態と、負荷回路印加電圧、負荷回路電流のタイムチャート(3/3)である。It is a time chart (3/3) of the on-off state of each switch of inverter circuit half bridge operation | movement in this Embodiment 1, load circuit applied voltage, and load circuit current. この発明の実施の形態1におけるインバータ回路ハーフブリッジ動作のスイッチングの様子と負荷回路に流れる電流をモードに分けて示した図(1/3)である。It is the figure (1/3) which divided and showed the mode of switching of the inverter circuit half-bridge operation | movement in Embodiment 1 of this invention, and the electric current which flows into a load circuit. この発明の実施の形態1におけるインバータ回路ハーフブリッジ動作のスイッチングの様子と負荷回路に流れる電流をモードに分けて示した図(2/3)である。FIG. 6 is a diagram (2/3) showing the switching state of the inverter circuit half-bridge operation and the current flowing through the load circuit according to the first embodiment of the present invention divided into modes. この発明の実施の形態1におけるインバータ回路ハーフブリッジ動作のスイッチングの様子と負荷回路に流れる電流をモードに分けて示した図(3/3)である。FIG. 3C is a diagram (3/3) showing the switching state of the inverter circuit half-bridge operation and the current flowing through the load circuit according to the first embodiment of the present invention divided into modes. この発明の実施の形態1における加熱制御処理の一例を示すフローチャートである。It is a flowchart which shows an example of the heating control process in Embodiment 1 of this invention. この発明の実施の形態1における加熱制御処理の別の例を示すフローチャートである。It is a flowchart which shows another example of the heating control process in Embodiment 1 of this invention. この発明の実施の形態1における加熱制御処理の別の例を示すフローチャートである。It is a flowchart which shows another example of the heating control process in Embodiment 1 of this invention. この発明の実施の形態2を示す誘導加熱調理器の構成を示す図である。It is a figure which shows the structure of the induction heating cooking appliance which shows Embodiment 2 of this invention. この発明の実施の形態2における加熱制御処理の一例を示すフローチャートである。It is a flowchart which shows an example of the heating control process in Embodiment 2 of this invention. この発明の実施の形態2におけるインバータ回路ハーフブリッジ動作のスイッチングの様子と負荷回路に流れる電流をモードに分けて示した図(1/4)である。It is the figure (1/4) which divided and showed the mode of switching of the inverter circuit half-bridge operation | movement in Embodiment 2 of this invention, and the electric current which flows into a load circuit. この発明の実施の形態2におけるインバータ回路ハーフブリッジ動作のスイッチングの様子と負荷回路に流れる電流をモードに分けて示した図(2/4)である。It is the figure (2/4) which divided and showed the mode of switching of the inverter circuit half-bridge operation | movement in Embodiment 2 of this invention, and the electric current which flows into a load circuit. この発明の実施の形態2におけるインバータ回路ハーフブリッジ動作のスイッチングの様子と負荷回路に流れる電流をモードに分けて示した図(3/4)である。It is the figure (3/4) which divided and showed the mode of switching of the inverter circuit half-bridge operation | movement in Embodiment 2 of this invention, and the electric current which flows into a load circuit. この発明の実施の形態2におけるインバータ回路ハーフブリッジ動作のスイッチングの様子と負荷回路に流れる電流をモードに分けて示した図(4/4)である。It is the figure (4/4) which divided and showed the mode of switching of the inverter circuit half-bridge operation | movement in Embodiment 2 of this invention, and the electric current which flows into a load circuit. この発明の実施の形態3を示す誘導加熱調理器の構成を示す図である。It is a figure which shows the structure of the induction heating cooking appliance which shows Embodiment 3 of this invention. この発明の実施の形態3におけるインバータ回路の各スイッチのオンオフ状態と、負荷回路印加電圧、負荷回路電流のタイムチャートである。It is a time chart of the on-off state of each switch of the inverter circuit in Embodiment 3 of this invention, a load circuit applied voltage, and a load circuit current. この発明の実施の形態3におけるインバータ回路のスイッチングの様子と負荷回路に流れる電流をモードに分けて示した図(1/7)である。It is the figure (1/7) which divided and showed the mode of switching of the inverter circuit in Embodiment 3 of this invention, and the electric current which flows into a load circuit in a mode. この発明の実施の形態3におけるインバータ回路のスイッチングの様子と負荷回路に流れる電流をモードに分けて示した図(2/7)である。It is the figure (2/7) which divided and showed the mode of switching of the inverter circuit in Embodiment 3 of this invention, and the electric current which flows into a load circuit in a mode. この発明の実施の形態3におけるインバータ回路のスイッチングの様子と負荷回路に流れる電流をモードに分けて示した図(3/7)である。It is the figure (3/7) which divided and showed the mode of switching of the inverter circuit in Embodiment 3 of this invention, and the electric current which flows into a load circuit in a mode. この発明の実施の形態3におけるインバータ回路のスイッチングの様子と負荷回路に流れる電流をモードに分けて示した図(4/7)である。It is the figure (4/7) which divided and showed the mode of switching of the inverter circuit in Embodiment 3 of this invention, and the electric current which flows into a load circuit in a mode. この発明の実施の形態3におけるインバータ回路のスイッチングの様子と負荷回路に流れる電流をモードに分けて示した図(5/7)である。It is the figure (5/7) which divided and showed the mode of switching of the inverter circuit in Embodiment 3 of this invention, and the electric current which flows into a load circuit in a mode. この発明の実施の形態3におけるインバータ回路のスイッチングの様子と負荷回路に流れる電流をモードに分けて示した図(6/7)である。It is the figure (6/7) which divided and showed the mode of switching of the inverter circuit in Embodiment 3 of this invention, and the electric current which flows into a load circuit in a mode. この発明の実施の形態3におけるインバータ回路のスイッチングの様子と負荷回路に流れる電流をモードに分けて示した図(7/7)である。It is the figure (7/7) which divided and showed the mode of switching of the inverter circuit in Embodiment 3 of this invention, and the electric current which flows into a load circuit in a mode. この発明の実施の形態3における加熱制御処理の一例を示すフローチャートである。It is a flowchart which shows an example of the heating control process in Embodiment 3 of this invention. この発明の実施の形態3における加熱制御処理の別の例を示すフローチャートである。It is a flowchart which shows another example of the heating control process in Embodiment 3 of this invention. この発明の実施の形態4における加熱制御処理の一例を示すフローチャートである。It is a flowchart which shows an example of the heating control process in Embodiment 4 of this invention. この発明の実施の形態5におけるインバータ回路の各スイッチのオンオフ状態のタイムチャートである。It is a time chart of the on-off state of each switch of the inverter circuit in Embodiment 5 of this invention.

符号の説明Explanation of symbols

2 直流電源回路、8 インバータ回路、9 U相アーム、10 V相アーム、11,12,16,17 スイッチ(スイッチング素子)、15 スナバコンデンサ、20 スナバコンデンサ、23 負荷回路、25 加熱コイル、26 共振コンデンサ、28 加熱出力制御手段(インバータ制御手段)。
2 DC power supply circuit, 8 inverter circuit, 9 U-phase arm, 10 V-phase arm, 11, 12, 16, 17 switch (switching element), 15 snubber capacitor, 20 snubber capacitor, 23 load circuit, 25 heating coil, 26 resonance Capacitor, 28 Heating output control means (inverter control means).

Claims (6)

交流電源を整流して直流に変換する直流電源回路の出力母線間に、直列に接続された2つのスイッチング素子を含むアーム二つにより形成されるフルブリッジ式インバータ回路と、
前記フルブリッジ式インバータ回路の出力に接続される加熱コイル及び共振コンデンサからなる負荷回路と、
加熱出力を調整するためにインバータ回路のスイッチング素子へ出力する駆動信号を制御するインバータ制御手段とを有し、
該インバータ制御手段は、高加熱出力時にはフルブリッジ式インバータ回路を形成する2つのアームをそれぞれ高周波で駆動し、低加熱出力時には一方のアームを高周波で駆動するとともに、もう一方のアームを固定駆動してハーフブリッジ式インバータ動作を行うことを特徴とする誘導加熱調理器。
A full-bridge inverter circuit formed by two arms including two switching elements connected in series between output buses of a DC power supply circuit that rectifies and converts AC power into DC;
A load circuit comprising a heating coil and a resonant capacitor connected to the output of the full-bridge inverter circuit;
Inverter control means for controlling the drive signal output to the switching element of the inverter circuit in order to adjust the heating output,
The inverter control means drives the two arms forming the full-bridge inverter circuit at high frequency at high heating output, and drives one arm at high frequency at low heating output, and fixedly drives the other arm. An induction heating cooker that performs half-bridge inverter operation.
前記インバータ制御手段は、フルブリッジ式インバータ回路を形成する2つアームをそれぞれ高周波で駆動する場合には、一方のアームへの駆動信号ともう一方のアームへの駆動信号の時間差を調整することにより加熱出力を制御し、インバータ回路の一方のアームを高周波で駆動するとともに、もう一方のアームを固定駆動するハーフブリッジ式インバータ動作を行う場合には、高周波駆動するアームを構成する上下のスイッチング素子の通電比率を調整することにより加熱出力を制御することを特徴とする請求項1記載の誘導加熱調理器。   The inverter control means adjusts the time difference between the drive signal to one arm and the drive signal to the other arm when each of the two arms forming the full-bridge inverter circuit is driven at a high frequency. When controlling the heating output and driving one arm of the inverter circuit at a high frequency and performing a half-bridge type inverter operation for fixing and driving the other arm, the upper and lower switching elements constituting the arm driven at a high frequency are used. The induction heating cooker according to claim 1, wherein the heating output is controlled by adjusting the energization ratio. 前記フルブリッジ式インバータ回路を形成する二つのアームの出力端に容量の異なるスナバコンデンサを接続し、前記インバータ制御手段は、低加熱出力時に小さな容量のスナバコンデンサが接続されたアームを高周波駆動するとともに、容量の大きなスナバコンデンサが接続されたアームを固定駆動することを特徴とする請求項1または請求項2記載の誘導加熱調理器。   Snubber capacitors having different capacities are connected to the output ends of the two arms forming the full-bridge inverter circuit, and the inverter control means drives the arm to which a small-capacity snubber capacitor is connected at a low heating output at a high frequency. The induction heating cooker according to claim 1 or 2, wherein the arm to which a large-capacity snubber capacitor is connected is fixedly driven. 前記フルブリッジ式インバータ回路を形成する二つのアームの出力端に容量の異なるスナバコンデンサを接続し、前記インバータ制御手段は、前記負荷回路に流れる電流レベルを判断し、判断結果に応じて低加熱出力時に高周波駆動するアームと固定あるいは低周波駆動するアームを選択、または、切り替えることを特徴とする請求項1または請求項2記載の誘導加熱調理器。   Snubber capacitors having different capacities are connected to the output ends of the two arms forming the full bridge inverter circuit, and the inverter control means determines the current level flowing through the load circuit, and the low heating output according to the determination result. The induction heating cooker according to claim 1 or 2, wherein an arm that is driven at a high frequency and an arm that is fixed or driven at a low frequency are sometimes selected or switched. 交流電源を整流して直流に変換する直流電源回路の出力母線間に、直列に接続された2つのスイッチング素子を含むアーム二つにより形成されるフルブリッジ式インバータ回路と、
前記フルブリッジ式インバータ回路の出力に接続される加熱コイル及び共振コンデンサからなる負荷回路と、
加熱出力を調整するためにインバータ回路のスイッチング素子へ出力する駆動信号を制御するインバータ制御手段とを有し、
該インバータ制御手段は、高加熱出力時にはフルブリッジ式インバータ回路を形成する2つのアームをそれぞれ高周波で駆動するとともに、低加熱出力時には一方のアームを高周波で駆動するとともに、もう一方のアームを低周波で駆動することを特徴とする誘導加熱調理器。
A full-bridge inverter circuit formed by two arms including two switching elements connected in series between output buses of a DC power supply circuit that rectifies and converts AC power into DC;
A load circuit comprising a heating coil and a resonant capacitor connected to the output of the full-bridge inverter circuit;
Inverter control means for controlling the drive signal output to the switching element of the inverter circuit in order to adjust the heating output,
The inverter control means drives the two arms forming the full-bridge inverter circuit at high frequency during high heating output, drives one arm at high frequency during low heating output, and drives the other arm at low frequency. Induction heating cooker characterized by being driven by.
前記インバータ制御手段は、低加熱出力時に高周波駆動するアームと、固定あるいは低周波駆動するアームを、交互に切り替えて駆動することを特徴とする請求項1または請求項5記載の誘導加熱調理器。
6. The induction heating cooker according to claim 1 or 5, wherein the inverter control means switches between an arm that is driven at a high frequency during low heating output and an arm that is fixed or driven at a low frequency.
JP2005016497A 2005-01-25 2005-01-25 Induction heating cooker Expired - Fee Related JP4258738B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005016497A JP4258738B2 (en) 2005-01-25 2005-01-25 Induction heating cooker

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005016497A JP4258738B2 (en) 2005-01-25 2005-01-25 Induction heating cooker

Publications (2)

Publication Number Publication Date
JP2006209983A true JP2006209983A (en) 2006-08-10
JP4258738B2 JP4258738B2 (en) 2009-04-30

Family

ID=36966603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005016497A Expired - Fee Related JP4258738B2 (en) 2005-01-25 2005-01-25 Induction heating cooker

Country Status (1)

Country Link
JP (1) JP4258738B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012490A (en) * 2005-07-01 2007-01-18 Hitachi Appliances Inc Induction heating cooker
JP2009099350A (en) * 2007-10-16 2009-05-07 Mitsubishi Electric Corp Induction heater
JP2009099324A (en) * 2007-10-15 2009-05-07 Mitsubishi Electric Corp Induction heating cooker
JP2009110893A (en) * 2007-11-01 2009-05-21 Mitsubishi Electric Corp Induction heating apparatus
RU2460246C1 (en) * 2011-01-12 2012-08-27 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Уральский федеральный университет имени первого Президента России Б.Н. Ельцина" Conversion device for induction heating based on parallel bridge resonant inverter and method to control conversion device for induction heating based on parallel bridge resonant inverter
JP2013188084A (en) * 2012-03-09 2013-09-19 Sharp Corp Dc-dc converter
KR20180002608A (en) * 2016-05-24 2018-01-08 신닛테츠스미킨 카부시키카이샤 Power System
JP2019502342A (en) * 2015-11-09 2019-01-24 ルノー エス.ア.エス.Renault S.A.S. Non-contact charging method and corresponding system for a battery of a moving motor vehicle

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012490A (en) * 2005-07-01 2007-01-18 Hitachi Appliances Inc Induction heating cooker
JP4512525B2 (en) * 2005-07-01 2010-07-28 日立アプライアンス株式会社 Induction heating cooker
JP2009099324A (en) * 2007-10-15 2009-05-07 Mitsubishi Electric Corp Induction heating cooker
JP2009099350A (en) * 2007-10-16 2009-05-07 Mitsubishi Electric Corp Induction heater
JP2009110893A (en) * 2007-11-01 2009-05-21 Mitsubishi Electric Corp Induction heating apparatus
RU2460246C1 (en) * 2011-01-12 2012-08-27 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Уральский федеральный университет имени первого Президента России Б.Н. Ельцина" Conversion device for induction heating based on parallel bridge resonant inverter and method to control conversion device for induction heating based on parallel bridge resonant inverter
JP2013188084A (en) * 2012-03-09 2013-09-19 Sharp Corp Dc-dc converter
JP2019502342A (en) * 2015-11-09 2019-01-24 ルノー エス.ア.エス.Renault S.A.S. Non-contact charging method and corresponding system for a battery of a moving motor vehicle
KR20180002608A (en) * 2016-05-24 2018-01-08 신닛테츠스미킨 카부시키카이샤 Power System
KR101994572B1 (en) 2016-05-24 2019-06-28 닛폰세이테츠 가부시키가이샤 Power System

Also Published As

Publication number Publication date
JP4258738B2 (en) 2009-04-30

Similar Documents

Publication Publication Date Title
JP4258738B2 (en) Induction heating cooker
JP4444076B2 (en) Induction heating cooker
JP2008021469A (en) Electromagnetic induction heater
JP4794533B2 (en) Induction heating device
JP2009099350A (en) Induction heater
JP2011103225A (en) Induction heating device
JP2004319296A (en) Electromagnetic induction heating device
JP4366413B2 (en) Electromagnetic induction heating device
JP3604538B2 (en) Electromagnetic cooker
JP5383526B2 (en) Induction heating cooker
JP4799523B2 (en) Induction heating cooker
JP4887681B2 (en) Induction heating device
JP6361240B2 (en) Induction heating device control circuit
JP4148073B2 (en) Induction heating device
JP2004006331A (en) Induction heating apparatus
JP2007194229A (en) Electromagnetic induction heating device
JP2007250409A (en) Induction heating cooker
JP2008192555A (en) Induction heating cooker
JP7360370B2 (en) electromagnetic induction heating device
JP7215962B2 (en) Electromagnetic induction heating device
JP4163662B2 (en) Electromagnetic induction heating device
JP2005093089A (en) Induction heating cooker
JP2005093090A (en) Induction heating cooker
JP4000992B2 (en) Induction heating device
JP3931831B2 (en) Induction heating cooker and its control program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees