JP2006203139A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006203139A JP2006203139A JP2005016019A JP2005016019A JP2006203139A JP 2006203139 A JP2006203139 A JP 2006203139A JP 2005016019 A JP2005016019 A JP 2005016019A JP 2005016019 A JP2005016019 A JP 2005016019A JP 2006203139 A JP2006203139 A JP 2006203139A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hole
- support
- forming
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】簡易な方法により、導電体を確実に充填して貫通電極を形成することができる半導体装置の製造方法を提供すること。
【解決手段】本発明の半導体装置の製造方法は、開口部18aを有する支持体18を基板10表面側に取り付ける工程、基板10をその裏面側から薄化する工程、基板裏面に第1絶縁膜19を形成する工程、支持体18の開口部18aに繋がる貫通孔13を基板10に形成する工程、第2絶縁膜14を基板10の貫通口13内部に形成する工程及び基板10の貫通孔13内部に導電体16を充填する工程を備えることを特徴とする。
【選択図】図1
【解決手段】本発明の半導体装置の製造方法は、開口部18aを有する支持体18を基板10表面側に取り付ける工程、基板10をその裏面側から薄化する工程、基板裏面に第1絶縁膜19を形成する工程、支持体18の開口部18aに繋がる貫通孔13を基板10に形成する工程、第2絶縁膜14を基板10の貫通口13内部に形成する工程及び基板10の貫通孔13内部に導電体16を充填する工程を備えることを特徴とする。
【選択図】図1
Description
本発明は、半導体装置の製造方法に関し、貫通電極を有する薄型半導体装置の製造に好適に利用可能である。
近年、コンピューターや通信機器を中心とした電子機器の小型化と高機能化に伴い、半導体装置には小型化、高密度化および高速化が要求されるようになった。そのため、複数個の半導体装置を積層したいわゆる3次元チップと言われる小型、高密度化を図った半導体装置が提案されている。複数個の半導体装置を重ねる方法として、例えば特許文献1に示すような方法が提案されている。
ここで、図6を用いて、従来の半導体装置の製造工程について説明する。図6(a)〜(j)は、従来の半導体装置の製造方法を示す断面図である。
まず、基板50の表面側に素子形成部51を形成し、図6(a)に示す構造を得る。次に、基板50の表面側にフォトレジストを塗布してフォトレジスト層を形成し、この層をパターニングすることにより、開口部52aを有するマスク層52を形成する。次に、マスク層52を用いて素子形成部51及びシリコンウエハで構成された基板50を反応性イオンエッチング(RIE)等によりエッチングして、基板表面から100μm弱の非貫通孔53を形成し、図6(b)に示す構造を得る。次に、非貫通孔53の内壁面に絶縁膜54を形成し、図6(c)に示す構造を得る。次に、電解めっきの陰極となるシード層55を絶縁膜上に形成し、これを陰極として非貫通孔53の内部を金属56で埋めて、図6(d)に示す構造を得る。次に、金属56を化学的機械的研磨(CMP)により非貫通孔53以外の余分な金属を除去し、図6(e)に示す構造を得る。次に、基板50の素子形成部51側に支持体58を両面テープ等からなる接着層57を介して貼り合わせた後、基板50の裏面を研削して、非貫通孔53に充填された金属56を基板裏面側に露出させて、図6(f)に示す構造を得る。次に、基板50の裏面を選択的にエッチングし、図6(g)に示す構造を得る。次に、化学蒸着法(CVD)により、基板50の裏面にSiNやSiO2等の絶縁膜59を堆積し、図6(h)に示す構造を得る。次に、CMP法を用いて貫通電極の金属56を露出させるように絶縁膜59を取り除き、図6(i)に示す構造を得る。次に、支持基板58及び接着層57を取り除き、図6(j)に構造を得る。
以上の工程により、貫通電極を有する半導体装置を製造することができる。
特開平10−223833号公報
ここで、図6を用いて、従来の半導体装置の製造工程について説明する。図6(a)〜(j)は、従来の半導体装置の製造方法を示す断面図である。
まず、基板50の表面側に素子形成部51を形成し、図6(a)に示す構造を得る。次に、基板50の表面側にフォトレジストを塗布してフォトレジスト層を形成し、この層をパターニングすることにより、開口部52aを有するマスク層52を形成する。次に、マスク層52を用いて素子形成部51及びシリコンウエハで構成された基板50を反応性イオンエッチング(RIE)等によりエッチングして、基板表面から100μm弱の非貫通孔53を形成し、図6(b)に示す構造を得る。次に、非貫通孔53の内壁面に絶縁膜54を形成し、図6(c)に示す構造を得る。次に、電解めっきの陰極となるシード層55を絶縁膜上に形成し、これを陰極として非貫通孔53の内部を金属56で埋めて、図6(d)に示す構造を得る。次に、金属56を化学的機械的研磨(CMP)により非貫通孔53以外の余分な金属を除去し、図6(e)に示す構造を得る。次に、基板50の素子形成部51側に支持体58を両面テープ等からなる接着層57を介して貼り合わせた後、基板50の裏面を研削して、非貫通孔53に充填された金属56を基板裏面側に露出させて、図6(f)に示す構造を得る。次に、基板50の裏面を選択的にエッチングし、図6(g)に示す構造を得る。次に、化学蒸着法(CVD)により、基板50の裏面にSiNやSiO2等の絶縁膜59を堆積し、図6(h)に示す構造を得る。次に、CMP法を用いて貫通電極の金属56を露出させるように絶縁膜59を取り除き、図6(i)に示す構造を得る。次に、支持基板58及び接着層57を取り除き、図6(j)に構造を得る。
以上の工程により、貫通電極を有する半導体装置を製造することができる。
上記製造方法では、電解めっき法により非貫通孔に金属を充填した後に、Si基板を薄化して金属を基板裏面側に露出させることにより貫通電極を形成しているが、このような方法を用いた場合には、非貫通孔に金属を充填する際に、めっき液が非貫通孔の底部にまで供給されにくく、また、電解めっきの際に発生する水素等の影響により金属が完全に充填されず、ボイドが発生しやすくなる。また、完全充填するためには、添加剤を用いた複雑で高度なめっき方法が必要となり、めっき時間も長くかかってしまう。その結果、プロセスコストが増大してしまうという問題点がある。
本発明は、上記の点に鑑みてなされたものであり、簡易な方法により、導電体を確実に充填して貫通電極を形成することができる半導体装置の製造方法を提供するものである。
本発明の半導体装置の製造方法は、(1)開口部を有する支持体を基板表面側に取り付ける工程と、(2)基板をその裏面側から薄化する工程と、(3)基板裏面に第1絶縁膜を形成する工程と、(4)支持体の開口部に繋がる貫通孔を基板に形成する工程と、(5)第2絶縁膜を基板の貫通孔内部に形成する工程と、(6)基板の貫通孔内部に導電体を充填する工程を備えることを特徴とする。
本発明によれば、支持体で基板を支持した状態で基板を薄化するので、薄化の際の基板の破損を防止することができる。また、開口部を有する支持体によって基板が支持された状態で、この開口部に繋がる基板貫通孔に導電体が充填される。従って、電解めっき法による充填の際にめっき液が貫通孔内をスムーズに移動するので、貫通孔の充填が容易になされ、かつ、電解めっきの際に発生する水素等が容易に除去される。
本発明の半導体装置の製造方法は、(1)開口部を有する支持体を基板表面側に取り付ける工程と、(2)基板をその裏面側から薄化する工程と、(3)基板裏面に第1絶縁膜を形成する工程と、(4)支持体の開口部に繋がる貫通孔を基板に形成する工程と、(5)第2絶縁膜を基板の貫通孔内部に形成する工程と、(6)基板の貫通孔内部に導電体を充填する工程を備えることを特徴とする。
これらの工程は、必ずしも記載された順に実行する必要が無く、適宜順序を入れ替えた実施形態も本発明の範囲に含まれる。
これらの工程は、必ずしも記載された順に実行する必要が無く、適宜順序を入れ替えた実施形態も本発明の範囲に含まれる。
1.支持体取り付け工程(工程(1))
支持体は、基板に取り付けられて基板を支持できる程度の剛性を有するものであればよく、半導体(シリコンなど)、樹脂、ガラスなど種々の材料で形成することができる。支持体の外形は特に限定されないが、基板を確実に支持するために基板と同程度又は基板よりも大きな外形(面積)を有するものが好ましい。基板は、シリコン基板などの半導体基板などからなり、厚さが、好ましくは、300〜700μm程度である。
支持体の基板への取り付けは、接着層などを介して行うことができる。接着層は、紫外線硬化性接着剤、熱硬化性接着剤、両面テープなどで形成することができる。支持体は、静電力などによって基板に取り付けてもよい。基板が支持体によって支持される限り、その他いずれの方法によってもよい。なお、通常は、支持体を取り付ける前に、基板表面に回路素子部(トランジスタ、ダイオード、抵抗、コンデンサ、インダクタ、配線等からなる。)を形成する。支持体の開口部は、針などを用いて機械的に形成してもよく、フォトリソグラフィ及びエッチング技術などにより形成してもよい。
支持体は、基板に取り付けられて基板を支持できる程度の剛性を有するものであればよく、半導体(シリコンなど)、樹脂、ガラスなど種々の材料で形成することができる。支持体の外形は特に限定されないが、基板を確実に支持するために基板と同程度又は基板よりも大きな外形(面積)を有するものが好ましい。基板は、シリコン基板などの半導体基板などからなり、厚さが、好ましくは、300〜700μm程度である。
支持体の基板への取り付けは、接着層などを介して行うことができる。接着層は、紫外線硬化性接着剤、熱硬化性接着剤、両面テープなどで形成することができる。支持体は、静電力などによって基板に取り付けてもよい。基板が支持体によって支持される限り、その他いずれの方法によってもよい。なお、通常は、支持体を取り付ける前に、基板表面に回路素子部(トランジスタ、ダイオード、抵抗、コンデンサ、インダクタ、配線等からなる。)を形成する。支持体の開口部は、針などを用いて機械的に形成してもよく、フォトリソグラフィ及びエッチング技術などにより形成してもよい。
2.基板薄化工程(工程(2))
基板薄化は、機械研削、化学研磨、プラズマエッチング、またはガスエッチングなど種々の方法で行うことができる。また、薄型半導体装置を作製するために、基板の薄化は、基板の厚さが30〜100μmとなるように行われることが好ましい。このような厚さに薄化されても、基板は、薄化の際に支持体によって支持されているので、破損しにくい。
基板薄化は、機械研削、化学研磨、プラズマエッチング、またはガスエッチングなど種々の方法で行うことができる。また、薄型半導体装置を作製するために、基板の薄化は、基板の厚さが30〜100μmとなるように行われることが好ましい。このような厚さに薄化されても、基板は、薄化の際に支持体によって支持されているので、破損しにくい。
3.第1絶縁膜形成工程(工程(3))
第1絶縁膜は、酸化シリコン膜や窒化シリコン膜などからなり、CVD法などで形成することができる。また、ポリイミドやエポキシなどの樹脂を回転塗布して形成してもよく、ポリイミドなどを電着することによって形成してもよい。基板貫通孔形成工程の前に基板裏面に絶縁膜を形成することにより、基板裏面の汚染を防止することができる。第1絶縁膜形成工程は、基板貫通孔形成工程の後に行ってもよく、この場合、第2絶縁膜形成工程と同時に行ってもよい。この場合、一度の工程で、基板裏面と基板貫通孔内部の両方に絶縁膜を形成することができ、工程数を減らすことができる。
第1絶縁膜は、酸化シリコン膜や窒化シリコン膜などからなり、CVD法などで形成することができる。また、ポリイミドやエポキシなどの樹脂を回転塗布して形成してもよく、ポリイミドなどを電着することによって形成してもよい。基板貫通孔形成工程の前に基板裏面に絶縁膜を形成することにより、基板裏面の汚染を防止することができる。第1絶縁膜形成工程は、基板貫通孔形成工程の後に行ってもよく、この場合、第2絶縁膜形成工程と同時に行ってもよい。この場合、一度の工程で、基板裏面と基板貫通孔内部の両方に絶縁膜を形成することができ、工程数を減らすことができる。
4.基板貫通孔形成工程(工程(4))
基板の貫通孔は、支持体の開口部よりも小さいことが好ましい。この場合、導電体充填工程でめっき液が貫通孔内部をスムーズに移動するからである。貫通孔の横断面(基板表面に平行な面)形状は、正方形、長方形又は円などにすることができる。貫通孔は、基板表面側(すなわち、支持体上)又は裏面側にレジストパターンを形成し、このレジストパターンをエッチングマスクとして基板をエッチングすることにより形成することができる。
また、貫通孔は、開口部を有する支持体をマスクとして基板をエッチングすることにより形成してもよい。支持体をマスクにすると、レジストパターンを形成するためのフォトマスクが不要になり、また、レジストパターンと支持体開口部との位置合わせが不要になるという利点がある。
また、本工程は、基板に溝及び貫通孔を形成する工程であってもよい。この溝及び貫通孔に導電体を充填することにより配線及び貫通電極を形成することができる。なお、溝及び貫通孔は、どちらを先に形成してもよい。
基板の貫通孔は、支持体の開口部よりも小さいことが好ましい。この場合、導電体充填工程でめっき液が貫通孔内部をスムーズに移動するからである。貫通孔の横断面(基板表面に平行な面)形状は、正方形、長方形又は円などにすることができる。貫通孔は、基板表面側(すなわち、支持体上)又は裏面側にレジストパターンを形成し、このレジストパターンをエッチングマスクとして基板をエッチングすることにより形成することができる。
また、貫通孔は、開口部を有する支持体をマスクとして基板をエッチングすることにより形成してもよい。支持体をマスクにすると、レジストパターンを形成するためのフォトマスクが不要になり、また、レジストパターンと支持体開口部との位置合わせが不要になるという利点がある。
また、本工程は、基板に溝及び貫通孔を形成する工程であってもよい。この溝及び貫通孔に導電体を充填することにより配線及び貫通電極を形成することができる。なお、溝及び貫通孔は、どちらを先に形成してもよい。
5.第2絶縁膜形成工程(工程(5))
第2絶縁膜は、基本的に第1絶縁膜と同様の方法で形成することができる。但し、膜厚などは、適宜変更する。第2絶縁膜は、第1絶縁膜と同じ材料で形成してもよく、異なっていてもよい。なお、上記工程で基板に溝及び貫通孔を形成した場合には、第2絶縁膜は、溝及び貫通孔内部に形成する
第2絶縁膜は、基本的に第1絶縁膜と同様の方法で形成することができる。但し、膜厚などは、適宜変更する。第2絶縁膜は、第1絶縁膜と同じ材料で形成してもよく、異なっていてもよい。なお、上記工程で基板に溝及び貫通孔を形成した場合には、第2絶縁膜は、溝及び貫通孔内部に形成する
6.導電体充填工程(工程(6))
基板貫通孔への導電体の充填は、CVD法やスパッタ法などで行うこともできるが、貫通孔内部に導電体シード層を形成し、このシード層を利用して、電解めっき法により導電体を充填することによって行うことが好ましい。本発明では、めっき液が貫通孔内をスムーズに移動するので、貫通孔の充填が容易になされ、かつ、電解めっきの際に発生する水素等が容易に除去されるからである。この場合、導電体は、銅又は銅を含む合金からなることが好ましいが、電解めっき法で充填可能であれば、他の金属などであってもよい。また、通常は、導電体を充填した後に、貫通孔以外の部分にある導電体(例えば、基板裏面上の導電体)をCMP法などにより除去する。導電体シード層は、CVD法やスパッタ法などで形成することができ、厚さが単原子層の厚さ〜200nmであることが好ましい。この程度の厚さがあれば、十分に電解めっきのためのシード層として機能するからである。また、導電体シード層は、好ましくは、バリア層を介して貫通孔内部に形成される。バリア層とは、導電体原子が基板などに拡散することを防止する機能を有する層である。バリア層を形成することにより、導電体原子による基板などの汚染を防止することができる。バリア層は、TiN又はTaNなどからなり、CVD法やスパッタ法などで形成することができる。
なお、上記工程で基板に溝及び貫通孔を形成した場合には、導電体は、溝及び貫通孔内部に充填する。
基板貫通孔への導電体の充填は、CVD法やスパッタ法などで行うこともできるが、貫通孔内部に導電体シード層を形成し、このシード層を利用して、電解めっき法により導電体を充填することによって行うことが好ましい。本発明では、めっき液が貫通孔内をスムーズに移動するので、貫通孔の充填が容易になされ、かつ、電解めっきの際に発生する水素等が容易に除去されるからである。この場合、導電体は、銅又は銅を含む合金からなることが好ましいが、電解めっき法で充填可能であれば、他の金属などであってもよい。また、通常は、導電体を充填した後に、貫通孔以外の部分にある導電体(例えば、基板裏面上の導電体)をCMP法などにより除去する。導電体シード層は、CVD法やスパッタ法などで形成することができ、厚さが単原子層の厚さ〜200nmであることが好ましい。この程度の厚さがあれば、十分に電解めっきのためのシード層として機能するからである。また、導電体シード層は、好ましくは、バリア層を介して貫通孔内部に形成される。バリア層とは、導電体原子が基板などに拡散することを防止する機能を有する層である。バリア層を形成することにより、導電体原子による基板などの汚染を防止することができる。バリア層は、TiN又はTaNなどからなり、CVD法やスパッタ法などで形成することができる。
なお、上記工程で基板に溝及び貫通孔を形成した場合には、導電体は、溝及び貫通孔内部に充填する。
7.支持体取り外し工程
本発明の方法は、基板から支持体を取り外す工程をさらに備えてもよい。接着層を介して支持体を基板に取り付けている場合には、この工程で接着層も一緒に除去する。なお、支持体が邪魔にならない場合には、取り外さなくてもよい。
本発明の方法は、基板から支持体を取り外す工程をさらに備えてもよい。接着層を介して支持体を基板に取り付けている場合には、この工程で接着層も一緒に除去する。なお、支持体が邪魔にならない場合には、取り外さなくてもよい。
以下、本発明の実施例を具体的に説明する。
図1を用いて、実施例1の半導体装置の製造工程について説明する。図1は、本実施例の半導体装置の製造工程を示す断面図である。
1.支持体取り付け工程
まず、基板10上に、所定機能を有する回路素子部11を形成する。次に、接着剤からなる接着層17を介して、開口部18aを有する支持体18を得られた基板の表面(回路素子部11が形成された面)側に取り付け、図1(a)に示す構造を得る。支持体18は、直径8インチ、厚さ500μmのシリコン板である。開口部18aの直径は、後工程で基板10に形成する貫通孔よりも大きく、10〜100μm程度である。支持体18の外観は、図4(c)に示す通りであり、多数の開口部を有している。支持体18の基板10への取り付けは、例えばポリイミド樹脂の接着剤を100μmの厚さで基板10に塗布し、この接着剤を介して支持体18を基板10に押し付け、その状態で310℃、30分の熱処理を行って接着剤を硬化させることによって行うことができる。
まず、基板10上に、所定機能を有する回路素子部11を形成する。次に、接着剤からなる接着層17を介して、開口部18aを有する支持体18を得られた基板の表面(回路素子部11が形成された面)側に取り付け、図1(a)に示す構造を得る。支持体18は、直径8インチ、厚さ500μmのシリコン板である。開口部18aの直径は、後工程で基板10に形成する貫通孔よりも大きく、10〜100μm程度である。支持体18の外観は、図4(c)に示す通りであり、多数の開口部を有している。支持体18の基板10への取り付けは、例えばポリイミド樹脂の接着剤を100μmの厚さで基板10に塗布し、この接着剤を介して支持体18を基板10に押し付け、その状態で310℃、30分の熱処理を行って接着剤を硬化させることによって行うことができる。
2.基板薄化工程
次に、支持体18を取り付けた状態で、基板10の裏面側を後退させ、図1(b)に示す構造を得る。ここで基板10の後退は、例えば機械研削、化学研磨、プラズマエッチング、またはガスエッチングなどの加工技術を用いて行う。処理条件は、例えば機械研削の場合、粗研削として#300程度の砥石を使用して研削後、仕上げ研削として#2000程度の砥石で研削を行う。後退後の基板10の厚さは30〜100μmであることが望ましい。
次に、支持体18を取り付けた状態で、基板10の裏面側を後退させ、図1(b)に示す構造を得る。ここで基板10の後退は、例えば機械研削、化学研磨、プラズマエッチング、またはガスエッチングなどの加工技術を用いて行う。処理条件は、例えば機械研削の場合、粗研削として#300程度の砥石を使用して研削後、仕上げ研削として#2000程度の砥石で研削を行う。後退後の基板10の厚さは30〜100μmであることが望ましい。
3.第1絶縁膜形成工程
次に、基板10の裏面に厚さ100〜5000nmの第1絶縁膜19を形成し、図1(c)に示す構造を得る。第1絶縁膜19は、シリコン酸化膜又は窒化シリコン膜などからなり、例えばプラズマCVD法で形成する。シリコン酸化膜の場合、SiH4/N2O系のガスを用い、400℃の温度で形成する。窒化シリコン膜の場合、SiH4/NH3系のガスを用い300℃の温度で形成する。また、第1絶縁膜19は、ポリイミドやエポキシ等の樹脂を例えば100μmの厚さで塗布し、310℃、30分で硬化することにより形成しても良い。また、第1絶縁膜19は、シリコン酸化膜と窒化シリコン膜をこの順に積層した積層型の絶縁膜にしてもよい。積層型の絶縁膜の膜厚は、100〜5000nmであり、このうち窒化シリコン膜の膜厚20〜500nm程度である。
次に、基板10の裏面に厚さ100〜5000nmの第1絶縁膜19を形成し、図1(c)に示す構造を得る。第1絶縁膜19は、シリコン酸化膜又は窒化シリコン膜などからなり、例えばプラズマCVD法で形成する。シリコン酸化膜の場合、SiH4/N2O系のガスを用い、400℃の温度で形成する。窒化シリコン膜の場合、SiH4/NH3系のガスを用い300℃の温度で形成する。また、第1絶縁膜19は、ポリイミドやエポキシ等の樹脂を例えば100μmの厚さで塗布し、310℃、30分で硬化することにより形成しても良い。また、第1絶縁膜19は、シリコン酸化膜と窒化シリコン膜をこの順に積層した積層型の絶縁膜にしてもよい。積層型の絶縁膜の膜厚は、100〜5000nmであり、このうち窒化シリコン膜の膜厚20〜500nm程度である。
4.基板貫通孔形成工程
次に、基板10の裏面側の絶縁膜19上にフォトレジストを塗布してフォトレジスト層を形成し、この層をパターニングすることにより、基板10に形成する貫通孔に対応した開口部12aを有するマスク層12を形成する。次に、マスク層12を用いて、反応性イオンエッチング(RIE)等の方法により第1絶縁膜19、基板10、素子形成部11、及び接着層17を順次エッチングし、基板10に貫通孔13を形成し、図1(d)に示す構造を得る。貫通孔13は、支持体18の開口部18aに繋がっているため(例えば、両者の中心が一致しているため)、貫通孔13は、支持体18によって塞がれない。RIEの条件は、第1絶縁膜19が窒化シリコン膜の場合CF4/O2系ガスで、基板10のシリコンはSF6/O2系ガスでエッチングする。素子形成部11のシリコン酸化膜及び接着層17はCF4/O2系ガスでエッチングする。エッチング温度は支持体18が剥がれない温度、好ましくは100℃以下で処理する。貫通孔13のサイズは、正方形の1辺がまたは、円形の直径がまたは長方形の長辺が500μm以下でも、100μm以下でも、できれば50μm以下でも、1μm〜10μm程度でも良い。
次に、基板10の裏面側の絶縁膜19上にフォトレジストを塗布してフォトレジスト層を形成し、この層をパターニングすることにより、基板10に形成する貫通孔に対応した開口部12aを有するマスク層12を形成する。次に、マスク層12を用いて、反応性イオンエッチング(RIE)等の方法により第1絶縁膜19、基板10、素子形成部11、及び接着層17を順次エッチングし、基板10に貫通孔13を形成し、図1(d)に示す構造を得る。貫通孔13は、支持体18の開口部18aに繋がっているため(例えば、両者の中心が一致しているため)、貫通孔13は、支持体18によって塞がれない。RIEの条件は、第1絶縁膜19が窒化シリコン膜の場合CF4/O2系ガスで、基板10のシリコンはSF6/O2系ガスでエッチングする。素子形成部11のシリコン酸化膜及び接着層17はCF4/O2系ガスでエッチングする。エッチング温度は支持体18が剥がれない温度、好ましくは100℃以下で処理する。貫通孔13のサイズは、正方形の1辺がまたは、円形の直径がまたは長方形の長辺が500μm以下でも、100μm以下でも、できれば50μm以下でも、1μm〜10μm程度でも良い。
5.第2絶縁膜形成工程
次に、フォトレジスト12を除去した後、貫通孔13内部に(すなわち、貫通孔の側壁に)第2絶縁膜14を形成し、図1(e)に示す構造を得る。第2絶縁膜14は、例えば貫通孔13の1辺が10μmの場合、厚さが100〜200nm程度になるように形成する。第2絶縁膜14は、プラズマCVD法で形成し、その条件は、第2絶縁膜14がシリコン酸化膜である場合、SiH4/N2O系のガスを用い100℃の温度で形成する。ラズマCVD法を用いるのは、膜厚が薄くてもカバレッジが良く膜質も良いためである。貫通孔13の1辺100μmであれば、第2絶縁膜14は、2〜3μm程度の厚さで形成する。また、第2絶縁膜14は、150℃程度のポリイミド溶液中でシリコン基板を電極として電圧をかけることによって基板表面にポリイミドを析出させることによって(すなわち、ポリイミドを電着することによって)、形成してもよい。
次に、フォトレジスト12を除去した後、貫通孔13内部に(すなわち、貫通孔の側壁に)第2絶縁膜14を形成し、図1(e)に示す構造を得る。第2絶縁膜14は、例えば貫通孔13の1辺が10μmの場合、厚さが100〜200nm程度になるように形成する。第2絶縁膜14は、プラズマCVD法で形成し、その条件は、第2絶縁膜14がシリコン酸化膜である場合、SiH4/N2O系のガスを用い100℃の温度で形成する。ラズマCVD法を用いるのは、膜厚が薄くてもカバレッジが良く膜質も良いためである。貫通孔13の1辺100μmであれば、第2絶縁膜14は、2〜3μm程度の厚さで形成する。また、第2絶縁膜14は、150℃程度のポリイミド溶液中でシリコン基板を電極として電圧をかけることによって基板表面にポリイミドを析出させることによって(すなわち、ポリイミドを電着することによって)、形成してもよい。
6.銅充填工程
6−1.バリア層及び銅シード層形成工程
次に、基板11の裏面側から、基板10裏面及び貫通孔内部にバリア層を介して銅シード層15を形成し、図1(f)に示す構造を得る。バリア層は、TiN層又はTaN層などからなり、厚さが5〜150nm、望ましくは10nmとなるように形成する。銅シード層15は、厚さが単原子層の厚さから200nm、望ましくは100nmとなるように形成する。両者は、CVD又はスパッタ法などで形成する。CVD法を用いる場合、TiN層はTi(N(C2H5)2)4にNH3やN2と反応させて150℃の温度で成長させる。銅シード層15は、Cu(hfac)(tmvs)を原料として温度150℃で形成する。
6−1.バリア層及び銅シード層形成工程
次に、基板11の裏面側から、基板10裏面及び貫通孔内部にバリア層を介して銅シード層15を形成し、図1(f)に示す構造を得る。バリア層は、TiN層又はTaN層などからなり、厚さが5〜150nm、望ましくは10nmとなるように形成する。銅シード層15は、厚さが単原子層の厚さから200nm、望ましくは100nmとなるように形成する。両者は、CVD又はスパッタ法などで形成する。CVD法を用いる場合、TiN層はTi(N(C2H5)2)4にNH3やN2と反応させて150℃の温度で成長させる。銅シード層15は、Cu(hfac)(tmvs)を原料として温度150℃で形成する。
6−2.銅めっき工程
次に、銅シード層15を利用して、電解めっき法により貫通孔13内に銅16を充填し、図1(g)に示す構造を得る。支持体18が貫通孔13の部分に開口部18を有するため、めっき液が貫通孔13内をスムーズに流れる。このため、電気分解により発生して貫通孔13内の表面に付着する水素の泡が取り除かれ、かつ、反応種の拡散が効率よく起こるので、ボイドの発生が抑制され、完全充填が可能となる。ここでの銅めっきの条件としては、CuSO4・5H2OとH2SO4とCl-をめっき液として用い、温度25℃で電解めっき法にて行う。
次に、銅シード層15を利用して、電解めっき法により貫通孔13内に銅16を充填し、図1(g)に示す構造を得る。支持体18が貫通孔13の部分に開口部18を有するため、めっき液が貫通孔13内をスムーズに流れる。このため、電気分解により発生して貫通孔13内の表面に付着する水素の泡が取り除かれ、かつ、反応種の拡散が効率よく起こるので、ボイドの発生が抑制され、完全充填が可能となる。ここでの銅めっきの条件としては、CuSO4・5H2OとH2SO4とCl-をめっき液として用い、温度25℃で電解めっき法にて行う。
6−3.CMP工程
次に、CMP法により、第1絶縁膜19上の銅16を除去し、貫通孔13内のみに銅16を残し、図1(h)に示す構造を得る。
次に、CMP法により、第1絶縁膜19上の銅16を除去し、貫通孔13内のみに銅16を残し、図1(h)に示す構造を得る。
7.支持体取り外し工程
次に、素子形成部11表面の支持体18を取り外し、図1(i)に示す構造を得る。支持体18の取り外しは、モノエタノールアミンやジメチルフォルムアミドの剥離液に温度約120℃基板を浸液させ、接着層17を取り除くことによって行う。
以上の工程により、貫通電極を有する半導体装置が作成される。
次に、素子形成部11表面の支持体18を取り外し、図1(i)に示す構造を得る。支持体18の取り外しは、モノエタノールアミンやジメチルフォルムアミドの剥離液に温度約120℃基板を浸液させ、接着層17を取り除くことによって行う。
以上の工程により、貫通電極を有する半導体装置が作成される。
図2を用いて、実施例2の半導体装置の製造工程について説明する。図2は、本実施例の半導体装置の製造工程を示す断面図である。
1.支持体取り付け、基板薄化、第1絶縁膜形成工程
まず、実施例1と同様の方法で、支持体取り付け、基板薄化、第1絶縁膜形成工程を行い、図2(a)に示す構造を得る。
まず、実施例1と同様の方法で、支持体取り付け、基板薄化、第1絶縁膜形成工程を行い、図2(a)に示す構造を得る。
2.溝形成工程
次に、基板10の裏面側の絶縁膜19上にフォトレジストを塗布してフォトレジスト層を形成し、この層をパターニングすることにより、基板10に形成する溝20に対応した開口部112aを有するマスク層112を形成する。次に、マスク層112を用いて、反応性イオンエッチング(RIE)等の方法により第1絶縁膜19、基板10を順次エッチングし、基板10に溝20を形成し、図2(b)に示す構造を得る。溝20は、深さが500nm〜1000nm程度になるように形成する。
次に、基板10の裏面側の絶縁膜19上にフォトレジストを塗布してフォトレジスト層を形成し、この層をパターニングすることにより、基板10に形成する溝20に対応した開口部112aを有するマスク層112を形成する。次に、マスク層112を用いて、反応性イオンエッチング(RIE)等の方法により第1絶縁膜19、基板10を順次エッチングし、基板10に溝20を形成し、図2(b)に示す構造を得る。溝20は、深さが500nm〜1000nm程度になるように形成する。
RIEの条件は、第1絶縁膜19が窒化シリコン膜の場合CF4/O2系ガスで、基板10のシリコンはSF6/O2系ガスでエッチングする。エッチング温度は支持体18が剥がれない温度、できれば100℃以下で処理する。溝20は、配線として用いるためパターンは自由に設定できるがあまり大きいパターンでは後の銅−CMP工程でディッシングによりパターン消失も考えられるため、溝にスロットを入れるのが望ましい。なお、「スロット」とは、ディッシングを防止するために、配線溝内のところどころにストッパーとして設けられる酸化膜などからなる島状のパターンである。
3.基板貫通孔形成工程
次に、実施例1と同様の方法により、基板10に貫通孔13を形成し、図2(c)に示す構造を得る。
4.第2絶縁膜形成工程
次に、実施例1と同様の方法により、貫通孔13及び溝20内部に第2絶縁膜14を形成し、図2(d)に示す構造を得る。
次に、実施例1と同様の方法により、貫通孔13及び溝20内部に第2絶縁膜14を形成し、図2(d)に示す構造を得る。
5.銅充填工程
次に、実施例1と同様の方法により、バリア層を介して銅シード層15を形成し(図2(e))、電解めっき法により貫通孔13及び溝20内部に銅16を充填し(図2(f))、CMP法により不要な銅を取り除く(図2(g))。
次に、実施例1と同様の方法により、バリア層を介して銅シード層15を形成し(図2(e))、電解めっき法により貫通孔13及び溝20内部に銅16を充填し(図2(f))、CMP法により不要な銅を取り除く(図2(g))。
6.支持体取り外し工程
次に、実施例1と同様の方法により、支持体18を取り外し、図2(h)に示す構造を得る。
次に、実施例1と同様の方法により、支持体18を取り外し、図2(h)に示す構造を得る。
本構造の半導体装置の製造方法によれば、追加の配線パターンを貫通電極と同時に形成することが可能となる。
図3を用いて、実施例3の半導体装置の製造工程について説明する。図3は、本実施例の半導体装置の製造工程を示す断面図である。
1.支持体取り付け工程
まず、実施例1と同様の方法により、基板10の表面側に支持体20を取り付け、図3(a)に示す構造を得る。本実施例では、支持体20は、後工程で基板10に貫通孔13を形成するためのマスクとして用いるので、基板10に形成する貫通孔13と同じサイズの開口部20aを有している。
まず、実施例1と同様の方法により、基板10の表面側に支持体20を取り付け、図3(a)に示す構造を得る。本実施例では、支持体20は、後工程で基板10に貫通孔13を形成するためのマスクとして用いるので、基板10に形成する貫通孔13と同じサイズの開口部20aを有している。
2.基板薄化工程
次に、実施例1と同様の方法により、基板10の薄化を行い、図3(b)に示す構造を得る。
次に、実施例1と同様の方法により、基板10の薄化を行い、図3(b)に示す構造を得る。
3.第1絶縁膜形成工程
次に、実施例1と同様の方法により、基板10の裏面に第1絶縁膜19を形成し、図3(c)に示す構造を得る。
次に、実施例1と同様の方法により、基板10の裏面に第1絶縁膜19を形成し、図3(c)に示す構造を得る。
4.基板貫通孔形成工程
次に、支持体20をマスクに、反応性イオンエッチング(RIE)等の方法により接着層17、素子形成部11、基板10、及び第1絶縁膜19を順次エッチングし、基板10に貫通孔13を形成し、図3(d)に示す構造を得る。エッチングの条件は、実施例1と同様である。なお、この工程で支持体20も、基板10の厚さ(30〜100μm程度)+オーバーエッチ分、エッチングされて厚さが減少するが、その後の工程が処理できる程度の厚さが残っていれば、この減少は問題とならない(必要な場合には、減少分を考慮した厚さの支持体を用いる。)。
5.第2絶縁膜形成工程
次に、実施例1と同様の方法により、貫通孔13内部に第2絶縁膜14を形成し、図3(e)に示す構造を得る。
次に、実施例1と同様の方法により、貫通孔13内部に第2絶縁膜14を形成し、図3(e)に示す構造を得る。
6.銅充填工程
次に、実施例1と同様の方法により、バリア層を介して銅シード層15を形成し(図3(f))、電解めっき法により貫通孔13及び溝20内部に銅16を充填し(図3(g))、CMP法により不要な銅を取り除く(図3(h))。
次に、実施例1と同様の方法により、バリア層を介して銅シード層15を形成し(図3(f))、電解めっき法により貫通孔13及び溝20内部に銅16を充填し(図3(g))、CMP法により不要な銅を取り除く(図3(h))。
7.支持体取り外し工程
次に、実施例1と同様の方法により、支持体20を取り外し、図3(i)に示す構造を得る。
次に、実施例1と同様の方法により、支持体20を取り外し、図3(i)に示す構造を得る。
本構造の半導体装置の製造方法によれば、支持体20をマスクにして、基板に貫通電極パターンを形成することができるため、マスク枚数とフォトを削減でき、TAT(Turn Around Time, 受注から納品までの時間)の短縮とコストの削減を図ることが出来る。
(実施例1〜3で使用する支持体とこれらの実施例で得られた基板の形状)
図4には、デバイスウェハ(貫通孔を形成した基板)22と支持体18,20の形状を示している。図4(a)はデバイスウェハ22を示しており、図4(b)はそのデバイスの個片を拡大したデバイスチップ23であり、貫通孔24のパターンを有している。図4(c)には支持体18,20を示しており、図4(d)はデバイスチップ23に対応した部分26を拡大したものであるが、貫通孔24のパターンに対応した開口部27を有する。開口部27は実施例3で用いる支持体の場合、基板に貫通孔24を形成するためのマスクも兼ねるため、寸法は貫通孔24と同じサイズにする。実施例1又は2の支持体の開口部27は貫通孔24より数μm大きいサイズが望ましい。また、実施例1又は2で使用される支持体の開口部27のパターンとしては図4(e)で示すように貫通孔24を一括で覆うような開口部28のようなパターンでも良い。また、支持体としてウェハサポート機能を保持しつつ、電解めっき時にめっき液の供給を妨げない形状であれば例示した以外のパターンでも構わない。
図4には、デバイスウェハ(貫通孔を形成した基板)22と支持体18,20の形状を示している。図4(a)はデバイスウェハ22を示しており、図4(b)はそのデバイスの個片を拡大したデバイスチップ23であり、貫通孔24のパターンを有している。図4(c)には支持体18,20を示しており、図4(d)はデバイスチップ23に対応した部分26を拡大したものであるが、貫通孔24のパターンに対応した開口部27を有する。開口部27は実施例3で用いる支持体の場合、基板に貫通孔24を形成するためのマスクも兼ねるため、寸法は貫通孔24と同じサイズにする。実施例1又は2の支持体の開口部27は貫通孔24より数μm大きいサイズが望ましい。また、実施例1又は2で使用される支持体の開口部27のパターンとしては図4(e)で示すように貫通孔24を一括で覆うような開口部28のようなパターンでも良い。また、支持体としてウェハサポート機能を保持しつつ、電解めっき時にめっき液の供給を妨げない形状であれば例示した以外のパターンでも構わない。
(実施例1〜3で得られた半導体装置を用いた積層型半導体装置)
図5に、実施例1〜3で得られた貫通電極を有する半導体装置を用いた積層型半導体装置を示す。図5(b)は、この装置の底面図であり、(a)は、(b)中のI−I断面図である。この装置は、インターポーザー31上に、実施例2で得られた貫通電極32a及び溝配線(幅10〜200μm)32bを有する半導体装置32と、実施例1又は3で得られた貫通電極33aを有する半導体装置33を備える。半導体装置33は、4つが積層されている。インターポーザー31は、裏面にバンプボール(径30〜200μm)35を備え、内部にインターポーザー内貫通電極(径10〜100μm)31aを有している。
各半導体装置32,33の貫通電極32a,33aは、互いに電気的に接続されており、さらに、溝配線32b,インターポーザー内貫通電極31a及びバンプボール35も、互いに電気的に接続されている。従って、図5のような構成にすることにより、配線用のワイヤなどを用いることなく、全ての層の半導体装置がインターポーザー31裏面のバンプボールと電気的に接続した積層型半導体装置を得ることができる。
図5に、実施例1〜3で得られた貫通電極を有する半導体装置を用いた積層型半導体装置を示す。図5(b)は、この装置の底面図であり、(a)は、(b)中のI−I断面図である。この装置は、インターポーザー31上に、実施例2で得られた貫通電極32a及び溝配線(幅10〜200μm)32bを有する半導体装置32と、実施例1又は3で得られた貫通電極33aを有する半導体装置33を備える。半導体装置33は、4つが積層されている。インターポーザー31は、裏面にバンプボール(径30〜200μm)35を備え、内部にインターポーザー内貫通電極(径10〜100μm)31aを有している。
各半導体装置32,33の貫通電極32a,33aは、互いに電気的に接続されており、さらに、溝配線32b,インターポーザー内貫通電極31a及びバンプボール35も、互いに電気的に接続されている。従って、図5のような構成にすることにより、配線用のワイヤなどを用いることなく、全ての層の半導体装置がインターポーザー31裏面のバンプボールと電気的に接続した積層型半導体装置を得ることができる。
10,50 基板
11,51 回路素子部
12,52 フォトレジスト
13,53 貫通孔
14 第2絶縁膜
15,55 シード層
16,56 金属、銅
17,57 接着層
18,20,58 支持体
18a,20a 開口部
19 第1絶縁膜
20 再配線溝
21 金属配線層
22 デバイスウェハ
23 デバイスチップ
24 貫通孔
25 支持体
26 支持体のデバイスチップに対応した部分
27、28 開口部
31 インターポーザー
31a インターポーザー用貫通電極
32,33 半導体装置
32a,33a 貫通電極
32b 溝配線
35 バンプボール
54,59 絶縁膜
11,51 回路素子部
12,52 フォトレジスト
13,53 貫通孔
14 第2絶縁膜
15,55 シード層
16,56 金属、銅
17,57 接着層
18,20,58 支持体
18a,20a 開口部
19 第1絶縁膜
20 再配線溝
21 金属配線層
22 デバイスウェハ
23 デバイスチップ
24 貫通孔
25 支持体
26 支持体のデバイスチップに対応した部分
27、28 開口部
31 インターポーザー
31a インターポーザー用貫通電極
32,33 半導体装置
32a,33a 貫通電極
32b 溝配線
35 バンプボール
54,59 絶縁膜
Claims (15)
- (1)開口部を有する支持体を基板表面側に取り付ける工程と、(2)基板をその裏面側から薄化する工程と、(3)基板裏面に第1絶縁膜を形成する工程と、(4)支持体の開口部に繋がる貫通孔を基板に形成する工程と、(5)第2絶縁膜を基板の貫通孔内部に形成する工程と、(6)基板の貫通孔内部に導電体を充填する工程を備えることを特徴とする半導体装置の製造方法。
- 工程(4)〜(6)は、基板に溝及び貫通孔を形成する工程と、第2絶縁膜を前記溝及び貫通孔内部に形成する工程と、前記溝及び貫通孔内部に導電体を充填する工程であることを特徴とする請求項1に記載の方法。
- (1)開口部を有する支持体を基板表面側に取り付ける工程と、(2)基板をその裏面側から薄化する工程と、(3)支持体の開口部に繋がる貫通孔を基板に形成する工程と、(4)基板裏面及び貫通孔内部に絶縁膜を形成する工程と、(5)基板の貫通孔内部に導電体を充填する工程を備えることを特徴とする半導体装置の製造方法。
- 支持体を取り付ける前に、基板表面側に回路素子部を形成する工程をさらに備える請求項1又は3に記載の方法。
- 基板の薄化は、機械研削によって行われることを特徴とする1又は3に記載の方法。
- 基板の薄化は、基板の厚さが30〜100μmとなるように行われることを特徴とする1又は3に記載の方法。
- 基板の貫通孔は、支持体の開口部よりも小さいことを特徴とする請求項1又は3に記載の方法。
- 基板の貫通孔は、基板表面に平行な断面形状が、正方形、長方形又は円であることを特徴とする請求項1又は3に記載の方法。
- 基板の貫通孔は、基板裏面にレジストパターンを形成し、このレジストパターンをエッチングマスクとして基板をエッチングすることにより形成することを特徴とする請求項1又は3に記載の方法。
- 基板の貫通孔は、開口部を有する支持体をマスクとして基板をエッチングすることにより形成することを特徴とする請求項1又は3に記載の方法。
- 導電体の充填は、貫通孔内部に導電体シード層を形成し、このシード層を利用して、電解めっき法により導電体を充填することによって行うことを特徴とする請求項1又は3に記載の方法。
- 導電体は、銅又は銅を含む合金からなる請求項11に記載の方法。
- 導電体シード層は、厚さが単原子層の厚さ〜200nmであることを特徴とする請求項11に記載の方法。
- 導電体シード層は、バリア層を介して貫通孔内部に形成されることを特徴とする請求項11に記載の方法。
- バリア層は、TiN又はTaNからなる請求項14に記載の方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005016019A JP2006203139A (ja) | 2005-01-24 | 2005-01-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005016019A JP2006203139A (ja) | 2005-01-24 | 2005-01-24 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006203139A true JP2006203139A (ja) | 2006-08-03 |
Family
ID=36960823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005016019A Pending JP2006203139A (ja) | 2005-01-24 | 2005-01-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006203139A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8114772B2 (en) | 2009-10-26 | 2012-02-14 | Samsung Electronics Co., Ltd. | Method of manufacturing the semiconductor device |
JP2012119685A (ja) * | 2010-11-29 | 2012-06-21 | Samsung Electronics Co Ltd | 半導体装置、その製造方法、および半導体装置を含む半導体パッケージ |
CN102867795A (zh) * | 2011-07-07 | 2013-01-09 | 瑞萨电子株式会社 | 半导体器件及制造该半导体器件的方法 |
JP2017103458A (ja) * | 2015-11-30 | 2017-06-08 | 台湾積體電路製造股▲ふん▼有限公司Taiwan Semiconductor Manufacturing Company,Ltd. | 集積チップおよびその製造方法 |
-
2005
- 2005-01-24 JP JP2005016019A patent/JP2006203139A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8114772B2 (en) | 2009-10-26 | 2012-02-14 | Samsung Electronics Co., Ltd. | Method of manufacturing the semiconductor device |
JP2012119685A (ja) * | 2010-11-29 | 2012-06-21 | Samsung Electronics Co Ltd | 半導体装置、その製造方法、および半導体装置を含む半導体パッケージ |
CN102867795A (zh) * | 2011-07-07 | 2013-01-09 | 瑞萨电子株式会社 | 半导体器件及制造该半导体器件的方法 |
JP2013021001A (ja) * | 2011-07-07 | 2013-01-31 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
JP2017103458A (ja) * | 2015-11-30 | 2017-06-08 | 台湾積體電路製造股▲ふん▼有限公司Taiwan Semiconductor Manufacturing Company,Ltd. | 集積チップおよびその製造方法 |
US10147682B2 (en) | 2015-11-30 | 2018-12-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure for stacked logic performance improvement |
US10566288B2 (en) | 2015-11-30 | 2020-02-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure for standard logic performance improvement having a back-side through-substrate-via |
US11107767B2 (en) | 2015-11-30 | 2021-08-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure for standard logic performance improvement having a back-side through-substrate-via |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3880602B2 (ja) | 半導体装置の製造方法、半導体装置 | |
US8278738B2 (en) | Method of producing semiconductor device and semiconductor device | |
JP4327644B2 (ja) | 半導体装置の製造方法 | |
TWI320198B (en) | Methods of forming through-wafer interconnects and structures resulting therefrom | |
TWI251314B (en) | Manufacturing method of semiconductor device, semiconductor device, circuit substrate and electronic equipment | |
JP4250154B2 (ja) | 半導体チップ及びその製造方法 | |
JP4773307B2 (ja) | 半導体装置の製造方法 | |
JP2004186187A (ja) | 半導体装置およびその製造方法 | |
US8440565B2 (en) | Semiconductor apparatus manufacturing method and semiconductor apparatus | |
JP2007059452A (ja) | インターポーザ及びその製造方法ならびに電子装置 | |
JP2005294577A (ja) | 半導体装置およびその製造方法 | |
JP2014236102A (ja) | 貫通電極付き配線基板、その製造方法及び半導体装置 | |
US9583365B2 (en) | Method of forming interconnects for three dimensional integrated circuit | |
US11784128B2 (en) | Die interconnect substrate, an electrical device and a method for forming a die interconnect substrate | |
US8129835B2 (en) | Package substrate having semiconductor component embedded therein and fabrication method thereof | |
TW201530720A (zh) | 具有突出的銅端子柱的基板 | |
JP2003273155A (ja) | 半導体装置及びその製造方法 | |
US7563703B2 (en) | Microelectronic interconnect device comprising localised conductive pins | |
JP2006203139A (ja) | 半導体装置の製造方法 | |
US20050179120A1 (en) | Process for producing semiconductor device, semiconductor device, circuit board and electronic equipment | |
JP2008028336A (ja) | 電子部品の製造方法 | |
US20200051915A1 (en) | Die Interconnect Substrate, an Electrical Device, and a Method for Forming a Die Interconnect Substrate | |
JP2012033624A (ja) | ウエハレベルパッケージ構造およびその製造方法 | |
JP2011071175A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5118614B2 (ja) | 半導体装置の製造方法 |