JP2006196692A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006196692A JP2006196692A JP2005006702A JP2005006702A JP2006196692A JP 2006196692 A JP2006196692 A JP 2006196692A JP 2005006702 A JP2005006702 A JP 2005006702A JP 2005006702 A JP2005006702 A JP 2005006702A JP 2006196692 A JP2006196692 A JP 2006196692A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- etching
- manufacturing
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】 表面粗さが大きい半導体に対してエッチングを確実に行うことができるようにする。
【解決手段】 半導体表面側から、目的とするエッチングがなされるエッチング工程に先立って少なくともそのエッチングがなされる領域上に、この領域における起伏41を埋め込んで上記起伏が消失された滑らかな表面を形成するマスク層を被覆形成するマスク層42の形成工程と、上記マスク層の表面側からこのマスク層42と半導体に対するエッチング性が同等なエッチング条件で、起伏41が除去された滑らかな面とするエッチング工程を行い、その後、目的とするエッチング工程を行う。
【選択図】 図1
【解決手段】 半導体表面側から、目的とするエッチングがなされるエッチング工程に先立って少なくともそのエッチングがなされる領域上に、この領域における起伏41を埋め込んで上記起伏が消失された滑らかな表面を形成するマスク層を被覆形成するマスク層42の形成工程と、上記マスク層の表面側からこのマスク層42と半導体に対するエッチング性が同等なエッチング条件で、起伏41が除去された滑らかな面とするエッチング工程を行い、その後、目的とするエッチング工程を行う。
【選択図】 図1
Description
本発明は、窒化物半導体発光装置の製造に適用して好適な半導体装置の製造方法に関する。
窒化物半導体層、例えばGaN系半導体層においては、そのエピタキシャル成長条件によって、その表面の起伏が著しい、比較的激しい表面ラフネス(表面粗さ)となる。
例えば窒化物半導体発光ダイオード(LED)においては、この表面粗さを積極的に利用することによって、この表面で内部からの発光が全反射しにくく、有効に、この表面側とは反対側の光取り出し面に向かわせて、光取り出し効率を高めることができることが知られている。
また、この表面粗さの存在によって、この表面側にコンタクトされるLEDの一方の電極例えばp型側電極の半導体層に対するコンタクトを良好に行うことができるという利点を有する。
例えば窒化物半導体発光ダイオード(LED)においては、この表面粗さを積極的に利用することによって、この表面で内部からの発光が全反射しにくく、有効に、この表面側とは反対側の光取り出し面に向かわせて、光取り出し効率を高めることができることが知られている。
また、この表面粗さの存在によって、この表面側にコンタクトされるLEDの一方の電極例えばp型側電極の半導体層に対するコンタクトを良好に行うことができるという利点を有する。
一方、このLEDにおいて、上述の光取り出し面からの光取り出し効率を高めるとか、コンタクト面を形成するなどの目的をもって、LEDの例えば外周部を所要形状に所要のエッチングガスを用いてドライエッチングすることがなされる(例えば特許文献1参照)。あるいは、共通の半導体層に多数のLEDを配列形成するための素子間分離を行う分離溝の形成をドライエッチングによって行うなど、半導体装置の製造過程でエッチング加工を伴う場合が多々ある。
このようなエッチングを、上述したように、比較的激しい起伏による粗さを有する表面から行う場合、そのエッチングによって形成された面における粗さが、初期の表面粗さがむしろ強調されて発生し、エッチング面の形状不安定性、ピラーの発生を生じ、更に、次工程での位置合わせに用いられるマーカーの検知を行いにくくなるなどの歩留まりの低下、信頼性の低下、作業性の低下を来たす。
また、下層の半導体層において、その表面粗さが著しい場合、この面に半導体層をエピタキシャル成長する場合においても、このエピタキシャル成長が、下地層の表面粗さの影響を受けて結晶性にすぐれた、あるいは表面性にすぐれたエピタキシャル成長がなされないなどの不都合を来たす場合がある。
特開2004−111493号公報
本発明は、上述したように、エッチング、あるいはエピタキシャル成長等の目的とする加工処理がなされる場合の、下地面が著しい表面粗さを有する場合における、エッチング、いわゆる表面ラフネスが強調されるような不安定形状が発生したり、ピラーが発生したり、エピタキシャル成長層の特性低下等が生じることの不都合を排除することができるようにして、歩留まりの低下、信頼性の低下、作業性の低下等の改善を図ることができるようにした半導体装置例えば窒化物半導体発光ダイオードを提供することを目的とする。
本発明による半導体装置の製造方法は、半導体装置の製造過程で、起伏が著しい表面粗さを有する半導体表面に目的とする加工工程を行うにあたり、該加工工程に先立って少なくとも上記加工処理を行う領域上に、該領域における上記起伏を埋め込んで上記起伏が消失された滑らかな表面を形成するマスク層を被覆形成するマスク層の形成工程と、上記マスク層の表面側から該マスク層と上記半導体に対するエッチング性が同等なエッチング条件によるエッチング工程を有し上記表面粗さの起伏が除去された滑らかな面とする平坦化工程と、その後、上記目的とする加工工程を行うことを特徴とする。
また、本発明は、上記目的とする加工工程が、ドライエッチング工程であることを特徴とする。
また、本発明は、上記目的とする加工工程が、エピタキシャル成長工程であることを特徴とする。
また、本発明は、上記平坦化工程が、ドライエッチング工程による平坦化処理工程を含むことを特徴とする。
また、本発明は、上記目的とする加工工程が、エピタキシャル成長工程であることを特徴とする。
また、本発明は、上記平坦化工程が、ドライエッチング工程による平坦化処理工程を含むことを特徴とする。
また、本発明による半導体装置の製造方法は、上記半導体が、窒化物半導体発光ダイオードを構成する半導体であり、該半導体の上記起伏を有する表面の一部に上記発光ダイオードの一方の電極が形成され、上記マスク層が上記電極上と、上記目的とする加工工程としてのエッチングがなされる領域とに渡って形成され、少なくとも上記目的とするエッチングがなされる領域の上記起伏を、上記平坦化工程によって除去することを特徴とする。
また、本発明による半導体装置の製造方法は、上記半導体が、第1導電型の第1のクラッド層と、活性層と、第2導電型の第2のクラッド層とを少なくとも有する積層半導体層を有する窒化物半導体発光ダイオードを構成する半導体であり、上記目的とするエッチングが、最終的に得る窒化物半導体発光ダイオードの外周面に対する上記積層半導体層の積層方向の断面形状を、傾斜、彎曲ないし屈曲形状とするエッチング工程であることを特徴とする。
また、本発明は、上記彎曲ないし屈曲する曲面形状が、外側に凸の曲面形状とすることを特徴とする。
また、本発明は、上記彎曲ないし屈曲する曲面形状が、外側に凸の曲面形状とすることを特徴とする。
上述したように、本発明製造方法においては、表面粗さがその後エッチング、エピタキシャル成長等の加工処理に影響を与える起伏の激しい半導体層表面を、その起伏を完全に埋め込むように半導体とのエッチングの選択性がほぼ1:1のマスク層を被覆してエッチングを行うことから表面粗さを形成する起伏を確実に除去しその表面性を良好な滑らかな表面とすることができる。したがって、上述したその後の加工処理を良好に行うことができるものである。
また、この本発明製造方法を、窒化物半導体のGaN系の発光ダイオードLEDの製造に適用することによってその表面に対する電極形成部等においては、起伏を残存させて電極のコンタクトを良好に行い、また、この表面とは反対側の光取り出し面からの光の取り出し効率を高めた状態で、例えばその周面の形状を選定するドライエッチングは、表面の起伏に依存することのない目的とするエッチングを行うことができるものである。
そして、このように表面の起伏による不都合は、回避でき、電極形成部においては、この起伏を残しておくことによって、表面とは反対側の面からの光取り出し効率を高めるとか、電極コンタクトを良好に行うことができるものである。
そして、このように表面の起伏による不都合は、回避でき、電極形成部においては、この起伏を残しておくことによって、表面とは反対側の面からの光取り出し効率を高めるとか、電極コンタクトを良好に行うことができるものである。
図面を参照して本発明による半導体装置の製造方法の実施の形態を例示するが本発明製造方法は、これらに限定されるものではないことはいうまでもない。
図1及び図2を参照して、本発明製造方法の一実施の形態例を説明するが、まず、この実施の形態例における製造方法を適用する半導体装置を、図3及び図4で示したそれぞれの概略断面図を参照して説明する。
図1及び図2を参照して、本発明製造方法の一実施の形態例を説明するが、まず、この実施の形態例における製造方法を適用する半導体装置を、図3及び図4で示したそれぞれの概略断面図を参照して説明する。
これら半導体装置は、窒化物半導体発光ダイオードのGaN系LED10であり、この例では、第1導電型例えばn型のGaNによる厚さ例えば3μm〜3.5μmの第1のクラッド層1上にInGaNによる例えば厚さ150nmの活性層2、第2導電型例えばp型の厚さ100nm〜380nmの第2のクラッド層3が積層された積層半導体層4を有して成り、平面パターンが例えば方形、あるいは円形等を有する形状とされる。
そして、この場合、積層半導体層4の第1のクラッド層1側の主面を光取り出し面5とする面発光構成とされる。
この光取り出し面5には、第1の電極6例えばn型側電極がコンタクトされ、この光取り出し面5と対向する反対側の第2のクラッド層3側の主面に第2電極7例えばp型側電極がコンタクトされる。
光取り出し面5側の第1電極6は、例えば透明電極あるいは網目電極とするとか、光取り出し面の一部に形成するなど、光取り出しが有効になされるように構成する。
また、第2電極7は、Ag電極等の発光波長光に対して反射率が高い電極構成とする。
この光取り出し面5には、第1の電極6例えばn型側電極がコンタクトされ、この光取り出し面5と対向する反対側の第2のクラッド層3側の主面に第2電極7例えばp型側電極がコンタクトされる。
光取り出し面5側の第1電極6は、例えば透明電極あるいは網目電極とするとか、光取り出し面の一部に形成するなど、光取り出しが有効になされるように構成する。
また、第2電極7は、Ag電極等の発光波長光に対して反射率が高い電極構成とする。
そして、この構成においては、主として発光機能部を構成する積層半導体層4の外周面4sを、その積層方向に沿う断面形状が、外側、すなわち外方に凸の彎曲ないしは屈曲する曲面形状とされる。
この曲面形状は、上述した積層方向に関して図3及び図4に示すように、単一の曲率によらない例えば図3に示す彎曲面とすることもできるし、あるいは図4に示すように複数の屈曲する面によって構成することもできる。
この曲面形状は、上述した積層方向に関して図3及び図4に示すように、単一の曲率によらない例えば図3に示す彎曲面とすることもできるし、あるいは図4に示すように複数の屈曲する面によって構成することもできる。
そして、この外周面4sは、その傾きすなわち接線の光取り出し面5とのなす角度が、光取り出し面5に近づくにつれ、大に、すなわち急峻となるようにする。例えば図1および図2に示すように、光取り出し面5とは反対側から光取り出し面5に向かう各角度θ1、θ2、θ3が、θ1<θ2<θ3とされる。
更に、この外周面4sの、少なくとも一部例えば中間部の角度θ2が、45°〜55°更に望ましくは48°〜49°の曲面とされることが望ましい。
このLED10は、例えばVPA(新日鉄化学社製商品名)、ポリイミド系樹脂等の樹脂によって覆ったパッケージ11が施される。
更に、この外周面4sの、少なくとも一部例えば中間部の角度θ2が、45°〜55°更に望ましくは48°〜49°の曲面とされることが望ましい。
このLED10は、例えばVPA(新日鉄化学社製商品名)、ポリイミド系樹脂等の樹脂によって覆ったパッケージ11が施される。
このように、外周面4sの、少なくとも一部例えば中間部の角度θ2が、45°〜55°、更に望ましくは48°〜49°の曲面とすることによって光取り出し効率が高められる。これは、例えば第2のクラッド層3側の主面、第2電極からの反射による光、活性層2からの発光の外周面4sに向かう光が、反射および全反射によって有効に光取り出し面へと向かわせ、繰り返し反射や、迷走する光路を有効に回避できることによるものである。
さらに、この光取り出し効率の向上が図られることについて、次のように考察することができる。すなわち、図5に概略断面図を示すように、サファイア基板21上に、図3および図4で前述したと同様の第1のクラッド層1、活性層2、第2クラッド層3による積層半導体構造とするが、その外周形状を単一の傾斜角度θを有する形状として考察した。この場合においては、その表面を上述した樹脂VPAによって覆うパッケージ11とした。
この構成において、角度θを変化させてサファイア基板21側からの光取り出し効率をみると、図6に示す結果が得られる。
これによって明らかなように、その角度θを45°より大で55°以下とするとき、高い光取り出し効率が得られ、48°〜49°でピークを示すものであり、これによって、その傾斜角度の選定によって高い光取り出し効率が得られることが理解されるものである。
さらに、この光取り出し効率の向上が図られることについて、次のように考察することができる。すなわち、図5に概略断面図を示すように、サファイア基板21上に、図3および図4で前述したと同様の第1のクラッド層1、活性層2、第2クラッド層3による積層半導体構造とするが、その外周形状を単一の傾斜角度θを有する形状として考察した。この場合においては、その表面を上述した樹脂VPAによって覆うパッケージ11とした。
この構成において、角度θを変化させてサファイア基板21側からの光取り出し効率をみると、図6に示す結果が得られる。
これによって明らかなように、その角度θを45°より大で55°以下とするとき、高い光取り出し効率が得られ、48°〜49°でピークを示すものであり、これによって、その傾斜角度の選定によって高い光取り出し効率が得られることが理解されるものである。
また、上述した外周面の傾斜において、外側に凸の曲面とすることによって光取り出し効率を高めることができる。
いま、図7の表に示すように、それぞれの角度θ1,θ2,θ3に関してその角度を変化させた構造1〜5に関しての光取り出し効率を、図8に示す。図8において、横軸は構造1〜5を表し、縦軸に45°の単一傾斜としたときの光取り出し効率に対する各構造1〜5の光取り出し効率の比を示した。
これによれば、少なくとも45°の単一傾斜とする場合に比し、45°より大で、65°以下を含む外方に凸の曲面形状とすることによって、単一傾斜とする場合に比し、優れた光取り出し効率がえられることがわかる。
いま、図7の表に示すように、それぞれの角度θ1,θ2,θ3に関してその角度を変化させた構造1〜5に関しての光取り出し効率を、図8に示す。図8において、横軸は構造1〜5を表し、縦軸に45°の単一傾斜としたときの光取り出し効率に対する各構造1〜5の光取り出し効率の比を示した。
これによれば、少なくとも45°の単一傾斜とする場合に比し、45°より大で、65°以下を含む外方に凸の曲面形状とすることによって、単一傾斜とする場合に比し、優れた光取り出し効率がえられることがわかる。
上述した外周面が所要の曲面、あるいは単純な傾斜面とする場合にいても、上述したように、サファイア等の基板上に、上述した例えば第1クラッド層1、活性層2、第2クラッド層3の積層半導体層4を構成する半導体層をエピタキシャル成長して後、この積層半導体層に対してその表面から、ドライエッチングを行って、所要形状のLEDを作製する。
ところが、このようなエッチングを行う場合、冒頭に述べたように、例えばGaN系のエピタキシャル成長半導体層においてその表面の粗さを大とするとき、これによって光取り出し面5からの光取り出し効率が高められるものであるが、このように、表面粗さが大きい面から、上述した図3及び図4の外周面形状を形成するためのドライエッチングがなされると、表面粗さの影響を受け、滑らかなエッチング面が得られない。
本発明製造方法においては、このような表面粗さによるエッチング面への影響を排除するものである。
図1及び図2を参照して、図3もしくは図4で示したLEDを製造する場合に適用する本発明の実施の形態例を説明する。
図1及び図2を参照して、図3もしくは図4で示したLEDを製造する場合に適用する本発明の実施の形態例を説明する。
図1Aに示すように、基板21例えばサファイア基板上に、例えばMOCVD(Metal Organic Chemical Vapor Deposition)によって、順次第1導電型例えばn型のGaNによる第1のクラッド層1、InGaNによる活性層2、第2導電型例えばp型のGaNによる第2のクラッド層3をエピタキシャル成長して積層半導体層4を構成する。
このとき、最表面にある電極コンタクト層となる半導体層、この例では第2クラッド層3の成長温度、成長速度等の成長条件を選定することによって所要の起伏41、例えば200nm程度の起伏を有する表面粗さを発生するエピタキシャル成長を行う。
このように、第2クラッド層3において200nm以上の起伏を発生させるエピタキシャル成長は、例えば第1クラッド層1のエピタキシャル成長温度より充分低い成長温度によってエピタキシャル成長させる。例えば第1クラッド層の成長温度が900℃であるとき、第2のクラッドのエピタキシャル成長温度は900℃程度に選定すると、転位を起点とした成長ピットによるラフネスが得られる。
このとき、最表面にある電極コンタクト層となる半導体層、この例では第2クラッド層3の成長温度、成長速度等の成長条件を選定することによって所要の起伏41、例えば200nm程度の起伏を有する表面粗さを発生するエピタキシャル成長を行う。
このように、第2クラッド層3において200nm以上の起伏を発生させるエピタキシャル成長は、例えば第1クラッド層1のエピタキシャル成長温度より充分低い成長温度によってエピタキシャル成長させる。例えば第1クラッド層の成長温度が900℃であるとき、第2のクラッドのエピタキシャル成長温度は900℃程度に選定すると、転位を起点とした成長ピットによるラフネスが得られる。
そして、この表面に、例えばAg、あるいはNiPtAuNi構造による第2電極7を所定のパターン、例えば直径50μm以下の14μmの円形パターンの電極をコンタクトする。
この電極7の形成は、例えば蒸着、スパッタリング等によって上述した起伏41を充分に埋め込むことができる厚さに電極材料層を一旦全面的に形成し、これをフォトリソグラフィによるパターンエッチングを行うことによって上述したパターンに形成する。
この電極7の形成は、例えば蒸着、スパッタリング等によって上述した起伏41を充分に埋め込むことができる厚さに電極材料層を一旦全面的に形成し、これをフォトリソグラフィによるパターンエッチングを行うことによって上述したパターンに形成する。
図1Bに示すように、表面に露出した起伏41を完全に埋め込むことができる厚さにマスク層42の表面が、起伏41による凹凸を消失した滑らかな面となるように全面的に被覆する。
このマスク層42は、起伏41の材料すなわち第2のクラッド層3の構成材料のGaNと同等のエッチング性、すなわちエッチングの選択比が1:1のマスク材によって構成する。このマスク層42は、例えばフォトレジストを用い、その塗布後の処理、エッチング条件の選定によって上述した選択比が1:1となるようにすることができる。例えばS1805(シプレイ・ファーイースト株式会社製商品名)によるフォトレジストを、例えば6000rpmで30秒の回転塗布を行い、130℃5分間のベーキングを行うことによって形成する。
このマスク層42は、起伏41の材料すなわち第2のクラッド層3の構成材料のGaNと同等のエッチング性、すなわちエッチングの選択比が1:1のマスク材によって構成する。このマスク層42は、例えばフォトレジストを用い、その塗布後の処理、エッチング条件の選定によって上述した選択比が1:1となるようにすることができる。例えばS1805(シプレイ・ファーイースト株式会社製商品名)によるフォトレジストを、例えば6000rpmで30秒の回転塗布を行い、130℃5分間のベーキングを行うことによって形成する。
次に、図1Cに示すように、マスク層42の表面側からこのマスク層42と、起伏41を構成する上述のGaNエッチング性が同等となるエッチング条件でエッチングして起伏41を除去し、表面が滑らかな面とする第1のドライエッチング工程を行う。
このドライエッチングは、ICP (誘導結合型ブラズマ)エッチングによることができ、例えばCl2を用いて0.5Pa、アンテナバイアス/バイアスが200W/30Wのエッチング条件とすることによって、第2クラッド層3とマスク層42のエッチング選択比を1:1とするエッチングを行うことができる。
このドライエッチングは、ICP (誘導結合型ブラズマ)エッチングによることができ、例えばCl2を用いて0.5Pa、アンテナバイアス/バイアスが200W/30Wのエッチング条件とすることによって、第2クラッド層3とマスク層42のエッチング選択比を1:1とするエッチングを行うことができる。
その後、目的とする第2のドライエッチング工程、この例では、図3もしくは図4の所要形状の外周面4sを形成するためのエッチングを行う。
図3の構成によるLEDを得る場合について、この第2のエッチング工程の一例を、図2を参照して説明する。この例では、まず図2Aに示すように、第2電極7を覆って、所要直径を有するドライエッチングマスク30となるレジスト層をフォトリソグラフィによって形成し、これを加熱して所要の曲面を有する形状にリフローによって形成する。この形状は、レジストのアスペクト比、リフロー条件の選定によって選定することができる。
図3の構成によるLEDを得る場合について、この第2のエッチング工程の一例を、図2を参照して説明する。この例では、まず図2Aに示すように、第2電極7を覆って、所要直径を有するドライエッチングマスク30となるレジスト層をフォトリソグラフィによって形成し、これを加熱して所要の曲面を有する形状にリフローによって形成する。この形状は、レジストのアスペクト比、リフロー条件の選定によって選定することができる。
図2Bに示すように、マスク30上から例えばCl2によるドライエッチングを行う。このようにすると、マスク30の表面形状を踏襲した所要の形状に、積層半導体層4の外周面4sを前述した曲面形状とすることができる。
その後、図2Cに示すように、前述した樹脂によるパッケージ11を施す。
そして、サファイア基板21側からレーザ照射を行ってレーザアブレーションによってサファイア基板21を剥離し、剥離によって第1のクラッド層1側の主面を外部に露呈させ、第1電極6を形成する。
このようにして、図1に示した本発明による半導体発光素子、この例ではGaNのLEDが得られる。
その後、図2Cに示すように、前述した樹脂によるパッケージ11を施す。
そして、サファイア基板21側からレーザ照射を行ってレーザアブレーションによってサファイア基板21を剥離し、剥離によって第1のクラッド層1側の主面を外部に露呈させ、第1電極6を形成する。
このようにして、図1に示した本発明による半導体発光素子、この例ではGaNのLEDが得られる。
そして、例えば図2に示した例における例えば複数の傾斜を異にする曲面形状による外周面4sを有する半導体発光素子を形成する場合においては、マスク30として所要の傾斜面をそれぞれ有するマスクを用いて複数のドライエッチングを繰り返すことによって形成することができる。
このようにして第2のドライエッチングによって形成された外周面4sは、滑らかな面として形成される。
上述した例では、第2のドライエッチングで形成する外周面が曲面形状の場合について説明したが、単一傾斜の例えば円錐状、角錐状等の傾斜面を有する形状とする場合について適用する場合など、種々のエッチングに適用することができる。
このようにして第2のドライエッチングによって形成された外周面4sは、滑らかな面として形成される。
上述した例では、第2のドライエッチングで形成する外周面が曲面形状の場合について説明したが、単一傾斜の例えば円錐状、角錐状等の傾斜面を有する形状とする場合について適用する場合など、種々のエッチングに適用することができる。
次に、本発明を、半導体素子を分離するドライエッチングがなされる半導体装置、例えば同様にGaN系半導体装置を得る場合の実施の形態例を図9の工程図を参照して説明する。
図9Aに示すように、前述した例と同様に、基板21例えばサファイア基板上に、例えばMOCVDによって、順次第1導電型例えばn型のGaNによる第1のクラッド層1、InGaNによる活性層2、第2導電型例えばp型のGaNによる第2のクラッド層3をエピタキシャル成長して積層半導体層4を構成する。
このとき、最表面にある電極コンタクト層となる半導体層、この例では第2クラッド層3の成長温度、成長速度等の成長条件を選定することによって所要の起伏41を有する表面粗さを発生するエピタキシャル成長を行う。
図9Aに示すように、前述した例と同様に、基板21例えばサファイア基板上に、例えばMOCVDによって、順次第1導電型例えばn型のGaNによる第1のクラッド層1、InGaNによる活性層2、第2導電型例えばp型のGaNによる第2のクラッド層3をエピタキシャル成長して積層半導体層4を構成する。
このとき、最表面にある電極コンタクト層となる半導体層、この例では第2クラッド層3の成長温度、成長速度等の成長条件を選定することによって所要の起伏41を有する表面粗さを発生するエピタキシャル成長を行う。
そして、この表面に、例えばAg、あるいはNiPtAuNi構造による第2電極7を所定のパターン、例えば直径50μm以下の14μmの円形パターンによる電極7を所要の間隔をもって、例えば縦、横に配列形成する。
この電極7の形成は、前述したと同様に、例えば蒸着、スパッタリング等によって上述した起伏41を充分に埋め込むことができる厚さに電極材料層を一旦全面的に形成し、これをフォトリソグラフィによるパターンエッチングを行うことによって上述したパターンに形成する。
この電極7の形成は、前述したと同様に、例えば蒸着、スパッタリング等によって上述した起伏41を充分に埋め込むことができる厚さに電極材料層を一旦全面的に形成し、これをフォトリソグラフィによるパターンエッチングを行うことによって上述したパターンに形成する。
図9Bに示すように、前述したと同様に、表面に露出した起伏41を完全に埋め込むことができる厚さにマスク層42が、起伏41による凹凸を消失させた滑らか面となるように、全面的に被覆する。
このマスク層42は、起伏41の材料、すなわち、この例では第2のクラッド層3の構成材料のGaNとエッチング性が同等の材料の例えばフォトレジストによって構成することができる。
このマスク層42は、起伏41の材料、すなわち、この例では第2のクラッド層3の構成材料のGaNとエッチング性が同等の材料の例えばフォトレジストによって構成することができる。
次に、図9Cに示すように、マスク層42の表面側からこのマスク層42と、起伏41を構成する上述のGaNエッチング性が同等となるエッチング条件で、起伏41が除去されて、表面を滑らかな面とする第1のドライエッチング工程を行う。
その後、図9Dに示すように、目的とする第2のドライエッチング工程を行って各電極7の形成部間において積層半導体層4をエッチングすることによって素子分離溝43を形成し、各電極7を有する部分において、それぞれLED素子が形成された素子分離を行う。
この素子分離のエッチングは、図示しないが各電極7の形成部間に開口が形成されたエッチングマスクを、例えばフォトリソグラフィによって形成したフォトレジストによって形成し、このマスクの開口を通じて積層半導体層4をエッチングすることによって行う。
このようにして形成された素子分離溝43についても、その内面は、滑らかに形成される。
その後、図9Dに示すように、目的とする第2のドライエッチング工程を行って各電極7の形成部間において積層半導体層4をエッチングすることによって素子分離溝43を形成し、各電極7を有する部分において、それぞれLED素子が形成された素子分離を行う。
この素子分離のエッチングは、図示しないが各電極7の形成部間に開口が形成されたエッチングマスクを、例えばフォトリソグラフィによって形成したフォトレジストによって形成し、このマスクの開口を通じて積層半導体層4をエッチングすることによって行う。
このようにして形成された素子分離溝43についても、その内面は、滑らかに形成される。
図10及び図11は、上述した円形パターンによる電極の周囲に本発明及び従来の分離溝が形成された状態の走査顕微鏡写真図で、図10と図11とを比較して明らかなように本発明製造方法によって分離溝が形成された半導体装置は、半導体層の初期の表面粗さに対する処理がなされていない従来の分離溝の図11に比し、すぐれた鮮明な、すなわち滑らかな面による分離溝が形成されていることが分かる。
上述したように、素子分離溝43の形成後は、例えばサファイア基板21を、基板21側からのレーザ照射によるレーザアブレーションによって半導体層4の第1クラッド層1から剥離することによって、同時に複数の素子を分離形成することができる。
あるいは、基板21の剥離前に電極7の形成側に保持基板(図示せず)を貼り合せ、その後、上述したレーザアブレーションによって基板21を剥離することによって、各素子を保持基板に転写配列し、この剥離面側に、例えばn型側電極をコンタクトして、この剥離面側を光取り出し面とすることができる。
あるいは、基板21の剥離前に電極7の形成側に保持基板(図示せず)を貼り合せ、その後、上述したレーザアブレーションによって基板21を剥離することによって、各素子を保持基板に転写配列し、この剥離面側に、例えばn型側電極をコンタクトして、この剥離面側を光取り出し面とすることができる。
上述したよういに本発明による半導体装置の製造方法においては、その半導体層表面を積極的に粗としても、あるいは不本意に粗となっても、これに対するドライエッチングによる加工性の低下、加工面の低下を回避できることから、目的とする安定した特性の半導体装置を得ることができるものである。
なお、本発明による半導体装置の製造方法は、上述したGaN系のLEDの製造方法に適用する場合に限られるものではなく、他の半導体装置の製造方法に適用することもできるなど、本発明においては、種々の変形変更をなし得るものである。
なお、本発明による半導体装置の製造方法は、上述したGaN系のLEDの製造方法に適用する場合に限られるものではなく、他の半導体装置の製造方法に適用することもできるなど、本発明においては、種々の変形変更をなし得るものである。
1……第1のクラッド層、2……活性層、3……第2のクラッド層、4……積層半導体層、4s……外周面、5……光取り出し面、6……第1電極、7……第2電極、10……半導体発光素子、11……パッケージ、21……サファイア基板、41……起伏、42……マスク、43……素子分離溝
Claims (7)
- 半導体装置の製造過程で、起伏が著しい表面粗さを有する半導体表面に目的とする加工工程を行うにあたり、
該加工工程に先立って少なくとも上記加工処理を行う領域上に、該領域における上記起伏を埋め込んで上記起伏が消失された滑らかな表面を形成するマスク層を被覆形成するマスク層の形成工程と、
上記マスク層の表面側から該マスク層と上記半導体に対するエッチング性が同等なエッチング条件によるエッチング工程を有し上記表面粗さの起伏が除去された滑らかな面とする平坦化工程と、
その後、上記目的とする加工工程を行うことを特徴とする半導体装置の製造方法。 - 上記目的とする加工工程が、ドライエッチング工程であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 上記目的とする加工工程が、エピタキシャル成長工程であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 上記平坦化工程が、ドライエッチング工程による平坦化処理工程を含むことを特徴とする請求項1に記載の半導体層装置の製造方法。
- 上記半導体が、窒化物半導体発光ダイオードを構成する半導体であり、該半導体の上記起伏を有する表面の一部に上記発光ダイオードの一方の電極が形成され、上記マスク層が上記電極上と、上記目的とする加工工程としてのエッチングがなされる領域とに渡って形成され、少なくとも上記目的とするエッチングがなされる領域の上記起伏を、上記平坦化工程によって除去することを特徴とする請求項1に記載の半導体装置の製造方法。
- 上記半導体が、第1導電型の第1のクラッド層と、活性層と、第2導電型の第2のクラッド層とを少なくとも有する積層半導体層を有する窒化物半導体発光ダイオードを構成する半導体であり、
上記目的とするエッチングが、最終的に得る窒化物半導体発光ダイオードの外周面に対する上記積層半導体層の積層方向の断面形状を、傾斜、彎曲ないし屈曲形状とするエッチング工程であることを特徴とする請求項1に記載の半導体装置の製造方法。 - 上記彎曲ないし屈曲する曲面形状が、外側に凸の曲面形状とすることを特徴とする請求項6に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005006702A JP2006196692A (ja) | 2005-01-13 | 2005-01-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005006702A JP2006196692A (ja) | 2005-01-13 | 2005-01-13 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006196692A true JP2006196692A (ja) | 2006-07-27 |
Family
ID=36802525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005006702A Pending JP2006196692A (ja) | 2005-01-13 | 2005-01-13 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006196692A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011119383A (ja) * | 2009-12-02 | 2011-06-16 | Stanley Electric Co Ltd | 半導体発光装置および半導体発光装置の製造方法 |
JP2013128150A (ja) * | 2013-03-26 | 2013-06-27 | Toyoda Gosei Co Ltd | Iii族窒化物半導体からなる発光素子の製造方法 |
JP2015500562A (ja) * | 2011-11-18 | 2015-01-05 | ルクスビュー テクノロジー コーポレイション | マイクロ発光ダイオード |
US9620478B2 (en) | 2011-11-18 | 2017-04-11 | Apple Inc. | Method of fabricating a micro device transfer head |
US9831383B2 (en) | 2011-11-18 | 2017-11-28 | Apple Inc. | LED array |
US10121864B2 (en) | 2011-11-18 | 2018-11-06 | Apple Inc. | Micro device transfer head heater assembly and method of transferring a micro device |
JP2018200970A (ja) * | 2017-05-29 | 2018-12-20 | 三菱電機株式会社 | 半導体装置の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08130204A (ja) * | 1994-10-31 | 1996-05-21 | Oki Electric Ind Co Ltd | InGaPの表面処理方法および半導体レーザの製造方法 |
JPH09321023A (ja) * | 1996-05-27 | 1997-12-12 | Sony Corp | 金属配線の形成方法 |
JP2000117618A (ja) * | 1998-10-13 | 2000-04-25 | Nikon Corp | 研磨パッドとその製造方法 |
JP2001332713A (ja) * | 2000-05-25 | 2001-11-30 | Nikon Corp | 光電変換装置の製造方法 |
JP2003258301A (ja) * | 2002-03-01 | 2003-09-12 | Nichia Chem Ind Ltd | 窒化物系半導体発光素子及びその製造方法 |
-
2005
- 2005-01-13 JP JP2005006702A patent/JP2006196692A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08130204A (ja) * | 1994-10-31 | 1996-05-21 | Oki Electric Ind Co Ltd | InGaPの表面処理方法および半導体レーザの製造方法 |
JPH09321023A (ja) * | 1996-05-27 | 1997-12-12 | Sony Corp | 金属配線の形成方法 |
JP2000117618A (ja) * | 1998-10-13 | 2000-04-25 | Nikon Corp | 研磨パッドとその製造方法 |
JP2001332713A (ja) * | 2000-05-25 | 2001-11-30 | Nikon Corp | 光電変換装置の製造方法 |
JP2003258301A (ja) * | 2002-03-01 | 2003-09-12 | Nichia Chem Ind Ltd | 窒化物系半導体発光素子及びその製造方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011119383A (ja) * | 2009-12-02 | 2011-06-16 | Stanley Electric Co Ltd | 半導体発光装置および半導体発光装置の製造方法 |
JP2015500562A (ja) * | 2011-11-18 | 2015-01-05 | ルクスビュー テクノロジー コーポレイション | マイクロ発光ダイオード |
US9620478B2 (en) | 2011-11-18 | 2017-04-11 | Apple Inc. | Method of fabricating a micro device transfer head |
US9831383B2 (en) | 2011-11-18 | 2017-11-28 | Apple Inc. | LED array |
US10121864B2 (en) | 2011-11-18 | 2018-11-06 | Apple Inc. | Micro device transfer head heater assembly and method of transferring a micro device |
US10297712B2 (en) | 2011-11-18 | 2019-05-21 | Apple Inc. | Micro LED display |
US10607961B2 (en) | 2011-11-18 | 2020-03-31 | Apple Inc. | Micro device transfer head heater assembly and method of transferring a micro device |
US11552046B2 (en) | 2011-11-18 | 2023-01-10 | Apple Inc. | Micro device transfer head assembly |
JP2013128150A (ja) * | 2013-03-26 | 2013-06-27 | Toyoda Gosei Co Ltd | Iii族窒化物半導体からなる発光素子の製造方法 |
JP2018200970A (ja) * | 2017-05-29 | 2018-12-20 | 三菱電機株式会社 | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006196692A (ja) | 半導体装置の製造方法 | |
US9087971B2 (en) | Light-emitting device having dielectric reflector and method of manufacturing the same | |
US7442966B2 (en) | Electromagnetic radiation emitting semiconductor chip and procedure for its production | |
JP4848638B2 (ja) | 半導体素子の形成方法および半導体素子のマウント方法 | |
CN103165771B (zh) | 一种具有埋入式孔洞结构的氮化物底层及其制备方法 | |
JP5095143B2 (ja) | 発光素子の製造方法 | |
US20130299858A1 (en) | Light emitting diode (led) contact structures and process for fabricating the same | |
JP2006196694A (ja) | 半導体発光素子 | |
JP2009510765A (ja) | 発光用の半導体デバイスの製造 | |
TWI251357B (en) | Light-emitting diode and method for manufacturing the same | |
TWI440209B (zh) | 發光裝置之電流分佈 | |
JP2007305909A (ja) | 窒化ガリウム系化合物半導体の製造方法及び発光素子の製造方法 | |
JP2007173579A (ja) | 半導体発光素子およびその製造方法 | |
JP2009231560A (ja) | 半導体発光素子の製造方法 | |
GB2547123A (en) | LED vertical chip structure with special coarsening morphology and preparation method therefor | |
JP2005347647A (ja) | 素子および素子転写方法 | |
JP2010129596A (ja) | 発光素子及びその製造方法 | |
US20120056154A1 (en) | Method of fabricating semiconductor light emitting device and semiconductor light emitting device | |
TWI520376B (zh) | 發光二極體元件的製造方法 | |
JP2006147787A (ja) | 発光素子及びその製造方法 | |
JP2007123446A (ja) | 半導体発光素子の製造方法 | |
JP5032511B2 (ja) | 半導体発光装置の製造方法と、それを用いて製造した半導体発光装置 | |
JP2009283762A (ja) | 窒化物系化合物半導体ledの製造方法 | |
TW201327902A (zh) | 發光二極體晶片及其製造方法 | |
JP4221818B2 (ja) | 光半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100406 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110329 |