JP2006196589A - 半導体層の製造方法、および半導体素子、発光ダイオード素子、半導体レーザ素子 - Google Patents
半導体層の製造方法、および半導体素子、発光ダイオード素子、半導体レーザ素子 Download PDFInfo
- Publication number
- JP2006196589A JP2006196589A JP2005005245A JP2005005245A JP2006196589A JP 2006196589 A JP2006196589 A JP 2006196589A JP 2005005245 A JP2005005245 A JP 2005005245A JP 2005005245 A JP2005005245 A JP 2005005245A JP 2006196589 A JP2006196589 A JP 2006196589A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- type
- layer
- manufacturing
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
【課題】 導電型がP型の半導体層のキャリアの電気的活性化率を高くできる半導体層の製造方法を提供する。
【解決手段】 この半導体層の製造方法では、MBE法によるP型GaAsキャップ層9の成長は、Gaセルと、Asセル、およびドーパントである例えばBeセルのシャッターを開け、それぞれの分子線を基板上に照射し、例えば、500℃でP型GaAsキャップ層9をエピタキシャル成長する。この後、Gaセルと、Beセルのシャッターを閉じて、Asの分子線のみを照射しながら、図1に示すように積層した半導体層を降温し、水素パッシベーションの影響がない温度範囲(一例として、450℃を超える温度)で、Asのシャッターも閉じて、Asの分子線を停止した。
【選択図】 図1
Description
この発明は、半導体層の製造方法、およびその製造方法で作製された半導体層を有する半導体素子、半導体ダイオード素子、半導体レーザ素子に関する。特に、上記製造方法で製造され、P型の導電型を有する不純物の電気的活性化率を向上した半導体層を有する信頼性の高い半導体素子、発光ダイオード素子、半導体レーザ素子に関する。
従来、AlGaInP系、GaAlAs系、およびAlGaInN系半導体材料を用いた発光素子、例えば、半導体レーザ素子は、光ディスク・オーディオ/ビデオディスク用光源としてより高密度な記録が可能となり、発光素子として用いられている。
最近は、高出力動作での高信頼性が求められており、このような特性を実現するための製造方法が、多く提案されている。その1つに、特許文献1(特開平8−78788号公報)に記載のものがある。
この従来例(特許文献1)では、MOCVD(有機金属気相成長)法を用いたものが記述されており、図14に示すAlGaInP系半導体レーザの断面を参照しながら説明する。
まず、MOCVD法を用いて、第1の成長工程で、N型GaAs基板101上に、順に、N型GaAsバッファ層103、N型AlGaInPクラッド層104、AlGaInP活性層105、第1のP型AlGaInPクラッド層106a、P型GaInPエッチストップ層107、第2のP型AlGaInPクラッド層106b、P型GaAsキャップ層108を成長させる。
ここで、第2のP型AlGaInPクラッド層106b上へのP型GaAsキャップ層108の成長工程において、P型GaAsキャップ層108を成長させた後の降温時に、水素パッシベーションの影響のない温度以上でAsH3ガスの供給をカットすることによって、第2のP型AlGaInPクラッド層106b中の不純物が、水素パッシベーションの影響を受けることの防止を図っている。
これについて、この従来例では、AsH3ガスの分解によって水素ラジカルが気相中に生成し、第2のP型AlGaInPクラッド層106b中の不純物を不活性化するから、AsH3ガスをカットすることによって、水素ラジカルの発生を抑制でき、第2のP型AlGaInPクラッド層106bに含まれるキャリアの電気的活性化率を向上することができる、と記述されている。
ところが、上記従来例のようにMOCVD法を用いる方法では、P型GaAsキャップ層108の成長中にAsH3ガスを大量に使用するので、成長終了と同時にAsH3ガスの供給を停止しても、成長中に流したAsH3ガスの分解によって水素ラジカルが気相中に生成する。
この水素ラジカルは、第1のP型AlGaInPクラッド層106aや第2のP型AlGaInPクラッド層106b中の不純物を不活性化するという問題が発生する。このため、上記従来例での方法は、従来のMOCVD法に対しては効果があるものの、高温でアニールするなどの対策が必要であった。
したがって、この従来例の製造方法によって成長した半導体層を有する半導体レーザでは、第2のP型AlGaInPクラッド層106b中のキャリア濃度を高くできない。このため、AlGaInP活性層105と第2のP型AlGaInPクラッド層106bとの間の障壁が低くなり、AlGaInP活性層105から第2のP型AlGaInPクラッド層106bへ電子がオーバーフローするので、高温での動作電流が増加して、信頼性が低下するなどレーザ特性の低下を招いていた。
特開平8−78788号公報
そこで、この発明の課題は、導電型がP型の半導体層のキャリアの電気的活性化率を高くできる半導体層の製造方法、および、この製造方法で作製された半導体層を有する信頼性の高い半導体素子、発光ダイオード素子、半導体レーザ素子を提供することにある。
上記課題を解決するため、この発明の半導体層の製造方法は、導電型がP型の半導体層を含む基板を、上記導電型がP型の半導体層の水素パッシベーションが発生する温度範囲より高い温度に昇温させてから、上記基板へのAs分子線の供給を開始し、上記基板上にAsを含む半導体層を結晶成長させることを特徴としている。
この発明によれば、上記基板を水素パッシベーションが発生する温度範囲より高い温度に昇温させてから、上記基板への上記As分子線の供給を開始するから、上記P型の半導体層の水素パッシベーションの発生を未然に防止できる。したがって、上記P型の導電型を有する半導体層のキャリアの電気的活性化率を向上することができ、信頼性の高い半導体素子、発光ダイオード素子、半導体レーザ素子を作製することが可能になる。
また、一実施形態の半導体層の製造方法は、上記基板への上記Asを含む半導体層の結晶成長を開始する時に、上記基板への上記As分子線の供給を開始する。
この実施形態の半導体層の製造方法によれば、上記Asを含む半導体層を結晶成長させる時に上記基板にAs分子線を供給することで、上記P型の導電型を有する半導体層のキャリアの電気的活性化率を、さらに向上させることができる。
また、一実施形態の半導体層の製造方法は、導電型がP型の半導体層を含む基板上にAs分子線を供給し、Asを含む半導体層を結晶成長させた後に、上記基板の温度を降温させる時に、上記基板の温度が、上記導電型がP型の半導体層の水素パッシベーションが発生する温度範囲よりも高い温度であるうちに、上記基板へのAs分子線の供給を停止する。
この実施形態の半導体層の製造方法によれば、上記基板の温度が、水素パッシベーションが発生する温度範囲よりも高い温度であるうちに、上記基板へのAs分子線の供給を停止するので、水素パッシベーションの発生を未然に防止して、上記P型の導電型を有する半導体層のキャリアの電気的活性化率を向上させることができる。
また、一実施形態の半導体層の製造方法は、上記Asを含む半導体層の結晶成長を終了した時に、上記As分子線の供給を停止する。
この実施形態の半導体層の製造方法では、上記Asを含む半導体層の結晶成長を終了した時に、上記As分子線の供給を停止することで、上記P型の導電型を有する半導体層のキャリアの電気的活性化率をさらに向上させることができる。
また、一実施形態の半導体層の製造方法は、上記導電型がP型の半導体層は、AlXGaYIn1−X−YP(0≦x≦1、0≦y≦1)、AlXGa1−XAs(0≦x≦1)、あるいは(AlXGaYIn1−X−Y)ZN1−Z(0≦x≦1、0≦y≦1、0≦z≦1)であることを特徴としている。
この実施形態によれば、AlXGaYIn1−X−YP(0≦x≦1、0≦y≦1)、AlXGa1−XAs(0≦x≦1)、あるいは(AlXGaYIn1−X−Y)ZN1−Z(0≦x≦1、0≦y≦1、0≦z≦1)である導電型がP型の半導体層のキャリアの電気的活性化率を向上させることができる。
また、一実施形態の半導体層の製造方法は、上記導電型がP型の半導体層のP型不純物は、Be(ベリリウム)、Zn(亜鉛)、Mg(マグネシウム)、Ca(カルシウム)、Cd(カドミウム)または、C(カーボン)であることを特徴としている。
この実施形態によれば、上記導電型がP型の半導体層のP型不純物を、Be(ベリリウム)、Zn(亜鉛)、Mg(マグネシウム)、Ca(カルシウム)、Cd(カドミウム)または、C(カーボン)とすることで、上記導電型がP型の半導体層のキャリアの電気的活性化率を向上させることができる。
また、一実施形態の半導体層の製造方法では、上記Asを含む半導体層は、少なくともAlXGa1−XAs(0≦x≦1)を含む。
この実施形態の製造方法によれば、上記Asを含む半導体層は、少なくともAlXGa1−XAs(0≦x≦1)を含むことにより、上記導電型がP型の半導体層のキャリアの電気的活性化率を向上することができる。
また、一実施形態の半導体素子は、上記半導体層の製造方法で作製された半導体層を有する。
この実施形態の半導体素子によれば、上記半導体層の製造方法で作製された半導体層を有することにより、P型半導体層の電気的活性化率が向上し、特性が改善する。
また、一実施形態の発光ダイオード素子は、上記半導体層の製造方法で作製された半導体層を有する。
この実施形態の発光ダイオード素子によれば、P型クラッド層の電気的活性化率が向上し、高温における活性層からP型クラッド層への電子のオーバーフローが低減するので、高温での動作電流が減少し、信頼性が改善する。
また、一実施形態の半導体レーザ素子は、上記半導体層の製造方法で作製された半導体層を有する。
この実施形態の半導体レーザ素子によれば、P型クラッド層の電気的活性化率を向上でき、高温における活性層からP型クラッド層への電子のオーバーフローが低減するので、高温での動作電流が減少し、信頼性が改善する。
この発明の半導体層の製造方法によれば、基板を水素パッシベーションが発生する温度範囲より高い温度に昇温させてから、基板へのAs分子線の供給を開始するから、P型の半導体層の水素パッシベーションの発生を未然に防止できる。したがって、P型の導電型を有する半導体層のキャリアの電気的活性化率を向上させることができ、信頼性の高い半導体素子、発光ダイオード素子、半導体レーザ素子を作製することが可能になる。
以下、この発明を図示の実施の形態により詳細に説明する。
(第1の実施の形態)
図1〜図3を参照して、この発明の半導体層の製造方法の第1実施形態を説明する。図1〜図3は、この発明の第1実施形態としてのAlGaInP系半導体レーザ素子の製造方法を順に示す断面図である。
図1〜図3を参照して、この発明の半導体層の製造方法の第1実施形態を説明する。図1〜図3は、この発明の第1実施形態としてのAlGaInP系半導体レーザ素子の製造方法を順に示す断面図である。
まず、図1に示すように、MBE(分子線エピタキシ)法にて、N型GaAs基板1上に、順に、N型GaAsバッファ層2、N型AlGaInPクラッド層3、GaInP活性層4、P型AlGaInP第1クラッド層5、GaInPエッチストップ層6、P型AlGaInP第2クラッド層7、P型GaInP中間層8、P型GaAsキャップ層9を成長する。
上記MBE法によるP型GaAsキャップ層9の成長は、Gaセルと、Asセル、およびドーパントである例えばBe(ベリリウム)セルのシャッターを開け、それぞれの分子線を基板上に照射し、例えば、500℃でP型GaAsキャップ層9をエピタキシャル成長する。
この後、この実施形態では、Gaセルと、Beセルのシャッターを閉じて、Asの分子線のみを照射しながら、図1に示すように積層した半導体層を降温し、水素パッシベーションの影響がない温度範囲で、Asのシャッターも閉じて、Asの分子線を停止した。上記水素パッシベーションの影響がない上記半導体層の温度範囲とは、一例として、450℃を超え、700℃以下の温度である。
すなわち、本発明者らは、Asの分子線によって、水素原子あるいは水素分子から水素ラジカルを生成する温度範囲を後述する実験により確認し、水素パッシベーションの影響がない温度範囲で、Asのシャッターも閉じて、Asの分子線を停止した。これにより、水素ラジカルによるP型AlGaInPクラッド層5および7への水素パッシベーションが発生せず、キャリアの電気的活性化率を向上させることができた。
これに対し、比較例の製造方法では、Gaセルと、Beセルのシャッターを閉じて、Asの分子線のみを照射しながら上記半導体層を降温し、300℃前後でAsセルのシャッター閉じてAsの分子線の照射を停止した。この比較例では、Asの分子線がMBE装置内の水素原子あるいは水素分子から水素ラジカルを生成し、P型AlGaInP第1クラッド層5およびP型AlGaInP第2クラッド層7を水素パッシベーションするので、P型ドープの電気的活性化率が低減することを発明者らは確認した。
ここで、図4を参照して、上記実験の結果を説明する。図4は、図5に示す半導体積層構造をMBE法にて成長した後、上記半導体層の降温中に、Asの分子線の照射を停止した温度と、ホール(Hall)測定の結果により得られたP型AlGaInPクラッド層のキャリア濃度との関係を示す。図5に示す構造は、GaAs基板1上に、順次積層されたGaAsバッファ層2、P型AlGaInPクラッド層3、およびP型GaAsキャップ層9で構成される。
図4に示す実験結果から分かるように、MBE(分子線エピタキシ)法において、As分子線の照射を停止する温度が450℃以下では、P型AlGaInPクラッド層3のキャリア濃度の低下が見られた。つまり、As分子線の照射を停止する温度が450℃以下ではAs分子線照射により水素が水素ラジカルを生成し、P型AlGaInPクラッド層3に水素パッシベーションを起こさせることが判明した。
したがって、この実施形態では、上記半導体層の降温中に、450℃よりも高い温度であるうちに、Asセルのシャッター閉じてAsの分子線の照射を停止した。これにより、水素ラジカルの発生が大幅に抑制され、P型AlGaInPクラッド層5,7のキャリアの電気的活性化率が向上した。
この実施形態では、P型GaAsキャップ層9を、一例として、500℃〜700℃で成長したが、この場合、上記半導体層の降温中に、450℃よりも高い温度でAsの分子線を停止することが望ましい。
この実施形態では、図1に示すように各半導体層をN型GaAs基板1上に積層した後、図2に示すように、P型GaAsキャップ層9、P型GaInP中間層8およびP型AlGaInP第2クラッド層7をGaInPエッチストップ層6までをエッチングしてリッジ形状にする。
次に、図3に示すように、リッジ側面に誘電体膜30を形成し、N型電極20、P型電極21を形成する。
この実施形態では、P型AlGaInP第1クラッド層5のP型ドーパントの電気的活性化率を向上でき、キャリア濃度を高くできるので、GaInP活性層4とP型AlGaInP第1クラッド層5との間の障壁を高くできる。このため、GaInP活性層4からP型AlGaInP第1クラッド層5への電子のオーバーフローを低減できる。よって、従来例に見られるような高温での動作電流の増加を無くして、高温での動作電流を低減でき、信頼性が高いAlGaInP系半導体レーザ素子を製造できた。
この実施形態の製造方法では、導電型がP型の半導体層をAlGaInP層5および7としたが、AlGaAs層や、AlGaInN層としてもよい。この場合でも、上述と同様に、P型ドーパントの電気的活性化率を向上できる効果があることを確認できた。また、上記実施形態では、Asを含む半導体層をGaAs層9としたが、AlGaAs層やInGaAs層としても、上述と同様の効果を確認できた。
また、この実施形態では、導電型がP型半導体層の不純物をBeとしたが、Zn(亜鉛)、Mg(マグネシウム)、Ca(カルシウム)、Cd(カドミウム)または、C(カーボン)としてもよい。この場合にも、上述と同様に、P型ドーパントの電気的活性化率を向上できる効果があることを確認できた。
また、この実施形態では、この発明の半導体層の製造方法を半導体レーザ素子に適用したが、電子デバイスとして半導体素子でも同様の効果が得られることから、他の半導体素子に適用することが可能である。
(第2の実施の形態)
次に、図6〜図8を参照して、この発明の半導体層の製造方法の第2実施形態を説明する。図6〜図8は、この発明の第2実施形態としてのAlGaInP系半導体レーザ素子の製造方法を順に示す断面図である。なお、この第2実施形態では、前述の第1実施形態と同じ部分には同一の符号を付している。
次に、図6〜図8を参照して、この発明の半導体層の製造方法の第2実施形態を説明する。図6〜図8は、この発明の第2実施形態としてのAlGaInP系半導体レーザ素子の製造方法を順に示す断面図である。なお、この第2実施形態では、前述の第1実施形態と同じ部分には同一の符号を付している。
まず、第1回目の成長工程として、図6に示すように、MBE(分子線エピタキシ)法にて、N型GaAs基板1上に、順に、N型GaAsバッファ層2、N型AlGaInPクラッド層3、GaInP活性層4、P型AlGaInP第1クラッド層5、GaInPエッチストップ層6、P型AlGaInP第2クラッド層7、P型GaInP中間層8、P型GaAsキャップ層9を成長する。
上記MBE法によるP型GaAsキャップ層9の成長は、前述の第1実施形態と同様の方法によるエピタキシャル成長とした。これにより、前述の第1実施形態と同様に、水素ラジカルによるP型AlGaInPクラッド層5、7への水素パッシベーションが発生せず、キャリアの電気的活性化率を向上することができる。
次に、図7に示すように、P型GaAsキャップ層9、P型GaInP中間層8およびP型AlGaInP第2クラッド層7をGaInPエッチストップ層6までエッチングしてリッジ形状にする。
次に、第2回目の成長工程として、図8に示すように、MBE法にて、N型GaAs電流ブロック層10を成長し、リッジ70上の電流ブロック層10をエッチングした後、第3回目の成長工程として、MBE法にてP型GaAsコンタクト層11を成長する。
この第2実施形態では、上記第2回目の成長工程と第3回目の成長工程は、GaAs系のMBE法の成長のため、第1回目の成長工程でのP型GaAsキャップ層9成長時の水素パッシベーションと同じ問題が発生する。
また、この第2実施形態では、第1回目の成長工程と第2回目の成長工程との間、および第2回目の成長工程と第3回目の成長工程との間にエッチング工程が設けられている。したがって、これら第2回目と第3回目のGaAs系MBE成長では、積層した半導体層からなる基板は、第1実施形態と異なり、常温からMBE成長炉に導入され、昇温した後、GaAs層(N型GaAs電流ブロック層10、P型GaAsコンタクト層11)のMBE成長が開始される。
このため、この第2実施形態では、第1実施形態と同様に、積層された基板の降温中にAsの分子線を停止するだけでなく、次に説明するように、半導体層からなる基板の昇温中にもAsの分子線を停止することがキャリア濃度の高いP型AlGaInPクラッド層5、7を作製する上で有効であることが判明した。
ここで、図10に、上記P型AlGaInPクラッド層3を含む基板の温度と、ホール(Hall)測定の結果により得られたP型AlGaInPクラッド層3のキャリア濃度との関係を示す。上記基板の温度は、前述の図5に示す半導体積層構造の形成において、P型GaAsキャップ層9をMBE法にて成長する前に、As分子線の照射を停止した後、基板を昇温させている期間において、再びAs分子線を照射し始めたときの温度である。
図10に示す結果から分かるように、MBE法において、As分子線の照射開始時の上記基板の温度が450℃を下回ると、As分子線照射により水素が水素ラジカルを生成し、P型AlGaInPクラッド層3に水素パッシベーションを起こさせることが判明した。
したがって、この第2実施形態では、上記基板を昇温させている期間において、上記基板の温度が450℃未満ではAsセルのシャッターを閉じており、上記基板の温度が450℃に達すると、Asセルのシャッター開けてAsの分子線の照射を開始する。これにより、水素ラジカルの発生を大幅に抑制でき、P型AlGaInPクラッド層3のキャリアの電気的活性化率を向上できる。
この第2実施形態では、例えば、P型GaAsキャップ層9を500℃〜700℃で成長したが、この場合、上記基板の温度が450℃以上でAsの分子線照射を開始することが望ましい。
この第2実施形態の製造方法で作製したAlGaInP系半導体レーザ素子は、第1実施形態で作製した半導体レーザ素子と同様に、従来例に比べて、高温での動作電流が低減し、高出力でかつ高い信頼性が得られた。
なお、この第2実施形態では、3回のMBE成長工程で半導体レーザ素子を作製したが、図9に示すような上記3回のMBE成長工程のうちの2回のMBE成長工程で作製した半導体レーザ素子の場合でも、この第2実施形態と同様の効果があった。この半導体レーザ素子の構造は、図9に示すように、N型GaAs基板1、N型GaAsバッファ層2、N型AlGaInPクラッド層3、GaInP活性層4、P型AlGaInP第1クラッド層5、GaInPエッチストップ層6、P型AlGaInP第2クラッド層7、P型GaInP中間層8、P型GaAsキャップ層9、N型GaAs電流ブロック層10、N型電極20、P型電極21を備えた構造である。
(第3の実施の形態)
次に、図11〜図13を参照して、この発明の第3実施形態の半導体層の製造方法を説明する。図11〜図13は、上記第3実施形態としてのAlGaInP系発光ダイオード素子の製造方法を順に示す断面図である。なお、この第3実施形態では、前述の第1実施形態と同じ部分には同一の符号を付している。
次に、図11〜図13を参照して、この発明の第3実施形態の半導体層の製造方法を説明する。図11〜図13は、上記第3実施形態としてのAlGaInP系発光ダイオード素子の製造方法を順に示す断面図である。なお、この第3実施形態では、前述の第1実施形態と同じ部分には同一の符号を付している。
まず、図11に示すように、第1回目の成長工程として、MBE法にて、N型GaAs基板1上に、N型GaAsバッファ層2、N型AlGaInPクラッド層3、GaInP活性層4、P型AlGaInPクラッド層5、GaInPエッチストップ層6、N型GaP電流ブロック層10を順次成長する。
次に、図12に示すように、N型GaP電流ブロック層10をエッチングする。
次に、図13に示すように、第2回目の成長工程として、MBE法にてP型GaP窓層11、P型GaAsキャップ層9を成長し、P型GaAsキャップ層9をエッチングした後、N型電極20、P型電極21を設ける。
この第3実施形態では、第2回目の成長工程において、GaAs系のMBE法にてP型GaAsキャップ層9を成長する際には、上記第1実施形態と同様の方法でエピタキシャル成長する。これにより、上述の第1実施形態と同様に、水素ラジカルによるP型AlGaInPクラッド層5やP型GaP窓層11への水素パッシベーションが発生せず、キャリアの電気的活性化率を向上することができる。
この第3実施形態の製造方法で作製したAlGaInP系発光ダイオード素子によれば、上述の第1実施形態と同様に、従来例に比べて、高温での動作電流が低減し、高輝度でかつ高い信頼性が得られた。
1 N型GaAs基板
2 N型GaAsバッファ層、
3 N型AlGaInPクラッド層、
4 GaInP活性層、
5 P型AlGaInP第1クラッド層、
6 GaInPエッチストップ層、
7 P型AlGaInP第2クラッド層、
8 P型GaInP中間層、
9 P型GaAsキャップ層、
10 N型GaAs電流ブロック層、
11 P型GaAsコンタクト層
20 N型電極、
21 P型電極、
30 誘電体膜
70 リッジ
2 N型GaAsバッファ層、
3 N型AlGaInPクラッド層、
4 GaInP活性層、
5 P型AlGaInP第1クラッド層、
6 GaInPエッチストップ層、
7 P型AlGaInP第2クラッド層、
8 P型GaInP中間層、
9 P型GaAsキャップ層、
10 N型GaAs電流ブロック層、
11 P型GaAsコンタクト層
20 N型電極、
21 P型電極、
30 誘電体膜
70 リッジ
Claims (10)
- 導電型がP型の半導体層を含む基板を、上記導電型がP型の半導体層の水素パッシベーションが発生する温度範囲より高い温度に昇温させてから、上記基板へのAs分子線の供給を開始し、上記基板上にAsを含む半導体層を結晶成長させることを特徴とする半導体層の製造方法。
- 請求項1に記載の半導体層の製造方法において、
上記Asを含む半導体層の結晶成長を開始する時に、上記基板への上記As分子線の供給を開始することを特徴とする半導体層の製造方法。 - 導電型がP型の半導体層を含む基板上にAs分子線を供給し、Asを含む半導体層を結晶成長させた後に、上記基板の温度を降温させる時に、上記基板の温度が、上記導電型がP型の半導体層の水素パッシベーションが発生する温度範囲よりも高い温度であるうちに、上記基板へのAs分子線の供給を停止することを特徴とする半導体層の製造方法。
- 請求項3に記載の半導体層の製造方法において、
上記Asを含む半導体層の結晶成長を終了した時に、上記As分子線の供給を停止することを特徴とする半導体層の製造方法。 - 請求項1乃至4のいずれか1つに記載の半導体層の製造方法において、
上記導電型がP型の半導体層は、AlXGaYIn1−X−YP(0≦x≦1、0≦y≦1)、AlXGa1−XAs(0≦x≦1)、あるいは(AlXGaYIn1−X−Y)ZN1−Z(0≦x≦1、0≦y≦1、0≦z≦1)であることを特徴とする半導体層の製造方法。 - 請求項1乃至5のいずれか1つに記載の半導体層の製造方法において、
上記導電型がP型の半導体層が有するP型不純物は、Be(ベリリウム)、Zn(亜鉛)、Mg(マグネシウム)、Ca(カルシウム)、Cd(カドミウム)または、C(カーボン)であることを特徴とする半導体層の製造方法。 - 請求項1乃至6のいずれか1つに記載の半導体層の製造方法において、
上記Asを含む半導体層は、少なくともAlXGa1−XAs(0≦x≦1)を含むことを特徴とする半導体層の製造方法。 - 請求項1乃至7のいずれか1つに記載の半導体層の製造方法で作製された半導体層を有することを特徴とする半導体素子。
- 請求項1乃至7のいずれか1つに記載の半導体層の製造方法で作製された半導体層を有することを特徴とする発光ダイオード素子。
- 請求項1乃至7のいずれか1つに記載の半導体層の製造方法で作製された半導体層を有することを特徴とする半導体レーザ素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005005245A JP2006196589A (ja) | 2005-01-12 | 2005-01-12 | 半導体層の製造方法、および半導体素子、発光ダイオード素子、半導体レーザ素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005005245A JP2006196589A (ja) | 2005-01-12 | 2005-01-12 | 半導体層の製造方法、および半導体素子、発光ダイオード素子、半導体レーザ素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006196589A true JP2006196589A (ja) | 2006-07-27 |
Family
ID=36802438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005005245A Pending JP2006196589A (ja) | 2005-01-12 | 2005-01-12 | 半導体層の製造方法、および半導体素子、発光ダイオード素子、半導体レーザ素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006196589A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010020069A1 (en) * | 2008-08-19 | 2010-02-25 | Lattice Power (Jiangxi) Corporation | METHOD FOR FABRICATING InGaAlN LIGHT-EMITTING DIODES WITH A METAL SUBSTRATE |
WO2010020070A1 (en) * | 2008-08-19 | 2010-02-25 | Lattice Power (Jiangxi) Corporation | Semiconductor light-emitting device with passivation in p-type layer |
CN105814698A (zh) * | 2013-12-27 | 2016-07-27 | 勒克斯维科技公司 | 具有内部限制的电流注入区域的led |
US9583466B2 (en) | 2013-12-27 | 2017-02-28 | Apple Inc. | Etch removal of current distribution layer for LED current confinement |
-
2005
- 2005-01-12 JP JP2005005245A patent/JP2006196589A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010020069A1 (en) * | 2008-08-19 | 2010-02-25 | Lattice Power (Jiangxi) Corporation | METHOD FOR FABRICATING InGaAlN LIGHT-EMITTING DIODES WITH A METAL SUBSTRATE |
WO2010020070A1 (en) * | 2008-08-19 | 2010-02-25 | Lattice Power (Jiangxi) Corporation | Semiconductor light-emitting device with passivation in p-type layer |
CN105814698A (zh) * | 2013-12-27 | 2016-07-27 | 勒克斯维科技公司 | 具有内部限制的电流注入区域的led |
US9450147B2 (en) | 2013-12-27 | 2016-09-20 | Apple Inc. | LED with internally confined current injection area |
TWI560904B (en) * | 2013-12-27 | 2016-12-01 | Apple Inc | Led with internally confined current injection area |
US9583466B2 (en) | 2013-12-27 | 2017-02-28 | Apple Inc. | Etch removal of current distribution layer for LED current confinement |
US10593832B2 (en) | 2013-12-27 | 2020-03-17 | Apple Inc. | LED with internally confined current injection area |
US11101405B2 (en) | 2013-12-27 | 2021-08-24 | Apple Inc. | LED with internally confined current injection area |
EP3087617B1 (en) * | 2013-12-27 | 2024-04-10 | Apple Inc. | Led with internally confined current injection area |
US11978825B2 (en) | 2013-12-27 | 2024-05-07 | Apple Inc. | LED with internally confined current injection area |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7760785B2 (en) | Group-III nitride semiconductor device | |
JP4246242B2 (ja) | 半導体発光素子 | |
JP5280439B2 (ja) | 半導体層構造 | |
US10685835B2 (en) | III-nitride tunnel junction with modified P-N interface | |
JP4767020B2 (ja) | 窒化物系化合物半導体素子の製造方法 | |
JPH11251687A (ja) | 半導体の製造方法及び半導体装置 | |
US20110261853A1 (en) | Nitride semiconductor device and method for fabricating the same | |
JP4865186B2 (ja) | Iii−v族化合物半導体装置及びその製造方法 | |
JP2006196589A (ja) | 半導体層の製造方法、および半導体素子、発光ダイオード素子、半導体レーザ素子 | |
US8119429B2 (en) | Method for fabricating nitride semiconductor laser device and nitride semiconductor laser device | |
US7682857B2 (en) | Method for manufacturing semiconductor optical device | |
JP2009038408A (ja) | 半導体発光素子 | |
JP2010225657A (ja) | 半導体レーザ構造 | |
JP2005353654A (ja) | 半導体レーザ素子およびその製造方法 | |
JP2006202829A (ja) | 半導体層の製造方法、および半導体素子、発光ダイオード素子、半導体レーザ素子 | |
JP4419520B2 (ja) | 半導体レーザダイオード及びその製造方法 | |
JP2003264345A (ja) | 窒化物半導体発光素子 | |
US20230326976A1 (en) | Semiconductor device and method of forming p-type nitride semiconductor layer | |
JP2011187993A (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
KR100979417B1 (ko) | 반도체 광장치의 제조 방법 | |
JP2006253220A (ja) | 発光素子用エピタキシャルウェハ | |
JP2023121445A (ja) | 紫外半導体レーザ素子、及び紫外半導体レーザ素子の製造方法 | |
JP2005159152A (ja) | Iii−v族化合物半導体結晶の製造方法及び該製造方法を用いた半導体デバイスの製造方法。 | |
JP2008130832A (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
JP2000049091A (ja) | 半導体層構造並びにその形成方法及び半導体装置 |