JP2006196486A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006196486A JP2006196486A JP2005003390A JP2005003390A JP2006196486A JP 2006196486 A JP2006196486 A JP 2006196486A JP 2005003390 A JP2005003390 A JP 2005003390A JP 2005003390 A JP2005003390 A JP 2005003390A JP 2006196486 A JP2006196486 A JP 2006196486A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- contact plug
- wirings
- width
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 コンタクトプラグV2は、隣接する複数のM1配線に跨って形成され、複数のM1配線と1つのM2配線とを接続する。
【選択図】 図7
Description
配線材料を銅(Cu)とすることにより(Cu配線)、配線抵抗を低下させる試みもなされているが、これによる効果は限界がある。最近のNAND型EEPROMでは、電源線や、グローバル配線に用いられる上層配線層の線幅や、そのコンタクトプラグ径は、最小加工寸法の2倍以上にもなっている。
図1は、本発明の実施の形態が適用され得る一例として、NANDセル型EEPROMのブロック構成を示す。メモリセルアレイ101は後述するように、不揮発性のメモリセルを直列接続したNANDセルをマトリクス状に配列して構成される。このメモリセルアレイ101のビット線データをセンスするか、或いは書き込むデータを保持し、ビット線に供給するためにセンスアンプ兼データラッチ102が設けられている。
図2〜図4に示すように、NANDセル1は、p−型ウエルに16個のメモリセルMC0〜15が形成された構造を有する。各メモリセルMCは、同一の構成を有しており、基板3の表面に所定の間隔を設けて形成されたn+型の拡散領域5(ソース/ドレイン)と、基板3のうち拡散領域5同士の間に位置するチャネル領域7と、領域5、7の周囲に形成された素子分離絶縁膜9と、チャネル領域7上にゲート絶縁膜11を介して形成された浮遊ゲート13と、浮遊ゲート13上に絶縁膜15を介して所定方向の延びるように形成されたワード線WLと、を備える。ワード線WLのうち、浮遊ゲート13上に位置する部分が制御ゲート16として機能する。
なお、図2において、浮遊ゲート層FGは、浮遊ゲート13が形成される電荷蓄積層を示し、制御ゲート層CGは、制御ゲート16が形成される導電層を示している。
一方、メモリセルMC15側には、選択ゲート線SG2を有する選択トランジスタTr2が形成されている。選択トランジスタTr2は、ビット線BLとNANDセル1との接続/切り離しを制御するものである。なお、選択ゲート線SG1、2の上には導電膜17が形成されている。導電膜17は、選択ゲート線SG1、2と接続されていてもよいし、浮遊状態とされていてもよい。ワード線および導電膜17の配線層は、最小配線幅及び最小スペースに、最小加工寸法が適用される配線層である。
なお、M0配線、M1配線、M2配線の材料としては、タングステン(W)あるいはアルミニウム(Al)が最も一般的であるが、M0配線、M1配線、M2配線の少なくとも1つを、銅(Cu)を材料として形成することにより、配線幅をより小さくすることが可能となる。
一方、M2配線は、共通ソース線CELSRCやその他の信号線、電源線に用いられるM1配線よりも上層の配線である。M2配線は、配線に流れる電流量が大きいため、電気抵抗をできるだけ小さくする必要があり、膜厚が厚く形成される。従って、上述の理由により、M1配線と比べ、M2配線の幅およびスペースは大きくなる。また、M1配線とM2配線間の容量を低減するために、M1配線とM2配線を接続するコンタクトプラグV2も、膜厚を厚くする必要がある。従って、上述の理由により、V1と比べV2のサイズは大きくなる。一例として、M1配線の線幅、及びコンタクトプラグV1の幅が60nm程度である場合、コンタクトプラグV2の幅はその約3倍の180nm程度、M2配線の幅は約5倍の300nm程度となる。
Claims (5)
- 第1層内に第1の配線幅及びスペースで形成される複数の第1配線と、
前記第1層と異なる第2層内に前記第1の配線幅及びスペースより大きい第2の配線幅及びスペースで形成される複数の第2配線と、
この第1配線及び第2配線を接続するコンタクトプラグとを備え、
前記コンタクトプラグは、隣接する複数の前記第1配線に跨って形成されこの複数の前記第1配線と1つの前記第2配線とを接続するパターンを有することを特徴とする半導体装置。 - 前記コンタクトプラグは、前記第1配線の間隙部分と一致する突起部を有することを特徴とする請求項1記載の半導体装置。
- 前記コンタクトプラグの中心が、隣接する2本の前記第1配線の間隙の中心と略一致し、前記コンタクトプラグの端部が隣接する2本の前記第1配線の端部又は内部に位置することを特徴とする請求項1記載の半導体装置。
- 前記コンタクトプラグの中心が、隣接する3本の前記第1配線の中央の1本の位置と略一致し、その端部が隣接する3本の前記第1配線の残り2本の位置と略一致する請求項1記載の半導体装置。
- 前記半導体装置は、不揮発性半導体記憶装置であり、
ビット線が、前記第1配線を用いて形成され、
セルソース線が、前記第1配線と前記第2配線とを前記コンタクトプラグにより接続して形成される
ことを特徴とする請求項1記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005003390A JP4434965B2 (ja) | 2005-01-11 | 2005-01-11 | 半導体装置 |
US11/329,101 US7504724B2 (en) | 2005-01-11 | 2006-01-11 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005003390A JP4434965B2 (ja) | 2005-01-11 | 2005-01-11 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006196486A true JP2006196486A (ja) | 2006-07-27 |
JP4434965B2 JP4434965B2 (ja) | 2010-03-17 |
Family
ID=36757173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005003390A Expired - Fee Related JP4434965B2 (ja) | 2005-01-11 | 2005-01-11 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7504724B2 (ja) |
JP (1) | JP4434965B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009271261A (ja) * | 2008-05-02 | 2009-11-19 | Powerchip Semiconductor Corp | 回路構造とそれを定義するためのフォトマスク |
JP2012099579A (ja) * | 2010-10-29 | 2012-05-24 | Toshiba Corp | 半導体装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009272026A (ja) * | 2008-05-12 | 2009-11-19 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP4892027B2 (ja) * | 2009-03-23 | 2012-03-07 | 株式会社東芝 | 半導体記憶装置 |
KR101736454B1 (ko) * | 2010-12-30 | 2017-05-29 | 삼성전자주식회사 | 불휘발성 메모리 장치 |
US8779592B2 (en) * | 2012-05-01 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Via-free interconnect structure with self-aligned metal line interconnections |
US9589974B2 (en) | 2013-09-11 | 2017-03-07 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method for manufacturing same |
KR102293030B1 (ko) * | 2015-03-18 | 2021-08-23 | 에스케이하이닉스 주식회사 | 반도체 장치 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3880954B2 (ja) | 2002-09-30 | 2007-02-14 | 株式会社東芝 | 半導体記憶装置 |
JP4322508B2 (ja) * | 2003-01-15 | 2009-09-02 | 新光電気工業株式会社 | 半導体装置の製造方法 |
-
2005
- 2005-01-11 JP JP2005003390A patent/JP4434965B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-11 US US11/329,101 patent/US7504724B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009271261A (ja) * | 2008-05-02 | 2009-11-19 | Powerchip Semiconductor Corp | 回路構造とそれを定義するためのフォトマスク |
JP2012099579A (ja) * | 2010-10-29 | 2012-05-24 | Toshiba Corp | 半導体装置 |
US8618665B2 (en) | 2010-10-29 | 2013-12-31 | Kabushiki Kaisha Toshiba | Pattern layout in semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US7504724B2 (en) | 2009-03-17 |
JP4434965B2 (ja) | 2010-03-17 |
US20060172567A1 (en) | 2006-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10020319B2 (en) | Semiconductor memory device having pillars on a peripheral region and method of manufacturing the same | |
JP4434965B2 (ja) | 半導体装置 | |
TWI828370B (zh) | 記憶體 | |
US11393837B2 (en) | Semiconductor memory device and method of manufacturing the same | |
TWI720514B (zh) | 半導體裝置及半導體記憶裝置 | |
JP2020092141A (ja) | 半導体記憶装置 | |
US10903228B2 (en) | Semiconductor storage device | |
JP2005038884A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US9171623B2 (en) | Non-volatile semiconductor memory device | |
JP2012069695A (ja) | 半導体記憶装置 | |
US11088164B2 (en) | Semiconductor memory device | |
US9190150B2 (en) | Non-volatile memory device having 3D memory cell array with improved wordline and contact layout | |
JP2006332424A (ja) | 半導体記憶装置 | |
US11233063B2 (en) | Semiconductor device and manufacturing method of the semiconductor device | |
JP2009016444A (ja) | 半導体メモリ | |
US20230309313A1 (en) | Semiconductor memory device | |
US8270212B2 (en) | Semiconductor memory device including alternately arranged contact members | |
CN112510047B (zh) | 半导体存储装置 | |
KR20070103200A (ko) | 낸드 플래시 메모리 소자 및 그 제조방법 | |
JP2010219195A (ja) | 半導体記憶装置 | |
KR20080030849A (ko) | 반도체 메모리 장치 및 그 형성 방법 | |
US20160093569A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2010165785A (ja) | 半導体記憶装置およびその製造方法 | |
US20220406742A1 (en) | Semiconductor memory device | |
JP2008066667A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071002 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |