JP2006186116A - 半導体パッケージとその製造方法 - Google Patents
半導体パッケージとその製造方法 Download PDFInfo
- Publication number
- JP2006186116A JP2006186116A JP2004378445A JP2004378445A JP2006186116A JP 2006186116 A JP2006186116 A JP 2006186116A JP 2004378445 A JP2004378445 A JP 2004378445A JP 2004378445 A JP2004378445 A JP 2004378445A JP 2006186116 A JP2006186116 A JP 2006186116A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor
- substrate
- adhesive
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】半導体パッケージ200は、基板206と、該基板上にフリップチップボンディングで配置された半導体素子204とを備える。半導体素子の底部表面の周辺に沿って延び、且つ半導体素子と基板との間に設けられ硬化した接着剤で形成接続構造体212を備えることを特徴とする。
【選択図】図2
Description
従って、本発明の製造方法は接着剤の滲出の発生を減少させることができるだけではなく、接続構造体の生産を促すことができる。
202 第1半導体素子
204 第2半導体素子
204a チップ
206 基板
208 半導体チップ
210 導線
212 接続構造体
212a 点状の形態の接続構造体
212b 線状の形態の接続構造体
214 はんだボール
502 チップ
504 基板
Claims (22)
- 半導体素子を基板上に配置する工程と、
前記半導体素子を前記基板にフリップチップボンディングする工程と、
接着剤を前記半導体素子の底部の周辺の少なくとも一部分に沿ってコーティングして前記半導体素子と前記基板との間に少なくとも一つの接着構造体を形成する工程と、
前記接着構造体を硬化して前記半導体素子を前記基板に取付ける工程と、を含む半導体パッケージの製造方法。 - 前記接着構造体は、点状の形態を含む、請求項1に記載の方法。
- 前記接着構造体は、線状の形態を含む、請求項1または2に記載の方法。
- 前記接着構造体は、前記半導体素子の前記底部周辺の周りに連続的な壁を形成して前記半導体素子と前記基板との間の空間を密封する、請求項1乃至3のいずれかに記載の方法。
- 前記接着構造体は、前記半導体素子の前記底部周辺に部分的にのみ設けられる、請求項1乃至3のいずれかに記載の方法。
- 前記接着剤をコーティングする工程において、前記接着剤は、前記底部周辺の全体、あるいは単一部分、または複数の離間した部分に沿って存在している、請求項1乃至3及び5のいずれかに記載の方法。
- 前記フリップチップボンディング工程はリフロー工程を行うことをさらに含み、前記接着剤をコーティングする工程は該フリップチップボンディング工程の前に行われ、前記硬化工程と前記リフロー工程とは並行して行われる、請求項1乃至6のいずれかに記載の方法。
- 前記半導体素子は、半導体チップパッケージである、請求項1乃至7のいずれかに記載の方法。
- 前記半導体素子は、チップスケールパッケージである、請求項1乃至7のいずれかに記載の方法。
- 前記半導体素子は、チップである、請求項1乃至7のいずれかに記載の方法。
- 基板と、
前記基板にフリップチップボンディングされた半導体素子と、
前記半導体素子と前記基板との間に設けられ、且つ、前記半導体素子の底部の周辺の少なくとも一部分に沿って延びて前記半導体素子を前記基板に接合する少なくとも一つの接続構造体と、を備える半導体パッケージ構造。 - 前記接続構造体は、点状の形態を含む、請求項11に記載の半導体パッケージ構造。
- 前記接続構造体は、線状の形態を含む、請求項11または12に記載の半導体パッケージ構造。
- 前記接続構造体は、前記半導体素子の前記底部周辺の周りに連続的な壁を形成して前記半導体素子と前記基板との間の空間を密封している、請求項11乃至13のいずれかに記載の半導体パッケージ構造。
- 前記接続構造体は、前記半導体素子の前記底部周辺に部分的に設けられている、請求項11乃至13のいずれかに記載の半導体パッケージ構造。
- 前記接続構造体は、前記底部周辺の全体、あるいは単一部分、または複数の離間した部分に沿って存在している、請求項11乃至13及び15のいずれかに記載の半導体パッケージ構造。
- 前記接続構造体を構成している接着剤は、該接続構造体の柔軟性を高めることが可能な軟質の可塑性材料を含む、請求項11乃至16のいずれかに記載の半導体パッケージ構造。
- 前記半導体素子は、半導体チップパッケージである、請求項11乃至17のいずれかに記載の半導体パッケージ構造。
- 前記半導体素子は、チップスケールパッケージである、請求項11乃至17のいずれかに記載の半導体パッケージ構造。
- 前記半導体素子は、チップである、請求項11乃至17のいずれかに記載の半導体パッケージ構造。
- 前記接続構造体は、硬化した接着剤からなる、請求項11乃至20のいずれかに記載の半導体パッケージ構造。
- 前記半導体素子は、チップスケールパッケージであってチップスケールパッケージを備える、請求項11乃至21のいずれかに記載の半導体パッケージ構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004378445A JP2006186116A (ja) | 2004-12-28 | 2004-12-28 | 半導体パッケージとその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004378445A JP2006186116A (ja) | 2004-12-28 | 2004-12-28 | 半導体パッケージとその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006186116A true JP2006186116A (ja) | 2006-07-13 |
Family
ID=36739010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004378445A Pending JP2006186116A (ja) | 2004-12-28 | 2004-12-28 | 半導体パッケージとその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006186116A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008171925A (ja) * | 2007-01-10 | 2008-07-24 | Denso Corp | 接合構造体の製造方法 |
-
2004
- 2004-12-28 JP JP2004378445A patent/JP2006186116A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008171925A (ja) * | 2007-01-10 | 2008-07-24 | Denso Corp | 接合構造体の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7968799B2 (en) | Interposer, electrical package, and contact structure and fabricating method thereof | |
US6919630B2 (en) | Semiconductor package with heat spreader | |
KR100552943B1 (ko) | 솔더 범프를 위한 폴리머 칼라 | |
US7554191B2 (en) | Semiconductor device having a heatsink plate with bored portions | |
US6445062B1 (en) | Semiconductor device having a flip chip cavity with lower stress and method for forming same | |
JP2011086705A (ja) | 半導体装置及びその製造方法 | |
JP2011146415A (ja) | 半導体装置、及び半導体装置の製造方法 | |
US20080142952A1 (en) | Semiconductor package | |
US7663254B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
US9793237B2 (en) | Hollow-cavity flip-chip package with reinforced interconnects and process for making the same | |
JP6467775B2 (ja) | 部品内蔵基板の製造方法 | |
US6773964B2 (en) | Integrated circuit package including sealed gaps and prevention of vapor induced failures and method of manufacturing the same | |
JP2006186116A (ja) | 半導体パッケージとその製造方法 | |
US20110068462A1 (en) | Semiconductor chip packages having reduced stress | |
US7154185B2 (en) | Encapsulation method for SBGA | |
US7126221B2 (en) | Semiconductor package | |
JP2013106031A (ja) | 半導体パッケージ及びその製造方法 | |
US20050151273A1 (en) | Semiconductor chip package | |
JP2008098328A (ja) | 電子部品の表面実装構造 | |
US7022554B2 (en) | Method for fabricating circuit module | |
JP2015106649A (ja) | 電子装置 | |
JP5093011B2 (ja) | 電子部品の実装方法 | |
US9808875B2 (en) | Methods of fabricating low melting point solder reinforced sealant and structures formed thereby | |
JP2010114243A (ja) | 半導体装置 | |
TW591771B (en) | Semiconductor package and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070305 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070531 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070921 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080110 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080201 |