JP2006166557A

JP2006166557A - インバータの制御装置

Info

Publication number: JP2006166557A
Application number: JP2004352774A
Authority: JP
Inventors: Shinichi Mogi; 進一茂木
Original assignee: Yanmar Co Ltd
Current assignee: Yanmar Co Ltd
Priority date: 2004-12-06
Filing date: 2004-12-06
Publication date: 2006-06-22
Anticipated expiration: 2024-12-06
Also published as: JP4621013B2

Abstract

【課題】複雑な演算処理を必要としないインバータの制御装置を提供する。
【解決手段】出力電流ｉsが０クロス付近にあるときには、デッドタイムＤＴのタイミングを変更せず、また出力電流ｉsが０クロス付近よりも正極性側にあるときには、デッドタイムＤＴを時間ＤＴ／２だけ期間Ｔ２側にずらして、第１動作モードの期間Ｔ１を伸長すると共に、第２動作モードの期間Ｔ２を短縮し、更に出力電流ｉsが０クロス付近よりも負極性側にあるときには、デッドタイムＤＴを時間ＤＴ／２だけ期間Ｔ１側にずらして、第１動作モードの期間Ｔ１を短縮すると共に、第２動作モードの期間Ｔ２を伸長している。
【選択図】図２

Description

本発明は、パルス幅変調を行うインバータの制御装置に関する。

この種のインバータとしては、例えば直流電源の出力を交流電力に変換して商用交流電源に供給するという系統連系インバータがある。そして、系統連系インバータには、図１１（ａ）、（ｂ）に示す様な単相電圧形インバータや三相電圧形インバータ等がある。

例えば、図１１（ａ）の単相電圧形インバータでは、スイッチング素子（IGBT, MOSFETなどの半導体素子）Ｓ１とダイオードｄ１を並列接続した上アーム１０１と、該上アーム１０１と同様の構成の下アーム１０２を直列接続し、また該上アーム１０１と同じ構成の上アーム１０３と下アーム１０４を直列接続し、更に上下アーム１０１、１０２と上下アーム１０３、１０４を並列接続している。そして、直流電源１０５を各上アーム１０１、１０３の上端と各下アーム１０２、１０４の下端に接続し、また上下アーム１０１、１０２の中点と上下アーム１０３、１０４の中点からインダクタ１０６を介して出力電流ｉsを出力し、更にコンデンサＣとインダクタＬからなる低域フィルタ（ＬＰＦ）１０７を介して商用交流電源１０８へと出力電流ｉssを供給している。

この様な構成の単相電圧形インバータの動作の一例としては十数ｋＨｚのキャリア信号に同期して、上下アーム１０１、１０４のスイッチング素子Ｓ１、Ｓ４と上下アーム１０２、１０３のスイッチング素子Ｓ２、Ｓ３を交互にオン、オフにする方法がある。これにより、出力電流ｉsを制御して、キャリア信号よりも周波数が十分に低い交流の出力電流ｉsを生成し、ＬＰＦ１０７により交流の出力電流ｉsから高調波成分を取り除いて、高調波成分を含まない交流の出力電流ｉssを商用交流電源１０８に供給している。

また、上アーム１０１のスイッチング素子Ｓ１をオンにする期間と下アーム１０２のスイッチング素子Ｓ２をオンにする期間の間に、双方のスイッチング素子Ｓ１、Ｓ２を同時にオンにしないためのデッドタイムを設定している。同様に上下アーム１０３、１０４においても、上アーム１０３のスイッチング素子Ｓ３をオンにする期間と下アーム１０４のスイッチング素子Ｓ４をオンにする期間の間に、双方のスイッチング素子Ｓ３、Ｓ４を同時にオンにしないためのデッドタイムを設定している。

このデッドタイムは、スイッチング素子への指令をオンからオフに切替えても、スイッチング素子が完全な非導通状態となるまでに時間を要することから、例えば上アーム１０１のスイッチング素子Ｓ１への指令をオフにしてから、下アーム１０２のスイッチング素子Ｓ２への指令を直ちにオンにすると、あるいはその逆の順でオンにしてから直ちにオフすると、直列に接続されたスイッチング素子Ｓ１、Ｓ２が瞬時導通して、直流電源１０５の両端が短絡してしまうので、この短絡を防止するために設定されている。

ところが、このデッドタイムの設定により、インバータ出力電圧ｖＢに誤差が生じ、交流の出力電流ｉsが歪んでしまうという不都合が生じる。

このため、例えば特許文献１では、出力電流の指令値に基づいてインバータ出力電圧ｖＢの電圧指令値及び補償電圧を生成して、この補償電圧を電圧指令値に加算し、この和に基づいてインバータのスイッチング素子の切替えタイミングを制御し、これによりデッドタイムによるインバータ出力電圧ｖＢの誤差を低減している。また、出力電流の指令値が０付近では、インバータ出力電圧ｖＢの誤差が小さいことから、補償電圧を０又は０付近の値に設定して、出力の補償を殆ど行わない様にしている。
特開平６−６２５８０号公報

しかしながら、特許文献１では、出力電流の指令値に基づいて補償電圧を求めたり、補償電圧を電圧指令値に加算する等の複雑な演算処理を必要とし、この演算処理のための回路構成も複雑化するという問題があった。

そこで、本発明は、上記従来の問題点に鑑みてなされたものであり、複雑な演算処理を必要としないインバータの制御装置を提供することを目的とする。

上記課題を解決するために、本発明は、それぞれのスイッチング素子（IGBT, MOSFETなどの半導体素子）が挿入された上下アームを直列に接続して、複数組の上下アームを並列に接続し、直流電源を各組の上下アームの両端に接続して、各組の上下アームの中点から出力を取り出しており、それぞれの上下アームを交互にオン、オフする動作を繰り返し、そのオン→オフ、オフ→オンする間に上下アームのスイッチング素子を共にオンにしないためのデッドタイムを設定するインバータの制御装置において、インバータの各アーム中点からの出力電流が０付近、該０付近よりも正極性側、及び該０付近よりも負極性側のいずれにあるかを判定する判定手段と、判定手段の判定結果に基づいて、デッドタイムの設定タイミングを変更し、これに伴ってデッドタイム前後の各スイッチング素子のオン期間及びオフ期間を相反的に伸縮させるタイミング設定手段とを備えている。

また、本発明においては、判定手段は、インバータの各アーム中点からの出力電流レベルに対応する値と相互に異なる２つの閾値との比較結果に基づいて、出力電流が０付近、該０付近よりも正極性側、及び該０付近よりも負極性側のいずれにあるかを判定しており、インバータの状況に応じて各閾値を変更している。

更に、他の本発明は、それぞれのスイッチング素子（IGBT, MOSFETなどの半導体素子）が挿入された上下アームを直列に接続して、複数組の上下アームを並列に接続し、直流電源を各組の上下アームの両端に接続して、各組の上下アームの中点から出力を取り出しており、それぞれの上下アームを交互にオン、オフする動作を繰り返し、そのオン→オフ、オフ→オンする間に上下アームのスイッチング素子を共にオンにしないためのデッドタイムを設定するインバータの制御装置において、各上下アームのオン→オフ、オフ→オン時におけるインバータの各アーム中点からの出力電流の極性を判定する判定手段と、判定手段の判定結果に基づいて、デッドタイムの設定タイミングを変更し、これに伴ってデッドタイム前後の各スイッチング素子のオン期間及びオフ期間を変更するタイミング設定手段とを備えている。

この様な本発明によれば、インバータの各アーム中点からの出力電流が０付近、該０付近よりも正極性側、及び該０付近よりも負極性側のいずれにあるかを判定し、この判定結果に基づいて、デッドタイムの設定タイミングを変更し、これに伴ってデッドタイム前後の各スイッチング素子のオン期間及びオフ期間を相反的に伸縮させている。

ここで、出力電流が０付近では、インバータ出力電圧ｖＢの誤差が減少することから、出力電流の波形歪が減少するので、インバータ出力電圧ｖＢを補償する必要が殆どない。また、出力電流が０付近よりも正極性側、及び該０付近よりも負極性側のいずれにあるかにより、デッドタイムもしくはその前後で上下アームに流れる電流の経路が変わることでインバータ出力電圧ｖＢに誤差が生じ、この出力電圧の誤差が出力電流の波形歪の原因となっている。

一方、デッドタイムの設定タイミングを変更し、デッドタイム前後の各スイッチング素子のオン期間及びオフ期間を相反的に伸縮させると、デッドタイムもしくはその前後での各上下アームの電流の経路が変わりインバータ出力電圧ｖＢが変化する。

このため、本願発明の様にインバータの各アーム中点からの出力電流の判定結果に基づいて、デッドタイムの設定タイミングを変更して、デッドタイム前後の各スイッチング素子のオン期間及びオフ期間を相反的に伸縮させ、デッドタイムもしくはその前後での上下アームの電流の経路を変更すれば、インバータ出力電圧ｖＢの誤差を低減して、出力電流の波形歪を補償することができる。

また、出力電流に係わる判定及びデッドタイムの変更等に、複雑な演算処理を必要としないので、回路構成も簡単で済む。

例えば、出力電流レベルに対応する値と相互に異なる２つの閾値とを比較し、出力電流レベルが該各閾値間にあれば、出力電流が０付近にあると判定し、また出力電流レベルが該各閾値よりも正極性側にあれば、出力電流が該０付近よりも正極性側にあると判定し、更に出力電流レベルが該各閾値よりも負極性側にあれば、出力電流が該０付近よりも負極性側にあると判定すれば良い。また、インバータの状況によっても、出力電流の波形が変わるので、インバータの運転状況に応じて各閾値を変更しても良い。これにより、インバータ出力電圧ｖＢの誤差を補償することができ、従って、出力電流の波形歪をより正確に補償することができる。

また、他の本発明によれば、各上下アームのオン→オフ、オフ→オン時におけるインバータの各アーム中点からの出力電流の極性を判定し、この判定結果に基づいて、デッドタイムの設定タイミングを変更し、これに伴ってデッドタイム前後の各スイッチング素子のオン期間及びオフ期間を変更している。

厳密に言えば、本発明では出力電流が０付近においてインバータ出力電圧ｖＢの電圧パルスが各スイッチング期間において中央配置とならないため出力電流の波形歪が生じる。このため、この他の本発明の様に各上下アームのオン→オフ、オフ→オン時におけるインバータの各アーム中点からの出力電流の極性により、デッドタイムの設定タイミングを変更して、デッドタイム前後の各スイッチング素子のオン期間及びオフ期間を変更し、デッドタイムもしくはその前後での上下アームの電流の経路を変更すれば、０付近であるか否かにかかわらず、インバータ出力電圧ｖＢの電圧パルスが各スイッチング期間において中央配置となるため出力電流の波形歪が補償され、より正確な補償が可能になる。

以下、本発明の実施形態を添付図面を参照しつつ詳細に説明する。

図１は、本発明の第１実施形態である系統連系インバータの制御装置を概略的に示す回路図である。この系統連系インバータ１は、単相電圧形インバータ部２と、制御部３とを備えている。単相電圧形インバータ部２は、直流電源４の直流電力を交流の出力電流ｉsに変換して、この出力電流ｉsを商用交流電源５に供給する。また、制御部３は、単相電圧形インバータ部２をパルス幅変調し、交流の出力電流ｉsの周波数と位相を商用交流電源２の交流電圧の周波数と位相に整合させたり、出力電流ｉsに含まれる高調波を低減して、出力電流ｉsを正弦波形に近づける。

単相電圧形インバータ部２では、それぞれのスイッチング素子Ｓ１、Ｓ２が挿入された上アーム１１と下アーム１２を直列接続し、またそれぞれのスイッチング素子Ｓ３、Ｓ４が挿入された上アーム１３と下アーム１４を直列接続し、更に上下アーム１１、１２と上下アーム１３、１４を並列接続している。そして、直流電源４を各上アーム１１、１３の上端と各下アーム１２、１４の下端に接続し、また上下アーム１１、１２の中点と上下アーム１３、１４の中点からインダクタ１５を介して出力電流ｉsを出力し、この出力電流ｉsを商用交流電源５に供給している。

制御部３は、十数ｋＨｚのキャリア信号Ｃhを入力しており、このキャリア信号Ｃhに同期して、上下アーム１１、１４のスイッチング素子Ｓ１、Ｓ４と上下アーム１２、１３のスイッチング素子Ｓ２、Ｓ３を相反的にオンにしたり、全ての上下アーム１１〜１４のスイッチング素子Ｓ１〜Ｓ４をオフにする等の制御を行って、交流の出力電流ｉsを形成する。

ここで、キャリア信号Ｃhは、図２（ｂ）に示す様な十数ｋＨｚの三角波である。制御部３は、このキャリア信号Ｃhだけではなく、インバータ部２の出力電圧ｖB及び出力電流ｉsをそれぞれ指示する出力電圧指令値ＰＶ及び出力電流指令値ＰＩを入力しており、出力電圧指令値ＰＶを基準とする第１アーム指令値Ａ１及び第２アーム指令値Ａ２を設定し、キャリア信号Ｃhと第１及び第２アーム指令値Ａ１、Ａ２を比較し、この比較結果に基づいて、各上下アーム１１〜１４のスイッチング素子Ｓ１〜Ｓ４をオンオフ制御して、交流の出力電流ｉsを形成する。

例えば、図２（ｂ）に示す様に出力電圧指令値ＰＶに対して一定電圧幅Δｖを加減算して、第１及び第２アーム指令値Ａ１、Ａ２を設定する。この場合、時点ｔ01の直前の期間Ｔ２では、キャリア信号ＣhのレベルｖCが第２アーム指令値Ａ２よりも大きいので（ｖC＞Ａ２）、上下アーム１１、１４のスイッチング素子Ｓ１、Ｓ４をオフにし、上下アーム１２、１３のスイッチング素子Ｓ２、Ｓ３をオンにする。これにより、図３（ｂ）に示す様な第２動作モードが設定され、直流電源４の正極→上アーム１３のスイッチング素子Ｓ３→商用交流電源５→インダクタ１５→下アーム１２のスイッチング素子Ｓ２→直流電源４の負極という電流経路が形成される。

そして、この第２動作モード期間の後の時点ｔ01〜ｔ03のデッドタイムＤＴでは、キャリア信号ＣhのレベルｖCが第２アーム指令値Ａ２以下かつ第１アーム指令値Ａ１以上になるので（Ａ２≧ｖC≧Ａ１）、全ての上下アーム１１〜１４のスイッチング素子Ｓ１〜Ｓ４をオフにする。

更に、時点ｔ03〜ｔ06の期間Ｔ１では、キャリア信号ＣhのレベルｖCが第１アーム指令値Ａ１よりも小さくなるので（Ａ１＞ｖC）、上下アーム１１、１４のスイッチング素子Ｓ１、Ｓ４をオンにし、上下アーム１２、１３のスイッチング素子Ｓ２、Ｓ３をオフにする。これにより、図３（ａ）に示す様な第１動作モードが設定され、直流電源４の正極→上アーム１１のスイッチング素子Ｓ１→インダクタ１５→商用交流電源５→下アーム１４のスイッチング素子Ｓ４→直流電源４の負極という電流経路が形成される。

この第１動作モード期間の後の時点ｔ06〜ｔ08のデッドタイムＤＴでは、キャリア信号ＣhのレベルｖCが第２アーム指令値Ａ２以下かつ第１アーム指令値Ａ１以上になるので（Ａ２≧ｖC≧Ａ１）、全ての上下アーム１１〜１４のスイッチング素子Ｓ１〜Ｓ４をオフにする。

そして、時点ｔ08の直後の期間Ｔ２では、再び、キャリア信号ＣhのレベルｖCが第２アーム指令値Ａ２よりも大きくなるので（ｖC＞Ａ２）、上下アーム１１、１４のスイッチング素子Ｓ１、Ｓ４をオフにし、上下アーム１２、１３のスイッチング素子Ｓ２、Ｓ３をオンにして、図３（ｂ）に示す様な第２動作モードを設定する。

以降同様に、キャリア信号Ｃhに同期して、デッドタイムの全スイッチング素子Ｓ１〜Ｓ４のオフ（デッドタイムＤＴ）、第１動作モード（期間Ｔ１）、デッドタイムの全スイッチング素子Ｓ１〜Ｓ４のオフ（デッドタイムＤＴ）、第２動作モード（期間Ｔ２）、及びデッドタイムの全スイッチング素子Ｓ１〜Ｓ４のオフ（デッドタイムＤＴ）、……という動作順序が繰り返される。

また、出力電圧指令値ＰＶは、インバータ部２の出力電圧ｖBを指示し、商用交流電源２の交流電圧ｖsに同期して変化する。この出力電圧指令値ＰＶが正側に上昇して、第１及び第２アーム指令値Ａ１、Ａ２も上昇すると、第１動作モード期間Ｔ１が長くなって、第２動作モード期間Ｔ２が短くなり、出力電流ｉsが正極性側に上昇する。また、この出力電圧指令値ＰＶが負側に下降して、第１及び第２アーム指令値Ａ１、Ａ２も下降すると、第１動作モード期間Ｔ１が短くなって、第２動作モード期間Ｔ２が長くなり、出力電流ｉsが負極性側に下降する。この繰り返しにより、商用交流電源２の交流電圧ｖsに同期した出力電流ｉsが形成されて出力される。

図４のグラフは、出力電流指令値ＰＩ及びインダクタ１５の電流ｉs（＝出力電流）を模式的に示している。この図４のグラフから明らかな様に出力電流ｉｏは、出力電流指令値ＰＩに従い上昇及び下降を繰り返して、商用交流電源５の交流電圧ｖsに同期した波形となる。また、この出力電流ｉｏは、キャリア信号Ｃhに対する各スイッチング素子Ｓ１〜Ｓ４のオンオフ動作による高調波成分を含む。この高調波成分は図１１（ａ）に示す低域フィルタ（ＬＰＦ）１０７によりフィルタリングされ該商用交流電源５に供給される。

尚、デッドタイムＤＴは、スイッチング素子（IGBT, MOSFETなどの半導体素子）への指令をオンからオフに切替えても、スイッチング素子が完全な非導通状態となるまでに時間を要することから、第１動作モードから第２動作モードに直ちに移行すると、あるいはその逆に第２動作モードから第１動作モードに直ちに移行すると、全てのスイッチング素子Ｓ１〜Ｓ４ないしはスイッチング素子Ｓ１とＳ２ないしはスイッチング素子Ｓ３とＳ４が瞬時導通して、直流電源４の両端が短絡してしまうので、この短絡を防止するために設定されている。

また、図３（ｃ）に示す様に各上アーム１１、１３のスイッチング素子Ｓ１、Ｓ３をオンにし、かつ各下アーム１２、１４のスイッチング素子Ｓ２、Ｓ４をオフにする第３動作モード、及び図３（ｄ）に示す様に各上アーム１１、１３のスイッチング素子Ｓ１、Ｓ３をオフにし、かつ各下アーム１２、１４のスイッチング素子Ｓ２、Ｓ４をオンにする第４動作モードを、第１動作モード、第２動作モード、及びデッドタイム間に適宜に挿入して、出力電流ｉsを制御しても良い。

ところで、仮に、出力電圧指令値ＰＶに対して一定電圧幅Δｖを加減算して、第１及び第２アーム指令値Ａ１、Ａ２を設定し、一定電圧幅Δｖに対応する時間ＤＴ／２（デッドタイムＤＴの１／２の時間）を期間Ｔ１と期間Ｔ２に均等に振り分けるという処理を、定常的に行ったならば、インバータの出力電圧ｖＢに誤差が生じるという不都合が生じる。

例えば、出力電流ｉsが正極性側に十分に上昇している場合は、出力電流ｉsが図１のＲ方向に向いたままの状態で、第１及び第２動作モードに応じて出力電流ｉsの増減が繰り返される。そして、デッドタイムＤＴでは、全てのスイッチング素子Ｓ１〜Ｓ４がオフにされているにもかかわらず、Ｒ方向の出力電流ｉsが維持されるため、図５（ａ）で示す様に直流電源４の負極→下アーム１２のスイッチング素子Ｓ２の寄生ダイオードｄ２→インダクタ１５→商用交流電源５→上アーム１３のスイッチング素子Ｓ３の寄生ダイオードｄ３→直流電源４の正極という電流経路が形成される。従って、デッドタイムＤＴでありながら、第２動作モードと同様の電流経路が形成されることになる。

このため、第２動作モードの期間Ｔ２だけではなく、デッドタイムＤＴのときにも第２動作モードと同様の電流経路が形成されることになり、見かけ上、第２動作モードの期間Ｔ２が伸長される。この結果、デッドタイムＤＴもしくはその前後においてインバータの出力電圧ｖＢに誤差が生じ、従って出力電流ｉsに誤差が生じる。

同様に、出力電流ｉsが負極性側に十分に下降している場合は、出力電流ｉsが図１のＬ方向に向いたままの状態で、第１及び第２動作モードに応じて出力電流ｉsの増減が繰り返される。そして、デッドタイムＤＴでは、全てのスイッチング素子Ｓ１〜Ｓ４がオフにされているにもかかわらず、Ｌ方向の出力電流ｉsが維持されるため、図５（ｂ）で示す様に直流電源４の負極→下アーム１４のスイッチング素子Ｓ４の寄生ダイオードｄ４→商用交流電源５→インダクタ１５→上アーム１１のスイッチング素子Ｓ１の寄生ダイオードｄ１→直流電源４の正極という電流経路が形成される。従って、デッドタイムＤＴでありながら、第１動作モードと同様の電流経路が形成される。

このため、第１動作モードの期間Ｔ１だけではなく、デッドタイムＤＴのときにも第１動作モードと同様の電流経路が形成されることになり、見かけ上、第１動作モードの期間Ｔ１が伸長される。この結果、デッドタイムＤＴもしくはその前後においてインバータの出力電圧ｖＢに誤差が生じ、従って出力電流ｉsに誤差が生じる。

この様にデッドタイムもしくはその前後においてインバータの出力電圧ｖＢに誤差が生じると、この誤差が出力電流ｉsの波形歪みとなって現れる。

この様な歪みを伴う出力電流ｉsと商用交流電源５に供給される電流ｉssを、図６（ａ）及び（ｂ）のグラフに例示する。これらのグラフから明らかな様に、出力電流ｉsと商用交流電源５に供給される電流ｉssは、出力電流指令値ＰＩからずれて歪んでいる。

ただし、出力電流ｉsが０付近にあるときには、デッドタイムＤＴの度に、出力電流ｉsの極性が変わっていることが多く、出力電流ｉsが同極性に向いたままの状態にはなり難いので、出力電流ｉsに誤差が生じることは殆どない。

そこで、本実施形態の制御部３は、その様な出力電流ｉsの波形歪を補償するために、インバータの各アーム中点からの出力電流ｉsが０付近、該０付近よりも正極性側、及び該０付近よりも負極性側のいずれにあるかを判定し、この判定結果に基づいて、デッドタイムＤＴの設定タイミングを変更し、これに伴ってデッドタイムＤＴ前後の各スイッチング素子のオン期間Ｔ１及びオフ期間Ｔ２を相反的に伸縮させている。

次に、図７のフローチャートに従って、制御部３による出力電流ｉsの制御について説明する。

まず、制御部３では、インバータの運転状況を示す運転状況データを判定部３１に入力しており（ステップＳ１０１）、判定部３１は、この運転状況データに基づいて、図４に示す様な第１及び第２閾値±δを設定し、後述する０付近の範囲を適宜に設定する（ステップＳ１０２）。また、この±δはスイッチング周期毎に設定される。

この運転状況データは、固定的なインダクタ１５のインダクタンス及びキャリア信号Ｃhの周波数や、変動的な出力電流ｉsの値等を示す。そして、判定部３１は、例えばインダクタ１５のインダクタンスが大きくなる程、第１及び第２閾値±δの絶対値を小さくしたり、該インダクタンスが小さくなる程、第１及び第２閾値±δの絶対値を大きくする。あるいは、キャリア信号Ｃhの周波数が高くなる程、第１及び第２閾値±δの絶対値を小さくしたり、該周波数が低くなる程、第１及び第２閾値±δの絶対値を大きくする。

そして、判定部３１は、図４に示す様な出力電流指令値ＰＩを第１及び第２閾値±δと比較し、この比較結果に基づいて、出力電流ｉsが０付近、該０付近よりも正極性側、及び該０付近よりも負極性側のいずれにあるかを判定する（ステップＳ１０３）。すなわち、出力電流指令値ＰＩが第１及び第２閾値±δよりも大きく、ＰＩ＞＋δ＞−δであれば、出力電流ｉsが該０付近よりも正極性側にあると判定する（ステップＳ１０３で「正極性側」）。また、出力電流指令値ＰＩが第１及び第２閾値±δの間にあり、＋δ≧ＰＩ≧−δであれば、出力電流ｉsが０付近にあると判定する（ステップＳ１０３で「０付近」）。更に、出力電流指令値ＰＩが第１及び第２閾値±δよりも小さく、＋δ＞−δ＞ＰＩであれば、出力電流ｉsが０付近よりも負極性側にあると判定する（ステップＳ１０３で「負極性側」）。

次に、制御部３では、判定部３１による判定結果をタイミング設定部３２に入力する。タイミング設定部３２は、この判定結果に基づいて、第１及び第２アーム指令値Ａ１、Ａ２を変更して、デッドタイムＤＴの設定タイミングを変更し、デッドタイムＤＴ前後の各スイッチング素子のオン期間Ｔ１及びオフ期間Ｔ２を相反的に伸縮させる。

例えば、出力電流ｉsが０付近にあると判定されたならば（ステップＳ１０３で「０付近」）、タイミング設定部３２は、図２（ｂ）に示す様に出力電圧指令値ＰＶに対して一定電圧幅Δｖを加減算して、第１及び第２アーム指令値Ａ１、Ａ２を設定する。

この場合、デッドタイムＤＴは変更されることがなく、第１動作モードの期間Ｔ１及び第２動作モードの期間Ｔ２も伸縮されることがない。従って、デッドタイムＤＴもしくはその前後でのインバータの出力電圧ｖＢの誤差も補償されない（ステップＳ１０４、Ｓ１０５）。

これは、先に述べた様に出力電流ｉsが０付近にあるときには、デッドタイムＤＴもしくはその前後においてインバータの出力電圧ｖＢに誤差が生じないため出力電流ｉsに誤差が生じることは殆どないからである。

また、出力電流ｉsが０付近よりも正極性側にあると判定されたならば（ステップＳ１０３で「正極性側」）、タイミング設定部３２は、図２（ａ）に示す様に出力電圧指令値ＰＶに対して第１アーム指令値Ａ１を一致させ、第１アーム指令値Ａ１に一定電圧幅Δｖの２倍に相当する電圧幅２Δｖを加算した値を、第２アーム指令値Ａ２として設定する。

この場合、図２（ｂ）に示す出力電流ｉsが０付近にあるときと比較すると、第１及び第２アーム指令値Ａ１、Ａ２が一定電圧幅Δｖだけ大きくなることから、キャリア信号ＣhのレベルｖCが第２アーム指令値Ａ２以下かつ第１アーム指令値Ａ１以上となるそれぞれの時点ｔ00、ｔ02が時間ＤＴ／２（デッドタイムＤＴの１／２の時間）だけＴ２側に寄って、デッドタイムＤＴが時間ＤＴ／２だけＴ２側に寄る。同様に、図２（ｂ）に示す出力電流ｉsが０付近にあるときと比較すると、キャリア信号ＣhのレベルｖCが第２アーム指令値Ａ２以下かつ第１アーム指令値Ａ１以上となるそれぞれの時点ｔ07、ｔ09が時間ＤＴ／２だけＴ２側に寄って、デッドタイムＤＴが時間ＤＴ／２だけＴ２側に寄る。これに伴って第１動作モードの期間Ｔ１が実質的に伸長され、第２動作モードの期間Ｔ２が実質的に短縮される（各ステップＳ１０６、Ｓ１０７）。

こうして実質的に第２動作モードの期間Ｔ２が短縮されると、先に述べた様に、インバータの各アーム中点からの出力電流ｉsが図１のＲ方向に向いたままの状態では、見かけ上、第２動作モードの期間Ｔ２が伸長されるものの、この見かけ上のＴ２の伸長がキャンセルされる。この結果、デッドタイムＤＴもしくはその前後においてインバータの出力電圧ｖＢに誤差が生じないため出力電流ｉsの誤差が補償される。

更に、出力電流ｉsが０付近よりも負極性側にあると判定されたならば（ステップＳ１０３で「負極性側」）、タイミング設定部３２は、図２（ｃ）に示す様に出力電圧指令値ＰＶに対して第２アーム指令値Ａ２を一致させ、第２アーム指令値Ａ２に一定電圧幅Δｖの２倍に相当する電圧幅２Δｖを減算した値を、第１アーム指令値Ａ１として設定する。

この場合、図２（ｂ）に示す出力電流ｉsが０付近にあるときと比較すると、第１及び第２アーム指令値Ａ１、Ａ２が一定電圧幅Δｖだけ小さくなることから、キャリア信号ＣhのレベルｖCが第２アーム指令値Ａ２以下かつ第１アーム指令値Ａ１以上となるそれぞれの時点ｔ02、ｔ04が時間ＤＴ／２だけＴ１側に寄って、デッドタイムＤＴが時間ＤＴ／２だけＴ１側に寄る。同様に、図２（ｂ）に示す出力電流ｉsが０付近にあるときと比較すると、キャリア信号ＣhのレベルｖCが第２アーム指令値Ａ２以下かつ第１アーム指令値Ａ１以上となるそれぞれの時点ｔ05、ｔ07が時間ＤＴ／２だけＴ１側にずれて、デッドタイムＤＴが時間ＤＴ／２だけＴ１側に寄る。これに伴って第１動作モードの期間Ｔ１が実質的に短縮され、第２動作モードの期間Ｔ２が実質的に伸長される（ステップＳ１０８、Ｓ１０９）。

こうして実質的に第１動作モードの期間Ｔ１が短縮されると、先に述べた様に出力電流ｉsが図１のＬ方向に向いたままの状態では、見かけ上、第１動作モードの期間Ｔ１が伸長されるものの、この見かけ上のＴ１の伸長がキャンセルされる。この結果、デッドタイムＤＴもしくはその前後においてインバータの出力電圧ｖＢに誤差が生じないため出力電流ｉsの誤差が補償される。

この様に本実施形態では、インバータの各アーム中点からの出力電流ｉsが０付近にあるときには、デッドタイムＤＴのタイミングを変更せず、また出力電流ｉsが０付近よりも正極性側にあるときには、デッドタイムＤＴを時間ＤＴ／２だけＴ２側にずらして、第１動作モードの期間Ｔ１を伸長すると共に、第２動作モードの期間Ｔ２を短縮し、更に出力電流ｉsが０付近よりも負極性側にあるときには、デッドタイムＤＴを時間ＤＴ／２だけＴ１側にずらして、第１動作モードの期間Ｔ１を短縮すると共に、第２動作モードの期間Ｔ２を伸長しているので、デッドタイムＤＴでの見かけ上の第１動作モードの期間Ｔ１や第２動作モードの期間Ｔ２の伸長がキャンセルされ、デッドタイムＤＴもしくはその前後においてインバータの出力電圧ｖＢに誤差が生じないため出力電流ｉsの誤差が補償される。

また、出力電流ｉsに係わる判定及びデッドタイムＤＴの変更等に、複雑な演算処理を必要としないので、回路構成も簡単で済む。

更に、インバータの運転状況を示す運転状況データに基づいて、第１及び第２閾値±δを設定し、０付近の範囲を適宜に設定しているので、出力電流ｉsの波形歪をより正確に補償することができる。

次に、本発明の第２実施形態である系統連系インバータの制御装置について説明する。

本実施形態の系統連系インバータは、図１の系統連系インバータ１と同様の構成であり、制御部３によるデッドタイムの付与方法の一部が異なる。

先に述べた様にインバータの各アーム中点からの出力電流ｉsが０付近にあるときには、デッドタイムＤＴもしくはその前後においてインバータの出力電圧ｖＢに誤差が生じないため出力電流ｉsに誤差が生じることは殆どない。しかしながら、厳密に言えば、０付近でもインバータ出力電圧ｖＢの電圧パルスが各スイッチング期間において中央配置とならないため出力電流ｉsの波形歪が生じる。

そこで、本実施形態の制御部３は、出力電流ｉsが０付近にあれば、各上下アームのオン→オフ、オフ→オン時における出力電流ｉsが正極性及び負極性のいずれであるかにより、デッドタイムＤＴの設定タイミングを変更して、デッドタイムＤＴ前後の第１動作モードの期間Ｔ１及び第２動作モードの期間Ｔ２を変更し、デッドタイムＤＴもしくはその前後での上下アームの電流の経路を変更する。これにより、０付近であっても、インバータ出力電圧ｖＢの電圧パルスが各スイッチング期間において中央配置となるため出力電流ｉsの波形歪が補償され、より正確な補償がなされる。

次に、図８のフローチャートに従って、制御部３による出力電流ｉsの制御について説明する。尚、図８において、図７と同様のステップＳには同じ符号を付して説明を簡略化する。従って、各ステップＳ１０１〜Ｓ１０３、各ステップＳ１０６〜Ｓ１０７、及び各ステップＳ１０８〜Ｓ１０９の説明を省略し、ステップＳ１０３に引き続く各ステップＳ１１１〜Ｓ１１３のみを説明する。

さて、判定部３１は、出力電流ｉsが０付近にあると判定したときには（ステップＳ１０３で「０付近」、更に、この出力電流ｉsが各上下アームのオン→オフ、オフ→オン時において正極性及び負極性のいずれであるかを判定する（ステップＳ１１１）。そして、この判定部３１による判定結果をタイミング設定部３２に入力する。

タイミング設定部３２は、出力電流ｉsが０付近にあり、かつ出力電流ｉsが各上下アームのオン→オフ、オフ→オン時において正極性であると判定されたならば（ステップＳ１０３で「０付近」、ステップＳ１１１で「正極性」）、図９（キャリア信号Ｃhの傾きが負の時）に示す様に出力電圧指令値ＰＶに対して第１アーム指令値Ａ１を一致させ、第１アーム指令値Ａ１に一定電圧幅Δｖの２倍に相当する電圧幅２Δｖを加算した値を、第２アーム指令値Ａ２として設定する（ステップＳ１１２）。

これにより、例えば図９に示す様に第１及び第２アーム指令値Ａ１、Ａ２が一定電圧幅Δｖだけ大きくなることから、キャリア信号ＣhのレベルｖCが第２アーム指令値Ａ２以下かつ第１アーム指令値Ａ１以上となるそれぞれの時点ｔ00、ｔ02が時間ＤＴ／２だけ期間Ｔ２側にずれて、デッドタイムＤＴが時間ＤＴ／２だけＴ２側にずれる。このため、このときのデッドタイムＤＴの前後では、第１動作モードの期間Ｔ１が実質的に伸長され、第２動作モードの期間Ｔ２が実質的に短縮される（ステップＳ１１３）。

また、タイミング設定部３２は、出力電流ｉsが０付近にあり、かつ出力電流ｉsが各上下アームのオン→オフ、オフ→オン時において負極性であると判定されたならば（ステップＳ１０３で「０付近」、ステップＳ１１１で「負極性」）、図９（キャリア信号Ｃhの傾きが正の時）に示す様に出力電圧指令値ＰＶに対して第２アーム指令値Ａ２を一致させ、第２アーム指令値Ａ２に一定電圧幅Δｖの２倍に相当する電圧幅２Δｖを減算した値を、第１アーム指令値Ａ１として設定する（ステップＳ１１４）。

これにより、例えば図９に示す様に第１及び第２アーム指令値Ａ１、Ａ２が一定電圧幅Δｖだけ小さくなることから、キャリア信号ＣhのレベルｖCが第２アーム指令値Ａ２以下かつ第１アーム指令値Ａ１以上となるそれぞれの時点ｔ05、ｔ07が時間ＤＴ／２だけ期間Ｔ１側にずれて、デッドタイムＤＴが時間ＤＴ／２だけＴ１側にずれる。このため、このときのデッドタイムＤＴの前後では、第１動作モードの期間Ｔ１が実質的に短縮され、第２動作モードの期間Ｔ２が実質的に伸長される（ステップＳ１１５）。

この様に本実施形態では、出力電流ｉsが０付近にあるときには、出力電流ｉsが各上下アームのオン→オフ、オフ→オン時において正極性及び負極性のいずれであるかを判定し、出力電流ｉsが正極性であるときには、デッドタイムＤＴを時間ＤＴ／２だけＴ２側にずらして、第１動作モード期間Ｔ１を伸長すると共に、第２動作モードの期間Ｔ２を短縮し、また出力電流ｉsが負極性であるときには、デッドタイムＤＴを時間ＤＴ／２だけＴ１側にずらして、第１動作モードの期間Ｔ１を短縮すると共に、第２動作モードの期間Ｔ２を伸長している。このため、出力電流ｉsが０付近にあるときにも、インバータ出力電圧ｖＢの電圧パルスが各スイッチング期間において中央配置となるため出力電流ｉsの波形歪が補償される。

また、ここでも、出力電流ｉsに係わる判定及びデッドタイムＤＴの変更等に、複雑な演算処理を必要としないので、回路構成が簡単で済む。

尚、本発明は、上記各実施形態に限定されるものではなく、多様に変形することができる。例えば、出力電流ｉsが０付近、該０付近よりも正極性側、及び該０付近よりも負極性側のいずれにあるかを判定する方法として、他の方法を適用することができる。例えば、キャリア信号の一周期毎に、出力電流ｉsが０クロスするか否かを判定し、出力電流ｉsが０クロスすれば、出力電流ｉsが０付近にあると判定し、出力電流ｉsが０クロスしなければ、出力電流ｉsが正極性側及び負極性側のいずれにあるかを判定しても良い。

また、出力電流指令値ＰＩの代わりに、実際の出力電流ｉsを検出し、この出力電流ｉsを、出力電流ｉsが０付近、該０付近よりも正極性側、及び該０付近よりも負極性側のいずれにあるかを判定するために用いても良い。

更に、第２実施形態の０付近の制御を、出力電流ｉsが０付近、該０付近よりも正極性側、及び該０付近よりも負極性側のいずれにあるかにかかわらず、つまり定常的に、行っても良い。これによっても、第１実施形態と同様の作用及び効果を達成することができる。また、本発明は、単相電圧形インバータだけではなく、図１０に示す様な３組の上下アーム１１と１２、１３と１４、及び１７と１８を有する三相電圧形インバータにも適用することができる。更に、商用交流電源に出力電流ｉsを供給する系統連系インバータだけではなく、電力を消費する負荷に出力を供給するインバータにも本発明を適用することができる。あるいは、図３（ａ）の第１動作モードとデッドタイムのみを交互に繰り返して、正極性側の出力波形を形成し、図３（ｂ）の第２動作モードとデッドタイムのみを交互に繰り返して、負極性側の出力波形を形成するというインバータにも、本発明を適用することができる。

本発明の第１実施形態である系統連系インバータの制御装置を概略的に示す回路図である。（ａ）乃至（ｃ）は、第１実施形態のインバータにおけるキャリア信号と第１及び第２アーム指令値の比較結果に基づく上下アームのスイッチング素子のオンオフ制御を説明するために用いた図である。（ａ）乃至（ｄ）は、第１実施形態のインバータにおける第１乃至第４動作モードを示す図である。第１実施形態のインバータにおける出力電流指令値及びインダクタ直前の出力電流を模式的に示すグラフである。（ａ）及び（ｂ）は、第１実施形態のインバータにおけるデッドタイムのときの各電流経路を示す図である。（ａ）及び（ｂ）は、歪みを伴う出力電流とインダクタ直前の出力電流を示すグラフである。第１実施形態のインバータにおける出力電流の制御過程を示すフローチャートである。本発明の第２実施形態である系統連系インバータの制御装置における出力電流の制御過程を示すフローチャートである。第２実施形態のインバータにおけるキャリア信号と第１及び第２アーム指令値の比較結果に基づく上下アームのスイッチング素子のオンオフ制御を説明するために用いた図である。本発明を適用し得る三相電圧形インバータを概略的に示す回路図である。（ａ）、（ｂ）は、一般的な単相電圧形インバータ及び三相電圧形インバータを概略的に示す回路図である。

符号の説明

１系統連系インバータ
２単相電圧形インバータ部
３制御部
４直流電源
５商用交流電源
１１、１３上アーム
１２、１４下アーム
Ｓ１、Ｓ２、Ｓ３、Ｓ４スイッチング素子
１５インダクタ
３１判定部
３２タイミング設定部

Claims

それぞれのスイッチング素子（IGBT, MOSFETなどの半導体素子）が挿入された上下アームを直列に接続して、複数組の上下アームを並列に接続し、直流電源を各組の上下アームの両端に接続して、各組の上下アームの中点から出力を取り出しており、それぞれの上下アームを交互にオン、オフする動作を繰り返し、そのオン→オフ、オフ→オンする間に上下アームのスイッチング素子を共にオンにしないためのデッドタイムを設定するインバータの制御装置において、
インバータの各アーム中点からの出力電流が０付近、該０付近よりも正極性側、及び該０付近よりも負極性側のいずれにあるかを判定する判定手段と、
判定手段の判定結果に基づいて、デッドタイムの設定タイミングを変更し、これに伴ってデッドタイム前後の各スイッチング素子のオン期間及びオフ期間を相反的に伸縮させるタイミング設定手段と
を備えることを特徴とするインバータの制御装置。
判定手段は、インバータの各アーム中点からの出力電流レベルに対応する値と相互に異なる２つの閾値との比較結果に基づいて、出力電流が０付近、該０付近よりも正極性側、及び該０付近よりも負極性側のいずれにあるかを判定しており、インバータの運転状況に応じて各閾値を変更することを特徴とする請求項１に記載のインバータの制御装置。
それぞれのスイッチング素子（IGBT, MOSFETなどの半導体素子）が挿入された上下アームを直列に接続して、複数組の上下アームを並列に接続し、直流電源を各組の上下アームの両端に接続して、各組の上下アームの中点から出力を取り出しており、それぞれの上下アームを交互にオン、オフする動作を繰り返し、そのオン→オフ、オフ→オンする間に上下アームのスイッチング素子を共にオンにしないためのデッドタイムを設定するインバータの制御装置において、
各上下アームのオン→オフ、オフ→オン時におけるインバータの各アーム中点からの出力電流の極性を判定する判定手段と、
判定手段の判定結果に基づいて、デッドタイムの設定タイミングを変更し、これに伴ってデッドタイム前後の各スイッチング素子のオン期間及びオフ期間を変更するタイミング設定手段と
を備えることを特徴とするインバータの制御装置。