JP2006166074A - Color solid state imaging device - Google Patents
Color solid state imaging device Download PDFInfo
- Publication number
- JP2006166074A JP2006166074A JP2004355173A JP2004355173A JP2006166074A JP 2006166074 A JP2006166074 A JP 2006166074A JP 2004355173 A JP2004355173 A JP 2004355173A JP 2004355173 A JP2004355173 A JP 2004355173A JP 2006166074 A JP2006166074 A JP 2006166074A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- signal
- output
- input
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 41
- 239000007787 solid Substances 0.000 title abstract description 4
- 108010076504 Protein Sorting Signals Proteins 0.000 claims description 39
- 230000000630 rising effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 239000003086 colorant Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
Abstract
Description
本発明は固体撮像装置、特に、色フィルタをベイヤー配列したＸＹアドレス型のカラー固体撮像装置に関する。 The present invention relates to a solid-state imaging device, and more particularly to an XY address type color solid-state imaging device in which color filters are arranged in a Bayer array.
固体撮像装置は、各種タイプのものが知られているが、その中に、Ｇ（緑）、Ｒ（赤）及びＢ（青）の３原色の色フィルタをベイヤー配列したＸＹアドレス型のカラー固体撮像装置がある。 Various types of solid-state imaging devices are known. Among them, an XY address type color solid in which three primary color filters of G (green), R (red), and B (blue) are arranged in a Bayer array. There is an imaging device.
このタイプのカラー固体撮像装置の従来例を図４に示す。
この固体撮像装置は、画素を配列した画素部１を含んでいる。また、この画素部１に接続された垂直走査回路２及び該画素部に出力回路４１、４２を介して接続された水平走査回路３１、３２を有し、さらに、出力回路４１、４２に接続されたマルチプレクサ５を含んでいる。
A conventional example of this type of color solid-state imaging device is shown in FIG.
This solid-state imaging device includes a pixel unit 1 in which pixels are arranged. In addition, it has a vertical scanning circuit 2 connected to the pixel unit 1 and horizontal scanning circuits 31 and 32 connected to the pixel unit via output circuits 41 and 42, and is further connected to the output circuits 41 and 42. Multiplexer 5 is included.
画素部１は、図５にその一部を示すように、Ｇ色フィルタを設けた画素Ｇｒ及びＧｂ、Ｒ色フィルタを設けた画素Ｒ及びＢ色フィルタを設けた画素Ｂを、ベイヤー配列で、行列方向に２次元にマトリクス状に配置したものである。なお、「行」は、図において左右方向の画素配列であり、「列」は、図において上下方向の画素配列である。
各画素は光電変換素子を含んでおり、入射光に応じた信号電荷を発生する。
As shown in part in FIG. 5, the pixel unit 1 includes pixels Gr and Gb provided with a G color filter, pixels R provided with an R color filter, and pixels B provided with a B color filter in a Bayer array, They are arranged in a two-dimensional matrix in the matrix direction. Note that “row” is a horizontal pixel array in the figure, and “column” is a vertical pixel array in the figure.
Each pixel includes a photoelectric conversion element and generates a signal charge corresponding to incident light.
奇数（ｏｄｄ）行には画素Ｒ、画素Ｇｒがこの順で行方向に繰り返し配列されており、偶数（ｅｖｅｎ）行には画素Ｇｂ、画素Ｂがこの順で行方向に繰り返し配列されている。 Pixels R and Gr are repeatedly arranged in this order in the odd-numbered (odd) rows, and pixels Gb and pixels B are repeatedly arranged in this order in the even-numbered (even) rows.
図４の装置によると、図６に示すように、１フレームごとに垂直走査回路２に垂直同期信号が入力され、行ごとに水平走査回路３１、３２にそれぞれ水平同期信号が入力される。かかる垂直同期信号の入力及び水平同期信号の入力に応じて、この装置の場合は、行順に、該行上の各画素における信号電荷が出力回路４１、４２に読みだされる。 According to the apparatus of FIG. 4, as shown in FIG. 6, a vertical synchronization signal is input to the vertical scanning circuit 2 for each frame, and a horizontal synchronization signal is input to the horizontal scanning circuits 31 and 32 for each row. In response to the input of the vertical synchronization signal and the input of the horizontal synchronization signal, in the case of this apparatus, the signal charges in each pixel on the row are read out to the output circuits 41 and 42 in the row order.
この装置では、各行における奇数列位置の画素に発生した信号電荷、すなわち、奇数行（ｏｄｄ行）については画素Ｒに発生した信号電荷、偶数行（ｅｖｅｎ行）については画素Ｇｂに発生した電荷が出力回路４１に読みだされる。
各行における偶数列位置の画素に発生した信号電荷、すなわち、奇数行（ｏｄｄ行）については画素Ｇｒに発生した信号電荷、偶数行（ｅｖｅｎ行）については画素Ｂに発生した電荷が出力回路４２に読みだされる。
In this device, signal charges generated in pixels at odd column positions in each row, that is, signal charges generated in pixels R for odd rows (odd rows) and charges generated in pixels Gb for even rows (even rows). The output circuit 41 reads out.
The signal charges generated in the pixels at even column positions in each row, that is, the signal charges generated in the pixels Gr for odd rows (odd rows) and the charges generated in the pixels B for even rows (even rows) are output to the output circuit 42. Read out.
図６及び図７に示すように、出力回路４１は、水平走査回路３１へのスタートパルス信号入力に呼応して、奇数行については、読みだした画素Ｒの信号電荷に基づく画素信号列（画像信号１（１od）：Ｒ１、Ｒ２、Ｒ３・・・）を出力し、偶数行については、読みだした画素Ｇｂの信号電荷に基づく画素信号列〔画像信号１（１ev）：Ｇｂ１、Ｇｂ２、Ｇｂ２・・・〕を出力する。 As shown in FIGS. 6 and 7, the output circuit 41 responds to the start pulse signal input to the horizontal scanning circuit 31, and for the odd-numbered rows, the pixel signal string (image) based on the read signal charges of the pixels R. Signal 1 (1od): R1, R2, R3..., And for even rows, a pixel signal sequence [image signal 1 (1ev): Gb1, Gb2, Gb2 based on the signal charge of the read pixel Gb. ...] is output.
出力回路４２は、水平走査回路３２へのスタートパルス信号入力に呼応して、奇数行については、読みだした画素Ｇｒの信号電荷に基づく画素信号列（画像信号２（２od）：Ｇｒ１、Ｇｒ２、Ｇｒ３・・・）を出力し、偶数行については、読みだした画素Ｂの信号電荷に基づく画素信号列〔画像信号２（２ev）：Ｂ１、Ｂ２、Ｂ２・・・〕を出力する。 In response to the start pulse signal input to the horizontal scanning circuit 32, the output circuit 42 outputs a pixel signal sequence (image signal 2 (2od): Gr1, Gr2,. Gr3..., And a pixel signal sequence [image signal 2 (2ev): B1, B2, B2...) Based on the read signal charges of the pixels B is output for even rows.
このように出力回路４１、４２から出力された、画素信号列（画像信号１、２）は、マルチプレクサ５に入力される。
マルチプレクサ５は、入力されてくる画素信号列のうち、奇数行に係る画素信号列、すなわち、奇数列位置の画素Ｒの信号電荷に基づく画素信号列（Ｒ１、Ｒ２、Ｒ３・・・）と偶数列位置の画素Ｇｒの信号電荷に基づく画素信号列（Ｇｒ１、Ｇｒ２、Ｇｒ３・・・）を、図７の上段に示すように列順に、さらに言えば奇数行上の列位置順に（Ｒ１、Ｇｒ1 、Ｒ２、Ｇｒ２、Ｒ３、Ｇｒ３、・・・）と並べ変えて出力する。
また、マルチプレクサ５は、入力されてくる画素信号列のうち、偶数行に係る画素信号列、すなわち、奇数列位置の画素Ｇｂの信号電荷に基づく画素信号列（Ｇｂ１、Ｇｂ２、Ｇｂ３・・・）と偶数列位置の画素Ｂの信号電荷に基づく画素信号列（Ｂ１、Ｂ２、Ｂ３・・・）を、図７の下段に示すように列順に、さらに言えば偶数行上の列位置順に（Ｇｂ１、Ｂ１、Ｇｂ２、Ｂ２、Ｇｂ３、Ｂ３、・・・）と並べ変えて出力する。
The pixel signal sequence (image signals 1 and 2) output from the output circuits 41 and 42 in this way is input to the multiplexer 5.
The multiplexer 5 is a pixel signal sequence (R1, R2, R3...) Based on the signal charge of the pixel R in the odd-numbered column position, that is, the pixel signal sequence (R1, R2, R3. The pixel signal columns (Gr1, Gr2, Gr3...) Based on the signal charges of the pixels Gr at the column positions are arranged in the column order as shown in the upper part of FIG. 7, more specifically in the column position order on the odd rows (R1, Gr1). , R2, Gr2, R3, Gr3,...
Further, the multiplexer 5 is a pixel signal sequence (Gb1, Gb2, Gb3...) Based on the signal charge of the pixel Gb in the even-numbered column position, that is, the pixel Gb in the odd-numbered column position among the input pixel signal columns. And the pixel signal columns (B1, B2, B3...) Based on the signal charges of the pixels B at the even-numbered column positions, as shown in the lower part of FIG. , B1, Gb2, B2, Gb3, B3,...
このようにしてマルチプレクサ５から出力された画像信号は、その後の色補間処理等の処理等を経て、最終的にカラー画像の表示やプリントアウト等に供される。 The image signal output from the multiplexer 5 in this way is subjected to subsequent processing such as color interpolation processing and the like, and finally used for display of a color image, printout, and the like.
しかし、以上説明した、２線読出し方式の固体撮像装置においては、比視感度の高い緑色の情報を得るための画素Ｇｂ、画素Ｇｒの信号電荷に基づく画素信号が、画素Ｇｂについては出力回路４１から、画素Ｇｒについては出力回路４２から出力される。この場合、出力回路４１、４２の特性ばらつき（ゲイン・オフセットばらつき）によって、回路４１、４２の出力に差異が出てくるため、後段の画像処理において特性ばらつきを補正する必要がある。 However, in the solid-state imaging device of the two-line readout method described above, the pixel signal based on the signal charges of the pixel Gb and the pixel Gr for obtaining green information with high relative visibility is output to the output circuit 41 for the pixel Gb. Therefore, the pixel Gr is output from the output circuit 42. In this case, since the output of the circuits 41 and 42 varies due to the characteristic variation (gain / offset variation) of the output circuits 41 and 42, it is necessary to correct the characteristic variation in the subsequent image processing.
この問題を解決するために、図８に例示する画素部１を採用した固体撮像装置が提案されている。
この装置においても、画素部１の画素配列自体は図４の装置におけるものと同様であり、図８では図示を省略しているが、図４の装置と同様に、画素部１に接続された垂直走査回路２及び画素部１に出力回路４１、４２を介して接続された水平走査回路３１、３２を有し、さらに、出力回路４１、４２に接続されたマルチプレクサ５を含んでいる。
In order to solve this problem, a solid-state imaging device that employs the pixel unit 1 illustrated in FIG. 8 has been proposed.
Also in this device, the pixel arrangement itself of the pixel unit 1 is the same as that in the device of FIG. 4 and is not shown in FIG. 8, but is connected to the pixel unit 1 as in the device of FIG. It has horizontal scanning circuits 31 and 32 connected to the vertical scanning circuit 2 and the pixel unit 1 via output circuits 41 and 42, and further includes a multiplexer 5 connected to the output circuits 41 and 42.
図９に示すように、１フレームごとに垂直走査回路２に垂直同期信号が入力され、行ごとに水平走査回路３１、３２にそれぞれ水平同期信号が入力される。かかる垂直同期信号の入力及び水平同期信号の入力に応じて、行順に、該行上の各画素における信号電荷が出力回路４１、４２に読みだされる。 As shown in FIG. 9, a vertical synchronization signal is input to the vertical scanning circuit 2 for each frame, and a horizontal synchronization signal is input to the horizontal scanning circuits 31 and 32 for each row. In response to the input of the vertical synchronization signal and the input of the horizontal synchronization signal, the signal charges in each pixel on the row are read out to the output circuits 41 and 42 in the row order.
しかしこの装置では、奇数行の奇数列位置の画素Ｒに発生した信号電荷、偶数行の偶数列位置の画素Ｂに発生した信号電荷が共に出力回路４１に読みだされる。
また、奇数行の偶数列位置の画素Ｇｒに発生した信号電荷及び偶数行の奇数列位置の画素Ｇｂに発生した信号電荷は共に出力回路４２に読みだされる。
However, in this apparatus, both the signal charge generated in the pixel R at the odd-numbered column position of the odd-numbered row and the signal charge generated at the pixel B at the even-numbered column position of the even-numbered row are read out to the output circuit 41.
Further, both the signal charge generated in the pixel Gr in the even-numbered column position of the odd-numbered row and the signal charge generated in the pixel Gb in the odd-numbered column position of the even-numbered row are read out by the output circuit 42.
図９及び図１０に示すように、出力回路４１は、水平走査回路３１へのスタートパルス信号入力に呼応して、奇数行については、読みだした画素Ｒの信号電荷に基づく画素信号列（画像信号１（１od）：Ｒ１、Ｒ２、Ｒ３・・・）を出力し、偶数行については、読みだした画素Ｂの信号電荷に基づく画素信号列〔画像信号１（１ev）：Ｂ１、Ｂ２、Ｂ２・・・〕を出力する。 As shown in FIG. 9 and FIG. 10, the output circuit 41 responds to the start pulse signal input to the horizontal scanning circuit 31, and for the odd rows, the pixel signal string (image) based on the read signal charges of the pixels R. Signal 1 (1 od): R1, R2, R3..., And for even rows, a pixel signal sequence [image signal 1 (1ev): B1, B2, B2 based on the read signal charges of the pixel B ...] is output.
出力回路４２は、水平走査回路３２へのスタートパルス信号入力に呼応して、奇数行については、読みだした画素Ｇｒの信号電荷に基づく画素信号列（画像信号２（２od）：Ｇｒ１、Ｇｒ２、Ｇｒ３・・・）を出力し、偶数行については、読みだした画素Ｇｂの信号電荷に基づく画素信号列〔画像信号２（２ev）：Ｇｂ１、Ｇｂ２、Ｇｂ２・・・〕を出力する。かくして、緑色用の画素Ｇｒ、Ｇｂの信号電荷に基づく画素信号は、いずれも出力回路４２から出力される。 In response to the start pulse signal input to the horizontal scanning circuit 32, the output circuit 42 outputs a pixel signal sequence (image signal 2 (2od): Gr1, Gr2,. Gr3..., And a pixel signal sequence [image signal 2 (2ev): Gb1, Gb2, Gb2...) Based on the read signal charge of the pixel Gb is output for even rows. Thus, the pixel signals based on the signal charges of the green pixels Gr and Gb are both output from the output circuit 42.
このように出力回路４１、４２から出力された、画素信号列（画像信号）は、マルチプレクサ５に入力され、マルチプレクサ５は、入力されてくる画素信号列のうち、奇数行については、奇数列位置の画素Ｒの信号電荷に基づく画素信号列（Ｒ１、Ｒ２、Ｒ３・・・）と偶数列位置の画素Ｇｒの信号電荷に基づく画素信号列（Ｇｒ１、Ｇｒ２、Ｇｒ３・・・）を、図１０の上段に示すように列順に、さらに言えば奇数行上の列位置順に（Ｒ１、Ｇｒ1 、Ｒ２、Ｇｒ２、Ｒ３、Ｇｒ３、・・・）と並べ変えて出力する。 The pixel signal sequence (image signal) output from the output circuits 41 and 42 in this way is input to the multiplexer 5, and the multiplexer 5 has an odd column position for an odd row among the input pixel signal columns. FIG. 10 shows a pixel signal sequence (R1, R2, R3...) Based on the signal charge of the pixel R and a pixel signal sequence (Gr1, Gr2, Gr3...) Based on the signal charge of the pixel Gr at the even column position. As shown in the upper row, the data are rearranged in the order of columns, more specifically, in the order of column positions on odd rows (R1, Gr1, R2, Gr2, R3, Gr3,...) And output.
また、マルチプレクサ５は、入力されてくる画素信号列のうち、偶数行については、奇数列位置の画素Ｇｂの信号電荷に基づく画素信号列（Ｇｂ１、Ｇｂ２、Ｇｂ３・・・）と偶数列位置の画素Ｂの信号電荷に基づく画素信号列（Ｂ１、Ｂ２、Ｂ３・・・）を、図１０の下段に示すように列順に、さらに言えば偶数行上の列位置順に（Ｂ１、Ｇｂ1 、Ｂ２、Ｇｂ２、Ｇ３、Ｇｂ３、・・・）と並べ変えて出力する。 In addition, the multiplexer 5 outputs pixel signal columns (Gb1, Gb2, Gb3...) Based on the signal charges of the pixels Gb at the odd-numbered column positions and the even-numbered column positions for the even-numbered rows of the input pixel signal columns. The pixel signal columns (B1, B2, B3...) Based on the signal charges of the pixels B are arranged in the column order as shown in the lower part of FIG. 10, more specifically in the order of the column positions on the even rows (B1, Gb1, B2,. Gb2, G3, Gb3,...
しかし、このようにしてマルチプレクサ５から出力された画像信号は、奇数行については、ベイヤー配列に従っているが、偶数行についてはベイヤー配列に従っていない。このままでは、既存の回路を用いて色補間処理等の処理等を行えない。 However, the image signal output from the multiplexer 5 in this way follows the Bayer arrangement for odd rows but does not follow the Bayer arrangement for even rows. In this state, processing such as color interpolation processing cannot be performed using an existing circuit.
この点、例えば特開２０００−１２８１９号公報は、マルチプレクサから出力される画像信号を、デジタル処理回路でベイヤー配列に従うように並べ変え、その後に、色補間処理等を行うことを開示している。 In this regard, for example, Japanese Patent Laid-Open No. 2000-12819 discloses that image signals output from a multiplexer are rearranged in a digital processing circuit so as to follow a Bayer array, and thereafter color interpolation processing or the like is performed.
しかしながら、特開２０００−１２８１９号公報に開示されているようなデジタル処理回路の採用は、それだけ固体撮像装置のコスト高を招くという問題がある。 However, the adoption of a digital processing circuit as disclosed in Japanese Patent Application Laid-Open No. 2000-12819 has a problem that the cost of the solid-state imaging device is increased accordingly.
そこで本発明は、色フィルタをベイヤー配列したＸＹアドレス型のカラー固体撮像装置であり、ベイヤー画素配列中の各行について、該行のＧ画素信号電荷を読出し、スタート信号入力回路からのスタート信号入力に応じて、読みだした画素信号電荷に基づくＧ画素信号列を出力する出力回路と、前記画素配列中の各行について、該行のＧ画素信号電荷以外の他色画素信号電荷を読出し、スタート信号入力回路からのスタート信号入力に応じて、読みだした画素信号電荷に基づく他色画素信号列を出力する出力回路と、該各出力回路から入力されてくるＧ画素信号及び他色画素信号を列順に並べ変えて出力するマルチプレクサとを有するカラー固体撮像装置であって、マクチプレクサから出力される画素信号列を、簡単安価にベイヤー配列に従って並べ変えることができるカラー固体撮像装置を提供することを課題とする。 Therefore, the present invention is an XY address type color solid-state imaging device in which color filters are arranged in a Bayer array. For each row in the Bayer pixel array, the G pixel signal charge of the row is read out, and a start signal input from the start signal input circuit is performed. In response, an output circuit that outputs a G pixel signal string based on the read pixel signal charges, and for each row in the pixel array, reads out other color pixel signal charges other than the G pixel signal charges in the row, and inputs a start signal An output circuit that outputs another color pixel signal sequence based on the read pixel signal charge in response to a start signal input from the circuit, and a G pixel signal and other color pixel signal input from each output circuit in column order. A color solid-state imaging device having a multiplexer for rearranging and outputting a pixel signal sequence output from a multiplexer, which is simply and inexpensively arranged in a Bayer array The rearranging I and to provide a color solid-state imaging device capable.
前記課題を解決するため本発明は、色フィルタをベイヤー配列したＸＹアドレス型のカラー固体撮像装置であり、ベイヤー画素配列中の各行について、該行のＧ画素信号電荷を読出し、スタート信号入力回路からのスタート信号入力に応じて、読みだした画素信号電荷に基づくＧ画素信号列を出力する出力回路と、前記画素配列中の各行について、該行のＧ画素信号電荷以外の他色画素信号電荷を読出し、スタート信号入力回路からのスタート信号入力に応じて、読みだした画素信号電荷に基づく他色画素信号列を出力する出力回路と、該各出力回路から入力されてくるＧ画素信号及び他色画素信号を列順に並べ変えて出力するマルチプレクサとを有するカラー固体撮像装置であって、
前記スタート信号入力回路は、前記マルチプレクサから出力される画素信号列が、前記ベイヤー画素配列に従うように、前記出力回路のそれぞれへのスタート信号入力タイミングを行ごとに切り替えることを特徴とするカラー固体撮像装置を提供する。
。
In order to solve the above-described problems, the present invention is an XY address type color solid-state imaging device in which color filters are arranged in a Bayer array. An output circuit that outputs a G pixel signal string based on the read pixel signal charge in response to the start signal input, and, for each row in the pixel array, other color pixel signal charges other than the G pixel signal charge of the row. In response to a start signal input from the read / start signal input circuit, an output circuit that outputs a pixel signal sequence of other colors based on the read pixel signal charges, and a G pixel signal and other colors input from each output circuit A color solid-state imaging device having a multiplexer for rearranging and outputting pixel signals in a column order,
The start signal input circuit switches a start signal input timing to each of the output circuits for each row so that a pixel signal sequence output from the multiplexer follows the Bayer pixel arrangement, Providing equipment.
.
ここで「Ｇ画素」とは、Ｇ（緑）の色フィルタを設けた画素であり、「他色画素」とは、通常は、行によって、Ｒ（赤）の色フィルタを設けた画素又はＢ（青）の色フィルタを設けた画素である。 Here, the “G pixel” is a pixel provided with a G (green) color filter, and the “other color pixel” is usually a pixel provided with an R (red) color filter or B depending on the row. This is a pixel provided with a (blue) color filter.
本発明に係るカラー固体撮像装置によると、Ｇ画素信号電荷に基づくＧ画素信号が同じ出力回路から出力されるので、それだけＧ画素信号のバラツキが抑制され、良好に撮像できる。 According to the color solid-state imaging device of the present invention, the G pixel signal based on the G pixel signal charge is output from the same output circuit.
また、本発明に係るカラー固体撮像装置によると、図８から図１０を参照して説明した固体撮像装置と同様に、Ｇ画素信号電荷に基づくＧ画素信号が同じ出力回路から出力され、Ｇ画素信号電荷以外の他色画素信号電荷に基づく他色画素信号がもう一つの同じ出力回路から出力されるが、スタート信号入力回路は、マルチプレクサから出力される画素信号列が、ベイヤー画素配列に従うように、出力回路のそれぞれへのスタート信号入力タイミングを行ごとに切り替えるので、マルチプレクサから出力される画素信号列はベイヤー配列に従ったものとなり、そのまま、後段の既存の回路による色補間処理等に供することができる。 Further, according to the color solid-state imaging device according to the present invention, the G pixel signal based on the G pixel signal charge is output from the same output circuit, as in the solid-state imaging device described with reference to FIGS. Other color pixel signals based on other color pixel signal charges other than signal charges are output from another same output circuit, but the start signal input circuit ensures that the pixel signal sequence output from the multiplexer follows the Bayer pixel arrangement. Since the start signal input timing to each of the output circuits is switched for each row, the pixel signal sequence output from the multiplexer follows the Bayer arrangement, and is used as it is for color interpolation processing by an existing circuit in the subsequent stage. Can do.
このように、本発明に係る固体撮像装置においては、従来のように、マルチプレクサから出力される画素信号列を高価なデジタル処理回路を用いてベイヤー配列に従うように並べ変える必要がなく、出力回路それぞれへのスタート信号入力タイミングを行ごとに切り替えるスタート信号入力回路を用いて、簡単、安価に、マルチプレクサから出力される画素信号列をベイヤー配列に従うように並べ変えることができる。 As described above, in the solid-state imaging device according to the present invention, it is not necessary to rearrange the pixel signal sequence output from the multiplexer according to the Bayer array by using an expensive digital processing circuit, as in the related art. By using a start signal input circuit that switches the start signal input timing to each row, the pixel signal sequence output from the multiplexer can be rearranged so as to conform to the Bayer array.
かかるスタート信号入力回路としては、例えば、スタート信号として、パルス立ち上がりタイミングが異なる複数のスタートパルス信号が入力されるスタートパルス選択部を含み、該スタートパルス選択部は、該複数のスタートパルス信号のうちから、行ごとにスタートパルス信号を切り替えて、前記出力回路のそれぞれへスタートパルス信号を入力するものを挙げることができる。 Such a start signal input circuit includes, for example, a start pulse selection unit to which a plurality of start pulse signals having different pulse rising timings are input as a start signal, and the start pulse selection unit includes, among the plurality of start pulse signals, From the above, it is possible to switch the start pulse signal for each row and input the start pulse signal to each of the output circuits.
以上説明したように本発明によると、色フィルタをベイヤー配列したＸＹアドレス型のカラー固体撮像装置であり、ベイヤー画素配列中の各行について、該行のＧ画素信号電荷を読出し、スタート信号入力回路からのスタート信号入力に応じて、読みだした画素信号電荷に基づくＧ画素信号列を出力する出力回路と、前記画素配列中の各行について、該行のＧ画素信号電荷以外の他色画素信号電荷を読出し、スタート信号入力回路からのスタート信号入力に応じて、読みだした画素信号電荷に基づく他色画素信号列を出力する出力回路と、該各出力回路から入力されてくるＧ画素信号列及び他色画素信号列を列順に並べ変えて出力するマルチプレクサとを有するカラー固体撮像装置であって、マクチプレクサから出力される画素信号列を、簡単安価にベイヤー配列に従って並べ変えることができるカラー固体撮像装置を提供することができる。 As described above, according to the present invention, there is provided an XY address type color solid-state imaging device in which color filters are arranged in a Bayer array. For each row in the Bayer pixel array, the G pixel signal charge in the row is read out from the start signal input circuit. An output circuit that outputs a G pixel signal string based on the read pixel signal charge in response to the start signal input, and, for each row in the pixel array, other color pixel signal charges other than the G pixel signal charge of the row. In response to a start signal input from the read / start signal input circuit, an output circuit that outputs a pixel signal sequence of other colors based on the read pixel signal charges, a G pixel signal sequence input from each output circuit, and the like A color solid-state imaging device having a multiplexer that rearranges the color pixel signal sequences in the order of the columns and outputs them, and the pixel signal sequence output from the multiplexer is simplified. It is possible to provide a color solid-state imaging device capable rearranged according inexpensively Bayer array.
以下、本発明の実施形態について説明する。
図１は本発明に係るカラー固体撮像装置の１例の概略構成を示している。
この固体撮像装置は、図８に示す画素部１と同じ構成の画素部を備えており、図４の装置と同様に、画素部１に接続された垂直走査回路２及び画素部１に出力回路４１、４２を介して接続された水平走査回路３１、３２を有し、さらに、出力回路４１、４２に接続されたマルチプレクサ５を含んでいる。
しかし、図１の装置は、水平走査回路３１、３２のそれぞれへ、スタート信号を入力する回路として、水平スタートパルス入力回路６を備えている。
Hereinafter, embodiments of the present invention will be described.
FIG. 1 shows a schematic configuration of an example of a color solid-state imaging device according to the present invention.
This solid-state imaging device includes a pixel unit having the same configuration as the pixel unit 1 shown in FIG. 8, and, similar to the device of FIG. 4, a vertical scanning circuit 2 connected to the pixel unit 1 and an output circuit to the pixel unit 1. It includes horizontal scanning circuits 31 and 32 connected via 41 and 42, and further includes a multiplexer 5 connected to output circuits 41 and 42.
However, the apparatus of FIG. 1 includes a horizontal start pulse input circuit 6 as a circuit for inputting a start signal to each of the horizontal scanning circuits 31 and 32.
水平スタートパルス入力回路６は、図２に示すように、スイッチＳＷとＪＫフリップフロップ回路ＪＫＦＦからなるスタートパルス選択部ＳＳを含んでいる。スイッチＳＷへは、スタート信号として、パルス立ち上がりタイミングが異なる２種類のスタートパルス信号（HS1in 、HS2in)が入力される。一方、ＪＫフリップフロップ回路ＪＫＦＦのＣＬ端子に水平同期信号が入力され、Ｊ端子、Ｋ端子には電源電圧（ＶＤＤ）が入力されるようになっている。 As shown in FIG. 2, the horizontal start pulse input circuit 6 includes a start pulse selection unit SS including a switch SW and a JK flip-flop circuit JKFF. Two types of start pulse signals (HS1in, HS2in) having different pulse rise timings are input to the switch SW. On the other hand, a horizontal synchronization signal is input to the CL terminal of the JK flip-flop circuit JKFF, and a power supply voltage (VDD) is input to the J terminal and the K terminal.
ＪＫフリップフロップ回路ＪＫＦＦのＣＬ端子に水平同期信号が入力されるごとに、該回路ＪＫＦＦのＱ出力によりスイッチＳＷが切り替えられ、それにより、画素部１における行ごとに、水平走査回路３１、３２へ入力されるスタートパルス信号が切り替えられる。図２には、奇数行について水平走査回路３１にパルス信号ＨＳ１ｉｎが、水平走査回路３２にパルス信号ＨＳ２ｉｎが入力される例が示されているが（図３も参照）、偶数行では、水平走査回路３１にパルス信号ＨＳ２ｉｎが、水平走査回路３２にパルス信号ＨＳ１ｉｎが入力される（図３参照）。 Each time a horizontal synchronization signal is input to the CL terminal of the JK flip-flop circuit JKFF, the switch SW is switched by the Q output of the circuit JKFF, so that each row in the pixel unit 1 is sent to the horizontal scanning circuits 31 and 32. The input start pulse signal is switched. FIG. 2 shows an example in which the pulse signal HS1in is input to the horizontal scanning circuit 31 and the pulse signal HS2in is input to the horizontal scanning circuit 32 for odd rows (see also FIG. 3). The pulse signal HS2in is input to the circuit 31, and the pulse signal HS1in is input to the horizontal scanning circuit 32 (see FIG. 3).
図１に示す固体撮像装置においても、図８〜図１０を参照して説明した固体撮像装置と同様に、１フレームごとに垂直走査回路２に垂直同期信号が入力され、行ごとに水平走査回路３１、３２にそれぞれ水平同期信号が入力される。かかる垂直同期信号の入力及び水平同期信号の入力に応じて、行順に、該行上の各画素における信号電荷が出力回路４１、４２に読みだされる。 In the solid-state imaging device shown in FIG. 1 as well, as in the solid-state imaging device described with reference to FIGS. 8 to 10, the vertical synchronization signal is input to the vertical scanning circuit 2 for each frame, and the horizontal scanning circuit for each row. A horizontal synchronizing signal is input to 31 and 32, respectively. In response to the input of the vertical synchronization signal and the input of the horizontal synchronization signal, the signal charges in each pixel on the row are read out to the output circuits 41 and 42 in the row order.
そして、奇数行の奇数列位置の画素Ｒに発生した信号電荷、偶数行の偶数列位置の画素Ｂに発生した信号電荷が共に出力回路４１に読みだされる。
また、奇数行の偶数列位置の画素Ｇｒに発生した信号電荷及び偶数行の奇数列位置の画素Ｇｂに発生した信号電荷は共に出力回路４２に読みだされる。
Then, the signal charge generated in the pixel R at the odd-numbered column position of the odd-numbered row and the signal charge generated at the pixel B at the even-numbered column position of the even-numbered row are both read out to the output circuit 41.
Further, both the signal charge generated in the pixel Gr in the even-numbered column position of the odd-numbered row and the signal charge generated in the pixel Gb in the odd-numbered column position of the even-numbered row are read out by the output circuit 42.
図３に示すように、出力回路４１は、水平走査回路３１へのスタートパルス信号入力に呼応して、奇数行については、画素Ｒの信号電荷に基づく画素信号列（画像信号１（１od）：Ｒ１、Ｒ２、Ｒ３・・・）を出力し、偶数行については、画素Ｂの信号電荷に基づく画素信号列〔画像信号１（１ev）：Ｂ１、Ｂ２、Ｂ２・・・〕を出力する。 As shown in FIG. 3, in response to the start pulse signal input to the horizontal scanning circuit 31, the output circuit 41 outputs a pixel signal string (image signal 1 (1od): R1, R2, R3... Are output, and for even rows, a pixel signal sequence [image signal 1 (1ev): B1, B2, B2...) Based on the signal charge of the pixel B is output.
出力回路４２は、水平走査回路３２へのスタートパルス信号入力に呼応して、奇数行については、画素Ｇｒの信号電荷に基づく画素信号列（画像信号２（２od）：Ｇｒ１、Ｇｒ２、Ｇｒ３・・・）を出力し、偶数行については、画素Ｇｂの信号電荷に基づく画素信号列〔画像信号２（２ev）：Ｇｂ１、Ｇｂ２、Ｇｂ２・・・〕を出力する。 In response to the start pulse signal input to the horizontal scanning circuit 32, the output circuit 42 outputs a pixel signal sequence (image signal 2 (2od): Gr1, Gr2, Gr3,...) Based on the signal charge of the pixel Gr for odd rows. .) Is output, and a pixel signal sequence [image signal 2 (2ev): Gb1, Gb2, Gb2,...] Based on the signal charge of the pixel Gb is output for the even-numbered rows.
しかし、本発明に係るこの撮像装置では、スタートパルス入力回路６から水平走査回路３１、３２へ入力されるスタートパルス信号が、図３に示すように、行ごとに（図３の例では奇数行に対して偶数行について）切り替えられる。その結果、図８〜図１０を参照して説明した撮像装置の場合と異なり、偶数行について、画素信号列（Ｇｂ１、Ｇｂ２、Ｇｂ２・・・）が画素信号列（Ｂ１、Ｂ２、Ｂ２・・・）に先行して出力回路４２から出力される。 However, in this image pickup apparatus according to the present invention, the start pulse signal input from the start pulse input circuit 6 to the horizontal scanning circuits 31 and 32 is shown for each row as shown in FIG. For even rows). As a result, unlike the imaging device described with reference to FIGS. 8 to 10, the pixel signal columns (Gb1, Gb2, Gb2,...) Are converted into the pixel signal columns (B1, B2, B2,. Is output from the output circuit 42 prior to.
かくして、マルチプレクサ５から出力される画素信号列（画像信号）は、図３に示すように、奇数行についても、偶数行についても、ベイヤー配列に従ったものとなり、そのまま、後段の既存の回路による色補間処理等に供することができる。 Thus, as shown in FIG. 3, the pixel signal sequence (image signal) output from the multiplexer 5 follows the Bayer arrangement for both odd and even rows, and is left as it is by an existing circuit in the subsequent stage. It can be used for color interpolation processing or the like.
このように、図１の固体撮像装置においては、従来のように、マルチプレクサから出力される画素信号列を高価なデジタル処理回路を用いてベイヤー配列に従うように並べ変える必要がなく、出力回路それぞれへのスタート信号入力タイミングを行ごとに切り替えるスタート信号入力回路６を用いて、簡単、安価に、マルチプレクサ５から出力される画素信号列をベイヤー配列に従うように並べ変えることができる。 As described above, in the solid-state imaging device of FIG. 1, it is not necessary to rearrange the pixel signal sequence output from the multiplexer according to the Bayer arrangement using an expensive digital processing circuit, and to each output circuit. By using the start signal input circuit 6 that switches the start signal input timing for each row, the pixel signal sequence output from the multiplexer 5 can be rearranged so as to conform to the Bayer array.
図１に示す固体撮像装置における画素部１のベイヤー配列はベイヤー配列の基本形といえるものであるが、他のタイプの、例えば改良タイプのベイヤー配列についても、支障がないかぎり本発明を適用できる。また、ベイヤー配列の種類によっては、偶数行に対し奇数行についてスタート信号入力を切り替えてもよい。 Although the Bayer arrangement of the pixel unit 1 in the solid-state imaging device shown in FIG. 1 can be said to be a basic form of the Bayer arrangement, the present invention can be applied to other types, for example, an improved type Bayer arrangement as long as there is no problem. In addition, depending on the type of Bayer array, the start signal input may be switched for odd rows with respect to even rows.
本発明は、色フィルタをベイヤー配列したＸＹアドレス型のカラー固体撮像装置にして良好に撮像できるものを安価に提供することに利用できる。 INDUSTRIAL APPLICABILITY The present invention can be used to provide an XY address type color solid-state image pickup device in which color filters are arranged in a Bayer arrangement and can provide a good image at low cost.
１ 画素部
２ 垂直走査回路
３１、３２ 水平走査回路
４１、４２ 出力回路
５ マルチプレクサ
６ 水平スタートパルス入力回路
ＳＳ スタートパルス選択部
ＳＷ スイッチ
ＦＦ フリップフロップ回路
DESCRIPTION OF SYMBOLS 1 Pixel part 2 Vertical scanning circuit 31, 32 Horizontal scanning circuit 41, 42 Output circuit 5 Multiplexer 6 Horizontal start pulse input circuit SS Start pulse selection part SW Switch FF Flip-flop circuit
Claims (2)
前記スタート信号入力回路は、前記マルチプレクサから出力される画素信号列が、前記ベイヤー画素配列に従うように、前記出力回路のそれぞれへのスタート信号入力タイミングを行ごとに切り替えることを特徴とするカラー固体撮像装置。 This is an XY address type color solid-state image pickup device in which color filters are arranged in a Bayer array, and for each row in the Bayer pixel array, the G pixel signal charge in the row is read and read according to the start signal input from the start signal input circuit. An output circuit for outputting a G pixel signal sequence based on the pixel signal charge, and for each row in the pixel array, pixel signal charges other than the G pixel signal charge in the row are read out, and a start signal from a start signal input circuit According to the input, an output circuit that outputs other color pixel signal columns based on the read pixel signal charges, and the G pixel signals and other color pixel signals input from the respective output circuits are rearranged in the column order and output. A color solid-state imaging device having a multiplexer,
The start signal input circuit switches a start signal input timing to each of the output circuits for each row so that a pixel signal sequence output from the multiplexer follows the Bayer pixel arrangement, apparatus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004355173A JP2006166074A (en) | 2004-12-08 | 2004-12-08 | Color solid state imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004355173A JP2006166074A (en) | 2004-12-08 | 2004-12-08 | Color solid state imaging device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006166074A true JP2006166074A (en) | 2006-06-22 |
Family
ID=36667568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004355173A Withdrawn JP2006166074A (en) | 2004-12-08 | 2004-12-08 | Color solid state imaging device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006166074A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012039563A (en) * | 2010-08-11 | 2012-02-23 | Nikon Corp | Solid state image sensor and imaging apparatus |
-
2004
- 2004-12-08 JP JP2004355173A patent/JP2006166074A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012039563A (en) * | 2010-08-11 | 2012-02-23 | Nikon Corp | Solid state image sensor and imaging apparatus |
| US9007498B2 (en) | 2010-08-11 | 2015-04-14 | Nikon Corporation | Solid state imaging device and imaging apparatus having a plurality of addition read modes |
| US10171784B2 (en) | 2010-08-11 | 2019-01-01 | Nikon Corporation | Solid state imaging device and imaging apparatus having a plurality of addition read modes |
| US10681322B2 (en) | 2010-08-11 | 2020-06-09 | Nikon Corporation | Solid state imaging device and imaging apparatus having a plurality of addition read modes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4500862B2 (en) | Driving method of solid-state imaging device | |
| US9615033B2 (en) | Image sensor with transfer gate control signal lines | |
| EP1148712B1 (en) | Solid-state image pickup apparatus | |
| KR101200134B1 (en) | Drive method for solid-state imaging device, solid-state imaging device, and imaging apparatus | |
| JP6541324B2 (en) | Solid-state imaging device, method of driving the same, and imaging system | |
| JP5839998B2 (en) | Solid-state imaging device | |
| CN101312537B (en) | Drive method for solid-state imaging device, solid-state imaging device, and imaging apparatus | |
| JP2009246465A (en) | Image pickup apparatus, image pickup module and image pickup system | |
| JP4349310B2 (en) | Solid-state imaging device driving method, solid-state imaging device, and imaging apparatus | |
| JP2016131326A (en) | Solid-state image pickup device | |
| JP2006319407A (en) | Imaging device, image signal processing apparatus, and imaging apparatus | |
| JP5640509B2 (en) | Solid-state imaging device and camera system | |
| JP2008270995A (en) | Solid-state imaging apparatus | |
| JP2005191814A (en) | Solid-state imaging unit and pixel signal reading method | |
| JP2006074367A (en) | Solid-state imaging device | |
| JP4557540B2 (en) | Solid-state imaging device, driving method thereof, and camera | |
| JP2006166074A (en) | Color solid state imaging device | |
| JP4499387B2 (en) | Solid-state imaging device | |
| JP3586344B2 (en) | Display device | |
| JP2005312081A (en) | Imaging apparatus | |
| JP2004221771A (en) | Solid-state imaging unit, camera, and camera system | |
| JP2011024149A (en) | Solid-state imaging apparatus | |
| JP2006217378A (en) | Method and circuit for driving imaging apparatus and solid-state imaging device | |
| JP2000316164A (en) | Method and device for driving solid image pickup element | |
| JP2004236028A (en) | Solid-state image pickup apparatus, camera and camera system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071016 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20091106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091112 |