JP2006156437A - リードフレーム及び半導体装置 - Google Patents
リードフレーム及び半導体装置 Download PDFInfo
- Publication number
- JP2006156437A JP2006156437A JP2004340074A JP2004340074A JP2006156437A JP 2006156437 A JP2006156437 A JP 2006156437A JP 2004340074 A JP2004340074 A JP 2004340074A JP 2004340074 A JP2004340074 A JP 2004340074A JP 2006156437 A JP2006156437 A JP 2006156437A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- island
- lead frame
- paste
- mounting region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】 半導体チップの側面に沿ったAgペーストの這い上がりを小さくすることができるようにしたリードフレーム及び半導体装置を提供する。
【解決手段】
【請求項1】 Agペーストを介して半導体チップが実装される実装領域55を有するアイランド50と、アイランド50の表面に設けられた複数の溝部60とを備え、複数の溝部60はそれぞれ実装領域55の内側から外側に至ることを特徴とするものである。このような構成であれば、半導体チップの裏面をアイランド50側に押し付けたときに、この半導体チップ下からはみ出るAgペーストを溝部60によって実装領域55の外側へ案内し、半導体チップから遠ざけることが可能である。
【選択図】 図1
【解決手段】
【請求項1】 Agペーストを介して半導体チップが実装される実装領域55を有するアイランド50と、アイランド50の表面に設けられた複数の溝部60とを備え、複数の溝部60はそれぞれ実装領域55の内側から外側に至ることを特徴とするものである。このような構成であれば、半導体チップの裏面をアイランド50側に押し付けたときに、この半導体チップ下からはみ出るAgペーストを溝部60によって実装領域55の外側へ案内し、半導体チップから遠ざけることが可能である。
【選択図】 図1
Description
本発明は、リードフレーム及び半導体装置に関する。
従来から、半導体チップを下側から支持し、QFP等のICパッケージで樹脂封止されるリードフレームが知られている(例えば、特許文献1、2参照)。
図7は、従来例に係るリードフレーム90の構成例を示す断面図である。図7に示すように、このリードフレーム90は、アイランド91と、このアイランド91から所定の距離だけ離れた位置に配置される複数のリード端子92とを有する。アイランド91は半導体チップ93を下側から支持する支持板であり、リード端子92は樹脂封止後のICパッケージ内外で配線として機能するものである。
図7は、従来例に係るリードフレーム90の構成例を示す断面図である。図7に示すように、このリードフレーム90は、アイランド91と、このアイランド91から所定の距離だけ離れた位置に配置される複数のリード端子92とを有する。アイランド91は半導体チップ93を下側から支持する支持板であり、リード端子92は樹脂封止後のICパッケージ内外で配線として機能するものである。
図7において、アイランド91上に半導体チップ93を取り付ける工程では、まず始めに、アイランド91の半導体チップ93を実装する領域(以下、「チップ実装領域」という。)上にAgペースト94を所定量だけ滴下する。次に、半導体チップ93を吸着コレット99で吸着し、この半導体チップ93をアイランド91のチップ実装領域の上方まで移動させる。そして、この吸着コレット99を下方向に移動させて、半導体チップ93の裏面をAgペースト94が滴下されたアイランド91上に押し付ける。
このとき、半導体チップ93とアイランド91との間に気泡が残されてしまうと、半導体チップ93とアイランド91との接合強度が低下してしまう。そのため、図7の矢印で示すように、半導体チップ93の裏面をアイランド91側に押し付けながら、半導体チップ93を水平方向に移動(即ち、スクライブ)させてAgペースト94を押し広げ、その後、半導体チップ93をチップ実装領域上で止める。このような方法によって、半導体チップ93とアイランド91との間から気泡を取り除くようにしている。
その後、Agペースト94に熱を加えて硬化させ、半導体チップ93をチップ実装領域上に固定させる。
特開2004−63566号公報
特開平7−106350号公報
ところで、図7に示した従来技術では、半導体チップ93の裏面をアイランド91側に押し付けたり、さらに半導体チップ93をスクライブさせてAgペースト94を押し広げたりすると、半導体チップ93の側面に沿ってAgペースト94が這い上がってしまい、場合によっては、この這い上がったAgペースト94が吸着コレット99に付着してしまうという問題があった。このように吸着コレット99にAgペースト94が付着してしまうと、次回以降のダイボンディング時に、吸着コレット99から半導体チップ93の表面側の周縁部に、Agペースト94が付着してしまうおそれがあった。
そこで、この発明は、このような従来技術の有する未解決の課題に着目してなされたものであって、半導体チップの側面に沿ったAgペーストの這い上がりを小さくすることができるようにしたリードフレーム及び半導体装置の提供を目的とする。
〔発明1〕 上記目的を達成するために、発明1のリードフレームは、接着剤を介して半導体チップが実装される実装領域を有するアイランドと、前記アイランドの表面に設けられた複数の溝部とを備え、前記複数の溝部はそれぞれ前記実装領域の内側から外側に至ることを特徴とするものである。
ここで、接着剤とは例えばAgペーストである。Agペーストは、常温では粘性の小さい水状であり、熱を加えることで硬化する性質を有する。
ここで、接着剤とは例えばAgペーストである。Agペーストは、常温では粘性の小さい水状であり、熱を加えることで硬化する性質を有する。
発明1のリードフレームによれば、半導体チップの裏面をアイランド側に押し付けたときに、この半導体チップ下からはみ出る接着剤を溝部によって実装領域の外側へ案内し、半導体チップから遠ざけることが可能である。これにより、従来例と比べて、半導体チップの側面に沿ったAgペーストの這い上がりを小さくすることができる。
〔発明2〕 発明2のリードフレームは、発明1のリードフレームにおいて、前記複数の溝部は、平面視で格子状に配置されていることを特徴とするものである。ここで、半導体チップの平面視での形状は、通常、矩形である。
このような構成であれば、半導体チップ下からはみ出る接着剤を当該半導体チップから遠ざかる方向へ効率良く案内することができる。
このような構成であれば、半導体チップ下からはみ出る接着剤を当該半導体チップから遠ざかる方向へ効率良く案内することができる。
〔発明3〕 発明3のリードフレームは、発明1又は発明2のリードフレームにおいて、前記複数の溝部は、前記実装領域の周縁部だけに設けられていることを特徴とするものである。
このような構成であれば、実装領域の中心部には溝部がないので、実装領域中心部での接着剤の塗布量を必要最小限に留めることができる。
このような構成であれば、実装領域の中心部には溝部がないので、実装領域中心部での接着剤の塗布量を必要最小限に留めることができる。
〔発明4〕 発明4の半導体装置は、発明1から発明3の何れか一のリードフレームと、前記アイランドの前記実装領域上に前記接着剤を介して実装された前記半導体チップと、を備えたことを特徴とするものである。
このような構成であれば、発明1から発明3の何れか一のリードフレームが応用されるので、半導体チップの側面に沿ったAgペーストの這い上がりを小さくすることができる。従って、例えば、吸着コレット等を介した半導体チップ表面への接着剤の付着を防止することが可能である。
この発明は、QFP(quad flat package)に適用して極めて好適である。
このような構成であれば、発明1から発明3の何れか一のリードフレームが応用されるので、半導体チップの側面に沿ったAgペーストの這い上がりを小さくすることができる。従って、例えば、吸着コレット等を介した半導体チップ表面への接着剤の付着を防止することが可能である。
この発明は、QFP(quad flat package)に適用して極めて好適である。
以下、図面を参照しながら、本発明に係るリードフレーム及び半導体装置について説明する。
図1(A)及び(B)は、本発明の実施形態に係るリードフレーム100の構成例を示す平面図と、X−X´矢視断面図である。
このリードフレーム100は、半導体チップ(図示せず)を下側から支持し、QFP等のICパッケージで樹脂封止されるものであり、例えば銅合金材等で構成されている。図1(A)に示すように、このリードフレーム100は、アイランド50と、リード端子30等を有する。
図1(A)及び(B)は、本発明の実施形態に係るリードフレーム100の構成例を示す平面図と、X−X´矢視断面図である。
このリードフレーム100は、半導体チップ(図示せず)を下側から支持し、QFP等のICパッケージで樹脂封止されるものであり、例えば銅合金材等で構成されている。図1(A)に示すように、このリードフレーム100は、アイランド50と、リード端子30等を有する。
アイランド50は、半導体チップを支持するためのものであり、Agペースト等の熱硬化性の接着剤を介してその上面に半導体チップが実装される。このアイランド50の半導体チップが実装される領域を実装領域55という。このアイランド50の形状は、半導体チップに対応した形状(例えば、平面視で正方形)であり、その大きさは半導体チップよりもやや大きい程度である。
アイランド50の平面視での縦の長さは14[mm]程度、横の長さは14[mm]程度である。また、実装領域55の平面視での縦の長さは12[mm]程度、横の長さは12[mm]程度である。さらに、図1(B)において、アイランド50の厚さは例えば0.3〜0.6[mm]程度である。
図1(A)に示すリード端子30は樹脂封止後のICパッケージ内外で配線として機能するものである。リード端子30は、アイランド50から数[mm]程度離れた位置に配置されている。このリード端子30は、そのアイランド50に近い側がICパッケージで覆われ、アイランド50から遠い側がICパッケージから露出するようになっている。リード端子30のアイランド50に近い側の端部は、アイランド50等が樹脂封止される前に、例えば金線(図示せず)を介して半導体チップのパッド電極と一対一に接続される。また、リード端子30のアイランド50から遠い側の端部は、アイランド50等が樹脂封止された後で、図示しないプリント基板の配線パターンと半田等を介して接続される。図1(B)において、リード端子30の厚さは例えば0.3〜0.6[mm]程度である。
図1(A)に示すリード端子30は樹脂封止後のICパッケージ内外で配線として機能するものである。リード端子30は、アイランド50から数[mm]程度離れた位置に配置されている。このリード端子30は、そのアイランド50に近い側がICパッケージで覆われ、アイランド50から遠い側がICパッケージから露出するようになっている。リード端子30のアイランド50に近い側の端部は、アイランド50等が樹脂封止される前に、例えば金線(図示せず)を介して半導体チップのパッド電極と一対一に接続される。また、リード端子30のアイランド50から遠い側の端部は、アイランド50等が樹脂封止された後で、図示しないプリント基板の配線パターンと半田等を介して接続される。図1(B)において、リード端子30の厚さは例えば0.3〜0.6[mm]程度である。
ところで、図1(A)に示すように、このリードフレーム100では、アイランド50の表面に複数の溝部60が設けられている。これら複数の溝部60はそれぞれ、実装領域55の一方の外側からその内側に入り、その反対側の外側まで延びている。また、これら複数の溝部60は平面視で格子状に配置されている。
図1(A)において、この溝部60の平面視での幅は例えば0.2[mm]程度である。また、図1(B)に示すように、この溝部60の断面視での形状は例えば矩形であり、その深さは例えば0.1〜0.2[mm]程度である。
図1(A)において、この溝部60の平面視での幅は例えば0.2[mm]程度である。また、図1(B)に示すように、この溝部60の断面視での形状は例えば矩形であり、その深さは例えば0.1〜0.2[mm]程度である。
図2(A)及び(B)は、溝部60の形成方法の一例を示す工程図である。
図2(A)において、まず始めに、溝部形成前のリードフレーム100を、例えば銅合金を金型(図示せず)で打ち抜くことにより形成する。次に、アイランド50の溝部と面対称に対応する凸部110をその押圧面(即ち、リードフレーム100に押圧される面)に有する金型120を用意する。そして、この金型120をプレス機にセットする。
図2(A)において、まず始めに、溝部形成前のリードフレーム100を、例えば銅合金を金型(図示せず)で打ち抜くことにより形成する。次に、アイランド50の溝部と面対称に対応する凸部110をその押圧面(即ち、リードフレーム100に押圧される面)に有する金型120を用意する。そして、この金型120をプレス機にセットする。
次に、溝部形成前のリードフレーム100をプレス機の平らな台130上に置き、金型120の直下にアイランド50がくるようにリードフレーム100を台130上で位置合わせする。この台130は、銅合金よりも硬い材質からなるものである。そして、図2(B)に示すように、金型120の凸部110が形成された面をアイランド50の表面に押し当てる。これにより、アイランド50の表面に溝部が形成される。
このような構成であれば、半導体チップの裏面をアイランド50側に押し付けたり、さらに、半導体チップを水平方向に移動させて(即ち、スクライブさせて)Agペーストを押し広げたりしたときに、その実装領域55の周縁部付近で余った接着剤を溝部60によって実装領域55の内側から外側へ案内することができる。従って、従来例と比べて、半導体チップの側面に沿ったAgペーストの這い上がりを小さくすることができる。この点について、図3及び図4(A)〜(C)を参照しながら説明する。
図3において、140はリングシート、Wはウエーハ、150は吸着コレット、160は吸着コレットをX(水平方向のうちの縦)方向、Y(水平方向のうちの横)方向、Z(垂直)方向へ移動させるための移動機構である。まず始めに、ダイシング後のウエーハWから、1個の半導体チップを吸着コレット150で吸着する。そして、吸着コレット150をZ軸方向に移動させて、吸着した半導体チップをリングシートから剥す。次に、吸着コレット150をX方向及びY方向に移動させて、半導体チップをアイランド50の実装領域55上方まで移動させる。
また、この吸着コレット150の移動と前後して、または同時に並行して、図4(A)に示すように、アイランド50の実装領域55上にノズル170からAgペースト20を滴下する。
次に、図4(B)の矢印で示すように、吸着コレット150を垂直方向に下降させて、Agペースト20が滴下されたアイランド50の実装領域上に半導体チップ10の裏面を押し付ける。この吸着コレット150の下降動作によって、実装領域上のAgペースト20は半導体チップ10の裏面から押圧力を受け、水平方向に広がる。また、行き場を失った一部のAgペースト20は溝部60内に入り込み、この溝部60内を通って実装領域の外側へ押し出される。
次に、図4(B)の矢印で示すように、吸着コレット150を垂直方向に下降させて、Agペースト20が滴下されたアイランド50の実装領域上に半導体チップ10の裏面を押し付ける。この吸着コレット150の下降動作によって、実装領域上のAgペースト20は半導体チップ10の裏面から押圧力を受け、水平方向に広がる。また、行き場を失った一部のAgペースト20は溝部60内に入り込み、この溝部60内を通って実装領域の外側へ押し出される。
次に、図4(C)の矢印で示すように、この吸着コレット150をスクライブさせる。これにより、半導体チップ10とアイランド50との間から気泡を取り除く。このとき、実装領域の外側へ押し出されたAgペースト20は半導体チップ10の側面によって水平方向に押される。
しかしながら、従来例とは異なり、このリードフレーム100では、実装領域の内側から外側へ複数の溝部60が形成されており、これらの溝部60の平面視での配置は格子状となっている。従って、半導体チップ10下からはみ出るAgペースト20を当該半導体チップ10から遠ざかる方向へ効率良く案内することができ、半導体チップ10の側面に沿ったAgペースト20の這い上がりを小さくすることができる。
しかしながら、従来例とは異なり、このリードフレーム100では、実装領域の内側から外側へ複数の溝部60が形成されており、これらの溝部60の平面視での配置は格子状となっている。従って、半導体チップ10下からはみ出るAgペースト20を当該半導体チップ10から遠ざかる方向へ効率良く案内することができ、半導体チップ10の側面に沿ったAgペースト20の這い上がりを小さくすることができる。
この実施形態では、Agペースト20が本発明の「接着剤」に対応し、リードフレーム100が本発明の「リードフレーム」に対応している。
また、本発明の実施形態に係る半導体装置は、アイランド50を有するリードフレーム100と、このアイランド50の実装領域55上にAgペースト20を介して実装された半導体チップ10と、を備えたものである。このような構成であれば、上述したリードフレーム100が応用されるので、半導体チップ10の側面に沿ったAgペースト20の這い上がりを小さくすることができる。従って、例えば、吸着コレット150等を介した半導体チップ10表面へのAgペーストの付着を防止することが可能である。
また、本発明の実施形態に係る半導体装置は、アイランド50を有するリードフレーム100と、このアイランド50の実装領域55上にAgペースト20を介して実装された半導体チップ10と、を備えたものである。このような構成であれば、上述したリードフレーム100が応用されるので、半導体チップ10の側面に沿ったAgペースト20の這い上がりを小さくすることができる。従って、例えば、吸着コレット150等を介した半導体チップ10表面へのAgペーストの付着を防止することが可能である。
なお、この実施形態では、溝部60の断面視での形状が矩形の場合について説明したが、本発明の溝部60の断面視での形状は、これに限られることはない。例えば、溝部60の断面視での形状はU字状でも良い。この場合でも、溝部60の断面視での形状が矩形の場合と同様に、半導体チップ10の側面に沿ったAgペーストの這い上がりを小さくすることができる。
また、この実施形態では、実装領域55の全体に溝部60を格子状に形成する場合について説明した。しかしながら、図5に示すように、本発明の溝部60は、必ずしも実装領域55の中心部Cに設ける必要はなく、少なくとも実装領域55内側の周縁部Fから外側にかけて設けられていれば良い。図5の斜線で示す部分が例えば周縁部Fである。
このような構成でも、図1に示したリードフレーム100と同様に、半導体チップ10をスクライブさせたり、Agペーストを押し広げたりしたときに、その実装領域55の周縁部付近で余った接着剤は溝部60によって実装領域55の内側から外側へ案内される。従って、従来例と比べて、半導体チップ10の側面に沿ったAgペーストの這い上がりを小さくすることができる。
このような構成でも、図1に示したリードフレーム100と同様に、半導体チップ10をスクライブさせたり、Agペーストを押し広げたりしたときに、その実装領域55の周縁部付近で余った接着剤は溝部60によって実装領域55の内側から外側へ案内される。従って、従来例と比べて、半導体チップ10の側面に沿ったAgペーストの這い上がりを小さくすることができる。
また、実装領域55の中心部Cには溝部60が形成されていないので、図1に示したリードフレーム100と比べて、Agペーストの滴下量を多少シビアにコントロールしなければならないが、その一方で、実装領域55中心部CではAgペーストの溝部60内への入り込みがないので、ダイボンディング1回当たりのAgペーストの使用量を少なくすることができる。この図5では、リードフレーム100´が本発明の「リードフレーム」に対応している。
さらに、この実施形態では、溝部60の平面視での配置形状が格子状の場合について説明したが、溝部60の平面視での配置形状は格子状に限られることはない。溝部60の平面視での配置形状は、例えば、実装領域55の中心部Cを中心とする放射状でも良い。このような構成でも、従来例と比べて、半導体チップ10の側面に沿ったAgペーストの這い上がりを小さくすることができる。
また、図6に示すように、溝部60の平面視での配置形状が放射状の場合も、溝部60は実装領域55の内側の周縁部Fから外側にかけて設けられていれば良く、実装領域55の中心部Cには溝部60が無くても良い。図6の斜線で示す部分が例えば周縁部Fである。この図6では、リードフレーム100´´が本発明の「リードフレーム」に対応している。
10 半導体チップ、20 Agペースト、30 リード端子、50 アイランド、55 実装領域、60 溝部、100,100´,100´´ リードフレーム、凸部110、120 金型、130 台、140 リングシート、150 吸着コレット、160 移動機構、C 中心部、F 周縁部、W ウエーハ
Claims (4)
- 接着剤を介して半導体チップが実装される実装領域を有するアイランドと、
前記アイランドの表面に設けられた複数の溝部とを備え、
前記複数の溝部はそれぞれ前記実装領域の内側から外側に至ることを特徴とするリードフレーム。 - 前記複数の溝部は、平面視で格子状に配置されていることを特徴とする請求項1に記載のリードフレーム。
- 前記複数の溝部は、前記実装領域の周縁部だけに設けられていることを特徴とする請求項1又は請求項2に記載リードフレーム。
- 請求項1から請求項3の何れか一項に記載のリードフレームと、
前記アイランドの前記実装領域上に前記接着剤を介して実装された前記半導体チップと、を備えたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004340074A JP2006156437A (ja) | 2004-11-25 | 2004-11-25 | リードフレーム及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004340074A JP2006156437A (ja) | 2004-11-25 | 2004-11-25 | リードフレーム及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006156437A true JP2006156437A (ja) | 2006-06-15 |
Family
ID=36634369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004340074A Pending JP2006156437A (ja) | 2004-11-25 | 2004-11-25 | リードフレーム及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006156437A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007134394A (ja) * | 2005-11-08 | 2007-05-31 | Rohm Co Ltd | 半導体装置 |
JP2009016636A (ja) * | 2007-07-06 | 2009-01-22 | Nichia Corp | 半導体装置およびその形成方法 |
JP2010062365A (ja) * | 2008-09-04 | 2010-03-18 | Hitachi Ltd | 半導体装置およびその製造方法 |
US8674520B2 (en) | 2011-02-22 | 2014-03-18 | Fujitsu Limited | Semiconductor device, method for manufacturing the same, and power supply unit |
US8728867B2 (en) | 2011-02-22 | 2014-05-20 | Fujitsu Limited | Semiconductor device, manufacturing method of semiconductor device, and power source device |
JP2018067613A (ja) * | 2016-10-19 | 2018-04-26 | 三菱電機株式会社 | ダイパッド、半導体装置、および、半導体装置の製造方法 |
CN111415917A (zh) * | 2020-03-29 | 2020-07-14 | 珠海格力电器股份有限公司 | 一种支撑结构及半导体器件 |
JP2021077718A (ja) * | 2019-11-07 | 2021-05-20 | Shプレシジョン株式会社 | リードフレームおよびリードフレームの製造方法 |
-
2004
- 2004-11-25 JP JP2004340074A patent/JP2006156437A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007134394A (ja) * | 2005-11-08 | 2007-05-31 | Rohm Co Ltd | 半導体装置 |
JP2009016636A (ja) * | 2007-07-06 | 2009-01-22 | Nichia Corp | 半導体装置およびその形成方法 |
JP2010062365A (ja) * | 2008-09-04 | 2010-03-18 | Hitachi Ltd | 半導体装置およびその製造方法 |
US8674520B2 (en) | 2011-02-22 | 2014-03-18 | Fujitsu Limited | Semiconductor device, method for manufacturing the same, and power supply unit |
US8728867B2 (en) | 2011-02-22 | 2014-05-20 | Fujitsu Limited | Semiconductor device, manufacturing method of semiconductor device, and power source device |
US9082756B2 (en) | 2011-02-22 | 2015-07-14 | Fujitsu Limited | Semiconductor device and power source device |
JP2018067613A (ja) * | 2016-10-19 | 2018-04-26 | 三菱電機株式会社 | ダイパッド、半導体装置、および、半導体装置の製造方法 |
JP2021077718A (ja) * | 2019-11-07 | 2021-05-20 | Shプレシジョン株式会社 | リードフレームおよびリードフレームの製造方法 |
CN111415917A (zh) * | 2020-03-29 | 2020-07-14 | 珠海格力电器股份有限公司 | 一种支撑结构及半导体器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7790500B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
US8236612B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
US7439097B2 (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
EP1335428B1 (en) | Resin-moulded semiconductor device and method for manufacturing the same | |
US8232144B2 (en) | Non-pull back pad package with an additional solder standoff | |
KR100684625B1 (ko) | 반도체장치 및 그 제조방법 | |
US8341828B2 (en) | Thin foil semiconductor package | |
CN1512574A (zh) | 半导体器件及其制造方法 | |
US9966326B2 (en) | Lead frames with wettable flanks | |
KR20110015047A (ko) | 포일계 반도체 패키지 | |
JP6394634B2 (ja) | リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法 | |
JP2006156437A (ja) | リードフレーム及び半導体装置 | |
JP3535760B2 (ja) | 樹脂封止型半導体装置,その製造方法及びリードフレーム | |
JP2002026044A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JPH02284455A (ja) | 半導体装置のリード成型方法 | |
KR100782225B1 (ko) | 함몰부가 형성된 다이패드를 구비한 리드프레임 및반도체 패키지 | |
JP4418764B2 (ja) | 樹脂封止型半導体パッケージの製造方法 | |
JP2010010634A (ja) | リードフレーム及び半導体装置の製造方法 | |
JP2007335702A (ja) | 転写基板の製造方法 | |
JP2005209805A (ja) | 半導体装置およびその製造方法 | |
US20140239473A1 (en) | Wire bonding assembly and method | |
KR101198051B1 (ko) | 얇은 포일 반도체 패키지 | |
JP3795047B2 (ja) | 樹脂封止型半導体装置 | |
JP2001077129A (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2006216979A (ja) | 半導体装置の製造方法 |