JP2006154830A - Method and apparatus of driving plasma display panel - Google Patents
Method and apparatus of driving plasma display panel Download PDFInfo
- Publication number
- JP2006154830A JP2006154830A JP2005345180A JP2005345180A JP2006154830A JP 2006154830 A JP2006154830 A JP 2006154830A JP 2005345180 A JP2005345180 A JP 2005345180A JP 2005345180 A JP2005345180 A JP 2005345180A JP 2006154830 A JP2006154830 A JP 2006154830A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- scan electrode
- voltage
- pulse
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
- G09G3/2927—Details of initialising
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0238—Improving the black level
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
Description
本発明は、プラズマディスプレイパネルに関し、特に、プラズマディスプレイパネルの駆動方法に関する。 The present invention relates to a plasma display panel, and more particularly to a method for driving a plasma display panel.
最近、 平板ディスプレイ装置として、大型パネルの製作が容易なプラズマディスプレイパネル(Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ)が注目されている。プラズマディスプレイパネルは、通常、デジタルビデオデータによって画素それぞれのガス放電期間を調節することで画素を表示する。このようなプラズマディスプレイパネルとしては、図１のように、３つの電極を備え、交流電圧により駆動される交流型プラズマディスプレイパネルが代表的なものである。 Recently, as a flat panel display device, a plasma display panel that can easily produce a large panel has been attracting attention. A plasma display panel normally displays pixels by adjusting the gas discharge period of each pixel according to digital video data. As such a plasma display panel, as shown in FIG. 1, an AC type plasma display panel having three electrodes and driven by an AC voltage is representative.
図１は、一般の交流型プラズマディスプレイパネルを構成する一つの放電セルを拡大して示すものである。図１に示されている放電セル３０は、上部誘電体層１４及び保護膜１６を有する上部基板１０と、前記上部基板１０上に順次形成されたスキャン電極及びサステイン電極１２Ａ、１２Ｂと、下部誘電体層２２、隔壁２４ 及び蛍光体層２６を有する下部基板１８と、前記下部基板１８上に順次形成されたアドレス電極２０と、 を備える。
FIG. 1 is an enlarged view of one discharge cell constituting a general AC type plasma display panel. A
スキャン電極１２Ａとサステイン電極１２Ｂのそれぞれは、透明電極と、 その透明電極の高い抵抗を補償するための金属電極とから構成される。スキャン電極１２Ａは、アドレス放電のためのスキャン信号と、サステイン放電のためのサステイン信号とを供給する。サステイン電極１２Ｂは、主としてサステイン信号を供給する。アドレス電極２０は、スキャン電極１２Ａとサステイン電極１２Ｂと交差して形成される。このアドレス電極２０は、アドレス放電のためのデータ信号を供給する。
Each of the
上部誘電体層１４と下部誘電体層２２には、放電により生成された電荷が蓄積される。保護膜１６は、放電の際に、スパッタリングによる上部誘電体層１４の損傷を防止し、２次電子の放出效率を増加させる。このような誘電体層１４、２２と保護膜１６により、外部から印加される放電電圧が低くなる。
The upper
隔壁２４は、上下部基板１０、１８と共に放電空間を形成する。また、隔壁２４は、アドレス電極２０と並んで形成され、ガス放電により生成された紫外線の隣接セルへの漏れを防止する。
The barrier ribs 24 form a discharge space together with the upper and
蛍光体層２６は、下部誘電体層２２及び隔壁２４の表面に塗布され、赤色、緑色または青色の可視光を発生する。放電空間には、ガス放電のためのＨｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒなどの不活性ガス、これらを組み合わせた放電ガス、または放電により紫外線を発生させるエキシマ(Ｅｘｃｉｍｅｒ)ガスが充填される。
The
このような構造の放電セル３０は、アドレス電極２０とスキャン電極１２Ａによる対向放電で選択された後、スキャン電極１２Ａとサステイン電極１２Ｂとによる面放電で放電を維持する。これにより、放電セル３０では、サステイン放電の際に発生する紫外線により蛍光体２６が発光するによって可視光が放出される。
The
この場合、放電セル３０は、ビデオデータによってサステイン放電期間、即ち、サステイン放電の回数を調節することで映像表示に必要な階調(Ｇｒａｙ Ｓｃａｌｅ)を具現する。また、赤色、緑色、青色の蛍光体２６がそれぞれ塗布された３つの放電セルを組み合わせ、一画素のカラーを具現する。
In this case, the
図２は、従来のプラズマディスプレイパネルの駆動波形を示すものである。図２に示されているように、プラズマディスプレイパネルは、全画面を初期化させるための初期化期間、セルを選択するためのアドレス期間及び選択されたセルの放電を保持させるためのサステイン期間に分けられて駆動される。 FIG. 2 shows a driving waveform of a conventional plasma display panel. As shown in FIG. 2, the plasma display panel includes an initialization period for initializing the entire screen, an address period for selecting a cell, and a sustain period for holding a discharge of the selected cell. Driven separately.
初期化期間において、セットアップ(ｓｅｔ−ｕｐ)期間(ＳＵ)には、全スキャン電極ライン(Ｙ)に立上りランプパルス(Ｒａｍｐ−ｕｐ)が同時に印加される。この立上りランプパルスにより全画面のセル内には、暗放電が起こる。このセットアップ放電により、アドレス電極ライン(Ｘ)とサステイン電極ライン(Ｚ)上には、正極性の壁電荷が蓄積され、スキャン電極ライン(Ｙ)上には、負極性の壁電荷が蓄積されることとなる。 In the initialization period, the rising ramp pulse (Ramp-up) is simultaneously applied to all the scan electrode lines (Y) in the setup (set-up) period (SU). This rising ramp pulse causes a dark discharge in the cells of the entire screen. By this setup discharge, positive wall charges are accumulated on the address electrode line (X) and the sustain electrode line (Z), and negative wall charges are accumulated on the scan electrode line (Y). It will be.
セットダウン期間(ＳＤ)においては、立下りランプパルス(Ｒａｍｐ−ｄｏｗｎ)が印加される。立下りランプパルス(Ｒａｍｐ−ｄｏｗｎ)は、立上りランプパルスのピーク電圧よりも低い正極性電圧から下がり始め、基底電圧(ＧＮＤ)または負極性の特定電圧レベルまで下がることで、セル内に過度に形成された壁電荷の一部を消去する。立下りランプパルス(Ｒａｍｐ−ｄｏｗｎ)により、アドレス放電が安定して起こることができるほどの壁電荷がセル内に均一に残留することとなる。 In the set-down period (SD), a falling ramp pulse (Ramp-down) is applied. Falling ramp pulse (Ramp-down) starts to drop from a positive voltage lower than the peak voltage of the rising ramp pulse, and is excessively formed in the cell by dropping to the base voltage (GND) or a specific voltage level of negative polarity. A part of the wall charge is erased. Due to the falling ramp pulse (Ramp-down), wall charges that can stably cause address discharge remain in the cells.
アドレス期間においては、スキャンパルス(Ｓｃａｎ)がスキャン電極ライン(Ｙ)に順次印加されると共にスキャンパルス(Ｓｃａｎ)に同期され、アドレス電極ライン(Ｘ)にデータパルス(ｄａｔａ)が印加される。 In the address period, the scan pulse (Scan) is sequentially applied to the scan electrode line (Y) and is synchronized with the scan pulse (Scan), and the data pulse (data) is applied to the address electrode line (X).
スキャンパルス(Ｓｃａｎ)とデータパルス(ｄａｔａ)との電圧差と、初期化期間に生成された壁電圧とが加わり、データパルス(ｄａｔａ)が印加されるセル内には、アドレス放電が発生する。アドレス放電により選択されたセル内には、サステイン電圧の印加時に放電を起こすほどの壁電荷が形成される。 The voltage difference between the scan pulse (Scan) and the data pulse (data) and the wall voltage generated during the initialization period are added, and an address discharge is generated in the cell to which the data pulse (data) is applied. In the cell selected by the address discharge, wall charges are generated so as to cause a discharge when the sustain voltage is applied.
サステイン電極ライン(Ｚ)には、セットダウン期間(ＳＤ)とアドレス期間において、スキャン電極ライン(Ｙ)との電圧差を減らし、スキャン電極ライン(Ｙ)との誤放電が起こらないようバイアス電圧(Ｚｄｃ)が印加される。 In the sustain electrode line (Z), the bias voltage (in the set-down period (SD) and the address period is reduced so that a voltage difference from the scan electrode line (Y) is reduced and no erroneous discharge occurs with the scan electrode line (Y). Zdc) is applied.
サステイン期間においては、スキャン電極ライン(Ｙ)とサステイン電極ライン(Ｚ)に交互にサステインパルス(Ｓｕｓ)が印加される。アドレス放電により選択されたセルは、セル内の壁電圧とサステインパルスとが加わり、サステインパルスが印加されるごとに、スキャン電極ライン(Ｙ)とサステイン電極ライン(Ｚ)との間にサステイン放電、即ち、表示放電が起こることとなる。 In the sustain period, a sustain pulse (Sus) is alternately applied to the scan electrode line (Y) and the sustain electrode line (Z). The cell selected by the address discharge is subjected to a wall voltage and a sustain pulse in the cell, and a sustain discharge is generated between the scan electrode line (Y) and the sustain electrode line (Z) each time the sustain pulse is applied. That is, display discharge occurs.
前記サステイン放電の完了後、パルス幅と電圧レベルの小さいランプ波形(Ｒａｍｐ−ｅｒｓ)がサステイン電極ライン(Ｚ)に供給され、全画面のセル内に残留する壁電荷を消去させる。 After the sustain discharge is completed, a ramp waveform (Ramp-ers) having a small pulse width and voltage level is supplied to the sustain electrode line (Z) to erase wall charges remaining in the cells of the entire screen.
図３は、従来のスキャン電極駆動部の回路図である。従来のプラズマディスプレイパネルのスキャン電極駆動部は、初期化期間において、立上りランプパルス(Ｒａｍｐ−ｕｐ) 及び立下りランプパルス(Ｒａｍｐ−ｄｏｗｎ) を生成する。 FIG. 3 is a circuit diagram of a conventional scan electrode driving unit. The scan electrode driver of the conventional plasma display panel generates a rising ramp pulse (Ramp-up) and a falling ramp pulse (Ramp-down) during the initialization period.
まず、初期化期間において、セットアップスィッチ(Ｑ５)と第７のスィッチ(Ｑ７)とがターンオンされる。この時、サステインパルス供給部４０からサステイン電圧(Ｖｓ)が印加される。サステイン電圧(Ｖｓ)は、第６のスィッチ(Ｑ６)のボディーダイオード(ｂｏｄｙ ｄｉｏｄｅ)、第７のスィッチ(Ｑ７)及びスキャン(ＩＣ)４８を経て、スキャン電極ラインに供給される。
First, in the initialization period, the setup switch (Q5) and the seventh switch (Q7) are turned on. At this time, a sustain voltage (Vs) is applied from the sustain
この時、第２のキャパシタ(Ｃ２)の負極性端子にサステイン電圧(Ｖｓ)が印加されるため、第２のキャパシタ(Ｃ２)は、サステイン電圧とセットアップ電圧との和(Ｖｓ＋Ｖｓｅｔｕｐ)を第５のスィッチ(Ｑ５)に供給する。 At this time, since the sustain voltage (Vs) is applied to the negative polarity terminal of the second capacitor (C2), the second capacitor (C2) calculates the sum (Vs + Vsetup) of the sustain voltage and the setup voltage as the fifth value. Supply to switch (Q5).
第５のスィッチ(Ｑ５)は、自らの前段に設けられた第１の可変抵抗(ＶＲ１)と第３のキャパシタ(Ｃ３)により、第２のキャパシタ(Ｃ２)から供給される電圧を所定の傾きをもってノード点(ｎ１)に供給する。 The fifth switch (Q5) has a predetermined slope for the voltage supplied from the second capacitor (C2) by the first variable resistor (VR1) and the third capacitor (C3) provided in the front stage of the fifth switch (Q5). Is supplied to the node point (n1).
第１のノード点(ｎ１)に所定の傾きをもって印加される電圧は、第７のスィッチ(Ｑ７)及びスキャンＩＣ４８を経て、スキャン電極ラインに印加される。これによりスキャン電極ラインに、立上りランプパルス(Ｒａｍｐ−ｕｐ)が印加される。 The voltage applied to the first node point (n1) with a predetermined slope is applied to the scan electrode line via the seventh switch (Q7) and the scan IC. As a result, a rising ramp pulse (Ramp-up) is applied to the scan electrode line.
スキャン電極ラインに立上りランプパルス(Ｒａｍｐ−ｕｐ)が印加された後、第５のスィッチ(Ｑ５)は、ターンオフされる。第５のスィッチ(Ｑ５)がターンオフされると、サステインパルス供給部４０から供給されるＶｓの電圧のみが第１のノード点(ｎ１)に印加され、これによりスキャン／サステイン電極の電圧は、Ｖｓに急激に立ち下がる。
After the rising ramp pulse (Ramp-up) is applied to the scan electrode line, the fifth switch (Q5) is turned off. When the fifth switch (Q5) is turned off, only the voltage of Vs supplied from the sustain
以後、セットダウン期間(ＳＤ)において、第７のスィッチ(Ｑ７)がターンオフされると共に第１０のスィッチ(Ｑ１０)がターンオンされる。第１０のスィッチ(Ｑ１０)は、自らの前段に設けられた第２の可変抵抗(ＶＲ２)によりチャンネルの幅が調節されながら第２のノード(ｎ２)の電圧を、書き込みスキャン電圧(−Ｖｗ)に所定の傾きをもってたち下がらせる。この時、スキャン電極ラインに立下りランプパルス(Ｒａｍｐ−ｄｏｗｎ) が印加される。 Thereafter, in the set-down period (SD), the seventh switch (Q7) is turned off and the tenth switch (Q10) is turned on. The tenth switch (Q10) adjusts the voltage of the second node (n2) to the write scan voltage (-Vw) while the channel width is adjusted by the second variable resistor (VR2) provided in the preceding stage of the tenth switch (Q10). Is lowered with a predetermined inclination. At this time, a falling ramp pulse (Ramp-down) is applied to the scan electrode line.
ところが、このような従来の駆動波形では、各サーブフィールドのリセット区間で高電圧のリセットパルスが印加されるため、暗放電が発生する。リセット区間では光が放出されないことが理想であるが、リセットパルスによる暗放電により光が放出されてしまう。 However, in such a conventional driving waveform, since a high voltage reset pulse is applied in the reset period of each subfield, dark discharge occurs. Ideally, no light is emitted in the reset period, but light is emitted by dark discharge due to the reset pulse.
暗放電による光の発生は、プラズマディスプレイパネルのコントラスト比(ｃｏｎｔｒａｓｔ ｒａｔｉｏｎ)の向上を妨げる主な要因になり、低いコントラスト比は、プラズマディスプレイパネルの鮮明度を落としてしまう。 The generation of light due to dark discharge is a main factor that hinders the improvement of the contrast ratio of the plasma display panel, and the low contrast ratio reduces the definition of the plasma display panel.
本発明は、従来技術の問題点を解決するために案出したものであって、本発明の目的は、高いコントラスト比を支援するプラズマディスプレイパネルの駆動方法及び駆動装置を提供することにある。 The present invention has been devised to solve the problems of the prior art, and an object of the present invention is to provide a driving method and driving apparatus for a plasma display panel that supports a high contrast ratio.
前記目的を達成するために、本発明の実施の形態によるプラズマディスプレイパネルの駆動方法は、多数のスキャン電極ラインが、ｍ(ｍは、２以上の整数)個のグループに分けられて駆動されるプラズマディスプレイパネルの駆動方法であって、特定フレームにおいて、前記ｍ個のグループのうち一つ以上のグループに属する前記スキャン電極ラインに、第１の電圧を有するｐ(ｐは、１以上の自然数)個の第１のリセットパルスが印加されるステップと、前記特定フレームにおいて、前記一つ以上のグループを除いた残りのグループに属する前記スキャン電極ラインに、前記第１の電圧と異なる第２の電圧を有するｑ(ｑは、１以上の自然数)個の第２のリセットパルスが同時に印加されるステップとを含む。 In order to achieve the above object, according to the driving method of the plasma display panel according to the embodiment of the present invention, a number of scan electrode lines are driven by being divided into m (m is an integer of 2 or more) groups. A method of driving a plasma display panel, wherein a specific voltage includes p (p is a natural number of 1 or more) having a first voltage applied to the scan electrode line belonging to one or more of the m groups. A plurality of first reset pulses are applied, and a second voltage different from the first voltage is applied to the scan electrode lines belonging to the remaining groups excluding the one or more groups in the specific frame. And q (q is a natural number of 1 or more) second reset pulses are simultaneously applied.
前記ｐ個の第１のリセットパルスと、前記ｑ個の第２のリセットパルスとは、前記特定フレームを構成するサーブフィールドのリセット区間に印加される。 The p first reset pulses and the q second reset pulses are applied to a reset period of a serve field constituting the specific frame.
特定フレームにおいて、前記ｍ個のグループのうち一つ以上のグループに属するスキャン電極ラインに、第１のリセットパルスが印加され、残りのグループに属するスキャン電極には、第２のリセットパルスが印加され、前記第１のリセットパルスが印加された一つ以上のグループに属するスキャン電極ラインには、前記特定フレームにおいて、一つ以上のフレーム以後に、前記第１のリセットパルスが印加され、前記第２のリセットパルスが印加されたグループに属するスキャン電極ラインには、前記特定フレームの次のフレームに、前記第１のリセットパルスが印加される。 In a specific frame, a first reset pulse is applied to scan electrode lines belonging to one or more of the m groups, and a second reset pulse is applied to scan electrodes belonging to the remaining groups. The scan electrode lines belonging to one or more groups to which the first reset pulse is applied are applied with the first reset pulse after the one or more frames in the specific frame, and the second The first reset pulse is applied to the scan electrode line belonging to the group to which the reset pulse is applied in the frame subsequent to the specific frame.
前記第１の電圧は、前記第２の電圧よりも大きい。 The first voltage is greater than the second voltage.
本発明の実施の形態によるプラズマディスプレイパネルの駆動方法は、セットアップ放電を起こすための初期化信号を用いて放電セルを初期化するプラズマディスプレイパネルの駆動方法であって、一フレーム期間において、高電圧の前記初期化信号を少なくとも一つのスキャン電極に印加するステップと、前記フレーム期間において、前記高電圧の初期化信号が印加されたスキャン電極以外のスキャン電極に、低電圧の前記初期化信号を印加するステップとを含む。 A driving method of a plasma display panel according to an embodiment of the present invention is a driving method of a plasma display panel in which a discharge cell is initialized using an initialization signal for causing a setup discharge, and a high voltage is applied in one frame period. Applying the initialization signal to at least one scan electrode and applying the low voltage initialization signal to a scan electrode other than the scan electrode to which the high voltage initialization signal is applied in the frame period. Including the step of.
前記高電圧の初期化信号が印加されるスキャン電極を、フレーム期間単位でシフトする。 The scan electrode to which the high voltage initialization signal is applied is shifted in frame periods.
前記低電圧の初期化信号が印加されるスキャン電極を、フレーム期間単位でシフトする。 The scan electrode to which the low voltage initialization signal is applied is shifted in units of frame periods.
前記高電圧の初期化信号は、所定個数のフレーム単位で同一のスキャン電極に印加される。 The high voltage initialization signal is applied to the same scan electrode in units of a predetermined number of frames.
本発明の一実施の形態によるプラズマディスプレイパネルの駆動装置は、多数のスキャン電極ラインが、ｍ(ｍは、２以上の整数)個のブロックに分けられて駆動されるプラズマディスプレイパネルの駆動装置であって、特定フレームにおいて、前記ｍ個のブロックのうち一つ以上のブロックに属する前記スキャン電極ラインに、第１の電圧を有するｐ(ｐは、１以上の自然数)個の第１のリセットパルスを生成して供給し、前記特定フレームにおいて、前記一つ以上のブロックを除いた残りのブロックに属する前記スキャン電極ラインに、前記第１の電圧と異なる第２の電圧を有するｑ(ｑは、一つ以上の自然数)個の第２のリセットパルスを生成して供給するリセット駆動回路を備える。 A plasma display panel driving apparatus according to an embodiment of the present invention is a plasma display panel driving apparatus in which a large number of scan electrode lines are driven by being divided into m (m is an integer of 2 or more) blocks. In a specific frame, p (p is a natural number of 1 or more) first reset pulses having a first voltage applied to the scan electrode lines belonging to one or more of the m blocks. In the specific frame, the scan electrode line belonging to the remaining blocks excluding the one or more blocks has a second voltage different from the first voltage q (q is A reset driving circuit is provided that generates and supplies one or more natural number) second reset pulses.
本発明によるプラズマディスプレイパネルの駆動方法及び駆動装置は、駆動回路を変動することなく強放電のリセットパルスと弱放電のリセットパルスを交互に印加することによって、プラズマディスプレイパネルの高いコントラスト比を支援することができる。 The driving method and driving apparatus of a plasma display panel according to the present invention supports a high contrast ratio of a plasma display panel by alternately applying a strong discharge reset pulse and a weak discharge reset pulse without changing the driving circuit. be able to.
前記目的の外、本発明の他の目的及び特徴は、添付図面を参照した実施の形態による説明により明白になるだろう。 In addition to the above objects, other objects and features of the present invention will become apparent from the description of the embodiments with reference to the accompanying drawings.
以下、本発明の実施の形態を添付図面を参照しながら詳しく説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
図４は、本発明のプラズマディスプレイパネルの駆動方法による波形図である。図４に示されているように、スキャン電極ラインをｍ個のグループに分け、Ｎ個のフレーム(1ｓｔ ｆｒａｍｅ乃至Ｎｔｈ ｆｒａｍｅ)のうち何れか一つのフレームにおいて、各グループに属するスキャン電極ラインに、強放電のリセットパルスが印加され、残りのフレームに弱放電のリセットパルスが印加され、各グループに属するスキャン電極ラインに強放電のリセットパルスが印加されるフレームは、互い異なることを特徴とする。 FIG. 4 is a waveform diagram according to the driving method of the plasma display panel of the present invention. As shown in FIG. 4, the scan electrode lines are divided into m groups, and in any one of the N frames (1st frame to Nth frame), the scan electrode lines belonging to each group The frames in which the strong discharge reset pulse is applied, the weak discharge reset pulse is applied to the remaining frames, and the strong discharge reset pulse is applied to the scan electrode lines belonging to each group are different from each other.
この時、 強放電のリセットパルスが印加されるフレームの順番は、グループの順番と同様であることが望ましい。即ち、一番目のグループに属するスキャン電極ラインには、強放電パルスが一番目のフレーム(1ｓｔ ｆｒａｍｅ)に印加され、二番目のグループに属するスキャン電極ラインには、強放電パルスが二番目のフレーム(２ｎｄ ｆｒａｍｅ)に印加され、Ｎ番目のグループに属するスキャン電極ラインには、強放電パルスがＮ番目のフレーム(Ｎｔｈ ｆｒａｍｅ)に印加されることが望ましい。 At this time, it is desirable that the order of frames to which the strong discharge reset pulse is applied is the same as the order of the groups. That is, a strong discharge pulse is applied to the first frame (1st frame) for the scan electrode lines belonging to the first group, and a strong discharge pulse is applied to the second frame for the scan electrode lines belonging to the second group. It is preferable that a strong discharge pulse is applied to the Nth frame (Nth frame) to the scan electrode lines that are applied at (2nd frame) and belong to the Nth group.
このように、強放電のリセットパルスがフレームごとにスキャン電極ラインに印加されずに、Ｎ個のフレームのうち一つのフレームのみに印加されるため、従来の駆動方法に比べてコントラスト比が極端に増加する。 In this way, the strong discharge reset pulse is not applied to the scan electrode line for each frame, but is applied to only one of the N frames, so that the contrast ratio is extremely high compared to the conventional driving method. To increase.
図５は、スキャン電極ラインを３つのグループに分け、本発明によるプラズマディスプレイパネルの駆動方法を適用した時の波形図である。図５に示されているように、スキャン電極ラインを３つのグループ(ｍ＝３)に分けると、Ｙ１−Ｙ４−Ｙ７−……−Ｙｎ−２が第１のグループになり、Ｙ２−Ｙ５−Ｙ８−……−Ｙｎ−1が第２のグループになり、Ｙ３−Ｙ６−Ｙ９−……−Ｙｎが第３のグループになる。 FIG. 5 is a waveform diagram when the scan electrode lines are divided into three groups and the driving method of the plasma display panel according to the present invention is applied. As shown in FIG. 5, when the scan electrode lines are divided into three groups (m = 3), Y1-Y4-Y7 -...- Yn-2 become the first group, and Y2-Y5- Y8 -...- Yn-1 is the second group, and Y3-Y6-Y9 -...- Yn is the third group.
第１のグループに属するスキャン電極ライン(Ｙ1、Ｙ４、Ｙ７、……、Ｙｎ−２)には、３個のフレームのうち一番目のフレーム(1ｓｔ ｆｒａｍｅ)において、強放電のリセットパルスが印加され、 二番目のフレーム(２ｎｄ ｆｒａｍｅ)と三番目のフレーム(３ｒｄ ｆｒａｍｅ)においては、弱放電のリセットパルスが印加される。 A strong discharge reset pulse is applied to the scan electrode lines (Y1, Y4, Y7,..., Yn-2) belonging to the first group in the first frame (1st frame) of the three frames. In the second frame (2nd frame) and the third frame (3rd frame), a reset pulse of weak discharge is applied.
第２のグループに属するスキャン電極ライン(Ｙ２、Ｙ５、Ｙ８、……、Ｙｎ−1)には、３個のフレームのうち二番目のフレーム(２ｎｄ ｆｒａｍｅ)において、強放電のリセットパルスが印加され、一番目のフレーム(1ｓｔ ｆｒａｍｅ)と三番目のフレーム(３ｒｄ ｆｒａｍｅ)においては、弱放電のリセットパルスが印加される。 The strong discharge reset pulse is applied to the scan electrode lines (Y2, Y5, Y8,..., Yn−1) belonging to the second group in the second frame (2nd frame) of the three frames. In the first frame (1st frame) and the third frame (3rd frame), a weak discharge reset pulse is applied.
第３のグループに属するスキャン電極ライン(Ｙ３、Ｙ６、Ｙ９、……、Ｙｎ)には、３個のフレームのうち三番目のフレーム(３ｒｄ ｆｒａｍｅ)において、強放電のリセットパルスが印加され、一番目のフレーム(１ｓｔ ｆｒａｍｅ)と二番目のフレーム(２ｎｄ ｆｒａｍｅ)においては、弱放電のリセットパルスが印加される。 A strong discharge reset pulse is applied to the scan electrode lines (Y3, Y6, Y9,..., Yn) belonging to the third group in the third frame (3rd frame) of the three frames. A weak discharge reset pulse is applied in the first frame (1st frame) and the second frame (2nd frame).
この時、 第１のグループに属するスキャン電極ライン(Ｙ1、Ｙ４、Ｙ７、……、Ｙｎ−２)に、三番目のフレーム(1ｓｔ ｆｒａｍｅ)において、強放電のリセットパルスが印加され、第２のグループに属するスキャン電極ライン(Ｙ２、Ｙ５、Ｙ８、……、Ｙｎ−１)に、２番目のフレーム(２ｓｔ ｆｒａｍｅ)において、強放電のリセットパルスが印加され、第３のグループに属するスキャン電極ライン(Ｙ３、Ｙ６、Ｙ９、……、Ｙｎ)に、一番目のフレーム(１ｓｔ ｆｒａｍｅ)において、強放電のリセットパルスが印加されることも可能である。 At this time, a strong discharge reset pulse is applied to the scan electrode lines (Y1, Y4, Y7,..., Yn-2) belonging to the first group in the third frame (1st frame). In the second frame (2st frame), a strong discharge reset pulse is applied to the scan electrode lines (Y2, Y5, Y8,..., Yn-1) belonging to the group, and the scan electrode lines belonging to the third group A strong discharge reset pulse can be applied to (Y3, Y6, Y9,..., Yn) in the first frame (1st frame).
即ち、各グループに属するスキャン電極ラインに強放電のリセットパルスが印加されるフレームは、互い異なるだけで良く、強放電のリセットパルスが印加されるフレームの順番とグループの順番とが同様であることが望ましい。 That is, the frames to which the strong discharge reset pulse is applied to the scan electrode lines belonging to each group need only be different from each other, and the order of the frames to which the strong discharge reset pulse is applied and the order of the groups are the same. Is desirable.
このような駆動方法は、一つのフレームに対して、拡張して適用することが可能である。 Such a driving method can be extended and applied to one frame.
即ち、多数のスキャン電極ラインが、ｍ(ｍは、２以上の整数)個のグループに分けられて駆動され、特定フレームにおいて、ｍ個のグループのうち一つ以上のグループに属するスキャン電極ラインに、第１の電圧を有するｐ(ｐは、１以上の自然数)個の強放電のリセットパルスが印加され、前記特定フレームにおいて、強放電のリセットパルスが印加された一つ以上のグループを除いた残りのグループに属するスキャン電極ラインに、第１の電圧と異なる第２の電圧を有するｑ(ｑは、１以上の自然数)個の弱放電のリセットパルスが同時に印加される。 That is, a large number of scan electrode lines are driven by being divided into m (m is an integer of 2 or more) groups, and in a specific frame, scan electrode lines belonging to one or more groups out of m groups. , P (p is a natural number of 1 or more) strong discharge reset pulses having a first voltage are applied, and one or more groups to which a strong discharge reset pulse is applied are excluded in the specific frame. Q (q is a natural number of 1 or more) weak discharge reset pulses having a second voltage different from the first voltage are simultaneously applied to the scan electrode lines belonging to the remaining groups.
言い換えれば、１０個または１２個のサーブフィールドが存在する特定フレームにおいて、一つ以上のグループに、ｐ個のサーブフィールドそれぞれのリセット区間に、強放電のリセットパルスが印加される。また、同一の一フレーム期間において、一つ以上のグループに強放電のリセットパルスが印加されると、これと同時に、残りのグループに、ｑ個のサーブフィールドそれぞれのリセット区間に、弱放電のリセットパルスが印加される。 In other words, in a specific frame in which 10 or 12 subfields exist, a strong discharge reset pulse is applied to one or more groups in the reset period of each of the p subfields. In addition, when a strong discharge reset pulse is applied to one or more groups in the same frame period, at the same time, a weak discharge reset is performed in the reset period of each of the q subfields in the remaining groups. A pulse is applied.
本発明は一つのフレームだけではなく、フレームと次のフレームに対して、拡張して適用することも可能である。 The present invention can be applied not only to one frame but also to a frame and the next frame.
即ち、特定フレームにおいて、ｍ個のグループのうち一つ以上のグループに属するスキャン電極ラインに、強放電のリセットパルスが印加され、残りのグループに属するスキャン電極には、弱放電のリセットパルスが印加され、強放電のリセットパルスが印加された一つ以上のグループに属するスキャン電極ラインには、前記特定フレームにおいて、一つ以上のフレーム以後に、強放電のリセットパルスが印加され、弱放電のリセットパルスが印加されたグループに属するスキャン電極ラインには、前記特定フレームの次のフレームに、強放電のリセットパルスが印加される。 That is, in a specific frame, a strong discharge reset pulse is applied to scan electrode lines belonging to one or more of the m groups, and a weak discharge reset pulse is applied to scan electrodes belonging to the remaining groups. The scan electrode lines belonging to one or more groups to which the strong discharge reset pulse is applied are applied with the strong discharge reset pulse after one or more frames in the specific frame, thereby resetting the weak discharge. A strong discharge reset pulse is applied to the scan electrode line belonging to the group to which the pulse is applied in the next frame of the specific frame.
言い替えれば、特定フレームにおいて、一つ以上のグループに強放電のリセットパルスが印加されたら、次のフレームにおいては、強放電のリセットパルスが印加された一つ以上のグループに弱放電のリセットパルスが印加される。 In other words, if a strong discharge reset pulse is applied to one or more groups in a specific frame, a weak discharge reset pulse is applied to one or more groups to which a strong discharge reset pulse is applied in the next frame. Applied.
従って、前記特定フレームの次のフレームにおいて、強放電のリセットパルスが印加された一つ以上のグループを除いた残りのグループのうち何れか一つのグループに強放電のリセットパルスが印加され、残りのグループに弱放電のリセットパルスが印加される。この時、残りのグループには、特定フレームにおいて強放電のリセットパルスが印加された一つ以上のグループも含まれる。 Accordingly, in the next frame after the specific frame, the strong discharge reset pulse is applied to any one of the remaining groups except the one or more groups to which the strong discharge reset pulse is applied, and the remaining A weak discharge reset pulse is applied to the group. At this time, the remaining groups include one or more groups to which a strong discharge reset pulse is applied in a specific frame.
図６は、本発明の駆動方法による強放電のリセットパルスを示すものであり、図７は、本発明の駆動方法による弱放電のリセットパルスを示すものであり、図８は、従来の駆動方法によるリセットパルスを示すものである。 6 shows a reset pulse for strong discharge by the driving method of the present invention, FIG. 7 shows a reset pulse for weak discharge by the driving method of the present invention, and FIG. 8 shows a conventional driving method. This shows a reset pulse by.
図６に示されているように、本発明の駆動方法に使用される強放電のリセットパルスは、アドレス期間における既にスキャンされているか、またはスキャンされていないスキャン電極ラインに印加されるスキャンバイアス電圧(Ｖｓｃ)に急激に立ち上がり、第１の傾きでスキャンバイアス電圧(Ｖｓｃ)とサステイン電圧(Ｖｓ)との和まで立ち上がってから保持し、第２の傾きでスキャンバイアス電圧(Ｖｓｃ)、サステイン電圧(Ｖｓ)及びランプ電圧(Ｖｒａｍｐ)の和まで立ち上がる。 As shown in FIG. 6, the reset pulse of the strong discharge used in the driving method of the present invention is a scan bias voltage applied to scan electrode lines that are already scanned or not scanned in the address period. It rapidly rises to (Vsc), rises up to the sum of the scan bias voltage (Vsc) and the sustain voltage (Vs) at the first slope, and holds it. Then, at the second slope, the scan bias voltage (Vsc) and the sustain voltage ( It rises to the sum of Vs) and the ramp voltage (Vramp).
この時、スキャンバイアス電圧(Ｖｓｃ)は１００Ｖであり、サステイン電圧(Ｖｓ)は２００Ｖであり、ランプ電圧(Ｖｒａｍｐ)は１００Ｖであるため、本発明の駆動方法に使用される強放電のリセットパルスは４００Ｖまで立ち上がる。また、第１の傾きと第２の傾きとの大きさは同様である。 At this time, since the scan bias voltage (Vsc) is 100V, the sustain voltage (Vs) is 200V, and the ramp voltage (Vramp) is 100V, the reset pulse of the strong discharge used in the driving method of the present invention is Stand up to 400V. Moreover, the magnitude | size of the 1st inclination and the 2nd inclination is the same.
このような強放電パルス及び弱放電パルスは、新しい駆動回路ではなく、図３に示されている従来の駆動回路を用いて具現することが可能である。 Such a strong discharge pulse and a weak discharge pulse can be implemented using a conventional drive circuit shown in FIG. 3 instead of a new drive circuit.
まず、スィッチ(Ｑ８)とスィッチ(Ｑ１４)のターンオンにより、スキャンバイアス電圧(Ｖｓｃ)がパネル(Ｃ)に印加される。これにより、スキャン電極ラインの電位は、０Ｖからスキャンバイアス電圧(Ｖｓｃ)の１００Ｖまで急激に立ち上がる。 First, the scan bias voltage (Vsc) is applied to the panel (C) by turning on the switch (Q8) and the switch (Q14). As a result, the potential of the scan electrode line suddenly rises from 0V to the scan bias voltage (Vsc) of 100V.
次に、スィッチ(Ｑ３)とスィッチ(Ｑ５)がターンオンし、スキャン電極ラインにサステイン電圧(Ｖｓ)が印加される。この時、スィッチ(Ｑ５)は、アクティブ(ａｃｔｉｖｅ)で作動するため、スキャン電極ラインの電位は、第１の傾きをもって立ち上がる。従って、スキャン電極ラインの電位は、スキャンバイアス電圧(Ｖｓｃ)とサステイン電圧(Ｖｓ)との和である。この時、スキャンバイアス電圧(Ｖｓｃ)が１００Ｖであり、サステイン電圧(Ｖｓ)は２００Ｖであるため、スキャン電極ラインの電位は３００Ｖまで立ち上がる。 Next, the switch (Q3) and the switch (Q5) are turned on, and the sustain voltage (Vs) is applied to the scan electrode line. At this time, since the switch (Q5) is activated, the potential of the scan electrode line rises with a first inclination. Accordingly, the potential of the scan electrode line is the sum of the scan bias voltage (Vsc) and the sustain voltage (Vs). At this time, since the scan bias voltage (Vsc) is 100V and the sustain voltage (Vs) is 200V, the potential of the scan electrode line rises to 300V.
続いて、従来の立上りランプパルス(Ｒａｍｐ−ｕｐ)が形成されるためのセットアップ電圧(Ｖｓｅｔｕｐ)が、スィッチ(Ｑ５)を介してスキャン電極ラインに印加される。従って、スキャン電極ラインの電位は、スキャンバイアス電圧(Ｖｓｃ)とサステイン電圧(Ｖｓ)とランプ電圧(Ｖｒａｍｐ)との和である。即ち、スキャン電極ラインの電位は、３００Ｖから第２の傾きをもって４００Ｖまで立ち上がる。この時、第１の傾きと第２の傾きとの大きさは同様である。ランプ電圧(Ｖｒａｍｐ)は、セットアップ電圧(Ｖｓｅｔｕｐ)により形成される。 Subsequently, a setup voltage (Vsetup) for forming a conventional rising ramp pulse (Ramp-up) is applied to the scan electrode line via the switch (Q5). Accordingly, the potential of the scan electrode line is the sum of the scan bias voltage (Vsc), the sustain voltage (Vs), and the ramp voltage (Vramp). That is, the potential of the scan electrode line rises from 300V to 400V with a second slope. At this time, the magnitudes of the first inclination and the second inclination are the same. The ramp voltage (Vramp) is formed by the setup voltage (Vsetup).
図８に示されているように、セットアップ電圧(Ｖｓｅｔｕｐ)は２００Ｖである。従って、従来のリセットパルスは、セットアップ電圧(Ｖｓｅｔｕｐ)とサステイン電圧(Ｖｓ)との和の４００Ｖまで立ち上がる。 As shown in FIG. 8, the setup voltage (Vsetup) is 200V. Therefore, the conventional reset pulse rises to 400 V which is the sum of the setup voltage (Vsetup) and the sustain voltage (Vs).
本発明の強放電のリセットパルスを形成するために、セットアップ電圧(Ｖｓｅｔｕｐ)をそのまま利用すると、強放電のリセットパルスは５００Ｖ(=Ｖｓｃ＋Ｖｓ＋Ｖｓｅｔｕｐ)まで立ち上がる。強放電のリセットパルスが５００Ｖまで立ち上がると、パネル(Ｃ)に規格以上の電圧が加えられるため、放電の特性が悪くなる。 When the setup voltage (Vsetup) is used as it is to form the strong discharge reset pulse of the present invention, the strong discharge reset pulse rises to 500 V (= Vsc + Vs + Vsetup). When the reset pulse of strong discharge rises to 500V, a voltage exceeding the standard is applied to the panel (C), and the discharge characteristics deteriorate.
これにより、本発明の駆動方法による強放電のリセットパルスを形成するために、スキャン電極ラインの電位は、スキャンバイアス電圧(Ｖｓｃ)とサステイン電圧(Ｖｓ)との和から第２の傾きをもって立ち上がり、セットアップ電圧(Ｖｓｅｔｕｐ)の供給の遮断により、４００Ｖの地点で止まる。 Accordingly, in order to form a strong discharge reset pulse according to the driving method of the present invention, the potential of the scan electrode line rises from the sum of the scan bias voltage (Vsc) and the sustain voltage (Vs) with a second slope, It stops at the point of 400V by shutting off the supply of the setup voltage (Vsetup).
図７に示されている弱放電パルスの形成は、前述の強放電パルスの形成過程において、スキャンバイアス電圧(Ｖｓｃ)が印加されることなく、直ちにサステイン電圧(Ｖｓ)とランプ電圧(Ｖｒａｍｐ)とにより形成される。 In the formation of the weak discharge pulse shown in FIG. 7, the sustain voltage (Vs) and the ramp voltage (Vramp) are immediately generated without applying the scan bias voltage (Vsc) in the formation process of the strong discharge pulse. It is formed by.
即ち、スキャン電極ラインの電位が、第３の傾きでサステイン電圧(Ｖｓ)の和まで立ち上がり、さらに第４の傾きで前記サステイン電圧(Ｖｓ)及びランプ電圧(Ｖｒａｍｐ)の和まで立ち上がることにより、弱放電パルスが形成される。 That is, the potential of the scan electrode line rises to the sum of the sustain voltages (Vs) at the third slope, and further rises to the sum of the sustain voltages (Vs) and the ramp voltage (Vramp) at the fourth slope. A discharge pulse is formed.
この時、第３の傾きは、第１の傾きとその大きさが同様であり、第４の傾きは、第２の傾きとその大きさが同様である。第１の傾き乃至は第４の傾きが同様であることが最も望ましい。 At this time, the third inclination has the same magnitude as the first inclination, and the fourth inclination has the same magnitude as the second inclination. Most preferably, the first or fourth slope is the same.
本発明の実施の形態によるセレクティブリセット(以下、"ＳＲ"という)パルスは、図９に示されているように、リセット期間のセットアップ期間(ＳＵ)には、全スキャン電極(Ｙ)に、立上りランプ波形(Ｒａｍｐ−ｕｐ)が同時に供給される。これと共に、サステイン電極(Ｚ)とアドレス電極(Ｘ)には、０[Ｖ]が供給される。立上りランプ波形(Ｒａｍｐ−ｕｐ)により、全画面のセル内において、スキャン電極(Ｙ)とアドレス電極(Ｘ)との間及びスキャン電極(Ｙ)とサステイン電極(Ｚ)との間には、弱放電のセットアップ放電が起こる。このセットアップ放電により、アドレス電極(Ｘ)とサステイン電極(Ｚ)上には、正極性(＋)の壁電荷が蓄積され、スキャン電極(Ｙ)上には、負極性(−)の壁電荷が蓄積される。リセット期間のセットダウン期間(ＳＤ)には、ほぼサステイン電圧(Ｖｓ)から下がり始め基底電圧(ＧＮＤ)や０[Ｖ]まで電圧が下がる立下りランプ波形(Ｒａｍｐ−ｄｏｗｎ)が、スキャン電極(Ｙ)に同時に供給される。この立下りランプ波形(Ｒａｍｐ−ｄｏｗｎ)がスキャン電極(Ｙ)に供給される間、サステイン電極(Ｚ)には、正極性のサステイン電圧(Ｖｓ)が供給され、アドレス電極(Ｘ)には、０[Ｖ]が供給される。この立下りランプ波形(Ｒａｍｐ−ｄｏｗｎ)が供給される時、スキャン電極(Ｙ)とサステイン電極(Ｚ)との間及びスキャン電極(Ｙ)とアドレス電極(Ｘ)との間で、弱放電のセットダウン放電が起こる。この時、セットダウン放電によりセットアップ放電の際に形成された壁電荷のうち、アドレス放電に不要な過渡壁電荷が消去される。このようなリセット期間における壁電荷の変化を見ると、アドレス電極(Ｘ)上の壁電荷の変化はほとんどなく、セットアップ放電の際に形成されたスキャン電極(Ｙ)上の負極性(−)壁電荷が、セットダウン放電により一部減少する。一方、サステイン電極(Ｚ)上には、セットアップ放電の際に、正極性の壁電荷が形成されたが、セットダウン放電の際に、シスキャン電極(Ｙ)の負極性の壁電荷の減少分だけ、自らに負極性の壁電荷が蓄積されることとなる。 As shown in FIG. 9, the selective reset (hereinafter referred to as “SR”) pulse according to the embodiment of the present invention rises to all the scan electrodes (Y) during the setup period (SU) of the reset period. A ramp waveform (Ramp-up) is supplied simultaneously. At the same time, 0 [V] is supplied to the sustain electrode (Z) and the address electrode (X). Due to the rising ramp waveform (Ramp-up), there is weakness between the scan electrode (Y) and the address electrode (X) and between the scan electrode (Y) and the sustain electrode (Z) in the cells of the entire screen. Discharge setup discharge occurs. By this setup discharge, positive (+) wall charges are accumulated on the address electrode (X) and the sustain electrode (Z), and negative (−) wall charges are accumulated on the scan electrode (Y). Accumulated. In the set-down period (SD) of the reset period, the falling ramp waveform (Ramp-down) in which the voltage starts to drop from the sustain voltage (Vs) to the ground voltage (GND) or 0 [V] decreases to the scan electrode (Y ) At the same time. While the falling ramp waveform (Ramp-down) is supplied to the scan electrode (Y), the sustain electrode (Z) is supplied with the positive sustain voltage (Vs), and the address electrode (X) is supplied with 0 [V] is supplied. When this falling ramp waveform (Ramp-down) is supplied, weak discharge occurs between the scan electrode (Y) and the sustain electrode (Z) and between the scan electrode (Y) and the address electrode (X). Set-down discharge occurs. At this time, of the wall charges formed during the setup discharge by the set-down discharge, the transient wall charges unnecessary for the address discharge are erased. Looking at the change in the wall charge during the reset period, there is almost no change in the wall charge on the address electrode (X), and the negative (−) wall on the scan electrode (Y) formed during the setup discharge. The charge is partially reduced by the set-down discharge. On the other hand, a positive wall charge was formed on the sustain electrode (Z) during the setup discharge, but only a decrease in the negative wall charge of the scan electrode (Y) during the set-down discharge. As a result, negative wall charges are accumulated in itself.
アドレス期間においては、負極性スキャンパルス(ｓｃａｎ)が、スキャン電極(Ｙ)に順次供給されると共にスキャンパルス(ｓｃａｎ)に同期されることにより、アドレス電極(Ｘ)に正極性のデータパルス(ｄａｔａ)が供給される。スキャンパルス(ｓｃａｎ)とデータパルス(ｄａｔａ)との電圧差と、リセット期間に生成された壁電圧とが加わり、データパルス(ｄａｔａ)が供給されるオンセル内には、アドレス放電が発生する。アドレス放電により選択されたオンセル内には、サステイン電圧(Ｖｓ)の供給時放電を起こすほどの壁電荷が形成される。このアドレス期間において、サステイン電極(Ｚ)には、正極性直流電圧(Ｚｄｃ)が供給される。 In the address period, a negative scan pulse (scan) is sequentially supplied to the scan electrode (Y) and synchronized with the scan pulse (scan), so that a positive data pulse (data) is applied to the address electrode (X). ) Is supplied. The voltage difference between the scan pulse (scan) and the data pulse (data) and the wall voltage generated in the reset period are added, and an address discharge is generated in the on-cell to which the data pulse (data) is supplied. Wall charges are generated in the on-cells selected by the address discharge so as to cause a discharge when the sustain voltage (Vs) is supplied. In this address period, a positive direct current voltage (Zdc) is supplied to the sustain electrode (Z).
サステイン期間においては、スキャン電極(Ｙ)とサステイン電極(Ｚ)に、交互にサステインパルス(ｓｕｓ)が供給される。アドレス放電により選択されたオンセルは、セル内の壁電圧とサステインパルス(ｓｕｓ)とが加わり、サステインパルス(ｓｕｓ)が供給されるごとに、スキャン電極(Ｙ)とサステイン電極(Ｚ)との間でサステイン放電、即ち、表示放電が発生する。 In the sustain period, a sustain pulse (sus) is alternately supplied to the scan electrode (Y) and the sustain electrode (Z). The ON cell selected by the address discharge is added with the wall voltage in the cell and the sustain pulse (sus), and each time the sustain pulse (sus) is supplied, the ON cell is connected between the scan electrode (Y) and the sustain electrode (Z). Thus, a sustain discharge, that is, a display discharge is generated.
サステイン放電の完了後には、安定化期間が続く。安定化期間には、スキャン電極(Ｙ)に第１の安定化ランプ波形(Ｅｒｓ１)が供給され、サステイン電極(Ｚ)に第２の安定化ランプ波形(Ｅｒｓ２)が供給されることにより、全画面のセル内に残留する壁電荷が安定する。 After the sustain discharge is completed, the stabilization period continues. In the stabilization period, the first stabilization ramp waveform (Ers1) is supplied to the scan electrode (Y), and the second stabilization ramp waveform (Ers2) is supplied to the sustain electrode (Z). Wall charges remaining in the screen cells are stabilized.
このようなＳＲパルスと、上述した強放電のリセットパルス及び弱放電のリセットパルスを用いて、コントラスト比を向上させるためのプラズマ駆動方法に対して、図１０乃至図１８を参照しながら詳しく説明する。 A plasma driving method for improving the contrast ratio using the SR pulse and the above-described strong discharge reset pulse and weak discharge reset pulse will be described in detail with reference to FIGS. .
図１０は、本発明の第２の実施の形態による強放電のリセットパルス及び弱放電のリセットパルスを用いるプラズマディスプレイパネルの駆動方法による波形図である。 FIG. 10 is a waveform diagram according to a driving method of a plasma display panel using a strong discharge reset pulse and a weak discharge reset pulse according to the second embodiment of the present invention.
図１０を参照すれば、本発明の第２の実施の形態によるプラズマディスプレイパネルの駆動方法は、一フレーム内において、多数個のサーブフィールド、例えば、１０個乃至１２個に時分割され信号が供給されるスキャン電極ラインを、ｍ個のブロックに分ける。例えば、ｍが２の場合、奇数番目のスキャン電極ラインＹ１、Ｙ３、Ｙ５…を第１のロックに定義し、偶数番目のスキャン電極ラインＹ０、Ｙ２、Ｙ４…を第２のブロックに定義する場合、第１のサーブフィールド期間において、第１のブロックに強放電のリセットパルスを含む駆動波形が供給される間、第２のブロックには弱放電のリセットパルスを含む駆動波形が供給される。次に、第２のサーブフィールド期間において、第２のブロックに強放電のリセットパルスを含む駆動波形が供給される間、第１のブロックには弱放電のリセットパルスを含む駆動波形が印加される。同様の方法により、第１及び第２のブロックには、サーブフィールドごとに、交互に強放電のリセットパルス及び弱放電のリセットパルスを含む駆動波形が供給される。このような駆動波形が供給される本発明の第１の実施の形態による駆動方法は、従来のサーブフィールドごとに強放電のリセットパルスが供給される駆動方法に比べて、高明暗比（高コントラスト比）を達成することができる。 Referring to FIG. 10, in the driving method of the plasma display panel according to the second embodiment of the present invention, a signal is time-divided into a number of sub-fields, for example, 10 to 12, in one frame. The scan electrode line is divided into m blocks. For example, when m is 2, the odd-numbered scan electrode lines Y1, Y3, Y5... Are defined as the first lock, and the even-numbered scan electrode lines Y0, Y2, Y4. In the first subfield period, while the drive waveform including the strong discharge reset pulse is supplied to the first block, the drive waveform including the weak discharge reset pulse is supplied to the second block. Next, during the second sub-field period, while the drive waveform including the strong discharge reset pulse is supplied to the second block, the drive waveform including the weak discharge reset pulse is applied to the first block. . By the same method, a drive waveform including a strong discharge reset pulse and a weak discharge reset pulse is alternately supplied to the first and second blocks for each subfield. The driving method according to the first embodiment of the present invention, in which such a driving waveform is supplied, has a high contrast ratio (high contrast ratio) as compared with the driving method in which a strong discharge reset pulse is supplied for each subfield. Ratio) can be achieved.
図１１は、本発明の第３の実施の形態による強放電のリセットパルス及び弱放電のリセットパルスを用いるプラズマディスプレイパネルの駆動方法による波形図である。 FIG. 11 is a waveform diagram according to the driving method of the plasma display panel using the strong discharge reset pulse and the weak discharge reset pulse according to the third embodiment of the present invention.
図１１を参照すれば、本発明の第３の実施の形態によるプラズマディスプレイパネルの駆動方法は、一フレーム内において、多数個のサーブフィールド、例えば、１０個乃至１２個に時分割され信号が供給されるスキャン電極ラインをｍ個のブロックに分ける。例えば、ｍが３個の場合、スキャン電極ラインＹ３、Ｙ６…などの３番目を含む３の倍数のスキャン電極ラインを第１のブロックに定義し、スキャン電極ラインＹ１、Ｙ４、Ｙ７…を第２のブロックに定義し、Ｙ２、Ｙ５、Ｙ８…を第３のブロックに定義する場合、第１のサーブフィールド期間において、第１のブロックに、強放電のリセットパルスを含む駆動波形が供給される間、第２のブロック及び第３のブロックには、弱放電のリセットパルスを含む駆動波形が供給される。次に、第２のサーブフィールド期間において、第２のブロックに強放電のリセットパルスを含む駆動波形が供給される間、第１のブロック及び第３のブロックには、弱放電のリセットパルスを含む駆動波形が印加される。また、第３のサーブフィールド期間において、第３のブロックに、強放電のリセットパルスを含む駆動波形が印加される間、第１及び第２のブロックには、弱放電のリセットパルスを含む駆動波形が供給される。同様の方法により、第１乃至第３のブロックには、３個のサーブフィールドごとに１回の強放電のリセットパルス及び２回の弱放電のリセットパルスを含む駆動波形が供給される。このような駆動波形が供給される本発明の第３の実施の形態による駆動方法は、従来のサーブフィールドごとに強放電のリセットパルスが供給される駆動方法に比べて、一層改善した高明暗比（高コントラスト比）を達成することができる。ここで、同一のサーブフィールド期間において、第１及び第３のブロックに供給される強放電パルスを含む駆動波形は、非順次的に、例えば、第１のブロック−第３のブロック−第２のブロックの順に供給されることができる。また、本発明の実施の形態によるプラズマディスプレイパネルの駆動方法は、ブロックの個数に限られない。即ち、ブロックは４〜７個程度のブロックに分けられることができる。 Referring to FIG. 11, in the driving method of the plasma display panel according to the third embodiment of the present invention, a signal is time-divided into a plurality of subfields, for example, 10 to 12 in one frame. The scan electrode line to be processed is divided into m blocks. For example, when m is 3, scan electrode lines Y3, Y6,... And other multiples of 3 including the third are defined as the first block, and scan electrode lines Y1, Y4, Y7,. When Y2, Y5, Y8... Are defined in the third block, the drive waveform including the strong discharge reset pulse is supplied to the first block in the first serve field period. A driving waveform including a weak discharge reset pulse is supplied to the second block and the third block. Next, during the second sub-field period, the first block and the third block include a weak discharge reset pulse while a drive waveform including a strong discharge reset pulse is supplied to the second block. A drive waveform is applied. Further, during the third subfield period, while the drive waveform including the strong discharge reset pulse is applied to the third block, the first and second blocks include the drive waveform including the weak discharge reset pulse. Is supplied. In the same manner, the first to third blocks are supplied with driving waveforms including one strong discharge reset pulse and two weak discharge reset pulses every three subfields. The driving method according to the third embodiment of the present invention in which such a driving waveform is supplied is a further improved high contrast ratio compared to the conventional driving method in which a strong discharge reset pulse is supplied for each subfield. (High contrast ratio) can be achieved. Here, in the same subfield period, the drive waveforms including the strong discharge pulses supplied to the first and third blocks are non-sequentially, for example, the first block-third block-second They can be supplied in block order. Further, the driving method of the plasma display panel according to the embodiment of the present invention is not limited to the number of blocks. That is, the block can be divided into about 4 to 7 blocks.
図１２は、本発明の第４の実施の形態による強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)及びＳＲパルスを用いるプラズマディスプレイパネルの駆動方法による波形図である。 FIG. 12 is a waveform diagram illustrating a plasma display panel driving method using a strong discharge reset pulse (all reset) and an SR pulse according to a fourth embodiment of the present invention.
図１２を参照すれば、本発明の第４の実施の形態によるブロックは、ｍ＝２の場合、パネルの全体を、隣接した２個のスキャン電極ラインをブロック単位で分け、全体水平解像度／２個のブロックで構成する。具体的に、各スキャン電極ラインＹｎ、Ｙｎ＋１、Ｙｎ＋２、Ｙｎ＋３、Ｙｎ＋４、Ｙｎ＋５…から奇数番目のスキャン電極ラインＹｎ＋１、Ｙｎ＋３、Ｙｎ＋５…を第１のブロックにし、偶数番目のスキャン電極ラインＹｎ、Ｙｎ＋２、Ｙｎ＋４…を第２のブロックに定義する場合、１フレーム(ＴＶ−ｆｉｅｌｄ)において、全セルで初期化放電を発生させる強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)を含む駆動波形が第１のブロックに印加される間、第２のブロックには、直前のサーブフィールドでオンされたセルのみで放電を起こすＳＲ(Ｓｅｌｅｃｔｉｖｅ Ｒｅｓｅｔ)パルスを含む駆動波形が印加される。次の２フレーム(ＴＶ−ｆｉｅｌｄ)において、第１のブロックにＳＲパルス(Ｓｅｌｅｃｔｉｖｅ Ｒｅｓｅｔ)を含む駆動波形が印加される間、第２のブロックに強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)を含む駆動波形が印加される。このような方式により、第１のブロック及び第２のブロックに、フレーム(ＴＶ−ｆｉｅｌｄ)ごとに、交互に供給される。ここで、各フレーム(ＴＶ−ｆｉｅｌｄ)において、第１及び第２のブロックに印加される強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)を含む駆動波形は、一フレーム(ＴＶ−ｆｉｅｌｄ)に含まれた多数個のサーブフィールドのうち少なくとも一つ以上に含まれ、多数個のサーブフィールドに供給される方式は、本発明の第１及び第２の実施の形態で述べた駆動方法により供給されることができる。例えば、本発明の第４の実施の形態による一フレーム(ＴＶ−ｆｉｅｌｄ)内における多数のサーブフィールドに印加されるプラズマディスプレイパネルの駆動方法は、偶数番目のスキャンラインに、一フレーム(ＴＶ−ｆｉｅｌｄ)内における多数個のサーブフィールドのうち一番目のサーブフィールドに、強放電リセット波形(ａｌｌ ｒｅｓｅｔ)が印加され、残りのサーブフィールドには、弱放電リセット波形(Ｓｅｌｅｃｔｉｖｅ Ｒｅｓｅｔ)が印加される。また、奇数番目のスキャンラインには、全体的に弱放電リセット波形(Ｓｅｌｅｃｔｉｖｅ Ｒｅｓｅｔ)が印加される。次のフレーム(２ＴＶ−ｆｉｅｌｄ)においては、奇数番目のスキャンラインに印加される駆動波形のうちフレーム内における多数個のサーブフィールドのうち一番目のサーブフィールドを除いた残りのサーブフィールドのうち何れか一つに強放電リセット波形(ａｌｌ ｒｅｓｅｔ)が印加され、残りのサーブフィールドには、弱放電リセット波形(Ｓｅｌｅｃｔｉｖｅ Ｒｅｓｅｔ)が印加される。この時、偶数番目のスキャンラインには、全体的に弱放電リセット波形(Ｓｅｌｅｃｔｉｖｅ Ｒｅｓｅｔ)が印加される。このような方式により、フレーム(ＴＶ−ｆｉｅｌｄ)単位で強放電リセット波形(ａｌｌ ｒｅｓｅｔ)が印加される時点を偶数及び奇数のスキャンラインに、交互に印加されるだけではなく、フレーム(ＴＶ−ｆｉｅｌｄ)単位で各サーブフィールドに印加される強放電リセット波形(ａｌｌ ｒｅｓｅｔ)が多数個のサーブフィールドのうち一つずつまたはそれ以上ずつ非順次的に印加される。結果として、本発明の第３の実施の形態によるプラズマディスプレイパネルの駆動方法は、強放電リセット波形(ａｌｌ ｒｅｓｅｔ)の供給を減らすことで高明暗比（高コントラスト比）を達成することができ、多数個のサーブフィールドに印加される強放電リセット波形(ａｌｌ ｒｅｓｅｔ)の時点を非順次に調節することで、順次に印加される際に発生し得る波状ノイズなどの画質の不具合を防止することができることとなる。 Referring to FIG. 12, in the block according to the fourth embodiment of the present invention, when m = 2, the entire panel is divided into two adjacent scan electrode lines in units of blocks, and the total horizontal resolution / 2. Consists of blocks. Specifically, the odd-numbered scan electrode lines Yn + 1, Yn + 3, Yn + 5... From the scan electrode lines Yn, Yn + 1, Yn + 2, Yn + 3, Yn + 4, Yn + 5. When Yn + 4... Is defined in the second block, a drive waveform including a strong discharge reset pulse (all reset) that generates an initializing discharge in all cells is applied to the first block in one frame (TV-field). Meanwhile, a drive waveform including an SR (Selective Reset) pulse that causes discharge only in the cell turned on in the immediately preceding subfield is applied to the second block. In the next two frames (TV-field), while a drive waveform including an SR pulse (Selective Reset) is applied to the first block, a drive waveform including a strong discharge reset pulse (all reset) is applied to the second block. Is applied. By such a system, the first block and the second block are alternately supplied for each frame (TV-field). Here, in each frame (TV-field), a driving waveform including a reset pulse (all reset) applied to the first and second blocks is included in one frame (TV-field). A system that is included in at least one of the plurality of sub-fields and is supplied to the plurality of sub-fields can be supplied by the driving method described in the first and second embodiments of the present invention. . For example, according to the fourth embodiment of the present invention, the driving method of the plasma display panel applied to a number of subfields in one frame (TV-field) may include one frame (TV-field) in even-numbered scan lines. ), A strong discharge reset waveform (all reset) is applied to the first one of the multiple subfields, and a weak discharge reset waveform (Selective Reset) is applied to the remaining subfields. A weak discharge reset waveform (Selective Reset) is applied to the odd-numbered scan lines as a whole. In the next frame (2TV-field), any one of the remaining sub-fields excluding the first sub-field among the multiple sub-fields in the frame among the drive waveforms applied to the odd-numbered scan lines. One is a strong discharge reset waveform (all reset), and a weak discharge reset waveform (Selective Reset) is applied to the remaining subfields. At this time, a weak discharge reset waveform (Selective Reset) is applied to the even-numbered scan lines as a whole. In this manner, the time point when the strong discharge reset waveform (all reset) is applied in units of frames (TV-fields) is not only applied alternately to the even and odd scan lines, but also the frames (TV-fields). ) A strong discharge reset waveform (all reset) applied to each sub-field in units is applied non-sequentially by one or more out of a number of sub-fields. As a result, the driving method of the plasma display panel according to the third embodiment of the present invention can achieve a high contrast ratio by reducing the supply of a strong discharge reset waveform (all reset). By adjusting non-sequentially the time points of the strong discharge reset waveforms (all reset) applied to a large number of serve fields, image quality problems such as wavy noise that may occur when sequentially applied can be prevented. It will be possible.
本発明の第４の実施の形態によるプラズマディスプレイパネルの駆動波形においては、ＳＲ波形を印加することから、オンセルの壁電荷を初期化することができる一方、プラズマディスプレイパネルの周りの状況によってオフセルへの制御が困難になる点が発生する。これにより、本発明の第５の実施の形態では、高明暗比（高コントラスト比）を達成すると共に、オンセル及びオフセルのいずれも制御できる弱放電パルスを用いる駆動波形を提案する。 In the driving waveform of the plasma display panel according to the fourth embodiment of the present invention, since the SR waveform is applied, it is possible to initialize the wall charge of the on-cell, and to the off-cell depending on the situation around the plasma display panel. This makes it difficult to control. Thus, in the fifth embodiment of the present invention, a drive waveform using a weak discharge pulse that achieves a high contrast ratio (high contrast ratio) and can control both on-cell and off-cell is proposed.
図１３は、本発明の第５の実施の形態による強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)及び弱放電のリセットパルス(ｓｍａｌｌ ｒｅｓｅｔ)を用いるプラズマディスプレイパネルの駆動方法による波形図である。 FIG. 13 is a waveform diagram illustrating a plasma display panel driving method using a strong discharge reset pulse (all reset) and a weak discharge reset pulse (small reset) according to the fifth embodiment of the present invention.
図１３を参照すれば、本発明の第５の実施の形態によるブロックは、ｍ=２の場合、パネル全体を、隣接した２個のスキャン電極ラインのブロック単位で分け、全体水平解像度／２個のブロックで構成する。具体的に、各スキャン電極ラインＹｎ、Ｙｎ＋1、Ｙｎ＋２、Ｙｎ+３、Ｙｎ＋４、Ｙｎ＋５…から奇数番目のスキャン電極ラインＹｎ＋１、Ｙｎ＋３、Ｙｎ＋５…を第１のブロックにし、偶数番目のスキャン電極ラインＹｎ、Ｙｎ＋２、Ｙｎ＋４…を第２のブロックに定義する場合、１フレーム(ＴＶ−ｆｉｅｌｄ)において、全セルで初期化放電を発生させる強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)を含む駆動波形が第１のブロックに印加される間、第２のブロックには、上述した弱放電のリセットパルス(ｓｍａｌｌ ｒｅｓｅｔ)を含む駆動波形が印加される。次に、２フレーム(ＴＶ−ｆｉｅｌｄ)においては、第１のブロックに、ＳＲパルス(Ｓｅｌｅｃｔｉｖｅ Ｒｅｓｅｔ)を含む駆動波形が印加される間、第２のブロックに強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)を含む駆動波形が印加される。このような方式により、第１のブロック及び第２のブロックに、フレーム(ＴＶ−ｆｉｅｌｄ)ごとに、交互に供給される。ここで、各フレーム(ＴＶ−ｆｉｅｌｄ)において、第１及び第２のブロックに印加される強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)を含む駆動波形は、一フレーム(ＴＶ−ｆｉｅｌｄ)に含まれた多数個のサーブフィールドのうち少なくとも一つ以上に含まれ、多数個のサーブフィールドに供給される方式は、本発明の第２及び第３の実施の形態で述べた駆動方法により供給されることができる。このような方式により駆動される本発明の第４の実施の形態によるプラズマディスプレイパネルの駆動方法では、本発明の第２の実施の形態に比べて、強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)をより少なく印加することによって、一層改善した高明暗比（高コントラスト比）を達成することができる。 Referring to FIG. 13, in the block according to the fifth embodiment of the present invention, when m = 2, the entire panel is divided into blocks of two adjacent scan electrode lines, and the total horizontal resolution / 2. It is composed of blocks. Specifically, each scan electrode line Yn, Yn + 1, Yn + 2, Yn + 3, Yn + 4, Yn + 5... Is set to an odd-numbered scan electrode line Yn + 1, Yn + 3, Yn + 5. When Yn + 2, Yn + 4... Are defined in the second block, the driving waveform including a strong discharge reset pulse (all reset) that generates an initializing discharge in all cells in one frame (TV-field). In the second block, a driving waveform including the above-described weak discharge reset pulse (small reset) is applied to the second block. Next, in 2 frames (TV-field), while a drive waveform including an SR pulse (Selective Reset) is applied to the first block, a strong discharge reset pulse (all reset) is applied to the second block. A driving waveform including is applied. By such a system, the first block and the second block are alternately supplied for each frame (TV-field). Here, in each frame (TV-field), a driving waveform including a reset pulse (all reset) applied to the first and second blocks is included in one frame (TV-field). A system that is included in at least one of the plurality of sub-fields and is supplied to the plurality of sub-fields can be supplied by the driving methods described in the second and third embodiments of the present invention. . In the driving method of the plasma display panel according to the fourth embodiment of the present invention driven by such a method, the reset pulse (all reset) of the strong discharge is applied more than in the second embodiment of the present invention. By applying less, a further improved high contrast ratio (high contrast ratio) can be achieved.
図１４は、本発明の第６の実施の形態による強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)及びＳＲ(Ｓｅｌｅｃｔｉｖｅ Ｒｅｓｅｔ)パルスを用いるプラズマディスプレイパネルの駆動方法による波形図である。ここで、本発明の第６の実施の形態によるＳＲパルスは、前述した弱放電のリセットパルス(ｓｍａｌｌ ｒｅｓｅｔ)に交替されることができる。 FIG. 14 is a waveform diagram according to the driving method of the plasma display panel using the strong discharge reset pulse (all reset) and the SR (Selective Reset) pulse according to the sixth embodiment of the present invention. Here, the SR pulse according to the sixth embodiment of the present invention may be replaced with the weak discharge reset pulse described above.
本発明の第６の実施の形態によるプラズマディスプレイパネルは、Ｙｎ、Ｙｎ＋４、Ｙｎ＋８…番目のスキャン電極ラインを第１のブロックに、Ｙｎ＋1、Ｙｎ＋５、Ｙｎ＋９…番目スキャン電極ラインを第２のブロックに、Ｙｎ＋２、Ｙｎ＋６、Ｙｎ＋１０…番目のスキャン電極ラインを第３のブロックに、Ｙｎ＋３、Ｙｎ＋７、Ｙｎ＋１１…番目のスキャン電極ラインを第４のブロックに定義する。このように、第１乃至第４のブロックを有する本発明の第６の実施の形態によるプラズマディスプレイパネルの駆動方法は、１フレーム(ＴＶ−ｆｉｅｌｄ)期間において、第１のブロックに強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)を含む駆動波形が印加される間、残りの第２乃至第４のブロックには、強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)の代りに、ＳＲパルスを含む駆動波形が印加される。２フレーム(２ＴＶ−ｆｉｅｌｄ)期間においては、第２のブロックに、強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)を含む駆動波形が印加される間、第２ブロックを除いた第１のブロックと、第３及び第４のブロックには、強放電のリセットパルスの代りに、ＳＲ(Ｓｅｌｅｃｔｉｖｅ Ｒｅｓｅｔ)パルスを含む駆動波形が印加される。このような方法により、３フレーム(ＴＶ−ｆｉｅｌｄ)期間においては、第３のブロックに、強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)を含む駆動波形が印加され、４フレーム(４TＶ−ｆｉｅｄ)期間においては、第４のブロックに、強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)を含む駆動波形が印加される。以後、４個のフレーム(ＴＶ−ｆｉｅｌｄ)ごとに、第１のブロック乃至第４のブロックに、強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)を含む駆動波形が印加される。 In the plasma display panel according to the sixth embodiment of the present invention, the Yn, Yn + 4, Yn + 8... Scan electrode lines are in the first block, the Yn + 1, Yn + 5, Yn + 9. The Yn + 2, Yn + 6, Yn + 10... Scan electrode lines are defined as a third block, and the Yn + 3, Yn + 7, Yn + 11. As described above, the driving method of the plasma display panel having the first to fourth blocks according to the sixth embodiment of the present invention resets the strong discharge to the first block in one frame (TV-field) period. While the drive waveform including the pulse (all reset) is applied, the drive waveform including the SR pulse is applied to the remaining second to fourth blocks instead of the strong discharge reset pulse (all reset). . In a two-frame (2TV-field) period, while a drive waveform including a strong discharge reset pulse (all reset) is applied to the second block, the first block excluding the second block, In addition, a driving waveform including an SR (Selective Reset) pulse is applied to the fourth block instead of the strong discharge reset pulse. By such a method, a drive waveform including a strong discharge reset pulse (all reset) is applied to the third block in the 3 frame (TV-field) period, and in the 4 frame (4 TV-field) period. A driving waveform including a strong discharge reset pulse (all reset) is applied to the fourth block. Thereafter, a drive waveform including a strong discharge reset pulse (all reset) is applied to the first block to the fourth block every four frames (TV-field).
このような方法により印加される第６の実施の形態によるプラズマディスプレイパネルの強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)の印加方法は、図１５に示されているように、第１乃至第３のブロックに分けられるスキャン電極ラインにおいても、同様に適用することができる。具体的に、Ｙｎ乃至Ｙｎ＋２の水平ラインで形成された第１のブロック及び第３のブロックには、１フレーム(ＴＶ−ｆｉｅｌｄ)乃至３フレーム(ＴＶ−ｆｉｅｌｄ)において、強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)が順次印加され、このような強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)の印加方法は、以後３個のフレーム(ＴＶ−ｆｉｅｌｄ)ごとに、また、３個の水平ラインで形成された各ブロックごとに適用されることができる。 As shown in FIG. 15, the application method of the strong discharge reset pulse (all reset) of the plasma display panel according to the sixth embodiment applied by such a method is as follows. The same can be applied to scan electrode lines that are divided into two types. Specifically, the first block and the third block formed by horizontal lines Yn to Yn + 2 include a strong discharge reset pulse (all) in one frame (TV-field) to three frames (TV-field). reset) is applied in sequence, and the method of applying such a strong discharge reset pulse (all reset) is the following for each of three blocks (TV-field) and each block formed by three horizontal lines. Can be applied on a per-on basis.
本発明の第６の実施の形態によるプラズマディスプレイパネルの駆動方法では、ｍ個(ｍは、自然数)のブロック単位で、各フレーム(ＴＶ−ｆｉｅｌｄ)ごとに、強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)を含む駆動波形が順次印加される。このような駆動方法は、ｍ個のブロック単位で、繰り返して強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)を含む駆動波形が印加されるため、全体的にストライプ現象が発生することとなる。 In the plasma display panel driving method according to the sixth embodiment of the present invention, a strong discharge reset pulse (all reset) is performed for each frame (TV-field) in units of m blocks (m is a natural number). Are sequentially applied. In such a driving method, since a driving waveform including a strong discharge reset pulse (all reset) is repeatedly applied in units of m blocks, a stripe phenomenon occurs as a whole.
図１６は、本発明の第７の実施の形態による強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)及びＳＲ(Ｓｅｌｅｃｔｉｖｅ Ｒｅｓｅｔ)パルスを用いるプラズマディスプレイパネルの駆動方法による波形図である。ここで、本発明の第７の実施の形態によるＳＲパルスは、前述した弱放電のリセットパルスに交替されることができる。 FIG. 16 is a waveform diagram according to the driving method of the plasma display panel using the strong discharge reset pulse (all reset) and the SR (Selective Reset) pulse according to the seventh embodiment of the present invention. Here, the SR pulse according to the seventh embodiment of the present invention can be replaced with the above-described weak discharge reset pulse.
ここで、本発明の第７の実施の形態によるプラズマディスプレイパネルの駆動方法は、本発明の第６の実施の形態によるプラズマディスプレイパネルの駆動方法に比べて、強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)を含む駆動波形の印加時点が異なることを除いては、同様の構成を有しているため、駆動波形の印加時点のみに対して記載する。 Here, the driving method of the plasma display panel according to the seventh embodiment of the present invention is a strong discharge reset pulse compared to the driving method of the plasma display panel according to the sixth embodiment of the present invention. Since it has the same configuration except that the application time point of the drive waveform including is different, only the application time point of the drive waveform is described.
図１６を参照すれば、本発明の第７の実施の形態によるプラズマディスプレイパネルは、１フレーム(ＴＶ−ｆｉｅｌｄ)期間において、第1のブロックに強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)が含まれた駆動波形が供給され、第１のブロックを除いた第２乃至第４のブロックには、ＳＲ(Ｓｅｌｅｃｔｉｖｅ Ｒｅｓeｔ)パルスを含む駆動波形が印加される。次の２フレーム(ＴＶ−ｆｉｅｌｄ)期間においては、第３のブロックに強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)が含まれた駆動波形が供給され、第３のブロックを除いた第１のブロック、第２のブロック及び第４のブロックには、ＳＲ(Ｓｅｌｅｃｔｉｖｅ Ｒｅｓｅｔ)パルスを含む駆動波形が印加される。次の３フレーム(ＴＶ−ｆｉｅｌｄ)期間においては、第２のブロックに、強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)が含まれた駆動波形が供給され、第２のブロックを除いた第１のブロック、第３のブロック及び第４のブロックには、ＳＲ(Ｓｅｌｅｃｔｉｖｅ Ｒｅｓｅｔ)パルスを含む駆動波形が印加される。次の４フレーム(ＴＶ−ｆｉｅｌｄ)期間においては、第４のブロックに、強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)が含まれた駆動波形が供給され、第４のブロックを除いた第１乃至第３のブロックには、ＳＲ(Ｓｅｌｅｃｔｉｖｅ Ｒｅｓｅｔ)パルスを含む駆動波形が印加される。このような方式により、４個のフレーム(ＴＶ−ｆｉｅｌｄ)ごとに、第１のブロック及び第４のブロックには、非順次的に強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)を含む駆動波形が印加される。 Referring to FIG. 16, in the plasma display panel according to the seventh exemplary embodiment of the present invention, a strong discharge reset pulse is included in the first block in one frame (TV-field) period. A drive waveform is supplied, and a drive waveform including an SR (Selective Reset) pulse is applied to the second to fourth blocks excluding the first block. In the next two frame (TV-field) period, a driving waveform including a strong discharge reset pulse (all reset) is supplied to the third block, and the first block except the third block, A driving waveform including an SR (Selective Reset) pulse is applied to the second block and the fourth block. In the next three frame (TV-field) period, a drive waveform including a strong discharge reset pulse (all reset) is supplied to the second block, and the first block excluding the second block, A driving waveform including an SR (Selective Reset) pulse is applied to the third block and the fourth block. In the next four frame (TV-field) period, a drive waveform including a strong discharge reset pulse (all reset) is supplied to the fourth block, and the first to third blocks excluding the fourth block are supplied. A drive waveform including an SR (Selective Reset) pulse is applied to the blocks. In this manner, a drive waveform including a strong discharge reset pulse (all reset) is applied non-sequentially to the first block and the fourth block every four frames (TV-field). The
図１７は、本発明の第８の実施の形態による強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)及びＳＲ(Ｓｅｌｅｃｔｉｖｅ Ｒｅｓｅｔ)パルスを用いるプラズマディスプレイパネルの駆動方法による波形図である。ここで、本発明の第８の実施の形態によるＳＲパルスは、前述した弱放電のリセットパルスに交替されることができる。 FIG. 17 is a waveform diagram according to the driving method of the plasma display panel using the strong discharge reset pulse (all reset) and the SR (Selective Reset) pulse according to the eighth embodiment of the present invention. Here, the SR pulse according to the eighth embodiment of the present invention may be replaced with the weak discharge reset pulse described above.
ここで、本発明の第８の実施の形態によるプラズマディスプレイパネルの駆動方法は、本発明の第６の実施の形態によるプラズマディスプレイパネルの駆動方法に比べて、強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)を含む駆動波形の印加時点が異なることを除いては、同様の構成を有しているため、駆動波形の印加時点のみに対して記載する。 Here, the driving method of the plasma display panel according to the eighth embodiment of the present invention is a strong discharge reset pulse (all reset) as compared with the driving method of the plasma display panel according to the sixth embodiment of the present invention. Since it has the same configuration except that the application time point of the drive waveform including is different, only the application time point of the drive waveform is described.
本発明の第８の実施の形態よるプラズマディスプレイパネルは、第１のブロック乃至第４のブロックにおけるＹｎ乃至Ｙｎ＋３のスキャン電極ラインからなる第１の縦ブロックと、第１乃至第４のブロックにおけるＹｎ＋４乃至Ｙｎ＋７、スキャン電極ラインからなる第２の縦ブロックと、同一な番号を付すことで第１乃至第４のブロックのＹｎ＋８乃至Ｙｎ＋１１のスキャン電極ラインからなる第３の縦ブロック…とを備える。ここで、奇数番目の縦ブロック、即ち、第１の縦ブロック、第３の縦ブロック…は、本発明の第７の実施の形態によるプラズマディスプレイパネルの駆動方法と同様の方法により駆動されるため、それに関する説明は略する。偶数番目の縦ブロック、即ち、第２の縦ブロック、第４の縦ブロック…におけるプラズマディスプレイパネルの駆動方法は、１フレーム(１ＴＶ−ｆｉｅｌｄ)から４フレーム(４ＴＶ−ｆｉｅｌｄ)期間において、第１のブロックから第４のブロックまで強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)を含む駆動波形が順次印加され、５フレーム(ＴＶ−ｆｉｅｌｄ)から８フレーム(５ＴＶ−ｆｉｅｌｄ乃至８ＴＶ−ｆｉｅｌｄ)期間において、第４のブロックから第１のブロックまで強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)を含む駆動波形が順次印加される。ここで、偶数番目の縦ブロックに供給される強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)を含む駆動波形の供給時点は、奇数番目の縦ブロックに供給される強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)を含む駆動波形の供給時点と異なって設定する。 The plasma display panel according to the eighth embodiment of the present invention includes a first vertical block including Yn to Yn + 3 scan electrode lines in the first to fourth blocks, and Yn + 4 in the first to fourth blocks. To Yn + 7, a second vertical block consisting of scan electrode lines, and a third vertical block consisting of Yn + 8 to Yn + 11 scan electrode lines of the first to fourth blocks by assigning the same numbers. Here, the odd-numbered vertical blocks, that is, the first vertical block, the third vertical block,... Are driven by the same method as the driving method of the plasma display panel according to the seventh embodiment of the present invention. The explanation about it is omitted. The driving method of the plasma display panel in the even-numbered vertical block, that is, the second vertical block, the fourth vertical block,... Is the first method in the period from 1 frame (1 TV-field) to 4 frames (4 TV-field). A driving waveform including a strong discharge reset pulse (all reset) is sequentially applied from the block to the fourth block, and in the period from 5 frames (TV-field) to 8 frames (5 TV-field to 8 TV-field), A driving waveform including a strong discharge reset pulse (all reset) is sequentially applied from the block to the first block. Here, the supply timing of the drive waveform including the strong discharge reset pulse (all reset) supplied to the even-numbered vertical block includes the strong discharge reset pulse (all reset) supplied to the odd-numbered vertical block. Set differently from the drive waveform supply time.
このような方法により駆動される本発明の第８実施の形態によるプラズマディスプレイパネルの駆動方法は、各水平ラインで４個のフレーム(ＴＶ−ｆｉｅｌｄ)ごとに一つの強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)が印加されるため、リセットパルスによる暗放電を最小化することができる。これにより、本発明の第８の実施の形態によるプラズマディスプレイパネルの駆動方法は、本発明の第１の実施の形態に比べて、一層改善した高明暗比（高コントラスト比）を達成することができる。 The plasma display panel driving method according to the eighth embodiment of the present invention is driven by a strong discharge reset pulse (all reset) every four frames (TV-field) in each horizontal line. ) Is applied, the dark discharge due to the reset pulse can be minimized. As a result, the driving method of the plasma display panel according to the eighth embodiment of the present invention can achieve a further improved high contrast ratio (high contrast ratio) compared to the first embodiment of the present invention. it can.
本発明の実施の形態で具現されるプラズマディスプレイパネルの駆動方法は、強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)を含む駆動波形が印加される時点を、スキャン電極ラインの分割方法と、印加される強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)を含む駆動波形の個数及び、一フレーム(ＴＶ−ｆｉｅｌｄ)内に含まれるサーブフィールドの個数などによって様々に設定することができる。このような様々な設定のうち、実質、ストライプ現象を防止し、誤放電を減らすことができる最も望ましいプラズマディスプレイパネルのブロックの分け方は、図１６に示されているように、５個のブロック及び７個のブロック(図示せず)に分けて駆動する方法である。 The driving method of the plasma display panel embodied in the embodiment of the present invention is based on the method of dividing the scan electrode line and the time when the driving waveform including the reset pulse of strong discharge is applied. Various settings can be made according to the number of driving waveforms including a discharge reset pulse (all reset) and the number of subfields included in one frame (TV-field). Of these various settings, the most desirable method of dividing the blocks of the plasma display panel that can substantially prevent the stripe phenomenon and reduce the false discharge is shown in FIG. And 7 blocks (not shown) for driving.
図１８を参照すれば、本発明の第９の実施の形態によるプラズマディスプレイパネルは、Ｙｎ、Ｙｎ＋４…スキャン電極ラインを第１のブロックに、Ｙｎ＋1、Ｙｎ＋５…スキャン電極ラインを第２のブロックに、Ｙｎ＋２、Ｙｎ＋６…スキャン電極ラインを第３のブロックに、Ｙｎ＋３、Ｙｎ＋７…スキャン電極ラインを第４のブロックに、Ｙｎ＋４、Ｙｎ＋8…スキャン電極ラインを第５のブロックに定義し、１フレーム(ＴＶ−ｆｉｅｌｄ)において、第１のブロックに、強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)を含む駆動波形が印加される間、第２のブロック乃至第５のブロックには、ＳＲ(Ｓｅｌｅｃｔｉｖｅ Ｒｅｓｅｔ)パルスを含む駆動波形が印加される。ここで、本発明の第９の実施の形態によるプラズマディスプレイパネルの駆動方法では、ＳＲ(Ｓｅｌｅｃｔｉｖｅ Ｒｅｓｅｔ)パルスの代わりに、弱放電のリセットパルスを使用することができる。２フレーム(ＴＶ−ｆｉｅｌｄ)においては、第２のブロックに、強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)を含む駆動波形が印加される間、第１のブロック、第３乃至第５のブロックには、ＳＲ(Ｓｅｌｅｃｔｉｖｅ Ｒｅｓｅｔ)パルスを含む駆動波形が印加される。同様の方法により、第３乃至第５のブロックに、強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)を含む駆動波形が印加され、それと同時に、そのブロックを除いたブロックに、ＳＲ(Ｓｅｌｅｃｔｉｖｅ Ｒｅｓｅｔ)パルスを含む駆動波形が印加される。ここで、第１のブロック乃至第５のブロックに、強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)を含む駆動波形が印加される順は、非順次的に供給されることが望ましく、実験的に第１のブロック−第３のブロック−第５のブロック−第２のブロック−第４のブロックの順に供給されることが望ましい。
Referring to FIG. 18, the plasma display panel according to the ninth exemplary embodiment of the present invention includes Yn, Yn + 4... Scan electrode lines in the first block, Yn + 1, Yn + 5.
また、本発明の実施の形態によるプラズマディスプレイパネルが、本発明の第９の実施の形態と同様の方法により、第１のブロック乃至第７のブロックに分けられる場合、強放電のリセットパルス(ａｌｌ ｒｅｓｅｔ)を含む駆動波形が印加される順は、非順次的に印加され、実験的に第１のブロック−第３のブロック−第５のブロック−第７のブロック−第２のブロック−第４のブロック−第６のブロックの順に供給されることが望ましい。 When the plasma display panel according to the embodiment of the present invention is divided into the first block to the seventh block by the same method as that of the ninth embodiment of the present invention, a strong discharge reset pulse (all The order in which the drive waveforms including reset) are applied is applied non-sequentially, and the first block-third block-fifth block-seventh block-second block-fourth is experimentally applied. The blocks are preferably supplied in the order of the sixth block.
要するに、多数のスキャン電極ラインが、ｍ(ｍは、２以上の整数)個のブロックに分けられて駆動され、１０個または１２個のサーブフィールドが存在する特定フレームにおいて、ｍ個のグループのうち一つ以上のブロックに属するスキャン電極ラインのサーブフィールドの間、第１の電圧を有するｐ(ｐは、１以上の自然数)個の強放電のリセットパルスが印加され、前記特定フレームにおいて、強放電のリセットパルスが印加された一つ以上のブロックを除いた残りのグループに属するスキャン電極ラインに、第１の電圧と異なる第２の電圧を有するｑ(ｑは、１以上の自然数)個の弱放電のリセットパルスが同時に印加される。 In short, a large number of scan electrode lines are driven by being divided into m (m is an integer of 2 or more) blocks, and in a specific frame in which 10 or 12 serve fields exist, During a serve field of scan electrode lines belonging to one or more blocks, p (p is a natural number of 1 or more) strong discharge reset pulses having a first voltage are applied, and the strong discharge is performed in the specific frame. Q (where q is a natural number of 1 or more) having a second voltage different from the first voltage on the scan electrode lines belonging to the remaining groups excluding one or more blocks to which the reset pulse is applied. A discharge reset pulse is applied simultaneously.
また、多数個のフレーム(ＴＶ−ｆｉｅｌｄ)、例えば、６０Ｈｚ周波数を使用するフレーム(ＴＶ−ｆｉｅｌｄ)の分割方式では、６０フレーム(ＴＶ−ｆｉｅｌｄ)において、一つ以上のブロックに、ｐ個の強放電のリセットパルスを含む駆動波形が印加され、同一のフレーム(ＴＶ−ｆｉｅｌｄ)において、強放電のリセットパルスを含む駆動波形が印加されるブロックを除いた残りのブロックに、ｑ個の弱放電のリセットパルスを含む駆動波形が印加される。ここで、多数のブロックに供給されるｐ個の強放電のリセットパルスは、非順次的に印加される。 Further, in the division method of a large number of frames (TV-field), for example, a frame (TV-field) using a frequency of 60 Hz, in 60 frames (TV-field), one or more blocks include p strong signals. A drive waveform including a discharge reset pulse is applied. In the same frame (TV-field), q weak discharges are applied to the remaining blocks except for a block to which a drive waveform including a strong discharge reset pulse is applied. A drive waveform including a reset pulse is applied. Here, p strong discharge reset pulses supplied to a large number of blocks are applied non-sequentially.
このように、本発明による駆動方法は、駆動回路を変動することなく強放電のリセットパルスと弱放電のリセットパルスとを交互に印加することによって、プラズマディスプレイパネルの高いコントラスト比を支援することができる。 As described above, the driving method according to the present invention can support the high contrast ratio of the plasma display panel by alternately applying the strong discharge reset pulse and the weak discharge reset pulse without changing the drive circuit. it can.
一方、本発明の各実施の形態によるブロックの分け方を要約すると、多数個のスキャンライン、即ち、Ｙ０、Ｙ１、Ｙ２、Ｙ３、Ｙ４、Ｙ５…Ｙｎ−５、Ｙｎ−４、Ｙｎ−３、Ｙｎ−２、Ｙｎ−1、Ｙｎにおいて、第１のブロックの分け方は、ブロックを２個に分け、各ブロックは、偶数番目のスキャンラインと奇数番目のスキャンラインとを含む。第２のブロックの分け方は、ブロックを３個に分け、第１のブロックは、Ｙ０、Ｙ３、Ｙ６…Ｙ(３ｎ)のスキャンラインを含み、第２のブロックは、Ｙ１、Ｙ４、Ｙ７…Ｙ(３ｎ＋１)のスキャンラインをみ、第３のブロックは、Ｙ２、Ｙ５、Ｙ８…Ｙ(３ｎ＋２)のスキャンラインを含む。 On the other hand, the way of dividing the blocks according to each embodiment of the present invention is summarized as follows. A large number of scan lines, that is, Y0, Y1, Y2, Y3, Y4, Y5... Yn-5, Yn-4, Yn-3, In Yn-2, Yn-1, and Yn, the first block is divided into two blocks, and each block includes an even-numbered scan line and an odd-numbered scan line. The second block is divided into three blocks, the first block includes Y0, Y3, Y6... Y (3n) scan lines, the second block includes Y1, Y4, Y7. Looking at Y (3n + 1) scan lines, the third block includes Y2, Y5, Y8... Y (3n + 2) scan lines.
上述したように、本発明による駆動方法及び駆動装置は、駆動回路を変動することなく強放電のリセットパルスと弱放電のリセットパルスとを交互に印加することによって、プラズマディスプレイパネルの高いコントラスト比を支援することができる。 As described above, the driving method and the driving apparatus according to the present invention apply a high discharge reset pulse and a weak discharge reset pulse alternately without changing the drive circuit, thereby increasing the high contrast ratio of the plasma display panel. Can help.
以上、説明した内容から、当業者であれば本発明の技術思想を逸脱しない範囲内で様々な変更及び修正が可能であることが分かるだろう。よって、本発明の技術的範囲は、明細書の詳細な説明に記載した内容に限定されるものではなく、特許請求の範囲により定めるべきである。 From the above description, it will be understood by those skilled in the art that various changes and modifications can be made without departing from the technical idea of the present invention. Therefore, the technical scope of the present invention is not limited to the contents described in the detailed description of the specification, and should be defined by the claims.
Claims (19)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20040100090 | 2004-12-01 | ||
| KR1020050015125A KR100649723B1 (en) | 2004-12-01 | 2005-02-23 | Method for Driving Plasma Display Panel |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006154830A true JP2006154830A (en) | 2006-06-15 |
Family
ID=36633114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005345180A Abandoned JP2006154830A (en) | 2004-12-01 | 2005-11-30 | Method and apparatus of driving plasma display panel |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7561151B2 (en) |
| JP (1) | JP2006154830A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009210727A (en) * | 2008-03-03 | 2009-09-17 | Panasonic Corp | Driving method of plasma display panel |
| WO2010116696A1 (en) * | 2009-04-08 | 2010-10-14 | パナソニック株式会社 | Plasma display panel drive method and plasma display device |
| WO2010119637A1 (en) * | 2009-04-13 | 2010-10-21 | パナソニック株式会社 | Plasma display panel driving method |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100692812B1 (en) * | 2005-09-06 | 2007-03-14 | 엘지전자 주식회사 | Plasma Display Apparatus and Driving Method thereof |
| KR100727300B1 (en) * | 2005-09-09 | 2007-06-12 | 엘지전자 주식회사 | Plasma Display Apparatus and Driving Method therof |
| KR100730158B1 (en) * | 2005-11-08 | 2007-06-19 | 삼성에스디아이 주식회사 | Method of driving discharge display panel for low rated voltage of driving apparatus |
| KR20070062360A (en) * | 2005-12-12 | 2007-06-15 | 엘지전자 주식회사 | Plasma display apparatus |
| JP4593636B2 (en) * | 2008-02-07 | 2010-12-08 | 株式会社日立製作所 | Plasma display device |
| JP5003714B2 (en) * | 2009-04-13 | 2012-08-15 | パナソニック株式会社 | Plasma display panel driving method and plasma display device |
| JP5003713B2 (en) * | 2009-04-13 | 2012-08-15 | パナソニック株式会社 | Plasma display panel driving method and plasma display device |
| US20110128270A1 (en) * | 2009-12-01 | 2011-06-02 | Woo-Joon Chung | Plasma display device and driving method thereof |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU479499B2 (en) * | 1972-10-25 | 1976-12-17 | Aoki And Akira Ishkawa Motono | Full electronic car clock with digital display and method of time setting therefor |
| US4157231A (en) * | 1977-09-27 | 1979-06-05 | The United States Of America As Represented By The Secretary Of The Air Force | Hydraulic drill unit |
| TW426840B (en) * | 1998-09-02 | 2001-03-21 | Acer Display Tech Inc | Driving device and method of plasma display panel which can remove the dynamic false contour |
| JP3585369B2 (en) * | 1998-04-22 | 2004-11-04 | パイオニア株式会社 | Driving method of plasma display panel |
| US6614413B2 (en) * | 1998-04-22 | 2003-09-02 | Pioneer Electronic Corporation | Method of driving plasma display panel |
| JP3576036B2 (en) * | 1999-01-22 | 2004-10-13 | パイオニア株式会社 | Driving method of plasma display panel |
| TW516014B (en) | 1999-01-22 | 2003-01-01 | Matsushita Electric Ind Co Ltd | Driving method for AC plasma display panel |
| KR100297700B1 (en) | 1999-06-28 | 2001-11-01 | 김순택 | Method for driving plasma display panel |
| JP3695737B2 (en) * | 1999-07-01 | 2005-09-14 | パイオニア株式会社 | Driving device for plasma display panel |
| US7133005B2 (en) * | 2000-07-05 | 2006-11-07 | Lg Electronics Inc. | Plasma display panel and method and apparatus for driving the same |
| KR100438907B1 (en) * | 2001-07-09 | 2004-07-03 | 엘지전자 주식회사 | Driving Method of Plasma Display Panel |
| JP2003271090A (en) * | 2002-03-15 | 2003-09-25 | Fujitsu Hitachi Plasma Display Ltd | Method for driving plasma display panel and plasma display device |
| JP4170713B2 (en) * | 2002-09-13 | 2008-10-22 | パイオニア株式会社 | Driving method of display panel |
| JP2004133061A (en) * | 2002-10-08 | 2004-04-30 | Pioneer Electronic Corp | Driving method for display panel |
| KR100502346B1 (en) * | 2003-04-24 | 2005-07-20 | 삼성에스디아이 주식회사 | Apparatus for driving a plasma display panel which effectively performs driving method of address-display mixing |
| JP2005122116A (en) * | 2003-09-25 | 2005-05-12 | Pioneer Electronic Corp | Display apparatus |
| KR100499101B1 (en) * | 2003-11-04 | 2005-07-01 | 엘지전자 주식회사 | Method and apparatus for driving plasma display panel |
-
2005
- 2005-11-30 JP JP2005345180A patent/JP2006154830A/en not_active Abandoned
- 2005-11-30 US US11/289,415 patent/US7561151B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009210727A (en) * | 2008-03-03 | 2009-09-17 | Panasonic Corp | Driving method of plasma display panel |
| US8421713B2 (en) | 2008-03-03 | 2013-04-16 | Panasonic Corporation | Driving method of plasma display panel |
| WO2010116696A1 (en) * | 2009-04-08 | 2010-10-14 | パナソニック株式会社 | Plasma display panel drive method and plasma display device |
| JP2010243883A (en) * | 2009-04-08 | 2010-10-28 | Panasonic Corp | Method of driving plasma display panel and plasma display |
| KR101187476B1 (en) | 2009-04-08 | 2012-10-02 | 파나소닉 주식회사 | Plasma display panel drive method and plasma display device |
| WO2010119637A1 (en) * | 2009-04-13 | 2010-10-21 | パナソニック株式会社 | Plasma display panel driving method |
| JP2010249915A (en) * | 2009-04-13 | 2010-11-04 | Panasonic Corp | Method of driving plasma display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| US7561151B2 (en) | 2009-07-14 |
| US20060164342A1 (en) | 2006-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006154830A (en) | Method and apparatus of driving plasma display panel | |
| US7907103B2 (en) | Plasma display apparatus and driving method thereof | |
| KR100825164B1 (en) | Driving method of plasma display device and plasma display device | |
| JP2006163409A (en) | Plasma display apparatus and driving method thereof | |
| KR20000052628A (en) | Method of driving sustain pulse for plasma display panel and driving circuit therefor | |
| JP2007140434A (en) | Plasma display apparatus | |
| KR100747168B1 (en) | Driving Apparatus and Method for Plasma Display Panel | |
| JP2004348140A (en) | Driving method and device for plasma display panel | |
| KR100524306B1 (en) | Reset method and apparatus of plasma display panel | |
| KR100738223B1 (en) | Plasma Display Apparatus and Driving Method therof | |
| KR100649723B1 (en) | Method for Driving Plasma Display Panel | |
| KR100774943B1 (en) | Plasma Display Apparatus and Driving Method thereof | |
| KR100625542B1 (en) | Device and Method for Driving Plasma Display Panel | |
| KR100508251B1 (en) | Method and apparatus for driving plasma display panel | |
| JP2002189443A (en) | Driving method of plasma display panel | |
| JP3424602B2 (en) | Driving method of plasma display panel and display device using the same | |
| JP2006189879A (en) | Plasma display device and its driving method | |
| KR100747169B1 (en) | Plasma Display Apparatus and Driving Method for Plasma Display Apparatus | |
| EP1669973A2 (en) | Plasma display apparatus | |
| JP2007249208A (en) | Method of driving plasma display apparatus | |
| KR100793292B1 (en) | Plasma Display Apparatus and Driving Method Thereof | |
| KR100426188B1 (en) | Driving apparatus of plasma display panel | |
| KR100525734B1 (en) | Method for Driving Plasma Display Panel | |
| KR100705838B1 (en) | Plasma Display Apparatus and Driving Method therof | |
| JP2006171721A (en) | Plasma display apparatus and driving method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081014 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20081218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20081222 |