JP2006148163A - 半導体レーザ装置の製造方法 - Google Patents

Abstract

【課題】 高い精度で、且つ確実に半導体レーザ素子が半導体基板に実装されることで、高い位置精度をもってレーザ光の出射ができる半導体レーザ装置の製造方法を提供する。
【解決手段】 半導体レーザ素子は、ｐ型層上に形成されたＳｉＮ膜との間に、Ｔｉ層およびＡｕ層に加えてヒートシンク層およびはんだ層（層厚４μｍ程度）を介して載置されている。この中で、ヒートシンク層は、Ａｕ層とＴｉ層との間に介挿されており、２０μｍ程度の厚みを有する。このようにヒートシンク層の厚みがＡｕ層（膜厚０．４μｍ）よりも厚いのは、これによって基板厚み方向における半導体レーザ素子の取り付け位置を確保するためのものである。
また、半導体レーザ光の反射部となるミラー部にはＡｌ層と誘電体層があり、青色光に対して高反射率な特性を示す反射膜構造が形成されている。
【選択図】図９

Description

本発明は、光ピックアップ装置などに用いられる半導体レーザ装置の製造方法に関する。

例えば、光ピックアップ装置は、対象とする光ディスクに対しレーザ光を出射するための半導体レーザ素子と、光ディスクで反射されて戻ってきたレーザ光を受光するための受光素子と、受光したレーザ光に基づいて受光素子で生成された電気信号を処理するための信号処理回路などから構成されている。
近年では、装置の小型化、および各光学素子のアライメント調整の簡略化などを図るために、上記半導体レーザ素子、受光素子、信号処理回路が一枚の半導体基板に設けられたものも開発されている（特許文献１）。

このように半導体レーザ素子と受光素子とを同一基板に形成しようとする際には、半導体レーザ素子の形成時に高い位置精度が必要となる。つまり、半導体レーザ素子とレーザ光の照射対象である光ディスクとの相対位置が高い精度で調整されていないと、装置としての機能に問題を生じてしまう。
このような半導体レーザ素子の取り付け精度を確保するために、予め基板に溝を形成しておき、この溝内にレーザ光の出射源としての半導体レーザ素子のバンプ電極をはめ込むという技術も開発されている（特許文献２）。
特開昭６４−２７２８８号公報 特開平９−３２６５３５号公報

しかしながら、上記特許文献１に開示の技術では、基板に対する半導体レーザ素子の位置精度をある程度確保することができるが、特に基板の厚み方向（溝の深さ方向）に対する精度を十分に確保できない。即ち、半導体基板の表面における半導体レーザ素子を接合しようとする箇所には、半導体レーザ素子との接続のために金（Ａｕ）からなる電極が予め形成され、この上にはんだ層を介して半導体レーザ素子が接合されることになるが、この際に、はんだ内のスズ（Ｓｎ）と電極内のＡｕとが化学反応してしまうので、溝底面と半導体レーザ素子との間の間隙が規定の数値からずれてしまう。

光ピックアップ装置では、半導体レーザ素子から出射されたレーザ光が近傍のミラー部で装置上方（基板厚み方向）に反射され装置外へと出射されるが、半導体レーザ素子の取り付け位置が基板の厚み方向にずれた場合には、ミラー部におけるレーザ光の照射位置がずれてしまう。そして、ミラー部での照射位置がずれると、装置上方に出射されるレーザ光は、装置の面方向にずれることになる。よって、半導体レーザ素子が高さ方向にずれてしまった光ピックアップ装置においては、装置毎に装置と光ディスクとの間に設置される光学機器（例えば、フォログラムなど）の位置調整を行なうことが必要であり、製造プロセス上非常に煩雑なものとなる。

また、光ピックアップ装置では、半導体レーザ素子から出射されたレーザ光が近傍のミラー部で装置上方（基板厚み方向）に反射され装置外へと出射されるが、上記特許文献１、２に開示の技術において、半導体レーザ光の波長は赤〜赤外光を想定したものとして、レーザ光の反射膜にはＡｕ膜が用いられている。しかし、青色光を出射する半導体レーザを用いた場合、Ａｕ膜ではその材料物性から赤・赤外光と比較して反射率が低下し、十分な特性を確保することができない。即ち、Ａｕに代わる青色高反射膜の採用が必要不可欠となる。

一方、従来より青色光の反射膜としてＡｌが高い反射率を示すことは知られていたが、半導体レーザ装置との融合という観点からは議論されておらず、それを実現するためのプロセスについての提案はなされていない。
従って、本発明は、このような問題を解決しようとなされたものであって、青色半導体レーザ素子が高い精度で、且つ確実に半導体基板に実装されることにより、高い位置精度をもってレーザ光を出射できる半導体レーザ装置の製造方法を提供することを目的とする。

上記目的を達成するために、本発明に係る半導体レーザ装置の製造方法は、半導体基板に凹部を形成する工程と、凹部の側壁に半導体レーザ素子から出射されるレーザ光を反射する光学反射面を形成する工程と、凹部の底面上に、凹部の底面と略垂直な方向における半導体レーザ素子の位置を決めるヒートシンク層を載置する工程と、ヒートシンク層の上に、導電性を有する拡散抑制層を形成する工程と、拡散抑制層上および光学反射面上に、ＡｕまたはＰｔからなる第１の金属薄膜を形成する工程と、第１の金属薄膜の上に、接合層を介して半導体レーザ素子を接合する工程とを有することを特徴とする。

上記のように、本発明に係る半導体レーザ装置の製造方法では、ヒートシンク層と接合層との間に拡散抑制層が介挿されることで、半導体レーザ素子を接合する際に、ヒートシンク層と接合層との間で、互いに相手方の層への拡散が防止され、これにより接合層および金属電極層の体積変化を抑制することができる。よって、本発明に係る製造方法をもって製造される半導体レーザ装置では、高い精度で、且つ確実に半導体レーザ素子が半導体基板に実装されるので、高い位置精度をもってレーザ光を出射できる。

また、上記半導体レーザ装置の製造方法においては、拡散抑制層を、ヒートシンク層および接合層と構造的に合金相を形成することなく電気的にオーミック特性を有する組成で形成すれば、電気的にオーミック特性を有するとともに、接合層とヒートシンク層との間における互いの組成の拡散が抑制されるので望ましい。
また、具体的な接合層としては、はんだからなる層があげられ、ヒートシンク層としては、Ａｕからなる層があげられ、また拡散抑制層としては、ＴｉあるいはＴｉＷからなるとともに、ヒートシンク層よりも厚みの薄い層があげられる。このような構成の半導体レーザ装置では、上記効果を得ることができるのとともに、半導体レーザ素子と半導体基板との間における電導性および伝熱性が優れることになる。

また、上記半導体レーザ装置の製造方法においては、接合層と拡散抑制層との間に、ＡｕまたはＰｔからなる第１の金属薄膜を介挿させておけば、接合層と拡散抑制層との間の接合性を高めることができるので望ましい。
なお、この場合には、接合時に第１の金属薄膜のＡｕまたはＰｔと接合層のＳｎとが反応を起こすことになるが、第１の金属薄膜の厚みがヒートシンク層よりも薄いので、寸法変動も小さいものとすることができる。

また、接合層と拡散抑制層との間に第１の金属薄膜を介挿させることにより、同じ厚み分を拡散抑制層だけから構成する（１層構造）よりも層表面の凹凸を小さくできるので、高い寸法精度をもって半導体レーザ素子を実装することができ、また、ＡｕまたはＰｔからなる第１の金属薄膜だけで全体を形成するよりも低コストで形成することができるという優位性が得られる。

上記半導体レーザ装置の製造方法においては、凹部の底面とヒートシンク層との間にもＴｉまたはＴｉＷからなる層とＡｕまたはＰｔからなる第２の金属薄膜とを順に介挿するようにしておけば、ヒートシンク層だけで接合時における半導体レーザ素子の位置（高さ方向）を規定する場合よりも高い精度を得ることができるので望ましい。
また、上記半導体レーザ装置の製造方法において、光学反射面を半導体基板の表面に対して略４５°の傾斜角を有するとともに、表面にＡｕまたはＰｔからなる第１の金属薄膜の上にＡｌと誘電体膜の多層膜からなる構造を有するように形成しておけば、青色光に対する光学反射面を形成することができるので装置の製造コストを低減することができる。この場合において、この第１の金属薄膜が接地されていることが望ましい。

上記半導体レーザ装置の製造方法において、凹部の底面とヒートシンク層との間の第２の金属薄膜、および光学反射面上における第１の金属薄膜についてもヒートシンク層よりも薄く形成しておくことが望ましい。
さらに、半導体レーザ装置の製造方法にあっては、凹部の周辺領域に光ディスクで反射されてきたレーザ光を受光するための受光素子部と、受光素子部で生成された電気信号を処理する信号処理回路部と、装置外との信号の入出力のためのボンディングパッド部とを形成することもあるが、このような半導体レーザ装置の製造過程においては、信号処理回路部およびボンディングパッド部が形成された領域における最表面もＡｕまたはＰｔからなる第１の金属薄膜で覆っておくことが望ましい。これは、信号処理回路部における基板最表面の第１の金属薄膜が遮光機能を果たすことにより、回路の動作を安定化でき、また、ボンディングパッド部における第１の金属薄膜がワイヤボンディング時の良好なオーミック形成に寄与する。また、ＡｕおよびＰｔは、耐腐食性に優れるので、これで上記部分の最表面を覆っておくと、装置の耐腐食性を向上させるのにも効果的である。

上記半導体レーザ装置の製造方法においては、信号処理回路部およびボンディングパッド部が形成された領域における最表面の第１の金属薄膜を外部端子と接続しておき、任意の電圧を印加できるようにしておくことが望ましい。

（実施の形態１）
（全体構成）
本発明の実施の形態１に係る光ピックアップ装置について、図１および図２を用いて説明する。図１、２では、光ピックアップ装置の一部（以下、この部分を「半導体レーザ装置１」という。）を示している。

図１に示すように、本形態に係る光ピックアップ装置における半導体レーザ装置１には、光ディスク（不図示）に対してレーザ光を出射する半導体レーザ素子１０とともに、受光素子部２０、ボンディングパッド部３０、遮光部４０、ミラー部５０などが形成されている。また、図１には示していないが、装置の内部には、信号処理回路部６０も形成されている。

この半導体レーザ装置１は、全体が略直方体状をしており、一方の主表面に、その厚み方向に向け複数の凹部が設けられている。その中で装置中央部分に設けられた最も大きな凹部の内側底面には、半導体レーザ素子１０が収納されている。そして、半導体レーザ素子１０が収納された凹部は、その深さ方向の下部分における側壁面が装置の表面に対して４５°の傾斜角を有するミラー部５０となっており、表面がＡｕ層で覆われている。即ち、半導体レーザ素子１０からシリコン基板表面と略平行方向に出射されたレーザ光（出射光）は、ミラー部５０で反射され、図１における装置上方に向けレーザ光を出射することができる。

また、半導体レーザ素子１０が収納された凹部の両側周辺領域には、少し間隙をあけて合計６箇所に受光素子部２０が形成されている。図１には、受光素子部２０における凹部だけが描かれている。この凹部は、光ディスクで反射されて戻ってきたレーザ光を受光するためのものである。
また、受光素子部２０が半導体レーザ素子１０を中心に左右両側３箇所ずつ、計６箇所形成されているのは、戻ってきたレーザ光を各々の受光素子部２０で受光し、その受光したレーザ光の光量差等から、種々の信号（例えば、フォーカスエラー信号、トラッキングエラー信号など）を信号処理回路部（図１では、不図示。）６０に演算させるためである。

半導体レーザ装置１における主表面上における周縁領域には、１２個のボンディングパッド部３０が形成されている。これらボンディングパッド部３０は、半導体レーザ装置１と外部回路とを接続するための端子としての役割を果たすものである。
なお、半導体レーザ装置１における上記の面は、ボンディングパッド部３０が形成された領域を除いて、Ａｕ層で表面が覆われることによって遮光部４０が形成されている。これは、装置の内部にレーザ光の影響が及ばないようにするために設けられているものである。

また、遮光部４０は、Ａｕ層で表面が覆われているために、腐食から装置を保護するという機能も果たす。
次に、図２を用いて、本実施の形態に係る光ピックアップ装置における半導体レーザ装置１の内部構成について説明する。図２は、図１におけるＡ−Ａ矢視断面図である。
図２に示すように、半導体レーザ装置１は、ｐ型層１００の上に、ｎ型エピタキシャル層１０１、シリコン熱酸化膜（以下、「ＳｉＯ2膜」という。）１０２、ＳｉＮ膜１０３、層間絶縁膜としてのボロン・リン添加ＳｉＯ2（以下、「ＢＰＳＧ」という。）膜１０４、ＳｉＮ膜１０５が順に積層された構成の基板を有している。

また、半導体レーザ装置１における図中右側部分には、半導体レーザ素子１０をその底面に半導体レーザ素子１０を取り付けるための凹部１１５が形成されている。この凹部１１５においては、ｎ型エピタキシャル層１０１、ＳｉＯ2膜１０２、ＳｉＮ膜１０３、層間絶縁膜としてのＢＰＳＧ膜１０４は形成されておらず、ｐ型層１００の上にＳｉＮ膜１０５が積層された構成となっている。

また、図中における中央よりやや左側には、凹部２１が形成されており、ＳｉＮ膜１０３が露出するようになっている。この部分は、受光素子部２０におけるレーザ光を受ける箇所である。
ＳｉＮ膜１０５の面上には、一部領域を除いてＴｉ層１１０ａ、Ａｕ層１１１ａ、Ｔｉ層１１０ｂ、Ａｕ層１１１ｂが順に積層されている。Ｔｉ膜１１０ａ、１１０ｂは、ともに０．２μｍの厚みを有しており、Ａｕ膜１１１ａ、１１１ｂは、ともに０．４μｍの膜厚を有している。

これらＴｉ層１１０ａ、１１０ｂおよびＡｕ層１１１ａ、１１１ｂは、上記凹部２１および溝部１１、３１で形成されていない以外は装置の表面全体を覆うように形成されている。
ｐ型層１００とｎ型エピタキシャル層１０１との境界部分においては、凹部２１と凹部１１５との間にｎ型拡散層１０６が形成されている。ｎ型拡散層１０６は、ｐ型層１００とｎ型エピタキシャル層１０１との境界を挟んで両層に渡って形成されている。

ｎ型エピタキシャル層１０１とＳｉＯ2膜１０２との境界からｎ型エピタキシャル層１０１層の内側方向に向けての部分には、２箇所のｎ型拡散層１０７と３箇所のｐ型拡散層１０８が形成されている。
また、ｎ型エピタキシャル層１０１とＳｉＯ2膜１０２との境界からｎ型エピタキシャル層１０１を貫通してｐ型層１００に至る箇所には、ポリシリコンなどの埋め込みによる素子分離層１０９が３箇所形成されている。

なお、これらの層の構成などについては、広く知られた技術を用いたものであるので、個々での説明は省略する。
図示はしていないが、ＢＰＳＧ膜１０４を挟んだ上下には、各々に所望のパターン形成が行なわれたＡｌ配線層が設けられている。この２層のＡｌ配線層間を接続するようにスルーホール１１２ａ、１１２ｇが設けられている。

また、ＢＰＳＧ膜１０４の下側に設けられたＡｌ配線層からは、上記ｎ型拡散層１０７あるいはｐ型拡散層１０８に接続のためのスルーホール１１２ｂ、１１２ｃ、１１２ｄ、１１２ｅ、１１２ｆが設けられている。このようなスルーホール１１２ａ〜１１２ｇは、エッチングにより設けられた孔にＷなどの物質が埋め込まれて形成されている。
図２の左部分に示すように、ボンディングパッド部３０は、ＳｉＮ膜１０５におけるスルーホール１１２ａの上面に当たる部分が開口されており、Ｔｉ膜１１０ａとスルーホール１１２ａとが接続されている。これによって、ボンディングパッド部３０は、上側のＡｌ配線層における所要の部分との間で、信号あるいは電力の入出力が行なうための外部接続が可能となっている。そして、この部分では、Ｔｉ層１１０ａ、１１０ｂおよびＡｕ層１１１ａ、１１１ｂがボンディングパッド部３０毎に分離されており、各々のボンディングパッド部３０どうしの間あるいはボンディングパッド部３０と遮光部４０とが電気的に分離されている。

受光素子部２０は、光ディスクから反射されてきたレーザ光を受光するための凹部２１と、これより変換された電気信号を信号処理回路部６０へと送るための電極であるスルーホール１１２ｂ、１１２ｃとから構成されている。
また、図中における上記受光素子部２０の右隣部分には、２層のＡｌ配線層（不図示）、ｎ型エピタキシャル層１０１、ｎ型拡散層１０７、ｐ型拡散層１０８およびスルーホール１１２ｄ〜１１２ｇによって、信号処理回路部６０が形成されている。この信号処理回路部６０は、上述のように合計６箇所の受光素子部２０によって生成された電気信号を、演算処理によって各種信号（例えば、フォーカスエラー信号、トラッキングエラー信号など）に変換する部分である。

次に、図２の右部分に示すように、凹部１１５は、基板の厚み方向中程までが垂直の側壁面を有し、中程から内底面にかけての側壁がシリコン基板の表面方向に対して４５°の傾斜角を有するように加工されている。そして、凹部１１５における一方向側の側壁（図では、左側側壁。）には、Ｔｉ層１１０ａ、１１０ｂおよびＡｕ層１１１ａ、１１１ｂが積層されている。特に、４５°の傾斜角を有する側壁面は、最表面に形成されたＡｕ層１１１ｂによって半導体レーザ素子１０から出射されたレーザ光を装置の上方に反射するためのミラー部５０となっている。

半導体レーザ素子１０は、ｐ型層１００上に形成されたＳｉＮ膜１０５との間に、Ｔｉ層１１０ａ、１１０ｂおよびＡｕ層１１１ａ、１１１ｂに加えてヒートシンク層１１３およびはんだ層１１４（例えば、層厚４μｍ程度）を介して載置・接合されている。
この中で、ヒートシンク層１１３は、Ａｕ層１１１ａとＴｉ層１１０ｂとの間に介挿されており、２０μｍ程度の厚みを有する。このようにヒートシンク層１１３がＡｕ層１１１ａ、１１１ｂ（膜厚０．４μｍ）よりも厚いのは、これによって装置の厚み方向における半導体レーザ素子１０の取り付け位置を確保するためのものである。つまり、ヒートシンク層１１３は、駆動時における半導体レーザ素子１０の熱を逃がすという機能とともに、半導体レーザ素子１０における片側の電極という機能と、取り付け時における装置厚み方向の寸法精度確保のための台座としての機能を有する。

凹部１１５の内底において、半導体レーザ素子１０が形成された領域とミラー部５０とは、Ｔｉ層１１０ａ、１１０ｂおよびＡｕ層１１１ａ、１１１ｂが溝部１１によって分離されており、電気的に分離されている。
（半導体レーザ装置１が有する優位性）
上記半導体レーザ装置１では、受光素子部２０と半導体レーザ素子１０とを同一基板に実装しているので、装置のコンパクト化を図ることができる。これによって、半導体レーザ装置１では、レーザ光の出射部である半導体レーザ素子１０と受光素子部２０との間の間隙を小さくすることができるので、レーザ光の光路を効率的に設計することができ、半導体レーザ装置１と光ディスクとの間に配する各光学素子のアライメント調整の簡略化が可能となる。

また、ボンディングパッド部３０においては、スルーホール１１２ａの上面にＴｉ層１１０ａ、１１０ｂおよびＡｕ層１１１ａ、１１１ｂが積層されているので、組み立ての際のワイヤボンディングによる良好なオーミック形成を図ることができる。
また、遮光部４０およびミラー部５０は、その表面にともにＡｕ層１１１ｂが形成されているので、同一プロセスで形成することが可能であり、製造コストの低減を図ることができる。

また、半導体レーザ素子１０の実装の形態が本実施の形態における最も特徴的な部分である。以下で、この部分についての優位性について説明する。
一般に、半導体レーザ素子１０は、側面からレーザ光が出射されるように実装される。このため、半導体レーザ素子１０は、上記図１、２に示すとおり、凹部１１５を形成した上で、その底面に載置される。

半導体レーザ素子１０を載置する際の装置の厚み方向における高さは、装置から出射されるレーザ光の位置を規定する上で最も重要な要因となる。そこで、プロセス上の製造誤差などがこの高さに影響を及ぼさないように、半導体レーザ素子１０は、高さ調整機能を併せ持つヒートシンク層１１３を間に介した状態ではんだ層１１４をもって接合される。
しかし、ヒートシンク層１１３の上に直接はんだ層１１４を接合する場合には、ヒートシンク層１１３のＡｕ元素とはんだ層１１４のＳｎ元素とが化学反応を起こし、設計値通りの高さに半導体レーザ素子１０を実装できない。

これに対して、本実施の形態に係る半導体レーザ装置１では、半導体レーザ素子１０を接合するためのはんだ層１１４とヒートシンク層１１３との間に、Ｔｉ層１１０ｂおよびＡｕ層１１１ｂを介挿させているので、Ａｕ元素とＳｎ元素との化学反応による高さ変動は極微小なものに抑えられる。即ち、はんだ層１１４と直に接するＡｕ層１１１ｂは、その厚みが０．４μｍ程度と、ヒートシンク層１１３の２０μｍと比べてはるかに薄く、Ａｕ層１１１ｂのＡｕ元素とＳｎ元素の反応により、半導体レーザ素子１０の位置が設計値からずれた場合も、その変動は小さなものとなる。そして、半導体レーザ装置１では、Ａｕ層１１１ｂとヒートシンク層１１３との間に介挿されたＴｉ層１１０ｂがヒートシンク層１１３とはんだ層１１４との間における拡散抑制層として機能することから、半導体レーザ素子１０を高い位置精度をもって実装することができ、高い位置精度でレーザ光を出射することができる。

さらに、本実施の形態に係る半導体レーザ装置１では、半導体レーザ素子１０を凹部１１５の内部に収納しているので、駆動時に半導体レーザ素子１０から生じる熱が半導体基板の表面を伝達して信号処理回路部６０に悪影響を及ぼすというようなことがなく、信号処理回路部６０における動作の安定化という点からも優れている。
なお、上記半導体レーザ装置１では、ミラー部５０を接地しておけば、レーザ光の照射によるキャリアのチャージアップを防ぐことができ、基板内に形成された信号処理回路部６０などの保護を図ることができるので、望ましい。

また、上記半導体レーザ装置１では、遮光部４０に任意の電圧を印加できるように外部端子と接続されている構成としておけば、信号処理回路部６０での回路動作によって生じる受光部２０での暗電流等を抑制することができる。例えば、回路動作により生じた固定電荷に起因した電界の影響を、遮光部４０に印加した電圧によりキャンセルすることが可能となる。特に、本実施の形態に示したように、最表面の金属薄膜がＡｕまたはＰｔから構成されていれば、腐食や酸化等によるバイアス変動も生じ難くなるため効果がより顕著となる。

（半導体レーザ装置１の製造方法）
次に、上記半導体レーザ装置１の製造方法について、図３〜６を用いて説明する。図３〜図６では、半導体レーザ装置１を製造する上で、主となる半導体レーザ素子１０を実装する部分について各工程を図示している。
先ず、図３（ａ）に示すように、ｐ型層１００上に、ｎ型エピタキシャル層１０１、ＳｉＯ2膜１０２、ＳｉＮ膜１０３、ＢＰＳＧ膜１０４が順に積層された構成の基板に対して、ＫＯＨエッチングによってＳｉＯ2膜１０２を露出させた後、このＳｉＯ2膜１０２の一部を開口する。そして、ＳｉＯ2膜１０２をマスクとして、Ｓｉ異方性エッチングによって、側壁面の一部に装置表面に対してθ（４５°）の傾斜角を有する凹部１１５を形成する。

なお、ｐ型層１００には、９．７°のオフアングルを有する（１００）面方位基体を用い、この場合における（１１１）面が基体表面と４５°の傾斜角を有する側壁として加工され、半導体レーザ装置１におけるミラー部５０に相当する。
また、Ｓｉ異方性エッチングには、２０ｗｔ％ＫＯＨ水溶液を用い、ｐ型層１００に対するエッチング深さを約４０μｍで規定した。

次に、図３（ｂ）に示すように、凹部１１５の内壁面を含めた基板の表面全体に、蒸着法によりＳｉＮ膜１０５を形成する。
次に、図４（ａ）に示すように、ＳｉＮ膜１０５の上に、スパッタ法を用いてＴｉ層１１０ａ、Ａｕ層１１１ａを順に積層する。各層の厚みは、上述のように、Ｔｉ層１１０ａが０．２μｍであり、Ａｕ層１１１ａが０．４μｍである。

なお、図示はしていないが、Ｔｉ層１１０ａおよびＡｕ層１１１ａを形成するに当たっては、予め受光素子部２０における凹部２１、およびボンディンパッド部３０におけるスルーホール１１２ａの頂部におけるＳｉＮ膜１０５を除去しておく。
図４（ｂ）に示すように、凹部１１５の底部におけるＡｕ層１１１ａの上に台座としての機能を兼ね備えるヒートシンク層１１３を、ウェットエッチングによって形成する。ヒートシンク層１１３の厚みは、上記図４（ａ）における凹部１１５の開口上端面から底面におけるＡｕ層１１１ａの表面までの距離を測定し、これより半導体レーザ素子１０を所望の高さ位置に実装するために必用な距離に相当するものである。そして、ヒートシンク層１１３の厚みの中心値は、例えば、２０μｍである。ただし、この数値については、凹部１１５の深さの設定、あるいは、半導体装置１から光ディスクまでの光路長の設定などによって各々設定する必要がある。

なお、図４（ｂ）では、ヒートシンク層１１３は、何処とも接続されていないように図示されているが、所望の配線などにスルーホールなどで接続可能なように、ミラー部５０に相当する部分を除く領域を通って凹部１１５の外部などに続いている。この際、配線用と、台座用との２回に分けてウェットエッチングを行なってヒートシンク層１１３を形成してもよい。

図５に示すように、凹部１１５の底面にヒートシンク層１１３が形成された基板に対して、上記図４（ａ）と同様に、Ｔｉ層１１０ｂとＡｕ層１１１ｂとを積層する。各層１１０ｂ、１１１ｂについても、上記Ｔｉ層１１０ａおよびＡｕ層１１１ａと同様に、各々０．２μｍ、０、４μｍである。
図５（ｂ）に示すように、ヒートシンク層１１３の上における第２被膜１１１に対して、メッキによってはんだ層１１４を形成する。このはんだ層１１４は、４μｍの厚みで形成されている。

その後、図６（ａ）に示すように、フォトリソ法を用いて、ヒートシンク層１１３が形成された領域周囲のＴｉ層１１０ａ、１１０ｂおよびＡｕ層１１１ａ、１１１ｂを除去し、溝部１１を形成する。ただし、このとき、ヒートシンク層１１３から延びる接続部分（不図示）については、残すようにする。
なお、図示はしていないが、この工程において、上記図２における溝部３１、凹部２０などについても、溝部１１と同様にＴｉ層１１０ａ、１１０ｂおよびＡｕ層１１１ａ、１１１ｂの除去を行なうことで形成される。

最後に、図６（ｂ）に示すように、予め作製された半導体レーザ素子１０をはんだ層１１４を介して載置・接合し、半導体レーザ装置１が完成する。
以上のような製造方法では、半導体レーザ素子１０を接合する際にも、はんだ層１１４のＳｎとヒートシンク層１１３のＡｕとが互いの層に対して拡散することが抑制され、反応を生じることがない。よって、半導体レーザ素子１０を高い精度で接合することができる。つまり、ヒートシンク層１１３とはんだ層１１４との間に介されたＴｉ層１１０ｂが拡散抑制層としての役割を果たす。そして、Ａｕ層１１１ｂとはんだ層１１４との間には、拡散による反応を生じることになるが、Ａｕ層１１１ｂの厚みは、０．４μｍであり、ヒートシンク層１１３の厚み２０μｍよりも格段に薄いので、実質的に寸法精度を高めることができる。

また、上記図３〜６では、半導体レーザ素子１０を載置する部分について主に説明したが、Ｔｉ層１１０ａ、１１０ｂおよびＡｕ層１１１ａ、１１１ｂは、半導体レーザ装置１におけるボンディングパッド部３０、遮光部４０、ミラー部５０に相当する部分に被膜されている。つまり、これらの被膜を同一工程により形成できるので、製造コストの面から優位である。

なお、半導体レーザ装置の製造方法は、ヒートシンク層１１３とはんだ層１１４との間に各々の組成であるＡｕおよびＳｎの拡散を抑制するための層が介挿できれば、上記図３〜６の工程に限定を受けるものではない。
また、ヒートシンク層１１３とはんだ層１１４との間には、Ｔｉ層１１０ａ、１１０ｂおよびＡｕ層１１１ａ、１１１ｂを介挿させたが、Ｔｉの代わりにＴｉＷ、あるいはＭｏなどを構成要素として用いてもよく、Ａｕの代わりにＰｔを用いても同様の効果が得られる。

また、各工程において用いる方法についても、上記に限定されるものではない。例えば、Ｔｉ層１１０ａ、１１０ｂおよびＡｕ層１１１ａ、１１１ｂの形成には、スパッタ法以外の真空蒸着法を用いるなどしてもよい。
（実施の形態２）
実施の形態２に係る光ピックアップ装置における半導体レーザ装置２について、図７および図８を用いて説明する。

本実施の形態に係る半導体レーザ装置２の基本構成は、上記実施の形態１に係る半導体レーザ装置１と同一であり、半導体レーザ素子１０の電極の取り出し方法だけが異なっている。このため、上記半導体レーザ装置１と同様の部分については、同一の符号を付し、異なる部分のみを、以下で説明する。
図７に示すように、半導体レーザ素子１０には、２つの電極１５、１６が凹部１１５の縁部から装置の縁部にかけて形成されている。

図示していないが、電極１５、１６は、ＳｉＮ膜１０５の上に形成された、Ｔｉ層１１０ａおよびＡｕ層１１１ａ、ヒートシンク層１１３、Ｔｉ層１１０ｂおよびＡｕ層１１１ｂから構成されている。そして、電極１６については、凹部１１５の縁部において、半導体レーザ素子１０が接続された部分のヒートシンク層１１３などとは電気的な分離が図られている。

電極１６は、半導体レーザ素子１０の上面側電極とワイヤボンディング１７により接続されている。
一方、電極１５は、ヒートシンク層１１３の下部から凹部１１５の側壁面を伝って形成されている。この構造について、図８を用いて少し詳しく説明する。図８は、図７におけるＢ−Ｂ断面を示す断面図である。

図８に示すように、半導体レーザ装置２においては、第１被膜１１０とヒートシンク層１１３との間にＡｕ引出電極１１６が介挿されている。このＡｕ引出電極１１６は、ウェットエッチングにより形成されたものであって、凹部１１５の側壁面を伝って基板の縁部まで延びている。
このように電極１５、１６が形成された半導体レーザ装置２では、基板の縁部でボンディングして外部回路と接続を図ることができるので、半導体レーザ素子１０の部分から直接外部回路にボンディングする場合に比べて、過剰な応力が係るのを抑制することができる。

従って、半導体レーザ装置２では、上記実施の形態１に係る半導体レーザ装置１が有する優位性に加えて、多少の力か装置外からかかった場合にも、半導体レーザ素子１０へのワイヤボンディングに配線切れを生じにくい。
（その他の事項）
上記実施の形態１、２では、本発明の特徴、効果について、光ピックアップ装置における半導体レーザ装置を一例に説明したが、本発明は、光ピックアップ装置に用いられる半導体レーザ装置に限定を受けるものではなく、半導体レーザ素子とミラー部との組み合わせを有する、半導体レーザ装置に対して適用することができる。

また、本発明は、上記Ｔｉ層１１０ｂによってヒートシンク層１１３とはんだ層１１４との間におけるＡｕおよびＳｎの拡散が抑制されるという部分以外、上記実施の形態１、２に限定を受けるものではない。例えば、上記実施の形態１、２では、拡散抑制層としてＴｉ層１１０ａ、１１０ｂを形成したが、その組成としては、ヒートシンク層１１３およびはんだ層１１４と構造的に合金相を形成することなく電気的にオーミック特性を有する材料であれば用いることができ、Ｔｉに限定されるものではない。例えば、Ｔｉ、Ｗ、Ｍｏからなる材料より選択される少なくとも１種を用いることができる。

また、Ａｕ層の代わりとしては、Ｐｔ層を用いてもよい。
さらに、上記実施の形態のように２層構造に限定されるものでもない。例えば、３層以上の構造などにしてもよい。
なお、Ｔｉ層１１０ｂだけをヒートシンク層１１３とはんだ層１１４との間に介挿させることも可能ではあるが、この場合、膜厚の関係から表面の凹凸が大きくなり半導体レーザ素子１０の寸法精度を確保し難くなる。また、逆にＡｕ層１１１ｂだけを介挿させる場合も同様である。よって、ヒートシンク層１１３とはんだ層１１４との間には、２層以上を介挿させることが望ましい。

さらに、上記実施の形態１、２では、受光素子部２０が合計６箇所形成されているものを例にとったが、受光素子部２０の形態などについてもこれに限定を受けるものではない。
（実施の形態３）
実施の形態３に係る光ピックアップ装置における半導体レーザ装置３について、図９および図１０を用いて説明する。

本実施の形態に係る半導体レーザ装置３の基本構成は、上記実施の形態１に係る半導体レーザ装置１と同一であり、ミラー部５０の構造だけが異なっている。このため、上記半導体レーザ装置１と同様の部分については、同一の符号を付し、異なる部分のみを、以下で説明する。
実施の形態１では、ミラー部の反射膜構造は表面よりＡｕ層１１１ｂ／Ｔｉ層１１０ｂ／Ａｕ層１１１ａ／Ｔｉ層１１０ａであるのに対し、本実施例では、図９に示すように、Ａｕ層１１１ｂの表面にＡｌ層１１６と誘電体層１１７が形成されている。誘電体層には屈折率ｎ＝１．３〜１．５程度の値を有する材料が好ましく、ＳｉＯx（ｘ≦2）、もしくはＭｇＦ2などが挙げられるが、加工性、安定性の観点からＳｉＯxを用いることが好ましい。

図１０（ａ）、（ｂ）は、図９の構造を実現するための工程を図示している。図５（ａ）の後、Ａｌ層１１６と誘電体層１１７とを積層する。その後、フォトリソ法を用いて、ミラー部５０の領域のみにＡｌ層と誘電体層を残し、周囲の膜は除去する。ミラー部の形成が完了した後、工程は図５（ｂ）へと進み、以後は同様である。
このようにして形成されたミラー部５０において、波長４１０ｎｍの光における反射率を測定したところ、Ａｕ層の２８％であったのに対し、本発明のＡｌ層＋誘電体層では９５％の値を示した。このように、ミラー部にＡｌ層＋誘電体層の構造を追加するだけで、青色光に対する高反射率な反射膜構造を得ることができ、高品質な青色半導体レーザ装置を提供することができる。
（その他の事項）
上記実施の形態１〜３では、本発明の特徴、効果について、光ピックアップ装置における半導体レーザ装置を一例に説明したが、本発明は、光ピックアップ装置に用いられる半導体レーザ装置に限定を受けるものではなく、半導体レーザ素子とミラー部との組み合わせを有する、半導体レーザ装置に対して適用することができる。

また、本発明は、上記Ｔｉ層１１０ｂによってヒートシンク層１１３とはんだ層１１４との間におけるＡｕおよびＳｎの拡散が抑制されるという部分以外、上記実施の形態１、２に限定を受けるものではない。例えば、上記実施の形態１、２では、拡散抑制層としてＴｉ層１１０ａ、１１０ｂを形成したが、その組成としては、ヒートシンク層１１３およびはんだ層１１４と構造的に合金相を形成することなく電気的にオーミック特性を有する材料であれば用いることができ、Ｔｉに限定されるものではない。例えば、Ｔｉ、Ｗ、Ｍｏからなる材料より選択される少なくとも１種を用いることができる。

また、Ａｕ層の代わりとしては、Ｐｔ層を用いてもよい。
また、Ａｌ層の代わりにＡｇ層を用いることも可能であるが、形成工程上の安定性の観点から、Ａｌ層の方が好ましい。
さらに、上記実施の形態のように２層構造に限定されるものでもない。例えば、３層以上の構造などにしてもよい。

なお、Ｔｉ層１１０ｂだけをヒートシンク層１１３とはんだ層１１４との間に介挿させることも可能ではあるが、この場合、膜厚の関係から表面の凹凸が大きくなり半導体レーザ素子１０の寸法精度を確保し難くなる。また、逆にＡｕ層１１１ｂだけを介挿させる場合も同様である。よって、ヒートシンク層１１３とはんだ層１１４との間には、２層以上を介挿させることが望ましい。

さらに、上記実施の形態１、２では、受光素子部２０が合計６箇所形成されているものを例にとったが、受光素子部２０の形態などについてもこれに限定を受けるものではない。

本発明は、光ピックアップ装置に用いられる半導体レーザ装置にのみならず、半導体レーザ素子とミラー部との組み合わせを有する半導体レーザ装置を製造するのに対して有用である。

本発明の実施の形態１に係る光ピックアップ装置における半導体レーザ装置１を示す斜視図である。 図１におけるＡ−Ａ断面を示す断面図である。 図１における半導体レーザ装置１のプロセス図である。 図１における半導体レーザ装置１のプロセス図である。 図１における半導体レーザ装置１のプロセス図である。 図１における半導体レーザ装置１のプロセス図である。 本発明の実施の形態２に係る光ピックアップ装置における半導体レーザ装置２の部分斜視図である。 図７における半導体レーザ装置２のＢ−Ｂ断面を示す断面図である。 本発明の実施の形態３に係る光ピックアップ装置における半導体レーザ装置３の部分斜視図である。 図９における半導体レーザ装置３のプロセス図である。

符号の説明

１、２．半導体レーザ装置
１０．半導体レーザ素子
２０．受光素子部
３０．ボンディングパッド部
４０．遮光部
５０．ミラー部
１００．ｐ型層
１０１．ｎ型エピタキシャル層
１０２．シリコン熱酸化膜
１０３、１０５．ＳｉＮ膜
１０４．ＢＰＳＧ膜
１０６、１０７．ｎ型拡散層
１０８．ｐ型拡散層
１１０ａ、１１０ｂ．Ｔｉ層
１１１ａ、１１１ｂ．Ａｕ層
１１３．ヒートシンク層
１１４．はんだ層
１１５．凹部
１１６．Ａｌ層
１１７．誘電体層

Claims (12)

1. 半導体基板に凹部を形成する工程と、
   前記凹部の側壁に半導体レーザ素子から出射されるレーザ光を反射する光学反射面を形成する工程と、
   前記凹部の底面上に、前記凹部の底面と略垂直な方向における前記半導体レーザ素子の位置を決めるヒートシンク層を載置する工程と、
   前記ヒートシンク層の上に、導電性を有する拡散抑制層を形成する工程と、
   前記拡散抑制層上および光学反射面上に、ＡｕまたはＰｔからなる第１の金属薄膜を形成する工程と、
   前記第１の金属薄膜の上に、接合層を介して前記半導体レーザ素子を接合する工程とを有する
   ことを特徴とする半導体レーザ装置の製造方法。
2. 前記拡散抑制層を形成する工程の前に、
   前記凹部以外の領域に受光素子部で生成される電気信号を処理する信号処理回路部を形成する工程を有する
   ことを特徴とする請求項１に記載の半導体レーザ装置の製造方法。
3. 前記第１の金属薄膜を形成する工程では、前記信号処理回路部を前記第１の金属薄膜で覆う
   ことを特徴とする請求項２に記載の半導体レーザ装置の製造方法。
4. 前記信号処理回路部が形成された領域における前記第１の金属薄膜は、外部端子と接続されている
   ことを特徴とする請求項３に記載の半導体レーザ装置の製造方法。
5. 前記拡散抑制層は、前記ヒートシンク層および前記接合層と構造的に合金相を形成することなく、電気的にオーミック特性を有する元素からなる
   ことを特徴とする請求項１から４の何れかに記載の半導体レーザ装置の製造方法。
6. 前記接合層は、はんだからなり、
   前記ヒートシンク層は、Ａｕからなり、
   前記拡散抑制層は、ＴｉまたはＴｉＷからなるとともに、前記ヒートシンク層よりも薄い
   ことを特徴とする請求項１から５の何れかに記載の半導体レーザ装置の製造方法。
7. 前記ヒートシンク層を載置する工程の前に、
   前記凹部の底面上および前記光学反射面上にＳｉＮ層を形成する工程を有する
   ことを特徴とする請求項１から６の何れかに記載の半導体レーザ装置の製造方法。
8. 前記ＳｉＮ層を形成する工程の後であって、前記ヒートシンク層を載置する工程の前に、
   前記ＳｉＮ層の上に、ＴｉまたはＴｉＷからなる層と、ＡｕまたはＰｔからなる第２の金属薄膜とを順に堆積する工程を有する
   ことを特徴とする請求項７に記載の半導体レーザ装置の製造方法。
9. 前記第１の金属薄膜および前記第２の金属薄膜は、前記ヒートシンク層よりも薄い
   ことを特徴とする請求項８に記載の半導体レーザ装置の製造方法。
10. 前記光学反射面上における前記第１の金属薄膜は、接地されている
    ことを特徴とする請求項１から９の何れかに記載の半導体レーザ装置の製造方法。
11. 前記凹部以外の領域に対し、他の機器との信号の入出力のためのボンディングパッド部を形成する工程を有し、
    前記第１の金属薄膜を形成する工程では、前記ボンディングパッド部を前記第１の金属薄膜で覆う
    ことを特徴とする請求項１から１０の何れかに記載の半導体レーザ装置の製造方法。
12. 前記ボンディングパッド部が形成された領域における前記第１の金属薄膜は、外部端子と接続されている
    ことを特徴とする請求項１１に記載の半導体レーザ装置の製造方法。

Images