JP2006147754A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2006147754A JP2006147754A JP2004334222A JP2004334222A JP2006147754A JP 2006147754 A JP2006147754 A JP 2006147754A JP 2004334222 A JP2004334222 A JP 2004334222A JP 2004334222 A JP2004334222 A JP 2004334222A JP 2006147754 A JP2006147754 A JP 2006147754A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- opening
- gate electrode
- semiconductor device
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】ソース抵抗・ドレイン抵抗の低減、寄生容量の削減、優れた静特性と高周波特性の実現を可能とする半導体装置およびその製造方法を提供すること。
【解決手段】FET構造を有する半導体結晶1上に、ソース電極(WSi膜2の一方)、ドレイン電極(WSi膜2の他方)およびゲート電極5を具備する半導体装置において、前記ソース電極のゲート電極5に対向する側面(A、Bの一方)と前記ドレイン電極のゲート電極5に対向する側面(A、Bの他方)とに、それぞれ接する空隙4があり、空隙4のそれぞれとゲート電極5との間にはSiO2膜3が介在し、ゲート電極5が、半導体結晶1に形成されたリセス部分のソース側とドレイン側とに空隙6を残して、前記FET構造の障壁層と接することでゲートを形成することを特徴とする半導体装置を構成する。
【選択図】 図1
【解決手段】FET構造を有する半導体結晶1上に、ソース電極(WSi膜2の一方)、ドレイン電極(WSi膜2の他方)およびゲート電極5を具備する半導体装置において、前記ソース電極のゲート電極5に対向する側面(A、Bの一方)と前記ドレイン電極のゲート電極5に対向する側面(A、Bの他方)とに、それぞれ接する空隙4があり、空隙4のそれぞれとゲート電極5との間にはSiO2膜3が介在し、ゲート電極5が、半導体結晶1に形成されたリセス部分のソース側とドレイン側とに空隙6を残して、前記FET構造の障壁層と接することでゲートを形成することを特徴とする半導体装置を構成する。
【選択図】 図1
Description
本発明は半導体装置およびその製造方法に関する。
高周波特性が良好な電界効果型トランジスタ(FET)の電極形成方法の一つとして、下記非特許文献1に記載されているように、ゲート電極に接する空隙を設ける方法が知られている。このような、空隙に接する部分を有するゲート電極を形成する従来技術の一例を図7に示す。
図7は、空隙に接する部分を有するゲート電極を形成する従来技術を説明する断面図である。図において、まず、
(a)に示すように、FET構造を有する半導体結晶1のFET構造が形成されている側の表面に第一の絶縁膜102を堆積する。つぎに、
(b)に示すように、その上に第二の絶縁膜103を堆積する。つぎに、
(c)に示すように、さらにその上にレジスト104を塗布し、パターン露光、現像によってレジスト104に開口部を形成し、レジスト104の開口パタンをエッチングマスクとして、第二の絶縁膜103を等方的にエッチングする。ここで等方的エッチングとは、エッチングされる面に垂直な方向のみならず、平行な方向にもエッチングを進行させることによって、エッチングマスクで保護されている部分のエッチング対象物をもエッチングすることを意味する。つぎに、
(d)に示すように、レジスト104の開口部を経由して、RIE(反応性イオンエッチング)等によって、第一の絶縁膜102の異方性エッチングを行い、エッチングされる面に垂直な方向にのみ、エッチングを進行させる。つぎに、
(e)に示すように、レジスト104を除去した後に、第一の絶縁膜102の開口部を経由して、半導体結晶1をエッチングし、半導体結晶1にリセス部分(第一の絶縁膜102の下の凹部)を形成する。つぎに、
(f)に示すように、スパッタ法あるいは蒸着法による金属堆積とリフトオフ法とによって、第二の絶縁膜103の開口部とその上下部にゲート電極105を形成する。このようにすれば、半導体結晶1のリセス部分のソース側とドレイン側とに空隙を残して、半導体結晶1中のFET構造のゲートに接するゲート電極105を形成することができる。
(a)に示すように、FET構造を有する半導体結晶1のFET構造が形成されている側の表面に第一の絶縁膜102を堆積する。つぎに、
(b)に示すように、その上に第二の絶縁膜103を堆積する。つぎに、
(c)に示すように、さらにその上にレジスト104を塗布し、パターン露光、現像によってレジスト104に開口部を形成し、レジスト104の開口パタンをエッチングマスクとして、第二の絶縁膜103を等方的にエッチングする。ここで等方的エッチングとは、エッチングされる面に垂直な方向のみならず、平行な方向にもエッチングを進行させることによって、エッチングマスクで保護されている部分のエッチング対象物をもエッチングすることを意味する。つぎに、
(d)に示すように、レジスト104の開口部を経由して、RIE(反応性イオンエッチング)等によって、第一の絶縁膜102の異方性エッチングを行い、エッチングされる面に垂直な方向にのみ、エッチングを進行させる。つぎに、
(e)に示すように、レジスト104を除去した後に、第一の絶縁膜102の開口部を経由して、半導体結晶1をエッチングし、半導体結晶1にリセス部分(第一の絶縁膜102の下の凹部)を形成する。つぎに、
(f)に示すように、スパッタ法あるいは蒸着法による金属堆積とリフトオフ法とによって、第二の絶縁膜103の開口部とその上下部にゲート電極105を形成する。このようにすれば、半導体結晶1のリセス部分のソース側とドレイン側とに空隙を残して、半導体結晶1中のFET構造のゲートに接するゲート電極105を形成することができる。
尚、図示されていないが、ソース電極とドレイン電極とが、第一の絶縁膜102の両端部(図中、A、Bで示す)に、それぞれ、1対1で接している。
T.Enoki,H.Ito,K.Ikuta and Y.Ishii:Proc.Int.Conf.Indium Phosphide and Related Materials,1995,p.81.
図7の(f)に示した構造において、FETの静特性と高周波特性を向上させるには、ゲート長がゲート形成用絶縁膜の開口幅(図7においては第一の絶縁膜102の開口幅)で決定されることから、絶縁膜の開口幅を狭めることに加え、ソース、ドレインの各電極とゲート電極間距離がソース抵抗、ドレイン抵抗を決定することから、ソース、ドレイン各電極をゲートに近づけることが、必須となる。
しかしながら、ソース電極やドレイン電極がゲートに近接すると、寄生容量が増大してしまうという課題が生じる。寄生容量の低減には、ソース・ドレイン電極金属の厚さを薄くすることで、ゲート電極との結合容量を抑制することが、手段のひとつとなりうるが、この場合、電極金属の厚さが薄くなるため、電極部分の抵抗が増大することになり、結果として、ソース抵抗、ドレイン抵抗の低減効果が相殺されてしまうという課題が生じる。
また、高周波性能の決定要因としてみた際、ソース抵抗、ドレイン抵抗の低減と寄生容量の増大はトレードオフの関係になることから、従来の手法による、ソース、ドレインの各電極とゲート電極間距離の縮小では、結局、高周波性能の向上をはかることができないという重大な課題もあった。
本発明の目的は、上記の課題を解決し、ソース抵抗・ドレイン抵抗の低減、寄生容量の削減、優れた静特性と高周波特性の実現を可能とする半導体装置およびその製造方法を提供することである。
上記課題を解決するために、本願発明では、請求項1に記載のように、
電界効果型トランジスタ構造を有する半導体結晶上にソース電極、ドレイン電極およびゲート電極を具備する半導体装置において、前記ソース電極の前記ゲート電極に対向する側面に接する空隙があり、前記ドレイン電極の前記ゲート電極に対向する側面に接する空隙があり、該空隙のそれぞれと前記ゲート電極との間には第一の絶縁膜がそれぞれ介在し、前記ゲート電極が、前記半導体結晶に形成されたリセス部分のソース側とドレイン側とに空隙を残して、前記電界効果型トランジスタ構造の障壁層と接することでゲートを形成することを特徴とする半導体装置を構成する。
電界効果型トランジスタ構造を有する半導体結晶上にソース電極、ドレイン電極およびゲート電極を具備する半導体装置において、前記ソース電極の前記ゲート電極に対向する側面に接する空隙があり、前記ドレイン電極の前記ゲート電極に対向する側面に接する空隙があり、該空隙のそれぞれと前記ゲート電極との間には第一の絶縁膜がそれぞれ介在し、前記ゲート電極が、前記半導体結晶に形成されたリセス部分のソース側とドレイン側とに空隙を残して、前記電界効果型トランジスタ構造の障壁層と接することでゲートを形成することを特徴とする半導体装置を構成する。
また、本願発明では、請求項2に記載のように、
電界効果型トランジスタ構造を有する半導体結晶上にソース電極、ドレイン電極およびゲート電極を具備する半導体装置において、前記ソース電極の前記ゲート電極に対向する側面に接する空隙があり、前記ドレイン電極の前記ゲート電極に対向する側面に接する空隙があり、該空隙のそれぞれと前記ゲート電極との間には第一の絶縁膜と第二の絶縁膜とがそれぞれ介在し、前記ゲート電極が、前記半導体結晶に形成されたリセス部分のソース側とドレイン側とに空隙を残して形成された前記第二の絶縁膜の開口部を通じて前記電界効果型トランジスタ構造の障壁層と接することでゲートを形成することを特徴とする半導体装置を構成する。
電界効果型トランジスタ構造を有する半導体結晶上にソース電極、ドレイン電極およびゲート電極を具備する半導体装置において、前記ソース電極の前記ゲート電極に対向する側面に接する空隙があり、前記ドレイン電極の前記ゲート電極に対向する側面に接する空隙があり、該空隙のそれぞれと前記ゲート電極との間には第一の絶縁膜と第二の絶縁膜とがそれぞれ介在し、前記ゲート電極が、前記半導体結晶に形成されたリセス部分のソース側とドレイン側とに空隙を残して形成された前記第二の絶縁膜の開口部を通じて前記電界効果型トランジスタ構造の障壁層と接することでゲートを形成することを特徴とする半導体装置を構成する。
また、本願発明では、請求項3に記載のように、
前記半導体結晶に形成されたリセス部分において、ドレイン側に残された空隙がソース側に残された空隙よりも大きいことを特徴とする請求項1または2に記載の半導体装置を構成する。
前記半導体結晶に形成されたリセス部分において、ドレイン側に残された空隙がソース側に残された空隙よりも大きいことを特徴とする請求項1または2に記載の半導体装置を構成する。
また、本願発明では、請求項4に記載のように、
前記ソース電極およびゲート電極の構成材料が、WSiN、WSi、WN、Wのいずれかであることを特徴とする請求項1、2または3に記載の半導体装置を構成する。
前記ソース電極およびゲート電極の構成材料が、WSiN、WSi、WN、Wのいずれかであることを特徴とする請求項1、2または3に記載の半導体装置を構成する。
また、本願発明では、請求項5に記載のように、
前記第一または第二の絶縁膜の構成材料が、SiO2、ベンゾシクロブテンのいずれかであることを特徴とする請求項1、2または3に記載の半導体装置を構成する。
前記第一または第二の絶縁膜の構成材料が、SiO2、ベンゾシクロブテンのいずれかであることを特徴とする請求項1、2または3に記載の半導体装置を構成する。
また、本願発明では、請求項6に記載のように、
電界効果型トランジスタ構造を有する半導体結晶上にソース電極、ドレイン電極およびゲート電極を具備する半導体装置を製造する半導体装置の製造方法において、前記半導体結晶の前記電界効果型トランジスタ構造が形成されている側の表面に金属膜とエッチングマスク用絶縁膜とをこの順序で堆積し、つぎに、エッチングによって、前記エッチングマスク用絶縁膜に開口部を形成し、前記エッチングマスク用絶縁膜の開口パタンをエッチングマスクとして前記金属膜をエッチングすることによって、前記金属膜を2部分に分け、該2部分の一方をソース電極とし他方をドレイン電極とし、つぎに、前記開口部を含めて前記エッチングマスク用絶縁膜上に第一の絶縁膜を形成して、前記金属膜の2部分の互いに向き合う側面と前記第一の絶縁膜との間に空隙を残し、つぎに、エッチングによって、前記エッチングマスク用絶縁膜の開口部内に存在する前記第一の絶縁膜に開口部を形成し、つぎに、前記第一の絶縁膜の開口パタンをエッチングマスクとして、前記半導体結晶をリセスエッチしてリセス部分を形成し、つぎに、前記第一の絶縁膜の開口部と該開口部の上下部とにゲート電極を形成し、前記ゲート電極が、前記リセス部分のソース側とドレイン側とに空隙を残して、前記電界効果型トランジスタ構造の障壁層と接する構造を構成することを特徴とする半導体装置の製造方法を構成する。
電界効果型トランジスタ構造を有する半導体結晶上にソース電極、ドレイン電極およびゲート電極を具備する半導体装置を製造する半導体装置の製造方法において、前記半導体結晶の前記電界効果型トランジスタ構造が形成されている側の表面に金属膜とエッチングマスク用絶縁膜とをこの順序で堆積し、つぎに、エッチングによって、前記エッチングマスク用絶縁膜に開口部を形成し、前記エッチングマスク用絶縁膜の開口パタンをエッチングマスクとして前記金属膜をエッチングすることによって、前記金属膜を2部分に分け、該2部分の一方をソース電極とし他方をドレイン電極とし、つぎに、前記開口部を含めて前記エッチングマスク用絶縁膜上に第一の絶縁膜を形成して、前記金属膜の2部分の互いに向き合う側面と前記第一の絶縁膜との間に空隙を残し、つぎに、エッチングによって、前記エッチングマスク用絶縁膜の開口部内に存在する前記第一の絶縁膜に開口部を形成し、つぎに、前記第一の絶縁膜の開口パタンをエッチングマスクとして、前記半導体結晶をリセスエッチしてリセス部分を形成し、つぎに、前記第一の絶縁膜の開口部と該開口部の上下部とにゲート電極を形成し、前記ゲート電極が、前記リセス部分のソース側とドレイン側とに空隙を残して、前記電界効果型トランジスタ構造の障壁層と接する構造を構成することを特徴とする半導体装置の製造方法を構成する。
また、本願発明では、請求項7に記載のように、
電界効果型トランジスタ構造を有する半導体結晶上にソース電極、ドレイン電極およびゲート電極を具備する半導体装置を製造する半導体装置の製造方法において、前記半導体結晶の前記電界効果型トランジスタ構造が形成されている側の表面に金属膜とエッチングマスク用絶縁膜とをこの順序で堆積し、つぎに、エッチングによって、前記エッチングマスク用絶縁膜に開口部を形成し、前記エッチングマスク用絶縁膜の開口パタンをエッチングマスクとして前記金属膜をエッチングすることによって、前記金属膜を2部分に分け、該2部分の一方をソース電極とし他方をドレイン電極とし、つぎに、前記開口部を含めて前記エッチングマスク用絶縁膜上に第一の絶縁膜を形成して、前記金属膜の2部分の互いに向き合う側面と前記第一の絶縁膜との間に空隙を残し、つぎに、エッチングによって、前記エッチングマスク用絶縁膜の開口部内に存在する前記第一の絶縁膜に開口部を形成し、つぎに、前記第一の絶縁膜の開口パタンをエッチングマスクとして、前記半導体結晶をリセスエッチしてリセス部分を形成し、つぎに、前記第一の絶縁膜の開口部を含めて前記第一の絶縁膜上に第二の絶縁膜を形成し、前記リセス部分のソース側とドレイン側とに空隙が残る構造を構成し、つぎに、エッチングによって、前記第一の絶縁膜の開口部に存在する前記第二の絶縁膜に開口部を形成し、つぎに、前記第二の絶縁膜の開口部と該開口部の上部とにゲート電極を形成し、前記ゲート電極が前記第二の絶縁膜の開口部を通じて前記電界効果型トランジスタ構造の障壁層と接する構造を構成することを特徴とする半導体装置の製造方法を構成する。
電界効果型トランジスタ構造を有する半導体結晶上にソース電極、ドレイン電極およびゲート電極を具備する半導体装置を製造する半導体装置の製造方法において、前記半導体結晶の前記電界効果型トランジスタ構造が形成されている側の表面に金属膜とエッチングマスク用絶縁膜とをこの順序で堆積し、つぎに、エッチングによって、前記エッチングマスク用絶縁膜に開口部を形成し、前記エッチングマスク用絶縁膜の開口パタンをエッチングマスクとして前記金属膜をエッチングすることによって、前記金属膜を2部分に分け、該2部分の一方をソース電極とし他方をドレイン電極とし、つぎに、前記開口部を含めて前記エッチングマスク用絶縁膜上に第一の絶縁膜を形成して、前記金属膜の2部分の互いに向き合う側面と前記第一の絶縁膜との間に空隙を残し、つぎに、エッチングによって、前記エッチングマスク用絶縁膜の開口部内に存在する前記第一の絶縁膜に開口部を形成し、つぎに、前記第一の絶縁膜の開口パタンをエッチングマスクとして、前記半導体結晶をリセスエッチしてリセス部分を形成し、つぎに、前記第一の絶縁膜の開口部を含めて前記第一の絶縁膜上に第二の絶縁膜を形成し、前記リセス部分のソース側とドレイン側とに空隙が残る構造を構成し、つぎに、エッチングによって、前記第一の絶縁膜の開口部に存在する前記第二の絶縁膜に開口部を形成し、つぎに、前記第二の絶縁膜の開口部と該開口部の上部とにゲート電極を形成し、前記ゲート電極が前記第二の絶縁膜の開口部を通じて前記電界効果型トランジスタ構造の障壁層と接する構造を構成することを特徴とする半導体装置の製造方法を構成する。
また、本願発明では、請求項8に記載のように、
前記第一または第二の絶縁膜の構成材料が、SiO2、ベンゾシクロブテンのいずれかであることを特徴とする請求項6または7に記載の半導体装置の製造方法を構成する。
前記第一または第二の絶縁膜の構成材料が、SiO2、ベンゾシクロブテンのいずれかであることを特徴とする請求項6または7に記載の半導体装置の製造方法を構成する。
また、本願発明では、請求項9に記載のように、
前記金属膜の構成材料が、WSiN、WSi、WN、Wのいずれかであることを特徴とする請求項6または7に記載の半導体装置の製造方法を構成する。
前記金属膜の構成材料が、WSiN、WSi、WN、Wのいずれかであることを特徴とする請求項6または7に記載の半導体装置の製造方法を構成する。
本発明の実施により、ソース抵抗・ドレイン抵抗の低減、寄生容量の削減、優れた静特性と高周波特性の実現を可能とする半導体装置およびその製造方法を提供することができる。
以下、図面を用いて、本発明を実施するための最良の形態について詳細に説明する。
(実施の形態1)
図1は、本発明に係る半導体装置の一例を説明する断面図である。
図1は、本発明に係る半導体装置の一例を説明する断面図である。
図1において、1はFET構造を有する半導体結晶であり、該FET構造が構成されている側の半導体結晶1の表面には、厚さ800ÅのWSi薄膜2が形成され、WSi薄膜2は左右2部分に分かれ、一方がソース電極、他方がドレイン電極となっている。
WSi薄膜2の左右2部分の間および上面には、第一の絶縁膜であるSiO2膜3が、WSi薄膜2の左右2部分の相対向する側面(図1中、A、Bで示す)に接する空隙4を残して形成され、WSi薄膜2の左右2部分の間にあるSiO2膜3には開口部が形成され、その開口部を満たすゲート電極5が、半導体結晶1に形成されたリセス部分のソース側とドレイン側とに空隙6を残して、半導体結晶1中のFET構造のゲートに接している。ここで、「半導体結晶1に形成されたリセス部分」は、半導体結晶1を等方的にエッチングすることにより形成された凹部(図中、空隙6に相当する)を意味する。
本発明に係る半導体装置の特徴として、WSi薄膜2の左右2部分(ソース電極とドレイン電極)の、ゲート電極5に対向する側面(図1中、A、Bで示す)に接する空隙4があり、空隙4とゲート電極5との間には第一の絶縁膜であるSiO2膜3が介在している。
また、ゲート電極5は、図7の(f)に示した従来例と同様に、半導体結晶1に形成されたリセス部分のソース側とドレイン側とに空隙6を残して、半導体結晶1中のFET構造のゲートに接している。
WSi薄膜2の厚さは800Åであり、WSi薄膜2の左右2部分の対向する側面(図中、A、Bで示す)間の距離は0.4μmであり、半導体結晶1のリセス部分の幅は、SiO2膜3の開口部の幅も合わせて、約0.3μmである。また、WSi薄膜2の左右2部分の間および上面に形成されたSiO2膜3の厚さはWSi薄膜2と同程度の厚さである。また、ゲート幅を定めるSiO2膜3の開口幅は0.1μmである。
図4は、FET構造を有する半導体結晶1の構成の一例を示す断面図である。図に示したように、この半導体結晶は、半導体基板11上に、バッファ層12、チャネル層13、キャリア供給層14、障壁層15、リセスエッチング停止層16、キャップ層17を、この順序で堆積して構成される。リセスエッチング停止層16は、リセスエッチに用いられるエッチャントにはエッチされない材料で構成されているので、リセスエッチはこの層よりも先へは進行せず、その結果として、図1に示したような形状のリセス部分が形成される。
本実施の形態においては、本発明に係る半導体装置の特徴として、WSi薄膜2の左右2部分(ソース電極とドレイン電極)とゲート電極5と間には空隙4が介在している。一般に、空隙は、誘電体として望みうる最低の誘電率を持っており、ソース電極とドレイン電極であるWSi薄膜2がゲート電極5と間に空隙4を介在させていることによって、従来例(このような空隙が存在しない)に比べて、大幅な電極間寄生容量の低下が起こるので、これを利用して、WSi薄膜2の厚さを増してソース抵抗・ドレイン抵抗を低減させたり、電極間の寄生容量を削減したりして、優れた静特性と高周波特性を実現させることができる。
尚、本実施の形態の半導体装置を製造する方法については、後述の実施の形態4において説明する。
(実施の形態2)
図2は、本発明に係る半導体装置の他の例を説明する断面図である。
図2は、本発明に係る半導体装置の他の例を説明する断面図である。
図2において、図1に示した実施の形態1と同じものについては同一の符号を付し、形状が異なるもの以外については、その説明を省略する。
本実施の形態が実施の形態1と異なる点は、ゲート電極5と第一の絶縁膜であるSiO2膜3との間、および、半導体結晶1のエッチされた部分におけるゲート電極5の周囲に厚さ約300Åの第二の絶縁膜であるベンゾシクロブテン膜(BCB膜)7が存在することにある。これによって、空隙4とゲート電極5との間には第一の絶縁膜であるSiO2膜3と第二の絶縁膜であるBCB膜7とが介在し、ゲート電極5は、半導体結晶1に形成されたリセス部分のソース側とドレイン側とに空隙6を残して形成された第二の絶縁膜であるBCB膜7の開口部を通じて半導体結晶1中のFET構造のゲートに接している。
ゲート幅を定めるBCB膜7の開口幅は10nmである。
本実施の形態においても、空隙4が存在しているので、実施の形態1と同様に、本発明の効果、すなわち、ソース抵抗・ドレイン抵抗を低減させたり、電極間の寄生容量を削減したりして、優れた静特性と高周波特性を実現させる効果が現われる。
尚、本実施の形態の半導体装置を製造する方法については、後述の実施の形態5において説明する。
(実施の形態3)
図3は、本発明に係る半導体装置のさらに他の例を説明する断面図である。
図3は、本発明に係る半導体装置のさらに他の例を説明する断面図である。
図3において、図2に示した実施の形態2と同じものについては同一の符号を付し、形状が異なるもの以外については、その説明を省略する。
本実施の形態が実施の形態2と異なる点は、ゲート電極5を中心にして見たときに、リセス部分が非対称に形成されている点である。この場合に、図2においては、同じ幅であった空隙6が、短い幅の空隙8と長い幅の空隙9とになっている。短い幅の空隙8をソース側とし、長い幅の空隙9をドレイン側とすることによって、半導体結晶1中のFETの素子耐圧を確保することができる。この場合に、当然、ドレイン側に残された空隙9がソース側に残された空隙8よりも大きくなる。
尚、本実施の形態の半導体装置を製造する方法については、後述の実施の形態5において説明する。
尚、実施の形態1においても、上記の空隙6を、本実施の形態と同様に非対称にすることによって、本実施の形態と同様の効果が現われる。
(実施の形態4)
図5は、本発明に係る半導体装置の製造方法の一例を説明する断面図である。本実施の形態によって、実施の形態1の半導体装置を製造することができる。
図5は、本発明に係る半導体装置の製造方法の一例を説明する断面図である。本実施の形態によって、実施の形態1の半導体装置を製造することができる。
図5において、まず、
(a)に示すように、FET構造を有する半導体結晶1のFET構造が形成されている側の表面に金属膜21、エッチングマスク用絶縁膜22をこの順序で堆積する。つぎに、
(b)に示すように、エッチングによって、エッチングマスク用絶縁膜22に開口部を形成し、エッチングマスク用絶縁膜22の開口パタンをエッチングマスクとして、金属膜21を等方的にエッチングする。ここで、等方的エッチングとは、エッチングされる面に垂直な方向のみならず、平行な方向にもエッチングを進行させることによって、エッチングマスクで保護されている部分のエッチング対象物をもエッチングすることを意味する。このエッチングにより、金属膜21は2部分に分かれ、一方はソース電極となり、他方はドレイン電極となる。つぎに、
(c)に示すように、その開口部を含めてエッチングマスク用絶縁膜22上に、例えば気相堆積法を用いて、第一の絶縁膜23を形成し、金属膜21の2部分の対向する側面(図5中、A、Bで示す)と第一の絶縁膜23との間には空隙4が残るようにする。金属膜21には、リセス部分(リセスエッチによって形成された凹部、図中、空隙4に相当する)が形成されているので、このような空隙4を残して、第一の絶縁膜23を形成することができる。つぎに、
(d)に示すように、エッチングによって、エッチングマスク用絶縁膜22の開口部内に存在する第一の絶縁膜23に開口部を形成する。つぎに、
(e)に示すように、第一の絶縁膜23の開口パタンをエッチングマスクとして、半導体結晶1の表面部分をリセスエッチし、リセス部分(リセスエッチによって生じる凹部、図中、Cで示す)を形成する。半導体結晶1中にはリセスエッチング停止層16が存在するので、リセスエッチはこの層よりも先(図中、下方向)へは進行せず、その結果として、図に示したような形状のリセス部分(C)が形成される。つぎに、
(f)に示すように、スパッタ法あるいは蒸着法による金属堆積とリフトオフ法とによって、第一の絶縁膜23の開口部と該開口部の上下部とにゲート電極5を形成する。ゲート電極5は、半導体結晶1のリセス部分(C)に空隙6を残して形成され、半導体結晶1中のFET構造の障壁層に接している。
(a)に示すように、FET構造を有する半導体結晶1のFET構造が形成されている側の表面に金属膜21、エッチングマスク用絶縁膜22をこの順序で堆積する。つぎに、
(b)に示すように、エッチングによって、エッチングマスク用絶縁膜22に開口部を形成し、エッチングマスク用絶縁膜22の開口パタンをエッチングマスクとして、金属膜21を等方的にエッチングする。ここで、等方的エッチングとは、エッチングされる面に垂直な方向のみならず、平行な方向にもエッチングを進行させることによって、エッチングマスクで保護されている部分のエッチング対象物をもエッチングすることを意味する。このエッチングにより、金属膜21は2部分に分かれ、一方はソース電極となり、他方はドレイン電極となる。つぎに、
(c)に示すように、その開口部を含めてエッチングマスク用絶縁膜22上に、例えば気相堆積法を用いて、第一の絶縁膜23を形成し、金属膜21の2部分の対向する側面(図5中、A、Bで示す)と第一の絶縁膜23との間には空隙4が残るようにする。金属膜21には、リセス部分(リセスエッチによって形成された凹部、図中、空隙4に相当する)が形成されているので、このような空隙4を残して、第一の絶縁膜23を形成することができる。つぎに、
(d)に示すように、エッチングによって、エッチングマスク用絶縁膜22の開口部内に存在する第一の絶縁膜23に開口部を形成する。つぎに、
(e)に示すように、第一の絶縁膜23の開口パタンをエッチングマスクとして、半導体結晶1の表面部分をリセスエッチし、リセス部分(リセスエッチによって生じる凹部、図中、Cで示す)を形成する。半導体結晶1中にはリセスエッチング停止層16が存在するので、リセスエッチはこの層よりも先(図中、下方向)へは進行せず、その結果として、図に示したような形状のリセス部分(C)が形成される。つぎに、
(f)に示すように、スパッタ法あるいは蒸着法による金属堆積とリフトオフ法とによって、第一の絶縁膜23の開口部と該開口部の上下部とにゲート電極5を形成する。ゲート電極5は、半導体結晶1のリセス部分(C)に空隙6を残して形成され、半導体結晶1中のFET構造の障壁層に接している。
以上に説明したように、ソース電極のゲート電極5に対向する側面とドレイン電極のゲート電極5に対向する側面(A、B)に接する空隙4があり、空隙4とゲート電極5との間には第一の絶縁膜23が介在し、ゲート電極5は、半導体結晶1に形成されたリセス部分のソース側とドレイン側とに空隙6を残して、半導体結晶1中のFET構造の障壁層と接している半導体装置を製造することができる。
例えば、金属膜21の材料としてWSiを用い、エッチングマスク用絶縁膜22の構成材料および第一の絶縁膜23の構成材料として、ともにSiO2を用いることによって、図1に示した構成を有する半導体装置、すなわち、実施の形態1の半導体装置を製造することができる。このとき、図1のSiO2膜3は、図5のエッチングマスク用絶縁膜22と第一の絶縁膜23とを合わせたものとなっている。
(実施の形態5)
図6は、本発明に係る半導体装置の製造方法の他の例を説明する断面図である。本実施の形態によって、実施の形態2、3の半導体装置を製造することができる。
図6は、本発明に係る半導体装置の製造方法の他の例を説明する断面図である。本実施の形態によって、実施の形態2、3の半導体装置を製造することができる。
本実施の形態は、図5の(e)に示した段階までは、実施の形態4と同じであるので、その段階までの説明を省略し、図5の(e)を図6の(a)として再記する。この段階のつぎに、
(b)に示すように、その開口部を含めて第一の絶縁膜23上に、例えば気相堆積法を用いて、第二の絶縁膜24を形成し、半導体結晶1のリセス部分のソース側とドレイン側(C)に空隙6が残るようにする。つぎに、
(c)に示すように、エッチングによって、第一の絶縁膜23の開口部に存在する第二の絶縁膜24に開口部を形成する。つぎに、
(d)に示すように、スパッタ法あるいは蒸着法による金属堆積とリフトオフ法とによって、第二の絶縁膜24の開口部と該開口部の上部とにゲート電極5を形成し、ゲート電極5は第二の絶縁膜24の開口部を通じて半導体結晶1中のFET構造の障壁層と接しているようにする。
(b)に示すように、その開口部を含めて第一の絶縁膜23上に、例えば気相堆積法を用いて、第二の絶縁膜24を形成し、半導体結晶1のリセス部分のソース側とドレイン側(C)に空隙6が残るようにする。つぎに、
(c)に示すように、エッチングによって、第一の絶縁膜23の開口部に存在する第二の絶縁膜24に開口部を形成する。つぎに、
(d)に示すように、スパッタ法あるいは蒸着法による金属堆積とリフトオフ法とによって、第二の絶縁膜24の開口部と該開口部の上部とにゲート電極5を形成し、ゲート電極5は第二の絶縁膜24の開口部を通じて半導体結晶1中のFET構造の障壁層と接しているようにする。
以上に説明したように、本実施の形態によって、ソース電極のゲート電極5に対向する側面と、ドレイン電極のゲート電極5に対向する側面(図6中、A、Bで示す)に接する空隙4があり、空隙4とゲート電極5との間には第一の絶縁膜23と第二の絶縁膜24とが介在し、ゲート電極5は、半導体結晶1のリセス部分のソース側とドレイン側とに空隙6を残して形成された第二の絶縁膜24の開口部を通じて半導体結晶1中のFET構造の障壁層と接している半導体装置を製造することができる。
例えば、金属膜21の材料としてWSiを用い、エッチングマスク用絶縁膜22の材料および第一の絶縁膜23の材料として、ともにSiO2を用い、第二の絶縁膜24の材料としてベンゾシクロブテン(BCB)を用いることによって、図2に示した構成を有する半導体装置、すなわち、実施の形態2の半導体装置を製造することができる。このとき、図2のSiO2膜3は、図6のエッチングマスク用絶縁膜22と第一の絶縁膜23とを合わせたものとなっている。また、この場合の製造方法において、図5の(d)に示した段階から図6の(a)に示した段階に移る際のリセスエッチを、公知の方法により、非対称に行うことで、図3に示した構成を有する半導体装置、すなわち、実施の形態3の半導体装置を製造することができる。
本発明に係る半導体装置が、上記実施の形態1〜3に例示した構造を有することで、FET構造を真上から見た際に、ゲート電極とソース電極・ドレイン電極の重なりもなく、ゲート電極の、笠状の広がり部分の周囲(ソース、ドレイン各電極のゲート電極寄り部分、リセス部分内部)に空隙があるため、寄生ゲート容量の増大も避けることができる。このように、空隙を確保することで、寄生容量の増加を気にすることなく、ソース、ドレイン各電極とゲート電極とを接近させることができ、結果としてソース抵抗、ドレイン抵抗の低減が可能となる。
特に、実施の形態2では、第二の絶縁膜24を堆積する際、半導体結晶1に形成されたリセス部分のソース側とドレイン側とに空隙6も確保し、第二の絶縁膜24にゲート電極堆積用の開口部を形成することで、ゲート電極用金属の堆積時の横方向への堆積拡がりに伴う出来上がりゲート長増加の抑制の効果も合わせて得られるものである。
また、一般には、ソース、ドレイン各電極がゲートに近づくと、ソース抵抗、ドレイン抵抗の低減が実現できるものの、素子耐圧の低下という問題が生じるが、実施の形態3では、リセス部分を非対称にすることで、素子耐圧の確保が可能な構造となっている。
以上に示した実施の形態1〜5は本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。従って、上記実施の形態1〜5に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
例えば、上記実施の形態1〜3では、金属膜21の構成材料としてWSiを用いたが、実施の形態1〜5における金属膜の構成材料として、WSiを含めて、WSiN、WN、W、Ti、Ptといった金属一般を用いることが可能である。例えば、WSiNを用いた場合、WSiを用いた場合よりも、エッチングによる加工が容易になり、Wや、Tiを用いた場合には、抵抗率がWSiに比べて低いことから、さらなるソース抵抗、ドレイン抵抗の低減が期待できる。
また、上記金属膜の厚さ、開口部分の大きさについては、本発明に起因する制限は生じないため、実際の半導体装置における所望の出来上がりソース、ドレイン抵抗を勘案の上、金属膜材質の抵抗率と半導体の抵抗率とから設計を行えばよい。
また、上記実施の形態1〜3においては、絶縁膜として、SiO2膜3、BCB膜7のいずれかを用いたが、SiO2膜3を一般に第一の絶縁膜とし、BCB膜7を一般に第二の絶縁膜としたとき、上記実施の形態1〜3の場合を含めて、実施の形態1〜5における第一または第二の絶縁膜の構成材料として、SiO2、BCB(ベンゾシクロブテン)、SiN、ポリイミド、その他の低誘電率材料のいずれかを用いることも可能である。例えば、BCBを用いた場合、BCBの比誘電率はSiO2やSiNに比べ低いため、さらなるゲート寄生容量の低減が期待できる。
また、リセス部分内の空隙6と金属膜21(実施の形態1〜3においてはWSi膜2)横の空隙4とは、図1〜3に見られるように接していてもよいし、図5、6に見られるように離れていてもよい。図1〜3に示したように空隙がお互いに接している場合には、離れている場合よりもさらなる寄生容量の低減が期待でき、接しているか否かにかかわらず、本発明の効果を得ることができる。
尚、ゲート電極5の形成位置は第一の絶縁膜23(実施の形態1においてはSiO2膜3)あるいは第二の絶縁膜24(実施の形態2、3においてはBCB膜7)に形成する開口部の位置で決定されるが、その位置は任意である。すなわち、FET構造を対象にするのであれば、これらの開口部の中心を金属膜21(実施の形態1〜3においてはWSi膜2)の開口部の中心に一致させればよく、ソース側にゲートをずらした構造を得るのであれば、これらの開口部を適宜、ソース側に偏らせた位置に設ければよい。
また、ゲート寸法については、その寸法が、実施の形態1、4におけるように、第一の絶縁膜23(実施の形態1においてはSiO2膜3)の開口幅で定まる場合についてはその開口幅を、実施の形態1におけるように、0.1μmとし、また、ゲート寸法が、実施の形態2、3、5におけるように、第二の絶縁膜24(実施の形態2、3においてはBCB膜7)の開口幅で定まる場合についてはその開口幅を、実施の形態2、3におけるように、10nmとしてよいが、本発明における絶縁膜の開口幅への制限はなく、開口幅の制限は露光方法等によるレジストヘの開ロパタン形成の精度・限界、あるいは絶縁膜の加工方法による開口寸法の精度・限界によって決定される。
また、FET構造を有する半導体結晶の構造としては、図4に例示したように、公知のものであってよい。
1:FET構造を有する半導体結晶、2:WSi膜、3:SiO2膜、4:空隙、5:ゲート電極、6:空隙、7:BCB膜、8、9:空隙、11:半導体基板、12:バッファ層、13:チャネル層、14:キャリア供給層、15:障壁層、16:リセスエッチング停止層、17:キャップ層、21:金属膜、22:エッチングマスク用絶縁膜、23:第一の絶縁膜、24:第二の絶縁膜、102:第一の絶縁膜、103:第二の絶縁膜、104:レジスト、105:ゲート電極。
Claims (9)
- 電界効果型トランジスタ構造を有する半導体結晶上にソース電極、ドレイン電極およびゲート電極を具備する半導体装置において、
前記ソース電極の前記ゲート電極に対向する側面に接する空隙があり、前記ドレイン電極の前記ゲート電極に対向する側面に接する空隙があり、該空隙のそれぞれと前記ゲート電極との間には第一の絶縁膜がそれぞれ介在し、前記ゲート電極が、前記半導体結晶に形成されたリセス部分のソース側とドレイン側とに空隙を残して、前記電界効果型トランジスタ構造の障壁層と接することでゲートを形成することを特徴とする半導体装置。 - 電界効果型トランジスタ構造を有する半導体結晶上にソース電極、ドレイン電極およびゲート電極を具備する半導体装置において、
前記ソース電極の前記ゲート電極に対向する側面に接する空隙があり、前記ドレイン電極の前記ゲート電極に対向する側面に接する空隙があり、該空隙のそれぞれと前記ゲート電極との間には第一の絶縁膜と第二の絶縁膜とがそれぞれ介在し、前記ゲート電極が、前記半導体結晶に形成されたリセス部分のソース側とドレイン側とに空隙を残して形成された前記第二の絶縁膜の開口部を通じて前記電界効果型トランジスタ構造の障壁層と接することでゲートを形成することを特徴とする半導体装置。 - 前記半導体結晶に形成されたリセス部分において、ドレイン側に残された空隙がソース側に残された空隙よりも大きいことを特徴とする請求項1または2に記載の半導体装置。
- 前記ソース電極およびゲート電極の構成材料が、WSiN、WSi、WN、Wのいずれかであることを特徴とする請求項1、2または3に記載の半導体装置。
- 前記第一または第二の絶縁膜の構成材料が、SiO2、ベンゾシクロブテンのいずれかであることを特徴とする請求項1、2または3に記載の半導体装置。
- 電界効果型トランジスタ構造を有する半導体結晶上にソース電極、ドレイン電極およびゲート電極を具備する半導体装置を製造する半導体装置の製造方法において、
前記半導体結晶の前記電界効果型トランジスタ構造が形成されている側の表面に金属膜とエッチングマスク用絶縁膜とをこの順序で堆積し、つぎに、
エッチングによって、前記エッチングマスク用絶縁膜に開口部を形成し、前記エッチングマスク用絶縁膜の開口パタンをエッチングマスクとして前記金属膜をエッチングすることによって、前記金属膜を2部分に分け、該2部分の一方をソース電極とし他方をドレイン電極とし、つぎに、
前記開口部を含めて前記エッチングマスク用絶縁膜上に第一の絶縁膜を形成して、前記金属膜の2部分の互いに向き合う側面と前記第一の絶縁膜との間に空隙を残し、つぎに、
エッチングによって、前記エッチングマスク用絶縁膜の開口部内に存在する前記第一の絶縁膜に開口部を形成し、つぎに、
前記第一の絶縁膜の開口パタンをエッチングマスクとして、前記半導体結晶をリセスエッチしてリセス部分を形成し、つぎに、
前記第一の絶縁膜の開口部と該開口部の上下部とにゲート電極を形成し、前記ゲート電極が、前記リセス部分のソース側とドレイン側とに空隙を残して、前記電界効果型トランジスタ構造の障壁層と接する構造を構成することを特徴とする半導体装置の製造方法。 - 電界効果型トランジスタ構造を有する半導体結晶上にソース電極、ドレイン電極およびゲート電極を具備する半導体装置を製造する半導体装置の製造方法において、
前記半導体結晶の前記電界効果型トランジスタ構造が形成されている側の表面に金属膜とエッチングマスク用絶縁膜とをこの順序で堆積し、つぎに、
エッチングによって、前記エッチングマスク用絶縁膜に開口部を形成し、前記エッチングマスク用絶縁膜の開口パタンをエッチングマスクとして前記金属膜をエッチングすることによって、前記金属膜を2部分に分け、該2部分の一方をソース電極とし他方をドレイン電極とし、つぎに、
前記開口部を含めて前記エッチングマスク用絶縁膜上に第一の絶縁膜を形成して、前記金属膜の2部分の互いに向き合う側面と前記第一の絶縁膜との間に空隙を残し、つぎに、
エッチングによって、前記エッチングマスク用絶縁膜の開口部内に存在する前記第一の絶縁膜に開口部を形成し、つぎに、
前記第一の絶縁膜の開口パタンをエッチングマスクとして、前記半導体結晶をリセスエッチしてリセス部分を形成し、つぎに、
前記第一の絶縁膜の開口部を含めて前記第一の絶縁膜上に第二の絶縁膜を形成し、前記リセス部分のソース側とドレイン側とに空隙が残る構造を構成し、つぎに、
エッチングによって、前記第一の絶縁膜の開口部に存在する前記第二の絶縁膜に開口部を形成し、つぎに、
前記第二の絶縁膜の開口部と該開口部の上部とにゲート電極を形成し、前記ゲート電極が前記第二の絶縁膜の開口部を通じて前記電界効果型トランジスタ構造の障壁層と接する構造を構成することを特徴とする半導体装置の製造方法。 - 前記金属膜の構成材料が、WSiN、WSi、WN、Wのいずれかであることを特徴とする請求項6または7に記載の半導体装置の製造方法。
- 前記第一または第二の絶縁膜の構成材料が、SiO2、ベンゾシクロブテンのいずれかであることを特徴とする請求項6または7に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004334222A JP2006147754A (ja) | 2004-11-18 | 2004-11-18 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004334222A JP2006147754A (ja) | 2004-11-18 | 2004-11-18 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006147754A true JP2006147754A (ja) | 2006-06-08 |
Family
ID=36627105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004334222A Pending JP2006147754A (ja) | 2004-11-18 | 2004-11-18 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006147754A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2065925A1 (en) * | 2006-09-20 | 2009-06-03 | Fujitsu Limited | Field-effect transistor |
JP2018182057A (ja) * | 2017-04-13 | 2018-11-15 | 日本電信電話株式会社 | 半導体装置 |
-
2004
- 2004-11-18 JP JP2004334222A patent/JP2006147754A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2065925A1 (en) * | 2006-09-20 | 2009-06-03 | Fujitsu Limited | Field-effect transistor |
EP2065925A4 (en) * | 2006-09-20 | 2009-09-02 | Fujitsu Ltd | FIELD EFFECT TRANSISTOR |
US8969919B2 (en) | 2006-09-20 | 2015-03-03 | Fujitsu Limited | Field-effect transistor |
JP2018182057A (ja) * | 2017-04-13 | 2018-11-15 | 日本電信電話株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7524725B2 (en) | Vertical transistor of semiconductor device and method for forming the same | |
US6461902B1 (en) | RF LDMOS on partial SOI substrate | |
US7902572B2 (en) | Field effect transistor and method for manufacturing the same | |
JP4902131B2 (ja) | 半導体装置およびその製造方法 | |
US20070287255A1 (en) | Protection of three dimensional transistor structures during gate stack etch | |
US20090014795A1 (en) | Substrate for field effect transistor, field effect transistor and method for production thereof | |
WO2015096683A1 (zh) | 一种半导体器件及其制造方法 | |
JP2002270835A (ja) | ゲート誘電体の製造方法及び半導体ゲート | |
US20190019897A1 (en) | Field effect transistor and manufacturing method thereof | |
JP2002270850A (ja) | 二重ゲート電界効果トランジスタ | |
JP2007510308A (ja) | 二重ゲートトランジスタ半導体製造プロセス用の限定スペーサ | |
KR100876778B1 (ko) | 반도체 소자 및 그의 형성 방법 | |
KR102293486B1 (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
JP4768996B2 (ja) | 電界効果型トランジスタとその製造方法 | |
JP4606940B2 (ja) | 半導体装置およびその製造方法 | |
KR20040002204A (ko) | 반도체 소자 및 그 제조 방법 | |
JP2006147754A (ja) | 半導体装置およびその製造方法 | |
KR101194919B1 (ko) | 반도체 소자 및 그 형성 방법 | |
JP6131781B2 (ja) | 薄膜トランジスタおよびその製造方法ならびに液晶表示装置 | |
JP2005536880A (ja) | 薄膜トランジスタ | |
KR102172878B1 (ko) | 쇼트 채널 tft 제작 방법 및 쇼트채널 tft 구조 | |
WO2018040287A1 (zh) | 薄膜晶体管及其制作方法 | |
KR100905173B1 (ko) | 반도체 소자 형성 방법 | |
JP2008021766A (ja) | 電界効果型トランジスタおよびその製造方法 | |
KR20210033878A (ko) | 박막 트랜지스터 및 그 제조 방법 |