JP2006143246A - 収納用治具およびそれを用いた半導体製造方法 - Google Patents

Abstract

【課題】 半導体製品の原価の低減化を図る。
【解決手段】 それぞれに半導体チップを収納可能な複数のポケット部４ｃが格子状に配列されたトレイ本体部４ａを有しており、複数のポケット部４ｃに、それぞれ異なった開口面積の３種類の凹部が階段状に形成されていることにより、各ポケット部４ｃにそれぞれ異なった大きさの半導体チップである第１半導体チップ１、第２半導体チップ２および第３半導体チップ３の３種類の大きさの半導体チップを収納することが可能となり、１種類のトレイ４で複数種類のサイズの半導体チップを収納することができるため、トレイ４の種類を減らして半導体製品の原価の低減化を図ることができる。
【選択図】 図１

Description

本発明は、半導体製造技術に関し、特に、トレイを用いた半導体チップの収容技術に適用して有効な技術に関する。

従来のトレー（トレイ）は、上面に被収容物（半導体チップ）を収容する窪んだ収容窪を有する板状のトレーと、前記トレーの上面に重ねられ前記収容窪内の被収容物を保護する保護シートと、前記トレーの上面に重ねられるカバーと、前記保護シート付きトレーを所定枚数重ね合わせかつ最上層トレー上に前記カバーを重ねたものを一体的に固定する着脱自在の固定具とを有し、前記トレーは相互に嵌合して重なる構成となる（例えば、特許文献１参照）。
特開平１０−１９４３７６号公報（図１）

個片化された半導体チップは、半導体パッケージに実装する工程に搬送するため、主に樹脂製の専用治具（トレイなどの収納用治具）に収納されて搬送される。搬送時には、揺れや振動が生じるため、半導体チップが治具内で移動して破損したり回転したりすることの無いように、収納する半導体チップのサイズに合わせてポケット部の大きさを決めて半導体チップの品種ごとにトレイが製造されている。

したがって、様々なサイズの半導体チップを収納するためには、それぞれのチップサイズに合わせた大きさのポケット部を有するトレイを製造しなければならないため、コストパフォーマンスが非常に悪いことが問題である。

本発明の目的は、原価の低減化を図ることができる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。

すなわち、本発明は、それぞれに半導体チップを収納可能な複数のポケット部を有したものであり、前記複数のポケット部それぞれに複数種類の大きさの凹部が段差状に形成され、かつ前記段差において下段に向かうにつれて前記凹部の大きさが小さくなるように形成された前記複数のポケット部を有しているものである。

また、本発明は、複数のポケット部それぞれに複数種類の大きさの凹部が段差状に形成され、かつ前記段差において下段に向かうにつれて前記凹部の大きさが小さくなるように形成された前記複数のポケット部を有する収納用治具を準備する工程と、前記収納用治具の前記複数のポケット部に対して、前記複数のポケット部において同一の大きさまたは異なった大きさの半導体チップを収納する工程とを有するものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。

収納用治具において、複数のポケット部それぞれに複数種類の大きさの凹部が段差状に形成され、かつ前記段差において下段に向かうにつれて前記凹部の大きさが小さくなるように形成された前記複数のポケット部を有していることにより、１種類の収納用治具で複数種類のサイズの半導体チップを収納することができ、したがって、半導体製品の原価の低減化を図ることができる。

以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。

また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態）
図１は本発明の実施の形態の半導体製造方法で用いられる収納用治具の構造の一例を示す平面図と、そのＡ−Ａ線に沿って切断した断面図と、ポケット部に収納可能な３種類のサイズの半導体チップの平面図、図２は図１に示す収納用治具における大型の半導体チップを搭載した構造の一例を示す断面図、図３は図１に示す収納用治具における小型の半導体チップを搭載した構造の一例を示す断面図、図４は図１に示す収納用治具において層間材の配置方法の一例を示す断面図、図５は図４に示す層間材を用いた収納用治具の積層構造の一例を示す断面図、図６は本発明の実施の形態の変形例の層間材の配置方法を示す断面図、図７は図６に示す層間材を用いた収納用治具の積層構造の一例を示す断面図、図８は本発明の実施の形態の変形例の収納用治具の構造を示す平面図、図９は図８に示す収納用治具のポケット部の構造と、このポケット部に収納可能な３種類のサイズの半導体チップの平面図である。

本実施の形態は、複数の半導体チップを収納可能な収納用治具であるトレイ４と、このトレイ４を用いた半導体製造方法について説明するものである。

まず、トレイ４の構造について説明すると、図１に示すように半導体チップを収納する凹部である複数のポケット部４ｃが格子状に配列されたトレイ本体部４ａと、その外周部に設けられた枠部４ｂとからなり、複数のポケット部４ｃそれぞれに複数種類の大きさの凹部が段差状に形成され、かつ前記段差において下段に向かうにつれて前記凹部の大きさが小さくなるように形成されているものである。

すなわち、各ポケット部４ｃには、上段側から最も開口面積の大きな凹部である第１凹部４ｄと、中段の２番目に大きな開口面積の凹部である第２凹部４ｅと、下段の最も小さな開口面積の凹部である第３凹部４ｆとが、ポケット部４ｃの中心の同心上に段差を付けた状態で形成されており、さらに下段の第３凹部４ｆの中央に底面４ｇが形成されている。

つまり、本実施の形態のトレイ４は、各ポケット部４ｃにそれぞれ異なった開口面積の３種類の凹部が階段状に形成されているものである。

これにより、各ポケット部４ｃにそれぞれ異なった大きさの半導体チップである第１半導体チップ１、第２半導体チップ２および第３半導体チップ３の３種類の大きさの半導体チップを収納することが可能である。ここでは、最も大きい大型の半導体チップが第１半導体チップ１であり、第１半導体チップ１よりは小さい中型の半導体チップが第２半導体チップ２であり、最も小さい小型の半導体チップが第３半導体チップ３である。

ここで、ポケット部４ｃにおける各凹部の１辺の長さを、それぞれ第１凹部４ｄをＥ、第２凹部４ｅをＦ、第３凹部４ｆをＧとし、それぞれの凹部に収納可能な半導体チップの１辺の長さをＸとすると、第１凹部４ｄに収納可能な半導体チップの１辺の長さＸは、Ｅ＞Ｘ≧Ｆであり、第２凹部４ｅに収納可能な半導体チップの１辺の長さＸは、Ｆ＞Ｘ≧Ｇであり、第３凹部４ｆに収納可能な半導体チップの１辺の長さＸは、Ｘ＜Ｇである。

このように、大きさの異なった半導体チップを各ポケット部４ｃにおいて、それぞれの大きさに対応した凹部に収納することを可能にするものである。例えば、図２は、最も大きい第１半導体チップ１を最上段の最も大きな開口面積の第１凹部４ｄに収納した状態を示しており、また、図３は、最も小さい第３半導体チップ３を下段の最も小さな開口面積の第３凹部４ｆに収納した状態を示している。第３凹部４ｆでは、第３半導体チップ３をその底面４ｇで支持している。

なお、各凹部の深さは、そこに収納される半導体チップの厚さとほぼ同じかそれより若干深い程度のものである。

また、トレイ４は、例えば、帯電防止が可能なＡＢＳ（アクリロニトリル−ブタジエン−スチレン）樹脂などによって形成されていることが好ましい。

本実施の形態のトレイ４（収納用治具）では、複数のポケット部４ｃそれぞれに複数種類の大きさの凹部（第１凹部４ｄ、第２凹部４ｅおよび第３凹部４ｆ）が段差状に形成され、かつ前記段差において下段に向かうにつれて前記凹部の大きさが小さくなるように形成されていることにより、ポケット部４ｃに複数種類の半導体チップを収納することが可能になり、これにより、１種類のトレイ４で複数種類のサイズの半導体チップを収納することができる。

なお、トレイ４は、積層可能なものでもある。すなわち、図５に示すようにトレイ４を積層した際には、上層側のトレイ４が下層側のトレイ４の上蓋の役目を果たす構造となっている。さらに、トレイ４を積層して複数の半導体チップを多段に収納して搬送など行う場合、半導体チップが凹部内で振動したりガタつかないように図４および図５に示すように層間材５を介在させることが好ましい。

すなわち、トレイ４を積層する際に、その各層において、下層側のトレイ４のポケット部４ｃに収納された半導体チップと上層側のトレイ４との間に層間材５を介在させる。層間材５は、例えば、ポリエステルフィルムの基材の表裏両面に保護層が形成された薄膜の柔軟なシート状のものであり、厚さは、例えば、５０μｍ程度である。

本実施の形態のトレイ４の場合、ポケット部４ｃに３段の凹部が形成されているため、層間材５における各ポケット部４ｃに対応した箇所に凸部５ａが形成されており、この凸部５ａによってポケット部４ｃに収納された半導体チップの振動やガタつきを防ぐことができる。図４に示すように、層間材５に形成された複数の凸部５ａは、全て同じ突出量であり、例えば、凸部５ａの凸量Ｑは、ポケット部４ｃの表面から最下段の凹部の１つ上の段（ここでは、中段の第２凹部４ｅ）の支持面までの深さＰとほぼ等しいことが好ましい。

これにより、最下段の凹部（ここでは第３凹部４ｆ）に収納された半導体チップは、凸部５ａが半導体チップに接触するかしないかのぎりぎりであるため、搬送時に半導体チップが振動したりガタついたとしても凸部５ａによってこれらを抑制することができる。さらに、最上段の凹部（ここでは第１凹部４ｄ）や中段の凹部（ここでは第２凹部４ｅ）に収納された半導体チップは、凸部５ａが半導体チップに接触するため、半導体チップの振動やガタつきを確実に防ぐことができる。

このように層間材５に、その各ポケット部４ｃに対応した箇所に凸部５ａが形成されており、さらに、凸部５ａの凸量が、ポケット部４ｃの表面から最下段の凹部の１つ上の段（ここでは、中段の第２凹部４ｅ）の支持面までの深さとほぼ等しい程度であることにより、全ての段の凹部に対してこれら凹部に収納された半導体チップに対して、搬送時などの半導体チップの振動やガタつきを凸部５ａにより抑制または防ぐことができる。

すなわち、層間材５は薄膜で、かつ柔軟なシート状のものであるため、半導体チップの大きさにより層間材５の反り量が変化した際にも、半導体チップに対してかかる圧力は、十分に小さいものであり、したがって、半導体チップに損傷が形成されることはない。また、半導体チップが搬送時などにポケット部４ｃから飛び出すこともなく、半導体チップと凹部の位置関係がずれることもない。。

なお、例えば、厚さ３００μｍの半導体チップの場合、外部からうける圧力が２ＭＰａ程度以下であれば、半導体チップが層間材５から受ける荷重で損傷することはなく、したがって、半導体チップが凸部５ａから受ける荷重を、２ＭＰａより十分に小さくすることが好ましい。

次に、本実施の形態の半導体製造方法は、図１に示すトレイ４の各ポケット部４ｃに半導体チップを収納し、さらに、図５に示すようにその各層において、下層側のトレイ４のポケット部４ｃに収納された半導体チップと上層側のトレイ４との間に層間材５を介在させて複数のトレイ４を多段に積層し、その後、トレイ４を積層した状態で次工程に搬送するものである。

これにより、半導体チップの搬送時であっても、全ての段の凹部に対してこれら凹部に収納された半導体チップの振動やガタつきを抑制または防ぐことができる。その結果、搬送時に、半導体チップが破損したり損傷したりすることを防止できる。

なお、図５に示すようにトレイ４を多段に積層して搬送する際には、多段に積み重ねたトレイ４を束ねて搬送することが好ましい。

本実施の形態のトレイ４およびそれを用いた半導体製造方法によれば、複数のポケット部４ｃそれぞれに複数種類の大きさの凹部が段差状に形成され、かつ前記段差において下段に向かうにつれて前記凹部の大きさが小さくなるように形成されていることにより、ポケット部４ｃに複数種類の半導体チップを収納することが可能になり、その結果、１種類（１仕様）のトレイ４で複数種類のサイズの半導体チップを収納することができる。

したがって、トレイ４の種類（仕様）を減らすことができ、その結果、半導体製品の原価の低減化を図ることができる。

次に、本実施の形態の変形例の収納用治具（トレイ）について説明する。

図６は、変形例の層間材６を示すものである。層間材６は、ほぼ一様な厚さに形成されており、かつ柔軟で十分な伸縮性を有した素材によって形成されていることが好ましい。材質は、例えば、低反発ウレタンなどである。さらに、厚さは、例えば、図４に示す長さＰと同様に、ポケット部４ｃの表面から最下段の凹部の１つ上の段（ここでは、中段の第２凹部４ｅ）の支持面までの深さとほぼ等しいことが好ましい。

このような層間材６を用いることにより、図７に示すように、トレイ４を積層する際に、その各層において、下層側のトレイ４のポケット部４ｃに収納された半導体チップと上層側のトレイ４との間に層間材６を介在させ、複数のトレイ４を多段に積層し、この状態で搬送などを行う。これにより、図５に示す積層状態の場合と同様に、全ての段の凹部に対してこれら凹部に収納された半導体チップの振動やガタつきを抑制または防ぐことができる。その結果、搬送時に、半導体チップが破損したり損傷したりすることを防止できる。

次に、図８は、変形例の収納用治具であるトレイ７を示すものである。トレイ７は、トレイ４と同様に、トレイ本体部７ａと枠部７ｂとからなり、トレイ本体部７ａには、格子状に配列された複数のポケット部７ｃが形成されている。さらに、それぞれのポケット部７ｃには、複数種類の大きさの凹部である第１凹部７ｄ、第２凹部７ｅおよび第３凹部７ｆが、それぞれ同一の底面７ｇを有した状態で、かつ底面７ｇに水平な方向に前記種類ごとに回転方向にずれて形成されている。

すなわち、各ポケット部７ｃにおいて、複数種類の大きさの凹部が、共通な底面７ｇに対して少しずつ回転方向に角度を変えて形成されているものである。

これにより、トレイ４と同様に、トレイ７の各ポケット部７ｃには、それぞれ３種類の凹部の大きさに対応した３種類の大きさの半導体チップ（第１半導体チップ１、第２半導体チップ２および第３半導体チップ３）を収納することができる。

なお、図９に示すように、ポケット部７ｃにおける各凹部の１辺の長さを、それぞれ第１凹部７ｄをＥ、第２凹部７ｅをＦ、第３凹部７ｆをＧとし、さらに第１凹部７ｄと第３凹部７ｆのそれぞれの辺の２つの交点間の距離をＨとし、それぞれの凹部に収納可能な半導体チップの１辺の長さをＸとすると、第１凹部７ｄに収納可能な半導体チップの１辺の長さＸは、Ｅ＞Ｘ≧Ｆであり、第２凹部７ｅに収納可能な半導体チップの１辺の長さＸは、Ｆ＞Ｘ≧Ｇであり、第３凹部７ｆに収納可能な半導体チップの１辺の長さＸは、Ｇ＞Ｘ≧Ｈである。

このように、大きさの異なった半導体チップを各ポケット部４ｃにおいて、それぞれの半導体チップの大きさに対応した凹部に収納することが可能になる。

したがって、変形例のトレイ７においても、トレイ４と同様に、ポケット部７ｃに複数種類の半導体チップを収納することが可能になるため、１種類（１仕様）のトレイ７で複数種類のサイズの半導体チップを収納することができる。

これにより、トレイ７の種類（仕様）を減らすことができ、その結果、半導体製品の原価の低減化を図ることができる。

以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

例えば、前記実施の形態では、トレイ４やトレイ７のポケット部４ｃ，７ｃに形成された凹部の数が３個の場合について説明したが、１つのポケット部４ｃ，７ｃに形成される凹部の数は、２個以上であれば何個であってもよい。

また、前記実施の形態では、収納用治具が積層可能な収納用治具（トレイ４，７）の場合について説明したが、前記収納用治具は、各ポケット部に複数種類の凹部が形成されていれば、積層できない単層構造型のものであってもよい。

さらに、積層可能な収納用治具であっても、あるいは積層することができない単層構造型の収納用治具であっても、搬送時や収納時などに、最上層に配置される収納用治具の上側に専用の蓋８（図５および図７参照）を配置してもよい。

本発明は、半導体製造方法に好適である。

本発明の実施の形態の半導体製造方法で用いられる収納用治具の構造の一例を示す平面図と、そのＡ−Ａ線に沿って切断した断面図と、ポケット部に収納可能な３種類のサイズの半導体チップの平面図である。 図１に示す収納用治具における大型の半導体チップを搭載した構造の一例を示す断面図である。 図１に示す収納用治具における小型の半導体チップを搭載した構造の一例を示す断面図である。 図１に示す収納用治具において層間材の配置方法の一例を示す断面図である。 図４に示す層間材を用いた収納用治具の積層構造の一例を示す断面図である。 本発明の実施の形態の変形例の層間材の配置方法を示す断面図である。 図６に示す層間材を用いた収納用治具の積層構造の一例を示す断面図である。 本発明の実施の形態の変形例の収納用治具の構造を示す平面図である。 図８に示す収納用治具のポケット部の構造と、このポケット部に収納可能な３種類のサイズの半導体チップの平面図である。

符号の説明

１ 第１半導体チップ
２ 第２半導体チップ
３ 第３半導体チップ
４ トレイ（収納用治具）
４ａ トレイ本体部
４ｂ 枠部
４ｃ ポケット部
４ｄ 第１凹部
４ｅ 第２凹部
４ｆ 第３凹部
４ｇ 底面
５ 層間材
５ａ 凸部
６ 層間材
７ トレイ（収納用治具）
７ａ トレイ本体部
７ｂ 枠部
７ｃ ポケット部
７ｄ 第１凹部
７ｅ 第２凹部
７ｆ 第３凹部
７ｇ 底面
８ 蓋

Claims (5)

1. それぞれに半導体チップを収納可能な複数のポケット部を有した収納用治具であって、前記複数のポケット部それぞれに複数種類の大きさの凹部が段差状に形成され、かつ前記段差において下段に向かうにつれて前記凹部の大きさが小さくなるように形成された前記複数のポケット部を有していることを特徴とする収納用治具。
2. それぞれに半導体チップを収納可能な複数のポケット部を有するとともに、積層可能な収納用治具であって、前記複数のポケット部それぞれに複数種類の大きさの凹部が段差状に形成され、かつ前記段差において下段に向かうにつれて前記凹部の大きさが小さくなるように形成された前記複数のポケット部を有しており、前記収納用治具を積層した際に、下層側の前記収納用治具の前記ポケット部に収納された半導体チップと、上層側の前記収納用治具との間に層間材を介在させることを特徴とする収納用治具。
3. それぞれに半導体チップを収納可能な複数のポケット部を有した収納用治具であって、前記複数のポケット部それぞれに、複数種類の大きさの凹部が、それぞれ同一の底面を有し、かつ前記底面に水平な方向に前記種類ごとに回転方向にずれて形成されていることを特徴とする収納用治具。
4. （ａ）複数のポケット部それぞれに複数種類の大きさの凹部が段差状に形成され、かつ前記段差において下段に向かうにつれて前記凹部の大きさが小さくなるように形成された前記複数のポケット部を有する収納用治具を準備する工程と、
   （ｂ）前記収納用治具の前記複数のポケット部に対して、前記複数のポケット部において同一の大きさまたは異なった大きさの半導体チップを収納する工程とを有することを特徴とする半導体製造方法。
5. （ａ）複数のポケット部それぞれに複数種類の大きさの凹部が段差状に形成され、かつ前記段差において下段に向かうにつれて前記凹部の大きさが小さくなるように形成された前記複数のポケット部を有し、さらに積層可能な収納用治具を準備する工程と、
   （ｂ）前記収納用治具の前記複数のポケット部に対して、前記複数のポケット部において同一の大きさまたは異なった大きさの半導体チップを収納する工程と、
   （ｃ）前記収納用治具のポケット部に収納された半導体チップ上に層間材を配置し、下層側の前記収納用治具のポケット部に収納された半導体チップと、上層側の前記収納用治具との間に前記層間材を介在させて前記収納用治具を積層する工程と、
   （ｄ）前記（ｃ）の工程後、前記収納用治具を積層した状態で搬送する工程とを有することを特徴とする半導体製造方法。

Images