JP2006134988A

JP2006134988A - Semiconductor light emitting element

Info

Publication number: JP2006134988A
Application number: JP2004320281A
Authority: JP
Inventors: Masahiro Arai; 優洋新井; Taiichiro Konno; 泰一郎今野
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 2004-11-04
Filing date: 2004-11-04
Publication date: 2006-05-25

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor light emitting element excellent in mass productivity at low fabrication cost. <P>SOLUTION: In the semiconductor light emitting element having a metal oxide film 9 as a current dispersion layer, an electrode 10 is plated on the metal oxide film 9. Since the electrode is formed by plating, fabrication cost can be reduced. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、金属酸化膜よりなる電流分散層を有する半導体発光素子に係り、製造コストが低く、量産性に優れた半導体発光素子に関する。 The present invention relates to a semiconductor light emitting device having a current dispersion layer made of a metal oxide film, and relates to a semiconductor light emitting device having low manufacturing cost and excellent mass productivity.

近年、ＧａＮ系やＡｌＧａＩｎＰ系の結晶層を有機金属気相成長法（ＭＯＶＰＥ法）で高品質に成長させることができるようになったことから、可視域及び可視外域の高輝度（高出力）発光ダイオード（ＬＥＤ）が製造できるようになった。ＬＥＤの製造に掛かるコストは、ＬＥＤを構成する原料のコスト、これらの原料を素子に加工するための加工コスト、素子をパッケージングするためのコストに大別できる。このうち、原料コストに関しては、各層の薄膜化や構造の革新により低コスト化が達成されている。 In recent years, it has become possible to grow GaN-based and AlGaInP-based crystal layers with high-quality metal organic vapor phase epitaxy (MOVPE), so that high-luminance (high-power) emission in the visible and visible regions is possible. Diodes (LEDs) can now be manufactured. The cost of manufacturing an LED can be broadly divided into the cost of raw materials constituting the LED, the processing cost for processing these raw materials into elements, and the cost for packaging the elements. Of these, the cost of raw materials has been reduced by reducing the thickness of each layer and renovating the structure.

一方、加工コストは、現状の水準から更なる低コスト化を図ることが困難となっている。加工コストは工程の内容に強く依存する。工程は、基板のバックラップ、電極形成、素子分離化（ダイシング等）に大別できる。これらの工程は、ほぼ確立された技術である。その確立された技術の中で、大幅なコスト低減を図るためには、現状よりも大型の装置を導入してスループットを向上させたり、歩留りの低減に努めるしかない。しかし、これには装置の導入費や維持費が掛かるため、画期的かつ即効的なコスト低減には直結しない。 On the other hand, it is difficult to further reduce the processing cost from the current level. The processing cost strongly depends on the contents of the process. Processes can be broadly divided into substrate back wrapping, electrode formation, and element isolation (dicing, etc.). These processes are almost established techniques. Among the established technologies, the only way to achieve significant cost reductions is to introduce a larger device than the current situation to improve throughput and reduce yield. However, this entails equipment introduction and maintenance costs, and thus does not directly lead to an epoch-making and effective cost reduction.

ここで、図３に、従来技術における半導体発光素子のためのエピタキシャルウエハを示す。この発光素子用エピタキシャルウエハは、図示下から上まで９の層でできている。すなわち、裏面電極３１、半導体基板３２、バッファ層３３、ＤＢＲ３４、ｎ型クラッド層３５、活性層３６、ｐ型クラッド層３７、電流分散層３８、表面電極３９である。電流分散層３８は半導体からなる。 Here, FIG. 3 shows an epitaxial wafer for a semiconductor light emitting device in the prior art. This epitaxial wafer for light-emitting elements is composed of nine layers from the bottom to the top of the figure. That is, the back electrode 31, the semiconductor substrate 32, the buffer layer 33, the DBR 34, the n-type cladding layer 35, the active layer 36, the p-type cladding layer 37, the current spreading layer 38, and the surface electrode 39. The current spreading layer 38 is made of a semiconductor.

図３のエピタキシャルウエハは、例えば、ＧａＰ型ＬＥＤ用のエピタキシャルウエハであり、裏面電極３１及び表面電極３９がＡｕＢｅを蒸着して形成されている。 The epitaxial wafer in FIG. 3 is, for example, an epitaxial wafer for GaP type LED, and the back electrode 31 and the front electrode 39 are formed by vapor deposition of AuBe.

図３の構造で発光波長６３０ｎｍ付近の赤色ＬＥＤ用エピタキシャルウエハを製造する場合を例に、材料や寸法などの詳細を製造手順と共に説明する。 The details of materials, dimensions, etc. will be described together with the manufacturing procedure, taking as an example the case of manufacturing a red LED epitaxial wafer having an emission wavelength of about 630 nm in the structure of FIG.

エピタキシャル成長方法、エピタキシャル層膜厚、エピタキシャル構造、電極形成方法及びＬＥＤ素子制作方法は、以下の通りである。 The epitaxial growth method, epitaxial layer thickness, epitaxial structure, electrode formation method, and LED element production method are as follows.

ｎ型ＧａＡｓ基板３２上にＭＯＶＰＥ法でｎ型（Ｓｅドープ）ＧａＡｓから成るバッファ層３３（膜厚４００ｎｍ、キャリア濃度１×１０¹⁸／ｃｍ³）、ｎ型のＤＢＲ３４、ｎ型（Ｓｅドープ）（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層３５（膜厚３００ｎｍ、キャリア濃度１×１０¹⁸／ｃｍ³）、アンドープ（Ａｌ０．１Ｇａ０．９）０．５Ｉｎ０．５Ｐ活性層３６（膜厚６００ｎｍ）、ｐ型（Ｚｎドープ）（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層３７（膜厚３００ｎｍ、キャリア濃度５×１０¹⁷／ｃｍ³）、ｐ型（Ｚｎドープ）ＧａＰ電流分散層３８（厚さ１０μｍ、キャリア濃度５×１０¹⁸／ｃｍ³）を順次積層成長させた。 A buffer layer 33 (film thickness 400 nm, carrier concentration 1 × 10 ¹⁸ / cm ³ ) made of n-type (Se-doped) GaAs on the n-type GaAs substrate 32 by MOVPE, n-type DBR 34, n-type (Se-doped) ( Al0.7Ga0.3) 0.5In0.5P clad layer 35 (film thickness 300 nm, carrier concentration 1 × 10 ¹⁸ / cm ³ ), undoped (Al0.1Ga0.9) 0.5In0.5P active layer 36 (film thickness 600 nm) ), P-type (Zn-doped) (Al0.7Ga0.3) 0.5In0.5P cladding layer 37 (film thickness 300 nm, carrier concentration 5 × 10 ¹⁷ / cm ³ ), p-type (Zn-doped) GaP current dispersion layer 38 (Thickness of 10 μm, carrier concentration of 5 × 10 ¹⁸ / cm ³ ) was sequentially stacked and grown.

ＭＯＶＰＥ成長での成長温度は、ｎ型ＧａＡｓバッファ層３３からｐ型クラッド層３７までを成長させるとき６５０℃とし、ｐ型ＧａＰ電流分散層３８を成長させるとき６６０℃とする。その他の成長条件は、成長圧力５０Ｔｏｒｒ、各層の成長速度は０．３〜１．０ｎｍ／ｓｅｃ、Ｖ／ＩＩＩ比は２００前後とする。ただし、ｐ型ＧａＰ電流分散層３８のＶ／ＩＩＩ比のみ９とした。ここでＶ／ＩＩＩ比とは、分母をＴＭＧａやＴＭＡｌなどのＩＩＩ族原料のモル数とし、分子をＡｓＨ₃、ＰＨ₃等のＶ族原料のモル数とした場合の比率（商）を指す。 The growth temperature in the MOVPE growth is 650 ° C. when growing from the n-type GaAs buffer layer 33 to the p-type cladding layer 37 and 660 ° C. when growing the p-type GaP current spreading layer 38. Other growth conditions are a growth pressure of 50 Torr, a growth rate of each layer of 0.3 to 1.0 nm / sec, and a V / III ratio of around 200. However, only the V / III ratio of the p-type GaP current dispersion layer 38 was set to 9. Here, the V / III ratio refers to a ratio (quotient) when the denominator is the number of moles of a group III material such as TMGa or TMAl and the molecule is the number of moles of a group V material such as AsH ₃ or PH ₃ .

ＭＯＶＰＥ法による成長において用いる原料としては、例えば、トリメチルガリウム（ＴＭＧａ）、トリエチルガリウム（ＴＥＧａ）、トリメチルアルミニウム（ＴＭＡｌ）、トリメチルインジウム（ＴＭＩｎ）等の有機金属やアルシン（ＡｓＨ₃）、ホスフィン（ＰＨ₃）等の水素化物ガスがある。また、ｎ型ＧａＡｓバッファ層３３のようなｎ型層の導電型決定不純物の添加物原料としては、セレン化水素（Ｈ₂Ｓｅ）がある。その他に、ｎ型層の導電型決定不純物の添加物原料として、シラン（ＳｉＨ₄）、ジエチルテルル（ＤＥＴｅ）、ジメチルテルル（ＤＭＴｅ）もある。ｐ型クラッド層３７のようなｐ型層の導電型決定不純物の添加物原料としては、ジエチルジンク（ＤＥＺｎ）がある。その他にｐ型層の導電型決定不純物の添加物原料として、ジメチルジンク（ＤＭＺｎ）がある。 Examples of raw materials used in the growth by the MOVPE method include organic metals such as trimethylgallium (TMGa), triethylgallium (TEGa), trimethylaluminum (TMAl), and trimethylindium (TMIn), arsine (AsH ₃ ), and phosphine (PH ₃ Hydride gas. Further, hydrogen selenide (H ₂ Se) is used as an additive material for the conductivity determining impurity of the n-type layer such as the n-type GaAs buffer layer 33. In addition, there are silane (SiH ₄ ), diethyl tellurium (DETe), and dimethyl tellurium (DMTe) as additive materials for the conductivity determining impurities of the n-type layer. Diethyl zinc (DEZn) is used as an additive material for the conductivity determining impurity of the p-type layer such as the p-type cladding layer 37. In addition, dimethyl zinc (DMZn) is used as an additive material for the conductivity determining impurity of the p-type layer.

図３のエピタキシャルウエハの上面に、レジストやマスクアライナなどの一般的なフォトリソグラフィプロセスに用いられる機材と方法を駆使し、真空蒸着法により表面電極３９である上から見て直径１１０μｍの円形電極を多数個マトリックス状に配置して形成する。蒸着後の電極形成にはリフトオフ法を用いる。表面電極３９は、金・ベリリウム（ＡｕＢｅ）、ニッケル（Ｎｉ）、金（Ａｕ）をそれぞれ厚さ５０ｎｍ、１０ｎｍ、８００ｎｍで順に蒸着する。一方、図３のエピタキシャルウエハの下面には、全面に裏面電極３１を真空蒸着法により形成する。この裏面電極３１は、金・ゲルマニウム（ＡｕＧｅ）合金、ニッケル（Ｎｉ）、金（Ａｕ）をそれぞれ厚さ６０ｎｍ、１０ｎｍ、５００ｎｍで順に蒸着する。その後、電極の合金化であるアロイ工程を窒素ガス雰囲気中４００℃で５分間熱処理することで行う。 A circular electrode having a diameter of 110 μm as viewed from above, which is the surface electrode 39, is formed on the upper surface of the epitaxial wafer shown in FIG. 3 by using the equipment and method used in a general photolithography process such as a resist and a mask aligner. A large number are arranged in a matrix. A lift-off method is used for electrode formation after vapor deposition. For the surface electrode 39, gold and beryllium (AuBe), nickel (Ni), and gold (Au) are sequentially deposited in thicknesses of 50 nm, 10 nm, and 800 nm, respectively. On the other hand, a back electrode 31 is formed on the entire lower surface of the epitaxial wafer of FIG. 3 by vacuum deposition. The back electrode 31 is formed by sequentially depositing gold / germanium (AuGe) alloy, nickel (Ni), and gold (Au) in thicknesses of 60 nm, 10 nm, and 500 nm, respectively. Thereafter, an alloying process, which is alloying of electrodes, is performed by heat treatment at 400 ° C. for 5 minutes in a nitrogen gas atmosphere.

その後、上記のようにして製造された電極付きエピタキシャルウエハをダイシング装置を用いて各々表面電極３９が中心になるように切断し、チップサイズ３００μｍ角のＬＥＤベアチップを多数製造する。このＬＥＤベアチップをＴＯ−１８ステム上にマウント（ダイボンディング）し、さらにこのマウントされたＬＥＤベアチップにワイヤボンディングを行い、ＬＥＤ素子を多数製造し終える。 Thereafter, the epitaxial wafer with electrodes manufactured as described above is cut by using a dicing apparatus so that each surface electrode 39 is at the center, and a large number of LED bare chips having a chip size of 300 μm square are manufactured. The LED bare chip is mounted on a TO-18 stem (die bonding), and wire bonding is further performed on the mounted LED bare chip to complete the production of a large number of LED elements.

実際に上記の通り製造したＬＥＤ素子の初期特性を評価した結果、２０ｍＡ通電時（評価時）の発光出力１．９８ｍＷ、動作電圧２．０３Ｖという優れた初期特性があった。 As a result of evaluating the initial characteristics of the LED element actually manufactured as described above, there were excellent initial characteristics of a light emission output of 1.98 mW and an operating voltage of 2.03 V when energized with 20 mA (during evaluation).

しかし、ワイヤボンディング時のワイヤボンディングダメージによると思われる素子破壊（いっさい発光しないという状態のこと）がこのロット全体の３０％程度発生した。 However, about 30% of the entire lot was destroyed due to element destruction (that is, no light emission) that was probably caused by wire bonding damage during wire bonding.

上記製造方法における電極形成方法の手順は、表面電極のためのフォトリソグラフィ、表面電極の蒸着（全面）、表面電極のパターンニング（リフトオフ法）、裏面電極の蒸着となっている。ここでリフトオフ法を用いる理由は、ＡｕＺｎよりも低接触抵抗が得られるＡｕＢｅを用いた場合には電極エッチングによる電極形成方法では非常に時間を要するためである。これは、ＡｕＢｅをアロイ処理するとＡｕＢｅが拡散し、表面電極のエッチングレートが著しく遅くなることに起因している。しかし、リフトオフ法は大量のＬＥＤ用エピタキシャルウエハの電極形成を行う際に、一枚ごとに丁寧な電極剥離作業が必要なため非常にスループットが悪いという欠点もある。 The procedure of the electrode forming method in the manufacturing method includes photolithography for the surface electrode, deposition of the surface electrode (entire surface), patterning of the surface electrode (lift-off method), and deposition of the back electrode. The reason why the lift-off method is used here is that when AuBe, which has a lower contact resistance than AuZn, is used, the electrode forming method by electrode etching requires a very long time. This is because AuBe diffuses when AuBe is alloyed, and the etching rate of the surface electrode is remarkably slowed. However, the lift-off method also has a drawback that throughput is very poor because a careful electrode peeling operation is required for each one when forming a large number of LED epitaxial wafer electrodes.

特開２００４−４７７０４号公報JP 2004-47704 A 特許第３４５５０８６号公報Japanese Patent No. 3455086

ところで、電極形成の工程に着目すると、従来は、蒸着によって電極を形成している。これは一般の半導体発光素子が電流分散層に半導体を用いているからである。そして、この蒸着の工程がコストを高くする要因となっている。 By the way, paying attention to the electrode forming process, conventionally, the electrode is formed by vapor deposition. This is because a general semiconductor light emitting element uses a semiconductor for the current spreading layer. And this vapor deposition process becomes a factor which raises cost.

また、一般に半導体発光素子では、活性層から電極までの膜厚（層厚）が薄いものを製造するとき、ワイヤボンディング時のワイヤボンディングダメージによる素子破壊があるので、これを回避するために電極を厚くして機械的強度を高めるようにしている。しかし、蒸着によって厚い金属膜を形成するには時間が掛かる。 Also, in general, when manufacturing a semiconductor light emitting device having a thin film thickness (layer thickness) from the active layer to the electrode, there is element destruction due to wire bonding damage at the time of wire bonding. The mechanical strength is increased by increasing the thickness. However, it takes time to form a thick metal film by vapor deposition.

電流分散層に金属酸化膜を用いている半導体発光素子においても、従来は、蒸着によって電極を形成している。これに対して本出願人は、金属酸化膜であるならば電極がメッキによって形成できるのではないかと着想するに至った。 Also in a semiconductor light emitting device using a metal oxide film as a current spreading layer, conventionally, electrodes are formed by vapor deposition. In contrast, the present applicant has come up with the idea that an electrode can be formed by plating if it is a metal oxide film.

そこで、本発明の目的は、上記課題を解決し、製造コストが低く、量産性に優れた半導体発光素子を提供することにある。 Accordingly, an object of the present invention is to solve the above-described problems, and to provide a semiconductor light emitting device that is low in manufacturing cost and excellent in mass productivity.

上記目的を達成するために本発明は、電流分散層として金属酸化膜を有する半導体発光素子において、前記金属酸化膜に電極がメッキされているものである。 In order to achieve the above object, according to the present invention, in a semiconductor light emitting device having a metal oxide film as a current dispersion layer, an electrode is plated on the metal oxide film.

前記電極の材料が金（Ａｕ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）のいずれかであってもよい。 The material of the electrode may be any of gold (Au), nickel (Ni), aluminum (Al), and zinc (Zn).

前記電極は、複数の材料が積層されていてもよい。 A plurality of materials may be laminated on the electrode.

前記電極をメッキする方法が電気メッキ法、無電解メッキ法、又はこれらを組み合わせた方法であってもよい。 The method of plating the electrodes may be an electroplating method, an electroless plating method, or a combination of these.

前記金属酸化膜の材料が酸化インジウム、酸化錫、錫添加酸化インジウム、酸化亜鉛、アルミニウム添加酸化亜鉛、ガリウム添加酸化亜鉛、ホウ素添加酸化亜鉛のいずれかであってもよい。 The material of the metal oxide film may be any of indium oxide, tin oxide, tin-added indium oxide, zinc oxide, aluminum-added zinc oxide, gallium-added zinc oxide, and boron-added zinc oxide.

前記金属酸化膜の膜厚が１００ｎｍ以上４５０ｎｍ以下の範囲であってもよい。 The thickness of the metal oxide film may be in the range of 100 nm to 450 nm.

前記金属酸化膜にメッキされている電極とは反対極の電極が半導体面に蒸着されたオーミック電極にメッキされていてもよい。 An electrode having a polarity opposite to that of the electrode plated on the metal oxide film may be plated on the ohmic electrode deposited on the semiconductor surface.

前記電極のメッキ厚が０．５μｍ以上１０μｍ以下の範囲であってもよい。 The plating thickness of the electrode may be in the range of 0.5 μm to 10 μm.

本発明は次の如き優れた効果を発揮する。
（１）製造コストが低減することができ、量産性に優れている。
（２）素子破壊を防止することができる。 The present invention exhibits the following excellent effects.
(1) The manufacturing cost can be reduced and the mass productivity is excellent.
(2) Device breakdown can be prevented.

１）第一の実施形態
以下、本発明の第一の実施形態を添付図面に基づいて詳述する。 1) First Embodiment Hereinafter, a first embodiment of the present invention will be described in detail with reference to the accompanying drawings.

図１に、本発明に係る半導体発光素子のためのエピタキシャルウエハを示す。この発光素子用エピタキシャルウエハは、図示下から上まで１０の層でできている。すなわち、裏面電極１、半導体基板２、バッファ層３、ＤＢＲ（分布ブラッグ反射層）４、ｎ型クラッド層５、活性層６、ｐ型クラッド層７、コンタクト層８、ＩＴＯ膜９、表面電極１０である。このうち、ＩＴＯ膜９が電流分散層としての金属酸化膜である。そして、このＩＴＯ膜９上に表面電極１０がメッキによって形成されているのが本発明の特徴である。 FIG. 1 shows an epitaxial wafer for a semiconductor light emitting device according to the present invention. This epitaxial wafer for light emitting elements is made up of 10 layers from the bottom to the top of the figure. That is, the back electrode 1, the semiconductor substrate 2, the buffer layer 3, the DBR (distributed Bragg reflection layer) 4, the n-type cladding layer 5, the active layer 6, the p-type cladding layer 7, the contact layer 8, the ITO film 9, and the surface electrode 10 It is. Among these, the ITO film 9 is a metal oxide film as a current dispersion layer. The feature of the present invention is that the surface electrode 10 is formed on the ITO film 9 by plating.

図１のエピタキシャルウエハは、ＩＴＯ−ＬＥＤ（電流分散層にＩＴＯ膜を用いたＬＥＤ）において、ＩＴＯ膜９にＮｉ及びＡｕの２層からなる表面電極１０がメッキされているものである。 The epitaxial wafer of FIG. 1 is an ITO-LED (LED using an ITO film as a current dispersion layer) in which an ITO film 9 is plated with a surface electrode 10 composed of two layers of Ni and Au.

以下、図１の構造で発光波長６３０ｎｍ付近の赤色ＬＥＤ用エピタキシャルウエハを製造する場合を例に、材料や寸法などの詳細を製造手順と共に説明する。 In the following, details of materials, dimensions, and the like will be described together with manufacturing procedures, taking as an example the case of manufacturing an epitaxial wafer for red LEDs having an emission wavelength of about 630 nm with the structure of FIG.

エピタキシャル成長方法、エピタキシャル層膜厚、エピタキシャル構造及びＬＥＤ素子制作方法は、図３の従来技術と基本的に同じである（符号３１〜３７と符号１〜７が対応）。そこで、従来技術とは異なる点を列挙して説明する。 The epitaxial growth method, the epitaxial layer thickness, the epitaxial structure, and the LED element production method are basically the same as those of the prior art shown in FIG. 3 (corresponding to reference numerals 31 to 37 and reference numerals 1 to 7). Therefore, differences from the prior art will be listed and described.

図１のエピタキシャルウエハは、ｐ型クラッド層７の上にｐ型（Ｚｎドープ）Ａｌ０．１Ｇａ０．９Ａｓから成るコンタクト層８（膜厚３ｎｍ、キャリア濃度８×１０¹⁹／ｃｍ³）を成長させる。さらに、このエピタキシャルウエハ（途中品）をＭＯＶＰＥ装置から搬出し、その表面側、つまりｐ型コンタクト層８の主表面上に真空蒸着法によって膜厚２５０ｎｍのＩＴＯ膜９を形成する。 In the epitaxial wafer of FIG. 1, a contact layer 8 (thickness 3 nm, carrier concentration 8 × 10 ¹⁹ / cm ³ ) made of p-type (Zn-doped) Al0.1Ga0.9As is grown on a p-type cladding layer 7. Further, this epitaxial wafer (intermediate product) is unloaded from the MOVPE apparatus, and an ITO film 9 having a thickness of 250 nm is formed on the surface side thereof, that is, on the main surface of the p-type contact layer 8 by vacuum deposition.

このとき、ＩＴＯ膜蒸着の同一バッチ内に評価用ガラス基板をセットしておくと良い。膜形成後に取り出した評価用ガラス基板をＨａｌｌ測定が可能なサイズに切断し、ＩＴＯ膜単体の電気特性を評価することができる。ＩＴＯ膜９は、例えば、キャリア濃度１．２１×１０²¹／ｃｍ³、移動度１９．６ｃｍ²／Ｖｓ、抵抗率２．３５×１０^-4Ωｃｍとする。 At this time, a glass substrate for evaluation may be set in the same batch of ITO film deposition. The glass substrate for evaluation taken out after film formation can be cut into a size capable of Hall measurement, and the electrical characteristics of the ITO film alone can be evaluated. For example, the ITO film 9 has a carrier concentration of 1.21 × 10 ²¹ / cm ³ , a mobility of 19.6 cm ² / Vs, and a resistivity of 2.35 × 10 ⁻⁴ Ωcm.

つぎに、このエピタキシャルウエハの底面全面に従来技術と同様の裏面電極１を真空蒸着法によって形成する。その後、ＩＴＯ膜９の上全面に表面電極１０を電気メッキ法で形成する。この表面電極１０の詳細な構造は、一般的な金メッキの構造であるニッケル（Ｎｉ）、金（Ａｕ）の積層膜とする。この表面電極１０を従来技術の場合と同様にパターンニングする。そして、電極エッチングのエッチャントに浸す。エッチャントの組成は、ヨウ素：ヨウ化アンモニウム：塩酸：水をそれぞれ２ｇ：１４ｇ：４０ｍｌ：６０ｍｌとする。 Next, a back electrode 1 similar to the prior art is formed on the entire bottom surface of the epitaxial wafer by vacuum deposition. Thereafter, the surface electrode 10 is formed on the entire surface of the ITO film 9 by electroplating. The detailed structure of the surface electrode 10 is a multilayer film of nickel (Ni) and gold (Au) which is a general gold plating structure. The surface electrode 10 is patterned in the same manner as in the prior art. Then, it is immersed in an etchant for electrode etching. The composition of the etchant is 2 g: 14 g: 40 ml: 60 ml of iodine: ammonium iodide: hydrochloric acid: water, respectively.

その後のアロイ工程及びＬＥＤ素子制作工程は従来と同じとする。 The subsequent alloy process and LED element production process are the same as in the prior art.

実際に上記の通り製造したＬＥＤ素子の初期特性を評価した結果、２０ｍＡ通電時（評価時）の発光出力１．８５ｍＷ、動作電圧１．９０Ｖという優れた初期特性があった。また、従来技術で生じたワイヤボンディングによる素子破壊はいっさい発生しなかった。 As a result of actually evaluating the initial characteristics of the LED element manufactured as described above, there were excellent initial characteristics of a light emission output of 1.85 mW and an operating voltage of 1.90 V when energized with 20 mA (during evaluation). In addition, no element destruction due to wire bonding occurred in the prior art.

この製造方法における電極形成方法の手順は、裏面電極（Ａｕ層含む）の蒸着、メッキによる表面電極の形成（全面）、表面電極のためのフォトリソグラフィ、表面電極のパターンニング（電極エッチング法）となっている。 The procedure of the electrode forming method in this manufacturing method is the deposition of the back electrode (including the Au layer), the formation of the surface electrode by plating (entire surface), the photolithography for the surface electrode, the patterning of the surface electrode (electrode etching method) It has become.

従来技術では、仮に表面電極（パッド）をメッキで形成しようとすると、表面がｐ型のＧａＰやＡｌＧａＡｓであるため、ＡｕＢｅやＡｕＺｎなどを用いたオーミック電極を形成してからパッドとなる部分、つまりＡｕ層などを厚くメッキすることになる。しかし、本発明ではエピタキシャルウエハ（途中品）の表面が極めてキャリア濃度の高いＩＴＯ膜９であるため、単純なＮｉ／Ａｕ構造のメッキを施すだけでオーミック接合を得ることができる。したがって、従来技術のように下地となるオーミック電極を形成する必要はない。 In the prior art, if the surface electrode (pad) is to be formed by plating, the surface is p-type GaP or AlGaAs, so the portion that becomes the pad after forming an ohmic electrode using AuBe, AuZn, or the like, that is, The Au layer or the like is plated thick. However, in the present invention, since the surface of the epitaxial wafer (intermediate product) is the ITO film 9 having an extremely high carrier concentration, an ohmic junction can be obtained simply by plating with a simple Ni / Au structure. Therefore, it is not necessary to form an ohmic electrode as a base as in the prior art.

以上の製造方法から分かるように、本発明の半導体発光素子は、電極形成の工程が大幅に簡素化されている。これにより安価にＬＥＤが製造できる。また、Ａｕ層を容易に厚く形成できるため、活性層からエピタキシャル層の表面までの膜厚が薄い場合でも、ワイヤボンディング時のワイヤボンディングダメージを軽減することができ、ＬＥＤの素子破壊を極めて少なくすることができる。 As can be seen from the above manufacturing method, in the semiconductor light emitting device of the present invention, the electrode forming process is greatly simplified. Thereby, LED can be manufactured cheaply. In addition, since the Au layer can be easily formed thick, even when the film thickness from the active layer to the surface of the epitaxial layer is thin, wire bonding damage during wire bonding can be reduced, and LED element destruction is extremely reduced. be able to.

２）第二の実施形態
次に、本発明の第二の実施形態を添付図面に基づいて詳述する。 2) Second Embodiment Next, a second embodiment of the present invention will be described in detail with reference to the accompanying drawings.

図２に、本発明に係る半導体発光素子のためのエピタキシャルウエハを示す。この発光素子用エピタキシャルウエハは、図示下から上まで１１の層でできている。すなわち、裏面電極１、オーミック接合用電極１１、半導体基板２、バッファ層３、ＤＢＲ４、ｎ型クラッド層５、活性層６、ｐ型クラッド層７、コンタクト層８、ＩＴＯ膜９、表面電極１０である。図１との違いは、オーミック接合用電極１１が設けられていることである。 FIG. 2 shows an epitaxial wafer for a semiconductor light emitting device according to the present invention. This epitaxial wafer for light emitting elements is composed of 11 layers from the bottom to the top of the figure. That is, the back electrode 1, ohmic junction electrode 11, semiconductor substrate 2, buffer layer 3, DBR 4, n-type cladding layer 5, active layer 6, p-type cladding layer 7, contact layer 8, ITO film 9, and surface electrode 10 is there. A difference from FIG. 1 is that an ohmic junction electrode 11 is provided.

以下、図２の構造で発光波長６３０ｎｍ付近の赤色ＬＥＤ用エピタキシャルウエハを製造する場合を例に、材料や寸法などの詳細を製造手順と共に説明する。 Hereinafter, the case where a red LED epitaxial wafer having an emission wavelength of around 630 nm is manufactured with the structure of FIG.

エピタキシャル成長方法、エピタキシャル層膜厚、エピタキシャル構造及びＬＥＤ素子制作方法は、第一の実施の形態と基本的に同じである。そこで、第一の実施の形態とは異なる点を列挙して説明する。 The epitaxial growth method, the epitaxial layer thickness, the epitaxial structure, and the LED device manufacturing method are basically the same as those in the first embodiment. Therefore, the differences from the first embodiment will be listed and described.

図２のエピタキシャルウエハは、ＭＯＶＰＥ工程の後、底面つまり半導体基板２の全面にオーミック接合用電極１１としてＡｕＧｅを厚さ６０ｎｍ、真空蒸着する。次に、ＩＴＯ膜９の主表面に表面電極１０（全面）を電気メッキ法で形成する。ただし、このとき基本的には表面電極１０を形成するために電気メッキを行うのだが、実際には表面（ＩＴＯ膜９）以外に裏面にもメッキ層は付着堆積する。このときのメッキ層の構造は、一般的な金メッキの構造であるニッケル（Ｎｉ）、金（Ａｕ）の積層膜とする。メッキ槽に浸漬する時間を調整することにより、Ｎｉ層の膜厚を約０．１μｍ、Ａｕ層の膜厚を４μｍとする。従って、裏面電極１は、オーミック接合用電極１１に上記メッキの積層膜が重なったものとなる。 The epitaxial wafer of FIG. 2 is vacuum-deposited with AuGe as an ohmic junction electrode 11 on the bottom surface, that is, the entire surface of the semiconductor substrate 2 after the MOVPE process. Next, a surface electrode 10 (entire surface) is formed on the main surface of the ITO film 9 by electroplating. However, at this time, electroplating is basically performed to form the surface electrode 10, but actually, a plating layer is deposited on the back surface in addition to the front surface (ITO film 9). The structure of the plating layer at this time is a multilayer film of nickel (Ni) and gold (Au), which is a general gold plating structure. By adjusting the immersion time in the plating tank, the Ni layer has a thickness of about 0.1 μm and the Au layer has a thickness of 4 μm. Therefore, the back electrode 1 is obtained by overlapping the plated laminated film on the ohmic bonding electrode 11.

その後、第一の形態と同様に、表面電極１０のパターンニング工程、アロイ工程、ＬＥＤ素子制作工程を行う。 Then, the patterning process of the surface electrode 10, an alloy process, and an LED element production process are performed like a 1st form.

実際に上記の通り製造したＬＥＤ素子の初期特性を評価した結果、２０ｍＡ通電時（評価時）の発光出力１．８６ｍＷ、動作電圧１．９１Ｖという優れた初期特性があった。また、従来技術で生じたワイヤボンディングによる素子破壊はいっさい発生しなかった。 As a result of evaluating the initial characteristics of the LED element actually manufactured as described above, there were excellent initial characteristics of a light emission output of 1.86 mW and an operating voltage of 1.91 V when 20 mA was applied (evaluation). In addition, no element destruction due to wire bonding occurred in the prior art.

この製造方法における電極形成方法の手順は、オーミック接合用電極１１（ＡｕＧｅのみ）の蒸着、メッキによる表面電極（全面）及び裏面電極の形成、表面電極のためのフォトリソグラフィ、表面電極のパターンニング（電極エッチング法）となっている。 The procedure of the electrode forming method in this manufacturing method is the deposition of the ohmic junction electrode 11 (AuGe only), the formation of the surface electrode (entire surface) and the back electrode by plating, the photolithography for the surface electrode, the patterning of the surface electrode ( Electrode etching method).

本実施形態によれば、表面電極に関しては、エピタキシャルウエハ（途中品）の表面が極めてキャリア濃度の高いＩＴＯ膜９であるため、単純なＮｉ／Ａｕ構造のメッキを施すだけでオーミック接合を得ることができる。したがって、従来技術のように下地となるオーミック電極を形成する必要はない。しかも、メッキ槽にエピタキシャルウエハを浸漬する電気メッキ法においてエピタキシャルウエハの反対面にもメッキ層が付着堆積する。これを利用し、予めオーミック接合用電極１１を形成しておけば、このオーミック接合用電極１１上に裏面電極１をメッキすることができる。従来技術（図３）では、裏面電極３１の機械的強度を高め、かつオーミック接合を確実に図るために裏面電極３１を真空蒸着のみで厚く形成する必要があったが、本発明ではオーミック接合用電極１１を蒸着する厚さは薄くし、裏面電極１のメッキを厚くすればよい。 According to the present embodiment, with respect to the surface electrode, since the surface of the epitaxial wafer (intermediate product) is the ITO film 9 having an extremely high carrier concentration, an ohmic junction can be obtained simply by plating with a simple Ni / Au structure. Can do. Therefore, it is not necessary to form an ohmic electrode as a base as in the prior art. Moreover, in the electroplating method in which the epitaxial wafer is immersed in the plating tank, a plating layer is deposited and deposited on the opposite surface of the epitaxial wafer. If the ohmic junction electrode 11 is formed in advance using this, the back electrode 1 can be plated on the ohmic junction electrode 11. In the prior art (FIG. 3), in order to increase the mechanical strength of the back electrode 31 and to ensure ohmic bonding, it is necessary to form the back electrode 31 thickly only by vacuum deposition. What is necessary is just to make the thickness which vapor-deposits the electrode 11 thin, and to make the plating of the back surface electrode 1 thick.

次に、本発明のさらに他の実施形態を添付図面に基づいて詳述する。 Next, still another embodiment of the present invention will be described in detail with reference to the accompanying drawings.

３）第３の実施形態
図１の構造で発光波長６３０ｎｍ付近の赤色ＬＥＤ用エピタキシャルウエハを製造するものとする。エピタキシャル成長方法、エピタキシャル層膜厚、エピタキシャル構造及びＬＥＤ素子制作方法は、第一の実施形態と基本的に同じである。そこで、第一の実施形態とは異なる点を列挙して説明する。 3) Third Embodiment It is assumed that an epitaxial wafer for red LED having an emission wavelength near 630 nm is manufactured with the structure of FIG. The epitaxial growth method, the epitaxial layer thickness, the epitaxial structure, and the LED device manufacturing method are basically the same as those in the first embodiment. Therefore, differences from the first embodiment are listed and described.

本実施の形態では、エピタキシャルウエハの表面側、つまりＩＴＯ膜９の主表面に表面電極１０（全面）を電気メッキ法で形成する。この表面電極１０の構造は、Ｎｉ（ニッケル）、Ａｌ（アルミニウム）の積層膜とする。メッキ槽に浸漬する時間を調整することにより、Ｎｉ層の膜厚を約０．２μｍ、Ａｌ層の膜厚を５μｍとする。その後の表面電極１０のパターンニング工程、アロイ工程、ＬＥＤ素子制作工程は最初の実施形態と同じとする。なお、パターンニング工程に用いるエッチャントとしては、塩素系、フッ化水素系のものを適宜使用する。 In the present embodiment, the surface electrode 10 (entire surface) is formed by electroplating on the surface side of the epitaxial wafer, that is, the main surface of the ITO film 9. The structure of the surface electrode 10 is a laminated film of Ni (nickel) and Al (aluminum). By adjusting the immersion time in the plating tank, the Ni layer has a thickness of about 0.2 μm and the Al layer has a thickness of 5 μm. The subsequent patterning process, alloy process, and LED element production process of the surface electrode 10 are the same as those in the first embodiment. In addition, as an etchant used for a patterning process, a chlorine type and a hydrogen fluoride type are used suitably.

実際に上記の通り製造したＬＥＤ素子の初期特性を評価した結果、２０ｍＡ通電時（評価時）の発光出力１．８５ｍＷ、動作電圧１．９１Ｖという優れた初期特性があった。また、従来技術で生じたワイヤボンディングによる素子破壊はいっさい発生しなかった。 As a result of actually evaluating the initial characteristics of the LED element manufactured as described above, there were excellent initial characteristics such as a light emission output of 1.85 mW and an operating voltage of 1.91 V when energized with 20 mA (during evaluation). In addition, no element destruction due to wire bonding occurred in the prior art.

この実施形態では、表面電極の形成に際して、エピタキシャルウエハ（途中品）の表面が極めてキャリア濃度の高いＩＴＯ膜９であるため、単純なＮｉ／Ａｕ構造のメッキを施すだけでオーミック接合を得ることができる。したがって、従来技術のように下地となるオーミック電極を形成する必要はない。 In this embodiment, when the surface electrode is formed, since the surface of the epitaxial wafer (intermediate product) is the ITO film 9 having an extremely high carrier concentration, an ohmic junction can be obtained simply by plating with a simple Ni / Au structure. it can. Therefore, it is not necessary to form an ohmic electrode as a base as in the prior art.

また、Ａｌ層を容易に厚く形成できるため、活性層からエピタキシャル層の表面までの膜厚が薄い場合でも、ワイヤボンディング時のワイヤボンディングダメージを軽減することができ、ＬＥＤの素子破壊を極めて少なくすることができる。 In addition, since the Al layer can be easily formed thick, even when the film thickness from the active layer to the surface of the epitaxial layer is thin, wire bonding damage during wire bonding can be reduced, and LED element destruction is extremely reduced. be able to.

さらに、この実施形態では、メッキにＮｉ、Ａｌを用いており、貴金属を用いないので著しいコスト低減を図ることができる。 Furthermore, in this embodiment, Ni and Al are used for plating, and no precious metal is used, so that significant cost reduction can be achieved.

次に、これまで説明した第一から第３の実施の形態に共通し、本発明を実施する上で、好ましい諸条件を説明する。 Next, common conditions in the first to third embodiments described so far, preferable conditions for implementing the present invention will be described.

１）条件１
金属酸化膜からなる電流分散層（例えばＩＴＯ膜９）と接するオーミックコンタクト層８は、極めて高濃度に導電型決定不純物が添加されているのが好ましい。具体的には亜鉛（Ｚｎ）が添加されたコンタクト層８の場合、その結晶材料はＡｌ混晶比が０から０．３までのＧａＡｓまたはＡｌＧａＡｓであることが好ましく、そのキャリア濃度は１×１０¹⁹／ｃｍ³以上が好ましく、これは高ければ高いほど好ましい。また、導電型決定不純物にＭｇ（マグネシウム）を用いたコンタクト層８の場合は、その結晶材料はＧａＰ組成が０から０．２までのＩｎＰまたはＧａＩｎＰであることが好ましく、そのキャリア濃度は１×１０¹⁹／ｃｍ³以上が好ましく、これは高ければ高いほど好ましい。 1) Condition 1
It is preferable that the ohmic contact layer 8 in contact with the current spreading layer (for example, the ITO film 9) made of a metal oxide film is added with a conductivity determining impurity at a very high concentration. Specifically, in the case of the contact layer 8 to which zinc (Zn) is added, the crystal material is preferably GaAs or AlGaAs having an Al mixed crystal ratio of 0 to 0.3, and the carrier concentration is 1 × 10. ¹⁹ / cm ³ or more is preferable, and the higher the value, the more preferable. In the case of the contact layer 8 using Mg (magnesium) as the conductivity determining impurity, the crystal material is preferably InP or GaInP with a GaP composition of 0 to 0.2, and the carrier concentration is 1 ×. 10 ¹⁹ / cm ³ or more is preferable, and the higher the value, the more preferable.

２）条件２
ＩＴＯ膜９は、基本的にｎ型の半導体材料に属し、また、ＬＥＤは一般的にｐサイドアップで作成される。このため、ＩＴＯ膜９を電流分散層に使用したＬＥＤは導電型が半導体基板２の側から見てｎ／ｐ／ｎ接合になる。このため、ＩＴＯ膜９を直接ｐ型クラッド層７上に形成すると、ＩＴＯ膜９とｐ型クラッド層７との界面に大きな電位障壁が生じ、ＬＥＤの動作電圧が高くなる。そこで、コンタクト層８を設けてある。このコンタクト層８のバンドギャップを狭くする理由は、そのほうが高キャリア濃度にできるからである。 2) Condition 2
The ITO film 9 basically belongs to an n-type semiconductor material, and the LED is generally formed by p-side up. For this reason, the LED using the ITO film 9 as a current spreading layer has an n / p / n junction as viewed from the semiconductor substrate 2 side. For this reason, when the ITO film 9 is formed directly on the p-type cladding layer 7, a large potential barrier is generated at the interface between the ITO film 9 and the p-type cladding layer 7, and the operating voltage of the LED increases. Therefore, a contact layer 8 is provided. The reason why the band gap of the contact layer 8 is made narrower is that a higher carrier concentration can be achieved.

３）条件３
コンタクト層８の膜厚は、１ｎｍから５０ｎｍの範囲であることが好ましい。それは、コンタクト層８が活性層６で発光した光に対して吸収層となるバンドギャップを有するからであり、膜厚が厚くなるにつれてＬＥＤの発光輝度（出力）が低下してしまうからである。したがって、コンタクト層８の膜厚の上限は５０ｎｍとするのが好ましく、より好ましくは３０ｎｍまでである。一方、コンタクト層８の膜厚が１ｎｍ未満になると、ＩＴＯ膜９とコンタクト層８との間でトンネル接合が難しくなり、動作電圧を低くしたり安定化させることが難しくなる。以上より、コンタクト層８の膜厚は、１ｎｍから５０ｎｍの範囲であることが好ましい。 3) Condition 3
The thickness of the contact layer 8 is preferably in the range of 1 nm to 50 nm. This is because the contact layer 8 has a band gap that serves as an absorption layer for the light emitted from the active layer 6, and the light emission luminance (output) of the LED decreases as the film thickness increases. Therefore, the upper limit of the film thickness of the contact layer 8 is preferably 50 nm, more preferably up to 30 nm. On the other hand, when the film thickness of the contact layer 8 is less than 1 nm, tunnel junction between the ITO film 9 and the contact layer 8 becomes difficult, and it becomes difficult to lower or stabilize the operating voltage. From the above, the film thickness of the contact layer 8 is preferably in the range of 1 nm to 50 nm.

４）条件４
金属酸化膜からなる電流分散層を形成する方法は、真空蒸着法であることが好ましい。その理由は、次に示す他の製造方法との比較で述べる。まず、スパッタ法はスパッタ装置自体の設備費が高額である。また、１バッチあたりのチャージ枚数が少ないことからスループットが良くない。よって、電流分散層形成に掛かるコストを大幅に低減するのは難しい。ＭＯＤ溶液を用いたスプレー法は、第一に、半導体基板２の表面温度を５００℃以上に加熱しないとＩＴＯ膜９の抵抗率を下げることができないため、エピタキシャルウエハに対する熱の影響が大きく、コンタクト層８の表面が酸化してしまい、トンネル接合が達成されなくなってしまうという問題が発生する。第二に、ＩＴＯ膜９の成膜が高温でおこなわれるので、ＩＴＯ膜９のキャリア濃度が低下してしまい、トンネル接合しづらい状況になるという問題が発生する。さらに、多数枚チャージによるスループットの高い製造設備の作製が難しく、安定した量産を行うのが難しい。塗布法は、スプレー法、スパッタ法、真空蒸着法と比較して抵抗率を下げることが難しいため、トンネル接合が非常に難しい。さらに、ＩＴＯ膜９を厚さ１００ｎｍから３５０ｎｍ程度まで形成するのに、塗布、乾燥、焼成といった工程を幾度となく行う必要があることから、スループットが非常に悪い。 4) Condition 4
The method for forming the current dispersion layer made of the metal oxide film is preferably a vacuum deposition method. The reason for this will be described in comparison with other manufacturing methods described below. First, in the sputtering method, the equipment cost of the sputtering apparatus itself is high. Further, since the number of charged sheets per batch is small, the throughput is not good. Therefore, it is difficult to significantly reduce the cost for forming the current spreading layer. In the spray method using the MOD solution, first, the resistivity of the ITO film 9 cannot be lowered unless the surface temperature of the semiconductor substrate 2 is heated to 500 ° C. or more. There arises a problem that the surface of the layer 8 is oxidized and a tunnel junction cannot be achieved. Secondly, since the ITO film 9 is formed at a high temperature, the carrier concentration of the ITO film 9 is lowered, and there is a problem that the tunnel junction is difficult to be formed. Furthermore, it is difficult to produce a manufacturing facility with high throughput by charging a large number of sheets, and it is difficult to perform stable mass production. Since it is difficult for the coating method to lower the resistivity as compared with the spray method, the sputtering method, and the vacuum deposition method, the tunnel junction is very difficult. Furthermore, in order to form the ITO film 9 with a thickness of about 100 nm to about 350 nm, it is necessary to repeatedly perform steps such as coating, drying, and baking, so that the throughput is very poor.

これらの方法に対して、真空蒸着法は、製造装置の価格が安価であり、安定性にも優れ、スループットが高いという優位性を有する。 In contrast to these methods, the vacuum deposition method has the advantage that the price of the manufacturing apparatus is low, the stability is excellent, and the throughput is high.

５）条件５
ＩＴＯ膜９の厚さは、１００ｎｍから４５０ｎｍの範囲にあるのが好ましい。下限が１００ｎｍである理由は、十分な電流分散効果を得るために１００ｎｍ程度以上の膜厚が必要だからである。上限が４５０ｎｍである理由は、膜厚が４５０ｎｍを超えるとＩＴＯ膜９の透明性（透過率）が悪くなるからである。また、およそ１００ｎｍから３００ｎｍ程度のＩＴＯ膜９によって十分な電流分散効果が得られるので、それ以上に厚くすることは製造コストを増大させるだけになる。以上のことから、ＩＴＯ膜９の厚さは１００ｎｍから４５０ｎｍの範囲にあるのが好ましく、より好ましくは２００ｎｍから３００ｎｍの範囲である。 5) Condition 5
The thickness of the ITO film 9 is preferably in the range of 100 nm to 450 nm. The reason why the lower limit is 100 nm is that a film thickness of about 100 nm or more is necessary to obtain a sufficient current dispersion effect. The reason that the upper limit is 450 nm is that when the film thickness exceeds 450 nm, the transparency (transmittance) of the ITO film 9 is deteriorated. Moreover, since a sufficient current dispersion effect can be obtained by the ITO film 9 of about 100 nm to about 300 nm, increasing the thickness more than that only increases the manufacturing cost. From the above, the thickness of the ITO film 9 is preferably in the range of 100 nm to 450 nm, more preferably in the range of 200 nm to 300 nm.

次に、その他の実施の形態を変形例として挙げておく。 Next, other embodiments will be described as modifications.

１）変形例１
これまで述べた実施の形態では、活性層６とクラッド層７との間に何も介在させないものとした。しかし、活性層６とクラッド層７との間に、例えば、真性なアンドープ層を設けたり、多少導電型不純物を含んでいようとも擬似的にアンドープ層となるような疑似アンドープ層を設けてもよい。これにより、ＬＥＤの出力の信頼性を向上させるなどの効果が本発明の効果に併せて得られる。 1) Modification 1
In the embodiments described so far, nothing is interposed between the active layer 6 and the cladding layer 7. However, for example, an intrinsic undoped layer may be provided between the active layer 6 and the cladding layer 7, or a pseudo undoped layer may be provided which becomes a pseudo undoped layer even if it contains some conductive impurities. Good. Thereby, effects, such as improving the reliability of LED output, can be obtained together with the effects of the present invention.

２）変形例２
これまで述べた実施の形態では、発光波長６３０ｎｍの赤色ＬＥＤを製造するものとしたが、ＡｌＧａＩｎＰ系の材料を使用した各種のＬＥＤ（例えば、発光波長５６０ｎｍ〜６６０ｎｍ）についても、各層（特にウインドウ層）の材料、キャリア濃度は同じである。よって、発光波長によらず本発明は有効である。 2) Modification 2
In the embodiment described so far, a red LED having an emission wavelength of 630 nm is manufactured. However, various types of LEDs using an AlGaInP-based material (for example, an emission wavelength of 560 nm to 660 nm) are also provided for each layer (especially a window layer). ) Material and carrier concentration are the same. Therefore, the present invention is effective regardless of the emission wavelength.

３）変形例３
これまで述べた実施の形態では、バッファ層３、ＤＢＲ４を設けたが、これらの層がないものでも、本発明は有効である。 3) Modification 3
In the embodiment described so far, the buffer layer 3 and the DBR 4 are provided, but the present invention is effective even without these layers.

４）変形例４
これまで述べた実施の形態では、ｐ型層に添加する導電型決定不純物を亜鉛（Ｚｎ）とし、ｎ型層に添加する導電型決定不純物をセレン（Ｓｅ）としたが、ｐ型導電型決定不純物にマグネシウム（Ｍｇ）を用いたり、ｎ型導電型決定不純物にシリコン（Ｓｉ）やテルル（Ｔｅ）を用いた場合にも、本発明は有効である。 4) Modification 4
In the embodiments described so far, the conductivity determining impurity added to the p-type layer is zinc (Zn) and the conductivity determining impurity added to the n-type layer is selenium (Se). The present invention is also effective when magnesium (Mg) is used as the impurity or silicon (Si) or tellurium (Te) is used as the n-type conductivity determining impurity.

５）変形例５
これまで述べた実施の形態では、表面電極１０のパターン形状は円形としたが、それ以外の形状、例えば、四角、菱形、多角形としても、本発明は有効である。 5) Modification 5
In the embodiment described so far, the pattern shape of the surface electrode 10 is circular. However, the present invention is also effective for other shapes such as a square, a rhombus, and a polygon.

６）変形例６
これまで述べた実施の形態では、電極形成方法を電気メッキ法としたが、無電解メッキ法を用いたり、電気メッキ法と無電解メッキ法とを組み合わせた方法などを用いても、本発明は有効である。 6) Modification 6
In the embodiments described so far, the electrode forming method is the electroplating method. However, the present invention can be applied even if an electroless plating method or a method combining the electroplating method and the electroless plating method is used. It is valid.

７）変形例７
これまで述べた実施の形態では、メッキをする電極の材料がＡｕ、Ｎｉ、Ａｌなどであったが、これ以外にＺｎを組み合わせても、本発明は有効である。 7) Modification 7
In the embodiments described so far, the material of the electrode to be plated is Au, Ni, Al or the like. However, the present invention is effective even if Zn is combined in addition to this.

８）変形例８
これまで述べた実施の形態では、金属酸化膜からなる電流分散層としてＩＴＯ膜９を採用したが、Ｉｎ₂Ｏ₃（酸化インジウム）、ＺｎＯ（酸化亜鉛）、ＧＺＯ（ホウ素添加酸化亜鉛）などの低抵抗の金属酸化物で電流分散層を形成しても、本発明は有効である。 8) Modification 8
In the embodiment described so far, the ITO film 9 is employed as the current spreading layer made of the metal oxide film. However, In ₂ O ₃ (indium oxide), ZnO (zinc oxide), GZO (boron-doped zinc oxide), etc. The present invention is effective even when the current dispersion layer is formed of a low-resistance metal oxide.

９）変形例９
これまで述べた実施の形態では、半導体基板２（出発基板）にＧａＡｓを採用したエピタキシャルウエハを製造するものとしたが、Ｇｅを出発基板とするエピタキシャルウエハを製造するときも本発明は有効である。また、ＧａＡｓまたはＧｅを出発基板としてエピタキシャル成長させた後に出発基板を除去し、代替えの自立基板としてＳｉやＳｉ以上の熱伝導率を有する金属基板を取り付けるエピタキシャルウエハに対しても本発明は有効である。 9) Modification 9
In the embodiment described so far, an epitaxial wafer employing GaAs as the semiconductor substrate 2 (starting substrate) is manufactured. However, the present invention is also effective when manufacturing an epitaxial wafer using Ge as the starting substrate. . The present invention is also effective for an epitaxial wafer in which a starting substrate is removed after epitaxial growth using GaAs or Ge as a starting substrate, and Si or a metal substrate having a thermal conductivity higher than Si is attached as an alternative free-standing substrate. .

各実施の形態で示した各層組成・キャリア濃度等はそれぞれ一具体例であり、数値を変更してもよいことはもちろんである。発光部（活性層６）を形成する材料が（Ａｌ_XＧａ_1-X）_YＩｎ_1-YＰ（ただし、０≦Ｘ≦１、０≦Ｙ≦１）であり、さらに、ｐ型の導電型決定不純物にＺｎを用いた場合は、ｐ型コンタクト層８は、材料をＡｌ_XＧａ_1-XＡｓ（ただし、０≦Ｘ≦０．２）とし、かつ、キャリア濃度が１×１０¹⁹／ｃｍ³以上となるようにする。また、ｐ型の導電型決定不純物にＭｇを用いた場合は、ｐ型コンタクト層８は、材料をＧａ_XＩｎ_1-XＰ（ただし、０≦Ｘ≦０．２）とし、かつ、キャリア濃度が１×１０¹⁹／ｃｍ³以上となるようにする。 Each layer composition, carrier concentration, etc. shown in each embodiment are specific examples, and it goes without saying that the numerical values may be changed. A light emitting portion the material forming the (active layer 6) is _{_{(Al X Ga 1-X)}} Y In 1-Y P ( However, 0 ≦ X ≦ 1,0 ≦ Y ≦ 1), further, p-type conductivity When Zn is used as the type determining impurity, the p-type contact layer 8 is made of Al _x Ga _1-x As (where 0 ≦ X ≦ 0.2) and has a carrier concentration of 1 × 10 ¹⁹ / Make sure that it is at least cm ³ . When Mg is used for the p-type conductivity determining impurity, the p-type contact layer 8 is made of Ga _x In _1-X P (where 0 ≦ X ≦ 0.2) and has a carrier concentration. Of 1 × 10 ¹⁹ / cm ³ or more.

本実施の形態による効果をまとめると次のようになる。 The effects of the present embodiment are summarized as follows.

（１）蒸着による電極を形成する工程を省略することができ、これにより、製造コストを低減することができ、量産性に優れている。 (1) The process of forming the electrode by vapor deposition can be omitted, thereby making it possible to reduce the manufacturing cost and excel in mass productivity.

（２）電極を厚く形成することが容易になり、これにより、ワイヤボンディングダメージによる素子破壊を防止することができる。 (2) It becomes easy to form a thick electrode, thereby preventing element destruction due to wire bonding damage.

前記電極のメッキ厚が０．５μｍという値は、上記効果（２）を得ることは望めないが、電極として正常に機能し、上記効果（１）を得ることができる下限値である。また、前記電極のメッキ厚が１０μｍという値は、ワイヤボンディングダメージによる素子破壊をほぼ確実に防止することができる厚さであり、電極をそれ以上に厚く形成しても、ワイヤボンディングダメージによる素子破壊を防止するという効果の向上は望めないといえる。よって、費用対効果の点から考えると、前記電極のメッキ厚は１μｍ以上５μｍ以下がより好ましいといえる。 The value of the electrode plating thickness of 0.5 μm is the lower limit value at which the above effect (2) cannot be obtained, but functions normally as an electrode and the above effect (1) can be obtained. Moreover, the value of the electrode plating thickness of 10 μm is a thickness that can almost certainly prevent the element destruction due to the wire bonding damage. Even if the electrode is formed thicker than that, the element destruction due to the wire bonding damage is caused. It can be said that the improvement of the effect of preventing is not expected. Therefore, from the viewpoint of cost effectiveness, it can be said that the plating thickness of the electrode is more preferably 1 μm or more and 5 μm or less.

本発明の第一及び第３の実施の形態を示すエピタキシャルウエハの断面構造図である。It is a cross-section figure of the epitaxial wafer which shows the 1st and 3rd embodiment of the present invention. 本発明の第二の実施形態を示すエピタキシャルウエハの断面構造図である。It is a cross-section figure of the epitaxial wafer which shows 2nd embodiment of this invention. 従来のエピタキシャルウエハの断面構造図である。It is sectional structure drawing of the conventional epitaxial wafer.

符号の説明Explanation of symbols

１裏面電極
２半導体基板
５ｎ型クラッド層
６活性層
７ｐ型クラッド層
９ＩＴＯ膜（金属酸化膜からなる電流分散層）
DESCRIPTION OF SYMBOLS 1 Back electrode 2 Semiconductor substrate 5 N-type clad layer 6 Active layer 7 P-type clad layer 9 ITO film | membrane (current dispersion layer which consists of metal oxide films)

Claims

電流分散層として金属酸化膜を有する半導体発光素子において、前記金属酸化膜に電極がメッキされていることを特徴とする半導体発光素子。 A semiconductor light emitting device having a metal oxide film as a current spreading layer, wherein an electrode is plated on the metal oxide film.

前記電極の材料が金、ニッケル、アルミニウム、亜鉛のいずれかであることを特徴とする請求項１記載の半導体発光素子。 2. The semiconductor light emitting element according to claim 1, wherein a material of the electrode is any one of gold, nickel, aluminum, and zinc.

前記電極は、複数の材料が積層されていることを特徴とする請求項１又は２記載の半導体発光素子。 The semiconductor light-emitting element according to claim 1, wherein a plurality of materials are laminated on the electrode.

前記電極をメッキする方法が電気メッキ法、無電解メッキ法、又はこれらを組み合わせた方法であることを特徴とする請求項１〜３いずれか記載の半導体発光素子。 4. The semiconductor light emitting device according to claim 1, wherein the electrode is plated by an electroplating method, an electroless plating method, or a combination thereof.

前記金属酸化膜の材料が酸化インジウム、酸化錫、錫添加酸化インジウム、酸化亜鉛、アルミニウム添加酸化亜鉛、ガリウム添加酸化亜鉛、ホウ素添加酸化亜鉛のいずれかであることを特徴とする請求項１〜４いずれか記載の半導体発光素子。 The material of the metal oxide film is any one of indium oxide, tin oxide, tin-added indium oxide, zinc oxide, aluminum-added zinc oxide, gallium-added zinc oxide, and boron-added zinc oxide. Any one of the semiconductor light-emitting devices.

前記金属酸化膜の膜厚が１００ｎｍ以上４５０ｎｍ以下の範囲であることを特徴とする請求項１〜５いずれか記載の半導体発光素子。 6. The semiconductor light emitting element according to claim 1, wherein the metal oxide film has a thickness in a range of 100 nm to 450 nm.

前記金属酸化膜にメッキされている電極とは反対極の電極が半導体面に蒸着されたオーミック電極にメッキされていることを特徴とする請求項１〜６いずれか記載の半導体発光素子。 7. The semiconductor light emitting device according to claim 1, wherein an electrode having a polarity opposite to that of the electrode plated on the metal oxide film is plated on an ohmic electrode deposited on a semiconductor surface.

前記電極のメッキ厚０．５μｍ以上１０μｍ以下の範囲であることを特徴とする請求項１〜７いずれか記載の半導体発光素子。
8. The semiconductor light emitting element according to claim 1, wherein the electrode has a plating thickness in a range of 0.5 [mu] m to 10 [mu] m.