JP2006128600A - Solid-state imaging device and method of controlling thereof - Google Patents
Solid-state imaging device and method of controlling thereof Download PDFInfo
- Publication number
- JP2006128600A JP2006128600A JP2005070760A JP2005070760A JP2006128600A JP 2006128600 A JP2006128600 A JP 2006128600A JP 2005070760 A JP2005070760 A JP 2005070760A JP 2005070760 A JP2005070760 A JP 2005070760A JP 2006128600 A JP2006128600 A JP 2006128600A
- Authority
- JP
- Japan
- Prior art keywords
- output
- transfer
- output gate
- vertical
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
本発明は、情報電荷を垂直転送する際に不要な情報電荷を排出できるCCD固体撮像素子及びその制御方法に関する。 The present invention relates to a CCD solid-state imaging device capable of discharging unnecessary information charges when information charges are vertically transferred and a control method thereof.
図11は、フレーム転送方式のCCD固体撮像素子を含む固体撮像装置の構成図である。フレーム転送方式のCCD固体撮像素子は、撮像部2i、蓄積部2s、水平転送部2h及び出力部2dを含んで構成される。撮像部2iは、複数列の垂直シフトレジスタを備える。撮像部2iの垂直シフトレジスタは、外部からの光を受けて、その入射光の強度に応じた量の情報電荷を生成する行列配置された受光画素を備える。クロックパルス生成部4から撮像部2iへ垂直クロックパルスが入力されることによって、各受光画素で生成された情報電荷は垂直シフトレジスタに沿って蓄積部2sへ転送される。カラー撮像用のCCD固体撮像素子では、撮像部2iの各受光画素は赤(R)、緑(G)、青(B)の波長に対応する透過フィルタのいずれかで被われ、図2に示すように、各透過フィルタはモザイク状に配置されている。すなわち、垂直シフトレジスタの奇数列では赤(R)及び緑(G)に対応する情報電荷が交互に転送され、垂直シフトレジスタの偶数列では緑(G)及び青(B)に対応する情報電荷が交互に転送される。蓄積部2sは、撮像部2iの垂直シフトレジスタと連続して配置された垂直シフトレジスタを備える。蓄積部2sの垂直シフトレジスタは遮光されており、情報電荷を1フレーム分だけ蓄積しておくために用いられる。蓄積部2sには、クロックパルス生成部4から垂直クロックパルス及び出力制御クロックが入力される。垂直クロックパルス及び出力制御クロックが印加されることによって、蓄積部2sに保持された情報電荷が水平転送部2hへ1行分ずつ転送出力される。水平転送部2hは、水平シフトレジスタを備える。水平転送部2hの水平シフトレジスタの各ビットには蓄積部2sの各垂直シフトレジスタからそれぞれ1画素分の情報電荷が順次転送出力される。水平転送部2hには、クロックパルス生成部4から水平クロックパルスが入力される。水平転送部2hでは、水平クロックパルスを受けて、1画素単位で情報電荷が出力部2dへ転送される。出力部2dは1画素毎の情報電荷量を電圧値に変換し、その電圧値の変化がCCD出力とされる。
FIG. 11 is a configuration diagram of a solid-state imaging device including a frame transfer type CCD solid-state imaging device. The frame transfer type CCD solid-state imaging device includes an
図12に蓄積部2s及び水平転送部2hの内部構造の一部の平面図を示す。蓄積部2sは互いに平行に延伸された垂直シフトレジスタを複数含んで構成される。垂直シフトレジスタは以下のように形成することができる。N型半導体基板内にP型拡散層であるPウェル(PW)が形成され、その上にN型拡散層であるNウェルが形成される。また、垂直シフトレジスタの延伸方向に沿ってP型の不純物が添加された分離領域10が所定の間隔をもって互いに平行に設けられる。従って、Nウェルは、隣接する分離領域10によって電気的に区画される。この分離領域10に挟まれた領域が情報電荷の転送経路であるチャネル領域12となる。分離領域10は、隣接するチャネル領域12の間にポテンシャル障壁を形成し、各チャネル領域12を電気的に分離する。さらに、半導体基板の表面上には絶縁膜が成膜される。この絶縁膜を挟んでチャネル領域12の延伸方向に直交するように、ポリシリコン膜からなる複数の転送電極14が互いに平行に配置される。隣接する3つの転送電極14−1,14−2,14−3の組が1つの画素を構成する。撮像部2iの垂直シフトレジスタも同様に構成することができ、蓄積部2sの各垂直シフトレジスタと連続するように配設される。
FIG. 12 shows a plan view of a part of the internal structure of the storage unit 2s and the
第1の出力ゲート電極16は、奇数列ではチャネル領域22から離れ、偶数列ではチャネル領域22に近づくように蛇行して垂直シフトレジスタの出力側に転送電極14に並列に配置される。第2の出力ゲート電極18は、第1の出力ゲート電極16とは逆に、奇数列ではチャネル領域22に近づき、偶数列ではチャネル領域22から離れるように蛇行して、分離領域10上で第1の出力ゲート電極16と絶縁膜を介して交差するように配置される。第3の出力ゲート電極20は、第1の出力ゲート電極16及び第2の出力ゲート電極18よりもさらに出力側に配置される。第3の出力ゲート電極20は、奇数列で第1の出力ゲート電極16に近接し、偶数列で第2の出力ゲート電極18と絶縁膜を介して重なり合うように配置される。
The first
水平転送部2hは、蓄積部2sの垂直シフトレジスタから出力される情報電荷を受けて転送する水平シフトレジスタを含んで構成される。水平シフトレジスタは、チャネル領域22及び水平転送電極24−1,24−2から構成される。チャネル領域22は、蓄積部2sの垂直シフトレジスタから延伸された分離領域10と蓄積部2sと対向して設けられたP型拡散層である水平分離領域26とにより垂直シフトレジスタの延伸方向に対して直交する方向に区画される。垂直シフトレジスタのチャネル領域12と水平シフトレジスタのチャネル領域22は延伸された分離領域10の間隙を介して連続して配設される。第1の水平転送電極24−1は、垂直シフトレジスタのチャネル領域12の延長上に絶縁膜を介して半導体基板上に配置される。第2の水平転送電極24−2は、第1の水平転送電極24−1の間隙を覆い、その一部が第1の水平転送電極24−1と絶縁膜を介して重なり合うようにしてチャネル領域22と交差するように配置される。
The
転送電極14−1〜14−3には、それぞれ垂直クロックパルスφs1〜φs3が印加される。また、第1の出力ゲート電極16及び第2の出力ゲート電極18には、それぞれ出力制御クロックTG1及びTG2が印加される。さらに、第3の出力ゲート電極20には、転送電極14−1に印加される垂直クロックパルスφs1が印加される。
Vertical clock pulses φs 1 to φs 3 are applied to the transfer electrodes 14-1 to 14-3, respectively. Output control clocks TG1 and TG2 are applied to the first
図13に、情報電荷を垂直転送する際の垂直クロックパルスφs1〜φs3及び出力制御クロックTG1,TG2のタイミングチャートを示す。また、図14に、図13の各時刻に対応する転送電極14−1〜14−3及び第1〜第3の出力ゲート電極16,18,20下のポテンシャル井戸の形成状況及び情報電荷の転送の様子を示す。
FIG. 13 shows a timing chart of the vertical clock pulses φs 1 to φs 3 and the output
このように奇数列と偶数列とが交互に水平シフトレジスタに出力されるように垂直転送を行うことによって、カラー撮像を行った場合の異色の情報電荷の混合を防ぐと共に、水平シフトレジスタのビット数を少なくしている。 In this way, by performing vertical transfer so that odd and even columns are alternately output to the horizontal shift register, mixing of information charges of different colors in color imaging is prevented, and bits of the horizontal shift register The number is reduced.
解像度の低い画像を撮像する場合、同一色に対応する情報電荷を垂直方向及び水平方向に加算合成する必要がある。しかしながら、上記従来技術のCCD固体撮像素子では、水平方向への同一色に対応する情報電荷の加算合成は可能であるが、垂直方向への同一色に対応する情報電荷の加算合成を素子内で行うことができなかった。 When capturing an image with a low resolution, it is necessary to add and combine information charges corresponding to the same color in the vertical direction and the horizontal direction. However, in the above-described conventional CCD solid-state imaging device, information charges corresponding to the same color in the horizontal direction can be added and combined, but information charges corresponding to the same color in the vertical direction can be added and combined in the device. Could not do.
また、図10に示すように、撮像部2iで撮像された画像の一部(ハッチングされていない領域)のみを取得しようとする場合においても、不要な画像領域(ハッチングで示した領域)で蓄積された情報電荷を転送途中で廃棄し、必要な画像領域のみを切り出すことができなかった。
Further, as shown in FIG. 10, even when only a part of an image captured by the
本発明は、上記従来技術の問題を鑑み、垂直転送中に不要な情報電荷を排出することを可能とした固体撮像装置及びその制御方法を提供することを目的とする。 An object of the present invention is to provide a solid-state imaging device and a control method therefor that can discharge unnecessary information charges during vertical transfer in view of the above-described problems of the prior art.
本発明は、水平方向に延伸されて所定の間隔をもって配置された複数の転送電極を含み、複数の転送電極に交差する垂直方向の列として配置され、転送電極に印加される転送クロックパルスを制御することで情報電荷を垂直方向へ転送する複数の垂直シフトレジスタを備えた固体撮像装置であって、垂直シフトレジスタの出力側に設けられ、複数の垂直シフトレジスタの各列で共通となり、奇数列と偶数列とで配列順序が逆転する第1及び第2の出力ゲート電極と、複数の垂直シフトレジスタの各列で共通となり、前記第1及び第2の出力ゲート電極より出力側に配置された第3の出力ゲート電極と、複数の垂直シフトレジスタの各列で共通となり、前記第1及び第2の出力ゲート電極より入力側に配置された第4の出力ゲート電極と、を備え、前記複数の垂直シフトレジスタからの出力に各ビットが対応付けられ、前記垂直シフトレジスタの少なくとも1ビットに対応付けられた複数の転送電極のうち少なくとも1つと、前記第4の出力ゲート電極とに、前記転送クロックパルス及び前記第1〜第3の出力ゲート電極に印加される出力制御クロックとは独立に制御される出力制御クロックを共通に印加可能であることを特徴とする。 The present invention includes a plurality of transfer electrodes extending in the horizontal direction and arranged at a predetermined interval, arranged as a vertical column intersecting the plurality of transfer electrodes, and controlling transfer clock pulses applied to the transfer electrodes A solid-state imaging device having a plurality of vertical shift registers for transferring information charges in the vertical direction, provided on the output side of the vertical shift register, and common to each column of the plurality of vertical shift registers, and odd columns And the first and second output gate electrodes whose arrangement order is reversed between the even-numbered columns and the columns of the plurality of vertical shift registers, and are arranged on the output side from the first and second output gate electrodes. A third output gate electrode; and a fourth output gate electrode that is common to each column of the plurality of vertical shift registers and is arranged on the input side from the first and second output gate electrodes. , Each bit is associated with an output from the plurality of vertical shift registers, at least one of a plurality of transfer electrodes associated with at least one bit of the vertical shift register, and the fourth output gate electrode. An output control clock controlled independently of the transfer clock pulse and the output control clock applied to the first to third output gate electrodes can be applied in common.
具体的には、前記第1及び第2の出力ゲート電極に対して、前記第3の出力ゲート電極に対して印加される出力制御クロックとは独立に制御される出力制御クロックを印加可能とする。 Specifically, an output control clock that is controlled independently of an output control clock applied to the third output gate electrode can be applied to the first and second output gate electrodes. .
このような構成の固体撮像装置において、前記第4の出力ゲート電極と共通に印加される出力制御クロックを変化させることによって、垂直転送中において情報電荷を排出させることができる。より具体的には、前記第4の出力ゲート電極と共通に印加される出力制御クロックと前記転送クロックパルスとを同時にオフとすることによって、垂直転送中において情報電荷を排出させる。 In the solid-state imaging device having such a configuration, information charges can be discharged during vertical transfer by changing an output control clock applied in common with the fourth output gate electrode. More specifically, the information charge is discharged during the vertical transfer by simultaneously turning off the output control clock and the transfer clock pulse applied in common with the fourth output gate electrode.
また、上記構成の固体撮像装置では、複数の垂直シフトレジスタにおいて情報電荷の蓄積位置を奇数列と偶数列とで互いに1ビットずらし、垂直シフトレジスタの奇数列と偶数列から情報電荷を水平シフトレジスタへ交互に出力させることができる。 In the solid-state imaging device having the above-described configuration, the storage positions of the information charges in the plurality of vertical shift registers are shifted by 1 bit between the odd and even columns, and the information charges are horizontally shifted from the odd and even columns of the vertical shift register. Can be output alternately.
本発明をより一般化すると、水平方向に延伸されて所定の間隔をもって配置された複数の転送電極を含み、複数の転送電極に交差する垂直方向の列として配置され、転送電極に印加される転送クロックパルスを制御することで情報電荷を垂直方向へ転送する複数の垂直シフトレジスタを備えた固体撮像装置であって、垂直シフトレジスタの出力側に設けられ、複数の垂直シフトレジスタの各列で共通となる複数の中段出力ゲート電極と、複数の垂直シフトレジスタの各列で共通であり、前記複数の中段出力ゲート電極より出力側に配置される後段出力ゲート電極と、複数の垂直シフトレジスタの各列で共通であり、前記複数の中段出力ゲート電極より入力側に配置される前段出力ゲート電極と、を備え、前記複数の垂直シフトレジスタからの出力に各ビットが対応付けられ、前記垂直シフトレジスタの少なくとも1ビットに対応付けられた複数の転送電極のうち少なくとも1つと、前記前段出力ゲート電極とに、前記転送クロックパルス及び前記中段出力ゲート電極に印加される出力制御クロック及び前記後段出力ゲート電極に印加される出力制御クロックとは独立に制御される出力制御クロックを共通に印加可能であることを特徴とする。 More generally, the present invention includes a plurality of transfer electrodes extending in the horizontal direction and arranged at a predetermined interval, arranged as a vertical column intersecting the plurality of transfer electrodes, and applied to the transfer electrodes. A solid-state imaging device having a plurality of vertical shift registers for transferring information charges in the vertical direction by controlling clock pulses, provided on the output side of the vertical shift register and common to each column of the plurality of vertical shift registers A plurality of middle-stage output gate electrodes and a plurality of vertical shift registers that are common to each column, a rear-stage output gate electrode disposed on the output side from the plurality of middle-stage output gate electrodes, and a plurality of vertical shift registers A pre-stage output gate electrode that is common to the column and disposed on the input side from the plurality of middle-stage output gate electrodes, and from the plurality of vertical shift registers Each bit is associated with a force, and at least one of a plurality of transfer electrodes associated with at least one bit of the vertical shift register and the previous output gate electrode, the transfer clock pulse and the middle output gate electrode An output control clock controlled independently from an output control clock applied to the output gate clock and an output control clock applied to the subsequent-stage output gate electrode can be applied in common.
ここで、前記複数の中段出力ゲート電極に対して、前記後段出力ゲート電極に対して印加される出力制御クロックとは独立に制御される出力制御クロックを印加可能であることが好適である。 Here, it is preferable that an output control clock controlled independently of an output control clock applied to the subsequent output gate electrode can be applied to the plurality of middle output gate electrodes.
また、前記中段出力ゲート電極をn(ただし、nは2以上の整数)本備え、隣接するn列の垂直シフトレジスタを1組とし、1組の垂直シフトレジスタ群のうちのいずれか1つの垂直シフトレジスタから情報電荷を選択的に前記後段出力ゲート電極へ転送することを特徴とする。 Further, n intermediate output gate electrodes (where n is an integer equal to or greater than 2) are provided, and one set of adjacent n columns of vertical shift registers is used as one vertical shift register group. The information charge is selectively transferred from the shift register to the subsequent output gate electrode.
また、前記後段出力ゲート電極と共通に印加される出力制御クロックを変化させることによって、垂直転送中において情報電荷を排出させることを特徴とする。 Further, the information charge is discharged during the vertical transfer by changing an output control clock applied in common with the latter-stage output gate electrode.
本発明によれば、情報電荷を垂直転送する途中において不要な情報電荷を排出することができる。その結果、カラー撮像を行う際に、同一色に対応する情報電荷を垂直方向に加算合成することが可能となる。また、必要な画像領域が標準サイズより小さい場合に、不要な水平転送処理等を省くことができ、全体的な転送速度を向上させることができる。 According to the present invention, unnecessary information charges can be discharged during the vertical transfer of information charges. As a result, information charges corresponding to the same color can be added and combined in the vertical direction when performing color imaging. Further, when the required image area is smaller than the standard size, unnecessary horizontal transfer processing and the like can be omitted, and the overall transfer speed can be improved.
<第1の実施の形態>
本発明の第1の実施の形態におけるCCD固体撮像素子及びその制御方法について図を参照して以下に説明する。図1に、本実施の形態における固体撮像装置の構成を示す。本実施の形態におけるCCD固体撮像素子は、図11に示した従来のCCD固体撮像素子と同様に、撮像部6i、蓄積部6s、水平転送部6h及び出力部6dを含んで構成される。
<First Embodiment>
A CCD solid-state imaging device and a control method thereof according to the first embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows the configuration of the solid-state imaging device in the present embodiment. Similar to the conventional CCD solid-state imaging device shown in FIG. 11, the CCD solid-state imaging device in the present embodiment includes an imaging unit 6i, a
撮像部6iは、複数列の垂直シフトレジスタを含んで構成される。各垂直シフトレジスタの各ビットは行列配置された受光画素に対応付けられる。図2に示すように、赤(R)と緑(G)の波長領域を透過するカラーフィルタが奇数列の垂直シフトレジスタの転送方向に沿って各受光画素に対応付けられて交互に配置され、青(B)と緑(G)の波長領域を透過するカラーフィルタが偶数列の垂直シフトレジスタの転送方向に沿って各受光画素に対応付けられて交互に配置される。撮像部6iには、クロックパルス生成部8から垂直クロックパルスが入力され、この垂直クロックパルスの変化に応じて撮像及び情報電荷の転送が行われる。
The imaging unit 6i includes a plurality of columns of vertical shift registers. Each bit of each vertical shift register is associated with a light receiving pixel arranged in a matrix. As shown in FIG. 2, color filters that transmit red (R) and green (G) wavelength regions are alternately arranged in association with the respective light receiving pixels along the transfer direction of the odd-numbered vertical shift registers, Color filters that transmit blue (B) and green (G) wavelength regions are alternately arranged in correspondence with the respective light receiving pixels along the transfer direction of the even-numbered vertical shift registers. The imaging unit 6i receives a vertical clock pulse from the clock
蓄積部6sは、撮像部6iの垂直シフトレジスタと連続する垂直シフトレジスタを含んで構成される。蓄積部6sにはクロックパルス生成部8から垂直クロックパルス及び出力制御クロックが入力される。本実施の形態では、垂直クロックパルスとは独立に制御可能な4相の出力制御クロックによって制御されることに特徴を有する。これら垂直クロックパルス及び出力制御クロックを制御することによって、蓄積部6sに蓄積された情報電荷が1行分ずつ水平転送部6hへ転送される。
The
水平転送部6hは、撮像部6i及び蓄積部6sの垂直シフトレジスタの列数に対応するビット数を有する水平シフトレジスタを含んで構成される。水平転送部6hには、クロックパルス生成部8から水平クロックパルスが入力され、情報電荷が1画素単位で出力部6dへ転送される。出力部6dは1画素毎の情報電荷量を電圧値に変換して出力する。
The
図3は、本実施の形態におけるCCD固体撮像素子の主要部である蓄積部6s及び水平転送部6hの内部構造の平面図である。図3において、上記従来技術と同様の構成部については同一の符号を付している。
FIG. 3 is a plan view of the internal structure of the
本実施の形態におけるCCD固体撮像素子の蓄積部6s及び水平転送部6hの構成は上記従来技術とほぼ同様であるが、第3の出力ゲート電極30に垂直クロックパルスφs1〜φs3及び出力制御クロックTG1,TG2とは独立に制御可能な出力制御クロックTG3が印加される。本実施の形態における第3の出力ゲート電極30は従来の第3の出力ゲート電極20と同様に形成することができる。また、蓄積部6sの最終段に、さらに1行分の画素を構成する転送電極34−1〜34−3を設けると共に、転送電極34−1〜34−3に連続して転送電極14−1を挟んで第4の出力ゲート電極32を設ける。ここで、転送電極34−1〜34−3のいずれか1つと第4の出力ゲート電極32には、垂直クロックパルスφs1〜φs3及び出力制御クロックTG1,TG2,TG3とは独立に制御可能な出力制御クロックTG4が共通に印加される。
The configuration of the
図4に、情報電荷を排出することなく垂直転送する際の垂直クロックパルスφs1〜φs3及び出力制御クロックTG1〜TG4のタイミングチャートを示す。また、図5及び図6に、奇数列及び偶数列の垂直シフトレジスタのそれぞれにおける各時刻に対応する転送電極14−1〜14−3,34−1〜34−3及び第1〜第4の出力ゲート電極16,18,30,32下のポテンシャル井戸の形成状況及び情報電荷の転送の様子を示す。なお、異なる波長成分に対応する情報電荷(R,G,B)は異なるハッチングを用いることによって区別して示している。転送電極14−1〜14−3,34−1,34−3及び出力ゲート電極16,18,30,32は、印加されるクロックパルスがハイレベル(H)のときにオンし、ローレベル(L)のときにオフするものとする。
FIG. 4 shows a timing chart of the vertical clock pulses φs 1 to φs 3 and the output control clocks TG 1 to TG 4 when performing vertical transfer without discharging information charges. 5 and 6 show transfer electrodes 14-1 to 14-3, 34-1 to 34-3, and first to fourth transfer electrodes 14-1 to 14-3, 34-1 to 34-3 corresponding to respective times in the odd-numbered column and even-numbered column vertical shift registers. The formation state of the potential well under the
時刻t1〜t14では、奇数列の緑(G)の波長成分に対応する情報電荷、すなわち水平シフトレジスタに最も近い側に蓄積されている情報電荷、が水平転送部6hへ転送・出力される。時刻t1〜t7では、従来の固体撮像装置における時刻t1〜t7同様に制御が行われる。時刻t8では、垂直クロックパルスφs2,φs3及び出力制御クロックTG1,TG2をハイレベル(H)に維持したまま、垂直クロックパルスφs1及び出力制御クロックTG4をローレベル(L)とする。時刻t9では、垂直クロックパルスφs2,φs3及び出力制御クロックTG2をハイレベル(H)に維持したまま出力制御クロックTG1をローレベル(L)とする。時刻t10では、垂直クロックパルスφs2,φs3及び出力制御クロックTG2をハイレベル(H)に維持し、出力制御クロックTG4をハイレベル(H)に変更する。時刻t11では、垂直クロックパルスφs2,φs3及び出力制御クロックTG2,TG4をハイレベル(H)に維持し、出力制御クロックTG3をハイレベル(H)に変更する。時刻t12では、垂直クロックパルスφs2,φs3及び出力制御クロックTG3,TG4をハイレベル(H)に維持し、出力制御クロックTG2をローレベル(L)に変更する。さらに、奇数列に繋がる水平転送電極24−1,24−2に印加される水平クロックパルスHS1をハイレベル(H)とする。時刻t13では、垂直クロックパルスφs2,φs3、出力制御クロックTG4をハイレベル(H)に維持し、出力制御クロックTG3をローレベル(L)とする。時刻t14では、垂直クロックパルスφs2,φs3、出力制御クロックTG4をハイレベル(H)に維持し、出力制御クロックTG2をハイレベル(H)とする。
At times t 1 to t 14 , the information charges corresponding to the green (G) wavelength components in the odd-numbered columns, that is, the information charges stored on the side closest to the horizontal shift register are transferred and output to the
これによって、奇数列の垂直シフトレジスタにおける最終段以外の転送電極14−1〜14−3,34−1〜34−3下のポテンシャル井戸に蓄積された情報電荷を保持し、偶数列の垂直シフトレジスタにおける転送電極14−1〜14−3,34−1〜34−3下のポテンシャル井戸に蓄積された情報電荷を保持しつつ、転送電極34−1〜34−3及び出力ゲート電極16,18,30,32下に形成されるポテンシャル井戸を利用して奇数列の緑(G)に対応する情報電荷を水平シフトレジスタへ転送出力させることができる。時刻FHでは、水平転送電極24−1,24−2下に転送出力された情報電荷が水平シフトレジスタに沿って水平転送される。
As a result, the information charges accumulated in the potential wells below the transfer electrodes 14-1 to 14-3 and 34-1 to 34-3 other than the final stage in the odd column vertical shift register are held, and the even column vertical shift is performed. The transfer electrodes 34-1 to 34-3 and the
時刻t15〜t20では、偶数列の水平シフトレジスタに最も近い情報電荷、図6では青(B)の波長成分に対応する情報電荷、が水平転送部6hへ転送・出力される。時刻t15では、垂直クロックパルスφs2,φs3及び出力制御クロックTG1,TG2,TG4がハイレベル(H)とされ、垂直クロックパルスφs1及び出力制御クロックTG3がローレベル(L)とされる。時刻t16では、垂直クロックパルスφs2,φs3及び出力制御クロックTG1,TG2をハイレベル(H)に維持しつつ、出力制御クロックTG4をローレベル(L)に変更する。時刻t17では、垂直クロックパルスφs2,φs3及び出力制御クロックTG1をハイレベル(H)に維持しつつ、出力制御クロックTG2をローレベル(L)に変更する。時刻t18では、垂直クロックパルスφs2,φs3及び出力制御クロックTG1をハイレベル(H)に維持しつつ、出力制御クロックTG3,TG4もハイレベル(H)に変更する。時刻t19では、垂直クロックパルスφs2,φs3及び出力制御クロックTG3,TG4をハイレベル(H)に維持しつつ、出力制御クロックTG1をローレベル(L)に変更する。さらに、偶数列に繋がる水平転送電極24−1,24−2に印加される水平クロックパルスHS2をハイレベル(H)に変更する。時刻t20では、垂直クロックパルスφs2,φs3及び出力制御クロックTG4をハイレベル(H)に維持しつつ、出力制御クロックTG3をローレベル(L)に変更する。
At time t 15 ~t 20, closest to the information charges to the horizontal shift register in the even-numbered columns, the information charges corresponding to the wavelength component of 6 blue (B), is transferred and output to the
これによって、偶数列の垂直シフトレジスタにおける最終段以外の転送電極14−1〜14−3,34−1〜34−3下のポテンシャル井戸に蓄積された情報電荷を保持し、奇数列の垂直シフトレジスタにおける転送電極14−1〜14−3,34−1〜34−3下のポテンシャル井戸に蓄積された情報電荷を保持しつつ、転送電極34−1〜34−3及び出力ゲート電極16,18,30,32下に形成されるポテンシャル井戸を利用して偶数列の青(B)に対応する情報電荷を水平シフトレジスタへ転送出力させることができる。時刻FHでは、水平転送電極24−1,24−2下に転送出力された情報電荷が水平シフトレジスタに沿って水平転送される。
As a result, the information charges accumulated in the potential wells below the transfer electrodes 14-1 to 14-3 and 34-1 to 34-3 other than the final stage in the even column vertical shift register are held, and the odd column vertical shift is performed. The transfer electrodes 34-1 to 34-3 and the
ここで、時刻t7〜t14及び時刻t15〜t20までの垂直転送において、垂直シフトレジスタの最終段以外に蓄積された情報電荷は転送電極14−2,14−3,34−2,34−3下のポテンシャル井戸にほぼ固定されている。なお、図5及び図6において黒丸(ドット)で示した位置において情報電荷の移動が起こっている。このように、出力制御クロックTG1,TG2とは独立に制御される出力制御クロックTG3,TG4を新たに加えることによって、実質的な転送段階を従来よりも減少させることができる。
Here, the
およそ最大飽和量の情報電荷が蓄積される場合、情報電荷の転送が起こる度にポテンシャル井戸では電子−正孔の再結合が発生し、そこに蓄積された情報電荷が減少する。本実施の形態によれば、実質的な転送段数を低減することによって、情報電荷の劣化を抑制することができる。また、奇数列と偶数列における実質的な転送段数の差を小さくすることができる。これに伴って、情報電荷の減少に伴う出力信号の線形性の悪化も防ぐことができると共に、信号の飽和出力を増加させることができる。 When the information charge of the maximum saturation amount is accumulated, every time the information charge is transferred, electron-hole recombination occurs in the potential well, and the information charge accumulated therein is reduced. According to the present embodiment, it is possible to suppress the deterioration of information charges by reducing the substantial number of transfer stages. In addition, the substantial difference in the number of transfer stages between the odd and even columns can be reduced. Along with this, it is possible to prevent the deterioration of the linearity of the output signal due to the decrease in information charge, and to increase the saturated output of the signal.
また、奇数列と偶数列とが交互に水平シフトレジスタに出力されるように垂直転送を行うことによって、カラー撮像を行った場合に異なる波長成分に対応する情報電荷の混合を防ぐと共に、水平シフトレジスタのビット数を少なくすることができる。 In addition, by performing vertical transfer so that odd columns and even columns are alternately output to the horizontal shift register, mixing of information charges corresponding to different wavelength components is prevented when performing color imaging, and horizontal shifting is performed. The number of bits of the register can be reduced.
なお、従来ではCCD固体撮像素子の小型化の要請が高く、出力制御クロックの増加はチップのピン数の増大やクロックパルス生成回路の複雑化及び大型化を招き困難であった。しかしながら、近年のCCD固体撮像素子の高解像度化に伴ってチップサイズが増大しており、出力制御クロックを増加させたとしてもピン数の増大やクロックパルス生成回路の複雑化及び大型化は大きな問題とならなくなってきている。 Conventionally, there is a high demand for miniaturization of a CCD solid-state imaging device, and an increase in output control clock has been difficult due to an increase in the number of pins of a chip and a complicated and large clock pulse generation circuit. However, as the resolution of CCD solid-state imaging devices in recent years has increased, the chip size has increased, and even if the output control clock is increased, the increase in the number of pins and the complexity and increase in size of the clock pulse generation circuit are major problems. It is no longer becoming.
図7に、垂直転送の途中において不要な情報電荷を排出しつつ転送を行う際の垂直クロックパルスφs1〜φs3及び出力制御クロックTG1〜TG4のタイミングチャートを示す。図7では、垂直転送の途中において連続する3画素のうち中央の画素に対応する情報電荷を排出し、同一色に対応する情報電荷を垂直方向に加算合成して水平シフトレジスタへ転送出力する場合のタイミングチャートを示している。なお、転送電極14−1〜14−3,34−1,34−3及び出力ゲート電極16,18,30,32は、印加されるクロックパルスがハイレベル(H)のときにオンし、ローレベル(L)のときにオフするものとする。また、図4のタイミングチャートと同様の制御を行う期間は、時刻t1〜t20として同一の符号で表している。
FIG. 7 shows a timing chart of the vertical clock pulses φs 1 to φs 3 and the output control clocks TG 1 to TG 4 when transferring while discharging unnecessary information charges during the vertical transfer. In FIG. 7, the information charges corresponding to the central pixel among three consecutive pixels in the middle of the vertical transfer are discharged, and the information charges corresponding to the same color are added and synthesized in the vertical direction and transferred to the horizontal shift register. The timing chart is shown. The transfer electrodes 14-1 to 14-3, 34-1, 34-3 and the
また、図8及び図9に、奇数列及び偶数列の垂直シフトレジスタのそれぞれにおける各時刻に対応する転送電極14−1〜14−3,34−1〜34−3及び第1〜第4の出力ゲート電極16,18,30,32下のポテンシャル井戸の形成状況及び情報電荷の転送の様子を示す。なお、異なる波長成分に対応する情報電荷(R,G,B)は異なるハッチングを用いることによって区別して示している。
8 and 9, transfer electrodes 14-1 to 14-3, 34-1 to 34-3, and first to fourth transfer electrodes 14-1 to 14-3, 34-1 to 34-3 corresponding to respective times in the odd-numbered column and even-numbered column vertical shift registers, respectively. The formation state of the potential well under the
時刻t1〜t6では、図4と同様に垂直転送が行われる。時刻t1〜t6の転送により、水平シフトレジスタに最も近い情報電荷が出力ゲート電極16,18,30,32下のポテンシャル井戸に移動させられる。
From time t 1 to t 6 , vertical transfer is performed as in FIG. The information charges closest to the horizontal shift register are moved to the potential well below the
時刻D1では、垂直クロックパルスφs1,φs3及び出力制御クロックTG3がローレベル(L)に維持され、垂直クロックパルスφs2及び出力制御クロックTG1,TG2がハイレベル(H)に維持されると共に、転送電極34−2及び出力ゲート電極32に共通に印加されている出力制御クロックTG4がローレベル(L)に変更される。これにより、転送電極34−1,34−3に印加されている垂直クロックパルスクロックφs1,φs3及び転送電極34−2に印加されている出力制御クロックTG4が同時にローレベル(L)とされ、垂直シフトレジスタの最終段に設けられた転送電極34−1〜34−3が全てオフとなる。従って、水平シフトレジスタに最も近い情報電荷(奇数列では緑(G)、偶数列では青(B))と水平シフトレジスタから3番目に近い情報電荷(奇数列では緑(G)、偶数列では青(B))との間に存在している情報電荷、すなわち転送電極34−2下のポテンシャル井戸に蓄積されている水平シフトレジスタから2番目に近い情報電荷(奇数列では赤(R)、偶数列では緑(G))が固体撮像素子の基板深部へ排出される。
At time D1, the vertical clock pulses φs 1 and φs 3 and the output control clock TG3 are maintained at a low level (L), the vertical clock pulse φs 2 and the output control clocks TG1 and TG2 are maintained at a high level (H). The output control clock TG4 commonly applied to the transfer electrode 34-2 and the
続いて、時刻D2では、転送電極34−2及び第4の出力ゲート電極32に共通に印加されている出力制御クロックTG4がハイレベル(H)に変更される。これにより転送電極34−2下にポテンシャル井戸が再度形成されるが、時刻D1における情報電荷の排出作用によりポテンシャル井戸は空の状態となる。
Subsequently, at time D2, the output control clock TG4 that is commonly applied to the transfer electrode 34-2 and the fourth
なお、本実施の形態では、出力制御クロックTG4により情報電荷の排出を一回で行っているが、時刻D1及びD2の状態を繰り返すことによってより確実に情報電荷を排出させることも好ましい。 In the present embodiment, is performed to discharge the information charges by one by the output control clock TG4, it is also preferable to discharge more reliably information charges by repeating the state of the time D 1 and D 2.
時刻S1〜S12では、垂直クロックパルスφs1〜φs3が互いに異なる位相で印加されることによって水平シフトレジスタから3番目に近い情報電荷(奇数列では緑(G)、偶数列では青(B))が出力ゲート電極16,18,30,32へと転送され、同一色に対応する情報電荷(奇数列では緑(G)、偶数列では青(B))と加算合成される。このとき、出力制御クロックTG4は垂直クロックパルスφs2と同じ位相で変化させられる。
At times S 1 to S 12 , the vertical clock pulses φs 1 to φs 3 are applied at different phases, whereby the third closest information charge from the horizontal shift register (green (G) in odd columns, blue (G in even columns)) B)) is transferred to the
時刻S1では、垂直クロックパルスφs3がハイレベル(H)に変更される。時刻S2では、垂直クロックパルスφs2及び出力制御クロックTG4がローレベル(L)に変更される。これにより、転送電極14−2下のポテンシャル井戸に蓄積されていた情報電荷が転送電極14−3下のポテンシャル井戸に移動される。時刻S3では、垂直クロックパルスφs1がハイレベル(H)に変更される。時刻S4では、垂直クロックパルスφs3がローレベル(L)に変更される。これにより、転送電極14−3下のポテンシャル井戸に蓄積されていた情報電荷が転送電極14−1,34−1下のポテンシャル井戸に移動される。時刻S5では、垂直クロックパルスφs2及び出力制御クロックTG4がハイレベル(H)に変更される。時刻S6では、垂直クロックパルスφs1がローレベル(L)に変更される。これにより、転送電極14−1,34−1下のポテンシャル井戸に蓄積されていた情報電荷が転送電極14−2,34−2下のポテンシャル井戸に移動される。時刻S7では、垂直クロックパルスφs3がハイレベル(H)に変更される。時刻S8では、垂直クロックパルスφs2及び出力制御クロックTG4がローレベル(L)に変更される。これにより、転送電極14−2,34−2下のポテンシャル井戸に蓄積されていた情報電荷が転送電極14−3,34−3下のポテンシャル井戸に移動される。時刻S9では、垂直クロックパルスφs1がハイレベル(H)に変更される。時刻S10では、垂直クロックパルスφs3がローレベル(L)に変更される。これにより、転送電極14−3,34−3下のポテンシャル井戸に蓄積されていた情報電荷が転送電極14−1,34−1に移動される。時刻S11では、垂直クロックパルスφs2及び出力制御クロックTG4がハイレベル(H)に変更される。 At time S 1, the vertical clock pulses .phi.s 3 is changed to the high level (H). At time S 2, a vertical clock pulse .phi.s 2 and an output control clock TG4 is changed to low level (L). As a result, the information charges accumulated in the potential well under the transfer electrode 14-2 are moved to the potential well under the transfer electrode 14-3. At time S 3, the vertical clock pulses .phi.s 1 is changed to the high level (H). At time S 4, the vertical clock pulses .phi.s 3 is changed to low level (L). As a result, the information charges accumulated in the potential well under the transfer electrode 14-3 are moved to the potential well under the transfer electrodes 14-1, 34-1. At a time S 5, the vertical clock pulses .phi.s 2 and an output control clock TG4 is changed to the high level (H). At time S 6, the vertical clock pulses .phi.s 1 is changed to the low level (L). As a result, the information charges accumulated in the potential well below the transfer electrodes 14-1 and 34-1 are moved to the potential well below the transfer electrodes 14-2 and 34-2. At the time S 7, the vertical clock pulses .phi.s 3 is changed to the high level (H). At time S 8, the vertical clock pulses .phi.s 2 and an output control clock TG4 is changed to low level (L). As a result, the information charges accumulated in the potential well under the transfer electrodes 14-2 and 34-2 are moved to the potential well under the transfer electrodes 14-3 and 34-3. At time S 9, the vertical clock pulses .phi.s 1 is changed to the high level (H). At time S 10, the vertical clock pulses .phi.s 3 is changed to low level (L). As a result, the information charges accumulated in the potential well below the transfer electrodes 14-3 and 34-3 are moved to the transfer electrodes 14-1 and 34-1. At time S 11, the vertical clock pulses .phi.s 2 and an output control clock TG4 is changed to the high level (H).
そして、時刻S12では、垂直クロックパルスφs1がローレベル(L)に変更される。これにより、転送電極14−1,34−1下のポテンシャル井戸に蓄積されていた情報電荷が転送電極14−2,34−2及び出力ゲート電極32(16,18,30)下のポテンシャル井戸に移動される。これによって、同一色(奇数列では緑(G)、偶数列では青(B))に対応する2画素分の情報電荷が垂直方向に向けて加算合成される。 Then, at time S 12, the vertical clock pulses .phi.s 1 is changed to the low level (L). As a result, the information charges accumulated in the potential well under the transfer electrodes 14-1 and 34-1 are transferred to the potential well under the transfer electrodes 14-2 and 34-2 and the output gate electrode 32 (16, 18, 30). Moved. As a result, information charges for two pixels corresponding to the same color (green (G) in the odd-numbered column and blue (B) in the even-numbered column) are added and synthesized in the vertical direction.
以下、図4の時刻t7〜t20の期間におけるタイミングチャートと同様に、垂直クロックパルスφs1〜φs3及び出力制御クロックTG1〜TG4を制御することにより、奇数列及び偶数列から交互に情報電荷を水平シフトレジスタに出力することができる。 Hereinafter, similarly to the timing chart in the period of time t 7 to t 20 in FIG. 4, by controlling the vertical clock pulses φs 1 to φs 3 and the output control clocks TG 1 to TG 4 , information is alternately input from the odd and even columns. Charges can be output to the horizontal shift register.
この場合も、垂直シフトレジスタの最終段以外に蓄積された情報電荷は転送電極14−2,14−3,34−2,34−3下のポテンシャル井戸にほぼ固定される。なお、図8及び図9において黒丸(ドット)で示した位置において情報電荷の移動が起こっている。 In this case as well, the information charges accumulated in other than the final stage of the vertical shift register are substantially fixed in the potential well below the transfer electrodes 14-2, 14-3, 34-2, and 34-3. Note that the movement of information charges occurs at the positions indicated by black dots (dots) in FIGS.
以上のように、本実施の形態によれば、実質的な転送段階を従来よりも減少させることができると共に、垂直転送時に同一色に対応する情報電荷を加算合成することができる。これによって、解像度の低い画像を撮像すれば良いときには、カラー撮像を行った場合に異なる波長成分に対応する情報電荷の混合を防ぎつつ情報電荷を加算合成できると共に、水平シフトレジスタにおける水平転送の回数を低減させることができる。 As described above, according to the present embodiment, the substantial transfer stage can be reduced as compared with the prior art, and information charges corresponding to the same color can be added and combined during vertical transfer. As a result, when it is sufficient to capture an image with a low resolution, information charges can be added and synthesized while preventing mixing of information charges corresponding to different wavelength components when color imaging is performed, and the number of horizontal transfers in the horizontal shift register. Can be reduced.
また、図10に示すように、固体撮像素子の撮像部6iで得られる画像50の一部のみを切り出した画像領域(ハッチングのない領域)を取得したい場合には、独立に制御される出力制御クロックTG4を変化させることによって、蓄積部6sに転送した情報電荷のうち不要となる画像領域52(ハッチングされた領域)に対応する情報電荷を転送電極34−2において基板へ排出させ、必要な画像領域のみを垂直方向に切り出すことも可能である。
In addition, as shown in FIG. 10, when it is desired to acquire an image region (region without hatching) obtained by cutting out only a part of the
また、本実施の形態では、蓄積部6sの最終段となる転送電極34−1〜34−3のうち転送電極34−2に垂直クロックパルスφs1〜φs3及び出力制御クロックTG1,TG2,TG3とは独立に制御可能な出力制御クロックTG4を印加する構成としたが、転送電極34−1〜34−3のいずれか1つに出力制御クロックTG4を印加できる構成とすれば本実施の形態と同様の作用を得ることができる。
In the present embodiment, the vertical clock pulses φs 1 to φs 3 and the output
なお、本発明の適用範囲はフレームトランスファー型のCCD固体撮像装置に限定されるものではない。例えば、インターライントランスファー型やフレームインターライントランスファー型のCCD固体撮像装置等、他の撮像装置においても同様の電極構成及び制御方法を適用することにより同様の作用・効果を得ることができる。 The application range of the present invention is not limited to the frame transfer type CCD solid-state imaging device. For example, the same operation and effect can be obtained by applying the same electrode configuration and control method to other imaging devices such as an interline transfer type and a frame interline transfer type CCD solid-state imaging device.
<第2の実施の形態>
本発明の第2の実施の形態におけるCCD固体撮像素子及びその制御方法について図を参照して以下に説明する。図15に、本実施の形態における固体撮像装置の構成を示す。本実施の形態におけるCCD固体撮像素子は、撮像部6i、蓄積部6s、水平転送部6h及び出力部6dを含んで構成される。
<Second Embodiment>
A CCD solid-state imaging device and a control method thereof according to the second embodiment of the present invention will be described below with reference to the drawings. FIG. 15 shows the configuration of the solid-state imaging device in the present embodiment. The CCD solid-state imaging device in the present embodiment includes an imaging unit 6i, a
撮像部6iは、複数列の垂直シフトレジスタを含んで構成される。各垂直シフトレジスタの各ビットは行列配置された受光画素に対応付けられる。撮像部6iには、クロックパルス生成部8から垂直クロックパルスが入力され、この垂直クロックパルスの変化に応じて撮像及び情報電荷の転送が行われる。蓄積部6sは、撮像部6iの垂直シフトレジスタと連続する垂直シフトレジスタを含んで構成される。蓄積部6sにはクロックパルス生成部8から垂直クロックパルス及び出力制御クロックが入力される。水平転送部6hは、撮像部6i及び蓄積部6sの垂直シフトレジスタの列数に対応するビット数を有する水平シフトレジスタを含んで構成される。水平転送部6hには、クロックパルス生成部8から水平クロックパルスが入力され、情報電荷が1画素単位で出力部6dへ転送される。出力部6dは1画素毎の情報電荷量を電圧値に変換して出力する。
The imaging unit 6i includes a plurality of columns of vertical shift registers. Each bit of each vertical shift register is associated with a light receiving pixel arranged in a matrix. The imaging unit 6i receives a vertical clock pulse from the clock
本実施の形態では、垂直クロックパルスとは独立に制御可能な5相の出力制御クロックによって制御されることに特徴を有する。図16は、本実施の形態におけるCCD固体撮像素子の主要部である蓄積部6s及び水平転送部6hの内部構造の平面図である。
This embodiment is characterized in that it is controlled by a five-phase output control clock that can be controlled independently of the vertical clock pulse. FIG. 16 is a plan view of the internal structure of the
本実施の形態では、5つの出力ゲート電極が垂直シフトレジスタと水平シフトレジスタとの境界領域に配置される。第1の出力ゲート電極60は、3n+1列のチャネル領域12に最も近づき、3n+2列では中間位置、3n+3列のチャネル領域12から最も離れるように蛇行して垂直シフトレジスタの出力側に転送電極14に並列に配置される。第2の出力ゲート電極62は、3n+1列では中間位置、3n+2列のチャネル領域12から最も離れ、3n+3列のチャネル領域12に最も近づくように蛇行して垂直シフトレジスタの出力側に転送電極14に並列に配置される。第3の出力ゲート電極64は、3n+1列のチャネル領域12から最も離れ、3n+2列のチャネル領域12に最も近づき、3n+3列では中間位置となるように蛇行して垂直シフトレジスタの出力側に転送電極14に並列に配置される。第1〜第3の出力ゲート電極60,62,64は、分離領域10上で絶縁膜を介して互いに交差するように配置される。これら第1〜第3の出力ゲート電極が中段出力ゲート電極となる。第4の出力ゲート電極66は、第1〜第3の出力ゲート電極60,62,64よりもさらに出力側に配置される。第4の出力ゲート電極66は、3n+1列では第3の出力ゲート電極64に近接し、3n+2列では第2の出力ゲート電極62に近接し、3n+3列では第1の出力ゲート電極60と近接する。第4の出力ゲート電極66は、第1〜第3の出力ゲート電極60,62,64とは絶縁膜を介して配置される。第4の出力ゲート電極66が後段出力ゲート電極となる。ここで、nは0又は1以上の整数である。
In the present embodiment, five output gate electrodes are arranged in the boundary region between the vertical shift register and the horizontal shift register. The first
第1〜第4の出力ゲート電極60,62,64,66には、垂直クロックパルスφs1〜φs3とはそれぞれ独立に制御される4相の出力制御クロックTG1,TG2,TG3,TG4がそれぞれ印加される。
The first to fourth
また、蓄積部6sの最終段に、さらに1行分の画素を構成する転送電極34−1〜34−3を設けると共に、転送電極34−1〜34−3に連続して転送電極14−1を挟んで第5の出力ゲート電極68を設ける。第5の出力ゲート電極68が前段出力ゲート電極となる。ここで、転送電極34−1〜34−3のいずれか1つと第5の出力ゲート電極68には、垂直クロックパルスφs1〜φs3及び出力制御クロックTG1〜TG4とは独立に制御可能な出力制御クロックTG5が共通に印加される。
In addition, transfer electrodes 34-1 to 34-3 constituting pixels for one row are further provided at the final stage of the
なお、上記第1の実施の形態では、第4の出力ゲート電極32が前段出力ゲート電極に相当し、第1及び第2の出力ゲート電極16,18が中段出力ゲート電極に相当し、第3の出力ゲート電極30が後段出力ゲートに相当する。
In the first embodiment, the fourth
図17に、情報電荷を垂直転送する際の垂直クロックパルスφ1〜φ3及び出力制御クロックTG1〜TG5のタイミングチャートを示す。また、図18〜図20に、図17の各時刻に対応する転送電極14−1〜14−3,34−1〜34−3及び第1〜第5の出力ゲート電極60〜68下のポテンシャル井戸の形成状況及び情報電荷の転送の様子を示す。転送電極14−1〜14−3,34−1〜34−3及び第1〜第5の出力ゲート電極60〜68は、印加されるクロックパルスがハイレベル(H)のときにオンし、ローレベル(L)のときにオフするものとする。
FIG. 17 shows a timing chart of vertical clock pulses φ 1 to φ 3 and output control clocks TG 1 to TG 5 when information charges are vertically transferred. 18 to 20, the potentials under the transfer electrodes 14-1 to 14-3 and 34-1 to 34-3 and the first to fifth
時刻t1〜t3では、各列の情報電荷が転送電極14−2,34−2及び第5の出力ゲート電極68下に形成されるポテンシャル井戸に転送される。このとき、出力制御クロックTG5は、垂直クロックパルスφs2と同位相で制御される。時刻t4では、垂直クロックパルスφs2及び出力制御クロックTG1,TG2,TG3,TG5をハイレベル(H)とし、垂直クロックパルスφs1,φs3及び出力制御クロックTG4をローレベル(L)とする。これによって、垂直シフトレジスタにある情報電荷は転送電極14−2,34−2に保持され、水平シフトレジスタに最も近い情報電荷が出力ゲート電極60,62,64,68下に形成されたポテンシャル井戸に保持される。
At times t 1 to t 3 , the information charges in each column are transferred to the potential well formed under the transfer electrodes 14-2 and 34-2 and the fifth
時刻D1では、垂直クロックパルスφs1,φs3及び出力制御クロックTG4がローレベル(L)に維持され、垂直クロックパルスφs2及び出力制御クロックTG1,TG2,TG3がハイレベル(H)に維持されると共に、転送電極34−2及び第5の出力ゲート電極68に共通に印加されている出力制御クロックTG5がローレベル(L)に変更される。これにより、転送電極34−1,34−3に印加されている垂直クロックパルスφs1,φs3及び転送電極34−2に印加されている出力制御クロックTG5が同時にローレベル(L)とされ、垂直シフトレジスタの最終段に設けられた転送電極34−1〜34−3が全てオフとなる。従って、各列において水平シフトレジスタに最も近い情報電荷と水平シフトレジスタから3番目に近い情報電荷との間に存在している情報電荷、すなわち転送電極34−2下のポテンシャル井戸に蓄積されている水平シフトレジスタから2番目に近い情報電荷が固体撮像素子の基板深部へ排出される。
At time D1, the vertical clock pulses φs 1 and φs 3 and the output control clock TG4 are maintained at a low level (L), and the vertical clock pulse φs 2 and the output control clocks TG1, TG2, and TG3 are maintained at a high level (H). At the same time, the output control clock TG5 commonly applied to the transfer electrode 34-2 and the fifth
続いて、時刻D2では、転送電極34−2及び第5の出力ゲート電極68に共通に印加されている出力制御クロックTG5がハイレベル(H)に変更される。これにより転送電極34−2下にポテンシャル井戸が再度形成されるが、時刻D1における情報電荷の排出作用によりポテンシャル井戸は空の状態となる。
Subsequently, at time D2, the output control clock TG5 applied in common to the transfer electrode 34-2 and the fifth
なお、本実施の形態では、出力制御クロックTG5の作用により情報電荷の排出を一回で行っているが、時刻D1及びD2の状態を繰り返すことによってより確実に情報電荷を排出させることも好ましい。 In the present embodiment, is performed in a single discharge of the information charges by the action of the output control clock TG5, also be discharged more reliably information charges by repeating the state of the time D 1 and D 2 preferable.
時刻S1〜S12では、垂直クロックパルスφs1〜φs3が互いに異なる位相で印加されることによって各列における水平シフトレジスタから3番目に近いものであった情報電荷が出力ゲート電極60,62,64,68へと転送され、水平シフトレジスタに最も近い情報電荷と加算合成される。このとき、出力制御クロックTG5は垂直クロックパルスφs2と同じ位相で変化させられる。
At times S 1 to S 12 , the vertical clock pulses φs 1 to φs 3 are applied at different phases, so that the information charges that are the third closest to the horizontal shift register in each column are
時刻S1では、垂直クロックパルスφs3がハイレベル(H)に変更される。時刻S2では、垂直クロックパルスφs2及び出力制御クロックTG5がローレベル(L)に変更される。これにより、転送電極14−2下のポテンシャル井戸に蓄積されていた情報電荷が転送電極14−3下のポテンシャル井戸に移動される。時刻S3では、垂直クロックパルスφs1がハイレベル(H)に変更される。時刻S4では、垂直クロックパルスφs3がローレベル(L)に変更される。これにより、転送電極14−3下のポテンシャル井戸に蓄積されていた情報電荷が転送電極14−1,34−1下のポテンシャル井戸に移動される。時刻S5では、垂直クロックパルスφs2及び出力制御クロックTG5がハイレベル(H)に変更される。時刻S6では、垂直クロックパルスφs1がローレベル(L)に変更される。これにより、転送電極14−1,34−1下のポテンシャル井戸に蓄積されていた情報電荷が転送電極14−2,34−2下のポテンシャル井戸に移動される。時刻S7では、垂直クロックパルスφs3がハイレベル(H)に変更される。時刻S8では、垂直クロックパルスφs2及び出力制御クロックTG5がローレベル(L)に変更される。これにより、転送電極14−2,34−2下のポテンシャル井戸に蓄積されていた情報電荷が転送電極14−3,34−3下のポテンシャル井戸に移動される。時刻S9では、垂直クロックパルスφs1がハイレベル(H)に変更される。時刻S10では、垂直クロックパルスφs3がローレベル(L)に変更される。これにより、転送電極14−3,34−3下のポテンシャル井戸に蓄積されていた情報電荷が転送電極14−1,34−1に移動される。時刻S11では、垂直クロックパルスφs2及び出力制御クロックTG5がハイレベル(H)に変更される。 At time S 1, the vertical clock pulses .phi.s 3 is changed to the high level (H). At time S 2, a vertical clock pulse .phi.s 2 and an output control clock TG5 is changed to low level (L). As a result, the information charges accumulated in the potential well under the transfer electrode 14-2 are moved to the potential well under the transfer electrode 14-3. At time S 3, the vertical clock pulses .phi.s 1 is changed to the high level (H). At time S 4, the vertical clock pulses .phi.s 3 is changed to low level (L). As a result, the information charges accumulated in the potential well under the transfer electrode 14-3 are moved to the potential well under the transfer electrodes 14-1, 34-1. At a time S 5, the vertical clock pulses .phi.s 2 and an output control clock TG5 is changed to the high level (H). At time S 6, the vertical clock pulses .phi.s 1 is changed to the low level (L). As a result, the information charges accumulated in the potential well below the transfer electrodes 14-1 and 34-1 are moved to the potential well below the transfer electrodes 14-2 and 34-2. At the time S 7, the vertical clock pulses .phi.s 3 is changed to the high level (H). At time S 8, the vertical clock pulses .phi.s 2 and an output control clock TG5 is changed to low level (L). As a result, the information charges accumulated in the potential well under the transfer electrodes 14-2 and 34-2 are moved to the potential well under the transfer electrodes 14-3 and 34-3. At time S 9, the vertical clock pulses .phi.s 1 is changed to the high level (H). At time S 10, the vertical clock pulses .phi.s 3 is changed to low level (L). As a result, the information charges accumulated in the potential well below the transfer electrodes 14-3 and 34-3 are moved to the transfer electrodes 14-1 and 34-1. At time S 11, the vertical clock pulses .phi.s 2 and an output control clock TG5 is changed to the high level (H).
そして、時刻S12では、垂直クロックパルスφs1がローレベル(L)に変更される。これにより、転送電極14−1,34−1下のポテンシャル井戸に蓄積されていた情報電荷が転送電極14−2,34−2及び出力ゲート電極68(60,62,64,66)下のポテンシャル井戸に移動される。これによって、各列において2画素分の情報電荷が垂直方向に向けて加算合成される。 Then, at time S 12, the vertical clock pulses .phi.s 1 is changed to the low level (L). As a result, the information charges accumulated in the potential well under the transfer electrodes 14-1 and 34-1 are transferred to the potential under the transfer electrodes 14-2 and 34-2 and the output gate electrode 68 (60, 62, 64, 66). Moved to the well. As a result, information charges for two pixels in each column are added and synthesized in the vertical direction.
時刻t5では、垂直クロックパルスφs3がハイレベル(H)に変更される。さらに、3n+1列に接続された水平シフトレジスタの水平転送電極に印加される水平クロックパルスHS1がハイレベル(H)とされる。時刻t6では、垂直クロックパルスφs2及び出力制御クロックTG5がローレベルに変更される。これによって、水平シフトレジスタとの加算合成された情報電荷は出力ゲート電極60,62,64下に形成されたポテンシャル井戸に転送される。時刻t7では、垂直クロックパルスφs3及び出力制御クロックTG3をハイレベル(H)に維持し、垂直クロックパルスφs1,φs2及び出力制御クロックTG1,TG2,TG4,TG5をローレベル(L)とする。これによって、3n+1列の情報電荷は第4の出力ゲート電極66に隣接するポテンシャル井戸に保持され、3n+2列,3n+3列の情報電荷は出力ゲート電極66から離れた位置にあるポテンシャル井戸に保持される。
At time t 5, the vertical clock pulses .phi.s 3 is changed to the high level (H). Further, the horizontal clock pulse HS1 applied to the horizontal transfer electrodes of the horizontal shift registers connected to the 3n + 1 column is set to the high level (H). At time t 6, the vertical clock pulses .phi.s 2 and an output control clock TG5 is changed to a low level. As a result, the information charge added and synthesized with the horizontal shift register is transferred to the potential well formed under the
時刻t8では、垂直クロックパルスφs3及び出力制御クロックTG1,TG3,TG4をハイレベル(H)とする。また、時刻t9では出力制御クロックTG3がローレベル(L)に変更され、時刻t10では出力制御クロックTG4がローレベル(L)に変更される。ここで、3n+1列に接続された水平シフトレジスタの水平転送電極24に印加される水平クロックパルスHS1がハイレベル(H)とされているので、3n+1列から情報電荷が水平シフトレジスタへ転送される。一方、3n+2列及び3n+3列の情報電荷は第3の出力ゲート電極64下のポテンシャル井戸から第1の出力ゲート電極60下のポテンシャル井戸へ移動される。時刻FHでは、3n+1列の垂直シフトレジスタから水平シフトレジスタへ転送された情報電荷が水平シフトレジスタに沿って水平転送される。
At time t 8, the vertical clock pulses .phi.s 3 and the output control clock TG1, TG3, TG4 at the high level (H). Further, the output control clock TG3 At time t 9 is changed to the low level (L), the output control clock TG4 at time t 10 is changed to the low level (L). Here, since the horizontal clock pulse HS1 applied to the horizontal transfer electrode 24 of the horizontal shift register connected to the 3n + 1 column is at the high level (H), the information charges are transferred from the 3n + 1 column to the horizontal shift register. . On the other hand, 3n + 2 and 3n + 3 columns of information charges are transferred from the potential well below the third
時刻t11〜t14では、3n+2列の情報電荷が水平転送部6hへ転送・出力される。時刻t11では、3n+2列に接続された水平シフトレジスタの水平転送電極24に印加される水平クロックパルスHS2がハイレベル(H)とされる。時刻t12では、垂直クロックパルスφs3及び出力制御クロックTG1がハイレベル(H)に維持されつつ、出力制御クロックTG2,TG4がハイレベル(H)に変更される。また、時刻t13では出力制御クロックTG1がローレベル(L)に変更され、時刻t14では出力制御クロックTG4がローレベル(L)に変更される。ここで、3n+2列に接続された水平シフトレジスタの水平転送電極24に印加される水平クロックパルスHS2がハイレベル(H)とされているので、3n+2列から情報電荷が水平シフトレジスタへ転送される。一方、3n+3列の情報電荷は第1の出力ゲート電極60下のポテンシャル井戸から第2の出力ゲート電極62下のポテンシャル井戸へ移動される。時刻FHでは、3n+2列の垂直シフトレジスタから水平シフトレジスタへ転送された情報電荷が水平シフトレジスタに沿って水平転送される。
At times t 11 to t 14 , 3n + 2 columns of information charges are transferred / output to the
時刻t15〜t18では、3n+3列の情報電荷が水平転送部6hへ転送・出力される。時刻t15では、3n+3列に接続された水平シフトレジスタの水平転送電極24に印加される水平クロックパルスHS3がハイレベル(H)とされる。時刻t16では、垂直クロックパルスφs3及び出力制御クロックTG2がハイレベル(H)に維持されつつ、出力制御クロックTG4がハイレベル(H)に変更される。また、時刻t17では出力制御クロックTG2がローレベル(L)に変更され、時刻t18では出力制御クロックTG4がローレベル(L)に変更される。ここで、3n+3列に接続された水平シフトレジスタの水平転送電極24に印加される水平クロックパルスHS3がハイレベル(H)とされているので、3n+3列から情報電荷が水平シフトレジスタへ転送される。時刻FHでは、3n+3列の垂直シフトレジスタから水平シフトレジスタへ転送された情報電荷が水平シフトレジスタに沿って水平転送される。
At
時刻t19では、垂直クロックパルスφs1がハイレベル(H)にされる。その後、時刻t1に戻り、垂直クロックパルスφs3がローレベル(L)にされることによって、各列において、転送電極14−3下のポテンシャル井戸に保持されていた情報電荷が転送電極14−2下のポテンシャル井戸に転送される。以下、時刻t1〜t19までの各クロックパルスの制御を繰り返すことによって不要な情報電荷を排出すると共に、垂直転送方向に情報電荷を加算しつつ、情報電荷の転送を行うことができる。
At time t 19, the vertical clock pulses .phi.s 1 is a high level (H). Thereafter, at time t 1 , the vertical clock pulse φs 3 is set to the low level (L), so that the information charges held in the potential well below the transfer electrode 14-3 in each column are transferred to the
このように1つの前段出力ゲート電極68、3つの中段出力ゲート電極60,62,64、及び、1つの後段出力ゲート電極64とを備え、これら出力ゲート電極60〜68と垂直シフトレジスタの最終段となる転送電極34−1〜34−3のいずれか1つとを垂直クロックパルスとはそれぞれ独立に制御可能な出力制御クロックによって制御することによって、3列の垂直シフトレジスタを1組として、各組から1つの垂直シフトレジスタを順に選択して情報電荷を出力させることができる。また、必要に応じて情報電荷を基板深部に排出させ、垂直方向に情報電荷を間引きながら出力させることができる。なお、同様に、中段出力ゲート電極をn本設けると共に、中段出力ゲート電極の前後に前段出力ゲート電極及び後段出力ゲート電極をそれぞれ1本設け、各出力ゲート電極に垂直クロックパルスとそれぞれ独立に制御可能な出力制御クロックを印加可能とし、かつ、前段出力ゲート電極と垂直シフトレジスタの最終段となる転送電極のいずれか1つに共通の出力制御クロックを印加可能とすることによって、n列の垂直シフトレジスタを1組として、各組の垂直シフトレジスタを1つずつ順に選択して情報電荷を出力させることができる。また、必要に応じて情報電荷を基板深部に排出させ、垂直方向に情報電荷を間引きながら出力させることができる。
In this way, one front stage
なお、不要な情報電荷を排出する必要がない場合には、時刻D1〜D2の処理をスキップさせて情報電荷を転送することもできる。さらに、複数画素分の情報電荷の加算合成を行う必要がない場合には、S1〜S12の処理をスキップさせて情報電荷を転送することもできる。 If unnecessary information charges do not need to be discharged, the information charges can be transferred by skipping the processes at times D1 and D2. Furthermore, when there is no need to add and combine information charges for a plurality of pixels, it is possible to transfer information charges by skipping the processing of S1 to S12.
本実施の形態によれば、実質的な転送段数が低減される。これによって、情報電荷の劣化を抑制することができる。また、各列における実質的な転送段数の差を小さくすることができる。さらに、情報電荷の減少に伴う出力信号の線形性の悪化も防ぐことができると共に、信号の飽和出力を増加させることができる。 According to the present embodiment, the substantial number of transfer stages is reduced. As a result, the deterioration of information charges can be suppressed. In addition, the substantial difference in the number of transfer stages in each column can be reduced. Further, it is possible to prevent deterioration of the linearity of the output signal due to the decrease of the information charge and increase the saturated output of the signal.
また、垂直転送時に情報電荷を加算合成することができる。これによって、解像度の低い画像を撮像すれば良いときには情報電荷を加算合成できると共に、水平シフトレジスタにおける水平転送の回数を低減させることができる。 In addition, information charges can be added and combined during vertical transfer. This makes it possible to add and synthesize information charges when it is sufficient to capture an image with a low resolution, and to reduce the number of horizontal transfers in the horizontal shift register.
また、上記第1の実施の形態と同様に、固体撮像素子の撮像部6iで得られる画像の一部のみを切り出した画像領域を取得したい場合には、蓄積部6sに転送した情報電荷のうち不要となる画像領域に対応する情報電荷を転送電極34−2において基板へ排出させ、必要な画像領域のみを垂直方向に切り出すことも可能である。
Similarly to the first embodiment, when it is desired to obtain an image region obtained by cutting out only a part of an image obtained by the imaging unit 6i of the solid-state imaging device, the information charge transferred to the
なお、本実施の形態では、蓄積部6sの最終段となる転送電極34−1〜34−3のうち転送電極34−2に垂直クロックパルスφs1〜φs3及び出力制御クロックTG1〜TG4とは独立に制御可能な出力制御クロックTG5を印加する構成としたが、転送電極34−1〜34−3のいずれか1つに出力制御クロックTG5を印加できる構成とすれば本実施の形態と同様の作用を得ることができる。
In the present embodiment, the vertical clock pulses φs 1 to φs 3 and the output control clocks TG 1 to TG 4 are applied to the transfer electrode 34-2 among the transfer electrodes 34-1 to 34-3 as the final stage of the
また、本発明の適用範囲はフレームトランスファー型のCCD固体撮像装置に限定されるものではない。例えば、インターライントランスファー型やフレームインターライントランスファー型のCCD固体撮像装置等、他の撮像装置においても同様の電極構成及び制御方法を適用することにより同様の作用・効果を得ることができる。 The application range of the present invention is not limited to the frame transfer type CCD solid-state imaging device. For example, the same operation and effect can be obtained by applying the same electrode configuration and control method to other imaging devices such as an interline transfer type and a frame interline transfer type CCD solid-state imaging device.
2d 出力部、2i 撮像部、2h 水平転送部、2s 蓄積部、4 クロックパルス生成部、6d 出力部、6i 撮像部、6h 水平転送部、6s 蓄積部、8 クロックパルス生成部、10 分離領域、12 チャネル領域、14 転送電極、16 第1の出力ゲート電極、18 第2の出力ゲート電極、20 第3の出力ゲート電極、22 チャネル領域、24 水平転送電極、26 水平分離領域、30 第3の出力ゲート電極、32 第4の出力ゲート電極、34 転送電極、50 撮像画像、52 不要な画像領域、60,62,64 中段出力ゲート電極(第1〜第3の出力ゲート電極)、66 後段出力ゲート電極(第4の出力ゲート電極)、68 前段出力ゲート電極(第5の出力ゲート電極)。 2d output unit, 2i imaging unit, 2h horizontal transfer unit, 2s storage unit, 4 clock pulse generation unit, 6d output unit, 6i imaging unit, 6h horizontal transfer unit, 6s storage unit, 8 clock pulse generation unit, 10 separation region, 12 channel region, 14 transfer electrode, 16 first output gate electrode, 18 second output gate electrode, 20 third output gate electrode, 22 channel region, 24 horizontal transfer electrode, 26 horizontal separation region, 30 third Output gate electrode, 32 Fourth output gate electrode, 34 Transfer electrode, 50 Captured image, 52 Unnecessary image area, 60, 62, 64 Middle output gate electrode (first to third output gate electrodes), 66 Subsequent output Gate electrode (fourth output gate electrode), 68 Previous stage output gate electrode (fifth output gate electrode).
Claims (8)
垂直シフトレジスタの出力側に設けられ、複数の垂直シフトレジスタの各列で共通となり、奇数列と偶数列とで配列順序が逆転する第1及び第2の出力ゲート電極と、
複数の垂直シフトレジスタの各列で共通となり、前記第1及び第2の出力ゲート電極より出力側に配置された第3の出力ゲート電極と、
複数の垂直シフトレジスタの各列で共通となり、前記第1及び第2の出力ゲート電極より入力側に配置された第4の出力ゲート電極と、を備え、
前記複数の垂直シフトレジスタからの出力に各ビットが対応付けられ、前記垂直シフトレジスタの少なくとも1ビットに対応付けられた複数の転送電極のうち少なくとも1つと、前記第4の出力ゲート電極とに、前記転送クロックパルス及び前記第1〜第3の出力ゲート電極に印加される出力制御クロックとは独立に制御される出力制御クロックを共通に印加可能であることを特徴とする固体撮像装置。 A plurality of transfer electrodes extending in the horizontal direction and arranged at a predetermined interval, arranged as vertical columns intersecting the plurality of transfer electrodes, and controlling information by controlling transfer clock pulses applied to the transfer electrodes A solid-state imaging device including a plurality of vertical shift registers for transferring charges in the vertical direction,
First and second output gate electrodes provided on the output side of the vertical shift register, common to each column of the plurality of vertical shift registers, and in which the arrangement order is reversed between the odd and even columns;
A third output gate electrode that is common to each column of the plurality of vertical shift registers and is arranged on the output side from the first and second output gate electrodes;
A fourth output gate electrode that is common to each column of the plurality of vertical shift registers and is arranged on the input side from the first and second output gate electrodes,
Each bit is associated with an output from the plurality of vertical shift registers, and at least one of a plurality of transfer electrodes associated with at least one bit of the vertical shift register, and the fourth output gate electrode, A solid-state imaging device, wherein an output control clock controlled independently of the transfer clock pulse and the output control clock applied to the first to third output gate electrodes can be applied in common.
前記第1及び第2の出力ゲート電極に対して、前記第3の出力ゲート電極に対して印加される出力制御クロックとは独立に制御される出力制御クロックを印加可能であることを特徴とする固体撮像装置。 The solid-state imaging device according to claim 1,
An output control clock controlled independently of an output control clock applied to the third output gate electrode can be applied to the first and second output gate electrodes. Solid-state imaging device.
前記第4の出力ゲート電極と共通に印加される出力制御クロックを変化させることによって、垂直転送中において情報電荷を排出させることを特徴とする固体撮像装置の制御方法。 A control method for a solid-state imaging device according to claim 1 or 2,
A control method for a solid-state imaging device, wherein information charges are discharged during vertical transfer by changing an output control clock applied in common with the fourth output gate electrode.
複数の垂直シフトレジスタにおいて情報電荷の蓄積位置を奇数列と偶数列とで互いに1ビットずらし、垂直シフトレジスタの奇数列と偶数列から情報電荷を水平シフトレジスタへ交互に出力させることを特徴とする固体撮像装置の制御方法。 It is a control method of the solid-state imaging device according to claim 3,
In the plurality of vertical shift registers, the storage positions of the information charges are shifted by 1 bit between the odd and even columns, and the information charges are alternately output to the horizontal shift register from the odd and even columns of the vertical shift register. Control method of solid-state imaging device.
垂直シフトレジスタの出力側に設けられ、複数の垂直シフトレジスタの各列で共通となる複数の中段出力ゲート電極と、
複数の垂直シフトレジスタの各列で共通であり、前記複数の中段出力ゲート電極より出力側に配置される後段出力ゲート電極と、
複数の垂直シフトレジスタの各列で共通であり、前記複数の中段出力ゲート電極より入力側に配置される前段出力ゲート電極と、を備え、
前記複数の垂直シフトレジスタからの出力に各ビットが対応付けられ、前記垂直シフトレジスタの少なくとも1ビットに対応付けられた複数の転送電極のうち少なくとも1つと、前記前段出力ゲート電極とに、前記転送クロックパルス及び前記中段出力ゲート電極に印加される出力制御クロック及び前記後段出力ゲート電極に印加される出力制御クロックとは独立に制御される出力制御クロックを共通に印加可能であることを特徴とする固体撮像装置。 A plurality of transfer electrodes extending in the horizontal direction and arranged at a predetermined interval, arranged as vertical columns intersecting the plurality of transfer electrodes, and controlling information by controlling transfer clock pulses applied to the transfer electrodes A solid-state imaging device including a plurality of vertical shift registers for transferring charges in the vertical direction,
A plurality of middle output gate electrodes provided on the output side of the vertical shift register and common to each column of the plurality of vertical shift registers;
A rear output gate electrode that is common to each column of the plurality of vertical shift registers and is arranged on the output side from the plurality of middle output gate electrodes;
A pre-stage output gate electrode that is common to each column of the plurality of vertical shift registers and is arranged on the input side from the plurality of middle-stage output gate electrodes,
Each bit is associated with an output from the plurality of vertical shift registers, the transfer to at least one of the plurality of transfer electrodes associated with at least one bit of the vertical shift register, and the preceding output gate electrode An output control clock controlled independently of a clock pulse, an output control clock applied to the middle output gate electrode, and an output control clock applied to the subsequent output gate electrode can be commonly applied. Solid-state imaging device.
前記複数の中段出力ゲート電極に対して、前記後段出力ゲート電極に対して印加される出力制御クロックとは独立に制御される出力制御クロックを印加可能であることを特徴とする固体撮像装置。 The solid-state imaging device according to claim 5,
A solid-state imaging device, wherein an output control clock controlled independently of an output control clock applied to the subsequent output gate electrode can be applied to the plurality of middle output gate electrodes.
前記中段出力ゲート電極をn(ただし、nは2以上の整数)本備え、
隣接するn列の垂直シフトレジスタを1組とし、1組の垂直シフトレジスタ群のうちのいずれか1つの垂直シフトレジスタから情報電荷を選択的に前記後段出力ゲート電極へ転送することを特徴とする固体撮像装置。 The solid-state imaging device according to claim 5,
The middle stage output gate electrode is provided with n (where n is an integer of 2 or more),
A set of adjacent n columns of vertical shift registers is set, and information charges are selectively transferred from any one of the vertical shift registers of the set to a subsequent output gate electrode. Solid-state imaging device.
前記後段出力ゲート電極と共通に印加される出力制御クロックを変化させることによって、垂直転送中において情報電荷を排出させることを特徴とする固体撮像装置の制御方法。 In the control method of the solid-state imaging device according to any one of claims 5 to 7,
A control method for a solid-state imaging device, wherein information charges are discharged during vertical transfer by changing an output control clock applied in common with the subsequent output gate electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005070760A JP2006128600A (en) | 2004-09-28 | 2005-03-14 | Solid-state imaging device and method of controlling thereof |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004281969 | 2004-09-28 | ||
JP2005070760A JP2006128600A (en) | 2004-09-28 | 2005-03-14 | Solid-state imaging device and method of controlling thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006128600A true JP2006128600A (en) | 2006-05-18 |
Family
ID=36722921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005070760A Withdrawn JP2006128600A (en) | 2004-09-28 | 2005-03-14 | Solid-state imaging device and method of controlling thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006128600A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019514286A (en) * | 2016-04-06 | 2019-05-30 | ケーエルエー−テンカー コーポレイション | Inspection system using dual column parallel CCD sensor and sensor |
-
2005
- 2005-03-14 JP JP2005070760A patent/JP2006128600A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019514286A (en) * | 2016-04-06 | 2019-05-30 | ケーエルエー−テンカー コーポレイション | Inspection system using dual column parallel CCD sensor and sensor |
JP2021170795A (en) * | 2016-04-06 | 2021-10-28 | ケーエルエー コーポレイション | Dual-column-parallel ccd sensor and inspection system using sensor |
JP7269997B2 (en) | 2016-04-06 | 2023-05-09 | ケーエルエー コーポレイション | Inspection system using dual column parallel CCD sensor and sensor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7002630B1 (en) | Method of driving solid-state imaging device, solid-state imaging device and camera | |
CN101873443B (en) | Solid-state imaging device, method for driving the same, and camera system | |
US7683956B2 (en) | Solid-state imaging device, driving method thereof, and camera that separate image component signal and non-image component signal | |
US20070045669A1 (en) | Image sensor | |
KR100842165B1 (en) | Method for driving solid-state imaging device | |
US7148524B2 (en) | Solid-state imaging device and method for driving the same | |
KR100433770B1 (en) | Solid-state image pick-up device and method of driving the same | |
JP2005229503A (en) | Solid state imaging device | |
JP2007294734A (en) | Solid-state imaging element | |
JP2006128600A (en) | Solid-state imaging device and method of controlling thereof | |
JP2006073988A (en) | Solid state imaging device and control method therefor | |
KR100632334B1 (en) | Solid-state imaging device and its driving method | |
JP4181871B2 (en) | Driving method of solid-state imaging device | |
JP4303950B2 (en) | Method for driving charge transfer device and method for driving solid-state imaging device | |
JP2007036860A (en) | Driver and driving method of charge-coupled device | |
JP2940801B2 (en) | Solid-state imaging device and driving method thereof | |
JP4371851B2 (en) | IMAGING DEVICE AND IMAGING DEVICE CONTROL DEVICE | |
JP2006157624A (en) | Solid-state imaging apparatus and method for driving same | |
JP5044184B2 (en) | Driving device and driving method of solid-state imaging device | |
JP4295703B2 (en) | Solid-state imaging device driving method and solid-state imaging device | |
JP2940802B2 (en) | Solid-state imaging device and driving method thereof | |
US20060028570A1 (en) | Solid state image capturing device and control method thereof | |
JP2006211358A (en) | Imaging apparatus, method for controlling imaging apparatus, and signal processing method for imaging apparatus | |
JP2005354580A (en) | Imaging apparatus | |
JP2006094285A (en) | Solid-state imaging apparatus and its driving method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080123 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080820 |