JP2006128594A5

JP2006128594A5 -

Info

Publication number: JP2006128594A5
Application number: JP2005030972A
Authority: JP
Filing date: 2005-02-07
Publication date: 2008-03-27
Anticipated expiration: 2024-11-01

Claims

半導体基板に形成されたｎ型ウエルと、前記ｎ型ウエル表面に所定間隔を開けて形成されたｐ＋領域であるドレインおよびソースと、前記ドレイン，ソース間に形成されたチャネル領域と、前記チャネル領域の上方にトンネル酸化膜を介して形成されたナノクリスタル層、不導体電荷トラップ層等の電荷蓄積層と、前記電荷蓄積層の上方に絶縁膜を介して形成されたゲート電極と、を有するメモリセルを、複数行（Ｘ），複数列（Ｙ）のマトリクスに配列した不揮発性半導体記憶装置であって、
前記各列に設けられ、その列のメモリセルのドレインに接続されたビット線と、
標準電源電圧（Ｖｃｃ）用のトランジスタで形成された、前記各ビット線の電圧を制御する回路を含むＹ系回路と、
を備えたことを特徴とする不揮発性半導体記憶装置。 And n-type well formed on a semiconductor substrate, a drain and a source and p + region formed at predetermined intervals on the n-type well surface, and the drain, a channel region formed between the source, the channel A charge storage layer such as a nanocrystal layer and a non-conductive charge trap layer formed above the region via a tunnel oxide film, and a gate electrode formed above the charge storage layer via an insulating film A nonvolatile semiconductor memory device in which memory cells are arranged in a matrix of a plurality of rows (X) and a plurality of columns (Y) ,
A bit line provided in each column and connected to a drain of a memory cell in the column;
A Y-system circuit including a circuit for controlling the voltage of each bit line, which is formed of a transistor for a standard power supply voltage (Vcc);
The nonvolatile semiconductor memory device characterized by comprising a.

半導体基板に形成されたｎ型ウエルと、前記ｎ型ウエル表面に所定間隔を開けて形成された第１のｐ＋領域および第２のｐ＋領域と、前記第１、第２のｐ＋領域間に形成されたチャネル領域と、前記チャネル領域の上方にトンネル酸化膜を介して形成されたナノクリスタル層、不導体電荷トラップ層等の電荷蓄積層と、前記電荷蓄積層の上方に絶縁膜を介して形成されたゲート電極と、を有するメモリセルを、複数行（Ｘ），複数列（Ｙ）のマトリクスに配列した不揮発性半導体記憶装置であって、
前記各列間に設けられ、隣接する一方の列のメモリセルの第１のｐ＋領域および他方の列のメモリセルの第２のｐ＋領域に接続されたビット線と、
標準電源電圧（Ｖｃｃ）用のトランジスタで形成された、前記各ビット線の電圧を制御する回路を含むＹ系回路と、
を備えたことを特徴とする不揮発性半導体記憶装置。 An n-type well formed in a semiconductor substrate, a first p + region and a second p + region formed at a predetermined interval on the surface of the n-type well, and formed between the first and second p + regions. A channel region, a charge storage layer such as a nanocrystal layer and a non-conductor charge trap layer formed above the channel region via a tunnel oxide film, and an insulating film above the charge storage layer A non-volatile semiconductor memory device in which memory cells having a plurality of gate electrodes are arranged in a matrix of a plurality of rows (X) and a plurality of columns (Y) ,
A bit line provided between the columns and connected to a first p + region of a memory cell in one adjacent column and a second p + region of a memory cell in the other column;
A Y-system circuit including a circuit for controlling the voltage of each bit line, which is formed of a transistor for a standard power supply voltage (Vcc);
The nonvolatile semiconductor memory device characterized by comprising a.

半導体基板に形成されたｎ型ウエルと、前記ｎ型ウエル表面に所定間隔を開けて形成された第１のｐ＋領域および第２のｐ＋領域と、前記第１、第２のｐ＋領域間に形成されたチャネル領域と、前記チャネル領域の上方にトンネル絶縁膜を介して形成されたナノクリスタル層、不導体電荷トラップ層等の電荷蓄積層と、前記電荷蓄積層の上方に絶縁膜を介して形成されたゲート電極と、を有する不揮発性半導体記憶装置に、第１のｐ＋領域を接地電位として書き込まれたビットデータを読み出す方法であって、
ｎ型ウエルに正の読出バックゲート電圧を印加し、ゲート電極に負の読み出し電圧を印加し、第１のｐ＋領域に前記読出バックゲート電圧と同じ電圧を印加し、第２のｐ＋領域を接地電位としたときに第１、第２のｐ＋領域間が導通するか否かにより前記書き込まれたビットデータを読み出す
ことを特徴とする不揮発性半導体記憶装置の読出方法。 An n-type well formed in a semiconductor substrate, a first p + region and a second p + region formed at a predetermined interval on the surface of the n-type well, and formed between the first and second p + regions. A channel storage region, a charge storage layer such as a nanocrystal layer and a non-conductor charge trap layer formed above the channel region via a tunnel insulating film, and an insulating film formed above the charge storage layer A bit data written in a nonvolatile semiconductor memory device having a first p + region as a ground potential ,
A positive read back gate voltage is applied to the n-type well, a negative read voltage is applied to the gate electrode, the same voltage as the read back gate voltage is applied to the first p + region, and the second p + region is grounded The written bit data is read depending on whether or not the first and second p + regions are conductive when the potential is applied.
Reading method of the nonvolatile semiconductor memory device comprising a call.

請求項２に記載の不揮発性半導体記憶装置に、第１のｐ＋領域を接地電位として書き込まれたビットデータを読み出す方法であって、
ｎ型ウエルに正の読出バックゲート電圧を印加し、ゲート電極に負の読み出し電圧を印加し、第１のｐ＋領域に前記読出バックゲート電圧と同じ電圧を印加し、第２のｐ＋領域を接地電位としたときに第１、第２のｐ＋領域間が導通するか否かにより前記書き込まれたビットデータを読み出す
ことを特徴とする不揮発性半導体記憶装置の読出方法。 A method of reading bit data written in the nonvolatile semiconductor memory device according to claim 2 with the first p + region as a ground potential ,
A positive read back gate voltage is applied to the n-type well, a negative read voltage is applied to the gate electrode, the same voltage as the read back gate voltage is applied to the first p + region, and the second p + region is grounded The written bit data is read depending on whether or not the first and second p + regions are conductive when the potential is applied.
Reading method of the nonvolatile semiconductor memory device comprising a call.

半導体基板に形成されたｎ型ウエルと、前記ｎ型ウエル表面に所定間隔を開けて形成されたｐ＋領域であるソースおよびドレインと、前記ソース、ドレイン間に形成されたチャネル領域と、前記チャネル領域の上方にトンネル酸化膜を介して形成されたフローティングゲート、ナノクリスタル層、不導体電荷トラップ層等の電荷蓄積層と、前記電荷蓄積層の上方に絶縁膜を介して形成されたゲート電極と、を有する不揮発性半導体記憶装置にビットデータを書き込む方法であって、
ｎ型ウエルに読出バックゲート電圧および電源電圧よりも高電圧の書込バックゲート電圧を印加し、ゲート電極に正の高電圧を印加し、ドレインを接地電位にすることにより、ドレイン付近にバンド間トンネリングによるホットエレクトロンを発生させ、このホットエレクトロンを前記電荷蓄積層に注入してビットデータの書き込みを行なうことを特徴とする不揮発性半導体記憶装置の書込方法。 And n-type well formed on a semiconductor substrate, a source and drain and the source, channel region formed between the drain of said n-type well p + region formed at predetermined intervals on the surface, the channel region A floating gate formed above the tunnel oxide film, a charge storage layer such as a nanocrystal layer, a non-conductor charge trap layer, etc., and a gate electrode formed above the charge storage layer via an insulating film, A method for writing bit data in a nonvolatile semiconductor memory device having:
By applying a read back gate voltage higher than the read back gate voltage and the power supply voltage to the n-type well, applying a positive high voltage to the gate electrode, and setting the drain to the ground potential, the band is close to the drain. hot electrons are generated by the tunneling, the writing method of a nonvolatile semiconductor memory device, characterized in that it row to write bit data by injecting the hot electrons into the charge storage layer.

請求項１に記載の不揮発性半導体記憶装置にビットデータを書き込む方法であって、
ｎ型ウエルに読出バックゲート電圧および電源電圧よりも高電圧の書込バックゲート電圧を印加し、ゲート電極に正の高電圧を印加し、ドレインを接地電位にすることにより、ドレイン付近にバンド間トンネリングによるホットエレクトロンを発生させ、このホットエレクトロンを前記電荷蓄積層に注入してビットデータの書き込みを行なうことを特徴とする不揮発性半導体記憶装置の書込方法。 A method for writing bit data in the nonvolatile semiconductor memory device according to claim 1 , comprising:
By applying a read back gate voltage higher than the read back gate voltage and the power supply voltage to the n-type well, applying a positive high voltage to the gate electrode, and setting the drain to the ground potential, the band is close to the drain. hot electrons are generated by the tunneling, the writing method of a nonvolatile semiconductor memory device, characterized in that it row to write bit data by injecting the hot electrons into the charge storage layer.

請求項２に記載の不揮発性半導体記憶装置にビットデータを書き込む方法であって、
ｎ型ウエルに読出バックゲート電圧および電源電圧よりも高電圧の書込バックゲート電圧を印加し、ゲート電極に正の高電圧を印加し、第１のｐ＋領域を接地電位にすることにより、第１のｐ＋領域付近にバンド間トンネリングによるホットエレクトロンを発生させ、このホットエレクトロンを前記電荷蓄積層に注入してビットデータの書き込みを行なうことを特徴とする不揮発性半導体記憶装置の書込方法。 A method for writing bit data in the nonvolatile semiconductor memory device according to claim 2 ,
By applying a read back gate voltage higher than the read back gate voltage and the power supply voltage to the n-type well, applying a positive high voltage to the gate electrode, and setting the first p + region to the ground potential, hot electrons are generated by band-to-band tunneling in the vicinity first p + region, writing method for a nonvolatile semiconductor memory device, characterized in that it row to write bit data by injecting the hot electrons into the charge storage layer .

半導体基板に形成されたｎ型ウエルと、前記ｎ型ウエル表面に所定間隔を開けて形成されたｐ＋領域であるソースおよびドレインと、前記ソース、ドレイン間に形成されたチャネル領域と、前記チャネル領域の上方にトンネル酸化膜を介して形成されたフローティングゲート、ナノクリスタル層、不導体電荷トラップ層等の電荷蓄積層と、前記電荷蓄積層の上方に絶縁膜を介して形成されたゲート電極と、を有する不揮発性半導体記憶装置に書き込まれたビットデータを読み出す方法であって、
ｎ型ウエルに正の読出バックゲート電圧を印加し、ゲート電極に負の読み出し電圧を印加し、ソースに前記読出バックゲート電圧と同じ電圧を印加し、ドレインを接地電位としたときにソース・ドレイン間が導通するか否かによりビットデータを読み出すことを特徴とする不揮発性半導体記憶装置の読出方法。 An n-type well formed in a semiconductor substrate; a source and drain which are p + regions formed at predetermined intervals on the surface of the n-type well; a channel region formed between the source and drain; and the channel region A floating gate formed above the tunnel oxide film, a charge storage layer such as a nanocrystal layer, a non-conductor charge trap layer, etc., and a gate electrode formed above the charge storage layer via an insulating film, A method for reading bit data written in a nonvolatile semiconductor memory device having:
A positive read back gate voltage is applied to the n-type well, a negative read voltage is applied to the gate electrode, the same voltage as the read back gate voltage is applied to the source, and the drain is set to the ground potential. A reading method of a nonvolatile semiconductor memory device, wherein bit data is read out depending on whether or not there is electrical continuity.

請求項１に記載の不揮発性半導体記憶装置に書き込まれたビットデータを読み出す方法であって、
ｎ型ウエルに正の読出バックゲート電圧を印加し、ゲート電極に負の読み出し電圧を印加し、ソースに前記読出バックゲート電圧と同じ電圧を印加し、ドレインを接地電位としたときにソース・ドレイン間が導通するか否かによりビットデータを読み出すことを特徴とする不揮発性半導体記憶装置の読出方法。 A method for reading bit data written in the nonvolatile semiconductor memory device according to claim 1 , comprising:
A positive read back gate voltage is applied to the n-type well, a negative read voltage is applied to the gate electrode, the same voltage as the read back gate voltage is applied to the source, and the drain is set to the ground potential. A reading method of a nonvolatile semiconductor memory device, wherein bit data is read out depending on whether or not there is electrical continuity.

請求項２に記載の不揮発性半導体記憶装置に書き込まれたビットデータを読み出す方法であって、
ｎ型ウエルに正の読出バックゲート電圧を印加し、ゲート電極に負の読み出し電圧を印加し、第２のｐ＋領域に前記読出バックゲート電圧と同じ電圧を印加し、第１のｐ＋領域を接地電位としたときにこれら第１、第２のｐ＋領域間が導通するか否かによりビットデータを読み出すことを特徴とする不揮発性半導体記憶装置の読出方法。 A method of reading bit data written in the nonvolatile semiconductor memory device according to claim 2 ,
a positive read back gate voltage is applied to the n-type well, by applying a negative read voltage to the gate electrode, the same voltage as the read back gate voltage is applied to the second p + region, grounding the first p + region A reading method of a nonvolatile semiconductor memory device, wherein bit data is read depending on whether or not the first and second p + regions are conductive when a potential is applied.

半導体基板に形成されたｎ型ウエルと、前記ｎ型ウエル表面に所定間隔を開けて形成されたｐ＋領域であるソースおよびドレインと、前記ソース、ドレイン間に形成されたチャネル領域と、前記チャネル領域の上方にトンネル酸化膜を介して形成されたフローティングゲート、ナノクリスタル層、不導体電荷トラップ層等の電荷蓄積層と、前記電荷蓄積層の上方に絶縁膜を介して形成されたゲート電極と、を有する不揮発性半導体記憶装置に書き込まれたビットデータを消去する方法であって、
ｎ型ウエルに負のバックゲート電圧を印加し、ゲート電極およびソースに負の高電圧を印加することにより、基板から電荷蓄積層にホットホールを注入し、これによって前記電荷蓄積層の電荷を中和することにより、前記不揮発性半導体記憶装置に書き込まれたデータを消去することを特徴とする不揮発性半導体記憶装置の消去方法。 An n-type well formed in a semiconductor substrate; a source and drain which are p + regions formed at predetermined intervals on the surface of the n-type well; a channel region formed between the source and drain; and the channel region A floating gate formed above the tunnel oxide film, a charge storage layer such as a nanocrystal layer, a non-conductor charge trap layer, etc., and a gate electrode formed above the charge storage layer via an insulating film, A method of erasing bit data written in a nonvolatile semiconductor memory device having
a negative back gate voltage is applied to the n-type well, the Rukoto to a negative high voltage is applied to the gate electrode and the source, the hot holes are injected from the substrate into the charge storage layer, whereby the charge of the charge storage layer A method for erasing a nonvolatile semiconductor memory device, wherein the data written in the nonvolatile semiconductor memory device is erased by neutralization .