JP2006128519A - 多層基板の製造方法 - Google Patents

多層基板の製造方法 Download PDF

Info

Publication number
JP2006128519A
JP2006128519A JP2004317227A JP2004317227A JP2006128519A JP 2006128519 A JP2006128519 A JP 2006128519A JP 2004317227 A JP2004317227 A JP 2004317227A JP 2004317227 A JP2004317227 A JP 2004317227A JP 2006128519 A JP2006128519 A JP 2006128519A
Authority
JP
Japan
Prior art keywords
substrate
layer
conductor
insulating layer
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004317227A
Other languages
English (en)
Inventor
Hiroshige Okawa
博茂 大川
Kenichi Kawabata
賢一 川畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2004317227A priority Critical patent/JP2006128519A/ja
Publication of JP2006128519A publication Critical patent/JP2006128519A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】多層基板の製造工程数を減少させると同時に、基板各層の厚さ及び電気的特性を正確に制御する。
【解決手段】導体層12と熱可塑性樹脂を主体とする絶縁層13とを一体に有する基材11を複数用意し、該基材の各絶縁層にビアホール用の穴を開け、該穴に導体を配することによりビアホール15を形成する工程と、前記基材の導体層をエッチングして導体パターン12aを形成する工程と、該基材を個別にプレスして導体パターンを絶縁層に埋め込む平滑プレス工程と、該平滑プレスを行った複数の基材を積み重ねてプレスすることにより一体化する工程とを含む。
【選択図】図1C

Description

本発明は、多層基板の製造方法に係り、特に基板各層の厚さおよび電気的特性をより正確に制御しつつ基板基材を一括プレスして多層基板を形成する技術に関する。
携帯電話機やノートブックパソコンのような電子機器の小型・薄型化、多機能・高性能化の進展に伴い、これらに使用するプリント配線板を多層化し、基板内部にコンデンサやインダクタ、抵抗等の回路素子を内蔵させた各種の基板構造が提案されている。かかる多層基板は、例えばビルドアップ工法により製造することができ、該工法は、高密度配線および高集積化が可能とされる。
また、多層基板の製造技術を開示するものとして下記特許文献がある。
特開平7−240582号公報 特開2002−305378号公報 特開平11−289163号公報 特開平5−110262号公報
ところで、ビルドアップ工法は、高密度配線および層間接続の信頼性を期待できるという利点を有する一方で、基板各層を逐一積層して基板を形成していくため、製造工程数が多くならざるを得ないという難点がある。特に、基板層数が増大するにつれこの問題は一層顕在化する。
一方、かかる問題を解消するため、多層基板の各層を構成する基板基材を予め形成しておき、これらを重ね合わせて一括して積層プレスする工法が提案されている(例えば上記特許文献1)。
ところが、このような一括積層プレスによる工法では、ビルドアップ工法に較べ製造工程の簡略化は図れるものの、導体パターンの厚さ(凸凹)によってその上に積層される上層が影響を受けて凸凹となりやすく、特に基板内部に回路素子を内蔵させる場合に所望の特性が得られないという問題が生じることがある。
すなわち、一括積層プレス工法では、一般に絶縁層の上に所定の導体パターンを形成したシート状の複数の基材を位置合わせして重ね、これらを加熱プレスにより一体化するが、このとき、導体の厚さによって積層体の断面は、導体が存在する部分が上方に突出する一方、導体がない部分は下方に凹み、基板各層が全体として波打ったような凸凹した状態になってしまうのである。
特に、積層数も少なく、導体層に較べ絶縁層の厚さが格段に大きい時には、導体厚の影響はさほど考慮する必要はなかったが、電子機器の多機能化に伴い基板積層数が増加する一方、機器薄型化の要請から基板各層の厚さは年々小さくなる傾向にあり、導体層の厚さを無視することが出来ない状況になりつつある(一例を挙げれば、導体厚が18μm程度、絶縁層の厚さが40μm程度となる場合がある)。
他方、上記特許文献2では、スルーホールに充填されるペーストが基材シート面から上方に突出して上層に影響を及ぼすことを防ぐために、ビア形成後に基材シートを仮プレスして基材シートを平坦化している。しかしながら、この文献記載の工法では、導体パターンの形成を仮プレスの後に行っており、導体パターンの凹凸がその上に積層される上層に悪影響を及ぼすという上記問題を解決することは依然として出来ない。
さらに、従来の一括積層プレス工法では、一般に各基材を接合するため接着剤を介在させ積層を行っている(上記特許文献1〜3参照)。このため、絶縁層を形成する樹脂と接着剤という少なくとも2種類の材料が絶縁層に含まれることとなり、絶縁層の特性を所望の値に管理することが難しいという問題もある。特に、コンデンサを基板内に内蔵させる場合には、絶縁層の厚さだけでなく、その材料の性質(電気的特性)を正確に制御することは非常に重要となる。
したがって本発明の目的は、多層基板の製造工程数を減少させると同時に、基板各層の厚さおよび電気的特性をより正確に制御することを可能とする点にある。
前記目的を達成して課題を解決するため、本発明に係る第一の多層基板の製造方法は、導体層と熱可塑性樹脂を主体とする材料からなる絶縁層とを一体に有する基板基材を複数用意し、該複数の基板基材のうちの1以上の基板基材の各絶縁層にビアホール用の穴を開け、該穴に導体を配することにより当該基板基材にビアホールを形成するビア形成工程と、前記複数の基板基材のうち1以上の基板基材の導体層をエッチングして導体パターンを形成する回路形成工程と、該導体パターンを形成した基板基材を個別にプレスして前記導体パターンを前記絶縁層に埋め込む平滑プレス工程と、該導体パターンを絶縁層に埋め込んだ基板基材を含む前記複数の基板基材を積み重ねてプレスすることにより一体化する積層プレス工程とを含む。
本発明に係る多層基板の製造方法では、導体層と熱可塑性樹脂を主体とする材料からなる絶縁層とを一体に有する複数の基板基材を一括してプレスして積層するが、この積層プレス工程の前に、導体パターンを形成した各基板基材について個別にプレスを行い、導体パターンを絶縁層に埋め込む処理を行う。したがって、基板基材の表面が平らとなって導体パターンによる凸凹が除かれ、導体パターンの厚みに起因する基板各層の凹凸や変形が生じることを防ぐことが出来る。
したがって、層間寸法(絶縁層の厚さ寸法)を高精度に制御することが可能となり、基板内に回路素子を内蔵させた場合にも、その特性をより精度良くコントロールすることが出来る。また、接着層(接着剤)を使用せず、各層導体間に介在される絶縁材料を、基板基材の絶縁層を構成する材料のみとすることが出来るから、絶縁層の電気的特性を制御しやすく、例えば基板内蔵のコンデンサを形成する場合にも、その特性を所望の正確な値に設定することが容易となる。
さらに、一括積層を行うから、ビルドアップ工法のような順次積層方式に較べ基板の製造工程数を減らすことが出来るうえ、次のような利点をも有する。
すなわち、順次積層方式であると基板各層間でプレスを受ける回数が区々となり(最初に積層される層ほど受けるプレスの回数が多くなる)、あるいは層構成を変えると熱履歴が異なるものとなって(例えば、8層の基板と6層の基板とでは、熱履歴が1回分異なることとなる)、所望の正確な特性を有する基板(絶縁層)を実現し難い面がある。これに対し本発明の方法によれば、基板のすべての層について、あるいは層構成が異なっても、適用されるプレスの回数を一定回数(例えば平滑プレスと積層プレスの2回)とすることが出来るから、プレス処理に伴う絶縁層の特性変化を抑え、より精度良く所望の特性を有する基板を製造することが可能となる。
また、絶縁層を形成する樹脂として熱硬化性樹脂を使用した場合には、半硬化の状態で絶縁層がめっき液に侵食されやすく、さらに硬化阻害が生じる可能性がある。これに対し本発明では、絶縁層に熱硬化性樹脂を使用せず、熱可塑性樹脂を主体とする材料によって絶縁層を形成するから、このような問題が生じることがない。
上記平滑プレス工程における導体パターンの「埋め込み」は、導体パターンの表面と絶縁層の表面が面一となるように(当該基板基材の表面が完全に平滑となるように)埋め込むことが望ましいが、本発明にいう上記平滑プレスは、導体パターンが絶縁層の表面から多少突出した状態に埋め込むプレス処理を除外するものではない。このようなプレス処理であっても、完全に埋め込んだ場合と比較すれば得られる効果は少なくなるものの、積層時における基板上層への影響を軽減するという同様の効果が得られるからである。
絶縁層を構成する熱可塑性樹脂としては、耐熱性の観点から芳香族ポリエステル、ポリフェニレーンサルファイド、ポリエーテルケトン、ポリエーテルサルフォン、ポリアリレート、または、シンジオタスティックポリスチレンが良い。なかでも、芳香族ポリエステルでは、溶剤可溶型の芳香族液晶ポリエステルが好ましい。フィラーを多く含有させることが出来るので、フィラーによる物性の調整がより可能で、たとえば誘電体粉末を多く含有させることで誘電率を高くすることが可能であり、さらに、薄い基板をドクターブレード法等の方法で容易に作成することが出来る。
このような溶剤可溶型の芳香族液晶ポリエステルとしては、例えば、下記式(1a)または式(1b)で表される化合物を30質量%以上含む溶媒に溶解する芳香族液晶ポリエステル樹脂ポリマーがある。尚、下記の式中、Aはハロゲン原子またはトリハロゲン化メチル基、Bは水素原子、ハロゲン原子またはトリハロゲン化メチル基、iは1〜5の整数、jは1〜4の整数を示す。
Figure 2006128519
この場合、芳香族液晶ポリエステルは、芳香族ヒドロキシカルボン酸を単量体単位として含むポリマーであることが好ましく、この単量体単位を形成する芳香族ヒドロキシカルボン酸としては2−ヒドロキシ−6−ナフトエ酸が好適である。
また、芳香族液晶ポリエステルが、芳香族ヒドロキシカルボン酸単量体単位30〜80mol%、芳香族ジオール単量体単位10〜35mol%、および芳香族ジカルボン酸単量体単位10〜35mol%から構成されるポリマーであるとさらに好ましい。芳香族ヒドロキシカルボン酸単量体単位が30mol%未満であると、得られるポリマーが液晶性を発現しなくなり、耐熱性が低下してしまう場合がある。一方、80mol%を超えると、芳香族液晶ポリエステルの溶融性や溶媒への溶解性が低下する傾向にある。
また、芳香族液晶ポリエステルが上述の各単量体単位から構成される場合、芳香族ジオール単量体単位を形成する芳香族ジオールとしては、4,4’−ジヒドロキシビフェニルが好ましく、芳香族ジカルボン酸単量体単位を形成する芳香族ジカルボン酸としては、テレフタル酸、イソフタル酸または2,6−ナフタレンジカルボン酸が好ましい。
さらに、溶媒に溶解させた芳香族液晶ポリエステル中には誘電体セラミック粉末を混入することが可能であり、混入する誘電体セラミック粉末の種類および量を、必要とされる基板の特性に応じて適宜設定することにより、所望の電気的特性(例えば誘電率やQ値)を有する多層基板を容易に製造することが出来る。尚、本発明の製造方法における基板基材の絶縁層は、樹脂と誘電体セラミック粉末とを含む複合材料により形成されたものに限られるものではなく、樹脂のみにより構成されたものであっても良い。
上記誘電体セラミック粉末としては、例えばマグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、バリウム、スズ、ネオジウム、サマリウム、ビスマス、鉛、ランタン、リチウム及びタンタルからなる群より選ばれる少なくとも一種類の金属を含む金属酸化物粉末を用いることが出来る。より具体的には、チタン−バリウム−ネオジウム系セラミックス、チタン−バリウム−スズ系セラミックス、鉛−カルシウム系セラミックス、二酸化チタン系セラミックス、チタン酸バリウム系セラミックス、チタン酸鉛系セラミックス、チタン酸ストロンチウム系セラミックス、チタン酸カルシウム系セラミックス、チタン酸ビスマス系セラミックス、チタン酸マグネシウム系セラミックス、CaWO4系セラミックス、Ba(Mg,Nb)O3系セラミックス、Ba(Mg,Ta)O3系セラミックス、Ba(Co,Mg,Nb)O3系セラミックス、Ba(Co,Mg,Ta)O3系セラミックスなどが、高誘電率の粉末として好ましく用いられる。その他、各種電気的特性の向上や機械的・物理物性の改良、材料形態の必要性に応じ、各種の充填剤を混入することが可能である。具体的には酸化チタン等の誘電材料、フェライト、軟磁性金属等の磁性材料、シリカ、アルミナ、ジルコニア、チタン酸カリウムウイスカ、チタン酸バリウムウイスカ、酸化亜鉛ウイスカ、ガラス繊維、ガラスビーズ、カーボン繊維、酸化マグネシウム(タルク)等が挙げられる。
本発明に係る第二の多層基板の製造方法は、上記積層プレス工程で、前記積み重ねた基板基材のうちの最上層の基板基材が、導体パターンを形成していない未パターニングの導体層を有するものであり、かつ前記積み重ねた基板基材のうちの最下層の基板基材の絶縁層の下面に導体箔を配して前記積層プレスを行い、該積層プレス工程の後に、前記最上層の基板基材の導体層と、前記最下層の基板基材の絶縁層の下面に配した導体箔とをエッチングして当該多層基板の表層の導体パターンを形成する表層回路形成工程をさらに含む。
また、本発明に係る第三の多層基板の製造方法は、上記第一の製造方法の積層プレス工程において、少なくとも最上層の基板基材を含む1以上の基板基材に対し、少なくとも最下層の基板基材を含む1以上の基板基材を表裏反転した状態で前記複数の基板基材を積み重ねてプレスすることにより一体化する。
この第三の方法では、積層プレス工程において最上層を含む1以上の基板基材に対し、少なくとも最下層の基板基材を含む1以上の基板基材を表裏反転した状態で積層を行い、一体化のためのプレスを行う。このような積層方法によれば、基板の内層のみならず、基板の表層(上下両面または表裏両面)についても積層プレス前に導体パターンの形成を行うことができ、積層工程の後にさらに基板表層のパターン形成を行う必要がなくなるから、この点で多層基板の製造工程をより簡便化することが可能となる。
さらに、上記本発明に係る多層基板の製造方法では、上記平滑プレス工程の後に、当該平滑プレスを行った基板基材の表面の金属表面を覆った樹脂を除去する樹脂除去処理工程をさらに含む場合がある。
導体パターンを絶縁層に埋め込む平滑プレス工程を経た基板基材では、埋め込まれた導体パターンやビアホールの金属表面に絶縁層の樹脂が流れ、付着することがある。これに対し、上記樹脂除去処理を行うことにより、金属表面に付着した樹脂を除去し、層間接続の信頼性を高めることが出来る。樹脂除去処理としては、例えばウエットブラスト処理やプラズマ処理等を行う。
本発明によれば、一括積層で多層基板の製造工程を簡略化し、しかも同時に、導体パターンによる凸凹を無くして層間厚みおよび絶縁層の電気的特性をより正確に制御することが出来る。
本発明の他の目的、特徴および利点は、以下の本発明の実施の形態の説明により明らかにする。
以下、添付図面の図1Aから図2を参照しつつ本発明の実施形態を説明する。尚、各図中、同一の符号は、同一又は相当部分を示す。
〔実施形態1〕
図1A〜図1Fは、本発明の第一の実施形態に係る多層基板の製造方法を示す工程図である。同図に示すようにこの実施形態の製造方法では、まず、基板各層を形成する基板基材として、一面に銅箔層(導体層)12を、他面に樹脂層(絶縁層)13を備える樹脂付き銅箔(RCC)11を複数枚(この実施形態では、基板表層(上下面)を含めて11層の多層基板を形成するため10枚)用意し(図1A(a))、各基材11に位置合わせ用の基準穴(図示せず)をNC(数値制御)加工機により開ける。
上記樹脂付き銅箔11として本実施形態では、熱可塑性樹脂(例えば芳香族液晶ポリエステル)に誘電体セラミック粉末を混入した複合材料により樹脂層13を形成したものを使用する。このような樹脂付き銅箔11は、例えば、次の(1)から(3)の方法により形成することが出来る。(1)芳香族液晶ポリエステルを溶媒に溶解させるとともに、これに誘電体セラミック粉末を混入して複合材料ペーストを形成し、この複合材料ペーストを銅箔に塗布した後、溶媒を除去する。(2)前記複合材料ペーストをシート状に成形した複合材料シートに電解箔・圧延箔等の銅箔を被着させ、加熱等により当該複合材料シート中の芳香族液晶ポリエステルを溶融させて銅箔を接着する。(3)前記複合材料シート上に、めっき(無電解めっき、電解めっき又はこれらの組み合わせ)、スパッタ、蒸着等により直接銅箔を形成する。
尚、各基板基材11の銅箔層(導体層)12を形成する金属は、必ずしも銅に限られず、本発明では他の金属を使用しても良い。また、以下の説明では、多層基板の最上層に配される基材から最下層に配される基材までを順に第1基材、第2基材、…、第10基材と称するが(図1C(r)参照)、基材の積層数(基板の配線層の数)は、図示の例に特に限定されるものではない。
基準穴の加工後、レーザ光により各樹脂付き銅箔11(第1基材11aから第10基材11j)にビアホール用の穴14を開け、穴底部の銅箔面に残留する樹脂スミアを界面活性剤による処理を施した後、超音波洗浄、ソフトエッチングを行い除去する(図1A(b))。その後、基材11にドライフィルム21をラミネートし(同図(c))、露光および現像処理(同図(d))を経て基材下面(樹脂層側)のドライフィルム21を剥離する(同図(e))。そして、ビアホール用の穴内に銅をめっき析出させることにより、ホール内が銅で充填されたフィルドビア15を形成した後(同図(f))、基材11の表面のドライフィルム21を除去する(同図(g))。尚、上記フィルドビア15の形成(図1A(f))にあたっては、ドライフィルム21によって銅箔層12の表面に形成されるめっきレジストに給電用の導体露出部を設け、この部分から給電し、電気めっきを行うことによりフィルドビア15を形成する。
尚、上記ビアホールは、めっき金属で穴内が充填されたフィルドビアに限られるものではなく、穴内壁をめっき金属で覆っためっきスルーホール、あるいは導電ペーストを充填したビアホールとすることも可能である。尚、めっきスルーホールの場合には、スルーホール内壁面にめっき金属層を形成した後、スルーホール内に樹脂を充填する。さらに、上記ビアホールは、次のようにして形成することも出来る。すなわち、前記基材11にドライフィルム21をラミネート(図1A(c))する前に(同図(b)のビアホール用の穴14を開けた状態で)予め無電解めっきを行って導体層を形成し、その後、基材11にドライフィルム21をラミネートする。そして、スルーホール用の穴14の形成部分以外の領域にレジストを配した後、電解めっきによりフィルドビア15を形成し、前記レジストを剥離し、前記無電解めっきにより設けた導体層を例えばソフトエッチングにより除去する。このような工程によっても、上記ビアホール15を形成することが出来る。
ビアホール15の形成後、各基材11の両面に再びドライフィルム22をラミネートし(図1A(h))、マスクパターンを通して露光焼付けを行い(図1B(i))、現像して所定パターンのエッチングレジスト22aを形成する(同図(j))。そして、露出している銅箔12をエッチングで除去することにより導体パターン12aを形成した後(同図(k))、レジスト22a(ドライフィルム)を剥離する(同図(l))。この工程で形成される導体パターン12aには、各種の基板内蔵素子(例えばコンデンサ、コイル、抵抗)を形成するためのパターンや基準電位電極、配線パターン等が含まれる。尚、多層基板の最上層を形成する樹脂付き銅箔(第1基材)11aについては、後に述べる積層工程の後に基板表層のパターン形成を行うため、上記ビアホール15の形成だけを行い、この段階では導体パターンを形成しない。
導体パターン12aの形成後、多層基板の内部および下面に配されることとなる各基材(第2から第10基材)11b〜11jを加熱プレスすることにより導体パターン12aを樹脂層13に埋め込む(同図(m)/平滑プレス工程)。そして、基材両面にウエットブラストを施すことにより導体パターン12aおよびビアホール15の表面に付着した樹脂を除去する。この樹脂除去処理を施すことにより、ビアホール15側にとっては、後に述べる金属めっきをより確実に行うことが可能となり、また導体パターン12a側にとっては、後に述べる一括積層時に層間接続をより確実に行うことができ、当該多層基板の層間接続の信頼性を高めることが可能となる。尚、かかる樹脂の除去処理は、プラズマ処理によって行うことも可能である。
次に、基材両面にドライフィルム23をラミネートし(同図(n))、露光および現像工程(同図(o))を経て基材下面(樹脂層側)のドライフィルム23を剥離する(同図(p))。そして、ビアホール15の下面15aにAg置換めっきを施した後(当該めっき層は図示せず)、基材上面(銅箔層側)のドライフィルム23を剥離する(同図(q))。尚、ビアホール下面15aに施す金属めっきは、Ag置換めっき以外の、例えばSn置換めっき等の金属めっきであっても良い。また、上記ドライフィルム23のラミネートから剥離までの各工程(図1B(n)〜(q))は、導体パターン12aの表面にAgめっきが施されることを防ぐために行ったもので、省略することも可能である。
以上のようにして導体パターン12aを形成した9枚の基板基材(第2から第10基材)11b〜11jと、基板上面を形成する1枚の基板基材(第1基材)11aと、基板下面の導体パターンを形成するため第10基材11jの下面に配する銅箔16とをスタックし、これらを加熱プレスして一体に積層する(図1C(r)〜(s))。積層後、多層基板の上下両面にドライフィルム24をラミネートし、所定のマスクパターンを通して露光を行い(図1D(u))、現像を行ってエッチングレジスト24aを作成する(同図(v))。そして、エッチングにより基板表層(上下両面)の導体パターン12b,16aを形成し(図1E(w))、ドライフィルム24aを除去する(同図(x))。
さらに、基板両面にソルダレジスト25を塗布して上記基板表層に形成した導体パターン12b,16aにニッケルめっきおよび金めっきを施した後(図1F(y))、ソルダレジスト25を除去する(同図(z))。
〔実施形態2〕
図2は、本発明の第二の実施形態に係る多層基板の製造方法を示す工程図である。この実施形態の製造方法は、基板表層の導体パターンを一括積層プレスの後に行った前記第一の実施形態の方法と異なり、基板表層を含めたすべての配線層の導体パターンを積層工程の前に形成してしまい、それらを一括プレスして一体化するものである。
すなわち、本実施形態の方法では、まず、基板各層を形成する基板基材として、前記第一実施形態と同様に樹脂付き銅箔を用意する。一例として本実施形態では、前記第一の実施形態と同様に基板表層を含めて11層の配線層を有する多層基板を形成するが、後に述べるように下層部の基材を上下反転させて積層プレスを行うことにより、基板下面の導体パターンは上記樹脂付き銅箔によって形成することが可能であるから、合計10枚の樹脂付き銅箔を用意する。尚、本実施形態は、第一実施形態と異なり、後の積層工程で基板下面に銅箔を別途配する必要はない。
そしてこれらの樹脂付き銅箔(基材)に対し、前記第一実施形態と同様に、基準穴加工(図1A(a))、ビアホール用の穴14の穴開加工・デスミア(同図(b))、ドライフィルム21のラミネート(同図(c))、露光・現像(同図(d))、基材下面のドライフィルム21の剥離(同図(e))、フィルドビア15の形成(同図(f))、銅箔層側のドライフィルム21の除去(同図(g))、ドライフィルム22のラミネート(同図(h))、露光・現像・エッチングによる導体パターン12aの形成(図1B(i)〜(k))、ドライフィルムの剥離(同図(l))、樹脂層13への導体パターン12aの埋め込み(同図(m))、ウエットブラストまたはプラズマ処理等のよる導体パターン12a表面およびフィルドビア15表面に付着した樹脂の除去、ドライフィルム23のラミネート(同図(n))、露光・現像(同図(o))、ビアホール部へのAg置換めっき(同図(p))、並びに、基材上面のドライフィルムの剥離(同図(q))の各工程を実施し、これにより所定の導体パターン12aを有しかつ該導体パターン12aが樹脂層13に埋め込まれた基材11(11a〜11j)を準備する。
そして、上記導体パターンを形成した10枚の基板基材11a〜11jをスタックし、これらを加熱プレスして一体に積層する(図2(a)〜(b))。ここで、本実施形態では、多層基板の上層部を形成する一群の基材11a〜11eに対し、多層基板の下層部を形成する一群の基材11f〜11jが上下(表裏)反転された状態でスタックし積層プレスを行う。
具体的には、図2(a)に示すように、多層基板の最上層に配される基材11aから最下層に配される基材11jまでを順に第1基材、第2基材、…、第10基材としたときに、基板上層部を形成する第1基材11aから第5基材11eまでの各基材は、銅箔層12(導体パターン12a)が上面側で樹脂層13が下面側に位置するよう配置してあるのに対し、基板下層部を形成する第6基材11fから第10基材11jまでの各基材は、銅箔層12(導体パターン12a)が下面側で樹脂層13が上面側に位置するよう配置する。
尚、このように基板下層部を形成する基材11f〜11jは、積層時に上下反転されるため、前記図1A(b)〜(m)に係る各工程を経て形成されるビアホール15並びに導体パターン12aを、当該基材を上下反転させることを考慮した配置としておく。また、反転させる基材の数(上部側の基材数および下部側の基材数)は、この例のほかにも、基板の層数や内層される素子や回路パターンの配置等に応じて様々に変更することがある。
さらに、基材を反転させる境界部では、ビアホール同士を接続する必要が生じることがある(図示の例では、第5基材11eと第6基材11fの各ビアホール15)。しかしながらこのような場合にも、ビアホール15の径を多少大きく設定しておけば、積層時に基材同士が位置ずれを生じてもこれを吸収することができ、層間接続の信頼性を確保することが可能である。
積層プレス後、導体パターンの表面に付着した樹脂をウエットブラストやプラズマ等の方法により除去し、表層の導体パターン12aにニッケルめっきおよび金めっきを施す。このようにして多層基板を形成することが出来る。
以上、本発明の実施の形態について説明したが、本発明はこれらに限定されるものではなく、特許請求の範囲に記載の範囲内で種々の変更を行うことができることは当業者にとって明らかである。
(a)から(h)は、本発明の第一の実施形態に係る多層基板の製造方法の工程を順に示す基板断面図である。 (i)から(q)は、前記第一の実施形態に係る多層基板の製造方法の工程を順に示す基板断面図である。 (r)から(t)は、前記第一の実施形態に係る多層基板の製造方法の工程を順に示す基板断面図である。 (u)から(v)は、前記第一の実施形態に係る多層基板の製造方法の工程を順に示す基板断面図である。 (w)から(x)は、前記第一の実施形態に係る多層基板の製造方法の工程を順に示す基板断面図である。 (y)から(z)は、前記第一の実施形態に係る多層基板の製造方法の工程を順に示す基板断面図である。 (a)から(b)は、本発明の第二の実施形態に係る多層基板の製造方法の工程を順に示す基板断面図である。
符号の説明
11,11a〜11j 基板基材(樹脂付き銅箔)
12 銅箔層(導体層)
12a,12b,16a 導体パターン
13 樹脂層(絶縁層)
14 ビアホール用穴
15 フィルドビア
16 銅箔
21,22,23,24 ドライフィルム

Claims (5)

  1. 導体層と熱可塑性樹脂を主体とする材料からなる絶縁層とを一体に有する基板基材を複数用意し、該複数の基板基材のうちの1以上の基板基材の各絶縁層にビアホール用の穴を開け、該穴に導体を配することにより当該基板基材にビアホールを形成するビア形成工程と、
    前記複数の基板基材のうち1以上の基板基材の導体層をエッチングして導体パターンを形成する回路形成工程と、
    該導体パターンを形成した基板基材を個別にプレスして前記導体パターンを前記絶縁層に埋め込む平滑プレス工程と、
    該導体パターンを絶縁層に埋め込んだ基板基材を含む前記複数の基板基材を積み重ねてプレスすることにより一体化する積層プレス工程と、
    を含むことを特徴とする多層基板の製造方法。
  2. 前記積層プレス工程では、前記積み重ねた基板基材のうちの最上層の基板基材は、導体パターンを形成していない未パターニングの導体層を有するものであり、かつ前記積み重ねた基板基材のうちの最下層の基板基材の絶縁層の下面に導体箔を配して前記積層プレスを行い、
    該積層プレス工程の後に、前記最上層の基板基材の導体層と、前記最下層の基板基材の絶縁層の下面に配した導体箔とをエッチングして当該多層基板の表層の導体パターンを形成する表層回路形成工程をさらに含む
    ことを特徴とする請求項1に記載の多層基板の製造方法。
  3. 前記積層プレス工程において、少なくとも最上層の基板基材を含む1以上の基板基材に対し、少なくとも最下層の基板基材を含む1以上の基板基材を表裏反転した状態で前記複数の基板基材を積み重ねてプレスすることにより一体化する
    ことを特徴とする請求項1に記載の多層基板の製造方法。
  4. 前記平滑プレス工程の後に、当該平滑プレスを行った基板基材の表面の金属表面を覆った樹脂を除去する樹脂除去処理工程
    をさらに含むことを特徴とする請求項1から3のいずれか一項に記載の多層基板の製造方法。
  5. 前記絶縁層は、芳香族液晶ポリエステルと、該芳香族液晶ポリエステル中に混入させた誘電体セラミック粉末とを含む複合材料により形成されている
    ことを特徴とする請求項1から4のいずれか一項に記載の多層基板の製造方法。
JP2004317227A 2004-10-29 2004-10-29 多層基板の製造方法 Pending JP2006128519A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004317227A JP2006128519A (ja) 2004-10-29 2004-10-29 多層基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004317227A JP2006128519A (ja) 2004-10-29 2004-10-29 多層基板の製造方法

Publications (1)

Publication Number Publication Date
JP2006128519A true JP2006128519A (ja) 2006-05-18

Family

ID=36722867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004317227A Pending JP2006128519A (ja) 2004-10-29 2004-10-29 多層基板の製造方法

Country Status (1)

Country Link
JP (1) JP2006128519A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8011086B2 (en) 2006-08-30 2011-09-06 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a component-embedded printed circuit board
US8303752B2 (en) 2008-08-29 2012-11-06 Tdk Corporation Method of manufacturing wiring board
JP2012248630A (ja) * 2011-05-26 2012-12-13 Tdk Corp コイル部品及びその製造方法
JPWO2016132911A1 (ja) * 2015-02-18 2017-06-22 株式会社村田製作所 コイル内蔵基板およびその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03274788A (ja) * 1990-03-23 1991-12-05 Toshiba Corp プリント配線板の製造方法
JPH08264939A (ja) * 1995-03-28 1996-10-11 Toshiba Corp 印刷配線板の製造方法
JPH1075057A (ja) * 1996-08-30 1998-03-17 Kyocera Corp フレキシブル多層配線基板の製造方法
JPH10242621A (ja) * 1996-12-28 1998-09-11 Katsurayama Technol:Kk 平滑プリント配線板およびその製造方法
JP2002134926A (ja) * 2000-06-29 2002-05-10 Internatl Business Mach Corp <Ibm> ポリマー/セラミック複合電子基板
JP2002329422A (ja) * 2001-04-27 2002-11-15 Sumitomo Chem Co Ltd 絶縁性樹脂溶液組成物、それを用いた多層プリント配線板
JP2002359470A (ja) * 2000-12-26 2002-12-13 Denso Corp プリント基板およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03274788A (ja) * 1990-03-23 1991-12-05 Toshiba Corp プリント配線板の製造方法
JPH08264939A (ja) * 1995-03-28 1996-10-11 Toshiba Corp 印刷配線板の製造方法
JPH1075057A (ja) * 1996-08-30 1998-03-17 Kyocera Corp フレキシブル多層配線基板の製造方法
JPH10242621A (ja) * 1996-12-28 1998-09-11 Katsurayama Technol:Kk 平滑プリント配線板およびその製造方法
JP2002134926A (ja) * 2000-06-29 2002-05-10 Internatl Business Mach Corp <Ibm> ポリマー/セラミック複合電子基板
JP2002359470A (ja) * 2000-12-26 2002-12-13 Denso Corp プリント基板およびその製造方法
JP2002329422A (ja) * 2001-04-27 2002-11-15 Sumitomo Chem Co Ltd 絶縁性樹脂溶液組成物、それを用いた多層プリント配線板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8011086B2 (en) 2006-08-30 2011-09-06 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a component-embedded printed circuit board
US8303752B2 (en) 2008-08-29 2012-11-06 Tdk Corporation Method of manufacturing wiring board
JP2012248630A (ja) * 2011-05-26 2012-12-13 Tdk Corp コイル部品及びその製造方法
JPWO2016132911A1 (ja) * 2015-02-18 2017-06-22 株式会社村田製作所 コイル内蔵基板およびその製造方法
US11469027B2 (en) 2015-02-18 2022-10-11 Murata Manufacturing Co., Ltd. Built-in-coil substrate and method for manufacturing the same

Similar Documents

Publication Publication Date Title
TWI225762B (en) Pattern transferring material, its manufacturing method, wiring substrate manufactured by using the same
TWI305480B (en) Method of fabricating printed circuit board having embedded multi-layer passive devices
JP4332533B2 (ja) キャパシタ内蔵型プリント回路基板およびその製造方法
US7351915B2 (en) Printed circuit board including embedded capacitor having high dielectric constant and method of fabricating same
JP4061318B2 (ja) メッキによるチップ内蔵型プリント回路基板およびその製造方法
US8943685B2 (en) Method of manufacturing a capacitor-embedded printed circuit board
US7485411B2 (en) Method for manufacturing printed circuit board with thin film capacitor embedded therein
JP4708407B2 (ja) キャパシタ内蔵型印刷回路基板及びその製造方法
WO2006016589A1 (ja) 誘電層構成材料の製造方法及びその製造方法で得られた誘電層構成材料、誘電層構成材料を用いてキャパシタ回路形成部材を製造する方法及びその製造方法で得られたキャパシタ回路形成部材及び、該誘電層構成材料又は/及びキャパシタ回路形成部材を用いて得られる多層プリント配線板。
JPWO2006016586A1 (ja) 多層プリント配線板の製造方法及びその製造方法で得られた多層プリント配線板
TW200838381A (en) Printed circuit board for improving tolerance of embedded capacitors, and method of manufacturing the same
US20180061555A1 (en) Inductor and method of manufacturing the same
JP2002204049A (ja) 転写材及びその製造方法並びにこれを用いて製造される配線基板
TW200833190A (en) Adhesive sheet for capacitor and method for manufacturing printed circuit board having built-in capacitor using the same
JP2004343054A (ja) 電子部品とその製造方法
JP3441368B2 (ja) 多層配線基板およびその製造方法
JP2007221068A (ja) フラッシュプリント配線板およびその製造方法ならびにフラッシュプリント配線板からなる多層プリント配線板。
JP2006128519A (ja) 多層基板の製造方法
KR101862243B1 (ko) 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판
JP2006128520A (ja) 多層基板の製造方法
JP2006287138A (ja) 受動部品形成用積層フィルム及びシート型受動部品並びにその製造方法
KR20020022477A (ko) 물리적 기상 증착법을 이용한 빌드업 다층 인쇄회로판제조방법
JPH09153680A (ja) 多層フレキシブルリジットプリント配線板の製造方法
JP4453301B2 (ja) 配線基板の製造方法
JP2002290048A (ja) 多層回路基板におけるビア形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070919

A977 Report on retrieval

Effective date: 20100326

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20100401

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101117