JP2006128362A - Glass ceramic wiring board with built-in capacitor - Google Patents
Glass ceramic wiring board with built-in capacitor Download PDFInfo
- Publication number
- JP2006128362A JP2006128362A JP2004313835A JP2004313835A JP2006128362A JP 2006128362 A JP2006128362 A JP 2006128362A JP 2004313835 A JP2004313835 A JP 2004313835A JP 2004313835 A JP2004313835 A JP 2004313835A JP 2006128362 A JP2006128362 A JP 2006128362A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- glass
- dielectric layer
- wiring board
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
本発明は、ガラスセラミックスから成る複数の絶縁層を積層して成る積層体の内部に容量素子（コンデンサ）を内蔵したコンデンサ内蔵ガラスセラミック配線基板に関する。 The present invention relates to a glass ceramic wiring board with a built-in capacitor in which a capacitive element (capacitor) is built in a laminate formed by laminating a plurality of insulating layers made of glass ceramics.
従来、携帯電子機器や携帯用情報端末等の分野では、半導体素子を実装した配線基板と共に、受動部品として抵抗体、コンデンサ、インダクタ等をプリント回路基板等の配線基板上に実装したモジュール基板が用いられてきた。 Conventionally, in the fields of portable electronic devices and portable information terminals, module boards in which resistors, capacitors, inductors, etc. are mounted as passive components on a wiring board such as a printed circuit board are used together with wiring boards on which semiconductor elements are mounted. Has been.
しかしながら、近年、このような携帯電子機器や携帯用情報端末等に用いられる部品の小型化、複合化、高性能化が強く求められており、半導体素子を実装する配線基板の内部に受動部品に相当する機能を有する電子回路素子を内蔵させて、半導体素子と受動部品とを高密度に実装するという集積化の流れが進んでいる。これらの受動部品を配線基板内部に取り込むことは、配線基板表面に受動部品の実装スペースを確保する必要をなくし、また設計の自由度も増すため、配線基板の小型化に寄与できる。 However, in recent years, there has been a strong demand for downsizing, compounding, and high performance of components used in such portable electronic devices and portable information terminals, and as a passive component inside a wiring board on which a semiconductor element is mounted. There is an increasing trend of integration in which electronic circuit elements having corresponding functions are incorporated and semiconductor elements and passive components are mounted at high density. Incorporation of these passive components into the wiring board eliminates the need for securing a mounting space for the passive components on the surface of the wiring board and increases the degree of freedom in design, thereby contributing to downsizing of the wiring board.
また、上記の配線基板として、誘電率が低いため高周波用絶縁基板として好適であり、かつ、高周波信号を高速で伝送するために必要な低抵抗金属を配線導体として使用できるガラスセラミック配線基板に、受動部品としてコンデンサを内蔵したものが検討されている。 In addition, the above-mentioned wiring board is suitable as a high-frequency insulating substrate because of its low dielectric constant, and a glass ceramic wiring board that can use a low-resistance metal necessary for transmitting a high-frequency signal at high speed as a wiring conductor. A passive component with a built-in capacitor has been studied.
このようなコンデンサ内蔵ガラスセラミック配線基板（以下、配線基板ともいう）は、絶縁層となるガラスセラミックグリーンシート（以下、グリーンシートともいう）の上面にコンデンサの電極層となる金属ペーストを塗布形成しておき、その表面にコンデンサの誘電体層となる誘電体ペーストを塗布形成し、その後、コンデンサの電極となる金属ペーストを形成したグリーンシートを積層して、ガラスセラミック積層体と金属ペーストと誘電体ペーストとを同時焼成することで形成する方法が採用されている。 Such a glass-ceramic wiring board with a built-in capacitor (hereinafter also referred to as a wiring board) is formed by applying a metal paste serving as an electrode layer of a capacitor on the upper surface of a glass ceramic green sheet (hereinafter also referred to as a green sheet) as an insulating layer. A dielectric paste serving as a capacitor dielectric layer is applied and formed on the surface, and then a green sheet formed with a metal paste serving as a capacitor electrode is laminated to form a glass ceramic laminate, a metal paste, and a dielectric. A method of forming the paste by co-firing is employed.
このような配線基板は、グリーンシートと金属ペーストと誘電体ペーストとを同時焼成によって焼結させて一体化させる。このとき、焼成後の絶縁層と電極層との界面は絶縁層となるグリーンシート中のガラス成分が、電極層と相互拡散して結合する。しかしながら、焼成後の誘電体層と電極層との界面には、これらの焼成時の焼結挙動の差によって、クラックや剥離を生じることがあり、その場合、配線基板内部に形成したコンデンサの容量値が低下したり、配線基板内の電気的導通が断線するという不具合が発生していた。 Such a wiring board is integrated by sintering a green sheet, a metal paste, and a dielectric paste by simultaneous firing. At this time, the glass component in the green sheet serving as the insulating layer is bonded to the electrode layer at the interface between the insulating layer and the electrode layer after baking. However, at the interface between the dielectric layer and electrode layer after firing, cracks and peeling may occur due to the difference in sintering behavior during firing. In this case, the capacitance of the capacitor formed inside the wiring board There was a problem that the value was lowered or the electrical continuity in the wiring board was broken.
このため、上記従来のコンデンサ内蔵ガラスセラミック配線基板では、電極層や誘電体層を形成するための金属ペーストや誘電体ペーストに焼結助剤として、例えば、１０〜３０質量部の比較的多量のガラス粉末などを添加することが行なわれている。これによって、電極層と誘電体層との焼結助剤としてのガラス成分が相互拡散して結合し、電極層と誘電体層との界面に剥離が発生しなくなり、絶縁層の内部に誘電体層を一体化して焼結することができる。
しかしながら、誘電体層にガラスを添加すると、比誘電率の低いガラス成分が増加してしまい、誘電体層の比誘電率が大幅に低下する。その結果、内蔵されたコンデンサの容量値が小さいものとなってしまい、高容量値のコンデンサを形成できないという問題点を有していた。また、絶縁層と誘電体層とを同時焼成した際の誘電体層のガラス成分の拡散量がばらつきやすく、所望とする容量値からのズレが大きくなるという問題点も有していた。 However, when glass is added to the dielectric layer, the glass component having a low relative dielectric constant increases, and the relative dielectric constant of the dielectric layer is greatly reduced. As a result, the capacitance value of the built-in capacitor becomes small, and there is a problem that a capacitor having a high capacitance value cannot be formed. Further, when the insulating layer and the dielectric layer are simultaneously fired, the diffusion amount of the glass component of the dielectric layer is likely to vary, and there is a problem that a deviation from a desired capacitance value becomes large.
本発明は上記問題点に鑑みて完成されたもので、その目的は、誘電体層の比誘電率を低下させることなく、コンデンサを形成する電極層と誘電体層との接合強度を向上させることにより、配線基板内に容量ばらつきが小さく高容量のコンデンサを形成したコンデンサ内蔵ガラスセラミック配線基板を提供することにある。 The present invention has been completed in view of the above problems, and its purpose is to improve the bonding strength between the electrode layer and the dielectric layer forming the capacitor without reducing the relative dielectric constant of the dielectric layer. Accordingly, an object of the present invention is to provide a glass-ceramic wiring board with a built-in capacitor in which a high-capacitance capacitor is formed with a small capacitance variation in the wiring board.
本発明のコンデンサ内蔵ガラスセラミック配線基板は、ガラスセラミックスから成る複数の絶縁層を積層して成る積層体の内部に、誘電体層を挟む少なくとも２個の電極層を介在させて静電容量を形成するようにしたコンデンサ内蔵ガラスセラミック配線基板において、前記電極層と前記誘電体層との界面における凹凸を算術平均粗さＲａの算出法を用いて算出した結果、算出値が０．５μｍ〜３μｍであることを特徴とする。 The glass-ceramic wiring board with a built-in capacitor according to the present invention forms a capacitance by interposing at least two electrode layers sandwiching a dielectric layer inside a laminated body formed by laminating a plurality of insulating layers made of glass ceramics. In the glass-ceramic wiring board with a built-in capacitor, the unevenness at the interface between the electrode layer and the dielectric layer was calculated using the calculation method of the arithmetic average roughness Ra, and the calculated value was 0.5 μm to 3 μm. It is characterized by being.
本発明のコンデンサ内蔵ガラスセラミック配線基板は好ましくは、前記誘電体層は、平均粒径が０．３μｍ以下のチタン酸バリウム粉末１００質量部と焼結助剤としてのガラス粉末２〜１０質量部とを含む焼結体からなることを特徴とする。 In the glass-ceramic wiring board with a built-in capacitor according to the present invention, preferably, the dielectric layer comprises 100 parts by mass of barium titanate powder having an average particle size of 0.3 μm or less, and 2 to 10 parts by mass of glass powder as a sintering aid. It consists of the sintered compact containing.
本発明のコンデンサ内蔵ガラスセラミック配線基板は好ましくは、前記電極層は、積算５０％粒径が０．８〜１．２μｍで積算１０％粒径が０．５μｍ以上の球状Ｃｕ粉末または球状Ａｇ粉末を含む焼結体からなることを特徴とする。 In the glass-ceramic wiring board with a built-in capacitor according to the present invention, preferably, the electrode layer has a spherical Cu powder or a spherical Ag powder having an integrated 50% particle size of 0.8 to 1.2 μm and an integrated 10% particle size of 0.5 μm or more. It consists of the sintered compact containing.
本発明のコンデンサ内蔵ガラスセラミック配線基板は好ましくは、前記電極層は、厚みが１０μｍ以上であることを特徴とする。 The glass-ceramic wiring board with a built-in capacitor according to the present invention is preferably characterized in that the electrode layer has a thickness of 10 μm or more.
本発明のコンデンサ内蔵ガラスセラミック配線基板によれば、電極層と誘電体層との界面における凹凸を算術平均粗さＲａの算出法を用いて算出した結果の算出値が０．５μｍ〜３μｍとなるようにしたことから、焼結助剤としてガラスを多量に添加しなくても、電極層と誘電体層とを強固なアンカー効果によって接合することができる。このため、電極層や誘電体層に添加する焼結助剤としてのガラス成分の添加量を抑制することができ、誘電体層の比誘電率の低下を抑制することができる。これにより、内蔵したコンデンサの電気的な容量を低下させることなく、安定した容量のコンデンサを形成して、配線基板内に容量ばらつきが小さく高容量のコンデンサを形成したコンデンサ内蔵ガラスセラミック配線基板が得られるようになる。 According to the glass-ceramic wiring board with a built-in capacitor according to the present invention, the calculated value of the unevenness at the interface between the electrode layer and the dielectric layer using the calculation method of the arithmetic average roughness Ra is 0.5 μm to 3 μm. Thus, the electrode layer and the dielectric layer can be bonded to each other by a strong anchor effect without adding a large amount of glass as a sintering aid. For this reason, the addition amount of the glass component as a sintering aid added to the electrode layer or the dielectric layer can be suppressed, and a decrease in the dielectric constant of the dielectric layer can be suppressed. As a result, a stable-capacitance capacitor can be formed without reducing the electric capacity of the built-in capacitor, and a capacitor-embedded glass-ceramic wiring board in which a high-capacitance capacitor with a small capacitance variation is formed in the wiring board can be obtained. Be able to.
また、本発明のコンデンサ内蔵ガラスセラミック配線基板によれば、上記構成において、誘電体層を、平均粒径が０．３μｍ以下のチタン酸バリウム粉末１００質量部と焼結助剤としてのガラス粉末２〜１０質量部とを含む焼結体から形成した場合、誘電体層の焼結温度がガラスセラミックグリーンシートの焼結温度に近くなり、緻密に焼結するため、焼成後に比誘電率の高い安定した誘電体層を形成することができる。その結果、内蔵したコンデンサの電気的な容量を低下させることなく、安定した容量のコンデンサを形成するとともに、電極層と誘電体層との界面の剥離やクラックの発生を抑制して、容量ばらつきがより小さく、より高容量のコンデンサを有したコンデンサ内蔵ガラスセラミック配線基板が得られるようになる。 Further, according to the glass-ceramic wiring board with a built-in capacitor of the present invention, in the above configuration, the dielectric layer is composed of 100 parts by mass of barium titanate powder having an average particle size of 0.3 μm or less and glass powder 2 as a sintering aid. When formed from a sintered body including 10 parts by mass, the dielectric layer has a sintering temperature close to that of the glass ceramic green sheet and is densely sintered. A dielectric layer can be formed. As a result, it is possible to form a capacitor with a stable capacity without reducing the electric capacity of the built-in capacitor, and to suppress the separation of the interface between the electrode layer and the dielectric layer and the generation of cracks, thereby reducing the capacity variation. A glass-ceramic wiring board with a built-in capacitor having a smaller and higher capacity capacitor can be obtained.
また、本発明のコンデンサ内蔵ガラスセラミック配線基板によれば、上記構成において、電極層を積算５０％粒径が０．８〜１．２μｍで積算１０％粒径が０．５μｍ以上の球状Ｃｕ粉末または球状Ａｇ粉末を含む焼結体で形成することにより、電極層の焼結性が促進されて、誘電体層のガラス成分の相互拡散を抑制することができる。その結果、内蔵したコンデンサの電気的な容量を低下させることなく、安定した容量のコンデンサを形成するとともに、電極層と誘電体層との界面の剥離やクラックの発生を抑制して、容量ばらつきがさらに小さく、さらに高容量のコンデンサを有したコンデンサ内蔵ガラスセラミック配線基板が得られるようになる。 Further, according to the glass-ceramic wiring board with a built-in capacitor according to the present invention, in the above configuration, the electrode layer has a spherical Cu powder having an integrated 50% particle size of 0.8 to 1.2 μm and an integrated 10% particle size of 0.5 μm or more. Or by forming with the sintered compact containing spherical Ag powder, the sinterability of an electrode layer is accelerated | stimulated and the mutual diffusion of the glass component of a dielectric material layer can be suppressed. As a result, it is possible to form a capacitor with a stable capacity without reducing the electric capacity of the built-in capacitor, and to suppress the separation of the interface between the electrode layer and the dielectric layer and the generation of cracks, thereby reducing the capacity variation. A glass-ceramic wiring board with a built-in capacitor having a smaller and higher capacity capacitor can be obtained.
また、本発明のコンデンサ内蔵ガラスセラミック配線基板によれば、上記構成において、好ましくは電極層の厚みを１０μｍ以上としたことから、絶縁層と誘電体層との間のガラス成分の相互拡散をより効果的に抑制することができる。その結果、内蔵したコンデンサの電気的な容量を低下させることなく、安定した容量のコンデンサを形成するとともに、電極層と誘電体層との界面の剥離やクラックの発生を抑制して、より一層、容量ばらつきが小さく、高容量のコンデンサを有したコンデンサ内蔵ガラスセラミック配線基板が得られるようになる。 Further, according to the glass-ceramic wiring board with a built-in capacitor according to the present invention, in the above configuration, the thickness of the electrode layer is preferably 10 μm or more, so that the interdiffusion of the glass component between the insulating layer and the dielectric layer is further improved. It can be effectively suppressed. As a result, without reducing the electrical capacity of the built-in capacitor, while forming a stable capacitor, suppressing the occurrence of peeling and cracks at the interface between the electrode layer and the dielectric layer, It is possible to obtain a glass-ceramic wiring board with a built-in capacitor having a small capacitance variation and a high-capacitance capacitor.
次に、本発明のコンデンサ内蔵ガラスセラミック配線基板について詳細に説明する。 Next, the glass-ceramic wiring board with a built-in capacitor according to the present invention will be described in detail.
本発明のコンデンサ内蔵ガラスセラミック配線基板における絶縁層は、ガラスとセラミック粉末とから成る。このガラスとしては、例えばＳｉＯ２−Ｂ２Ｏ３系、ＳｉＯ２−Ｂ２Ｏ３−Ａｌ２Ｏ３系、ＳｉＯ２−Ｂ２Ｏ３−Ａｌ２Ｏ３−ＭＯ系（但し、ＭはＣａ，Ｓｒ，Ｍｇ，ＢａまたはＺｎを示す）、ＳｉＯ２−Ａｌ２Ｏ３−Ｍ１Ｏ−Ｍ２Ｏ系（但し、Ｍ１およびＭ２は同一または異なってＣａ，Ｓｒ，Ｍｇ，ＢａまたはＺｎを示す）、ＳｉＯ２−Ｂ２Ｏ３−Ａｌ２Ｏ３−Ｍ１Ｏ−Ｍ２Ｏ系（但し、Ｍ１およびＭ２は前記と同じである）、ＳｉＯ２−Ｂ２Ｏ３−Ｍ３ ２Ｏ系（但し、Ｍ３はＬｉ，ＮａまたはＫを示す）、ＳｉＯ２−Ｂ２Ｏ３−Ａｌ２Ｏ３−Ｍ３ ２Ｏ系（但し、Ｍ３は前記と同じである）、Ｐｂ系ガラス、Ｂｉ系ガラス等が挙げられる。 The insulating layer in the glass-ceramic wiring board with a built-in capacitor according to the present invention is made of glass and ceramic powder. Examples of the glass include SiO 2 —B 2 O 3 system, SiO 2 —B 2 O 3 —Al 2 O 3 system, SiO 2 —B 2 O 3 —Al 2 O 3 —MO system (where M is Ca , Sr, Mg, Ba or Zn), SiO 2 —Al 2 O 3 —M 1 O—M 2 O system (where M 1 and M 2 are the same or different, and Ca, Sr, Mg, Ba or Zn) shown), SiO 2 -B 2 O 3 -Al 2 O 3 -M 1 O-M 2 O system (where, M 1 and M 2 are the same as defined above), SiO 2 -B 2 O 3 -M 3 2 O system (provided that M 3 represents Li, Na or K), SiO 2 —B 2 O 3 —Al 2 O 3 —M 3 2 O system (provided that M 3 is the same as above), Pb type glass, Bi type glass, etc. are mentioned.
また、セラミック粉末としては、例えばＡｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２とアルカリ土類金属酸化物との複合酸化物、ＴｉＯ２とアルカリ土類金属酸化物との複合酸化物、Ａｌ２Ｏ３およびＳｉＯ２から選ばれる少なくとも１種を含む複合酸化物（例えばスピネル，ムライト，コージェライト）等が挙げられる。 Examples of the ceramic powder include Al 2 O 3 , SiO 2 , composite oxide of ZrO 2 and alkaline earth metal oxide, composite oxide of TiO 2 and alkaline earth metal oxide, Al 2 O 3. And composite oxides containing at least one selected from SiO 2 (for example, spinel, mullite, cordierite) and the like.
この絶縁層の焼成前の生シートであるセラミックグリーンシートは、ガラス粉末およびセラミック粉末と、有機バインダ、有機溶剤、可塑剤等とを添加混合してスラリーとするとともに、そのスラリーにドクターブレード法やカレンダロール法を採用することによって成形する。 A ceramic green sheet, which is a green sheet before firing of the insulating layer, is prepared by adding and mixing glass powder and ceramic powder, an organic binder, an organic solvent, a plasticizer, and the like into a slurry. Molding is performed by adopting the calendar roll method.
このガラス粉末およびセラミック粉末に添加混合される有機バインダとしては、従来からセラミックグリーンシートに使用されているものが使用可能であり、例えばアクリル系（アクリル酸，メタクリル酸またはそれらのエステルの単独重合体または共重合体、具体的にはアクリル酸エステル共重合体,メタクリル酸エステル共重合体,アクリル酸エステル−メタクリル酸エステル共重合体等）、ポリビニルブチラール系、ポリビニルアルコール系、アクリル−スチレン系、ポリプロピレンカーボネート系、セルロース系等の単独重合体または共重合体が挙げられる。 As the organic binder added to and mixed with the glass powder and the ceramic powder, those conventionally used for ceramic green sheets can be used. For example, acrylic (acrylic acid, methacrylic acid or ester homopolymers thereof) Or a copolymer, specifically an acrylic ester copolymer, a methacrylic ester copolymer, an acrylic ester-methacrylic ester copolymer, etc.), polyvinyl butyral, polyvinyl alcohol, acrylic-styrene, polypropylene Examples include carbonate-based and cellulose-based homopolymers or copolymers.
セラミックグリーンシートを成形するためのスラリーに用いられる有機溶剤としては、ガラス粉末とセラミック粉末、および有機バインダを分散させ、セラミックグリーンシート成形に適した粘度のスラリーが得られるように、例えば炭化水素類、エーテル類、エステル類、ケトン類、アルコール類等の有機溶剤が挙げられる。 Examples of the organic solvent used in the slurry for forming the ceramic green sheet include hydrocarbons such that glass powder, ceramic powder, and an organic binder are dispersed to obtain a slurry having a viscosity suitable for forming the ceramic green sheet. Organic solvents such as ethers, esters, ketones and alcohols.
以上のようにして作製したセラミックグリーンシートに、必要に応じて金型加工等により貫通孔を形成し、この貫通孔にＣｕ等の金属粉末に適当な有機バインダ、溶剤を添加混合した貫通導体用ペーストをスクリーン印刷等により充填して、貫通導体を形成する。 A through hole is formed in the ceramic green sheet produced as described above by die machining as necessary, and a through hole is added to a metal powder such as Cu with an appropriate organic binder and solvent for a through conductor. The paste is filled by screen printing or the like to form a through conductor.
次に、これらのセラミックグリーンシートの表面に、Ｃｕ等の金属粉末に適当な有機バインダ、溶剤を添加混合した電極層用ペーストをスクリーン印刷等により塗布し、電極層を形成する。 Next, an electrode layer is formed on the surface of these ceramic green sheets by screen printing or the like by applying an electrode layer paste prepared by adding an appropriate organic binder and solvent to a metal powder such as Cu.
この電極層と誘電体層との界面における凹凸を算術平均粗さＲａの算出法を用いて算出した結果、算出値が０．５μｍ〜３μｍに形成される。算出値が０．５μｍ未満の場合には、電極層と誘電体層との接合強度が低下しやすく、剥離が発生しやすい傾向がある。他方、算出値が３μｍを超えると、誘電体層の膜厚がばらつきやすく、コンデンサの容量値がばらつきやすい傾向がある。 As a result of calculating the unevenness at the interface between the electrode layer and the dielectric layer using the calculation method of the arithmetic average roughness Ra, the calculated value is formed to be 0.5 μm to 3 μm. When the calculated value is less than 0.5 μm, the bonding strength between the electrode layer and the dielectric layer tends to decrease, and peeling tends to occur. On the other hand, if the calculated value exceeds 3 μm, the thickness of the dielectric layer tends to vary, and the capacitance value of the capacitor tends to vary.
電極層と誘電体層との界面には、０．１〜２μｍの幅に、電極層の金属成分が拡散した拡散層が形成されている。この拡散層は、例えば、得られたコンデンサ内蔵ガラスセラミック配線基板の断面を、ＳＥＭおよびＢＥＭ分析と蛍光Ｘ線分析で確認することができる。電極層と誘電体層との界面における凹凸の算出は、この拡散層の厚み方向の幅の中心線を、電極層と誘電体層との界面の粗さ曲線とし、算術平均粗さＲａとして算出することが出来る。 At the interface between the electrode layer and the dielectric layer, a diffusion layer in which the metal component of the electrode layer is diffused is formed in a width of 0.1 to 2 μm. This diffusion layer can confirm the cross section of the obtained glass ceramic wiring board with a built-in capacitor by SEM and BEM analysis and fluorescent X-ray analysis, for example. The unevenness at the interface between the electrode layer and the dielectric layer is calculated by calculating the arithmetic average roughness Ra using the center line of the width in the thickness direction of the diffusion layer as the roughness curve at the interface between the electrode layer and the dielectric layer. I can do it.
この電極層用ペーストに用いる金属粉末は、積算５０％粒径が０．８〜１．２μｍで積算１０％粒径が０．５μｍ以上の球状Ｃｕ粉末または球状Ａｇ粉末であることが好ましい。Ｃｕ粉末またはＡｇ粉末の積算５０％粒径が０．８μｍ未満の場合には、ペースト化するときに粉末の分散性が悪くなりやすく、スクリーン印刷性が悪くなりやすい傾向がある。他方、Ｃｕ粉末またはＡｇ粉末の積算５０％粒径が１．２μｍを超えると、電極層の焼結中に誘電体層の成分が相互拡散しやすく、誘電体層の焼結性が劣化しやすい傾向がある。 The metal powder used for the electrode layer paste is preferably a spherical Cu powder or a spherical Ag powder having an integrated 50% particle size of 0.8 to 1.2 μm and an integrated 10% particle size of 0.5 μm or more. When the cumulative 50% particle size of Cu powder or Ag powder is less than 0.8 μm, the dispersibility of the powder tends to be poor when it is made into a paste, and the screen printability tends to be poor. On the other hand, when the cumulative 50% particle size of Cu powder or Ag powder exceeds 1.2 μm, the components of the dielectric layer are likely to diffuse mutually during the sintering of the electrode layer, and the sinterability of the dielectric layer is likely to deteriorate. Tend.
また、この電極層用ペーストに用いる金属粉末の粒径が大きくなると、電極層の誘電体層との界面における表面粗さがばらつきやすい傾向がある。 Further, when the particle size of the metal powder used for the electrode layer paste is increased, the surface roughness at the interface between the electrode layer and the dielectric layer tends to vary.
また、この電極層の厚みは１０μｍ以上であることが好ましい。電極層の厚みが１０μｍ未満の場合には、絶縁層のガラス成分が過剰に誘電体層側に拡散しやすく、誘電体層の比誘電率が低下しやすい傾向がある。 Moreover, it is preferable that the thickness of this electrode layer is 10 micrometers or more. When the thickness of the electrode layer is less than 10 μm, the glass component of the insulating layer tends to be excessively diffused to the dielectric layer side, and the dielectric constant of the dielectric layer tends to decrease.
この電極層の表面に、表面粗さがＲａ０．５〜３μｍのステンレス板などの金属板やアクリル板などを配置して、０．５〜２ＭＰａの圧力で押圧して、表面形状を転写する。 A metal plate such as a stainless steel plate having a surface roughness Ra of 0.5 to 3 μm, an acrylic plate, or the like is disposed on the surface of the electrode layer, and pressed with a pressure of 0.5 to 2 MPa to transfer the surface shape.
次に、電極層を形成したセラミックグリーンシートの表面に、チタン酸バリウムなどの誘電体粉末と焼結助剤とに有機バインダ、溶剤を添加した誘電体層用ペーストをスクリーン印刷等により塗布し、誘電体層形成する。 Next, a dielectric layer paste in which an organic binder and a solvent are added to a dielectric powder such as barium titanate and a sintering aid is applied to the surface of the ceramic green sheet on which the electrode layer is formed by screen printing or the like. A dielectric layer is formed.
この誘電体層ペーストに用いる誘電体粉末は、平均粒径が０．３μｍ以下のチタン酸バリウム粉末であることが好ましい。チタン酸バリウム粉末の粒径が０．３μｍを超えると、誘電体層の焼結性が劣化しやすい傾向がある。 The dielectric powder used for this dielectric layer paste is preferably barium titanate powder having an average particle size of 0.3 μm or less. When the particle size of the barium titanate powder exceeds 0.3 μm, the sinterability of the dielectric layer tends to deteriorate.
また、焼結助剤としては、例えばＳｉＯ２−Ｂ２Ｏ３系、ＳｉＯ２−Ｂ２Ｏ３−Ａｌ２Ｏ３系、ＳｉＯ２−Ｂ２Ｏ３−Ａｌ２Ｏ３−ＭＯ系（但し、ＭはＣａ，Ｓｒ，Ｍｇ，ＢａまたはＺｎを示す）、ＳｉＯ２−Ｂ２Ｏ３−Ｍ１ ２Ｏ系（但し、Ｍ１はＬｉ，ＮａまたはＫを示す）、ＳｉＯ２−Ｂ２Ｏ３−Ａｌ２Ｏ３−Ｍ１ ２Ｏ系（但し、Ｍ１は前記と同じである）、Ｐｂ系ガラス、Ｂｉ系ガラス等を用いることができる。 Examples of the sintering aid include SiO 2 —B 2 O 3 system, SiO 2 —B 2 O 3 —Al 2 O 3 system, SiO 2 —B 2 O 3 —Al 2 O 3 —MO system (however, , M denotes Ca, Sr, Mg, Ba, or Zn), SiO 2 -B 2 O 3 -M 1 2 O system (where, M 1 is shows a Li, Na or K), SiO 2 -B 2 O 3 -Al 2 O 3 -M 1 2 O system (where, M 1 is the same as above), Pb-based glass can be used Bi-based glass.
また、このガラス添加量は、誘電体粉末に対し２〜１０質量部添加することが好ましい。ガラス添加量が２質量部未満では誘電体粉末が焼結しにくい傾向がる。他方、ガラス添加量が１０質量部を超えると、誘電体層の比誘電率が劣化しやすい傾向がある。 Moreover, it is preferable to add 2-10 mass parts of this glass addition amount with respect to dielectric powder. If the amount of glass added is less than 2 parts by mass, the dielectric powder tends to be difficult to sinter. On the other hand, when the glass addition amount exceeds 10 parts by mass, the dielectric constant of the dielectric layer tends to deteriorate.
この誘電体層の表面に、表面粗さがＲａ０．５〜３μｍのステンレス板などの金属板やアクリル板などを配置して、０．５〜３ＭＰａの圧力で押圧して、表面形状を転写する。 A metal plate such as a stainless steel plate having a surface roughness Ra of 0.5 to 3 μm or an acrylic plate is disposed on the surface of the dielectric layer, and pressed with a pressure of 0.5 to 3 MPa to transfer the surface shape. .
次に、この誘電体層を形成したセラミックグリーンシートに、対向配置するように電極層を塗布して形成する。この対極配置する電極層の塗布にも、先に使用した電極層用ペーストをスクリーン印刷等により使用することができる。 Next, an electrode layer is applied and formed on the ceramic green sheet on which the dielectric layer is formed so as to face the ceramic green sheet. The electrode layer paste used previously can also be used for the application of the electrode layer disposed on the counter electrode by screen printing or the like.
次に、これらのセラミックグリーンシートを複数枚積み重ねて、３〜２０ＭＰａの圧力および３０〜８０℃の温度で加熱圧着することにより積層体を作製する。この積層体中における誘電体層の位置や数や大きさには特に制限はなく、所望の内蔵容量素子を有する配線基板の構成となるように配設して積層すればよい。 Next, a plurality of these ceramic green sheets are stacked and thermocompression bonded at a pressure of 3 to 20 MPa and a temperature of 30 to 80 ° C. to produce a laminate. There are no particular restrictions on the position, number, and size of the dielectric layers in the laminated body, and the dielectric layers may be arranged and laminated so as to have a configuration of a wiring board having a desired built-in capacitive element.
その後、加湿窒素雰囲気中で有機分を除去して、次いで８００〜１０００℃の温度で積層体を焼成することにより、本発明のコンデンサ内蔵ガラスセラミック配線基板が得られる。 Thereafter, the organic component is removed in a humidified nitrogen atmosphere, and then the laminate is fired at a temperature of 800 to 1000 ° C., whereby the glass-ceramic wiring board with a built-in capacitor of the present invention is obtained.
また、積層体を焼成する際に、セラミックグリーンシートや誘電体層が焼結する温度では実質的に焼結収縮しない無機成分、例えばアルミナから成る拘束グリーンシートを積層体の両面に積層して焼成すると、この拘束グリーンシートによって積層体の主面方向の焼成時の収縮が拘束されて抑制されるために配線基板の寸法精度が向上し、コンデンサ内蔵ガラスセラミック配線基板に内蔵させる容量素子の容量値のばらつきを小さくすることが可能となる。また、このような方法で焼成した場合は、厚み方向の焼成収縮が通常の方法で焼成した場合に比較して大きくなるので、誘電体層の厚みをより薄くすることが可能となり、内蔵容量素子の高容量化も容易となる。 In addition, when firing the laminate, a constrained green sheet composed of an inorganic component, such as alumina, that does not substantially sinter and shrink at the temperature at which the ceramic green sheet or dielectric layer sinters is laminated on both sides of the laminate and fired. This restraint green sheet restrains and suppresses shrinkage during firing in the main surface direction of the laminate, so that the dimensional accuracy of the wiring board is improved and the capacitance value of the capacitive element incorporated in the glass-ceramic wiring board with a built-in capacitor. It is possible to reduce the variation of. In addition, when fired by such a method, the shrinkage in the thickness direction is larger than when fired by a normal method, so that the thickness of the dielectric layer can be made thinner, and the built-in capacitive element The capacity can be easily increased.
なお、本発明は上述の実施するための最良の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。 It should be noted that the present invention is not limited to the best mode example described above, and various modifications can be made without departing from the gist of the present invention.
例えば、上述の実施するための最良の形態の例では、誘電体層は誘電体層用ペーストをセラミックグリーンシートに塗布することにより形成したが、あらかじめグリーンシート状に成型した誘電体層を打ち抜き加工等によりセラミックグリーンシートに転写して形成してもよい。また、薬液などの表面処理を施して、表面粗さを調整したＣｕ箔などの金属箔を、セラミックグリーンシートに転写することによって、電極層を形成してもよい。 For example, in the example of the best mode for carrying out the above, the dielectric layer is formed by applying a dielectric layer paste to a ceramic green sheet. However, the dielectric layer previously molded into a green sheet is punched out. For example, it may be formed by transferring to a ceramic green sheet. Alternatively, the electrode layer may be formed by transferring a metal foil such as a Cu foil whose surface roughness is adjusted by performing a surface treatment such as a chemical solution to a ceramic green sheet.
以下、本発明のコンデンサ内蔵ガラスセラミック配線基板を具体例によって詳細に説明する。 Hereinafter, the glass-ceramic wiring board with a built-in capacitor according to the present invention will be described in detail by way of specific examples.
ガラスセラミック成分として、ＳｉＯ２−ＣａＯ−ＭｇＯ系ガラス粉末５０質量部と、Ａｌ２Ｏ３粉末５０質量部とを混合し、この無機粉末１００質量部に有機バインダとしてアクリル系樹脂１２質量部、フタル酸系可塑剤６質量部および溶剤としてトルエン３０質量部を加え、ボールミル法により混合しスラリーとした。 As a glass ceramic component, 50 parts by mass of SiO 2 —CaO—MgO glass powder and 50 parts by mass of Al 2 O 3 powder are mixed, and 100 parts by mass of this inorganic powder is mixed with 12 parts by mass of an acrylic resin as an organic binder. 6 parts by mass of an acid plasticizer and 30 parts by mass of toluene as a solvent were added and mixed by a ball mill method to obtain a slurry.
このスラリーを用いてドクターブレード法により厚さ２００μｍのセラミックグリーンシートを成型した。 Using this slurry, a ceramic green sheet having a thickness of 200 μm was formed by a doctor blade method.
このセラミックグリーンシートに電極層用ペーストをスクリーン印刷にて２０μｍの厚みに塗布し、７０℃で３０分乾燥して電極層パターンを形成した。また、パターンの形状は３ｍｍ□のパターンとした。 An electrode layer paste was applied to the ceramic green sheet to a thickness of 20 μm by screen printing and dried at 70 ° C. for 30 minutes to form an electrode layer pattern. The pattern shape was a 3 mm square pattern.
電極層用ペーストは、Ｃｕ粉末１００質量部にアクリル樹脂１２質量部と有機溶剤としてα−テルピネオールとを加え、攪拌脱泡機により十分に混合した後３本ロールにて十分に混練したものを用いた。 The electrode layer paste is prepared by adding 12 parts by mass of an acrylic resin and 100 parts by mass of Cu powder and α-terpineol as an organic solvent, thoroughly mixing them with a stirring defoamer, and then kneading them sufficiently with three rolls. It was.
次に、この電極層パターンの表面に、サンドブラスト加工を施して、表面粗さがＲａ２μｍのステンレス板を載置して、１ＭＰａの圧力で加圧することにより、表面形状を転写して電極層パターンの表面粗さをＲａ２μｍに調整した。 Next, the surface of the electrode layer pattern is subjected to sand blasting, a stainless steel plate having a surface roughness Ra of 2 μm is placed, and the surface shape is transferred by pressurizing at a pressure of 1 MPa to form the electrode layer pattern. The surface roughness was adjusted to Ra 2 μm.
次に、誘電体層用ペーストをスクリーン印刷にて２０μｍの厚みに塗布し、７０℃で３０分乾燥して誘電体層パターンを形成した。また、パターンの形状は３ｍｍ□のパターンとした。 Next, the dielectric layer paste was applied to a thickness of 20 μm by screen printing and dried at 70 ° C. for 30 minutes to form a dielectric layer pattern. The pattern shape was a 3 mm square pattern.
ここで、誘電体層用ペーストはチタン酸バリウム粉末１００質量部に対して５質量部のＢ２Ｏ３,ＳｉＯ２，ＣａＯ,ＢａＯ,ＺｎＯを含むガラス粉末の混合物に、アクリル樹脂１２質量部と有機溶剤としてα−テルピネオールとを加え、攪拌脱泡機により十分に混合した後３本ロールにて十分に混練したものを用いた。 Here, the dielectric layer paste is a mixture of glass powder containing 5 parts by mass of B 2 O 3 , SiO 2 , CaO, BaO, ZnO with respect to 100 parts by mass of barium titanate powder, and 12 parts by mass of acrylic resin. Α-Terpineol was added as an organic solvent, and after sufficiently mixing with a stirring defoamer, a mixture kneaded sufficiently with three rolls was used.
次に、この誘電体層パターンの表面に、サンドブラスト加工を施して、表面粗さがＲａ２μｍのステンレス板を載置して、１ＭＰａの圧力で加圧することにより、表面形状を転写して誘電体層パターンの表面粗さをＲａ２μｍに調整した。 Next, the surface of the dielectric layer pattern is subjected to sand blasting, a stainless steel plate having a surface roughness of Ra 2 μm is placed, and the surface shape is transferred by applying pressure at a pressure of 1 MPa, thereby the dielectric layer. The surface roughness of the pattern was adjusted to Ra 2 μm.
次に、誘電体層パターンの上部に対向配置するように、同様の電極層用ペーストを２０μｍの厚みに積み重ねて塗布して、一対の電極層をチタン酸バリウムからなる誘電体層を挟んで対向配置した容量素子部を形成した。 Next, the same electrode layer paste is stacked and applied to a thickness of 20 μm so as to be opposed to the upper portion of the dielectric layer pattern, and the pair of electrode layers are opposed to each other with the dielectric layer made of barium titanate interposed therebetween. The arranged capacitive element portion was formed.
次に、容量素子部を形成したセラミックグリーンシートと、形成していないセラミックグリーンシートとを積み重ねて、５ＭＰａの圧力と５０℃の温度で加熱圧着してセラミックグリーンシート積層体を作製した。 Next, the ceramic green sheets on which the capacitive element portions were formed and the ceramic green sheets that were not formed were stacked and heat-pressed at a pressure of 5 MPa and a temperature of 50 ° C. to produce a ceramic green sheet laminate.
この、一対の対向配置した電極層は、セラミックグリーンシートに打ち抜き加工で形成した貫通孔にＣｕペーストを充填して形成した貫通導体によって、セラミックグリーンシート積層体の表面に電気的に引き出した。 The pair of opposed electrode layers were electrically drawn to the surface of the ceramic green sheet laminate by a through conductor formed by filling a through hole formed by punching a ceramic green sheet with a Cu paste.
次にセラミックグリーンシート積層体を、加湿窒素雰囲気５００℃で３時間焼成して有機分を除去して、窒素雰囲気９００℃で１時間焼成することにより、緻密なガラスセラミック焼結体から成る絶縁層の内部に同時焼成により形成された誘電体層を配設して成るサンプル４のコンデンサ内蔵ガラスセラミック配線基板を得た。 Next, the ceramic green sheet laminate is fired in a humidified nitrogen atmosphere at 500 ° C. for 3 hours to remove organic components, and then fired in a nitrogen atmosphere at 900 ° C. for 1 hour, thereby forming an insulating layer made of a dense glass ceramic sintered body. Thus, a capacitor-embedded glass ceramic wiring substrate of Sample 4 was obtained, in which a dielectric layer formed by simultaneous firing was disposed.
また、表面形状を転写するステンレス板の表面粗さを調整して、電極層パターンおよび誘電体層パターンの表面粗さＲａを、表1に示すように加工し、それ以外の構成は上記と同様にしてそれぞれサンプル１、２、３、５、６、７の配線基板を作製した。 Further, the surface roughness Ra of the electrode layer pattern and the dielectric layer pattern is processed as shown in Table 1 by adjusting the surface roughness of the stainless steel plate to which the surface shape is transferred, and the other configurations are the same as above. Thus, the wiring boards of Samples 1, 2, 3, 5, 6, and 7 were produced.
このようにして得られたコンデンサ内蔵ガラスセラミック配線基板に対して、その容量素子の容量を２０ヵ所測定した。 For the glass ceramic wiring board with a built-in capacitor thus obtained, the capacitance of the capacitive element was measured at 20 locations.
容量は、測定周波数１ＭＨｚ、測定温度２５℃の条件で、アジレント・テクノロジー株式会社製インピーダンス測定器（型式：４２９４Ａプレシジョン・インピーダンス・アナライザ、測定精度：±０．０８％）を用いて測定した。 The capacity was measured using an impedance measuring instrument (model: 4294A Precision Impedance Analyzer, measurement accuracy: ± 0.08%) manufactured by Agilent Technologies under the conditions of a measurement frequency of 1 MHz and a measurement temperature of 25 ° C.
次に、コンデンサ素子の電極層面積、誘電体層の厚みを測定した。電極層面積は、コンデンサ内蔵ガラスセラミック配線基板の上面から平面研磨により電極層を露出させて光学顕微鏡（倍率は１０倍）により測定した。誘電体層の厚みは、コンデンサ内蔵ガラスセラミック配線基板の断面を鏡面研磨仕上げした後、金属顕微鏡（倍率は１００倍）により測定した。 Next, the electrode layer area of the capacitor element and the thickness of the dielectric layer were measured. The area of the electrode layer was measured with an optical microscope (magnification is 10 times) with the electrode layer exposed by planar polishing from the upper surface of the glass ceramic wiring board with a built-in capacitor. The thickness of the dielectric layer was measured with a metal microscope (magnification: 100 times) after mirror polishing of the cross section of the glass ceramic wiring board with a built-in capacitor.
そして、測定によって得られた容量、電極層面積、および誘電体層の厚みに基づいて比誘電率を算出した。誘電体層の材料の比誘電率は平行平板コンデンサの場合、
Ｃ＝ε０・εｒ・Ｓ／ｄ
（Ｃ：容量素子の容量、ε０：空気中の誘電率、εr：誘電体層の材料の比誘電率、Ｓ：電極層面積、ｄ：電極層間距離）
の関係から算出した。比誘電率は、２０ヵ所の測定値の平均値とばらつき（標準偏差）を算出した。
Then, the relative dielectric constant was calculated based on the capacitance obtained by the measurement, the electrode layer area, and the thickness of the dielectric layer. The dielectric constant of the dielectric layer material is the parallel plate capacitor,
C = ε 0 · ε r · S / d
(C: capacitance of capacitive element, ε 0 : dielectric constant in air, ε r : relative dielectric constant of dielectric layer material, S: electrode layer area, d: electrode interlayer distance)
It was calculated from the relationship. For the relative dielectric constant, the average value and variation (standard deviation) of the measured values at 20 locations were calculated.
また、電極層と誘電体層との界面の接合状態を金属顕微鏡（倍率は１００倍）により、剥離の発生を確認した。剥離の発生していないサンプルを○、剥離の発生しているサンプルを×で表示した。 Further, the occurrence of peeling was confirmed with a metal microscope (magnification is 100 times) in the bonding state of the interface between the electrode layer and the dielectric layer. A sample in which peeling did not occur was indicated by ○, and a sample in which peeling occurred was indicated by ×.
これらの測定結果を表１に示す。
表１の結果より、実施例のサンプル２、３、４、５は、電極層と誘電体層との界面が良好に焼結して剥離の発生がない、高い比誘電率の誘電体層を形成していることがわかる。これに対して、表面粗さをＲａ０．２μｍとした比較例のサンプル１は、電極層と誘電体層との界面で剥離が発生していた。表面粗さをＲａ４μｍと６μｍにした比較例のサンプル６、７は、比誘電率のばらつきが５６％、８７％と非常に大きなものとなっていることがわかった。 From the results of Table 1, the samples 2, 3, 4, and 5 of the examples are high dielectric constant dielectric layers in which the interface between the electrode layer and the dielectric layer is satisfactorily sintered and no peeling occurs. It turns out that it forms. On the other hand, in sample 1 of the comparative example having a surface roughness Ra of 0.2 μm, peeling occurred at the interface between the electrode layer and the dielectric layer. It was found that the comparative samples 6 and 7 having surface roughness Ra of 4 μm and 6 μm showed very large variations in relative dielectric constant of 56% and 87%.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004313835A JP2006128362A (en) | 2004-10-28 | 2004-10-28 | Glass ceramic wiring board with built-in capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004313835A JP2006128362A (en) | 2004-10-28 | 2004-10-28 | Glass ceramic wiring board with built-in capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006128362A true JP2006128362A (en) | 2006-05-18 |
Family
ID=36722756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004313835A Pending JP2006128362A (en) | 2004-10-28 | 2004-10-28 | Glass ceramic wiring board with built-in capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006128362A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11342121B2 (en) | 2019-08-02 | 2022-05-24 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
-
2004
- 2004-10-28 JP JP2004313835A patent/JP2006128362A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11342121B2 (en) | 2019-08-02 | 2022-05-24 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
| US11636983B2 (en) | 2019-08-02 | 2023-04-25 | Samsung Electro-Mechanics Co., Ltd. | Manufacturing method of multilayer ceramic electronic component |
| US11742147B2 (en) | 2019-08-02 | 2023-08-29 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component having specified standard deviation ratio for internal electrode and dielectric layer thicknesses |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101076643B1 (en) | Layered ceramic electronic component and manufacturing method therefor | |
| JP3955389B2 (en) | Capacitor-embedded substrate and manufacturing method thereof | |
| JP4578134B2 (en) | Glass ceramic multilayer wiring board with built-in capacitor | |
| JP4688460B2 (en) | Glass ceramic multilayer wiring board with built-in capacitor | |
| JP2006128362A (en) | Glass ceramic wiring board with built-in capacitor | |
| JP4502675B2 (en) | Multiple wiring board | |
| JP2004186342A (en) | Ceramic laminate and its manufacturing method | |
| JP4416342B2 (en) | Circuit board and manufacturing method thereof | |
| JP3898653B2 (en) | Manufacturing method of glass ceramic multilayer wiring board | |
| JP2005159126A (en) | Glass ceramic wiring board incorporated with capacitor | |
| JP4817855B2 (en) | Capacitor built-in wiring board and manufacturing method thereof | |
| JP2006093482A (en) | Glass ceramic wiring board with built-in capacitor | |
| JP2005243851A (en) | Glass ceramic wiring board with built-in capacitor | |
| JP2010278117A (en) | Method of manufacturing wiring board | |
| JP3987810B2 (en) | Ceramic wiring board | |
| JP2006089352A (en) | Dielectric paste and glass ceramic multilayer wiring board with built-in capacitor | |
| JP2005101330A (en) | Glass ceramic wiring substrate with built-in capacitor | |
| JP2007201272A (en) | Manufacturing method of wiring board | |
| JP4530864B2 (en) | Wiring board with built-in capacitor | |
| JP4658465B2 (en) | Glass ceramic multilayer wiring board with built-in capacitor | |
| JP2006278759A (en) | Wiring board | |
| JP4214039B2 (en) | Glass ceramic multilayer wiring board with built-in capacitor | |
| JP2006156595A (en) | Wiring board with built-in capacitor | |
| JP2004146394A (en) | Glass ceramic wiring board | |
| JP2004288663A (en) | Ceramic wiring board and its manufacturing method |