JP2006121042A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006121042A
JP2006121042A JP2005233182A JP2005233182A JP2006121042A JP 2006121042 A JP2006121042 A JP 2006121042A JP 2005233182 A JP2005233182 A JP 2005233182A JP 2005233182 A JP2005233182 A JP 2005233182A JP 2006121042 A JP2006121042 A JP 2006121042A
Authority
JP
Japan
Prior art keywords
external connection
electronic component
insulating resin
metal foil
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005233182A
Other languages
English (en)
Other versions
JP4873901B2 (ja
Inventor
Keiichiro Hayashi
恵一郎 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2005233182A priority Critical patent/JP4873901B2/ja
Publication of JP2006121042A publication Critical patent/JP2006121042A/ja
Application granted granted Critical
Publication of JP4873901B2 publication Critical patent/JP4873901B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 簡易な工程が可能で、かつ薄型化が可能な半導体装置および半導体装置の製造方法の提供。
【解決手段】 基板上に電気絶縁樹脂で被覆された金属配線パターンが形成された基板に、電子部品である集積回路を位置決めされた所定の電気絶縁樹脂で被覆された金属配線パターン電極と対向させる。ここに、電子部品は、基板の電極と接合するために接合部電極上にある電気絶縁樹脂を排除する。集積回路がフリップチップボンデイング装置のヘッドに吸着され熱及び荷重及び超音波振動を印加することにより所定の電極上にある電気絶縁樹脂を排除し、導電バンプが金属配線パターンと接合または接触して導通を得る。
【選択図】 図1

Description

本発明は、半導体装置の製造方法に関する。
近年の電子機器の高性能化、小型化の流れの中、半導体装置の高密度、高機能化が一層求められている。半導体装置を搭載したモジュールにおいても、高密度、高機能化への対応が要求されている。半導体装置を高密度に実装するために、両面回路基板や多層回路基板の適用が進展されつつある。
例えば、半導体チップに導電バンプを形成し、フリップチップ接続時の加熱により溶融可能な熱硬化樹脂で前記バンプ形成部分が塗布する。上記半導体装置の実装方法は前記バンプとプリント配線板の電極が対向するように位置合わせする。この時、プリント配線板上の金属配線パターン電極部はエッチング等により電気絶縁樹脂が剥離され、金属が露出している。次に、上記プリント配線板上に上記半導体装置を搭載し加圧しながら加熱することによって、バンプによるフリップチップ接続と熱硬化性樹脂層のゲル化を同時に行う(例えば、特許文献1参照。)。
特開平11−307586号公報
しかしながら、従来の方法では予め半導体装置のバンプ形成部分が加熱により溶融可能な熱硬化樹脂で被覆する必要があるので、製造工程が複雑になるという問題を有していた。また、前記バンプに前記熱硬化性樹脂を介して前記プリント配線板電極部へ加圧しているため、熱硬化性樹脂がバンプとプリント配線板電極部間に局所的に介在してしまい接続の信頼性を低下させていた。したがって、本発明は、大幅に簡易な工程が可能で、かつ薄型化が可能な半導体装置および半導体装置の製造方法を提供することを目的とするものである。
本発明は、少なくとも1つの半導体装置であって、前記少なくとも1つの半導体装置の接合部が、樹脂によって電気絶縁されている金属パターンを形成してある基板の接合電極部に、対向し接触させることにより、前記少なくとも1つの半導体装置の接合部が前記樹脂によって電気絶縁されている金属パターンが形成された基板の接合電極部を露出させ、前記露出した接合電極部と前記半導体装置の接合部が電気的接合を得る。
詳しくは、外部接続電極を有する電子部品と、電子部品の外部接続電極が埋設可能な厚みを有し、その所定位置にその厚み方向と垂直に沿って電気絶縁樹脂で被覆された金属箔が形成された基板を、電子部品の外部接続電極形成面を下側にしかつ外部接続電極形成面が基板の所定位置に電気絶縁樹脂で被覆された金属箔と対向配置する工程と、金属箔に加熱及び加圧及び超音波を印加する工程と、電気絶縁樹脂を排除し、接続用の金属箔面を露出させる工程と、外部接続電極と金属箔が接触し電気導通させる工程と、からなる。
また、外部接続電極を有する電子部品と、電子部品の外部接続電極が埋設可能な厚みを有し、その所定位置にその厚み方向と垂直に沿って電気絶縁樹脂で被覆された金属箔が形成された基板を、電子部品の外部接続電極形成面を下側にしかつ外部接続電極形成面が基板の所定位置に電気絶縁樹脂で被覆された金属箔と対向配置する工程と、金属箔に加熱及び加圧及び超音波を印加する工程と、電気絶縁樹脂を排除し、接続用の金属箔面を露出させる工程と、外部接続電極と金属箔が金属間接合し電気導通させる工程と、からなる。
また、外部接続電極を有する電子部品と、電子部品の外部接続電極が埋設可能な厚みを有し、その所定位置にその厚み方向と垂直に沿って加熱により溶融可能な熱硬化電気絶縁樹脂で被覆された金属箔が形成された基板を、電子部品の外部接続電極形成面を下側にしかつ外部接続電極形成面が基板の所定位置に加熱により溶融可能な熱硬化電気絶縁樹脂で被覆された金属箔と対向配置する工程と、加熱により金属箔に加熱及び加圧を印加する工程と、加熱により熱硬化電気絶縁樹脂を硬化温度以下で加熱して溶融させ、接続用の金属箔面を露出させる工程と、外部接続電極と金属箔が接触し電気導通させる工程と、外部接続電極と金属箔が接触し電気導通した状態で、加熱により熱硬化電気絶縁樹脂を硬化温度で加熱して硬化させる工程と、からなる。
溶融可能な熱硬化電気絶縁樹脂として、無機絶縁フィラーと熱硬化樹脂との混合物からなる樹脂で被覆し、熱硬化電気絶縁樹脂を硬化温度以下で加熱して溶融させた状態で、電子部品を押し込む。
電子部品として、その外部接続電極に導電性突起物を有するものを用意する。
電子部品を電気絶縁樹脂に埋め込む際に、この電子部品の外部接続電極の間に導電粒子を介装することで基板厚み方向と垂直にある金属箔を電気的に接続する。
また、電子部品を電気絶縁樹脂に埋め込む際に、この電子部品の外部接続電極の間に異方性導電膜を介在することで基板厚み方向と垂直にある金属箔を電気的に接続する。
また、電子部品を電気絶縁樹脂に埋め込む際に、この電子部品の外部接続電極の間に異方性導電ペーストを介装することで基板厚み方向と垂直にある金属箔を電気的に接続する。
複数の電子部品を電気絶縁樹脂に埋め込む際に、これら電子部品の外部接続電極の間に導電粒子を介装することで基板厚み方向に隣接する電子部品を電気的に接続する。
また、複数の電子部品を電気絶縁樹脂に埋め込む際に、これら電子部品の外部接続電極の間に異方性導電膜を介在することで基板厚み方向に隣接する電子部品を電気的に接続する。
また、複数の電子部品を電気絶縁樹脂に埋め込む際に、これら電子部品の外部接続電極の間に異方性導電ペーストを介装することで基板厚み方向に隣接する電子部品を電気的に接続する。
また、外部接続電極を有する電子部品と、電子部品の外部接続電極の所定位置に電子部品の外部接続電極の厚み方向と垂直に沿って金属箔が形成された電気絶縁レジストを用意する工程と、電子部品を、外部接続電極形成面を下側にしかつ外部接続電極形成面が電気絶縁レジストの所定位置の金属泊裏面と対向配置する工程と、電気絶縁レジストの金属箔に接触するまで電気絶縁レジストに加熱加圧超音波を印加して排除する工程と、外部接続電極と金属箔が電気導通する工程と、を含む。
また、金属配線パターンを有する基板の一方の面に形成された電気絶縁レジストまたは電気絶縁樹脂の上面に、電子部品のバンプ電極を載置する工程と、バンプ電極と、電気絶縁レジストまたは電気絶縁樹脂との接触部分を加熱し、かつ電子部品と基板の厚み方向に加圧及び超音波印加をする工程と、超音波印加により、電気絶縁レジストまたは電気絶縁樹脂のバンプ電極が接する部分を排除する工程と、バンプ電極と金属配線を接触させる工程と、を有する。
本発明の半導体装置は、熱及び超音波及び荷重を印加しながら半導体装置のバンプと、樹脂によって電気絶縁されている金属パターンが形成された基板の接合電極部裏面と、対向し接触させることにより、半導体装置の接合部が樹脂によって電気絶縁されている金属パターンが形成された基板の接合電極部を露出させ、露出した接合電極部と半導体装置の接合部が電気的接合を得ることにより、予め樹脂によって電気絶縁されている金属パターンの電極部分をエッチング等により接合電極部を露出させる工程が無くなり、大幅に簡易な工程で半導体装置を製造することが可能である。
また、接合時に周波数40KHz〜60KHzで振幅3μm〜5μmの超音波を0.1sec〜0.5sec印加することにより露出した半導体装置の接合部および基板の接合電極部表面にある1μm〜2μmの凹凸が無くなり電極接続部金属の真面が現れ、金属の原子同士が直接接合するため、従来の熱と荷重を印加しただけでは得られない接続の信頼性を得ることができる。
本発明の半導体装置において、半導体チップをそのバンプ電極面とチップ支持基板のチップ支持面とを対向させてフェイスダウンによって実装するフリップチップ接続するものである。図1は本発明の実施の形態の一例を係る半導体装置製造方法を示す製造工程図であり、図3は、本発明の好ましい実施態様にかかる半導体装置の実装構造模式図である。
フリップチップ接続では、まず、半導体チップのパッド(表面電極)側に導電バンプを形成し、半導体チップと樹脂によって電気絶縁されている金属パターンが形成されているチップ支持基板とを対向させた後、半導体チップの導電バンプと配線電極とを位置合わせし、半導体チップを搭載する。その後、チップ裏面から熱及び荷重及び超音波を印加することにより、樹脂によって電気絶縁されている接合電極部を露出させ、導電バンプと基板の配線電極とを接続するものである。
本発明の好ましい実施態様においては、電子部品が、集積回路およびチップ部品を含んでいる。本発明のさらに好ましい実施態様においては、金属が、銅、アルミニウム、銀、金、白金およびパラジウムからなる群より選ばれる金属によって構成されている。本発明のさらに好ましい実施態様においては、金属が、銅またはアルミニウムによって構成されている。
本発明のさらに好ましい実施態様においては、樹脂が、ポリエチレン(PE)、ポリプロピレン(PP)、ポリスチレン(PS)、アクリロニトリル/スチレン樹脂(AS
)、アクリロニトリル/ブタジエン/スチレン樹脂(ABS)、メタクリル樹脂(PMMA)、塩化ビニル(PVC)、ポリアミド(PA)、ポリアセタール(POM)、超高分子量ポリエチレン(UHPE)、ポリブチレンテレフタレート(PBT)、GF強化ポリエチレンテレフタレート(GF―PET)、ポリメチルペンテン(TPX)、ポリカーボネイト(PC)、変性ポリフェニレンエーテル(PPE)、ポリフェニレンサルファイド(PPS)、ポリエーテルエーテルケトン(PEEK)、液晶ポリマー(LCP)、ポリテトラフロロエチレン(PTFE)、ポリエーテルイミド(PEI)、ポリアリレート(PAR)、ポリサルフォン(PSF)、ポリエーテルサルフォン(PES)、ポリアミドイミド(PAI)からなる群より選ばれる熱可塑性樹脂によって構成されている。本発明のさらに好ましい実施態様においては、樹脂がフィラーを含んでいる。本発明のさらに好ましい実施態様によれば、樹脂に、フィラーを添加することにより、機械的性質、熱伝導性、熱膨張率、コストなどを考慮して、樹脂の材料を選択することができる。
本発明のさらに好ましい実施態様においては、樹脂がソルダーレジスト材(エポキシ系、アクリル系、ウレンタン系樹脂)によって構成されている。
本発明のさらに好ましい実施態様においては、樹脂がフリップチップ接続時の加熱により溶融可能な熱硬化樹脂によって構成されている。
以下、添付図面に基づいて、本発明の好ましい実施態様につき、詳細に説明を加える。図3は、本発明の好ましい実施態様にかかる半導体装置の実装構造模式図である。
図3に示されるように、まず、電気絶縁樹脂3上に金属配線パターン4を形成し、金属配線パターン4上を電気絶縁樹脂で全面被覆した基板に、電子部品である集積回路1を位置決めされた所定の基板電極部と対向させる。ここに、電子部品は、基板の電気絶縁樹脂で被覆された電極と接合するわけで、接合部電極上にある電気絶縁樹脂を一部排除する必要がある。
図4に示されるように、集積回路1がフリップチップボンデイング装置のヘッド5に吸着され熱及び荷重及び超音波振動により所定の電極上にある電気絶縁樹脂3を排除し、導電バンプ2が金属配線パターン4と接合または接触する。本実施態様によれば、電気絶縁樹脂3に熱及び荷重及び、周波数40KHz〜60KHzで振幅3μm〜5μmの超音波を0.1sec〜0.5sec印加することにより、集積回路1のバンプが電気絶縁樹脂を一部排除し、金属電極部を露出させ、さらに露出した半導体装置の接合部および基板の接合電極部表面にある1μm〜2μmの凹凸が無くなり電極接続部金属の真面が現れ、金属の原子同士が直接接合することにより、金属配線パターン電極と電気的に接合及び接触させることによって、半導体装置を製造することができるから、簡易な工程で半導体装置を製造することが可能になる。
これによって、半導体装置の製造工程が簡略化できる。本実施態様によれば、半導体装置を構成している基板上に回路パターンが形成された後、回路パターン上に腐食防止及び保護用にソルダーレジストを一括塗布できるため、電極部を除く配線部分に選択的に塗布する工程と比して、大幅に製造工程が簡略化でき低コストで製造可能になる。
さらに、本実施態様によれば、回路パターンの金属が、銅、アルミニウム、銀、金、白金およびパラジウムからなる群より選ばれる金属によって構成されている場合においても回路パターン形成後、直ちにソルダーレジストを全面塗布するため金属表面の清浄度が非常に高い値で保たれるため、電極部を露出する選択塗布に比して後工程での電子部品実装の接合強度が高く、しかも長期耐久試験における信頼性テスト評価結果も良好である。
さらに、本実施態様によれば、回路パターン形成後、直ちにソルダーレジストを全面塗布するため、電極部を露出する選択塗布の場合に比して、電子部品を実装する前に基板電極の清浄度を高めるためにドライ洗浄工程が必要で無くなり、電子部品実装設備にドライ洗浄装置を導入しなくてすむばかりでなく、工程も短縮化できる。
さらに、本実施態様によれば、電気絶縁樹脂にポリエチレン(PE)、ポリプロピレン(PP)、ポリスチレン(PS)系の樹脂を用い、電気絶縁樹脂厚みを導電性バンプ2高さと同じにしておけば、導電性バンプが電気絶縁樹脂に埋没し、回路パターン電極と電気的に接合及び接触させることによって、半導体装置を製造することができるから、アンダーフィル封止工程が不要で、接続信頼性の高い半導体装置を製造することが可能になる。
さらに、本実施態様によれば、電気絶縁樹脂に電子部品が電気絶縁樹脂に埋没し、回路パターン電極と電気的に接合及び接触させることによって、半導体装置を製造することができるから、電気絶縁樹脂にフリップチップ接続時の加熱により溶融可能な熱硬化樹脂を用いれば、電気的接続が得られた後に樹脂が硬化し始めるため、硬化時の収縮により接触接合の効果も得ることができる。
本実施態様においては電気絶縁樹脂3として、熱可塑性樹脂が用いられる。これによって、半導体装置の薄型化が実現される。
本実施態様によれば、半導体装置は、実施例1の半導体装置に、集積回路1Aを内蔵した電気絶縁樹脂3とによって構成されており、電気絶縁樹脂3に電子部品が埋没しているから、基板上に、回路パターンが形成され、回路パターン上に、電子部品が搭載されて、封止樹脂によって被覆された従来の電子部品内蔵基板に比して、大幅に薄型化することが可能になる。
以下、本発明の実施例を図面に基づいて詳細に説明する。
図5は、本発明のさらに好ましい実施態様にかかる半導体装置の実装構造模式図である。
本実施の形態2の半導体装置は、図5に示されるように、実施例1の方法で製造された半導体装置において集積回路1がフリップチップボンデイングされている電極面と反対側面の配線パターンに接する電気絶縁樹脂3は、電気絶縁樹脂3厚みを導電バンプ2A高さにし、かつ、電気絶縁樹脂3材を加熱により溶融可能な樹脂で構成しておく。まず、実施例1の方法で製造された半導体装置において集積回路1がフリップチップボンデイングされている電極面と反対側面の配線パターンに電子部品である集積回路1Aを位置決めされた所定の電極と対向させる。ここに、電子部品の端子は、電極との間にある電気絶縁樹脂3材を介して接合するわけで、接合部電極上にある電気絶縁樹脂3材を一部排除する必要がある。実施例1と同様に集積回路1がフリップチップボンデイングされる時に熱により所定の電極上にある加熱により溶融可能な樹脂で構成されている電気絶縁樹脂3材を軟化させ、次に荷重を印加しながら電気絶縁樹脂3材を一部排除できる。さらに、超音波を印加しながら荷重をかけるため、バンプとプリント配線板電極部間に局所的に介在している溶融可能な樹脂を完全に排除し、かつ、露出した半導体装置の接合部および基板の接合電極部表面にある1μm〜2μmの凹凸が無くなり電極接続部金属の真面が現れ、金属の原子同士が直接接合することにより、導電性バンプ2Aと接触または、接合する。
本実施態様においては電気絶縁樹脂3材として、熱可塑性樹脂が用いられる。これによって、半導体装置の薄型化が実現される。本実施態様によれば、半導体装置は、集積回路1Aを内蔵した電気絶縁樹脂3と、金属配線パターン4とによって構成されており、電気絶縁樹脂3に電子部品が埋没しているから、基板上に、回路パターンが形成され、回路パターン上に、電子部品が搭載されて、封止樹脂によって被覆された従来の電子部品内蔵基板に比して、大幅に薄型化することが可能になる。
さらに、本実施態様によれば、電気絶縁樹脂3に熱及び荷重及び超音波振動により、電子部品が埋没させ、回路パターン電極と電気的に接合及び接触させることによって、半導体装置を製造することができるから、簡易な工程で、実装密度の高い半導体装置を製造することが可能になる。また、両面実装基板や多層実装基板に必ず必要となるスルホールを予め製造する必要が無くなり、非常に安価な両面及び多層実装基板を製造できる。
さらに、本実施態様によれば、電子部品が電気絶縁樹脂に埋没し、回路パターン電極と電気的に接合及び接触させることによって、半導体装置を製造することができるから、アンダーフィル封止工程が不要で、接続信頼性の高い半導体装置を製造することが可能になる。
さらに、本実施態様によれば、電子部品が電気絶縁樹脂に埋没し、回路パターン電極裏面と電気的に接合及び接触させることによって、半導体装置を製造することができるから、電気絶縁樹脂に加熱により溶融可能な熱硬化樹脂を用いれば、電気的接続が得られた後に樹脂が硬化し始めるため、硬化時の収縮により接触接合の効果も得ることができる。
以下、本発明の実施例を図面に基づいて詳細に説明する。
図6に示されるように、まず、金属配線パターン4上に電気絶縁レジスト6を形成した基板に、電子部品である集積回路1を位置決めされた所定の基板電極部と対向させる。ここに、電子部品は、基板の電気絶縁レジストで被覆された電極と接合するわけで、接合部電極上にある電気絶縁レジストを一部排除する必要がある。
本実施態様によれば、電気絶縁レジスト3に熱及び荷重及び、周波数40KHz〜60KHzで振幅3μm〜5μmの超音波を0.1sec〜0.5sec印加することにより、集積回路1のバンプが電気絶縁樹脂を一部排除し、金属電極部を露出させ、さらに露出した半導体装置の接合部および基板の接合電極部表面にある1μm〜2μmの凹凸が無くなり電極接続部金属の真面が現れ、金属の原子同士が直接接合することにより、金属配線パターン電極と電気的に接合及び接触させることによって、半導体装置を製造することができるから、簡易な工程で半導体装置を製造することが可能になる。
これによって、半導体装置の製造工程が簡略化できる。本実施態様によれば、半導体装置を構成している基板上に回路パターンが形成された後、回路パターン上に腐食防止及び保護用にソルダーレジストを一括塗布できるため、電極部を除く配線部分に選択的に塗布する工程と比して、大幅に製造工程が簡略化でき低コストで製造可能になる。
さらに、本実施態様によれば、回路パターンの金属が、銅、アルミニウム、銀、金、白金およびパラジウムからなる群より選ばれる金属によって構成されている場合においても回路パターン形成後、直ちにソルダーレジストを全面塗布するため金属表面の清浄度が非常に高い値で保たれるため、電極部を露出する選択塗布に比して後工程での電子部品実装の接合強度が高く、しかも長期耐久試験における信頼性テスト評価結果も良好である。
以上、本発明の実施形態及び実施例を図面に沿って説明した。本発明が対象とする半導体装置は、電気絶縁樹脂でコーティングしてある電極に対し、熱及び荷重及び超音波振動を印加して、電極上にある電気絶縁樹脂を一部排除し電子部品の端子と基板を接合または接触させ、かつ、接合部をアンダーフィル封止または電子部品封止ができる半導体装置製造方法である。
また、接合または接触方式が、Au-Al、Au-Sn、In-Auによる合金接続の場合、Au-Au、Al-Al、Cu-Cuによる圧着接続の場合、ACF、ACP、NCP、NCFによる圧接接続の場合及びはんだによる溶融接続の場合、全ての接続方法において本発明を限定する要素にはならない。
また、接合または接触方式において、電子部品と基板の接続時に介在する樹脂が半熱硬化性、熱硬化性又はUV硬化性のものであるか、非導電性ものであるか、導電性のものであるか、その導電粒子の寸法および材質、その粒子組成が金属、金属メッキされた樹脂又は金属粒子、絶縁被覆された金属メッキ樹脂又は金属粒子であるかなどは、本発明を限定する要素にはならない。
本発明は、電気電子装置に用いられる基板にフリップチップボンデイング実装するに好適なる半導体装置に利用可能である。
本発明の一実施形態に係る半導体装置の製造方法を示す製造工程図である。 従来例に係る半導体装置の製造方法を示す製造工程図である。 本発明の実施形態に係る、集積回路を電気絶縁樹脂で被覆された金属配線パターンが形成された基板へ対向配置し、電気絶縁樹脂を排除し、金属配線パターン電極と接合した後の断面図である。 本発明の実施形態に係る集積回路と金属配線パターンが形成された基板とを対向させた後、集積回路をフリップチップボンデイング装置ヘッドで吸着し、導電バンプと配線とを位置合わせした時の半導体装置製造方法を示す断面図である。 本発明の実施形態に係る集積回路を図1で示した製造方法で接合した半導体装置の基板へ図1で集積回路が実装されている電極の裏面に集積回路を実装した両面実装を示す断面図である。 本発明の実施形態に係る、集積回路を金属配線パターンが形成された基板へ金属配線パターン電極のある面と反対方向から接合した後の断面図である。
符号の説明
1,1A 集積回路
2,2A 導電性バンプ
3 電気絶縁樹脂
4 金属配線パターン
5 フリップチップボンデイング装置ヘッド
6 電気絶縁レジスト

Claims (13)

  1. 外部接続電極を有する電子部品と、前記電子部品の外部接続電極が埋設可能な厚みを有し、その所定位置にその厚み方向と垂直に沿って電気絶縁樹脂で被覆された金属箔が形成された基板を、前記電子部品の外部接続電極形成面を下側にしかつ前記外部接続電極形成面が前記基板の所定位置に前記電気絶縁樹脂で被覆された金属箔と対向配置する工程と、
    前記金属箔に加熱及び加圧及び超音波を印加する工程と、
    前記電気絶縁樹脂を排除し、接続用の金属箔面を露出させる工程と、
    前記外部接続電極と前記金属箔が接触し電気導通させる工程と、からなる半導体装置の製造方法。
  2. 外部接続電極を有する電子部品と、前記電子部品の外部接続電極が埋設可能な厚みを有し、その所定位置にその厚み方向と垂直に沿って電気絶縁樹脂で被覆された金属箔が形成された基板を、前記電子部品の外部接続電極形成面を下側にしかつ前記外部接続電極形成面が前記基板の所定位置に前記電気絶縁樹脂で被覆された金属箔と対向配置する工程と、
    前記金属箔に加熱及び加圧及び超音波を印加する工程と、
    前記電気絶縁樹脂を排除し、接続用の金属箔面を露出させる工程と、
    前記外部接続電極と前記金属箔が金属間接合し電気導通させる工程と、からなる半導体装置の製造方法。
  3. 外部接続電極を有する電子部品と、前記電子部品の外部接続電極が埋設可能な厚みを有し、その所定位置にその厚み方向と垂直に沿って加熱により溶融可能な熱硬化電気絶縁樹脂で被覆された金属箔が形成された基板を、前記電子部品の外部接続電極形成面を下側にしかつ前記外部接続電極形成面が前記基板の所定位置に前記加熱により溶融可能な熱硬化電気絶縁樹脂で被覆された金属箔と対向配置する工程と、
    前記加熱により前記金属箔に加熱及び加圧を印加する工程と、
    前記加熱により前記熱硬化電気絶縁樹脂を硬化温度以下で加熱して溶融させ、接続用の金属箔面を露出させる工程と、
    前記外部接続電極と前記金属箔が接触し電気導通させる工程と、
    前記外部接続電極と前記金属箔が接触し電気導通した状態で、前記加熱により前記熱硬化電気絶縁樹脂を硬化温度で加熱して硬化させる工程と、からなる半導体装置の製造方法。
  4. 前記溶融可能な熱硬化電気絶縁樹脂として、無機絶縁フィラーと熱硬化樹脂との混合物からなる樹脂で被覆し、前記熱硬化電気絶縁樹脂を硬化温度以下で加熱して溶融させた状態で、前記電子部品を押し込むことを特徴とする請求項3に記載の半導体装置の製造方法。
  5. 前記電子部品として、その外部接続電極に導電性突起物を有するものを用意する、
    ことを特徴とする請求項1から3のいずれか一項に記載の半導体装置の製造方法。
  6. 前記電子部品を前記電気絶縁樹脂に埋め込む際に、この電子部品の外部接続電極の間に導電粒子を介装することで前記基板厚み方向と垂直にある金属箔を電気的に接続することを特徴とする請求項1から3のいずれか一項に記載の半導体装置の製造方法。
  7. 前記電子部品を前記電気絶縁樹脂に埋め込む際に、この電子部品の外部接続電極の間に異方性導電膜を介在することで前記基板厚み方向と垂直にある金属箔を電気的に接続することを特徴とする請求項1から3のいずれか一項に記載の半導体装置の製造方法。
  8. 前記電子部品を前記電気絶縁樹脂に埋め込む際に、この電子部品の外部接続電極の間に異方性導電ペーストを介装することで前記基板厚み方向と垂直にある金属箔を電気的に接続することを特徴とする請求項1から3のいずれか一項に記載の半導体装置の製造方法。
  9. 前記複数の電子部品を前記電気絶縁樹脂に埋め込む際に、これら電子部品の外部接続電極の間に導電粒子を介装することで前記基板厚み方向に隣接する前記電子部品を電気的に接続することを特徴とする請求項1から3のいずれか一項に記載の半導体装置の製造方法。
  10. 前記複数の電子部品を前記電気絶縁樹脂に埋め込む際に、これら電子部品の外部接続電極の間に異方性導電膜を介在することで前記基板厚み方向に隣接する前記電子部品を電気的に接続することを特徴とする請求項1から3のいずれか一項に記載の半導体装置の製造方法。
  11. 前記複数の電子部品を前記電気絶縁樹脂に埋め込む際に、これら電子部品の外部接続電極の間に異方性導電ペーストを介装することで前記基板厚み方向に隣接する前記電子部品を電気的に接続することを特徴とする請求項1から3のいずれか一項に記載の半導体装置の製造方法。
  12. 外部接続電極を有する電子部品と、前記電子部品の外部接続電極の所定位置に前記電子部品の外部接続電極の厚み方向と垂直に沿って金属箔が形成された電気絶縁レジストを用意する工程と、前記電子部品を、外部接続電極形成面を下側にしかつ外部接続電極形成面が前記電気絶縁レジストの所定位置の前記金属泊裏面と対向配置する工程と、
    前記電気絶縁レジストの前記金属箔に接触するまで前記電気絶縁レジストに加熱加圧超音波を印加して排除する工程と、
    前記外部接続電極と前記金属箔が電気導通する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  13. 金属配線パターンを有する基板の一方の面に形成された電気絶縁レジストまたは電気絶縁樹脂の上面に、電子部品のバンプ電極を載置する工程と、
    前記バンプ電極と、前記電気絶縁レジストまたは前記電気絶縁樹脂との接触部分を加熱し、かつ前記電子部品と前記基板の厚み方向に加圧及び超音波印加をする工程と、
    前記超音波印加により、前記電気絶縁レジストまたは前記電気絶縁樹脂の前記バンプ電極が接する部分を排除する工程と、
    前記バンプ電極と前記金属配線を接触させる工程と、
    を有する半導体装置の製造方法。
JP2005233182A 2004-09-21 2005-08-11 半導体装置の製造方法 Expired - Fee Related JP4873901B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005233182A JP4873901B2 (ja) 2004-09-21 2005-08-11 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004273697 2004-09-21
JP2004273697 2004-09-21
JP2005233182A JP4873901B2 (ja) 2004-09-21 2005-08-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006121042A true JP2006121042A (ja) 2006-05-11
JP4873901B2 JP4873901B2 (ja) 2012-02-08

Family

ID=36538595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005233182A Expired - Fee Related JP4873901B2 (ja) 2004-09-21 2005-08-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4873901B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150150A (ja) * 1997-11-18 1999-06-02 Sumitomo Bakelite Co Ltd 半導体搭載用基板とその製造方法及び半導体チップの実装方法
JPH11251368A (ja) * 1998-03-03 1999-09-17 Nec Corp 樹脂フィルムおよびこれを用いた電子部品の接続方法
JPH11330161A (ja) * 1998-05-18 1999-11-30 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2000036520A (ja) * 1998-05-15 2000-02-02 Nec Corp フリップチップ実装方法及び装置
JP2000286297A (ja) * 1999-01-29 2000-10-13 Matsushita Electric Ind Co Ltd 電子部品の実装方法及びその装置
JP2003188210A (ja) * 2001-12-18 2003-07-04 Mitsubishi Electric Corp 半導体装置
JP2004200281A (ja) * 2002-12-17 2004-07-15 Omron Corp 電子部品モジュールの製造方法、並びに電磁波読み取り可能なデータキャリアの製造方法。

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150150A (ja) * 1997-11-18 1999-06-02 Sumitomo Bakelite Co Ltd 半導体搭載用基板とその製造方法及び半導体チップの実装方法
JPH11251368A (ja) * 1998-03-03 1999-09-17 Nec Corp 樹脂フィルムおよびこれを用いた電子部品の接続方法
JP2000036520A (ja) * 1998-05-15 2000-02-02 Nec Corp フリップチップ実装方法及び装置
JPH11330161A (ja) * 1998-05-18 1999-11-30 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2000286297A (ja) * 1999-01-29 2000-10-13 Matsushita Electric Ind Co Ltd 電子部品の実装方法及びその装置
JP2003188210A (ja) * 2001-12-18 2003-07-04 Mitsubishi Electric Corp 半導体装置
JP2004200281A (ja) * 2002-12-17 2004-07-15 Omron Corp 電子部品モジュールの製造方法、並びに電磁波読み取り可能なデータキャリアの製造方法。

Also Published As

Publication number Publication date
JP4873901B2 (ja) 2012-02-08

Similar Documents

Publication Publication Date Title
US7640655B2 (en) Electronic component embedded board and its manufacturing method
JP2500462B2 (ja) 検査用コネクタおよびその製造方法
WO1997047031A1 (en) Method for mounting semiconductor chip
JP2000137785A (ja) 非接触型icカードの製造方法および非接触型icカード
JP2001177045A (ja) 半導体装置及びその製造方法
JP2008235527A (ja) 部品内蔵基板の製造方法
US20120111616A1 (en) Electronic-component-mounted wiring substrate and method of manufacturing the same
JP2005101125A (ja) 半導体装置の製造方法及び半導体装置、回路基板並びに電子機器
JP2000277649A (ja) 半導体装置及びその製造方法
JPH1116949A (ja) Acf接合構造
JP4967467B2 (ja) フレキシブル配線基板接着方法および配線基板
JP4870501B2 (ja) 電子部品内蔵基板の製造方法
JP2005311293A (ja) 半導体チップ、半導体装置、半導体装置の製造方法及び電子機器
JP3897278B2 (ja) フレキシブル配線基板の製造方法
JP3743716B2 (ja) フレキシブル配線基板及び半導体素子の実装方法
JP4873901B2 (ja) 半導体装置の製造方法
JP2008235007A (ja) 異方導電シート、異方導電シートで接続された配線板体、配線板接続体および配線板モジュール
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TW202007248A (zh) 電子構件到安裝基板的連接
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JP5590097B2 (ja) 部品内蔵配線板
JP2004363167A (ja) 配線板の相互接続方法
JP2000091380A (ja) フリップチップの実装構造
JP2003258435A (ja) 配線基板用シート材料及び多層配線基板
JP2004127612A (ja) 導電性微粒子、電極端子の相互接続方法及び導電接続構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080408

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110202

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110222

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4873901

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees