JP2006121042A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006121042A JP2006121042A JP2005233182A JP2005233182A JP2006121042A JP 2006121042 A JP2006121042 A JP 2006121042A JP 2005233182 A JP2005233182 A JP 2005233182A JP 2005233182 A JP2005233182 A JP 2005233182A JP 2006121042 A JP2006121042 A JP 2006121042A
- Authority
- JP
- Japan
- Prior art keywords
- external connection
- electronic component
- insulating resin
- metal foil
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】 基板上に電気絶縁樹脂で被覆された金属配線パターンが形成された基板に、電子部品である集積回路を位置決めされた所定の電気絶縁樹脂で被覆された金属配線パターン電極と対向させる。ここに、電子部品は、基板の電極と接合するために接合部電極上にある電気絶縁樹脂を排除する。集積回路がフリップチップボンデイング装置のヘッドに吸着され熱及び荷重及び超音波振動を印加することにより所定の電極上にある電気絶縁樹脂を排除し、導電バンプが金属配線パターンと接合または接触して導通を得る。
【選択図】 図1
Description
)、アクリロニトリル/ブタジエン/スチレン樹脂(ABS)、メタクリル樹脂(PMMA)、塩化ビニル(PVC)、ポリアミド(PA)、ポリアセタール(POM)、超高分子量ポリエチレン(UHPE)、ポリブチレンテレフタレート(PBT)、GF強化ポリエチレンテレフタレート(GF―PET)、ポリメチルペンテン(TPX)、ポリカーボネイト(PC)、変性ポリフェニレンエーテル(PPE)、ポリフェニレンサルファイド(PPS)、ポリエーテルエーテルケトン(PEEK)、液晶ポリマー(LCP)、ポリテトラフロロエチレン(PTFE)、ポリエーテルイミド(PEI)、ポリアリレート(PAR)、ポリサルフォン(PSF)、ポリエーテルサルフォン(PES)、ポリアミドイミド(PAI)からなる群より選ばれる熱可塑性樹脂によって構成されている。本発明のさらに好ましい実施態様においては、樹脂がフィラーを含んでいる。本発明のさらに好ましい実施態様によれば、樹脂に、フィラーを添加することにより、機械的性質、熱伝導性、熱膨張率、コストなどを考慮して、樹脂の材料を選択することができる。
図5は、本発明のさらに好ましい実施態様にかかる半導体装置の実装構造模式図である。
さらに、本実施態様によれば、電子部品が電気絶縁樹脂に埋没し、回路パターン電極と電気的に接合及び接触させることによって、半導体装置を製造することができるから、アンダーフィル封止工程が不要で、接続信頼性の高い半導体装置を製造することが可能になる。
2,2A 導電性バンプ
3 電気絶縁樹脂
4 金属配線パターン
5 フリップチップボンデイング装置ヘッド
6 電気絶縁レジスト
Claims (13)
- 外部接続電極を有する電子部品と、前記電子部品の外部接続電極が埋設可能な厚みを有し、その所定位置にその厚み方向と垂直に沿って電気絶縁樹脂で被覆された金属箔が形成された基板を、前記電子部品の外部接続電極形成面を下側にしかつ前記外部接続電極形成面が前記基板の所定位置に前記電気絶縁樹脂で被覆された金属箔と対向配置する工程と、
前記金属箔に加熱及び加圧及び超音波を印加する工程と、
前記電気絶縁樹脂を排除し、接続用の金属箔面を露出させる工程と、
前記外部接続電極と前記金属箔が接触し電気導通させる工程と、からなる半導体装置の製造方法。 - 外部接続電極を有する電子部品と、前記電子部品の外部接続電極が埋設可能な厚みを有し、その所定位置にその厚み方向と垂直に沿って電気絶縁樹脂で被覆された金属箔が形成された基板を、前記電子部品の外部接続電極形成面を下側にしかつ前記外部接続電極形成面が前記基板の所定位置に前記電気絶縁樹脂で被覆された金属箔と対向配置する工程と、
前記金属箔に加熱及び加圧及び超音波を印加する工程と、
前記電気絶縁樹脂を排除し、接続用の金属箔面を露出させる工程と、
前記外部接続電極と前記金属箔が金属間接合し電気導通させる工程と、からなる半導体装置の製造方法。 - 外部接続電極を有する電子部品と、前記電子部品の外部接続電極が埋設可能な厚みを有し、その所定位置にその厚み方向と垂直に沿って加熱により溶融可能な熱硬化電気絶縁樹脂で被覆された金属箔が形成された基板を、前記電子部品の外部接続電極形成面を下側にしかつ前記外部接続電極形成面が前記基板の所定位置に前記加熱により溶融可能な熱硬化電気絶縁樹脂で被覆された金属箔と対向配置する工程と、
前記加熱により前記金属箔に加熱及び加圧を印加する工程と、
前記加熱により前記熱硬化電気絶縁樹脂を硬化温度以下で加熱して溶融させ、接続用の金属箔面を露出させる工程と、
前記外部接続電極と前記金属箔が接触し電気導通させる工程と、
前記外部接続電極と前記金属箔が接触し電気導通した状態で、前記加熱により前記熱硬化電気絶縁樹脂を硬化温度で加熱して硬化させる工程と、からなる半導体装置の製造方法。 - 前記溶融可能な熱硬化電気絶縁樹脂として、無機絶縁フィラーと熱硬化樹脂との混合物からなる樹脂で被覆し、前記熱硬化電気絶縁樹脂を硬化温度以下で加熱して溶融させた状態で、前記電子部品を押し込むことを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記電子部品として、その外部接続電極に導電性突起物を有するものを用意する、
ことを特徴とする請求項1から3のいずれか一項に記載の半導体装置の製造方法。 - 前記電子部品を前記電気絶縁樹脂に埋め込む際に、この電子部品の外部接続電極の間に導電粒子を介装することで前記基板厚み方向と垂直にある金属箔を電気的に接続することを特徴とする請求項1から3のいずれか一項に記載の半導体装置の製造方法。
- 前記電子部品を前記電気絶縁樹脂に埋め込む際に、この電子部品の外部接続電極の間に異方性導電膜を介在することで前記基板厚み方向と垂直にある金属箔を電気的に接続することを特徴とする請求項1から3のいずれか一項に記載の半導体装置の製造方法。
- 前記電子部品を前記電気絶縁樹脂に埋め込む際に、この電子部品の外部接続電極の間に異方性導電ペーストを介装することで前記基板厚み方向と垂直にある金属箔を電気的に接続することを特徴とする請求項1から3のいずれか一項に記載の半導体装置の製造方法。
- 前記複数の電子部品を前記電気絶縁樹脂に埋め込む際に、これら電子部品の外部接続電極の間に導電粒子を介装することで前記基板厚み方向に隣接する前記電子部品を電気的に接続することを特徴とする請求項1から3のいずれか一項に記載の半導体装置の製造方法。
- 前記複数の電子部品を前記電気絶縁樹脂に埋め込む際に、これら電子部品の外部接続電極の間に異方性導電膜を介在することで前記基板厚み方向に隣接する前記電子部品を電気的に接続することを特徴とする請求項1から3のいずれか一項に記載の半導体装置の製造方法。
- 前記複数の電子部品を前記電気絶縁樹脂に埋め込む際に、これら電子部品の外部接続電極の間に異方性導電ペーストを介装することで前記基板厚み方向に隣接する前記電子部品を電気的に接続することを特徴とする請求項1から3のいずれか一項に記載の半導体装置の製造方法。
- 外部接続電極を有する電子部品と、前記電子部品の外部接続電極の所定位置に前記電子部品の外部接続電極の厚み方向と垂直に沿って金属箔が形成された電気絶縁レジストを用意する工程と、前記電子部品を、外部接続電極形成面を下側にしかつ外部接続電極形成面が前記電気絶縁レジストの所定位置の前記金属泊裏面と対向配置する工程と、
前記電気絶縁レジストの前記金属箔に接触するまで前記電気絶縁レジストに加熱加圧超音波を印加して排除する工程と、
前記外部接続電極と前記金属箔が電気導通する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 金属配線パターンを有する基板の一方の面に形成された電気絶縁レジストまたは電気絶縁樹脂の上面に、電子部品のバンプ電極を載置する工程と、
前記バンプ電極と、前記電気絶縁レジストまたは前記電気絶縁樹脂との接触部分を加熱し、かつ前記電子部品と前記基板の厚み方向に加圧及び超音波印加をする工程と、
前記超音波印加により、前記電気絶縁レジストまたは前記電気絶縁樹脂の前記バンプ電極が接する部分を排除する工程と、
前記バンプ電極と前記金属配線を接触させる工程と、
を有する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005233182A JP4873901B2 (ja) | 2004-09-21 | 2005-08-11 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004273697 | 2004-09-21 | ||
JP2004273697 | 2004-09-21 | ||
JP2005233182A JP4873901B2 (ja) | 2004-09-21 | 2005-08-11 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006121042A true JP2006121042A (ja) | 2006-05-11 |
JP4873901B2 JP4873901B2 (ja) | 2012-02-08 |
Family
ID=36538595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005233182A Expired - Fee Related JP4873901B2 (ja) | 2004-09-21 | 2005-08-11 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4873901B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11150150A (ja) * | 1997-11-18 | 1999-06-02 | Sumitomo Bakelite Co Ltd | 半導体搭載用基板とその製造方法及び半導体チップの実装方法 |
JPH11251368A (ja) * | 1998-03-03 | 1999-09-17 | Nec Corp | 樹脂フィルムおよびこれを用いた電子部品の接続方法 |
JPH11330161A (ja) * | 1998-05-18 | 1999-11-30 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2000036520A (ja) * | 1998-05-15 | 2000-02-02 | Nec Corp | フリップチップ実装方法及び装置 |
JP2000286297A (ja) * | 1999-01-29 | 2000-10-13 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法及びその装置 |
JP2003188210A (ja) * | 2001-12-18 | 2003-07-04 | Mitsubishi Electric Corp | 半導体装置 |
JP2004200281A (ja) * | 2002-12-17 | 2004-07-15 | Omron Corp | 電子部品モジュールの製造方法、並びに電磁波読み取り可能なデータキャリアの製造方法。 |
-
2005
- 2005-08-11 JP JP2005233182A patent/JP4873901B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11150150A (ja) * | 1997-11-18 | 1999-06-02 | Sumitomo Bakelite Co Ltd | 半導体搭載用基板とその製造方法及び半導体チップの実装方法 |
JPH11251368A (ja) * | 1998-03-03 | 1999-09-17 | Nec Corp | 樹脂フィルムおよびこれを用いた電子部品の接続方法 |
JP2000036520A (ja) * | 1998-05-15 | 2000-02-02 | Nec Corp | フリップチップ実装方法及び装置 |
JPH11330161A (ja) * | 1998-05-18 | 1999-11-30 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2000286297A (ja) * | 1999-01-29 | 2000-10-13 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法及びその装置 |
JP2003188210A (ja) * | 2001-12-18 | 2003-07-04 | Mitsubishi Electric Corp | 半導体装置 |
JP2004200281A (ja) * | 2002-12-17 | 2004-07-15 | Omron Corp | 電子部品モジュールの製造方法、並びに電磁波読み取り可能なデータキャリアの製造方法。 |
Also Published As
Publication number | Publication date |
---|---|
JP4873901B2 (ja) | 2012-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7640655B2 (en) | Electronic component embedded board and its manufacturing method | |
JP2500462B2 (ja) | 検査用コネクタおよびその製造方法 | |
WO1997047031A1 (en) | Method for mounting semiconductor chip | |
JP2000137785A (ja) | 非接触型icカードの製造方法および非接触型icカード | |
JP2001177045A (ja) | 半導体装置及びその製造方法 | |
JP2008235527A (ja) | 部品内蔵基板の製造方法 | |
US20120111616A1 (en) | Electronic-component-mounted wiring substrate and method of manufacturing the same | |
JP2005101125A (ja) | 半導体装置の製造方法及び半導体装置、回路基板並びに電子機器 | |
JP2000277649A (ja) | 半導体装置及びその製造方法 | |
JPH1116949A (ja) | Acf接合構造 | |
JP4967467B2 (ja) | フレキシブル配線基板接着方法および配線基板 | |
JP4870501B2 (ja) | 電子部品内蔵基板の製造方法 | |
JP2005311293A (ja) | 半導体チップ、半導体装置、半導体装置の製造方法及び電子機器 | |
JP3897278B2 (ja) | フレキシブル配線基板の製造方法 | |
JP3743716B2 (ja) | フレキシブル配線基板及び半導体素子の実装方法 | |
JP4873901B2 (ja) | 半導体装置の製造方法 | |
JP2008235007A (ja) | 異方導電シート、異方導電シートで接続された配線板体、配線板接続体および配線板モジュール | |
JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
TW202007248A (zh) | 電子構件到安裝基板的連接 | |
JPH0831871A (ja) | 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造 | |
JP5590097B2 (ja) | 部品内蔵配線板 | |
JP2004363167A (ja) | 配線板の相互接続方法 | |
JP2000091380A (ja) | フリップチップの実装構造 | |
JP2003258435A (ja) | 配線基板用シート材料及び多層配線基板 | |
JP2004127612A (ja) | 導電性微粒子、電極端子の相互接続方法及び導電接続構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080408 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091105 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101026 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110202 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110222 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110325 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111020 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4873901 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |