JP2006114593A - Low-temperature calcined multilayer circuit board and manufacturing method therefor - Google Patents
Low-temperature calcined multilayer circuit board and manufacturing method therefor Download PDFInfo
- Publication number
- JP2006114593A JP2006114593A JP2004298603A JP2004298603A JP2006114593A JP 2006114593 A JP2006114593 A JP 2006114593A JP 2004298603 A JP2004298603 A JP 2004298603A JP 2004298603 A JP2004298603 A JP 2004298603A JP 2006114593 A JP2006114593 A JP 2006114593A
- Authority
- JP
- Japan
- Prior art keywords
- vias
- circuit board
- insulating
- low
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、例えば、携帯端末の無線通信モジュール等に使用する低温焼成多層回路基板およびその製造方法に関するものである。 The present invention relates to a low-temperature fired multilayer circuit board used for, for example, a wireless communication module of a portable terminal and a manufacturing method thereof.
電子機器の高機能化、軽薄短小化の進展に伴い、それに使用する回路基板に対しても高機能化が求められている。高機能化に必要となる高密度、高集積モジュールに対する要求に応える基板として、低温焼結型同時焼成セラミックス（ＬＴＣＣ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ）多層回路基板がある。 As electronic devices become more advanced and lighter, thinner, and smaller, circuit boards used therefor are also required to have higher functionality. There is a low temperature co-fired ceramic (LTCC) multilayer circuit substrate as a substrate that meets the demand for high density and highly integrated modules required for high functionality.
低温焼結型同時焼成セラミックス多層回路基板は、現在、そのほとんどが低誘電率絶縁材料により製造されている。そして、大容量のインダクタやキャパシタが必要な場合には、基板上に別途、表面実装部品を実装して対応している、というのが現状である。例えば、基板内に従来の１０倍のインダクタンスを持つコイルが必要な場合、部品サイズ（コイル芯面積、巻数）も１０倍になり、基板の小型化や低背化に対応できない。
Currently, most of the low-temperature sintered co-fired ceramic multilayer circuit boards are manufactured from a low dielectric constant insulating material. When a large-capacity inductor or capacitor is required, the current situation is that a surface mount component is separately mounted on the substrate. For example, when a coil having an
そこで、基板内に小型で大容量の部品を内蔵して、基板の小型化と低背化を実現させる手法が望まれる。例えば、絶縁材料で作製したグリーンシートを局所的に磁性体や誘電体に改質したものを、インダクタ、キャパシタ、およびＬＣフィルタ等の所定の部品になるように積層することで、ＬＴＣＣ回路基板内に小型の大容量部品が内蔵できると考えられる。 Therefore, a technique is desired in which a small-sized and large-capacity component is built in the substrate and the substrate is reduced in size and height. For example, in a LTCC circuit board, a green sheet made of an insulating material is locally modified into a magnetic material or dielectric so as to be laminated into predetermined parts such as an inductor, a capacitor, and an LC filter. It is thought that small large-capacity parts can be built in.
一方、セラミックスの部分的改質に関する技術として、本件特許出願人は、ある材料でできたグリーンシートに別の材料を含むインクやペーストを吹き付け、塗布することで、グリーンシートを部分改質するものを既に出願している（例えば、特許文献１）。また、ある材料の局所に別の機能性材料を用いて改質するものとして、例えば、特許文献２には、大きなキャビティにスクリーン印刷を用いて、改質材料を含むペーストを充填する技術が開示されている。 On the other hand, as a technology related to partial modification of ceramics, the applicant of the present patent application modifies a green sheet by spraying and applying ink or paste containing another material to a green sheet made of one material. Has already been filed (for example, Patent Document 1). Also, for example, Patent Document 2 discloses a technique for filling a paste containing a modifying material by using screen printing in a large cavity as a modification of a certain material using another functional material. Has been.
さらに、フェライト層と絶縁基体との間に、そのフェライト層が含有するフェライトと同じフェライトと絶縁基体に含まれるガラスと同じガラスを含む絶縁層を介在させて、ＬＴＣＣ回路基板の一部を改質する技術を開示するものに特許文献３がある。 Furthermore, a part of the LTCC circuit board is modified by interposing an insulating layer containing the same ferrite as the ferrite contained in the ferrite layer and the same glass as the glass contained in the insulating substrate between the ferrite layer and the insulating substrate. Japanese Patent Application Laid-Open No. 2004-260688 discloses a technique for disclosing the technique.
ところで、多結晶強磁性体の持つ透磁率や多結晶強誘電体の持つ誘電率は、材料固有の特性と、結晶粒径や閉気孔等の微細構造にも影響されるバルクの値である。磁性体を例にとると、フェライト粉末にガラス粉末を１０ｗｔ％以上添加した場合、すなわち、フェライトの体積分率が約９０ｖｏｌ％以下になると、図１３に示すように、バルクの透磁率が１（非磁性）となる場合もある。これは、フェライトとガラスが均一に分散した構造では、非磁性体のガラスによって磁気回路が寸断され、バルクの磁気抵抗が顕著に増加するためである。 By the way, the magnetic permeability of the polycrystalline ferromagnet and the dielectric constant of the polycrystalline ferroelectric are bulk values that are influenced by the material-specific characteristics and the fine structure such as the crystal grain size and closed pores. Taking a magnetic material as an example, when glass powder is added to ferrite powder in an amount of 10 wt% or more, that is, when the volume fraction of ferrite is about 90 vol% or less, as shown in FIG. (Non-magnetic). This is because in a structure in which ferrite and glass are uniformly dispersed, the magnetic circuit is broken by the non-magnetic glass, and the bulk magnetoresistance is remarkably increased.
しかし、図１４に示すように、単純に密度を減少させたフェライトの透磁率が１となるのは、相対密度が約４０％の時である。これは、非磁性体として存在する閉気孔がバルク内部に存在していても、それぞれの結晶粒が局所的にネックでつながっており、細くとも磁気回路が確保されていることによる。このことは、磁性体の体積分率の低下に対して、非磁性への変化が緩やかであることを示している。 However, as shown in FIG. 14, the magnetic permeability of the ferrite whose density is simply decreased becomes 1 when the relative density is about 40%. This is because even if closed pores that exist as non-magnetic materials exist inside the bulk, each crystal grain is locally connected by a neck, and a magnetic circuit is ensured even if it is thin. This indicates that the change to non-magnetism is gradual as the volume fraction of the magnetic material decreases.
つまり、他材料とのコンポジット（複合物）でも、選択的に密度の高いフェライト単相が存在する構造を実現すれば、同じ体積百分率でも初透磁率を大幅に向上させることが可能である。これは、誘電体でも同様のことが考えられる。 That is, even in the case of a composite (composite) with another material, if the structure in which a ferrite single phase having a high density exists selectively is realized, it is possible to significantly improve the initial permeability even with the same volume percentage. The same can be considered for dielectrics.
しかしながら、上記従来の基板製造方法、特に特許文献２に記載の技術では、２つの材料の収縮率および熱膨張係数を合わせることが容易でなく、さらに、コイルの磁芯のみが磁性体であって、閉磁路構造が実現できないという問題がある。また、特許文献２に記載の強磁性コアの場合、その寸法が大きくなり亀裂（クラック）が入りやすい等の問題も考えられる。その上、単純に基板材料と改質材料を混合した系では、効率的に改質材料の電磁気特性を引き出しにくいという問題がある。 However, in the conventional substrate manufacturing method, particularly the technique described in Patent Document 2, it is not easy to match the shrinkage rate and the thermal expansion coefficient of the two materials, and only the magnetic core of the coil is a magnetic body. There is a problem that a closed magnetic circuit structure cannot be realized. In addition, in the case of the ferromagnetic core described in Patent Document 2, there may be a problem that the size of the core becomes large and cracks are likely to occur. In addition, a system in which the substrate material and the modifying material are simply mixed has a problem that it is difficult to efficiently extract the electromagnetic characteristics of the modifying material.
一方、異種積層工法では、特に磁性体において同層にある部品どうしのクロストークが問題となる。すなわち、異種積層工法により、ＬＴＣＣ多層回路基板内にフェライトの層を形成する場合、同層内に形成した部品どうしのクロストークが起こる。そして、このクロストークを低滅させるためには、別途、同層の部品を磁気障壁により区切るというプロセスが必要となる。 On the other hand, in the heterogeneous lamination method, crosstalk between components in the same layer in the magnetic material becomes a problem. That is, when the ferrite layer is formed in the LTCC multilayer circuit board by the heterogeneous lamination method, crosstalk occurs between components formed in the same layer. In order to reduce the crosstalk, a process of separating the same layer parts by a magnetic barrier is required.
本発明は、上述した課題に鑑みなされたものであり、その目的とするところは、ＬＴＣＣ回路基板内に大容量部品を内蔵させることができる低温焼成多層回路基板およびその製造方法を提供することである。 The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a low-temperature fired multilayer circuit board capable of incorporating a large-capacity component in an LTCC circuit board and a method for manufacturing the same. is there.
また、本発明の目的は、小型化や低背化に対応可能な低温焼成多層回路基板およびその製造方法を提供することである。 Another object of the present invention is to provide a low-temperature fired multilayer circuit board that can cope with a reduction in size and height and a method for manufacturing the same.
かかる目的を達成し、上述した課題を解決する一手段として、例えば、以下の構成を備える。すなわち、本発明に係る低温焼成多層回路基板は、第１の絶縁材料からなる絶縁基体の局所的な位置に複数の貫通ビアを形成し、上記複数の貫通ビアに上記第１の絶縁材料とは異なる第２の絶縁材料を含むペーストを充填して、上記ペーストが充填された貫通ビアの径と数とによって上記絶縁基体の積層体の電磁気特性を制御することを特徴とする。 As a means for achieving this object and solving the above-mentioned problems, for example, the following configuration is provided. That is, in the low-temperature fired multilayer circuit board according to the present invention, a plurality of through vias are formed at local positions of an insulating base made of a first insulating material, and the first insulating material is defined in the plurality of through vias. A paste containing a different second insulating material is filled, and the electromagnetic characteristics of the laminated body of the insulating base are controlled by the diameter and the number of through vias filled with the paste.
上述した課題を解決する他の手段として、本発明は、例えば、以下の構成を備える。すなわち、本発明に係る低温焼成多層回路基板は、絶縁基体上の特定の面積に所定の径を有する複数の貫通ビアを所定間隔に形成し、上記複数の貫通ビアに絶縁性のある軟磁性フェライトからなるペーストを充填し、上記絶縁基体上にその絶縁基体の積層後にコイルとなる内部電極パターンを印刷してなる低温焼成多層回路基板であって、上記積層後の積層体内に積層フェライトコイルを内蔵することを特徴とする。 As another means for solving the above-described problem, the present invention includes, for example, the following configuration. That is, the low-temperature fired multilayer circuit board according to the present invention has a plurality of through vias having a predetermined diameter in a specific area on an insulating base at predetermined intervals, and the plurality of through vias have an insulating soft magnetic ferrite. A low-temperature fired multilayer circuit board in which a paste made of the above is filled and an internal electrode pattern to be a coil is printed on the insulating base after the insulating base is laminated, and the laminated ferrite coil is built in the laminated body after the lamination. It is characterized by doing.
例えば、低温焼成多層回路基板において、上記軟磁性フェライトの体積分率ｘが２５≦ｘ≦９０ｖｏｌ％であることを特徴とする。 For example, in a low-temperature fired multilayer circuit board, the volume fraction x of the soft magnetic ferrite is 25 ≦ x ≦ 90 vol%.
さらに、上述した課題を解決する他の手段として、本発明は、絶縁基体上の特定の面積に所定の径を有する複数の貫通ビアを所定間隔に形成し、上記複数の貫通ビアに絶縁性のある強誘電体からなるペーストを充填し、上記絶縁基体上にその絶縁基体の積層後にコンデンサとなる内部電極パターンを印刷してなる低温焼成多層回路基板であって、上記積層後の積層体内に積層コンデンサを内蔵することを特徴とする。 Furthermore, as another means for solving the above-described problem, the present invention forms a plurality of through vias having a predetermined diameter in a specific area on an insulating substrate at a predetermined interval, and insulates the plurality of through vias. A low-temperature fired multilayer circuit board in which a paste made of a certain ferroelectric substance is filled and an internal electrode pattern to be a capacitor is printed on the insulating substrate after the insulating substrate is laminated, and is laminated in the laminated body after the lamination. It is characterized by a built-in capacitor.
例えば、低温焼成多層回路基板において、上記強誘電体の体積分率ｘが１０≦ｘ≦９５ｖｏ１％であることを特徴とする。 For example, in a low-temperature fired multilayer circuit board, the volume fraction x of the ferroelectric material is 10 ≦ x ≦ 95 vo 1%.
また、例えば、低温焼成多層回路基板において、上記貫通ビアの径が５０乃至５００μｍであることを特徴とする。例えば、上記絶縁基体が絶縁セラミックからなることを特徴とする。 For example, in the low-temperature fired multilayer circuit board, the diameter of the through via is 50 to 500 μm. For example, the insulating base is made of an insulating ceramic.
また、上述した課題を解決する他の手段として、本発明に係る低温焼成多層回路基板の製造方法は、絶縁基体上の特定の面積に所定の径を有する複数の貫通ビアを所定の間隔に形成するステップと、上記複数の貫通ビアに絶縁性のある軟磁性フェライトからなるペーストを充填するステップと、上記絶縁基体上にその絶縁基体の積層後にコイルとなる内部電極パターンを印刷するステップと、上記絶縁基体を積層するステップとを備え、上記積層後の積層体内に積層フェライトコイルが内蔵されることを特徴とする。 As another means for solving the above-described problem, the low-temperature fired multilayer circuit board manufacturing method according to the present invention forms a plurality of through vias having a predetermined diameter in a specific area on an insulating substrate at a predetermined interval. Filling the plurality of through vias with a paste made of insulating soft magnetic ferrite, printing an internal electrode pattern that becomes a coil after the insulating base is laminated on the insulating base, and A step of laminating an insulating substrate, and a laminated ferrite coil is built in the laminated body after the lamination.
上述した課題を解決する他の手段として、本発明に係る低温焼成多層回路基板の製造方法は、絶縁基体上の特定の面積に所定の径を有する複数の貫通ビアを等間隔に形成するステップと、上記複数の貫通ビアに絶縁性のある強誘電体からなるペーストを充填するステップと、上記絶縁基体上にその絶縁基体の積層後にコンデンサとなる内部電極パターンを印刷するステップと、上記絶縁基体を積層するステップとを備え、上記積層後の積層体内に積層コンデンサが内蔵されることを特徴とする。 As another means for solving the above-mentioned problem, a method for manufacturing a low-temperature fired multilayer circuit board according to the present invention includes a step of forming a plurality of through vias having a predetermined diameter in a specific area on an insulating substrate at equal intervals. Filling the plurality of through vias with an insulating ferroelectric paste, printing an internal electrode pattern to be a capacitor after the insulating base is laminated on the insulating base, and the insulating base And laminating a multilayer capacitor in the laminated body after the lamination.
本発明によれば、漏れ磁束によるコイルの実効透磁率の低下を少なくすることができる。一方、キャパシタにおいては、Ｑ値の低下を抑制できる。 According to the present invention, it is possible to reduce the decrease in the effective magnetic permeability of the coil due to the leakage magnetic flux. On the other hand, in the capacitor, a decrease in the Q value can be suppressed.
また、本発明によれば、コイルの漏れ磁束を気にせずに、多層回路基板内での配線パターン形成を容易に行える。 Further, according to the present invention, the wiring pattern can be easily formed in the multilayer circuit board without worrying about the leakage flux of the coil.
以下、添付図面を参照して、本発明に係る実施の形態例を詳細に説明する。最初に、本実施の形態例に係る積層電子部品（積層体）の製造工程について説明する。図１は、本実施の形態例における積層電子部品の製造工程を示すフローチャートである。図１のステップＳ１では、例えば、ＮｉＣｕＺｎフェライトを用いて、後述する所定粒径のフェライト粉体を作製し、ステップＳ２で、誘電体としてＢａＴｉＯ3を用いて強誘電体粉体を作製する。 Embodiments according to the present invention will be described below in detail with reference to the accompanying drawings. First, the manufacturing process of the laminated electronic component (laminated body) according to the present embodiment will be described. FIG. 1 is a flowchart showing a manufacturing process of a laminated electronic component in the present embodiment. In step S1 of FIG. 1, for example, NiCuZn ferrite is used to produce a ferrite powder having a predetermined particle diameter, which will be described later, and in step S2, ferroelectric powder is produced using BaTiO 3 as a dielectric.
ステップＳ３において、上記ステップＳ１で作製したＮｉＣｕＺｎフェライト粉体よりフェライトペーストを作製する。また、ステップＳ４では、上記ステップＳ２で作製されたＢａＴｉＯ3粉末より強誘電体ペーストを作製する。本実施の形態例では、上述した工程で得られたＮｉＣｕＺｎフェライト粉体に、エチルセルロースを主体とする一般的な有機ビヒクルを添加し、三本ロールによって混合してフェライトペーストの作製した。また、強誘電体ペーストは、上述した工程によって得た低温焼結型ＢａＴｉＯ3粉末に、エチルセルロースを主体とする一般的な有機ビヒクルを添加し、三本ロールによって混合して作製した。 In step S3, a ferrite paste is produced from the NiCuZn ferrite powder produced in step S1. In step S4, a ferroelectric paste is produced from the BaTiO 3 powder produced in step S2. In the present embodiment, a general organic vehicle mainly composed of ethyl cellulose was added to the NiCuZn ferrite powder obtained in the above-described process, and mixed with three rolls to produce a ferrite paste. Further, the ferroelectric paste was prepared by adding a general organic vehicle mainly composed of ethyl cellulose to the low-temperature sintered BaTiO 3 powder obtained by the above-described process, and mixing it with three rolls.
ステップＳ５では、後述する工程で絶縁体グリーンシートを作製し、続くステップＳ６において、そのグリーンシートを用いてコンポジット（複合グリーンシート）を作製する。 In step S5, an insulator green sheet is produced in a process described later, and in the subsequent step S6, a composite (composite green sheet) is produced using the green sheet.
次に、図１に示す製造工程のうち、ステップＳ１，Ｓ２，Ｓ５，Ｓ６における処理内容について詳細に説明する。図２は、フェライト粉体の作製工程を示す詳細フローチャートである。図２のステップＳ１１において、ＮｉＯ，ＺｎＯ，ＣｕＯ、およびＦｅ2Ｏ3を秤量する。ここでは、これらの原料を単体で十分に緻密化させたときに、初透磁率が６００となるように秤量する。そして、ステップＳ１３では、秤量した原料を鉄球メディァの０．７Ｌ鉄製ボールミルに入れて、純水溶媒において、毎分１３０回転で２４時間、粉砕する。 Next, the processing contents in steps S1, S2, S5, and S6 in the manufacturing process shown in FIG. 1 will be described in detail. FIG. 2 is a detailed flowchart showing the manufacturing process of the ferrite powder. In step S11 of FIG. 2, NiO, ZnO, CuO, and Fe 2 O 3 are weighed. Here, when these raw materials are sufficiently densified alone, they are weighed so that the initial permeability is 600. In step S13, the weighed raw materials are put into a 0.7 L iron ball mill of iron ball media and pulverized in pure water solvent at 130 rpm for 24 hours.
ステップＳ１５では、このようにして得られた混合粉を、８００℃で３時間、仮焼する。得られた仮焼粉は、ステップＳ１７において、鉄球メディアの０．７Ｌ鉄製ボールミルに入れ、純水溶媒において毎分１３０回転で１２時間、粉砕する。その後、ステップＳ１８で粉砕粉を乾燥する。本実施の形態例では、平均粒径１．１μｍの粉体を得た。また、得られた粉体（ＮｉＣｕＺｎフェライト粉体）は、Ｘ線回折によりスピネル単相となっていることを確認した。 In step S15, the mixed powder thus obtained is calcined at 800 ° C. for 3 hours. In step S17, the obtained calcined powder is put into a 0.7 L iron ball mill of iron ball media and pulverized in a pure water solvent at 130 rpm for 12 hours. Thereafter, the pulverized powder is dried in step S18. In this embodiment, a powder having an average particle size of 1.1 μm was obtained. Moreover, it confirmed that the obtained powder (NiCuZn ferrite powder) was a spinel single phase by X-ray diffraction.
図３は、強誘電体粉体の作製工程を詳細に示すフローチャートである。図３のステップＳ２１において、誘電体としてＢａＴｉＯ3となるように、ＢａＣＯ3およびＴｉＯ2を秤量する。ステップＳ２３では、秤量した原料を湿式ボールミルで、毎分１００回転で６時間、混合する。そして、続くステップＳ２５では、このようにして得られた混合粉を、１３００℃で３時間、仮焼する。 FIG. 3 is a flowchart showing in detail the manufacturing process of the ferroelectric powder. In step S21 of FIG. 3, BaCO 3 and TiO 2 are weighed so that the dielectric is BaTiO 3 . In step S23, the weighed raw materials are mixed with a wet ball mill at 100 revolutions per minute for 6 hours. In step S25, the mixed powder thus obtained is calcined at 1300 ° C. for 3 hours.
ステップＳ２７では、上記の仮焼粉を粗粉砕し、その後、ステップＳ２８において、それをジルコニアメディアの０．７Ｌ樹脂製ボールミルに入れ、純水溶媒において、毎分１３０回転で２４時間、粉砕する。そして、最終的にステップＳ２９において、スラリーを乾燥する。 In step S27, the calcined powder is coarsely pulverized. Then, in step S28, the calcined powder is put in a 0.7 L resin ball mill made of zirconia media and pulverized in a pure water solvent at 130 rpm for 24 hours. Finally, in step S29, the slurry is dried.
本実施の形態例では、上記の工程によって平均粒径１．１μｍの強誘電体粉体を得た。また、その粉体は、Ｘ線回折によりペロブスカイト単相となっていることを確認した。なお、ここでは、粉砕した仮焼粉に、一般的な硼珪酸ガラス粉末２０ｗｔ％を混合して、低温焼結型ＢａＴｉＯ3粉末を得た。 In this embodiment, a ferroelectric powder having an average particle size of 1.1 μm was obtained by the above process. The powder was confirmed to be a perovskite single phase by X-ray diffraction. Here, 20 wt% of a general borosilicate glass powder was mixed with the pulverized calcined powder to obtain a low-temperature sintered BaTiO 3 powder.
図４は、絶縁体グリーンシートの作製工程の詳細フローチャートである。ここでは、ステップＳ３１において、あらかじめ作製しておいた、アルミナ−ガラス系絶縁セラミックス粉末と、結合剤、可塑剤、溶剤等を含む一般的な有機ビヒクルを混合して、スラリーとする。そして、ステップＳ３３では、このスラリーを用いて、ドクターブレード装置によって、厚さ５０μｍのグリーンシートに製膜する。 FIG. 4 is a detailed flowchart of the manufacturing process of the insulator green sheet. Here, in step S31, the alumina-glass insulating ceramic powder prepared in advance and a general organic vehicle containing a binder, a plasticizer, a solvent, and the like are mixed to form a slurry. In step S33, this slurry is used to form a green sheet having a thickness of 50 μm by a doctor blade device.
図５は、コンポジットの作製工程を示す詳細フローチャートである。図５に示すステップＳ４１において、上述した工程で作製した絶縁体グリーンシート上の特定面積に等間隔で直径５０〜５００μｍのビアを形成する。ここでは、改質材料の体積分率を、任意のビアの間隔および本数によって制御する。そして、続く工程で、これらのビアに、上述した工程で作製したフェライトペースト、または強誘電体ペーストをスクリーン印刷によって充填する。 FIG. 5 is a detailed flowchart showing a composite manufacturing process. In step S41 shown in FIG. 5, vias having a diameter of 50 to 500 μm are formed at equal intervals on a specific area on the insulator green sheet produced in the above-described process. Here, the volume fraction of the modified material is controlled by the interval and the number of arbitrary vias. In the subsequent step, these vias are filled with the ferrite paste or the ferroelectric paste prepared in the above-described step by screen printing.
すなわち、積層後にコイルとする場合には、ステップＳ４２でビアにフェライトペーストを充填し、積層後にキャパシタとなるようにするには、ステップＳ４３においてビアに強誘電体ペーストを充填する。 That is, when the coil is formed after the lamination, the via is filled with the ferrite paste in step S42, and in order to become the capacitor after the lamination, the via is filled with the ferroelectric paste in step S43.
次のステップＳ４４では、後述するように、複合グリーンシートにフェライトを埋め込んだものはコイルに、強誘電体を埋め込んだものはキャパシタになるよう内部電極パターンを印刷し、続くステップＳ４５で、グリーンシートを積層する。ステップＳ４６では、ダイシングにより切断してチップ化し、それを脱脂する。その後、ステップＳ４７で、チップを９００℃で焼成する。ステップＳ４８において、焼成したチップに外部電極を形成して積層電子部品とする。そして、最後にステップＳ４９で、後述する特性（透磁率、誘電率等）の測定を行う。なお、本実施の形態例では、材料評価のために内部電極を持たない積層体も作製した。 In the next step S44, as will be described later, the internal electrode pattern is printed so that the ferrite embedded in the composite green sheet becomes a coil and the capacitor embedded in the ferroelectric becomes a capacitor, and in step S45, the green sheet is printed. Are laminated. In step S46, it is cut into chips by dicing and degreased. Thereafter, in step S47, the chip is baked at 900 ° C. In step S48, external electrodes are formed on the fired chip to obtain a laminated electronic component. Finally, in step S49, characteristics (permeability, dielectric constant, etc.) described later are measured. In this embodiment, a laminate having no internal electrode was also prepared for material evaluation.
図６は、本実施の形態例に係る積層電子部品のうち、積層コイルの積層構造を示している。本実施の形態例では、上述したように、絶縁セラミックで作製されたグリーンシート１に、直径が５０〜５００μｍのビア３を形成し、それらのビア３へ絶縁性のある軟磁性フェライトで作製したペースト６５を充填する。図６において符号６３で示す部分は、グリーンシート１上においてビア３が形成された部分の一部６１を拡大して示したものである。
FIG. 6 shows a laminated structure of laminated coils in the laminated electronic component according to the present embodiment. In this embodiment, as described above, vias 3 having a diameter of 50 to 500 μm are formed on the
各層には、積層後にコイルとなるようなパターン１１，１２，１３，１４を、例えば、銀ペーストによって印刷する。これにより、ＬＴＣＣ多層回路基板には、積層後、絶縁セラミックスのバルク内に積層フェライトコイル６０が内蔵されることになる。なお、ここでは、フェライトの体積分率ｘを、２５≦ｘ≦９０ｖｏｌ％としている。また、コイルの磁路全体が磁性を持つことから、閉磁路構造を実現できる。
On each layer,
図７は、本実施の形態例に係る積層電子部品のうち、積層キャパシタの積層構造を示している。この場合においても、上記の積層コイルと同様、絶縁セラミックで作製されたグリーンシート１に、直径が５０〜５００μｍのビア３を形成し、それらのビア３へ絶縁性のある強誘電体で作製したペースト７５を充填する。なお、図７において符号７３で示す部分は、グリーンシート１上のビア３が形成された部分の一部７１を拡大したものである。
FIG. 7 shows the multilayer structure of the multilayer capacitor in the multilayer electronic component according to the present embodiment. Also in this case, as in the above laminated coil, vias 3 having a diameter of 50 to 500 μm were formed on the
各層には、積層後にコンデンサとなるようなパターン２１，２２，２３，２４を、例えば、銀ペーストによって印刷する。このようにすることで、ＬＴＣＣ多層回路基板には、積層後、絶縁セラミックスのバルク内に強誘電体積層コンデンサ７０が内蔵されることになる。また、本実施の形態例では、強誘電体の体積分率ｘを、１０≦ｘ≦９５ｖｏ１％とした。
On each layer,
次に、本実施の形態例に係る積層電子部品の技術的な効果（測定結果）を、データやグラフ等を参照して詳細に説明する。表１は、本実施の形態例に係る積層電子部品の実施例について得られた結果である。 Next, technical effects (measurement results) of the multilayer electronic component according to this embodiment will be described in detail with reference to data, graphs, and the like. Table 1 shows the results obtained for the examples of the multilayer electronic component according to the present embodiment.
本実施の形態例では、基板材料に絶縁材料を使用し、改質材料にフェライトを使用したものと強誘電体を使用したものそれぞれについて、その電磁気特性を測定した。なお、ここでは、内部電極を持たない積層体について、フェライトを充填した試料は、外径７ｍｍ、内径３ｍｍ、厚さ１ｍｍのトロイダルコアに加工し、強誘電体を充填した試料は、直径１０ｍｍ、厚さ１ｍｍのペレットに加工し、その両面に銀電極を焼き付けた。 In this embodiment, the electromagnetic characteristics of each of the substrate material using an insulating material and the modifying material using ferrite and the ferroelectric material were measured. Here, for a laminate having no internal electrode, a sample filled with ferrite is processed into a toroidal core having an outer diameter of 7 mm, an inner diameter of 3 mm, and a thickness of 1 mm, and a sample filled with a ferroelectric is 10 mm in diameter, It processed into the pellet of thickness 1mm, and the silver electrode was baked on the both surfaces.
フェライトを充填した試料は、ネットワークアナライザを用いて複素透磁率μを測定した。一方、強誘電体を充填した試料については、ＬＣＲメータによって誘電率εを測定した。 Samples filled with ferrite were measured for complex permeability μ using a network analyzer. On the other hand, the dielectric constant ε of the sample filled with the ferroelectric material was measured with an LCR meter.
実施例において、５０〜５００μｍのビア径でコンポジットを作製できた。また、ビア径が５００μｍであっても、改質材料の体積分率が小さい場合には、良好な改質がなされることが判明した。より具体的には、改質材料の体積分率ｘが、フェライトの場合、２５≦ｘ≦９０［ｖｏｌ％］において、また、強誘電体の場合、１０≦ｘ≦９５［ｖｏｌ％］において、それぞれ基材よりも透磁率、および誘電率が大きくなった。 In Examples, composites could be produced with a via diameter of 50 to 500 μm. Further, it has been found that even if the via diameter is 500 μm, good reforming can be performed if the volume fraction of the reforming material is small. More specifically, the volume fraction x of the modified material is 25 ≦ x ≦ 90 [vol%] in the case of ferrite, and 10 ≦ x ≦ 95 [vol%] in the case of a ferroelectric material. The magnetic permeability and dielectric constant were larger than the base materials, respectively.
なお、表１において、＊印を付した実施例９，１４，２６，３１については、電磁気特性が小さかったため除外した。また、これらの実施例９，１４，２６，３１以外のものについては、改質セラミックスが得られた。また、表１では、「判定」として、透磁率μが１以上、または、誘電率εが絶縁材料以上であった実施例に○印を付し、そうでないものには×印を付してある。 In Table 1, Examples 9, 14, 26 and 31 marked with * were excluded because the electromagnetic characteristics were small. Further, modified ceramics were obtained for those other than Examples 9, 14, 26, and 31. Further, in Table 1, as “determination”, examples in which the magnetic permeability μ is 1 or more or the dielectric constant ε is more than the insulating material are marked with ○, and those that are not are marked with ×. is there.
図８は、本実施の形態例に係る絶縁体グリーンシートにおいて、単体の多結晶バルクが持つ初透磁率が６００のフェライトの体積分率が５０％となるように、直径１００μｍのフェライトビアを形成した場合、その焼結体が示す透磁率スペクトルである。図８では、横軸が周波数（ＧＨｚ）、縦軸が複素透磁率（μ＝μ’−ｊμ’’）であり、初透磁率が約９である。このことから、絶縁体グリーンシートの焼結体が強磁性を示していることがわかる。なお、ここでは、複素透磁率（μ）を、インピーダンスアナライザおよびネットワークアナライザを使用して測定した。 FIG. 8 shows that a ferrite via having a diameter of 100 μm is formed so that the volume fraction of ferrite having an initial permeability of 600 in a single polycrystalline bulk is 50% in the insulator green sheet according to the present embodiment. In this case, the magnetic permeability spectrum of the sintered body is shown. In FIG. 8, the horizontal axis is frequency (GHz), the vertical axis is complex permeability (μ = μ′−jμ ″), and the initial permeability is about 9. This shows that the sintered body of the insulator green sheet exhibits ferromagnetism. Here, the complex permeability (μ) was measured using an impedance analyzer and a network analyzer.
図９は、上述した方法で作製した試料において、フェライトの体積分率（ｖｏｌ％）と初透磁率との関係を示している。従来は、図１３に示すようにフェライトの体積分率が約９０ｖｏｌ％以下になると、バルクの透磁率が１（非磁性）となっていたものが、本実施の形態例の場合、図９に示すように、透磁率が１となるのが、体積分率２５％程度であり、体積分率の下限が下がっていることがわかる。また、同じフェライトの体積分率で、より大きな初透磁率を発生していることもわかる。 FIG. 9 shows the relationship between the volume fraction (vol%) of ferrite and the initial permeability in the sample manufactured by the method described above. Conventionally, when the volume fraction of ferrite is about 90 vol% or less as shown in FIG. 13, the bulk permeability is 1 (non-magnetic). As shown, it is understood that the magnetic permeability is 1 when the volume fraction is about 25%, and the lower limit of the volume fraction is lowered. It can also be seen that a larger initial permeability is generated with the same volume fraction of ferrite.
一方、図１０は、上述した方法で作製した試料において、強誘電体の体積分率（ｖｏｌ％）と誘電率（１ＭＨｚにおける値）との関係を示している。図１０からわかることは、誘電率が、絶縁材料と同じ約８となるのが、体積分率１０％程度のときである。 On the other hand, FIG. 10 shows the relationship between the volume fraction (vol%) of the ferroelectric and the dielectric constant (value at 1 MHz) in the sample manufactured by the method described above. It can be seen from FIG. 10 that the dielectric constant is about 8 which is the same as that of the insulating material when the volume fraction is about 10%.
表２は、本実施の形態例に係る絶縁体グリーンシートにおいて、単体の多結晶バルクが持つ誘電率が３０００の誘電体の体積分率が５０％となるように、直径１００μｍの強誘電体ビアを形成した場合、その焼結体が示す誘電率スペクトルである。絶縁材料のみの場合の誘電率が８であるのに対して、コンポジットの誘電率が６２であり、強誘電性を示していることがわかる。 Table 2 shows a ferroelectric via having a diameter of 100 μm so that the volume fraction of a dielectric having a dielectric constant of 3000 in a single polycrystalline bulk in the insulator green sheet according to the present embodiment is 50%. It is a dielectric constant spectrum which the sintered compact shows. It can be seen that the dielectric constant of only the insulating material is 8, whereas the dielectric constant of the composite is 62, indicating ferroelectricity.
図１１、および図１２は、磁性体に改質した絶縁体グリーンシートで作製したコイルのインピーダンス（実数部）、およびインダクタンス（ｎＨ）のスペクトルを示している。すなわち、図１１は、改質しない場合（絶縁材料のみ）のコイルのインピーダンス、およびインダクタンスであり、それと比べて、図１２に示すコンポジットの場合、同じ構造のコイルであるにもかかわらず、典型的な大容量フェライトコイルの特性を示していることがわかる。なお、図１１、図１２において、△印にてプロットしたものがインピーダンスの周波数特性、○印でプロットしたものがインダクタンスの周波数特性である。 FIG. 11 and FIG. 12 show the impedance (real part) and inductance (nH) spectrum of a coil made of an insulator green sheet modified to a magnetic material. That is, FIG. 11 shows the impedance and inductance of the coil when it is not modified (insulating material only), and, in contrast, the composite shown in FIG. It can be seen that the characteristics of a large capacity ferrite coil are shown. In FIGS. 11 and 12, the frequency characteristics of impedance are plotted with Δ marks, and the frequency characteristics of inductance are plotted with circle marks.
表３は、強誘電体に改質した、本実施の形態例に係る絶縁体グリーンシートで作製した、キャパシタの静電容量である。コンポジットの場合、改質しないもの（絶縁材料のみ）と比べて、同じ構造のキャパシタであるにもかかわらず静電容量が極めて大きくなることがわかる。 Table 3 shows the capacitance of the capacitor produced by the insulator green sheet according to the present embodiment modified to a ferroelectric. In the case of the composite, it can be seen that the capacitance is extremely large in spite of the capacitor having the same structure as compared with the case of not modifying (only the insulating material).
以上説明したように、本実施の形態例によれば、ある絶縁材料からなるグリーンシート上の局所的な位置に複数の貫通ビアを形成し、その貫通ビアへ他の絶縁材料を含むペーストを充填することで、それらペースト充填後のビアの径と数とによって、積層した絶縁材料からなる積層体の電磁気特性を制御することができる。その結果、効果的にＬＴＣＣ回路基板内に大容量部品を内蔵させることが可能となる。 As described above, according to this embodiment, a plurality of through vias are formed at local positions on a green sheet made of an insulating material, and the through via is filled with a paste containing another insulating material. Thus, the electromagnetic characteristics of the laminated body made of the laminated insulating materials can be controlled by the diameter and number of vias after filling the paste. As a result, it is possible to effectively incorporate a large capacity component in the LTCC circuit board.
例えば、絶縁セラミックからなる絶縁体グリーンシートの一部にフェライトペーストを充填したビアを形成したバルクを作製することで、磁性体の磁気抵抗の増加を最小限に抑えることが可能となり、これを用いて部品を作製した場合、最小限のフェライト量でＬＴＣＣ回路基板内部に高い複素インピーダンスを示すコイルを得ることができる。また、コイルの磁路全体が磁性を持つことから、閉磁路構造を実現することができる。 For example, it is possible to minimize the increase in magnetic resistance of a magnetic material by creating a bulk in which a via filled with ferrite paste is formed on a part of an insulating green sheet made of insulating ceramic. Thus, when a component is manufactured, a coil having a high complex impedance can be obtained inside the LTCC circuit board with a minimum amount of ferrite. Further, since the entire magnetic path of the coil has magnetism, a closed magnetic circuit structure can be realized.
さらに、フェライトペーストの場合と同様、絶縁体グリーンシートの一部に強誘電体ペーストを充填したビアを形成することで、回路基板内に大容量の強誘電体積層コンデンサを内蔵できる。 Further, as in the case of the ferrite paste, a large-capacity ferroelectric multilayer capacitor can be built in the circuit board by forming a via filled with the ferroelectric paste in a part of the insulator green sheet.
また、本実施の形態例によれば、ＬＴＣＣ回路基板内に大容量の部品（インダクタ、キャパシタ）を内蔵させることができるため、同層内でのクロストークを防止しつつ、小型化や低背化に対応可能な低温焼成多層回路基板を提供できる。 In addition, according to the present embodiment, a large-capacity component (inductor, capacitor) can be built in the LTCC circuit board, so that crosstalk in the same layer can be prevented while reducing the size and height. It is possible to provide a low-temperature fired multilayer circuit board that can cope with the process.
１ グリーンシート
３ ビア
１１，１２，１３，１４ コイルのパターン
２１，２２，２３，２４ コンデンサのパターン
６０ 積層フェライトコイル
６５ フェライトペースト
７０ 強誘電体積層コンデンサ
７５ 強誘電体ペースト
1
Claims (9)
前記複数の貫通ビアに絶縁性のある軟磁性フェライトからなるペーストを充填するステップと、
前記絶縁基体上にその絶縁基体の積層後にコイルとなる内部電極パターンを印刷するステップと、
前記絶縁基体を積層するステップとを備え、
前記積層後の積層体内に積層フェライトコイルが内蔵されることを特徴とする低温焼成多層回路基板の製造方法。 Forming a plurality of through vias having a predetermined diameter in a specific area on the insulating substrate at a predetermined interval;
Filling the plurality of through vias with an insulating soft magnetic ferrite paste;
Printing an internal electrode pattern that becomes a coil after the insulating substrate is laminated on the insulating substrate;
Laminating the insulating substrate,
A method for producing a low-temperature fired multilayer circuit board, wherein a laminated ferrite coil is built in the laminated body after the lamination.
前記複数の貫通ビアに絶縁性のある強誘電体からなるペーストを充填するステップと、
前記絶縁基体上にその絶縁基体の積層後にコンデンサとなる内部電極パターンを印刷するステップと、
前記絶縁基体を積層するステップとを備え、
前記積層後の積層体内に積層コンデンサが内蔵されることを特徴とする低温焼成多層回路基板の製造方法。 Forming a plurality of through vias having a predetermined diameter in a specific area on the insulating substrate at equal intervals;
Filling the plurality of through vias with an insulating ferroelectric paste; and
Printing an internal electrode pattern to be a capacitor after the insulating substrate is laminated on the insulating substrate;
Laminating the insulating substrate,
A method for producing a low-temperature fired multilayer circuit board, wherein a multilayer capacitor is built in the laminated body after the lamination.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004298603A JP2006114593A (en) | 2004-10-13 | 2004-10-13 | Low-temperature calcined multilayer circuit board and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004298603A JP2006114593A (en) | 2004-10-13 | 2004-10-13 | Low-temperature calcined multilayer circuit board and manufacturing method therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006114593A true JP2006114593A (en) | 2006-04-27 |
Family
ID=36382884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004298603A Withdrawn JP2006114593A (en) | 2004-10-13 | 2004-10-13 | Low-temperature calcined multilayer circuit board and manufacturing method therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006114593A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100714129B1 (en) | 2005-12-08 | 2007-05-02 | 한국전자통신연구원 | Low temperature co-fired ceramic multilayer type microwave tunable device and method of fabricating the same device |
| WO2009128047A1 (en) * | 2008-04-18 | 2009-10-22 | Nxp B.V. | High density inductor, having a high quality factor |
-
2004
- 2004-10-13 JP JP2004298603A patent/JP2006114593A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100714129B1 (en) | 2005-12-08 | 2007-05-02 | 한국전자통신연구원 | Low temperature co-fired ceramic multilayer type microwave tunable device and method of fabricating the same device |
| WO2009128047A1 (en) * | 2008-04-18 | 2009-10-22 | Nxp B.V. | High density inductor, having a high quality factor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101586137B1 (en) | Dielectric ceramic compostion, electronic element, and composite electric element | |
| KR101421453B1 (en) | Laminated component | |
| USRE46353E1 (en) | Multilayer coil component and method for manufacturing the same | |
| TWI400214B (en) | Ceramicmaterial, sintered ceramic and element therefrom, method for manufacturing and using the ceramic | |
| CN104700980B (en) | Multilayer electronic component and its manufacture method | |
| US10781132B2 (en) | Glass ceramics sintered body and coil electronic component | |
| WO2007086184A1 (en) | Method for regulating capacitance value of built-in capacitor in multilayered ceramic substrate, and multilayered ceramic substrate and process for producing the same | |
| JP2007266245A (en) | Substrate with built-in coil | |
| JP4936110B2 (en) | Method for producing composite magnetic material | |
| JP4659469B2 (en) | Coil built-in board | |
| JP2007123835A (en) | Laminated ceramic capacitor and manufacturing method thereof | |
| CN107921744A (en) | Layered product and electronic unit | |
| JP2008053675A (en) | Substrate with built-in coil | |
| JP5386496B2 (en) | Composite electronic components | |
| JP2020061522A (en) | Multilayer coil component | |
| CN109076709B (en) | Multilayer ceramic substrate | |
| JP2005317748A (en) | Composite electronic apparatus and method for manufacturing same | |
| KR101408617B1 (en) | Multilayered coil elements | |
| US7163667B2 (en) | Production process for oxide magnetic material and oxide magnetic material | |
| JP2006114593A (en) | Low-temperature calcined multilayer circuit board and manufacturing method therefor | |
| JP2006261351A (en) | Laminated ceramic component and manufacturing method thereof | |
| KR101396656B1 (en) | Multilayered power inductor and method for preparing the same | |
| JP5106350B2 (en) | Composite sintered body of magnetic body and dielectric body and LC composite electronic component using the same | |
| KR20160014936A (en) | Composite magnetic powder and chip coil component using thereof | |
| Yang et al. | A low loss low-temperature sintered ferrite− dielectric composite thick film for high-frequency application |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080108 |