JP2006094252A - Receiving device - Google Patents
Receiving device Download PDFInfo
- Publication number
- JP2006094252A JP2006094252A JP2004278750A JP2004278750A JP2006094252A JP 2006094252 A JP2006094252 A JP 2006094252A JP 2004278750 A JP2004278750 A JP 2004278750A JP 2004278750 A JP2004278750 A JP 2004278750A JP 2006094252 A JP2006094252 A JP 2006094252A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- phase
- component
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Noise Elimination (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Superheterodyne Receivers (AREA)
Abstract
Description
本発明は、受信信号に含まれるイメージ信号を除去する受信機に関し、特に、受信信号に生じる直流（ＤＣ）オフセットを除去することにより、イメージ信号の除去の効果を高めた受信機に関する。 The present invention relates to a receiver that removes an image signal contained in a received signal, and more particularly to a receiver that enhances the effect of removing an image signal by removing a direct current (DC) offset generated in the received signal.
例えば、受信機などに用いられる検波方式の１つである直接検波方式の検波回路では、変調された電波を受信して、受信信号の中心周波数（希望受信周波数）とほぼ同一の周波数（ローカル周波数）の搬送波信号（局部発振信号）を局部発振器により出力し、受信信号と局部発振器からの局部発振信号とを混合することにより、無線周波数（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）帯域の受信波を直接的にベースバンド信号へ変換して検波復調することが行われる。 For example, in a direct detection type detection circuit, which is one of detection methods used in receivers, etc., a modulated radio wave is received, and the frequency (local frequency) is almost the same as the center frequency (desired reception frequency) of the received signal. ) Carrier wave signal (local oscillation signal) is output by the local oscillator, and the received signal and the local oscillation signal from the local oscillator are mixed to directly base the received wave in the radio frequency (RF) band. Conversion to a band signal and detection demodulation are performed.
直接検波方式について説明する。
図９には、直接検波方式を採用した受信機の直接検波回路の構成例を示してある。
空中線（アンテナ）１７１から入力された受信信号は、所要の帯域及び減衰量の帯域ろ波器（ＢＰＦ：Ｂａｎｄ Ｐａｓｓ Ｆｉｌｔｅｒ）１７２に入力されてフィルタリングされ、希望の周波数帯域の信号が抽出される。ＢＰＦ１７２からの出力は、受信機で必要な所定の増幅度を有する増幅器１７３に入力される。増幅器１７３からの出力の一方は、受信周波数と同一の周波数を有する搬送波を出力する局部発振器１７４からの出力の一方と乗算器１７６で乗算されて、同相成分の出力となる。また、増幅器１７３からの出力の他方は、局部発振器１７４からの出力の他方が９０度（°）移相器１７５で９０度移相されたものと乗算器１７７で乗算されて、直交成分の出力となる。
同相出力及び直交出力は、各々、低域ろ波器（ＬＰＦ：Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）１７８、１７９によりその２倍波が除去され、Ａ／Ｄ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ）変換器１８０、１８１によりアナログ信号からデジタル信号へ変換され、これにより、デジタル信号の同相出力及び直交出力となって、ベースバンド復調部１８２によるデジタル信号処理により復調処理されて、復調信号として出力される。
The direct detection method will be described.
FIG. 9 shows a configuration example of a direct detection circuit of a receiver that employs the direct detection method.
The received signal input from the antenna (antenna) 171 is input to a bandpass filter (BPF) 172 having a required band and attenuation amount and filtered to extract a signal in a desired frequency band. The output from the
The in-phase output and the quadrature output are respectively removed from the double wave by low pass filters (LPF) 178 and 179, and are converted from analog signals by A / D (Analog to Digital)
図１０には、直交検波方式による周波数変換の様子の一例を示してある。
同図のグラフには周波数スペクトラムの一例を示してあり、横軸は周波数を示しており、縦軸は電力（振幅）を示している。
具体的には、周波数軸上において、受信周波数と同一の周波数の搬送波を局部発振器から出力し、局部発振器からの出力を乗算することにより受信希望信号が周波数変換（本例では、ダウンコンバージョン）されて、ベースバンドフィルタ（ＬＰＦ１７８、１８９）によりベースバンド帯域の受信希望信号の同相信号と直交信号が抽出される様子を示してある。
しかしながら、このような直接検波方式（ゼロＩＦ方式）では、局部発振器からの搬送波出力周波数と受信希望周波数とが同一であるため、局部発振器からの出力が再び乗算処理の別の入力として入力されて局部発振器からの出力と再度乗算されることによりベースバンド信号の直流（ＤＣ）成分にオフセットが生じるＤＣオフセットという現象を生じたり、或いは、乗算されたベースバンド信号の中心が周波数ゼロ（０）の近傍であるため、１／ｆ雑音を生じたりするといった根本的な問題があり、広帯域で安定に受信を行うことが困難であった。
FIG. 10 shows an example of the state of frequency conversion by the quadrature detection method.
The graph of the figure shows an example of the frequency spectrum, the horizontal axis indicates the frequency, and the vertical axis indicates the power (amplitude).
Specifically, on the frequency axis, a carrier wave having the same frequency as the reception frequency is output from the local oscillator and multiplied by the output from the local oscillator, so that the desired reception signal is frequency-converted (down-conversion in this example). Thus, a state where the in-phase signal and the quadrature signal of the desired reception signal in the baseband band are extracted by the baseband filter (
However, in such a direct detection method (zero IF method), the carrier output frequency from the local oscillator and the desired reception frequency are the same, so the output from the local oscillator is input again as another input of the multiplication process. By multiplying again with the output from the local oscillator, a phenomenon called DC offset occurs in which the direct current (DC) component of the baseband signal has an offset, or the center of the multiplied baseband signal has a frequency of zero (0). Since it is in the vicinity, there is a fundamental problem that 1 / f noise is generated, and it is difficult to perform stable reception in a wide band.
これに対して、低ＩＦ（ｌｏｗ ＩＦ：ｌｏｗ Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）方式の直接検波回路では、希望受信周波数と局部発振器の周波数とにＤＣオフセットや１／ｆ雑音を生じない程度のオフセット周波数（周波数差）を設けて、低い中間周波数（ＩＦ：Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）に直交した局部発振器により変換し、その後、そのオフセットの周波数でデジタル信号処理により周波数変換を行って、同相出力と直交出力を得る。しかしながら、低ＩＦ（ｌｏｗ ＩＦ）方式では、イメージ周波数（影像周波数）の信号が希望信号と折り重ならないように、イメージ信号を抑圧することが必要となる。 On the other hand, in a low IF (low intermediate frequency) direct detection circuit, an offset frequency (frequency difference) that does not cause a DC offset or 1 / f noise between the desired reception frequency and the frequency of the local oscillator. Is converted by a local oscillator orthogonal to a low intermediate frequency (IF), and then frequency conversion is performed by digital signal processing at the offset frequency to obtain an in-phase output and a quadrature output. However, in the low IF method, it is necessary to suppress the image signal so that the image frequency (image frequency) signal does not overlap with the desired signal.
図１１には、低ＩＦ（ｌｏｗ ＩＦ）の直接検波方式を採用した受信機の直接検波回路の構成例を示してある。
なお、図１１に示される受信機は、例えば、それぞれのＡ／Ｄ変換器１８０、１８１とベースバンド復調部１８２との間に周波数変換処理部１９１が備えられている点や、局部発振器１７４が希望受信周波数にＤＣオフセットや１／ｆ雑音を生じない程度のオフセット（周波数差）を設けた周波数の搬送波を出力する点を除いては、図９に示される受信機の構成と同様であり、同様な構成部には同じ符号を用いている。
FIG. 11 shows a configuration example of a direct detection circuit of a receiver that employs a low IF (low IF) direct detection method.
In the receiver shown in FIG. 11, for example, a frequency
空中線（アンテナ）１７１から入力された受信信号は、所要の帯域及び減衰量のＢＰＦ（帯域ろ波器）１７２に入力されてフィルタリングされ、希望の周波数帯域の信号が抽出される。ＢＰＦ１７２からの出力は、受信機で必要な所定の増幅度を有する増幅器１７３に入力される。増幅器１７３からの出力の一方は、受信周波数とオフセットを有する周波数を有する搬送波を出力する局部発振器１７４からの出力の一方と乗算器１７６で乗算されて、同相成分の出力となる。また、増幅器１７３からの出力の他方は、局部発振器１７４からの出力の他方が９０度移相器１７５により９０度移相されたものと乗算器１７７で乗算されて、直交成分の出力となる。
同相出力及び直交出力は、各々、ＬＰＦ１７８、１７９によりその２倍波が除去され、Ａ／Ｄ変換器１８０、１８１によりアナログ信号からデジタル信号へ変換され、これにより、デジタル信号の同相出力及び直交出力となって、周波数変換処理部１９１で前述のオフセット周波数だけ周波数変換され、ベースバンド復調部１８２によるデジタル信号処理により復調処理されて、復調信号として出力される。ここで、周波数変換処理部１９１によるデジタル信号処理（周波数変換処理）により、局部発振器１７４で設けられたオフセットが取り除かれる。
The received signal input from the antenna (antenna) 171 is input to a BPF (bandpass filter) 172 having a required band and attenuation amount and filtered to extract a signal in a desired frequency band. The output from the
The in-phase output and the quadrature output are respectively removed from the double wave by the
図１２には、低ＩＦ（ｌｏｗ ＩＦ）の直交検波方式による周波数変換の様子の一例を示してある。
同図のグラフには周波数スペクトラムの一例を示してあり、横軸は周波数を示しており、縦軸は電力（振幅）を示している。
具体的には、周波数軸上において、希望波（図中の黒部分）を含む受信信号に局部発振器から出力される（受信周波数＋オフセット）の周波数の搬送波を乗算することにより受信希望信号が周波数変換（本例では、ダウンコンバージョン）されて、ベースバンド帯域の同相信号と直交信号へ変換される様子を示してある。この場合、希望波は、オフセットされている周波数帯へ変換され、ベースバンドフィルタ（ＬＰＦ１７８、１７９）によりベースバンド帯域の同相成分及び直交成分の信号が出力され、Ａ／Ｄ変換後にチャネル選択フィルタの機能を実現する周波数変換処理部１９１による処理により希望波部分（図中で、左側の黒部分）が抽出されて、中心周波数ゼロ（０）の直交信号へ変換される。ここで、本例では、複数の搬送波を示してあり、任意の搬送波がチャネル選択フィルタの機能により選択的に抽出される。
FIG. 12 shows an example of a state of frequency conversion by a low IF (low IF) quadrature detection method.
The graph of the figure shows an example of the frequency spectrum, the horizontal axis indicates the frequency, and the vertical axis indicates the power (amplitude).
Specifically, on the frequency axis, the received signal including the desired wave (black portion in the figure) is multiplied by a carrier wave having a frequency of (received frequency + offset) output from the local oscillator, so that the received desired signal has a frequency. A state of conversion (down-conversion in this example) and conversion into a baseband in-phase signal and a quadrature signal is shown. In this case, the desired wave is converted to an offset frequency band, and baseband filters (
図１３には、低ＩＦ（ｌｏｗ ＩＦ）の直交検波方式による周波数変換の一例を示してある。
同図のグラフには周波数スペクトラムの一例を示してあり、横軸は周波数を示しており、縦軸は電力（振幅）を示している。
具体的には、周波数軸上において、局部発振器からの出力により受信希望信号が周波数変換（本例では、ダウンコンバージョン）されて、ベースバンド帯域の同相信号と直交信号へ変換される様子を示してある。
低ＩＦ（ｌｏｗ ＩＦ）の場合のイメージ周波数信号が希望周波数信号と局部発振周波数を中心にして周波数軸上で対称の位置にある。
本例では、希望周波数信号の中心周波数をｆｃ（又は、ｆｄ）としてあり、イメージ周波数信号の中心周波数をｆｕ（又は、ｆｄ）としてあり、局部発振周波数をｆｃ’（又は、ｆＬ）としてあり、また、Δｆ（又は、ｆｉ）＝ｆｃ−ｆｃ’としてある。また、２πｆｃ＝ωｃ、２πｆｄ＝ωｄ、２πｆｕ＝ωｕ、２πｆｃ’＝ωｃ’、２πｆｉ＝ωｉである。
FIG. 13 shows an example of frequency conversion by a low IF (low IF) orthogonal detection method.
The graph of the figure shows an example of the frequency spectrum, the horizontal axis indicates the frequency, and the vertical axis indicates the power (amplitude).
Specifically, on the frequency axis, the desired received signal is frequency-converted (down-converted in this example) by the output from the local oscillator, and converted into a baseband in-phase signal and quadrature signal. It is.
The image frequency signal in the case of a low IF is at a symmetrical position on the frequency axis with the desired frequency signal and the local oscillation frequency as the center.
In this example, the center frequency of the desired frequency signal is fc (or fd), the center frequency of the image frequency signal is fu (or fd), the local oscillation frequency is fc ′ (or fL), Further, Δf (or fi) = fc−fc ′. Further, 2πfc = ωc, 2πfd = ωd, 2πfu = ωu, 2πfc ′ = ωc ′, 2πfi = ωi.
例えば、図１１に示されるような低ＩＦ（ｌｏｗ ＩＦ）方式の直接検波回路では、送信側の局部発振周波数の乗算の際に発生したイメージ周波数の信号が含まれる受信信号について、ＢＰＦ１７２で希望波に対してイメージ周波数信号を十分に減衰させることが難しいという問題があり、場合によっては、ＢＰＦ１７２の中心周波数や帯域などを可変にすることが必要となる。つまり、図１１に示されるような構成方法では、広帯域性を得ることが難しく、低ＩＦ（ｌｏｗ ＩＦ）方式を広帯域受信機として実現することが困難となる。
For example, in a low IF (low IF) direct detection circuit as shown in FIG. 11, a desired signal is received by the
図１４には、このような問題点に対処するものとして、低ＩＦ（ｌｏｗ ＩＦ）の直接検波方式を採用した受信機の直接検波回路の構成例を示してある。
本例の受信機は、例えば、それぞれのＬＰＦ１７８、１７９とそれぞれのＡ／Ｄ変換器１８０、１８１との間に共通なイメージ除去処理部２０１が備えられている点を除いては、図１１に示される受信機の構成と同様であり、同じ符号を用いている。
本例の受信機では、Ａ／Ｄ変換器１８０、１８１の前段にイメージ除去処理部２０１を挿入した構成により、イメージ信号を除去することができる。例えば、希望受信周波数とオフセット周波数を設けた局部発振周波数とを乗算して低ＩＦへダウンコンバートした後にイメージ除去処理を行い、その後、Ａ／Ｄ変換後にデジタル信号処理によりオフセット周波数を周波数変換して同相出力と直交出力を得る。
FIG. 14 shows a configuration example of a direct detection circuit of a receiver that employs a low IF (low IF) direct detection method as a countermeasure against such a problem.
The receiver of this example is, for example, as shown in FIG. 11 except that a common image
In the receiver of this example, the image signal can be removed by the configuration in which the image
具体的には、空中線（アンテナ）１７１から入力された信号は、所要の帯域及び減衰量のＢＰＦ（帯域ろ波器）１７２に入力され、希望の周波数帯域の信号が抽出される。ＢＰＦ１７２からの出力は、受信機で必要な所定の増幅度を有する増幅器１７３に入力される。増幅器１７３からの出力の一方は、受信周波数とオフセットを有する周波数の搬送波を出力する局部発振器１７４からの出力の一方と乗算器１７６で乗算されて、同相出力となる。また、増幅器１７３からの出力の他方は、局部発振器１７４からの出力の他方が９０度移相器１７５で９０度移相されたものと乗算器１７７で乗算されて、直交出力となる。
同相出力及び直交出力は、各々、ＬＰＦ１７８、１７９によりその２倍波が除去される。続いて、イメージ除去処理部２０１により、所望波と局部発振器１７４からの出力周波数との関係によるイメージ周波数の信号成分がアナログ信号処理により除去され、当該イメージ除去後の信号が各々のＡ／Ｄ変換器１８０、１８１へ出力される。イメージ除去後の信号は、各々のＡ／Ｄ変換器１８０、１８１によりアナログ信号からデジタル信号へ変換され、これにより、デジタル信号の同相出力及び直交出力となって、周波数変換処理部１９１によるデジタル信号処理によりオフセット周波数だけ周波数変換され、ベースバンド復調部１８２によるデジタル信号処理により復調処理されて、復調信号として出力される。
Specifically, a signal input from an antenna (antenna) 171 is input to a BPF (band filter) 172 having a required band and attenuation, and a signal in a desired frequency band is extracted. The output from the
The in-phase output and the quadrature output have their double waves removed by
しかしながら、図１４に示されるような方法では、イメージ除去処理部２０１がアナログ処理であるため、アナログ素子のばらつきなどによりアナログフィルタの係数誤差等が発生し、イメージ除去比が十分ではないといった問題が存在する。例えば、素子値のばらつきが平均値として１％である場合には、アナログ処理では４０ｄＢ程度のイメージ抑圧比が限度であり、イメージ除去の性能が悪いという問題点があった。
そこで、イメージ除去をデジタル信号処理により行うことで、イメージ除去比を向上させる技術が検討等されており、特願２００２−８３１９１号「直接検波回路」などが提案されている。
例えば、デジタル信号処理でイメージ除去を行う方法として、複素周波数変換を行う方法がある。
However, in the method as shown in FIG. 14, since the image
Thus, a technique for improving the image removal ratio by performing image removal by digital signal processing has been studied, and Japanese Patent Application No. 2002-83191 “Direct Detection Circuit” has been proposed.
For example, as a method of performing image removal by digital signal processing, there is a method of performing complex frequency conversion.
図１５には、低ＩＦ（ｌｏｗ ＩＦ）の直接検波方式を採用した受信機の直交検波回路の構成例を示してある。本例の受信機では、デジタル信号処理によりイメージ除去処理を行う。
本例では、図１４に示されるようなアナログ処理によるイメージ除去処理部２０１の代わりに、Ａ／Ｄ変換器２１９、２２０の後段にデジタル処理によるイメージ除去処理部２３１を設けてある。
FIG. 15 shows a configuration example of a quadrature detection circuit of a receiver that employs a low IF (low IF) direct detection method. The receiver of this example performs image removal processing by digital signal processing.
In this example, an image
具体的には、空中線（アンテナ）２１１から入力された受信信号は、所要の帯域及び減衰量のＢＰＦ（帯域ろ波器）２１１に入力され、希望の周波数帯域の信号が抽出される。ＢＰＦ２１１からの出力は、受信機で必要な所定の増幅度を有して線形増幅する低雑音増幅器２１２に入力される。低雑音増幅器２１２からの出力（増幅された受信信号）の一方は、受信周波数と一定のオフセットを有する周波数の搬送波を出力する局部発振器２１３からの出力の一方と乗算器（例えば、ミキサ）２１５で乗算（周波数変換）されて、同相成分の出力となる。また、低雑音増幅器２１２からの出力の他方は、局部発振器２１３からの出力の他方が９０度移相器２１４で９０度移相されたものと乗算器（例えば、ミキサ）２１６で乗算（周波数変換）されて、直交成分の出力となる。
同相出力及び直交出力は、各々、ＬＰＦ２１７、２１８により受信信号周波数と局部発振周波数とが加算された周波数成分の信号が除去され、Ａ／Ｄ変換器２１９、２２０によりアナログ信号からデジタル信号へ変換され、これにより、デジタル信号の同相出力及び直交出力となって、デジタル信号処理部２２１に入力される。
デジタル信号処理部２２１では、同相出力及び直交出力がイメージ除去処理部２３１に入力されてデジタル信号処理によりイメージ信号成分が除去され、周波数変換処理部２３２に入力される。周波数変換処理部２３２によるデジタル信号処理では、中心周波数がオフセット周波数を有する信号を中心周波数がゼロ（０）であるベースバンド帯域へ変換することが行われ、復調処理部（ベースバンド復調処理部）２３３によるデジタル信号処理により復調処理されて、復調信号が出力される。
Specifically, the received signal input from the antenna (antenna) 211 is input to a BPF (band filter) 211 having a required band and attenuation, and a signal in a desired frequency band is extracted. The output from the
The in-phase output and the quadrature output are converted from analog signals to digital signals by the A /
In the digital
図１６には、低ＩＦ（ｌｏｗ ＩＦ）の直接検波方式を採用した受信機の直接検波回路の構成例を示してある。本例の受信機では、図１５に示されるデジタル信号処理部２２１の具体的な構成例について示してあり、イメージ除去処理及び周波数変換処理を複素周波数変換処理部２５１及びＬＰＦ（低域ろ波器）２５２、２５３で行う。
なお、本例の受信機では、図１５に示される受信機と同様な構成部２１１〜２２０については同一の符号を用いて示してある。
また、本例の受信機では、デジタル信号処理部２４１の内部に、複素周波数変換処理部２５１と、ＬＰＦ２５２、２５３と、復調処理部２５４が備えられている。
また、複素周波数変換処理部２５１の内部には、イメージを除去するために予め設定されたＳＩＮテーブル２６１及びＣＯＳテーブル２６２と、同相成分入力（Ｉ相入力）にＳＩＮテーブル２６１の値を乗算する乗算器２６３と、同相成分入力（Ｉ相入力）にＣＯＳテーブル２６２の値を乗算する乗算器２６４と、直交成分入力（Ｑ相入力）にＳＩＮテーブル２６１の値を乗算する乗算器２６５と、直交成分入力（Ｑ相入力）にＣＯＳテーブル２６２の値を乗算する乗算器２６６と、乗算器２６３からの出力と乗算器２６６からの出力とを減算（或いは、逆相で加算）する加算器２６７と、乗算器２６５からの出力と乗算器２６４からの出力とを加算（或いは、逆相で減算）する加算器２６８から構成されている。
FIG. 16 shows a configuration example of a direct detection circuit of a receiver that employs a low IF (low IF) direct detection method. In the receiver of this example, a specific configuration example of the digital
In the receiver of this example, the
In the receiver of this example, a complex frequency conversion processing unit 251,
Further, the complex frequency conversion processing unit 251 includes a SIN table 261 and a COS table 262 set in advance for removing an image, and a multiplication for multiplying the in-phase component input (I-phase input) by the value of the SIN table 261. 263, a
具体的には、希望周波数信号Ｖｄ（ｔ）とイメージ周波数信号Ｖｕ（ｔ）が空中線（アンテナ）より受信信号としてＢＰＦ（帯域ろ波器）２１１に入力される。このＢＰＦ２１１は強度が高い信号の入力により受信機が飽和するのを防ぐためのものであり、受信機の選択作用とは異なる。なお、本例では、希望周波数信号及びイメージ周波数信号は搬送波信号としているが、一般の変調波信号としても同様である。
Specifically, the desired frequency signal Vd (t) and the image frequency signal Vu (t) are input to a BPF (bandpass filter) 211 as reception signals from an antenna (antenna). This
本例では、希望周波数信号Ｖｄ（ｔ）＝２ｃｏｓ（ωｄ・ｔ）＝ｅｘｐ｛ｊ（ωｄ・ｔ）｝＋ｅｘｐ｛−ｊ（ωｄ・ｔ）｝とし、イメージ周波数信号Ｖｕ（ｔ）＝２ｃｏｓ（ωｕ・ｔ）＝ｅｘｐ｛ｊ（ωｕ・ｔ）｝＋ｅｘｐ｛−ｊ（ωｕ・ｔ）｝とし、局部発振周波数信号ＶＬ（ｔ）＝２ｃｏｓ（ωＬ・ｔ）＝ｅｘｐ｛ｊ（ωＬ・ｔ）｝＋ｅｘｐ｛−ｊ（ωＬ・ｔ）｝｝とし、低ＩＦにおける中間周波数ωｉ＝（ωｄ−ωＬ）＝（ωＬ−ωｕ）とする。なお、本明細書では、ｊは虚数を表す。
すると、乗算器（本例では、ミキサ）２１５及び乗算器（本例では、ミキサ）２１６からの出力は複素数表示で次式のようになる。
［ｅｘｐ｛ｊ（ωｄ・ｔ）｝＋ｅｘｐ｛−ｊ（ωｄ・ｔ）｝＋ｅｘｐ｛ｊ（ωｕ・ｔ）｝＋ｅｘｐ｛−ｊ（ωｕ・ｔ）｝］［ｅｘｐ｛−ｊ（ωＬ・ｔ）｝］＝ｅｘｐ｛ｊ（ωｄ−ωＬ）ｔ｝＋ｅｘｐ｛−ｊ（ωｄ＋ωＬ）ｔ｝＋ｅｘｐ｛ｊ（ωｕ−ωＬ）ｔ｝＋ｅｘｐ｛−ｊ（ωｕ＋ωＬ）ｔ｝＝ｅｘｐ｛ｊ（ωｉ・ｔ）｝＋ｅｘｐ｛−ｊ（ωｄ＋ωＬ）・ｔ｝＋ｅｘｐ｛−ｊ（ωｉ・ｔ）｝＋ｅｘｐ｛−ｊ（ωｕ＋ωＬ）・ｔ｝
In this example, the desired frequency signal Vd (t) = 2 cos (ωd · t) = exp {j (ωd · t)} + exp {−j (ωd · t)} and the image frequency signal Vu (t) = 2 cos ( ωu · t) = exp {j (ωu · t)} + exp {−j (ωu · t)}, and local oscillation frequency signal VL (t) = 2 cos (ωL · t) = exp {j (ωL · t) } + Exp {−j (ωL · t)}}, and intermediate frequency ωi = (ωd−ωL) = (ωL−ωu) at low IF. In this specification, j represents an imaginary number.
Then, the outputs from the multiplier (mixer in this example) 215 and the multiplier (mixer in this example) 216 are represented by the following formulas in complex numbers.
[Exp {j (ωd · t)} + exp {−j (ωd · t)} + exp {j (ωu · t)} + exp {−j (ωu · t)}] [exp {−j (ωL · t) }] = Exp {j (ωd−ωL) t} + exp {−j (ωd + ωL) t} + exp {j (ωu−ωL) t} + exp {−j (ωu + ωL) t} = exp {j (ωi · t) } + Exp {−j (ωd + ωL) · t} + exp {−j (ωi · t)} + exp {−j (ωu + ωL) · t}
乗算器２１５及び乗算器２１６の後段のＬＰＦ２１７及びＬＰＦ２１８により（ωｄ＋ωＬ）及び（ωｕ＋ωＬ）の成分が除去されて、次式のようになる。
ｅｘｐ｛ｊ（ωｉ・ｔ）｝＋ｅｘｐ｛−ｊ（ωｉ・ｔ）｝
ＬＰＦ２１７及びＬＰＦ２１８の後段のＡ／Ｄ変換器２１９及びＡ／Ｄ変換器２２０によりアナログ信号からデジタル信号へ変換されて、（イメージ除去処理部を構成する）複素周波数変換処理部２５１に各々入力される。
複素周波数変換処理部２５１により、［ｅｘｐ｛ｊ（ωｉ・ｔ）｝＋ｅｘｐ｛−ｊ（ωｉ・ｔ）｝］［ｅｘｐ｛−ｊ（ωｉ・ｔ）｝］＝ベースバンド信号＋［ｅｘｐ｛−ｊ（２ωｉ・ｔ）｝］となり、複素周波数変換処理部２５１の後段のＬＰＦ２５２及びＬＰＦ２５３により所望のベースバンド信号が得られる。
The components of (ωd + ωL) and (ωu + ωL) are removed by
exp {j (ωi · t)} + exp {−j (ωi · t)}
The analog signal is converted into a digital signal by the A /
The complex frequency conversion processing unit 251 [exp {j (ωi · t)} + exp {−j (ωi · t)}] [exp {−j (ωi · t)}] = baseband signal + [exp {− j (2ωi · t)}], and a desired baseband signal is obtained by the
しかしながら、上式では、実際には、乗算器２１５からＡ／Ｄ変換器２１９への同相成分及び乗算器２１６からＡ／Ｄ変換器２２０への直交成分について、アナログの乗算器に起因する各々の系統の間の振幅偏差及び主として９０度移相器２１４の位相誤差に起因する同相及び直交の各々の系統の間の位相偏差が存在し、これは使用するアナログ処理の素子（例えば、乗算器２１５、２１６や、９０度移相器２１４）などに依存する。
However, in the above equation, in practice, the in-phase component from the
ここで、乗算器２１５の利得をＡ１とし、乗算器２１６の利得をＡ２とし、Ａ２／Ａ１＝ｇとして、空中線からの入力信号ｘ（ｔ）＝ｃｏｓ（ωｃ・ｔ＋θ）とし、局部発振器２１３からの出力をｃｏｓ（ωｃ’・ｔ）とし、ωｃ’・ｔ＝２πｆｃ’ｔとすると、ＬＰＦ２１７及びＬＰＦ２１８を通過した出力は次式となる。
ｙ（ｔ）＝ｘ（ｔ）［ｃｏｓ（ωｃ’・ｔ）−ｊｇ・ｓｉｎ（ωｃ’・ｔ＋Δφ）］＝ｃｏｓ（ωｃ・ｔ＋θ）［ｃｏｓ（ωｃ’・ｔ）−ｊｇ・ｓｉｎ（ωｃ’・ｔ＋Δφ）］＝（１／２）［ｅｘｐ｛ｊ（ωｃ’−ωｃ）ｔ−θ｝］（１／２）［１−ｇ・ｅｘｐ｛ｊ・Δφ｝］＋（１／２）［ｅｘｐ｛ｊ（ωｃ−ωｃ’）ｔ＋θ｝］（１／２）［１＋ｇ・ｅｘｐ｛−ｊ・Δφ｝］
なお、ｆｃは所望波信号周波数であり、ｆｕはイメージ波信号周波数であり、ｆｃ−ｆｃ’＝ｆｃ’−ｆｕ＝Δｆとする。
Here, the gain of the
y (t) = x (t) [cos (ωc ′ · t) −jg · sin (ωc ′ · t + Δφ)] = cos (ωc · t + θ) [cos (ωc ′ · t) −jg · sin (ωc ′) T + Δφ)] = (1/2) [exp {j (ωc′−ωc) t−θ}] (1/2) [1-g · exp {j · Δφ}] + (1/2) [exp {J (ωc−ωc ′) t + θ}] (1/2) [1 + g · exp {−j · Δφ}]
Note that fc is a desired wave signal frequency, fu is an image wave signal frequency, and fc−fc ′ = fc′−fu = Δf.
上式の第１項がイメージ信号として生じる信号成分であり、第２項が所望波として生じる信号成分である。
図１５及び図１６におけるイメージ周波数信号成分を空中線からの入力信号ｘ（ｔ）＝ｃｏｓ（ωｕ・ｔ＋θ）とし、ωｕ・ｔ＝２πｆｕｔとすると、同様に、第１項がイメージ信号として生じる信号成分となり、第２項が所望波として生じる信号成分となる。
これより、イメージ除去比（電力）Ｒ２＝［１＋ｇ２−２ｇ・ｃｏｓ（Δφ）］／［１＋ｇ２＋２ｇ・ｃｏｓ（Δφ）］となる。イメージ除去比を６０ｄＢ程度確保するためには、一例として、ミキサの偏差ｇを０．０１ｄＢとして、９０度移相器の位相誤差を０．０５度程度とする必要がある。
The first term in the above equation is a signal component generated as an image signal, and the second term is a signal component generated as a desired wave.
When the image frequency signal component in FIGS. 15 and 16 is an input signal x (t) = cos (ωu · t + θ) from the antenna, and ωu · t = 2πfut, similarly, the first component is a signal component generated as an image signal. Thus, the second term is a signal component generated as a desired wave.
Accordingly, the image rejection ratio (power) R 2 = [1 + g 2 −2 g · cos (Δφ)] / [1 + g 2 +2 g · cos (Δφ)]. In order to ensure an image removal ratio of about 60 dB, as an example, the deviation g of the mixer needs to be 0.01 dB, and the phase error of the 90-degree phase shifter needs to be about 0.05 degrees.
図１７には、低ＩＦ（ｌｏｗ ＩＦ）の直接検波方式を採用した受信機の構成例を示してある。
なお、本例の受信機では、図１５に示される受信機と同様な構成部２１１〜２２０については同一の符号を用いて示してある。
また、本例の受信機では、デジタル信号処理部２７１に位相補正処理部２８１と振幅補正処理部２８２とイメージ除去処理部２８３と復調処理部２８４が備えられており、イメージ除去処理部２８３は複素周波数変換処理部２９１とＬＰＦ２９２、２９３から構成されている。
FIG. 17 shows a configuration example of a receiver adopting a low IF (low IF) direct detection method.
In the receiver of this example, the
In the receiver of this example, the digital
ここで、乗算器（本例では、ミキサ）とＡ／Ｄ変換器との間には、交流結合のときには、トランス等でインピーダンス変換を行う場合が多い。この場合、トランス等の周波数特性により、主として低い周波数帯域では使用することができないことがある。
これに対して、オペアンプ等を用いた直流結合によるインピーダンス変換処理が考えられる。しかしながら、この場合、ＤＣオフセットが生じるため、これが原因で位相（偏差）補正処理及び振幅（偏差）補正処理の補正量が十分でないことから、イメージ抑圧量が制限されるという問題点が生じる。
Here, in the case of AC coupling between the multiplier (mixer in this example) and the A / D converter, impedance conversion is often performed by a transformer or the like. In this case, due to the frequency characteristics of a transformer or the like, it may not be used mainly in a low frequency band.
On the other hand, impedance conversion processing by DC coupling using an operational amplifier or the like can be considered. However, in this case, since a DC offset is generated, the correction amount of the phase (deviation) correction processing and the amplitude (deviation) correction processing is not sufficient, which causes a problem that the image suppression amount is limited.
なお、ゼロＩＦ方式では、直流（ＤＣ）成分は主にミキサで発生してビートなどの原因になる。一方、低ＩＦ（ｌｏｗ ＩＦ）方式では、回路の負荷の関係で、トランスやコンデンサによる交流結合ができない場合（例えば、ミキサで低ＩＦへ変換した後はオペアンプで増幅するが、コンデンサ等をドライブする能力がない）に問題となり、オペアンプからもオフセットが発生する。 In the zero IF method, a direct current (DC) component is mainly generated in a mixer and causes a beat or the like. On the other hand, in the low IF method, when AC coupling by a transformer or a capacitor is not possible due to the circuit load (for example, after conversion to low IF by a mixer, it is amplified by an operational amplifier, but a capacitor is driven) (There is no capability), and an offset is also generated from the operational amplifier.
また、特許文献１には、デジタル信号処理技術を用いてデジタル変調信号の復調を行う受信機に関して記載されており、この受信機では、ＩＦ帯の信号に周波数変換された信号を帯域通過フィルタにより帯域制限する手段を有し、Ａ／Ｄ変換後に複素処理回路により中心周波数のずれを補正し、デジタルフィルタによりベースバンド帯で狭帯域なフィルタ処理を行い、復調出力を得る。これにより、広帯域なアナログフィルタで帯域通過処理を行い、Ａ／Ｄ変換後に狭帯域なフィルタ処理を行うことにより、アナログフィルタの製造コストを抑え、特性を補正するためのＩＦフィルタ等化器などが不要な回路を実現することができる（特許文献１参照。）。 Patent Document 1 describes a receiver that demodulates a digital modulation signal using a digital signal processing technique. In this receiver, a signal frequency-converted into an IF band signal is output by a bandpass filter. A band limiting unit is provided, and after the A / D conversion, the shift of the center frequency is corrected by the complex processing circuit, and the narrow band filtering process is performed in the base band by the digital filter to obtain the demodulated output. As a result, band pass processing is performed with a wideband analog filter, and narrowband filter processing is performed after A / D conversion, thereby reducing an analog filter manufacturing cost and an IF filter equalizer for correcting characteristics. An unnecessary circuit can be realized (see Patent Document 1).
しかしながら、従来の低ＩＦ（ｌｏｗ ＩＦ）方式の受信機では、デジタル信号処理によりイメージ除去を行う場合に、乗算器（例えば、ミキサ）や９０度移相器や増幅器（例えば、オペアンプ）などのアナログ処理回路の構成方法等の問題により、ＤＣオフセットが生じて、位相偏差や振幅偏差の補正量が不十分となり、イメージ抑圧量に大きな影響を与えて、イメージ除去比が不十分となるといった不具合があった。
本発明は、このような従来の課題を解決するために為されたもので、受信信号に含まれるイメージ信号を除去するに際して、受信信号に生じる直流（ＤＣ）オフセットを除去することにより、イメージ信号の除去の効果を高めることができる受信機を提供することを目的とする。
However, in a conventional low IF receiver, when image removal is performed by digital signal processing, an analog such as a multiplier (for example, a mixer), a 90-degree phase shifter, or an amplifier (for example, an operational amplifier) is used. Due to problems such as the configuration method of the processing circuit, a DC offset occurs, the correction amount of the phase deviation and the amplitude deviation becomes insufficient, greatly affects the image suppression amount, and the image removal ratio becomes insufficient. there were.
The present invention has been made to solve such a conventional problem, and when removing an image signal included in a received signal, the image signal is removed by removing a direct current (DC) offset generated in the received signal. It is an object of the present invention to provide a receiver that can enhance the effect of removing noise.
上記目的を達成するため、本発明に係る受信機では、受信信号を復調するに際して、次のような処理を行う。
すなわち、低域周波数変換手段が、受信周波数に対してオフセットを有する周波数の信号と受信信号とを乗算して、当該受信信号を低域へ周波数変換する。アナログデジタル変換手段が、前記低域周波数変換手段により周波数変換された受信信号をアナログ信号からデジタル信号へ変換する。直流オフセット成分除去手段が、前記アナログデジタル変換手段によりデジタル信号に変換された受信信号から直流オフセット成分を除去する。信号補正手段が、前記直流オフセット成分除去手段により直流オフセット成分が除去された受信信号に対して、位相と振幅との一方又は両方を補正する。イメージ信号除去手段が、前記信号補正手段により補正された受信信号からイメージ信号（の成分）を除去する。復調手段が、前記イメージ信号除去手段によりイメージ信号が除去された受信信号を復調する。
従って、受信信号に含まれるイメージ信号を除去するに際して、受信信号に生じる直流（ＤＣ）オフセットを除去することにより、イメージ信号の除去の効果を高めることができる。
In order to achieve the above object, the receiver according to the present invention performs the following processing when demodulating the received signal.
That is, the low frequency conversion means multiplies the received signal by a signal having a frequency having an offset with respect to the received frequency, and converts the frequency of the received signal to the low frequency. The analog-digital conversion means converts the reception signal frequency-converted by the low-frequency conversion means from an analog signal to a digital signal. The direct current offset component removing means removes the direct current offset component from the reception signal converted into a digital signal by the analog-digital converting means. The signal correction unit corrects one or both of the phase and the amplitude of the reception signal from which the DC offset component has been removed by the DC offset component removal unit. The image signal removing unit removes (the component of) the image signal from the reception signal corrected by the signal correcting unit. The demodulating means demodulates the received signal from which the image signal has been removed by the image signal removing means.
Therefore, when removing the image signal included in the received signal, the effect of removing the image signal can be enhanced by removing the direct current (DC) offset generated in the received signal.
ここで、低域周波数変換手段では、例えば、受信信号に含まれる希望の受信周波数の信号が、オフセットに相当する周波数の信号へ変換（ダウンコンバート）される。
また、受信周波数や、オフセットの周波数としては、それぞれ、種々な周波数が用いられてもよい。
また、信号補正手段では、例えば、受信信号の位相と振幅との一方のみを補正する態様が用いられてもよく、或いは、両方を補正する態様が用いられてもよい。また、位相と振幅との両方を補正する場合には、例えば、位相を補正した後に振幅を補正する態様が用いられてもよく、或いは、振幅を補正した後に位相を補正する態様が用いられてもよい。
また、除去対象となるイメージ信号は、例えば、送信機などの送信側から送信されて受信機により受信される信号（受信信号）に含まれる。
Here, in the low-frequency conversion means, for example, a signal having a desired reception frequency included in the reception signal is converted (down-converted) into a signal having a frequency corresponding to the offset.
Various frequencies may be used as the reception frequency and the offset frequency.
Further, in the signal correction means, for example, an aspect in which only one of the phase and amplitude of the received signal is corrected may be used, or an aspect in which both are corrected may be used. Further, when correcting both the phase and the amplitude, for example, an aspect of correcting the amplitude after correcting the phase may be used, or an aspect of correcting the phase after correcting the amplitude may be used. Also good.
Further, the image signal to be removed is included in a signal (reception signal) transmitted from a transmission side such as a transmitter and received by the receiver, for example.
本発明に係る受信機では、一構成例として、次のような構成とした。
すなわち、受信信号は、同相成分（Ｉ相の成分）と直交成分（Ｑ相の成分）から構成されている。
前記信号補正手段は、受信信号の位相を補正する信号位相補正手段と、受信信号の振幅を補正する信号振幅補正手段を用いて構成されている。
前記信号位相補正手段は、入力信号（本例では、受信信号）の同相成分と直交成分を用いて位相偏差を検出して、当該検出した位相偏差を補正した信号の同相成分と直交成分を出力する。
前記信号振幅補正手段は、入力信号（本例では、受信信号）の同相成分と直交成分を用いて振幅偏差を検出して、当該検出した振幅偏差を補正した信号の同相成分と直交成分を出力する。
前記直流オフセット成分除去手段は、受信信号の同相成分と直交成分とのそれぞれに対して直流オフセット成分除去部を有している。
それぞれの成分（同相成分と直交成分）の前記直流オフセット成分除去部は、入力成分（同相成分或いは直交成分）を用いて直流オフセット成分を検出して、当該検出した直流オフセット成分を補正した成分（同相成分或いは直交成分）を出力する。
従って、同相成分と直交成分から構成される受信信号について、位相の補正や、振幅の補正や、直流オフセット成分の補正を行うことができる。
The receiver according to the present invention has the following configuration as one configuration example.
That is, the received signal is composed of an in-phase component (I-phase component) and a quadrature component (Q-phase component).
The signal correction means is configured using a signal phase correction means for correcting the phase of the reception signal and a signal amplitude correction means for correcting the amplitude of the reception signal.
The signal phase correction means detects the phase deviation using the in-phase component and the quadrature component of the input signal (in this example, the received signal), and outputs the in-phase component and the quadrature component of the signal corrected for the detected phase deviation. To do.
The signal amplitude correction means detects the amplitude deviation using the in-phase component and the quadrature component of the input signal (in this example, the received signal), and outputs the in-phase component and the quadrature component of the signal corrected for the detected amplitude deviation. To do.
The DC offset component removing unit has a DC offset component removing unit for each of the in-phase component and the quadrature component of the received signal.
The DC offset component removing unit for each component (in-phase component and quadrature component) detects a DC offset component using an input component (in-phase component or quadrature component) and corrects the detected DC offset component ( In-phase component or quadrature component) is output.
Therefore, it is possible to perform phase correction, amplitude correction, and DC offset component correction on the received signal composed of the in-phase component and the quadrature component.
本発明に係る受信機では、一構成例として、次のような構成とした。
すなわち、前記信号位相補正手段は、第１の乗算手段と、第１の減算手段と、第２の乗算手段と、第１の低域通過フィルタ手段と、第１の積分手段と、第３の乗算手段から構成されている。
そして、前記第１の乗算手段は入力信号の同相成分と前記第３の乗算手段からの出力とを乗算して当該乗算結果を出力し、前記第１の減算手段は入力信号の直交成分から前記第１の乗算手段からの出力を減算して当該減算結果を出力し、前記第２の乗算手段は受信信号の同相成分と前記第１の減算手段からの出力とを乗算して当該乗算結果を出力し、前記第１の低域通過フィルタ手段は前記第２の乗算手段からの出力を低域通過特性でフィルタリングして出力し、前記第１の積分手段は前記第１の低域通過フィルタ手段からの出力を積分して当該積分結果を出力し、前記第３の乗算手段は前記第１の積分手段からの出力と所定値とを乗算して当該乗算結果を出力する。
これにより、前記信号位相補正手段は、前記入力信号の同相成分を同相成分として出力するとともに、前記第１の減算手段からの出力を直交成分として出力する。
ここで、前記所定値としては、種々な値が用いられてもよく、例えば、第１の低域通過フィルタ手段と第１の積分手段と第３の乗算手段から構成される制御ループに関する値が用いられる。
The receiver according to the present invention has the following configuration as one configuration example.
That is, the signal phase correction means includes a first multiplication means, a first subtraction means, a second multiplication means, a first low-pass filter means, a first integration means, a third integration means, It consists of multiplication means.
The first multiplication unit multiplies the in-phase component of the input signal by the output from the third multiplication unit and outputs the multiplication result, and the first subtraction unit calculates the quadrature component of the input signal from the quadrature component. The output from the first multiplying unit is subtracted and the subtraction result is output, and the second multiplying unit multiplies the in-phase component of the received signal by the output from the first subtracting unit to obtain the multiplication result. The first low-pass filter means filters the output from the second multiplication means with a low-pass characteristic and outputs the first low-pass filter means, and the first integrating means is the first low-pass filter means. The third multiplication means multiplies the output from the first integration means by a predetermined value and outputs the multiplication result.
As a result, the signal phase correcting means outputs the in-phase component of the input signal as an in-phase component and outputs the output from the first subtracting means as a quadrature component.
Here, various values may be used as the predetermined value. For example, a value relating to a control loop including a first low-pass filter unit, a first integration unit, and a third multiplication unit is used. Used.
また、前記信号振幅補正手段は、第４の乗算手段と、第１の自乗手段と、第２の自乗手段と、第２の減算手段と、第２の低域通過フィルタ手段と、第２の積分手段と、第５の乗算手段と、合成手段から構成されている。
そして、前記第４の乗算手段は入力信号の直交成分と前記合成手段からの出力とを乗算して当該乗算結果を出力し、前記第１の自乗手段は入力信号の同相成分を自乗して当該自乗結果を出力し、前記第２の自乗手段は前記第４の乗算手段からの出力を自乗して当該自乗結果を出力し、前記第２の減算手段は前記第１の自乗手段からの出力と前記第２の自乗手段からの出力とで減算し、前記第２の低域通過フィルタ手段は前記第２の減算手段からの出力を低域通過特性でフィルタリングして出力し、前記第２の積分手段は前記第２の低域通過フィルタ手段からの出力を積分して当該積分結果を出力し、前記第５の乗算手段は前記第２の積分手段からの出力と所定値（ここで、第１の所定値と言う）とを乗算して当該乗算結果を出力し、前記合成手段は前記第５の乗算手段からの出力と所定値（ここで、第２の所定値と言う）とを合成（加算或いは減算）して当該合成結果を出力する。
これにより、前記信号振幅補正手段は、前記入力信号の同相成分を同相成分として出力するとともに、前記第４の乗算手段からの出力を直交成分として出力する。
ここで、前記第１の所定値としては、種々な値が用いられてもよく、例えば、第２の低域通過フィルタ手段と第２の積分手段と第５の乗算手段から構成される制御ループに関する値が用いられる。
また、前記第２の所定値としては、種々な値が用いられてもよく、例えば、入力信号の振幅に関する値が用いられる。
The signal amplitude correcting means includes a fourth multiplying means, a first square means, a second square means, a second subtracting means, a second low-pass filter means, a second low-pass filter means, The integrating means, the fifth multiplying means, and the synthesizing means.
The fourth multiplication means multiplies the quadrature component of the input signal by the output from the combining means and outputs the multiplication result, and the first square means squares the in-phase component of the input signal and The squared result is output, the second squared means squares the output from the fourth multiplying means and outputs the squared result, and the second subtracting means outputs the squared result and the output from the first squared means. Subtracting with the output from the second square means, the second low-pass filter means filters the output from the second subtraction means with a low-pass characteristic, and outputs the second integral. The means integrates the output from the second low-pass filter means and outputs the integration result, and the fifth multiplication means outputs the output from the second integration means and a predetermined value (here, the first And outputs the result of the multiplication, Stage outputs an output with a predetermined value (here, referred to as a second predetermined value) and the synthetic (addition or subtraction) and the combined results from the fifth multiplying means.
As a result, the signal amplitude correcting means outputs the in-phase component of the input signal as an in-phase component and outputs the output from the fourth multiplying means as a quadrature component.
Here, various values may be used as the first predetermined value. For example, a control loop composed of second low-pass filter means, second integration means, and fifth multiplication means. The value for is used.
Various values may be used as the second predetermined value, for example, a value related to the amplitude of the input signal.
また、それぞれの成分（同相成分と直交成分）の前記直流オフセット成分除去部は、第３の減算手段と、第１の加算手段と、第１の遅延手段と、第６の乗算手段と、第７の乗算手段と、第２の加算手段と、第２の遅延手段と、第８の乗算手段から構成されている。
そして、前記第３の減算手段は入力成分（同相成分或いは直交成分）から前記第８の乗算手段からの出力を減算して当該減算結果を出力し、前記第１の加算手段は前記第３の減算手段からの出力と前記第６の乗算手段からの出力とを加算して当該加算結果を出力し、前記第１の遅延手段は前記第１の加算手段からの出力を遅延させて出力し、前記第６の乗算手段は前記第１の遅延手段からの出力と第１の係数とを乗算して当該乗算結果を出力し、前記第７の乗算手段は前記第１の遅延手段からの出力と第２の係数とを乗算して当該乗算結果を出力し、前記第２の加算手段は前記第７の乗算手段からの出力と前記第２の遅延手段からの出力とを加算して当該加算結果を出力し、前記第２の遅延手段は前記第２の加算手段からの出力を遅延させて出力し、前記第８の乗算手段は前記第２の遅延手段からの出力と第３の係数とを乗算して当該乗算結果を出力する。
これにより、それぞれの成分の前記直流オフセット成分除去部は、前記第３の減算手段からの出力を出力成分（同相成分或いは直交成分）として出力する。
ここで、前記第１の係数や、前記第２の係数や、前記第３の係数としては、それぞれ、種々な値が用いられてもよい。
なお、加算手段や、減算手段や、合成手段としては、それぞれ、加算や、減算や、合成が実現されればよく、例えば、加算器により逆相で加算することにより実質的に減算を行う態様や、減算器により逆相で減算することにより実質的に加算を行う態様が用いられてもよい。
The DC offset component removal unit for each component (in-phase component and quadrature component) includes a third subtracting unit, a first adding unit, a first delay unit, a sixth multiplying unit, 7 multiplication means, second addition means, second delay means, and eighth multiplication means.
The third subtracting unit subtracts the output from the eighth multiplying unit from the input component (in-phase component or quadrature component) and outputs the subtraction result. The first adding unit is configured to output the third subtracting unit. The output from the subtracting means and the output from the sixth multiplying means are added to output the addition result, and the first delay means delays and outputs the output from the first adding means, The sixth multiplication means multiplies the output from the first delay means by the first coefficient and outputs the multiplication result, and the seventh multiplication means outputs the output from the first delay means. The second coefficient is multiplied and the multiplication result is output, and the second addition means adds the output from the seventh multiplication means and the output from the second delay means, and adds the result. And the second delay means delays the output from the second adder means. Force, and multiplying means of said eighth outputs the multiplication result by multiplying the output of the third coefficient from the second delay means.
Thereby, the DC offset component removing unit for each component outputs the output from the third subtracting means as an output component (in-phase component or quadrature component).
Here, various values may be used as the first coefficient, the second coefficient, and the third coefficient, respectively.
In addition, as an addition means, a subtraction means, and a synthesis means, addition, subtraction, and composition may be realized, respectively. For example, an aspect in which subtraction is substantially performed by adding in an opposite phase by an adder. Alternatively, a mode in which addition is substantially performed by subtracting in a reverse phase by a subtractor may be used.
以上説明したように、本発明に係る受信機によると、受信周波数に対してオフセットを有する周波数の信号と受信信号とを乗算して、当該受信信号を低域へ周波数変換し、周波数変換した受信信号をアナログ信号からデジタル信号へ変換し、デジタル信号に変換した受信信号から直流オフセット成分を除去し、直流オフセット成分を除去した受信信号の位相や振幅を補正し、位相や振幅を補正した受信信号からイメージ信号を除去し、イメージ信号を除去した受信信号を復調するようにしたため、イメージ信号の除去の効果を高めることができる。 As described above, according to the receiver of the present invention, the reception signal is multiplied by the frequency signal having an offset with respect to the reception frequency, the received signal is frequency-converted to a low frequency, and the frequency-converted reception is performed. The signal is converted from an analog signal to a digital signal, the DC offset component is removed from the received signal converted to a digital signal, the phase and amplitude of the received signal from which the DC offset component is removed are corrected, and the phase and amplitude are corrected. Since the image signal is removed from the received signal and the received signal from which the image signal has been removed is demodulated, the effect of removing the image signal can be enhanced.
本発明に係る実施例を図面を参照して説明する。
本実施例では、低ＩＦの直接検波方式の受信機において、Ａ／Ｄ変換器の後段のデジタル信号処理部で直流（ＤＣ）オフセットの除去処理を行う。従来のデジタル処理方式のイメージ除去方式では、Ａ／Ｄ変換器の前設の増幅器によるアナログ処理に係るＤＣオフセットによりイメージ除去が不充分であったが、本実施例では、これを改善する。
なお、以下で説明する機能実現手段は、当該機能を実現することができる手段であれば、どのような回路又は装置であっても構わず、また、機能の一部又は全部をソフトウエアにより実現することも可能である。更に、機能実現手段を複数の回路によって実現することもでき、複数の機能実現手段を単一の回路で実現することもできる。
Embodiments according to the present invention will be described with reference to the drawings.
In this embodiment, in a low-IF direct detection type receiver, a digital signal processing unit subsequent to the A / D converter performs direct current (DC) offset removal processing. In the conventional digital image processing method, the image removal is insufficient due to the DC offset related to the analog processing by the amplifier in front of the A / D converter. However, this embodiment improves this.
Note that the function realizing means described below may be any circuit or device as long as it can realize the function, and part or all of the function is realized by software. It is also possible to do. Further, the function realizing means can be realized by a plurality of circuits, and the plurality of function realizing means can be realized by a single circuit.
本発明の第１実施例に係る受信機を説明する。
図１には、本例の低ＩＦの直接検波方式の受信機の直接検波回路の構成例を示してある。
本例の受信機は、ＢＰＦ（帯域ろ波器）１と、低雑音増幅器２と、局部発振器３と、９０度（°）移相器４と、例えばミキサから構成された同相（Ｉ）成分用の乗算器５と、例えばミキサから構成された直交（Ｑ）成分用の乗算器６と、同相成分用のＬＰＦ７と、直交成分用のＬＰＦ８と、同相成分用のＡ／Ｄ変換器９と、直交成分用のＡ／Ｄ変換器１０と、デジタル信号処理部１１を備えている。
A receiver according to a first embodiment of the present invention will be described.
FIG. 1 shows a configuration example of a direct detection circuit of a low IF direct detection system receiver of this example.
The receiver of this example includes a BPF (bandpass filter) 1, a low noise amplifier 2, a
デジタル信号処理部１１は、ＤＣオフセット除去処理部２１と、アナログ処理における位相補正を行う位相補正処理部２２と、アナログ処理における振幅補正を行う振幅補正処理部２３と、イメージ除去処理及び周波数変換処理を行うイメージ除去処理部２４と、最終的に復調処理を行う復調処理部２５を備えている。
イメージ除去処理部２４は、複素周波数変換処理部３１と、同相成分用のＬＰＦ３２と、直交成分用のＬＰＦ３３を備えている。
なお、ＢＰＦ（帯域ろ波器）１と低雑音増幅器２は広帯域帯域制限部を構成しており、乗算器５と乗算器６と局部発振器３と９０度移相器４とＬＰＦ（低域ろ波器）７とＬＰＦ（低域ろ波器）８は周波数変換部を構成しており、Ａ／Ｄ変換部９とＡ／Ｄ変換部１０はアナログ−デジタル変換部を構成している。
The digital signal processing unit 11 includes a DC offset
The image
The BPF (bandpass filter) 1 and the low noise amplifier 2 constitute a wideband band limiting unit, and a multiplier 5, a
本例の受信機により行われる動作の一例を示す。
ＢＰＦ１は、空中線（アンテナ）により受信された信号を入力し、所要の帯域及び減衰量により、使用する周波数帯以外の信号成分を除去して、低雑音増幅器２へ出力する。
低雑音増幅器２は、ＢＰＦ１から入力された信号に対して、受信機で必要な所要の増幅度により線形の増幅処理を行って、増幅した信号を同相成分用の乗算器５及び直交成分用の乗算器６へ出力する。
局部発振器３は、受信周波数に対してオフセット周波数を有する所定の周波数の搬送波信号を発振して、当該信号を同相成分用の乗算器５及び９０度移相器４へ出力する。
９０度移相器４は、局部発振器３から入力された信号の位相を９０度変化させて、直交成分用の乗算器６へ出力する。
An example of the operation performed by the receiver of this example is shown.
The BPF 1 receives the signal received by the antenna (antenna), removes signal components other than the frequency band to be used according to the required band and attenuation, and outputs the signal component to the low noise amplifier 2.
The low noise amplifier 2 performs a linear amplification process on a signal input from the BPF 1 with a required amplification degree required by the receiver, and the amplified signal is used for the in-phase component multiplier 5 and the quadrature component. Output to the
The
The 90-
同相成分用の乗算器５は、低雑音増幅器２から入力された信号と局部発振器３から入力された信号とを乗算することで周波数変換する処理を行い、これにより得られた同相成分の信号を同相成分用のＬＰＦ７へ出力する。
直交成分用の乗算器６は、低雑音増幅器２から入力された信号と９０度移相器４から入力された信号とを乗算することで周波数変換する処理を行い、これにより得られた直交成分の信号を直交成分用のＬＰＦ８へ出力する。
同相成分用のＬＰＦ７は、入力された信号について、入力及び局部発振器３の出力の約２倍（入力信号周波数と局部発振器３の出力周波数との和）の周波数成分を減衰して、同相成分用のＡ／Ｄ変換器９へ出力する。
直交成分用のＬＰＦ８は、入力された信号について、入力及び局部発振器３の出力の約２倍（入力信号周波数と局部発振器３の出力周波数との和）の周波数成分を減衰して、直交成分用のＡ／Ｄ変換器１０へ出力する。
同相成分用のＡ／Ｄ変換器９は、入力された信号をアナログ信号からデジタル信号へ変換して、デジタル信号処理部１１のＤＣオフセット除去処理部２１へ出力する。
直交成分用のＡ／Ｄ変換器１０は、入力された信号をアナログ信号からデジタル信号へ変換して、デジタル信号処理部１１のＤＣオフセット除去処理部２１へ出力する。
The in-phase component multiplier 5 performs a frequency conversion process by multiplying the signal input from the low noise amplifier 2 and the signal input from the
The
The in-
The
The in-phase component A /
The orthogonal component A /
ＤＣオフセット除去処理部２１は、２つのＡ／Ｄ変換器９、１０から入力されたデジタル信号（同相成分及び直交成分）について、ＤＣオフセットの除去処理を行い、除去処理後の信号を位相補正処理部２２へ出力する。
位相補正処理部２２は、入力された信号について、同相信号と直交信号との間の位相偏差を補正する処理を行い、補正処理後の信号を振幅補正処理部２３へ出力する。
振幅補正処理部２３は、入力された信号について、同相信号と直交信号との間の振幅偏差を補正する処理を行い、補正処理後の信号をイメージ除去処理部２４の複素周波数変換処理部３１へ出力する。
ここで、位相補正処理部２２は、前段の乗算器５、６や９０度移相器４などのアナログ素子でその特性に応じて発生した位相偏差を検出し、検出結果に応じて補正する。
また、振幅補正処理部２３は、前段の乗算器５、６や９０度移相器４などのアナログ素子でその特性に応じて発生した振幅偏差を検出し、検出結果に応じて補正する。
The DC offset
The phase
The amplitude
Here, the phase
The amplitude
複素周波数変換処理部３１は、入力された信号に対してベースバンド信号への複素周波数変換処理を行い、これにより得られた同相成分の信号を同相成分用のＬＰＦ３２へ出力し、これにより得られた直交成分の信号を直交成分用のＬＰＦ３３へ出力する。
同相成分用のＬＰＦ３２は、入力された信号に含まれる所望のベースバンド信号の成分を抽出して、復調処理部２５へ出力する。
直交成分用のＬＰＦ３３は、入力された信号に含まれる所望のベースバンド信号の成分を抽出して、復調処理部２５へ出力する。
このようにして、イメージ除去処理部２４では、イメージ信号を除去して、中心周波数がオフセット周波数を有する信号を中心周波数がゼロ（０）であるベースバンド帯域（基底帯域）へ変換する。
復調処理部２５は、２つのＬＰＦ３２、３３から入力された信号に対して、復調処理を行い、これにより得られた復調信号を出力する。
The complex frequency
The in-
The
In this way, the image
The
以上のように、本例の受信機（受信装置）では、直交した搬送波信号の局部発振器により基底帯域へ変換して復調処理を行う構成において、次のような処理を行う。
すなわち、局部発振器３が、受信周波数に対してオフセットを有する周波数の搬送波を発振する。
第１の乗算器５が、局部発振器３からの出力を入力して、入力信号との乗算処理を行う。第１のＬＰＦ（低域ろ波器）７が、第１の乗算器５からの出力を入力して、アンチエリアシングフィルタの役割を果たす。第１のＡ／Ｄ変換器９が、第１のＬＰＦ７からの出力を入力して、アナログ信号からデジタル信号へ変換する。
第１の直流（ＤＣ）オフセット除去処理部２１が、第１のＡ／Ｄ変換器９からの出力である同相信号のデジタル信号を入力して、直流オフセットを除去する。
As described above, the receiver (reception device) of this example performs the following processing in the configuration in which the orthogonal carrier wave signal is converted to the baseband by the local oscillator and demodulated.
That is, the
The first multiplier 5 receives the output from the
The first direct current (DC) offset
また、９０度位相器４が、局部発振器３からの出力を９０度移相する。
第２の乗算器６が、９０度移相器４からの出力を入力して、入力信号との乗算処理を行う。第２のＬＰＦ（低域ろ波器）８が、第２の乗算器６からの出力を入力して、アンチエリアシングフィルタの役割を果たす。第２のＡ／Ｄ変換器１０が、第２のＬＰＦ８からの出力を入力して、アナログ信号からデジタル信号へ変換する。
第２の直流（ＤＣ）オフセット除去処理部２１（本例では、第１の直流（ＤＣ）オフセット除去処理部２１と共通）が、第２のＡ／Ｄ変換器１０からの出力である直交信号のデジタル信号を入力して、直流オフセットを除去する。
The 90-
The
The second direct current (DC) offset removal processing unit 21 (in this example, common to the first direct current (DC) offset removal processing unit 21) is an orthogonal signal that is an output from the second A /
また、位相（偏差）補正処理部２２が、第１のＤＣオフセット除去処理部２１からの出力と第２のＤＣオフセット除去処理部２１からの出力を各々同相入力と直交入力として、９０度移相器４による９０度移相処理で生じる位相偏差を補正する。
振幅（偏差）補正処理部２３が、位相補正処理部２２からの同相出力及び直交出力を各々第１の入力及び第２の入力として、ＬＰＦ（低域ろ波器）７、８やＡ／Ｄ変換器９、１０や他のアナログ信号処理に起因する同相信号と直交信号との間の振幅偏差を補正する。
複素周波数変換処理部３１が、振幅補正処理部２３からの同相出力を第１の入力として、振幅補正処理部２３からの直交出力を第２の入力として、これらの入力について、中心周波数を機器の周波数の許容偏差の範囲内で零へ変換する。
第３のＬＰＦ（低域ろ波器）３２が、複素周波数変換処理部３１からの同相出力を入力して低域ろ波処理を行う。
第４のＬＰＦ（低域ろ波器）３３が、複素周波数変換処理部３１からの直交出力を入力して低域ろ波処理を行う。
なお、変調方式や、復調方式としては、種々な方式が用いられてもよい。
Further, the phase (deviation)
The amplitude (deviation)
The complex frequency
A third LPF (low-pass filter) 32 receives the in-phase output from the complex frequency
A fourth LPF (low-pass filter) 33 receives the orthogonal output from the complex frequency
Various schemes may be used as the modulation scheme and the demodulation scheme.
従って、本例の受信機では、デジタル信号処理による処理方法によりハードウエアの負荷が小さく、処理負荷が低い低ＩＦ方式を実現することができる。
例えば、従来の低ＩＦ方式の受信機では、デジタル信号処理によりイメージ除去を行う場合に、乗算器（例えば、ミキサ）や９０度移相器や増幅器（例えば、オペアンプ）などのアナログ処理回路の構成方法等の問題により、ＤＣオフセットが生じて、位相偏差や振幅偏差の補正量が不十分となり、イメージ抑圧量に大きな影響を与えて、イメージ除去比が不十分となるといった不具合があったが、本例では、これを改善することができる。
本例の受信機では、デジタル信号処理による位相偏差や振幅偏差の補正処理に加えて、ＤＣオフセット除去処理により、デジタル信号処理による低ＩＦ方式の直接検波方式を効果的に実現することができる。
Therefore, in the receiver of this example, it is possible to realize a low IF system with a small hardware load and a low processing load by a processing method using digital signal processing.
For example, in a conventional low-IF receiver, when image removal is performed by digital signal processing, a configuration of an analog processing circuit such as a multiplier (for example, a mixer), a 90-degree phase shifter, or an amplifier (for example, an operational amplifier) is used. Due to a problem such as a method, there is a problem that a DC offset occurs, the correction amount of the phase deviation and the amplitude deviation becomes insufficient, greatly affects the image suppression amount, and the image removal ratio becomes insufficient. In this example, this can be improved.
In the receiver of this example, in addition to the phase deviation and amplitude deviation correction processing by digital signal processing, a low IF direct detection method by digital signal processing can be effectively realized by DC offset removal processing.
ここで、受信周波数と局部発振器からの出力周波数とがほぼ同一でオフセット周波数を持たない場合における直接検波方式（ゼロＩＦ方式）のＤＣオフセット量は乗算器（例えば、ミキサ）より後段の増幅器により増幅され、Ａ／Ｄ変換器の許容される入力振幅をはるかに上回る場合も想定されるが、低ＩＦ方式のＤＣオフセット量はＡ／Ｄ変換器より前段のインピーダンス変換を目的とするオペアンプ等では増幅度を殆ど有しない場合が想定されるため、ＤＣオフセット量がＡ／Ｄ変換器の許容される入力振幅を上回ることが無く、デジタル信号処理で補償可能である。
具体的には、例えば、従来のアナログ処理及びデジタル処理では得られなかった６０ｄＢ程度のイメージ除去が可能となる。
Here, when the reception frequency and the output frequency from the local oscillator are substantially the same and do not have an offset frequency, the DC offset amount of the direct detection method (zero IF method) is amplified by an amplifier subsequent to the multiplier (eg, mixer). Although it is assumed that the input amplitude of the A / D converter is much larger than the allowable input amplitude, the DC offset amount of the low IF method is amplified by an operational amplifier for the purpose of impedance conversion before the A / D converter. Since it is assumed that there is almost no degree, the DC offset amount does not exceed the allowable input amplitude of the A / D converter and can be compensated by digital signal processing.
Specifically, for example, it is possible to remove an image of about 60 dB that could not be obtained by conventional analog processing and digital processing.
このように、本例の受信機では、デジタル信号処理により直交復調を行うに際して、広帯域な受信を行う直接検波方式において特に初段の直交検波（復調）で受信周波数と局部発振器からの出力周波数とがオフセットを有する低ＩＦ（低中間周波数、或いは、ｌｏｗ ＩＦ）方式において、位相補正処理部２２や振幅補正処理部２３の前段にＤＣオフセット除去処理部２１を設けてＤＣオフセットを除去し、ＤＣオフセットの除去により位相補正の精度や振幅補正の精度が向上し、イメージ除去をデジタル信号処理により効果的に行うことができる。
As described above, in the receiver of this example, when performing quadrature demodulation by digital signal processing, the reception frequency and the output frequency from the local oscillator are particularly detected in the first-stage quadrature detection (demodulation) in the direct detection method in which wideband reception is performed. In a low IF (low intermediate frequency or low IF) system having an offset, a DC offset
また、本例のような直接検波回路を備える受信機では、受信周波数に対してオフセットを有する周波数の搬送波を発振する局部発振器３を用いて直交検波された同相成分のデジタル信号と直交成分のデジタル信号を入力し、デジタル信号処理により、位相補正処理部２２が入力される同相成分及び直交成分のデジタル信号から位相偏差を検出して補正し、振幅補正処理部２３が振幅偏差を検出して補正してから、イメージ除去処理部２４が受信信号に含まれるイメージ周波数信号を除去するため、例えば、ハードウエアの負荷や処理の負荷を小さく抑えたまま、アナログ素子に起因する位相偏差及び振幅偏差を補正してイメージ除去比を向上することができる。
Further, in the receiver including the direct detection circuit as in this example, the digital signal of the in-phase component and the digital of the quadrature component that are quadrature-detected using the
また、ＤＣオフセットの除去処理において、時定数（忘却係数で決まる）は変調レートより十分大きいが、長くても１秒程度かそれ以下であるのが好ましく、例えば、電源投入から１秒もしないでＤＣオフセットの除去が完了する。
本例のようなＤＣオフセットの除去と、ＴＤＭＡ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式や、入力レベル変動に関するＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）などとを組み合わせて実施することも可能である。
In the DC offset removal process, the time constant (determined by the forgetting factor) is sufficiently larger than the modulation rate, but is preferably about 1 second or less at the longest. DC offset removal is complete.
It is also possible to combine the DC offset removal as in this example with a Time Division Multiple Access (TDMA) method, an AGC (Automatic Gain Control) related to input level fluctuation, and the like.
また、本例のＤＣオフセットの除去は、例えば、原理的にはコンデンサ結合と処理結果が同様であるとも考えられるが、Ａ／Ｄ変換器の前段でコンデンサ結合が回路的にできないような場合に有効である。また、仮にＡ／Ｄ変換器の前段でコンデンサ結合ができる場合においても、緩やかな変動にはコンデンサ結合で対応することができるが、他の場合に、コンデンサによる時定数とデジタル処理による異なる時定数で対応するようなことも可能であり有効である。 In addition, the removal of the DC offset in this example may be considered that, for example, the capacitor coupling and the processing result are similar in principle, but the capacitor coupling cannot be performed in a circuit at the front stage of the A / D converter. It is valid. In addition, even if the capacitor coupling can be performed at the front stage of the A / D converter, it is possible to cope with the gentle fluctuation by the capacitor coupling. However, in other cases, the time constant by the capacitor and the time constant different from the digital processing are different. It is possible and effective to cope with this.
また、本例のような低ＩＦ方式におけるイメージ除去では、回路上の問題により、ＤＣオフセットがイメージ除去の性能に影響がある場合には、ＤＣオフセット除去を行わない限り性能の劣化が生じる。本例のような低ＩＦ方式におけるＤＣオフセット除去の目的は、一般のダイレクトコンバージョン（ゼロＩＦ）方式で必要となるＤＣオフセット除去の目的とは全く異なる。 Further, in the image removal in the low IF method as in the present example, when the DC offset has an effect on the image removal performance due to a circuit problem, the performance is deteriorated unless the DC offset removal is performed. The purpose of DC offset removal in the low IF method as in this example is completely different from the purpose of DC offset removal required in a general direct conversion (zero IF) method.
また、本例の受信機では、ＤＣオフセット除去処理部２１と位相補正処理部２２と振幅補正処理部２３を別々に構成しているが、例えば、ＤＣ成分を検出して、当該検出結果を用いて位相補正や振幅補正を高精度で行うようなことも可能である。
また、本例の受信機では、例えば、図１２に示されるように、４チャネル（ｃｈ）からなるバンドを一括に扱えるだけの帯域幅をデジタル処理系が有している。この場合、各チャネルに対してアナログの局部発振器を固定周波数に設定し、複素周波数変換処理部のローカル信号を可変にするようなことも可能である。
また、デジタル信号処理は、例えば、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）や、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）などの論理回路を構成することが可能なハードウエア或いは数値演算を行うことが可能なソフトウエアを用いて実現することができる。
また、本例のような受信機は、例えば、ソフトウエア無線に適用することも可能である。
In the receiver of this example, the DC offset
In the receiver of this example, for example, as shown in FIG. 12, the digital processing system has a bandwidth that can handle a band of four channels (ch) at once. In this case, it is also possible to set the analog local oscillator to a fixed frequency for each channel and make the local signal of the complex frequency conversion processing unit variable.
The digital signal processing uses, for example, hardware capable of configuring a logic circuit such as FPGA (Field Programmable Gate Array) or DSP (Digital Signal Processor) or software capable of performing numerical operations. Can be realized.
Moreover, the receiver like this example can also be applied to software radio, for example.
なお、本例の受信機では、局部発振器３や９０度移相器４や乗算器５、６の機能により低域周波数変換手段が構成されており、Ａ／Ｄ変換器９、１０の機能によりアナログデジタル変換手段が構成されており、ＤＣオフセット除去処理部２１の機能により直流オフセット成分除去手段が構成されており、位相補正処理部２２の機能や振幅補正処理部２３の機能により信号補正手段が構成されており、イメージ除去処理部２４の機能によりイメージ信号除去手段が構成されており、復調処理部２５の機能により復調手段が構成されている。また、本例の受信機では、位相補正処理部２２の機能により信号位相補正手段が構成されており、振幅補正処理部２３の機能により信号振幅補正手段が構成されている。
In the receiver of this example, the low-frequency conversion means is constituted by the functions of the
本発明の第２実施例に係る受信機を説明する。
図２には、本例の低ＩＦの直接検波方式の受信機の直接検波回路の構成例を示してある。
本例の受信機は、例えば、デジタル信号処理部４１において振幅補正処理部２３と位相補正処理部２２との順序を入れ替えた点を除いては、図１に示される受信機の構成と同様である。なお、本例では、図１に示される受信機と同様な構成部については、同一の符号を用いて示してある。
本例の受信機では、ＤＣオフセット除去処理部２１によりＤＣオフセットが除去された信号に対して、振幅補正処理部２３により振幅の補正が行われた後に、位相補正処理部２２により位相の補正が行われて、イメージ除去処理部２４での処理が行われる。
ここで、本例では、位相補正処理部２２と振幅補正処理部２３とは各々独立した処理を行うため、順序は任意であってもよい。また、例えば、位相補正処理部２２と振幅補正処理部２３との一方のみを有するような構成とすることも可能である。
A receiver according to a second embodiment of the present invention will be described.
FIG. 2 shows a configuration example of the direct detection circuit of the low IF direct detection system receiver of this example.
The receiver of this example is the same as that of the receiver shown in FIG. 1 except that the order of the amplitude
In the receiver of this example, the amplitude
Here, in this example, since the phase
また、図２には、イメージ除去処理部２４に備えられた複素周波数変換処理部３１の構成例を示してある。
本例の複素周波数変換処理部３１は、イメージを除去するために予め設定されたＳＩＮテーブル５１及びＣＯＳテーブル５２と、同相成分の入力（Ｉ相入力）にＳＩＮテーブル５１の値を乗算する乗算器５３と、同相成分の入力（Ｉ相入力）にＣＯＳテーブル５２の値を乗算する乗算器５４と、直交成分の入力（Ｑ相入力）にＳＩＮテーブル５１の値を乗算する乗算器５５と、直交成分の入力（Ｑ相入力）にＣＯＳテーブル５２の値を乗算する乗算器５６と、乗算器５３からの出力と乗算器５６からの出力とを減算（或いは、逆相で加算）する加算器５７と、乗算器５４からの出力と乗算器５５からの出力とを加算する加算器５８を備えている。
ＳＩＮテーブル５１は、所定のＳＩＮの信号を乗算器５３及び乗算器５５へ出力する。
ＣＯＳテーブル５２は、所定のＣＯＳの信号を乗算器５４及び乗算器５６へ出力する。
FIG. 2 shows a configuration example of the complex frequency
The complex frequency
The SIN table 51 outputs a predetermined SIN signal to the
The COS table 52 outputs a predetermined COS signal to the multiplier 54 and the multiplier 56.
乗算器５３は、位相補正処理部２２から入力された同相成分の信号とＳＩＮテーブル５１から入力された信号（値）とを乗算して、当該乗算結果の信号を加算器５７へ出力する。
乗算器５４は、位相補正処理部２２から入力された同相成分の信号とＣＯＳテーブル５２から入力された信号（値）とを乗算して、当該乗算結果の信号を加算器５８へ出力する。
乗算器５５は、位相補正処理部２２から入力された直交成分の信号とＳＩＮテーブル５１から入力された信号（値）とを乗算して、当該乗算結果の信号を加算器５８へ出力する。
乗算器５６は、位相補正処理部２２から入力された直交成分の信号とＣＯＳテーブル５２から入力された信号（値）とを乗算して、当該乗算結果の信号を加算器５７へ出力する。
加算器５７は、乗算器５３から入力された信号から、乗算器５６から入力された信号を減算（逆相で加算）して、当該減算結果の信号を同相成分の信号として同相成分用のＬＰＦ３２へ出力する。
加算器５８は、乗算器５５から入力された信号と、乗算器５４から入力された信号とを加算して、当該加算結果の信号を直交成分の信号として直交成分用のＬＰＦ３３へ出力する。
このようにして、周波数変換が行われて、イメージが除去される。
The
The multiplier 54 multiplies the in-phase component signal input from the phase
The multiplier 55 multiplies the quadrature component signal input from the phase
The multiplier 56 multiplies the quadrature component signal input from the phase
The
The
In this way, frequency conversion is performed and the image is removed.
ここで、ＳＩＮテーブル５１やＣＯＳテーブル５２に予め設定されている値は、イメージを除去するために行う周波数変換に対応するものであり、後続のＬＰＦ３２、３３の動作によって、最終的にオフセットが取り除かれて、所望の希望波信号が抽出されて、復調処理部２５へ出力される。
また、一般的に搬送波の乗算処理では、搬送周波数が高くなるにつれて、処理負荷が大きくなるため、好ましい態様例として、搬送波の乗算処理部分はＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）を使用して構成し、他の部分はＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）などを使用して構成することができる。
また、ＤＳＰなどを用いて直接検波回路を実現する場合に、例えば、乗算器や加算器や減算器などをソフトウエアにより実現することも可能である。
Here, the values preset in the SIN table 51 and the COS table 52 correspond to the frequency conversion performed to remove the image, and the offset is finally removed by the operation of the subsequent LPFs 32 and 33. Thus, a desired desired wave signal is extracted and output to the
In general, in the multiplication processing of the carrier wave, the processing load increases as the carrier frequency increases. Therefore, as a preferred embodiment, the multiplication processing portion of the carrier wave is configured using an FPGA (Field Programmable Gate Array), Other parts can be configured using a DSP (Digital Signal Processor) or the like.
Further, when a direct detection circuit is realized using a DSP or the like, for example, a multiplier, an adder, a subtractor, or the like can be realized by software.
以上のように、本例の受信機（受信装置）では、次のような構成とした。
すなわち、第１の直流（ＤＣ）オフセット除去処理部２１からの出力である同相信号を振幅（偏差）補正処理部２３の第１の入力とし、第２の直流（ＤＣ）オフセット除去処理部２１からの出力である直交信号を振幅（偏差）補正処理部２３の第２の入力とし、振幅補正処理部２３からの同相信号の出力を位相（偏差）補正処理部２２の第１の入力とし、振幅補正処理部２３からの直交信号の出力を位相（偏差）補正処理部２２の第２の入力とし、位相補正処理部２２からの同相信号の出力を複素周波数変換処理部３１の第１の入力とし、位相補正処理部２２からの直交信号の出力を複素周波数変換処理部３１の第２の入力とする。
As described above, the receiver (receiving device) of this example has the following configuration.
That is, the in-phase signal that is the output from the first direct current (DC) offset
本発明の第３実施例に係る受信機を説明する。
図３には、本例の低ＩＦの直接検波方式の受信機の直接検波回路の構成例を示してある。
本例の受信機は、例えば、デジタル信号処理部５１において振幅補正処理部２３と復調処理部２５との間の構成が異なる点を除いては、図１に示される受信機の構成と同様である。なお、本例では、図１に示される受信機と同様な構成部については、同一の符号を用いて示してある。
具体的には、本例の受信機では、デジタル信号処理部５１において、振幅補正処理部２３と復調処理部２５との間に、イメージ除去処理部６１と、同相成分用のＣＯＳテーブル６２と、同相成分用の乗算器６３と、直交成分用のＳＩＮテーブル６４と、直交成分用の乗算器６５と、同相成分用のＬＰＦ６６と、直交成分用のＬＰＦ６７を備えている。
また、イメージ除去処理部６１は、同相成分用の遅延器７１と、直交成分用のヒルベルトフィルタ７２と、加算器７３を備えている。
A receiver according to a third embodiment of the present invention will be described.
FIG. 3 shows a configuration example of the direct detection circuit of the receiver of the low IF direct detection system of this example.
The receiver of this example is the same as that of the receiver shown in FIG. 1 except that, for example, the digital
Specifically, in the receiver of this example, in the digital
The image
同相成分用の遅延器７１は、ヒルベルトフィルタ７２における処理遅延時間に相当する遅延時間分だけ、振幅補正処理部２３から入力された同相成分の信号を遅延させて加算器７３へ出力する。
直交成分用のヒルベルトフィルタ７２は、振幅補正処理部２３から入力された直交成分用の信号をフィルタリングして加算器７３へ出力する。
加算器７３は、ヒルベルトフィルタ７２によるフィルタリングにより９０度移相された直交成分信号と、遅延器７１により遅延された同相成分信号とを加算して、当該加算結果の信号を２つの乗算器６３、６５へ出力する。
The in-phase
The quadrature
The
ＣＯＳテーブル６２は所定のＣＯＳの信号を出力し、ＳＩＮテーブル６４は所定のＳＩＮの信号を出力する。
同相成分用の乗算器６３は、加算器７３から入力された信号とＣＯＳテーブル６２から入力された信号とを乗算して、当該乗算結果の信号を同相成分用のＬＰＦ６６へ出力する。
直交成分用の乗算器６５は、加算器７３から入力された信号とＳＩＮテーブル６４から入力された信号とを乗算して、当該乗算結果の信号を直交成分用のＬＰＦ６７へ出力する。
同相成分用のＬＰＦ６６は、入力された同相成分の信号をフィルタリングして、復調処理部２５へ出力する。
直交成分用のＬＰＦ６７は、入力された直交成分の信号をフィルタリングして、復調処理部２５へ出力する。
The COS table 62 outputs a predetermined COS signal, and the SIN table 64 outputs a predetermined SIN signal.
The in-
The
The in-
The
本例の受信機では、図１や図２に示される受信機と比べて、複素周波数変換処理の代わりに、ヒルベルト（変換）フィルタによる処理を使用して、イメージ除去処理を行っている。
ヒルベルトフィルタ７２は、ヒルベルト変換処理を行って入力信号を９０度移相させる移相処理を行う有限長インパルス応答（ＦＩＲ：Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタである。
なお、入力デジタル信号を９０度移相させる移相処理を行う構成であれば、ヒルベルトフィルタに限定せず、別の構成であっても構わない。ヒルベルトフィルタを用いたシミュレーション結果では、イメージ除去比が６０ｄＢと大きな効果が得られることが確認されているため、ヒルベルトフィルタを用いることが好適と考えられる。
In the receiver of this example, image removal processing is performed using processing by a Hilbert (conversion) filter instead of complex frequency conversion processing, as compared with the receiver shown in FIG. 1 or FIG.
The
Note that the configuration is not limited to the Hilbert filter as long as the phase shift processing is performed to shift the input digital signal by 90 degrees, and another configuration may be used. In the simulation result using the Hilbert filter, it has been confirmed that a large effect is obtained with an image removal ratio of 60 dB. Therefore, it is considered preferable to use the Hilbert filter.
本例では、ヒルベルトフィルタ７２は、周波数特性が次式で表わせる９０度の移相処理を行う。
Ｈ（ｊ・ω）＝ｅ−ｊπ／２＝−ｊ（０≦ω≦π）
Ｈ（ｊ・ω）＝＋ｊ（π≦ω≦２π）
In this example, the
H (j · ω) = e −jπ / 2 = −j (0 ≦ ω ≦ π)
H (j · ω) = + j (π ≦ ω ≦ 2π)
Ｈ（ｊ・ω）の逆フーリエ変換を行って、フィルタ係数ｈｋを求めると、次式のようになる。
ｈｋ＝０ （ｋは、偶数）
ｈｋ＝２／（ｋπ） （ｋは、奇数）
−∞（マイナス無限大）＜ｋ＜＋∞（プラス無限大）
When the inverse Fourier transform of H (j · ω) is performed to obtain the filter coefficient hk, the following equation is obtained.
hk = 0 (k is an even number)
hk = 2 / (kπ) (k is an odd number)
−∞ (minus infinity) <k <+ ∞ (plus infinity)
実際にヒルベルト変換処理を実現するヒルベルトフィルタ７２では、フィルタのタップ長を有限長で打ち切り、窓関数を伝達関数に掛ける操作を行う。
遅延器７１は、ヒルベルトフィルタ７２と同一の遅延時間を有する遅延処理を行う。
ＬＰＦ６６及びＬＰＦ６７は、図１や図２や図１６や図１７に示される受信機の構成におけるＬＰＦとは機能や性能が異なり、原理的には、不要であり、復調処理部２５の機能に含めることも可能である。
In the
The
The
以上のように、本例の受信機（受信装置）では、イメージ除去を行う複素周波数変換処理部に替えて、ヒルベルトフィルタ７２による処理を用いた。
なお、本例の受信機では、イメージ除去処理部６１の機能によりイメージ信号除去手段が構成されている。
As described above, in the receiver (receiving device) of this example, the processing by the
In the receiver of this example, an image signal removal unit is configured by the function of the image
本発明の第４実施例に係る受信機を説明する。
図４には、本例の低ＩＦの直接検波方式の受信機の直接検波回路の構成例を示してある。
本例の受信機は、例えば、デジタル信号処理部８１において振幅補正処理部２３の後段の構成が異なる点を除いては、図１に示される受信機の構成と同様である。なお、本例では、図１に示される受信機と同様な構成部については、同一の符号を用いて示してある。
本例の受信機では、デジタル信号処理部８１において、振幅補正処理部２３の後段に、イメージ除去処理部９１が備えられている。
イメージ除去処理部９１は、複素係数フィルタ１０１と、複素周波数変換処理部１０２と、同相成分用のＬＰＦ１０３と、直交成分用のＬＰＦ１０４と、復調処理部１０５を備えている。
A receiver according to a fourth embodiment of the present invention will be described.
FIG. 4 shows a configuration example of the direct detection circuit of the receiver of the low IF direct detection system of this example.
The receiver of this example is the same as that of the receiver shown in FIG. 1 except that, for example, the configuration of the subsequent stage of the amplitude
In the receiver of this example, the digital
The image
複素係数フィルタ１０１は、イメージを除去するために予め設定された係数ａを記憶する係数部１１１と、イメージを除去するために予め設定された係数ｂを記憶する係数部１１２と、同相成分入力（Ｉ相入力）に係数ａの値を乗算する乗算器１１３と、同相成分入力（Ｉ相入力）に係数ｂの値を乗算する乗算器１１５と、直交成分入力（Ｑ相入力）に係数ａの値を乗算する乗算器１１４と、直交成分入力（Ｑ相入力）に係数ｂの値を乗算する乗算器１１６と、乗算器１１３からの出力と乗算器１１６からの出力とを減算（或いは、逆相で加算）する加算器１１７と、乗算器１１４からの出力と乗算器１１５からの出力とを加算（或いは、逆相で減算）する加算器１１８を備えている。
The complex coefficient filter 101 includes a coefficient unit 111 that stores a coefficient a set in advance to remove an image, a coefficient unit 112 that stores a coefficient b set in advance to remove an image, and an in-phase component input ( Multiplier 113 for multiplying the I-phase input) by the value of coefficient a, multiplier 115 for multiplying the in-phase component input (I-phase input) by the value of coefficient b, and quadrature component input (Q-phase input) A
本例の受信機では、図１や図２に示される受信機における複素周波数変換処理或いは図３に示される受信機におけるヒルベルトフィルタに替えて、複素係数フィルタ１０１を使用した場合における直接検波（低ＩＦ方式）処理の構成例を示してある。
具体的には、係数部１１１は係数ａを出力し、係数部１１２は係数ｂを出力する。
乗算器１１３は、振幅補正処理部２３から入力された同相成分の信号と係数ａとを乗算して、当該乗算結果の信号を加算器１１７へ出力する。
乗算器１１４は、振幅補正処理部２３から入力された直交成分の信号と係数ａとを乗算して、当該乗算結果の信号を加算器１１８へ出力する。
乗算器１１５は、振幅補正処理部２３から入力された同相成分の信号と係数ｂとを乗算して、当該乗算結果の信号を加算器１１８へ出力する。
乗算器１１６は、振幅補正処理部２３から入力された直交成分の信号と係数ｂとを乗算して、当該乗算結果の信号を加算器１１７へ出力する。
In the receiver of this example, direct detection (low-frequency detection) when the complex coefficient filter 101 is used instead of the complex frequency conversion processing in the receiver shown in FIGS. 1 and 2 or the Hilbert filter in the receiver shown in FIG. A configuration example of the (IF method) processing is shown.
Specifically, the coefficient unit 111 outputs the coefficient a, and the coefficient unit 112 outputs the coefficient b.
The multiplier 113 multiplies the signal of the in-phase component input from the amplitude
The
The multiplier 115 multiplies the signal of the in-phase component input from the amplitude
The multiplier 116 multiplies the orthogonal component signal input from the amplitude
加算器１１７は、乗算器１１３から入力された信号から、乗算器１１６から入力された信号を減算（逆相で加算）し、当該減算結果の信号を複素周波数変換処理部１０２へ出力する。
加算器１１８は、乗算器１１４から入力された信号と、乗算器１１５から入力された信号とを加算し、当該加算結果の信号を複素周波数変換処理部１０２へ出力する。
なお、複素係数フィルタ１０１では、必要に応じて、遅延器が備えられる。
複素周波数変換処理部１０２は複素周波数変換を行い、２つのＬＰＦ１０３、１０４によりフィルタリングして、復調処理部１０５により復調処理を行う。
The
The
The complex coefficient filter 101 is provided with a delay device as necessary.
The complex frequency
このように、本例のイメージ除去処理部９１では、前段の位相補正処理部２２又は振幅補正処理部２３から出力される位相補正及び振幅補正済みの同相（Ｉ相）、直交（Ｑ相）の各信号が４つの乗算器１１３〜１１６に入力され、各々係数ａの値及び係数ｂの値が乗算され、２つの加算器１１７、１１８による処理により複素係数フィルタ処理が行われてイメージが除去される。
また、係数ａや係数ｂとして予め設定される値は、イメージを除去するために行う複素係数フィルタ処理に対応するものであり、後続の複素周波数変換処理部１０２の動作によって、最終的にオフセットが取り除かれて、所望の希望波信号が抽出されて、復調処理部１０５に出力される。
As described above, in the image
The values set in advance as the coefficient a and the coefficient b correspond to the complex coefficient filtering process performed to remove the image, and the offset is finally set by the operation of the subsequent complex frequency
図５には、複素係数フィルタの基本的なブロックの一例を示してある。
本例の複素係数フィルタでは、同相成分の信号Ｉ０（ｎＴ）及び直交成分の信号Ｑ０（ｎＴ）を入力して、同相成分の出力信号Ｉ１（ｎＴ）としては、同相成分の入力信号Ｉ０（ｎＴ）と、同相成分の入力信号Ｉ０（ｎＴ）を遅延させて係数ｘ１を乗算した結果と、直交成分の入力信号Ｑ０（ｎＴ）を遅延させて係数ｘ３を乗算した結果とを加算した結果の信号を出力し、また、直交成分の出力信号Ｑ１（ｎＴ）としては、直交成分の入力信号Ｑ０（ｎＴ）と、直交成分の入力信号Ｑ０（ｎＴ）を遅延させて係数ｘ４を乗算した結果と、同相成分の入力信号Ｉ０（ｎＴ）を遅延させて係数ｘ２を乗算した結果とを加算した結果の信号を出力する。
FIG. 5 shows an example of a basic block of the complex coefficient filter.
In the complex coefficient filter of this example, the in-phase component signal I0 (nT) and the quadrature component signal Q0 (nT) are input, and the in-phase component output signal I1 (nT) is used as the in-phase component input signal I0 (nT). ), The result of delaying the in-phase component input signal I0 (nT) and multiplying by the coefficient x1, and the result of adding the result of delaying the quadrature component input signal Q0 (nT) and multiplying by the coefficient x3 Further, as an output signal Q1 (nT) of the quadrature component, a result of delaying the input signal Q0 (nT) of the quadrature component and the input signal Q0 (nT) of the quadrature component and multiplying by the coefficient x4, A signal obtained by adding the result obtained by delaying the input signal I0 (nT) of the in-phase component and multiplying by the coefficient x2 is output.
図６には、イメージ除去を複素係数フィルタで実現する原理を説明するものとして、フィルタリング特性の一例を示してある。同図のグラフにおいて、横軸は角振動数（ｊ・ω）を示しており、縦軸は電力（振幅）を示している。
デジタル処理による複素係数フィルタは、図６に示されるように、実信号の周波数特性を有するフィルタの周波数応答を周波数軸方向にシフトすることにより得られ、本例では、（＋ωｃ）或いは（−ωｃ）だけシフトすることにより得られる。
例えば、同相入力をｘとして、直交入力をｙとして、複素数の入力信号（ｘ＋ｊｙ）と複素係数フィルタの係数（ａ＋ｊｂ）とを乗算（例えば、畳み込み演算）するものであり、この場合、出力信号は（ｘ＋ｊｙ）＊（ａ＋ｊｂ）＝ａ＊ｘ−ｂ＊ｙ＋ｊ（ａ＊ｙ＋ｂ＊ｘ）となる。ここで、＊は畳み込み演算を表す。
FIG. 6 shows an example of filtering characteristics as an explanation of the principle of realizing image removal with a complex coefficient filter. In the graph of the figure, the horizontal axis indicates angular frequency (j · ω), and the vertical axis indicates power (amplitude).
As shown in FIG. 6, the complex coefficient filter by digital processing is obtained by shifting the frequency response of a filter having a frequency characteristic of a real signal in the frequency axis direction. In this example, (+ ωc) or (−ωc) ).
For example, the in-phase input is x, the quadrature input is y, and the complex input signal (x + jy) is multiplied by the coefficient (a + jb) of the complex coefficient filter (for example, a convolution operation). In this case, the output signal is (X + jy) * (a + jb) = a * x−b * y + j (a * y + b * x). Here, * represents a convolution operation.
以上のように、本例の受信機（受信装置）では、イメージ除去を行う複素周波数変換処理部に替えて、複素係数フィルタ１０１による処理を用いた。
なお、本例の受信機では、イメージ除去処理部９１の機能によりイメージ信号除去手段が構成されており、復調処理部１０５の機能により復調手段が構成されている。
As described above, in the receiver (receiving device) of this example, the processing by the complex coefficient filter 101 is used instead of the complex frequency conversion processing unit that performs image removal.
In the receiver of this example, the image signal removal unit is configured by the function of the image
本発明の第５実施例として、ＤＣオフセット除去処理部の構成例を示す。
本例のＤＣオフセット除去処理部の構成は、例えば、図１〜図４に示されるような受信機に備えられるＤＣオフセット除去処理部２１として用いることが可能である。
図７には、本例のＤＣオフセット除去処理部の構成例を示してある。
本例のＤＣオフセット除去処理部は、同相（Ｉ）成分用ＤＣオフセット除去処理部１２１と、直交（Ｑ）成分用ＤＣオフセット除去処理部１２２から構成されている。
同相成分用ＤＣオフセット除去処理部１２１は、減算器１３１と、平均処理部１３２を備えている。平均処理部１３２は、ＬＰＦ１３３と、積分器１３４と、乗算器１３５を備えている。
直交成分用ＤＣオフセット除去処理部１２２は、減算器１４１と、平均処理部１４２を備えている。平均処理部１４２は、ＬＰＦ１４３と、積分器１４４と、乗算器１４５を備えている。
As a fifth embodiment of the present invention, a configuration example of a DC offset removal processing unit is shown.
The configuration of the DC offset removal processing unit of this example can be used as, for example, the DC offset
FIG. 7 shows a configuration example of the DC offset removal processing unit of this example.
The DC offset removal processing unit of this example includes an in-phase (I) component DC offset
The in-phase component DC offset
The orthogonal component DC offset
同相成分用ＤＣオフセット除去処理部１２１と直交成分用ＤＣオフセット除去処理部１２２とでは、同様な処理が行われる。
同相（Ｉ）入力及び直交（Ｑ）入力は、各々、ＤＣオフセットを検出した出力を用いて減算処理を行う減算器１３１、１４１に入力される。
減算器１３１、１４１からの出力は、ＬＰＦ（低域フィルタ）１３３、１４３に入力された後に、積分器１３４、１４４に入力され、その後、制御ループの係数と積分器１３４、１４４からの出力とが乗算器１３５、１４５により乗算されて、ＤＣオフセット量が検出される。
検出されたＤＣオフセット量が減算器１３１、１４１への入力から減算されて、当該減算結果の信号が出力される。
ここで、減算器１３１、１４１とＬＰＦ１３３、１４３と積分器１３４、１４４と乗算器１３５、１４５は制御ループを構成しており、収束した状態でＤＣオフセット量が除去される。
また、ＬＰＦ１３３、１４３では、デジタル信号処理のサンプリング定理による折り返しによる雑音を除去する処理を行う。
The in-phase component DC offset
The in-phase (I) input and the quadrature (Q) input are respectively input to
The outputs from the
The detected DC offset amount is subtracted from the input to the
Here, the
Further, the
図８には、同相成分用ＤＣオフセット除去処理部１２１の更に具体的な構成例を示してある。なお、本例では、直交成分用ＤＣオフセット除去処理部１２２の構成についても同様である。
本例の同相成分用ＤＣオフセット除去処理部１２１では、ＬＰＦ１３３は、加算器１５１と、遅延器１５２と、乗算器１５３と、乗算器１５４から構成されている。また、積分器１３４は、加算器１６１と、遅延器１６２から構成されている。
FIG. 8 shows a more specific configuration example of the in-phase component DC offset
In the in-phase component DC offset
本例の同相成分用ＤＣオフセット除去処理部１２１により行われる動作の一例を示す。
減算器１３１は、前段の回路（例えば、位相補正処理部２２或いは振幅補正処理部２３）から出力される同相成分の信号を入力するとともに、平均処理部１３２の乗算器１３５から出力される信号を入力し、前段の回路からの入力信号から、乗算器１３５からの入力信号を減算し、当該減算結果の信号をＤＣオフセット除去後の同相成分の信号として出力する。
ＬＰＦ１３３では、減算器１３１からの出力と乗算器１５３からの出力とを加算器１５１により加算し、当該加算結果の信号を遅延器１５２により遅延する。また、遅延器１５２による遅延信号と所定の係数（係数１）とを乗算器１５３により乗算して、当該乗算結果の信号を加算器１５１へ出力する。また、遅延器１５２による遅延信号と所定の係数（係数２）とを乗算器１５４により乗算して、当該乗算結果の信号を積分器１３４へ出力する。
An example of the operation performed by the DC offset
The
In the
積分器１３４では、加算器１６１が、ＬＰＦ１３３の乗算器１５４から入力される信号と、遅延器１６２から入力される信号とを加算し、当該加算結果の信号を遅延器１６２へ出力する。遅延器１６２は、加算器１６１から入力される信号を遅延させて、当該加算器１６１へ出力するとともに、乗算器１３５へ出力する。
乗算器１３５は、積分器１３４の遅延器１６２から入力される信号と所定の係数（係数３）とを乗算して、当該乗算結果の信号をＤＣオフセット量に相当する信号として減算器１３１へ出力する。
ここで、ＬＰＦ１３３による処理における係数１と係数２との関係としては、例えば、（係数１＝１−係数２）とすることが望ましい。
また、乗算器１３５による処理としては、例えば、積分器１３４による処理の前段で行われてもよく、或いは、本例のように後段で行われてもよい。
In the
The
Here, as a relationship between the coefficient 1 and the coefficient 2 in the processing by the
The processing by the
以上のように、本例の受信機（受信装置）に備えられるＤＣオフセット除去処理部１２１、１２２では、次のような処理を行う。
すなわち、ＤＣオフセット除去処理を制御ループにより行う構成において、減算器１３１からの出力信号をＬＰＦ１３３、１４３により低域ろ波処理し、当該ＬＰＦ１３３、１３４からの出力を積分器１３４により積分処理し、当該積分処理の結果をループ定数を乗算する乗算器１３５により乗算処理し、当該乗算処理の結果を減算器１３１により入力信号から減算する。これにより、ＤＣオフセットの除去を行う。
As described above, the DC offset
That is, in the configuration in which the DC offset removal process is performed by the control loop, the output signal from the
なお、本例の受信機では、それぞれの成分の直流オフセット成分除去部に相当する同相成分用ＤＣオフセット除去処理部１２１（直交成分用ＤＣオフセット除去処理部１２２についても同様）において、減算器１３１の機能により第３の減算手段が構成されており、加算器１５１の機能により第１の加算手段が構成されており、遅延器１５２の機能により第１の遅延手段が構成されており、乗算器１５３の機能により第６の乗算手段が構成されており、乗算器１５４の機能により第７の乗算手段が構成されており、加算器１６１の機能により第２の加算手段が構成されており、遅延器１６２の機能により第２の遅延手段が構成されており、乗算器１３５の機能により第８の乗算手段が構成されている。
In the receiver of this example, in the DC offset
本発明の第６実施例として、図１〜図４に示される位相補正処理部２２や振幅補正処理部２３の構成例を示す。
まず、デジタル信号処理部における位相補正処理部２２について説明する。
位相補正処理部２２は、前段の乗算器５、６や９０度移相器４等のアナログ素子でその特性に応じて発生した位相偏差を検出し、検出結果に応じて補正する。
As a sixth embodiment of the present invention, configuration examples of the phase
First, the phase
The phase
図１８には、位相補正処理部２２の原理的な構成例を示してある。
本例の位相補正処理部２２は、原理的には、乗算器３０１と、加算器３０２と、乗算器３０３と、ＬＰＦ３１１と、積分器３１２と、乗算器３１３とから構成されている。ＬＰＦ３１１と積分器３１２と乗算器３１３から制御ループ３０４が構成されている。
乗算器３０３は、位相補正処理部２２に入力されるデジタル信号の同相成分（Ｉ入力）と直交成分（Ｑ入力）とを乗算することにより位相偏差を検出する。
ＬＰＦ３１１及び積分器３１２及び乗算器３１３は、乗算器３０３によって検出された位相偏差を、制御ループ３０４により収束させる。
乗算器３０３及びＬＰＦ３１１及び積分器３１２及び乗算器３１３が、デジタル信号処理部の前段のアナログ素子の特性による位相偏差を検出及び制御する部分である。
FIG. 18 shows a principle configuration example of the phase
In principle, the phase
The
The
The
乗算器３０１は、制御ループ３０４により収束された位相偏差の値を同相成分（Ｉ入力）と乗算する。
加算器３０２は、乗算器３０１で乗算された結果を直交成分（Ｑ入力）から減算して直交出力（Ｑ出力）とする。
乗算器３０１及び加算器３０２が、デジタル信号処理部の前段のアナログ素子の特性による位相偏差を補正する部分である。
The
The
The
本例の位相補正処理部２２により行われる動作原理について説明する。
空中線からの入力信号ｘ（ｔ）＝ｃｏｓ（ωＣ・ｔ＋θ）（ωＣ：希望信号の角周波数）とし、局部発振器３からの出力信号をｃｏｓ（ωＣ’・ｔ）とし、９０度移相器４の位相角を（９０度＋Δφ）とすると、位相補正処理部２２に入力される同相（Ｉ）入力及び直交（Ｑ）入力は、次式のようになる。ここで、同相（Ｉ）入力と直交（Ｑ）入力との間の振幅偏差は０ｄＢとする。
ｃｏｓ（ωＣ・ｔ＋θ）［ｃｏｓ（ωＣ’・ｔ）−ｊｓｉｎ（ωＣ’・ｔ＋Δφ）］＝（１／２）｛ｃｏｓ（ωＣ’−ωＣ）・ｔ＋θ｝−ｊ（１／２）［ｓｉｎ｛（ωＣ’−ωＣ）・ｔ＋θ−Δφ｝］
The operation principle performed by the phase
The input signal x (t) from the antenna = cos (ωC · t + θ) (ωC: angular frequency of the desired signal), the output signal from the
cos (ωC · t + θ) [cos (ωC ′ · t) −jsin (ωC ′ · t + Δφ)] = (1/2) {cos (ωC′−ωC) · t + θ} −j (1/2) [sin { (ΩC′−ωC) · t + θ−Δφ}]
そして、乗算器３０３により同相（Ｉ）入力及び直交（Ｑ）入力の乗算処理が為され、乗算結果は次式のようになる。
Ｉ入力×Ｑ入力＝−（１／４）｛ｃｏｓ（ωＣ’−ωＣ）・ｔ＋θ｝ｓｉｎ｛（ωＣ’−ωＣ）・ｔ＋θ−Δφ｝＝−（１／８）ｓｉｎ（Δφ）
入力信号を（ωＣ’−ωＣ）・ｔ＋θ＝αとおいて、ｃｏｓ（Δφ）を約１とする（ｃｏｓ（Δφ）≒１）と、次式のようになる。
入力信号＝（１／２）（ｃｏｓα）−ｊ（１／２）［ｓｉｎ（Δφ）ｃｏｓ（α）＋ｃｏｓ（Δφ）ｓｉｎ（α）］＝（１／２）（ｃｏｓα）−ｊ（１／２）［ｓｉｎ（Δφ）ｃｏｓ（α）＋ｓｉｎ（α）］
The
I input × Q input = − (1/4) {cos (ωC′−ωC) · t + θ} sin {(ωC′−ωC) · t + θ−Δφ} = − (1/8) sin (Δφ)
When the input signal is (ωC′−ωC) · t + θ = α and cos (Δφ) is about 1 (cos (Δφ) ≈1), the following equation is obtained.
Input signal = (1/2) (cosα) −j (1/2) [sin (Δφ) cos (α) + cos (Δφ) sin (α)] = (1/2) (cosα) −j (1 / 2) [sin (Δφ) cos (α) + sin (α)]
ここで、ｃｏｓ（α）は同相（Ｉ）の入力信号であり、ｓｉｎ（α）は直交（Ｑ）の入力信号であるため、これをそれぞれＩ及びＱとすると、図１８においてＩと検出されたｓｉｎ（Δφ）（係数は１に正規化）を乗算器３０１で乗算し、直交（Ｑ）側の入力信号から加算器３０２で減算し、Ｉ及びＱの入力信号及び出力信号を１に正規化すると出力は次式のようになる。
出力信号＝｛Ｉ｝−ｊ｛Ｉｓｉｎ（Δφ）−Ｉｓｉｎ（Δφ）＋Ｑ｝＝｛Ｉ｝−ｊ｛Ｑ｝
これにより、位相補正処理が行われる。
なお、ＬＰＦ３１１、積分器３１２及び乗算器３１３は制御ループ３０４を構成する要素であり、Ｇｐｐはループ時定数に逆比例する定数であり、乗算器３１３は積分器３１２からの出力とＧｐｐとを乗算した結果を乗算器３０１へ出力する。
Here, cos (α) is an in-phase (I) input signal, and sin (α) is a quadrature (Q) input signal. If these are I and Q, respectively, they are detected as I in FIG. Sin (Δφ) (coefficient is normalized to 1) is multiplied by a
Output signal = {I} −j {Isin (Δφ) −Isin (Δφ) + Q} = {I} −j {Q}
Thereby, a phase correction process is performed.
The
次に、デジタル信号処理部における振幅補正処理部２３について説明する。
振幅補正処理部２３は、デジタル信号処理部の前段の乗算器５、６や９０度移相器４等のアナログ素子において、その特性に応じて発生した振幅偏差を検出し、検出結果に応じて補正する。
図１９には、振幅補正処理部２３の原理的な構成例を示してある。
本例の振幅補正処理部２３は、原理的には、自乗器３２１と、乗算器３２２と、自乗器３２３と、減算器３２４と、ＬＰＦ３３１と、積分器３３２と、乗算器３３３と、加算器３２６とから構成されている。ＬＰＦ３３１と積分器３３２と乗算器３３３から制御ループ３２５が構成されている。
Next, the amplitude
The amplitude
FIG. 19 shows a principle configuration example of the amplitude
In principle, the amplitude
自乗器３２１は、振幅補正処理部２３に入力されるデジタル信号の同相成分（Ｉ入力）を自乗する。
自乗器３２３は、振幅補正処理部２３に入力されるデジタル信号の直交成分（Ｑ入力）を自乗する。
減算器３２４は、自乗器３２１からの同相成分（Ｉ入力）の自乗値と、自乗器３２３からの直交成分（Ｑ入力）の自乗値とを減算することにより振幅偏差を検出する。
ＬＰＦ３３１及び積分器３３２及び乗算器３３３は、減算器３２４によって検出された振幅偏差を、制御ループ３２５により収束させる。
自乗器３２１、３２３及び減算器３２４及びＬＰＦ３３１及び積分器３３２及び乗算器３３３が、デジタル信号処理部の前段のアナログ素子の特性による振幅偏差を検出、制御する部分である。
The squarer 321 squares the in-phase component (I input) of the digital signal input to the amplitude
The squarer 323 squares the quadrature component (Q input) of the digital signal input to the amplitude
The
The
The
加算器３２６は、制御ループ３２５により収束された振幅偏差の値を入力振幅に比例する値（入力振幅比例値）から減算又は加算する。
乗算器３２２は、加算器３２６により求めた振幅偏差に基づく値を直交成分（Ｑ入力）と乗算して直交出力（Ｑ出力）とする。
加算器３２６及び乗算器３２２が、デジタル信号処理部の前段のアナログ素子の特性による振幅偏差を補正する部分である。
The
The
The
本例の振幅補正処理部２３により行われる動作原理について説明する。
同相成分の乗算器（例えば、ミキサ）５の利得をＡ１とし、直交成分の乗算器（例えば、ミキサ）６の利得をＡ２とし、Ａ１／Ａ２＝Δｇとして、空中線からの入力信号ｘ（ｔ）＝ｃｏｓ（ωＣ・ｔ＋θ）がＬＰＦ７及びＬＰＦ８を通過した出力は、次式のようになる。
ｙ（ｔ）＝ｘ（ｔ）［ｃｏｓ（ωＣ’・ｔ）―ｊ（Δｇ）ｓｉｎ（ωＣ’・ｔ＋Δφ）］＝ｃｏｓ（ωＣ・ｔ＋θ）［ｃｏｓ（ωＣ’・ｔ）−ｊ（Δｇ）ｓｉｎ（ωＣ’・ｔ＋Δφ）］＝ｃｏｓ｛（ωＣ’−ωＣ）・ｔ＋θ｝−ｊ［（Δｇ）ｓｉｎ｛（ωＣ’−ωＣ）・ｔ＋Δφ−θ｝］
The operation principle performed by the amplitude
The gain of the in-phase component multiplier (for example, mixer) 5 is A1, the gain of the quadrature component multiplier (for example, mixer) 6 is A2, and A1 / A2 = Δg, and the input signal x (t) from the antenna The output when = cos (ωC · t + θ) passes through the
y (t) = x (t) [cos (ωC ′ · t) −j (Δg) sin (ωC ′ · t + Δφ)] = cos (ωC · t + θ) [cos (ωC ′ · t) −j (Δg) sin (ωC ′ · t + Δφ)] = cos {(ωC′−ωC) · t + θ} −j [(Δg) sin {(ωC′−ωC) · t + Δφ−θ}]
図１９において、前段からの同相入力をＩとし、前段からの直交入力をＱとすると、自乗器３２１からの出力Ｉ２及び自乗器３２３からの出力Ｑ２は各々次式のようになる。
Ｉ２＝（１／２）（１＋ｃｏｓ［２（ωＣ’−ωＣ）・ｔ＋θ］）
Ｑ２＝（Δｇ）２（１／２）（１−ｃｏｓ［２（ωＣ’−ωＣ）・ｔ＋θ＋Δφ］）
ここで、Δｇ＝１＋ΔＡと置き換えると、Δｇ２＝１＋２ΔＡ＋ΔＡ２となり、約（１＋２ΔＡ）となる（つまり、Δｇ２≒１＋２ΔＡ）。
ＬＰＦ３３１でｃｏｓ｛２（ωＣ’−ωＣ）・ｔ＋θ｝の成分が十分に減衰されると、ＬＰＦ３３１からの出力は、Ｑ２−Ｉ２＝（Δｇ）２（１／２）−１／２となり、約ΔＡとなる（つまり、Ｑ２−Ｉ２≒ΔＡ）。ここで、ΔＡ２は、１＞ΔＡであるため、無視する。
In FIG. 19, assuming that the in-phase input from the previous stage is I and the quadrature input from the previous stage is Q, the output I 2 from the squarer 321 and the output Q 2 from the squarer 323 are as shown in the following equations.
I 2 = (1/2) (1 + cos [2 (ωC′−ωC) · t + θ])
Q 2 = (Δg) 2 (1/2) (1-cos [2 (ωC′−ωC) · t + θ + Δφ])
Here, if Δg = 1 + ΔA is substituted, Δg 2 = 1 + 2ΔA + ΔA 2 is obtained , which is approximately (1 + 2ΔA) (that is, Δg 2 ≈1 + 2ΔA).
When the cos {2 (ωC′−ωC) · t + θ} component is sufficiently attenuated by the
ＬＰＦ３３１、積分器３３２及び乗算器３３３は制御ループ３２５を構成する要素であり、Ｇｐはループ時定数に逆比例する定数である。乗算器３３３は、積分器３３２からの出力とＧｐとを乗算した結果を加算器３２６へ出力する。
加算器３２６からの出力（１−ΔＡ）を乗算器３２２によりＱ側の直交入力（１＋ΔＡ）と乗算すると、（１−ΔＡ）（１＋ΔＡ）は１に収束する。ここで、ΔＡ２は、１＞ΔＡであるため、無視する。
また、ここでは、Ｉ２及びＱ２は１に正規化してある。
このようにして、誤差が補償される。
The
When the output (1-ΔA) from the
Here, I 2 and Q 2 are normalized to 1.
In this way, the error is compensated.
次に、図２０には、位相補正処理部２２の具体的な構成例を示してある。
本例の構成では、制御ループ３０４を構成するＬＰＦ３１１の内部が、乗算器３０３からの出力と乗算器３４３からの出力とを加算する加算器３４１と、加算器３４１からの出力を遅延する遅延器３４２と、遅延器３４２からの出力に所定の係数（係数１）を乗算する乗算器３４３と、遅延器３４２からの出力に所定の係数（係数２）を乗算する乗算器３４４とから構成されている。
また、積分器３１２の内部が、ＬＰＦ３１１からの出力と、遅延器３５２からの出力とを加算する加算器３５１と、加算器３５１からの出力を遅延させる遅延器３５２とから構成されている。
Next, FIG. 20 shows a specific configuration example of the phase
In the configuration of this example, the
The
次に、図２１には、振幅補正処理部２３の具体的な構成例を示してある。
本例の構成では、制御ループ３２５を構成するＬＰＦ３３１の内部が、減算器３２４からの出力と乗算器３６３からの出力とを加算する加算器３６１と、加算器３６１からの出力を遅延する遅延器３６２と、遅延器３６２からの出力に所定の係数（係数１）を乗算する乗算器３６３と、遅延器３６２からの出力に所定の係数（係数２）を乗算する乗算器３６４とから構成されている。
また、積分器３３２の内部が、ＬＰＦ３３１からの出力と、遅延器３７２からの出力とを加算する加算器３７１と、加算器３７１からの出力を遅延させる遅延器３７２とから構成されている。
Next, FIG. 21 shows a specific configuration example of the amplitude
In the configuration of this example, the
The
なお、デジタル信号処理部１１、４１、５１、８１は、例えば、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）などの論理回路を構成することができるハードウエアにより構成されてもよく、或いは、数値演算を行うソフトウエアにより構成されてもよい。
The digital
また、本例の受信機の有効性を確認するために、計算機シミュレーションを実施した。シミュレーションの諸元は、最大帯域幅が（１／４）ｆｓであり（ｆｓ：サンプリング周波数）、希望波周波数がｆＬ＋ｆｓ／２４（ｆＬ：局部発振周波数）であり、イメージ波周波数がｆＬ−ｆｓ／１６であり、初期位相偏差が１０度であり、初期振幅偏差が１ｄＢであるとした。
初期位相偏差が１０度であり、初期振幅偏差が１ｄＢであり、補正処理を行わない場合におけるイメージ除去比は約２０ｄＢであったのに対して、補正処理を行った場合には、補正処理により、位相偏差が０．０５度、振幅偏差が０．０１ｄＢ以内に収束しており、約６０ｄＢ以上のイメージ抑圧比が実現することができた。
In addition, a computer simulation was performed to confirm the effectiveness of the receiver of this example. The specifications of the simulation are that the maximum bandwidth is (1/4) fs (fs: sampling frequency), the desired wave frequency is fL + fs / 24 (fL: local oscillation frequency), and the image wave frequency is fL−fs /. 16, the initial phase deviation was 10 degrees, and the initial amplitude deviation was 1 dB.
The initial phase deviation is 10 degrees, the initial amplitude deviation is 1 dB, and the image removal ratio when correction processing is not performed is about 20 dB. When correction processing is performed, The phase deviation is 0.05 degree, the amplitude deviation is converged within 0.01 dB, and an image suppression ratio of about 60 dB or more can be realized.
なお、本例の受信機では、位相補正処理部２２において、乗算器３０１の機能により第１の乗算手段が構成されており、加算器３０２の機能により第１の減算手段が構成されており、乗算器３０３の機能により第２の乗算手段が構成されており、ＬＰＦ３１１の機能により第１の低域通過フィルタ手段が構成されており、積分器３１２の機能により第１の積分手段が構成されており、乗算器３１３の機能により第３の乗算手段が構成されている。
また、本例の受信機では、振幅補正処理部２３において、乗算器３２２の機能により第４の乗算手段が構成されており、自乗器３２１の機能により第１の自乗手段が構成されており、自乗器３２３の機能により第２の自乗手段が構成されており、減算器３２４の機能により第２の減算手段が構成されており、ＬＰＦ３３１の機能により第２の低域通過フィルタ手段が構成されており、積分器３３２の機能により第２の積分手段が構成されており、乗算器３３３の機能により第５の乗算手段が構成されており、加算器３２６の機能により合成手段が構成されている。
In the receiver of this example, in the phase
Further, in the receiver of this example, in the amplitude
以下で、本発明に関する技術例として、（ＤＣオフセット除去処理部を備えずに）位相補正処理部や振幅補正処理部を備えた受信機（本技術例に係る受信機）について説明する。
すなわち、本技術例に係る受信機では、直交復調を行う受信装置等に用いられる直接検波回路を備え、イメージ信号除去比を向上させて、更にハードウエアの負荷や処理の負荷を軽減することを実現する。
本技術例に係る受信機は、乗算器（例えば、ミキサ）や９０度移相器等のアナログ素子に起因して発生する位相誤差や振幅誤差を、デジタル信号処理により補正することにより、ハードウエアの負荷や処理の負荷を小さく抑えたまま、イメージ除去比を向上させることができるものである。
Hereinafter, as a technical example related to the present invention, a receiver (a receiver according to the present technical example) including a phase correction processing unit and an amplitude correction processing unit (without a DC offset removal processing unit) will be described.
That is, the receiver according to the present technology example includes a direct detection circuit used in a receiving device that performs quadrature demodulation, improves the image signal rejection ratio, and further reduces hardware load and processing load. Realize.
The receiver according to the present technology example includes hardware that corrects a phase error and an amplitude error caused by an analog element such as a multiplier (for example, a mixer) or a 90-degree phase shifter by digital signal processing. Thus, the image removal ratio can be improved while keeping the load on the image and the processing load small.
本技術例に係る受信機の構成例を示す。
（１）本技術例に係る受信機では、直交した搬送波信号の局部発振器により基底帯域に変換して復調処理を行う構成において、受信周波数に対するオフセットを有する局部発振周波数で低域に周波数変換する第１の周波数変換部と、周波数変換された受信信号をアナログ信号からデジタル信号に変換するアナログ−デジタル変換部と、デジタル信号に変換された信号に対して位相偏差を補正する位相偏差補正処理部（位相補正処理部）と、位相偏差が補正されたデジタル信号に対してイメージ除去処理を施すイメージ除去部と、イメージ除去された広帯域信号から希望波の帯域信号を抽出する狭帯域帯域制限部と、希望波の帯域信号に対してオフセットを取り除く周波数変換処理を行う第２の周波数変換部とを有することを特徴とする。
このような構成により、ハードウエアの負荷や処理の負荷を小さく抑えたまま、アナログ素子に起因する位相偏差を補正してイメージ除去比を向上させることができる。
The structural example of the receiver which concerns on this technical example is shown.
(1) In the receiver according to the present technology example, in a configuration in which demodulation is performed by converting the orthogonal carrier wave signal into a baseband by a local oscillator, the frequency is converted to a low frequency with a local oscillation frequency having an offset with respect to the reception frequency. 1 frequency converter, an analog-digital converter that converts the frequency-converted received signal from an analog signal to a digital signal, and a phase deviation correction processing unit that corrects the phase deviation of the signal converted into a digital signal ( A phase correction processing unit), an image removal unit that performs image removal processing on the digital signal whose phase deviation is corrected, a narrowband band limiting unit that extracts a band signal of a desired wave from the image-removed wideband signal, And a second frequency conversion unit that performs a frequency conversion process for removing an offset from the band signal of the desired wave.
With such a configuration, it is possible to improve the image rejection ratio by correcting the phase deviation caused by the analog element while keeping the hardware load and processing load small.
（２）本技術例に係る受信機では、直交した搬送波信号の局部発振器により基底帯域に変換して復調処理を行う構成において、受信周波数に対するオフセットを有する局部発振周波数で低域に周波数変換する第１の周波数変換部と、周波数変換された受信信号をアナログ信号からデジタル信号に変換するアナログ−デジタル変換部と、デジタル信号に変換された信号に対して振幅偏差を補正する振幅偏差補正処理部（振幅補正処理部）と、振幅偏差が補正されたデジタル信号に対してイメージ除去処理を施すイメージ除去部と、イメージ除去された広帯域信号から希望波の帯域信号を抽出する狭帯域帯域制限部と、希望波の帯域信号に対してオフセットを取り除く周波数変換処理を行う第２の周波数変換部とを有することを特徴とする。
このような構成により、ハードウエアの負荷や処理の負荷を小さく抑えたまま、アナログ素子に起因する振幅偏差を補正してイメージ除去比を向上させることができる。
(2) In the receiver according to the present technology example, in a configuration in which demodulation is performed by converting the orthogonal carrier wave signal into a baseband by a local oscillator, the frequency is converted to a low frequency with a local oscillation frequency having an offset with respect to the reception frequency. 1 frequency converter, an analog-digital converter that converts the frequency-converted received signal from an analog signal to a digital signal, and an amplitude deviation correction processor that corrects the amplitude deviation for the signal converted to a digital signal ( An amplitude correction processing unit), an image removal unit that performs image removal processing on the digital signal whose amplitude deviation is corrected, a narrowband band limiting unit that extracts a band signal of a desired wave from the image-removed wideband signal, And a second frequency conversion unit that performs a frequency conversion process for removing an offset from the band signal of the desired wave.
With such a configuration, it is possible to improve the image rejection ratio by correcting the amplitude deviation caused by the analog element while keeping the hardware load and processing load small.
（３）本技術例に係る受信機では、直交した搬送波信号の局部発振器により基底帯域に変換して復調処理を行う構成において、受信周波数に対するオフセットを有する局部発振周波数で低域に周波数変換する第１の周波数変換部と、周波数変換された受信信号をアナログ信号からデジタル信号に変換するアナログ−デジタル変換部と、デジタル信号に変換された信号に対して位相偏差を補正する位相偏差補正処理部及び振幅偏差を補正する振幅偏差補正処理部と、位相偏差及び振幅偏差が補正されたデジタル信号に対してイメージ除去処理を施すイメージ除去部と、イメージ除去された広帯域信号から希望波の帯域信号を抽出する狭帯域帯域制限部と、希望波の帯域信号に対してオフセットを取り除く周波数変換処理を行う第２の周波数変換部とを有することを特徴とする。
このような構成により、ハードウエアの負荷や処理の負荷を小さく抑えたまま、アナログ素子に起因する振幅偏差及び位相偏差を補正してイメージ除去比を向上させることができる。
(3) In the receiver according to the present technology example, in the configuration in which demodulation is performed by converting the orthogonal carrier signal into the baseband by the local oscillator, the frequency is converted to a low frequency with a local oscillation frequency having an offset with respect to the reception frequency. 1 frequency conversion unit, an analog-digital conversion unit that converts the frequency-converted received signal from an analog signal to a digital signal, a phase deviation correction processing unit that corrects a phase deviation with respect to the signal converted into the digital signal, and An amplitude deviation correction processing unit that corrects the amplitude deviation, an image removal unit that performs image removal processing on the digital signal whose phase deviation and amplitude deviation have been corrected, and a band signal of a desired wave are extracted from the image-removed wideband signal And a second frequency conversion for performing a frequency conversion process for removing an offset from the desired signal band signal. Characterized in that it has and.
With such a configuration, it is possible to improve the image rejection ratio by correcting the amplitude deviation and the phase deviation caused by the analog element while keeping the hardware load and the processing load small.
（４）本技術例に係る受信機では、上記のような構成において、位相偏差補正処理部が、入力されるデジタル信号の同相成分及び直交成分を乗算することにより位相偏差を検出し、検出した位相偏差を同相成分と乗算して、乗算した結果を直交成分から減算して直交出力とすることを特徴とする。
これにより、簡単な構成及び簡単な処理によって、ハードウエアの負荷や処理の負荷を小さく抑えたまま、アナログ素子に起因する位相偏差を補正してイメージ除去比を向上させることができる。
(4) In the receiver according to the present technology example, in the configuration as described above, the phase deviation correction processing unit detects and detects the phase deviation by multiplying the in-phase component and the quadrature component of the input digital signal. The phase deviation is multiplied by the in-phase component, and the multiplication result is subtracted from the quadrature component to obtain a quadrature output.
Thus, with a simple configuration and simple processing, it is possible to improve the image rejection ratio by correcting the phase deviation caused by the analog element while keeping the hardware load and processing load small.
（５）本技術例に係る受信機では、振幅偏差補正処理部が、入力されるデジタル信号の同相成分の自乗値と直交成分の自乗値との差の値により振幅偏差を算出し、振幅偏差の値を入力振幅に比例する値から減算又は加算した値を直交成分と乗算して直交出力とすることを特徴とする。
これにより、簡単な構成及び簡単な処理によって、ハードウエアの負荷や処理の負荷を小さく抑えたまま、アナログ素子に起因する振幅偏差を補正してイメージ除去比を向上させることができる。
(5) In the receiver according to this technical example, the amplitude deviation correction processing unit calculates the amplitude deviation based on the difference between the square value of the in-phase component and the square value of the quadrature component of the input digital signal, and the amplitude deviation The value obtained by subtracting or adding the value from the value proportional to the input amplitude is multiplied by the orthogonal component to obtain an orthogonal output.
Thus, with a simple configuration and simple processing, it is possible to improve the image rejection ratio by correcting the amplitude deviation caused by the analog element while keeping the hardware load and processing load small.
図１に示した受信機に付した符号、図１８に示した位相補正処理部２２に付した符号、及び図１９に示した振幅補正処理部２３に付した符号を用いて、本技術例に係る受信機により得られる効果の具体例を示す。
本技術例に係る受信機における低ＩＦ方式の直接検波回路では、デジタル信号処理部１１内でイメージ除去処理を行う前に、位相補正処理部２２において、乗算器５、６や９０度移相器４等のアナログ処理用素子に起因する位相偏差（誤差）を検出して補正するため、ハードウエア構成及び処理の負荷を増大することなく位相偏差（誤差）を取り除くことができ、後段のイメージ除去処理におけるイメージ除去比を向上させることができる。
本技術例に係る受信機における低ＩＦ方式の直接検波回路では、デジタル信号処理部１１内でイメージ除去処理を行う前に、振幅補正処理部２３において、乗算器５、６や９０度移相器４等のアナログ処理用素子に起因する振幅偏差（誤差）を検出して補正するため、ハードウエア構成及び処理の負荷を増大することなく振幅偏差（誤差）を取り除くことができ、後段のイメージ除去処理におけるイメージ除去比を向上させることができる。
Using the reference numerals attached to the receiver shown in FIG. 1, the reference numerals attached to the phase
In the low-IF direct detection circuit in the receiver according to the present technology example, before performing the image removal processing in the digital signal processing unit 11, the phase
In the low IF type direct detection circuit in the receiver according to the present technology example, before the image removal processing is performed in the digital signal processing unit 11, the amplitude
また、本技術例に係る受信機における低ＩＦ方式の直接検波回路では、デジタル信号処理部１１内でイメージ除去処理を行う前に、位相補正処理部２２及び振幅補正処理部２３において、乗算器４、５や９０度移相器４等のアナログ処理用素子に起因する位相偏差（誤差）及び振幅偏差（誤差）を検出して補正するため、ハードウエア構成及び処理の負荷を増大することなく位相偏差（誤差）及び振幅偏差（誤差）を取り除くことができ、後段のイメージ除去処理におけるイメージ除去比を向上させることができる。
具体的には、従来のアナログ処理及びデジタル処理では得られなかった６０ｄＢ程度のイメージ除去が可能となる。
Further, in the low-IF direct detection circuit in the receiver according to the present technology example, the
Specifically, it is possible to remove an image of about 60 dB that could not be obtained by conventional analog processing and digital processing.
また、本技術例に係る受信機における低ＩＦ方式の直接検波回路によると、デジタル信号処理部１１内の位相補正処理部２２では、乗算器３０３が入力されるデジタル信号の同相成分（Ｉ入力）及び直交成分（Ｑ入力）とを乗算して前段の乗算器５、６や９０度移相器４等のアナログ素子でその特性に応じて発生した位相偏差を検出し、ＬＰＦ３１１及び積分器３１２及び乗算器３１３によって、制御ループ３０４で位相偏差の検出結果を収束させ、乗算器３０１で収束された検出結果を同相成分（Ｉ入力）に乗算し、加算器３０２で乗算結果を直交成分（Ｑ入力）から減算して補正し、直交成分（Ｑ）の出力とするため、簡単な構成及び簡単な処理の組み合わせによって、アナログ素子で発生した位相偏差を補正することができ、ハードウエア構成及び処理の負荷を増大することなく位相偏差（誤差）を取り除くことができ、後段のイメージ除去処理におけるイメージ除去比を向上させることができる。
Further, according to the low-IF direct detection circuit in the receiver according to the present technology example, the phase
また、本技術例に係る受信機における低ＩＦ方式の直接検波回路によると、デジタル信号処理部１１内の振幅補正処理部２３では、自乗器３２１が入力されるデジタル信号の同相成分（Ｉ入力）を自乗し、自乗器３２３が直交成分（Ｑ入力）を自乗し、減算器３２４が両自乗結果を減算して前段の乗算器５、６や９０度移相器４等のアナログ素子でその特性に応じて発生した振幅偏差を検出し、ＬＰＦ３３１及び積分器３３２及び乗算器３３３によって、制御ループ３２５で振幅偏差の検出結果を収束させ、加算器３２６で収束された検出結果を入力振幅に比例する値から減算又は加算し、乗算器３２２で加算器３２６により求めた振幅偏差に基づく値を直交成分（Ｑ入力）と乗算して直交成分（Ｑ）出力とするため、簡単な構成及び簡単な処理の組み合わせによって、アナログ素子で発生した振幅偏差を補正することができ、デジタル信号処理により行うために、ハードウエア構成及び処理の負荷を増大することなく振幅偏差（誤差）を取り除くことができ、後段のイメージ除去処理におけるイメージ除去比を向上させることができる。
Further, according to the low-IF direct detection circuit in the receiver according to the present technology example, in the amplitude
このように、本技術例に係る受信機では、従来の低ＩＦ方式の受信機においてデジタル信号処理によりイメージ除去を行う場合に、主としてミキサや９０度移相器等のアナログ処理用素子に起因する位相偏差（誤差）や振幅偏差（誤差）によりイメージ抑圧が十分ではないという欠点を改善することができる。本技術例に係る受信機では、デジタル信号処理部の内部で、イメージ除去処理の前に、位相補正処理部２２による位相偏差補正、或いは、振幅補正処理部２３による振幅偏差補正、或いは、その両方を行い、アナログ処理用素子に起因する位相偏差や振幅偏差を補正してからイメージ除去処理を施すため、デジタル信号処理により行うためにハードウエアの負荷を増大することなく、また、処理の負荷を増大することなく、且つ、イメージ除去比を向上させることができる。
As described above, in the receiver according to the present technology example, when image removal is performed by digital signal processing in a conventional low-IF receiver, it is mainly caused by analog processing elements such as a mixer and a 90-degree phase shifter. The disadvantage that image suppression is not sufficient due to phase deviation (error) and amplitude deviation (error) can be improved. In the receiver according to the present technology example, the phase deviation correction by the phase
以上のように、本技術例に係る受信機におけるデジタル信号処理部では、受信周波数に対してオフセットを有する周波数の搬送波を発振する局部発振器を用いて直交検波された同相成分のデジタル信号と直交成分のデジタル信号を入力し、デジタル信号処理により、位相偏差補正処理部（位相補正処理部）が入力される同相成分及び直交成分のデジタル信号から位相偏差を検出して補正してから、イメージ除去部が受信信号に含まれるイメージ周波数信号を除去する構成であるため、ハードウエアの負荷や処理の負荷を小さく抑えたまま、アナログ素子に起因する位相偏差を補正してイメージ除去比を向上させることができる。 As described above, in the digital signal processing unit in the receiver according to the present technology example, the digital signal and the quadrature component of the in-phase component that are quadrature-detected using the local oscillator that oscillates the carrier wave having the frequency offset from the reception frequency. After the digital signal is input and the digital signal processing is performed, the phase deviation correction processing unit (phase correction processing unit) detects and corrects the phase deviation from the input in-phase component and quadrature component digital signal, and then the image removal unit Since it is a configuration that removes the image frequency signal contained in the received signal, it is possible to improve the image rejection ratio by correcting the phase deviation caused by analog elements while keeping the hardware load and processing load small. it can.
また、本技術例に係る受信機におけるデジタル信号処理部では、受信周波数に対してオフセットを有する周波数の搬送波を発振する局部発振器を用いて直交検波された同相成分のデジタル信号と直交成分のデジタル信号を入力し、デジタル信号処理により、振幅偏差補正処理部（振幅補正処理部）が入力される同相成分及び直交成分のデジタル信号から振幅偏差を検出して補正してから、イメージ除去部が受信信号に含まれるイメージ周波数信号を除去する構成であるため、ハードウエアの負荷や処理の負荷を小さく抑えたまま、アナログ素子に起因する振幅偏差を補正してイメージ除去比を向上させることができる。 In addition, in the digital signal processing unit in the receiver according to the present technology example, the in-phase component digital signal and the quadrature component digital signal that are quadrature-detected using a local oscillator that oscillates a carrier wave having a frequency offset from the reception frequency. Is input and the amplitude deviation correction processing unit (amplitude correction processing unit) detects and corrects the amplitude deviation from the input in-phase component and quadrature component digital signals, and then the image removal unit receives the received signal. Therefore, the image rejection ratio can be improved by correcting the amplitude deviation caused by the analog element while keeping the hardware load and the processing load small.
また、本技術例に係る受信機におけるデジタル信号処理部では、デジタル信号に対して、位相偏差を補正する位相偏差補正処理部と振幅偏差を補正する振幅偏差補正処理部とを設け、イメージ除去部が位相偏差及び振幅偏差が補正されたデジタル信号に対してイメージ除去処理を施す低ＩＦ方式を用いることにより、ハードウエアの負荷や処理の負荷を小さく抑えたまま、アナログ素子に起因する位相偏差及び振幅偏差を補正してイメージ除去比を向上させることができる。 The digital signal processing unit in the receiver according to the present technology example includes a phase deviation correction processing unit that corrects a phase deviation and an amplitude deviation correction processing unit that corrects the amplitude deviation with respect to the digital signal, and an image removal unit. However, by using a low-IF method that performs image removal processing on digital signals whose phase deviation and amplitude deviation have been corrected, the phase deviation caused by analog elements can be reduced while keeping the hardware load and processing load small. The image deviation ratio can be improved by correcting the amplitude deviation.
また、本技術例に係る受信機におけるデジタル信号処理部では、位相偏差補正処理部が、入力されるデジタル信号の同相成分及び直交成分を乗算することにより位相偏差を検出し、検出した位相偏差を同相成分と乗算して、乗算した結果を直交成分から減算して直交出力とする構成であるため、簡単な構成及び簡単な処理によって、ハードウエアの負荷や処理の負荷を小さく抑えたまま、アナログ素子に起因する位相偏差を補正してイメージ除去比を向上させることができる。 Further, in the digital signal processing unit in the receiver according to the present technology example, the phase deviation correction processing unit detects the phase deviation by multiplying the in-phase component and the quadrature component of the input digital signal, and detects the detected phase deviation. Multiplies the in-phase component and subtracts the multiplication result from the quadrature component to produce a quadrature output. Therefore, with a simple configuration and simple processing, the hardware load and processing load are kept small while keeping analog load low. The image deviation ratio can be improved by correcting the phase deviation caused by the element.
また、本技術例に係る受信機におけるデジタル信号処理部では、振幅偏差補正処理部が、入力されるデジタル信号の同相成分の自乗値と直交成分の自乗値との差の値により振幅偏差を算出し、振幅偏差の値を入力振幅に比例する値から減算又は加算した値を直交成分と乗算して直交出力とする構成であるため、簡単な構成及び簡単な処理によって、ハードウエアの負荷や処理の負荷を小さく抑えたまま、アナログ素子に起因する振幅偏差を補正してイメージ除去比を向上させることができる。 In the digital signal processing unit in the receiver according to the present technology example, the amplitude deviation correction processing unit calculates the amplitude deviation based on the difference between the square value of the in-phase component and the square value of the quadrature component of the input digital signal. In addition, since the amplitude deviation value is subtracted or added from the value proportional to the input amplitude and multiplied by the quadrature component to obtain the quadrature output, the hardware load and processing can be performed with a simple configuration and simple processing. The image rejection ratio can be improved by correcting the amplitude deviation caused by the analog element while keeping the load of the image element small.
ここで、本発明に係る受信機などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々な装置やシステムとして提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係る受信機などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー（登録商標）ディスクやＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）−ＲＯＭ等のコンピュータにより読み取り可能な記録媒体や当該プログラム（自体）として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
Here, the configuration of the receiver or the like according to the present invention is not necessarily limited to the configuration described above, and various configurations may be used. The present invention can also be provided as, for example, a method or method for executing the processing according to the present invention, a program for realizing such a method or method, or a recording medium for recording the program. It is also possible to provide various devices and systems.
The application field of the present invention is not necessarily limited to the above-described fields, and the present invention can be applied to various fields.
Further, as various processes performed in the receiver or the like according to the present invention, for example, control is performed by executing a control program stored in a ROM (Read Only Memory) in a hardware resource including a processor, a memory, and the like. For example, each functional unit for executing the processing may be configured as an independent hardware circuit.
The present invention can also be understood as a computer-readable recording medium such as a floppy (registered trademark) disk or a CD (Compact Disc) -ROM storing the control program, and the program (itself). The processing according to the present invention can be performed by inputting the program from the recording medium to the computer and causing the processor to execute the program.
１、１７２、２１１・・ＢＰＦ（帯域ろ波器）、 ２、１７３、２１２・・増幅器、 ３、１７４、２１３・・局部発振器、 ４、１７５、２１４・・９０度移相器、 ５、６、５３〜５６、６３、６５、１１３〜１１６、１３５、１４５、１５３、１５４、１７６、１７７、２１５、２１６、２６３〜２６６、３０１、３０３、３１３、３２２、３３３、３４３、３４４、３６３、３６４・・乗算器、 ７、８、３２、３３、６６、６７、１０３、１０４、１３３、１４３、１７８、１７９、２１７、２１８、２５２、２５３、２９２、２９３、３１１、３３１・・ＬＰＦ（低域ろ波器）、 ９、１０、１８０、１８１、２１９、２２０・・Ａ／Ｄ変換器、 １１、４１、５１、８１、２２１、２４１、２７１・・デジタル信号処理部、 ２１、１２１、１２２・・ＤＣオフセット除去処理部、 ２２、２８１・・位相補正処理部、 ２３、２８２・・振幅補正処理部、 ２４、６１、９１、２０１、２３１、２８３・・イメージ除去処理部、 ２５、１０５、２３３、２５４、２８４・・復調処理部、 ３１、１０２、２５１、２９１・・複素周波数変換処理部、 ５１、６４、２６１・・ＳＩＮテーブル、 ５２、６２、２６２・・ＣＯＳテーブル、 ５７、５８、７３、１１７、１１８、１５１、１６１、２６７、２６８、３０２、３２６、３４１、３５１、３６１、３７１・・加算器、 ７１、１５２、１６２、３４２、３５２、３６２、３７２・・遅延器、 ７２・・ヒルベルトフィルタ、 １０１・・複素係数フィルタ、 １１１、１１２・・係数部、 １３１、１４１、３２４・・減算器、 １３２、１４２・・平均処理部、 １３４、１４４、３１２、３３２・・積分器、 １７１・・空中線（アンテナ）、 １８２・・ベースバンド復調部、 １９１、２３２・・周波数変換処理部、 ３０４、３２５・・制御ループ、 ３２１、３２３・・自乗器、
1, 172, 211... BPF (bandpass filter), 2, 173, 212... Amplifier, 3, 174, 213 .. Local oscillator, 4, 175, 214... 90 degree phase shifter, 5, 6 53-56, 63, 65, 113-116, 135, 145, 153, 154, 176, 177, 215, 216, 263-266, 301, 303, 313, 322, 333, 343, 344, 363, 364 ..
Claims (3)
受信周波数に対してオフセットを有する周波数の信号と受信信号とを乗算して、当該受信信号を低域へ周波数変換する低域周波数変換手段と、
前記低域周波数変換手段により周波数変換された受信信号をアナログ信号からデジタル信号へ変換するアナログデジタル変換手段と、
前記アナログデジタル変換手段によりデジタル信号に変換された受信信号から直流オフセット成分を除去する直流オフセット成分除去手段と、
前記直流オフセット成分除去手段により直流オフセット成分が除去された受信信号に対して位相と振幅との一方又は両方を補正する信号補正手段と、
前記信号補正手段により補正された受信信号からイメージ信号を除去するイメージ信号除去手段と、
前記イメージ信号除去手段によりイメージ信号が除去された受信信号を復調する復調手段と、
を備えたことを特徴とする受信機。 In the receiver that demodulates the received signal,
A low frequency conversion means for multiplying a frequency signal having an offset with respect to the reception frequency by the reception signal and converting the frequency of the reception signal to a low frequency;
Analog-digital conversion means for converting the received signal frequency-converted by the low-frequency conversion means from an analog signal to a digital signal;
DC offset component removing means for removing a DC offset component from the received signal converted into a digital signal by the analog-digital converting means;
Signal correction means for correcting one or both of the phase and amplitude with respect to the received signal from which the DC offset component has been removed by the DC offset component removing means;
Image signal removing means for removing an image signal from the received signal corrected by the signal correcting means;
Demodulation means for demodulating the received signal from which the image signal has been removed by the image signal removal means;
A receiver comprising:
受信信号は、同相成分と直交成分から構成されており、
前記信号補正手段は、受信信号の位相を補正する信号位相補正手段と、受信信号の振幅を補正する信号振幅補正手段を用いて構成されており、
前記信号位相補正手段は、入力信号の同相成分と直交成分を用いて位相偏差を検出して、当該検出した位相偏差を補正した信号の同相成分と直交成分を出力し、
前記信号振幅補正手段は、入力信号の同相成分と直交成分を用いて振幅偏差を検出して、当該検出した振幅偏差を補正した信号の同相成分と直交成分を出力し、
前記直流オフセット成分除去手段は、受信信号の同相成分と直交成分とのそれぞれに対して直流オフセット成分除去部を有し、
それぞれの成分の前記直流オフセット成分除去部は、入力成分を用いて直流オフセット成分を検出して、当該検出した直流オフセット成分を補正した成分を出力する、
ことを特徴とする受信機。 The receiver of claim 1,
The received signal is composed of in-phase and quadrature components,
The signal correcting means is configured using a signal phase correcting means for correcting the phase of the received signal and a signal amplitude correcting means for correcting the amplitude of the received signal,
The signal phase correction means detects the phase deviation using the in-phase component and the quadrature component of the input signal, and outputs the in-phase component and the quadrature component of the signal corrected for the detected phase deviation,
The signal amplitude correction means detects an amplitude deviation using the in-phase component and the quadrature component of the input signal, and outputs the in-phase component and the quadrature component of the signal corrected for the detected amplitude deviation,
The DC offset component removing unit has a DC offset component removing unit for each of the in-phase component and the quadrature component of the received signal,
The DC offset component removing unit of each component detects a DC offset component using an input component, and outputs a component obtained by correcting the detected DC offset component.
A receiver characterized by that.
前記信号位相補正手段は、第１の乗算手段と、第１の減算手段と、第２の乗算手段と、第１の低域通過フィルタ手段と、第１の積分手段と、第３の乗算手段から構成されており、前記第１の乗算手段は入力信号の同相成分と前記第３の乗算手段からの出力とを乗算して当該乗算結果を出力し、前記第１の減算手段は入力信号の直交成分から前記第１の乗算手段からの出力を減算して当該減算結果を出力し、前記第２の乗算手段は受信信号の同相成分と前記第１の減算手段からの出力とを乗算して当該乗算結果を出力し、前記第１の低域通過フィルタ手段は前記第２の乗算手段からの出力を低域通過特性でフィルタリングして出力し、前記第１の積分手段は前記第１の低域通過フィルタ手段からの出力を積分して当該積分結果を出力し、前記第３の乗算手段は前記第１の積分手段からの出力と所定値とを乗算して当該乗算結果を出力し、前記入力信号の同相成分を同相成分として出力するとともに前記第１の減算手段からの出力を直交成分として出力し、
前記信号振幅補正手段は、第４の乗算手段と、第１の自乗手段と、第２の自乗手段と、第２の減算手段と、第２の低域通過フィルタ手段と、第２の積分手段と、第５の乗算手段と、合成手段から構成されており、前記第４の乗算手段は入力信号の直交成分と前記合成手段からの出力とを乗算して当該乗算結果を出力し、前記第１の自乗手段は入力信号の同相成分を自乗して当該自乗結果を出力し、前記第２の自乗手段は前記第４の乗算手段からの出力を自乗して当該自乗結果を出力し、前記第２の減算手段は前記第１の自乗手段からの出力と前記第２の自乗手段からの出力とで減算し、前記第２の低域通過フィルタ手段は前記第２の減算手段からの出力を低域通過特性でフィルタリングして出力し、前記第２の積分手段は前記第２の低域通過フィルタ手段からの出力を積分して当該積分結果を出力し、前記第５の乗算手段は前記第２の積分手段からの出力と所定値とを乗算して当該乗算結果を出力し、前記合成手段は前記第５の乗算手段からの出力と所定値とを合成して当該合成結果を出力し、前記入力信号の同相成分を同相成分として出力するとともに前記第４の乗算手段からの出力を直交成分として出力し、
それぞれの成分の前記直流オフセット成分除去部は、第３の減算手段と、第１の加算手段と、第１の遅延手段と、第６の乗算手段と、第７の乗算手段と、第２の加算手段と、第２の遅延手段と、第８の乗算手段から構成されており、前記第３の減算手段は入力成分から前記第８の乗算手段からの出力を減算して当該減算結果を出力し、前記第１の加算手段は前記第３の減算手段からの出力と前記第６の乗算手段からの出力とを加算して当該加算結果を出力し、前記第１の遅延手段は前記第１の加算手段からの出力を遅延させて出力し、前記第６の乗算手段は前記第１の遅延手段からの出力と第１の係数とを乗算して当該乗算結果を出力し、前記第７の乗算手段は前記第１の遅延手段からの出力と第２の係数とを乗算して当該乗算結果を出力し、前記第２の加算手段は前記第７の乗算手段からの出力と前記第２の遅延手段からの出力とを加算して当該加算結果を出力し、前記第２の遅延手段は前記第２の加算手段からの出力を遅延させて出力し、前記第８の乗算手段は前記第２の遅延手段からの出力と第３の係数とを乗算して当該乗算結果を出力し、前記第３の減算手段からの出力を出力成分として出力する、
ことを特徴とする受信機。 The receiver according to claim 2, wherein
The signal phase correction means includes a first multiplication means, a first subtraction means, a second multiplication means, a first low-pass filter means, a first integration means, and a third multiplication means. The first multiplying unit multiplies the in-phase component of the input signal by the output from the third multiplying unit and outputs the multiplication result, and the first subtracting unit outputs the input signal. The output from the first multiplication means is subtracted from the quadrature component to output the subtraction result, and the second multiplication means multiplies the in-phase component of the received signal by the output from the first subtraction means. The multiplication result is output, the first low-pass filter means filters the output from the second multiplication means with a low-pass characteristic, and the first integration means outputs the first low-pass filter. Integrating the output from the bandpass filter means and outputting the integration result, The multiplication means multiplies the output from the first integration means by a predetermined value and outputs the multiplication result, and outputs the in-phase component of the input signal as an in-phase component and the output from the first subtraction means Is output as an orthogonal component,
The signal amplitude correction means includes a fourth multiplication means, a first square means, a second square means, a second subtraction means, a second low-pass filter means, and a second integration means. And a fifth multiplication means and a synthesis means, wherein the fourth multiplication means multiplies the orthogonal component of the input signal by the output from the synthesis means and outputs the multiplication result, The first square means squares the in-phase component of the input signal and outputs the square result. The second square means squares the output from the fourth multiplier means and outputs the square result. The subtracting means 2 subtracts the output from the first square means and the output from the second square means, and the second low-pass filter means lowers the output from the second subtracting means. Filtering with a band pass characteristic and outputting, the second integration means is the second low pass The output from the filter means is integrated to output the integration result, and the fifth multiplication means multiplies the output from the second integration means by a predetermined value to output the multiplication result, and the synthesis means Combines the output from the fifth multiplier and a predetermined value and outputs the combined result, outputs the in-phase component of the input signal as an in-phase component, and outputs the output from the fourth multiplier as a quadrature component Output as
The DC offset component removing unit for each component includes a third subtracting unit, a first adding unit, a first delay unit, a sixth multiplying unit, a seventh multiplying unit, It comprises an adding means, a second delay means, and an eighth multiplying means. The third subtracting means subtracts the output from the eighth multiplying means from the input component and outputs the subtraction result. The first adding means adds the output from the third subtracting means and the output from the sixth multiplying means and outputs the addition result, and the first delay means is the first delay means. The sixth multiplication means multiplies the output from the first delay means by the first coefficient and outputs the multiplication result, and outputs the multiplication result. The multiplication means multiplies the output from the first delay means by the second coefficient and outputs the multiplication result. The second adding means adds the output from the seventh multiplying means and the output from the second delaying means and outputs the addition result, and the second delaying means outputs the second addition. The output from the means is delayed and output, and the eighth multiplication means multiplies the output from the second delay means by the third coefficient to output the multiplication result, and the third subtraction means Output as output component,
A receiver characterized by that.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004278750A JP4549145B2 (en) | 2004-09-27 | 2004-09-27 | Receiving machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004278750A JP4549145B2 (en) | 2004-09-27 | 2004-09-27 | Receiving machine |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006094252A true JP2006094252A (en) | 2006-04-06 |
| JP4549145B2 JP4549145B2 (en) | 2010-09-22 |
Family
ID=36234781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004278750A Expired - Fee Related JP4549145B2 (en) | 2004-09-27 | 2004-09-27 | Receiving machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4549145B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008047776A1 (en) * | 2006-10-16 | 2008-04-24 | Nec Corporation | Reception method and reception device |
| WO2011114393A1 (en) * | 2010-03-19 | 2011-09-22 | パナソニック株式会社 | Complex signal processing circuit, receiver circuit, and signal reproducing apparatus |
| US8831153B2 (en) | 2012-03-19 | 2014-09-09 | Kabushiki Kaisha Toshiba | Quadrature error compensating circuit |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101687570B1 (en) * | 2016-07-29 | 2016-12-19 | 아스텔 주식회사 | Offset cancellation apparatus using if amplifier and integrator |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000049879A (en) * | 1998-05-29 | 2000-02-18 | Matsushita Electric Ind Co Ltd | Receiver, transmitter-receiver and its method |
| JP2003283255A (en) * | 2002-03-25 | 2003-10-03 | Hitachi Kokusai Electric Inc | Direct detection circuit |
| JP2004112384A (en) * | 2002-09-19 | 2004-04-08 | Nippon Telegr & Teleph Corp <Ntt> | Quadrature demodulation error compensating method and circuit thereof |
| JP2004266416A (en) * | 2003-02-28 | 2004-09-24 | Hitachi Kokusai Electric Inc | Receiver |
| JP2006506900A (en) * | 2002-11-15 | 2006-02-23 | インターディジタル テクノロジー コーポレイション | Relaxed specifications through compensation for analog radio component failures |
-
2004
- 2004-09-27 JP JP2004278750A patent/JP4549145B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000049879A (en) * | 1998-05-29 | 2000-02-18 | Matsushita Electric Ind Co Ltd | Receiver, transmitter-receiver and its method |
| JP2003283255A (en) * | 2002-03-25 | 2003-10-03 | Hitachi Kokusai Electric Inc | Direct detection circuit |
| JP2004112384A (en) * | 2002-09-19 | 2004-04-08 | Nippon Telegr & Teleph Corp <Ntt> | Quadrature demodulation error compensating method and circuit thereof |
| JP2006506900A (en) * | 2002-11-15 | 2006-02-23 | インターディジタル テクノロジー コーポレイション | Relaxed specifications through compensation for analog radio component failures |
| JP2004266416A (en) * | 2003-02-28 | 2004-09-24 | Hitachi Kokusai Electric Inc | Receiver |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008047776A1 (en) * | 2006-10-16 | 2008-04-24 | Nec Corporation | Reception method and reception device |
| JPWO2008047776A1 (en) * | 2006-10-16 | 2010-02-25 | 日本電気株式会社 | Receiving method and receiving apparatus |
| JP5278678B2 (en) * | 2006-10-16 | 2013-09-04 | 日本電気株式会社 | Receiving method and receiving apparatus |
| US8619744B2 (en) | 2006-10-16 | 2013-12-31 | Nec Corporation | Reception method and receiver |
| WO2011114393A1 (en) * | 2010-03-19 | 2011-09-22 | パナソニック株式会社 | Complex signal processing circuit, receiver circuit, and signal reproducing apparatus |
| US8223902B2 (en) | 2010-03-19 | 2012-07-17 | Panasonic Corporation | Complex signal processing circuit, receiver circuit, and signal reproduction device |
| US8831153B2 (en) | 2012-03-19 | 2014-09-09 | Kabushiki Kaisha Toshiba | Quadrature error compensating circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4549145B2 (en) | 2010-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4492264B2 (en) | Quadrature detector and quadrature demodulator and sampling quadrature demodulator using the same | |
| JP2003509909A (en) | Phase interpolation receiver for angle modulated RF signals | |
| JP2007329926A (en) | Adaptive wireless receiver | |
| US7146148B2 (en) | Low intermediate frequency type receiver | |
| KR100758302B1 (en) | Apparatus and Method for Phase Recovery and I/Q Imbalance Compensation in a quadrature demodulating receiver | |
| US5128966A (en) | System for demodulating frequency- or phase-modulated signals by quadrature-phase | |
| JP4284089B2 (en) | Receiving machine | |
| US7046979B2 (en) | Receiver for rejecting image signal | |
| WO2010035359A1 (en) | Complex signal processing circuit, reception circuit, and signal reproduction device | |
| JP4549145B2 (en) | Receiving machine | |
| JP4063563B2 (en) | Direct detection circuit | |
| US8144811B2 (en) | Hybrid zero-IF receiver | |
| US7751303B2 (en) | Demodulation circuit for use in receiver using if directing sampling scheme | |
| JP4009827B2 (en) | Signal processing device | |
| JP3504071B2 (en) | Direct conversion receiver | |
| WO2011114393A1 (en) | Complex signal processing circuit, receiver circuit, and signal reproducing apparatus | |
| JP2010021889A (en) | Receiving apparatus | |
| JP3421541B2 (en) | Signal receiving apparatus and signal receiving method | |
| KR100994581B1 (en) | Direct downconversion receiver | |
| JPH09261101A (en) | Receiver | |
| KR100676568B1 (en) | Timing extractor, timing extraction method and demodulator having the timing extractor | |
| JPH09168037A (en) | Direct conversion receiver | |
| JP6572049B2 (en) | Receiving machine | |
| GB2345230A (en) | Image rejection filters for quadrature radio receivers | |
| KR100424474B1 (en) | Circuit for removing dc-offset in a direct conversion circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070926 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070928 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071016 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100706 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4549145 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140716 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |