JP2006086464A - 電界効果トランジスタ - Google Patents

電界効果トランジスタ Download PDF

Info

Publication number
JP2006086464A
JP2006086464A JP2004272166A JP2004272166A JP2006086464A JP 2006086464 A JP2006086464 A JP 2006086464A JP 2004272166 A JP2004272166 A JP 2004272166A JP 2004272166 A JP2004272166 A JP 2004272166A JP 2006086464 A JP2006086464 A JP 2006086464A
Authority
JP
Japan
Prior art keywords
gate electrode
effect transistor
field effect
channel mosfet
work function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2004272166A
Other languages
English (en)
Inventor
Akira Sotozono
園 明 外
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004272166A priority Critical patent/JP2006086464A/ja
Priority to US11/203,402 priority patent/US20060063314A1/en
Publication of JP2006086464A publication Critical patent/JP2006086464A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 基板バイアス電圧を印加することなく、正確且つ確実な低温動作を実現する構成を有する電界効果トランジスタを提供する。
【解決手段】 本発明の実施の一形態に係る電界効果トランジスタは、３００Ｋ以下の温度条件で動作することが想定された電界効果トランジスタであって、４．０５未満の仕事関数ＷＦｎを有するゲート電極材により形成されたゲート電極を備えているｎチャネル電界効果トランジスタを含むものである。また、本発明の実施の一形態に係る電界効果トランジスタは、５．１７を超える仕事関数ＷＦｐを有するゲート電極材により形成されたゲート電極を備えているｐチャネル電界効果トランジスタを含み得るものである。
【選択図】 図３

Description

本発明は、電界効果トランジスタに係り、特に、半導体集積回路の高性能化を図るべく低温動作に対応した構成を有する電界効果トランジスタに関する。
移動度の向上や寄生抵抗の低減を図ってＭＯＳＦＥＴ（電界効果トランジスタ）の性能を向上させるための方策として、素子を室温以下の低温条件で動作させることが挙げられる。
しかし、ＭＯＳＦＥＴは、動作温度の低下に伴って閾値電圧が上昇するという特性を有している。
図１は、ＭＯＳＦＥＴの動作温度に対する閾値電圧特性を示すグラフである。
図１のグラフでは、ドレイン電圧Ｖdsが５ｍＶ、１．２ＶのｎチャネルＭＯＳＦＥＴ、ドレイン電圧Ｖdsが−１．２Ｖ、−５ｍＶのｐチャネルＭＯＳＦＥＴの閾値電圧Ｖthn（Ｖds＝５ｍＶ）、Ｖthn（Ｖds＝１．２Ｖ）、Ｖthp（Ｖds＝−１．２Ｖ）、Ｖthp（Ｖds＝−５ｍＶ）（Ｖ）を種々の測定温度（Ｋ）で測定した結果を示している。尚、各ＭＯＳＦＥＴのゲート長Ｌｇは０．８８μｍである。
この測定結果によると、ドレイン電圧Ｖdsが５ｍＶ、１．２ＶのｎチャネルＭＯＳＦＥＴの閾値電圧Ｖthnの変化率は、それぞれ−０．５５ｍＶ／Ｋ、−０．５１ｍＶ／Ｋであり、ドレイン電圧Ｖdsが−１．２Ｖ、−５ｍＶのｐチャネルＭＯＳＦＥＴの閾値電圧Ｖthpの変化率は、それぞれ０．８０ｍＶ／Ｋ、０．７１ｍＶ／Ｋである。
即ち、折れ線グラフの形状からも明らかなように、いずれのｎチャネルＭＯＳＦＥＴ、ｐチャネルＭＯＳＦＥＴの閾値電圧も、動作温度の低下に伴って絶対値が上昇している。各閾値電圧は、動作温度が１００Ｋ低下すると、５０乃至８０ｍＶ程度、その絶対値が増加している。
従って、低温条件でＭＯＳＦＥＴを正確且つ確実に動作させるためには、動作温度に応じた閾値電圧の調整が必要となる。
ＭＯＳＦＥＴの閾値電圧の絶対値を低下させるために、チャネルへのイオン注入を低濃度化することが考えられるが、チャネルの不純物濃度は、通常のウェル条件だけで十分に高濃度となるため、チャネル条件による閾値電圧調整の余地はあまりない。
ＭＯＳＦＥＴの閾値電圧を調整する他の方法として、基板バイアス電圧Ｖsub、即ち、ソース・基板間順方向電圧の印加を行うことが考えられる。
しかし、ＭＯＳＦＥＴに基板バイアス電圧Ｖsubを印加すると、接合容量が上昇したり、ソース・基板間に順方向電流、即ち、ドレイン電流Ｉdsが流れる等の問題がある。
図２は、ＭＯＳＦＥＴの基板バイアス電圧Ｖsubの変化に対するゲート電圧Ｖgs−ドレイン電流Ｉds特性を示すグラフである。
図２のグラフの測定においては、ゲート長Ｌｇ＝０．４１μｍのｎチャネルＭＯＳＦＥＴを使用し、電源電圧Ｖddは１．２Ｖ、測定温度は２２３Ｋとしている。
そして、ＭＯＳＦＥＴに印加する基板バイアス電圧Ｖsubを−０．２Ｖから１．０Ｖまで、−０．２Ｖ，０Ｖ，０．２Ｖ，０．４Ｖ，０．６Ｖ，０．８Ｖ，１．０Ｖと、０．２Ｖずつ上昇させていったときのゲート電圧Ｖgs−ドレイン電流Ｉds特性についてそれぞれ測定を行っている。
図２のグラフに示されているように、基板バイアス電圧Ｖsubを徐々に上昇させていくと、特に０．８乃至１．０Ｖの基板バイアス電圧Ｖsubが印加されているときには、ゲート電圧Ｖgsを全く印加していない状態でも十分に大きいドレイン電流Ｉdsが流れていることが分かる。
このような電流特性は、ＭＯＳＦＥＴがオフの状態でも、ソース・基板間に順方向電流が流れ続けていることを示しており、消費電力の増大を招く等の問題を生じさせる。
また、ｐチャネルＭＯＳＦＥＴは、閾値電圧調整のための基板バイアス電圧Ｖsub印加によってホット・キャリア耐性が改善するものの、ｎチャネルＭＯＳＦＥＴは、同様の基板バイアス電圧Ｖsub印加によってホット・キャリア耐性が劣化する等の問題もある。
本発明の目的は、基板バイアス電圧を印加することなく、正確且つ確実な低温動作を実現する構成を有する電界効果トランジスタを提供することである。
本発明の実施の一形態に係る電界効果トランジスタの第１の観点によれば、３００Ｋ以下の温度条件で動作することが想定された電界効果トランジスタであって、４．０５未満の仕事関数ＷＦｎを有するゲート電極材により形成されたゲート電極を備えているｎチャネル電界効果トランジスタを含むことを特徴とする。
本発明の実施の一形態に係る電界効果トランジスタの第２の観点によれば、３００Ｋ以下の温度条件で動作することが想定された電界効果トランジスタであって、５．１７を超える仕事関数ＷＦｐを有するゲート電極材により形成されたゲート電極を備えているｐチャネル電界効果トランジスタを含むことを特徴とする。
本発明の実施の一形態に係る電界効果トランジスタは、上記構成により、基板バイアス電圧を印加することなく、正確且つ確実な低温動作を実現することができる。
以下、本発明に係る電界効果トランジスタ（ＭＯＳＦＥＴ）の実施の形態について、図面を参照しながら詳細に説明する。
本発明の各実施の形態に係る電界効果トランジスタにおいては、基板バイアス電圧Ｖsubを印加することなく、低温条件下におけるＭＯＳＦＥＴの閾値電圧を調整すべく、従来用いられることのなかった範囲の値の仕事関数（Work Function：以下、「ＷＦ」と記載することがある。）を有するゲート電極材によりＭＯＳＦＥＴのゲート電極を形成する。
ここで、「低温」とは、室温以下の温度をいい、例えば、３００Ｋ、２６０Ｋ、２４０Ｋ、２００Ｋ、１５０Ｋ、７７Ｋ、５０Ｋ等の温度を想定している。
そこで、本発明の各実施の形態に係る電界効果トランジスタにおいては、斯かる低温条件下でのＭＯＳＦＥＴの動作時に閾値電圧が低くなるような仕事関数を有するゲート電極材を選択し、又は、調整して作製し、そのゲート電極材によりＭＯＳＦＥＴのゲート電極を形成する。
具体的には、ｎチャネルＭＯＳＦＥＴのゲート電極材として、４．０５未満の仕事関数を有する材料を使用することとし、温度１００Ｋの変化に対してＭＯＳＦＥＴの閾値電圧が５０乃至８０ｍＶ程度変化することを考慮すると、ｎチャネルＭＯＳＦＥＴのゲート電極材の仕事関数ＷＦｎは、温度Tempに関し、以下の不等式（１）を満たすものとするとよい。
4.05-(300-Temp)×0.08/100＜ＷＦｎ＜4.05-(300-Temp)×0.05/100 （１）
また、ｐチャネルＭＯＳＦＥＴのゲート電極材として、５．１７を超える仕事関数を有する材料を使用することとし、温度１００Ｋの変化に対してＭＯＳＦＥＴの閾値電圧が５０乃至８０ｍＶ程度変化することを考慮すると、ｐチャネルＭＯＳＦＥＴのゲート電極材の仕事関数ＷＦｐは、温度Tempに関し、以下の不等式（２）を満たすものとするとよい。
5.17+(300-Temp)×0.05/100＜ＷＦｐ＜5.17+(300-Temp)×0.08/100 （２）
図３は、本発明の各実施の形態に係る電界効果トランジスタにおけるｎチャネルＭＯＳＦＥＴ（ａ）及びｐチャネルＭＯＳＦＥＴ（ｂ）にそれぞれ使用するゲート電極材の仕事関数の範囲を示すグラフである。
ｎチャネルＭＯＳＦＥＴのゲート電極材として使用する材料の仕事関数の範囲は、上記不等式（１）によって画定される範囲であり、図３（ａ）に示されている。
ｐチャネルＭＯＳＦＥＴのゲート電極材として使用する材料の仕事関数の範囲は、上記不等式（２）によって画定される範囲であり、図３（ｂ）に示されている。
従来のＭＯＳＦＥＴのゲート電極材として使用する材料の仕事関数ＷＦは、エネルギーバンドにおける伝導帯の下端のエネルギーＥｃに相当する４．０５以上、価電子帯の上端のエネルギーＥｖ相当する５．１７以下、即ち、４．０５≦ＷＦ≦５．１７の範囲に例外なく含まれていた。
一方、本発明の各実施の形態に係る電界効果トランジスタにおいては、ＭＯＳＦＥＴのゲート電極を形成するためのゲート電極材として、前述の低温条件下でのＭＯＳＦＥＴの動作時に閾値電圧が低くなるような仕事関数を有するゲート電極材を選択し、又は、調整して作製する。
ｎチャネルＭＯＳＦＥＴのゲート電極材としては、４．０５未満の仕事関数を有する材料を使用するが、例えば温度７７Ｋでの動作を想定すると、チタン（Ｔｉ：ＷＦ＝３．９）、アルゴンイオン（Ａｒ＋）が注入されたモリブデン（Ｍｏ：ＷＦ＝３．９）、窒素（Ｎ）濃度により仕事関数の制御を行った窒化タンタル（ＴａＮ：ＷＦ＝３．４乃至４．０）等を使用することができる。
ｐチャネルＭＯＳＦＥＴのゲート電極材としては、５．１７を超える仕事関数を有する材料を使用するが、同様に温度７７Ｋでの動作を想定すると、チタンニッケル（ＴｉＮｉ：ＷＦ＝５．３）、ニッケルゲルマニウム（ＮｉＧｅ：ＷＦ＝５．２）、プラチナ（Ｐｔ＝５．２）等を使用することができる。
ＭＯＳＦＥＴの閾値電圧の変化量は温度によって一意的に決まるため、想定する動作温度に従って、適当な仕事関数を有するゲート電極材を選択し、又は、調整して作製する。
尚、本発明の各実施の形態に係る電界効果トランジスタのように低温動作用に設計した素子を室温条件下で動作させる際には、ソース・基板間が逆バイアスとなる逆バイアス電圧の印加を行う。この場合には、ＭＯＳＦＥＴがオフの状態でもソース・基板間に順方向電流が流れる等の素子構造上の問題は発生しない。
ところで、前述のように、ｐチャネルＭＯＳＦＥＴは、基板バイアス電圧Ｖsub印加によってホット・キャリア耐性が改善する一方、ｎチャネルＭＯＳＦＥＴは、基板バイアス電圧Ｖsub印加によってホット・キャリア耐性が劣化する。
そこで、素子のホット・キャリア耐性を考慮すると、ｐチャネルＭＯＳＦＥＴにのみ閾値電圧調整のための基板バイアス電圧Ｖsub印加を行い、ｎチャネルＭＯＳＦＥＴには基板バイアス電圧Ｖsub印加を行わない設定が考えられる。
従って、この設定を行う場合は、ｎチャネルＭＯＳＦＥＴには、基板バイアス電圧Ｖsub印加を行わないので、上述の通りの仕事関数を有する材料をゲート電極材として使用する一方、ｐチャネルＭＯＳＦＥＴには、基板バイアス電圧Ｖsub印加を行って、従来のＭＯＳＦＥＴと同様のポリシリコン（poly−Ｓｉ）や、ポリシリコンにゲルマニウムを混合したポリシリコンゲルマニウム（poly−ＳｉＧｅ）等をゲート電極材として使用する。
以下、本発明の各実施の形態に係る電界効果トランジスタについて、それらの製造工程と共に、より詳細に説明する。
図４乃至図７は、本発明の第１の実施の形態に係る電界効果トランジスタの製造工程を示す断面図であり、各図（ａ）がｎチャネルＭＯＳＦＥＴ、各図（ｂ）がｐチャネルＭＯＳＦＥＴを示している。
本発明の第１の実施の形態に係る電界効果トランジスタにおいては、ｎチャネルＭＯＳＦＥＴ及びｐチャネルＭＯＳＦＥＴ共に、閾値電圧調整のための基板バイアス電圧Ｖsub印加を行わないこととし、ゲート電極を形成するためのゲート電極材として、想定する低温条件下でのＭＯＳＦＥＴの動作時に閾値電圧が低くなるような、図３を参照して説明した通りの仕事関数を有するゲート電極材を選択し、又は、調整して作製し、それらのゲート電極材によりゲート電極をそれぞれ形成する。
先ず、図４に示すように、ｎ型又はｐ型のシリコン基板１上に、埋め込み素子分離法により深さ２０００乃至３５００Åの素子分離絶縁膜２を形成する。
素子分離絶縁膜２の間の能動素子部では、シリコン基板１の表面に厚さ２００Å以下の酸化膜が形成され、その後、ウェル領域３及びチャネル領域４の形成のためのイオン注入、活性化ＲＴＡ（Rapid Thermal Annealing：短時間アニール）を行う。典型的なイオン注入条件は、ｎ型ウェルはリン（Ｐ）イオンを加速電圧５００ＫｅＶ、ドーズ量３．０×１０１３個／ｃｍ−２、そのチャネルは硼素（Ｂ）イオンを加速電圧１０ＫｅＶ、ドーズ量１．５×１０１３個／ｃｍ−２で行い、ｐ型ウェルは硼素（Ｂ）イオンを加速電圧２６０ＫｅＶ、ドーズ量２．０×１０１３個／ｃｍ−２、そのチャネルは砒素（Ａｓ）イオンを加速電圧８０ＫｅＶ、ドーズ量１．０×１０１３個／ｃｍ−２で行う。
その後、熱酸化法又はＬＰＣＶＤ（Low Pressure Chemical Vaper Deposition）法により厚さ５乃至６０Åのゲート絶縁膜５を形成し、さらに、厚さ５００乃至２０００Åのゲート電極材を堆積して、光リソグラフィ法、Ｘ線リソグラフィ法又は電子ビームリソグラフィ法によって、ゲート長１００乃至１５００Åとなるようにゲートパターニングを行い、ゲート電極６を形成する（以上、図４参照。）。
本発明の第１の実施の形態に係る電界効果トランジスタにおいては、ｎチャネルＭＯＳＦＥＴとｐチャネルＭＯＳＦＥＴとに、想定する低温条件下での動作時に閾値電圧が低くなるような仕事関数を有するゲート電極材をそれぞれ選択し、又は、調整して作製し、それらのゲート電極材によりゲート電極をそれぞれ形成する。本実施の形態では、ｎチャネルＭＯＳＦＥＴ及びｐチャネルＭＯＳＦＥＴのゲート電極は、それぞれ適当な電極材で、従って、相互に異なる電極材で形成する必要がある。
ゲート電極の形成方法としては、上述のようなパターニングにより形成する方法の他、ダミーゲートを形成してダマシンゲートプロセスにより形成する方法等、数通りの形成方法が考えられるので、ゲート電極の形成については、より詳細に後述する。
図４乃至図７では、ｎチャネルＭＯＳＦＥＴ領域及びｐチャネルＭＯＳＦＥＴ領域に形成されたゲート電極６が示されているが、後述するゲート電極の形成工程により、ｎチャネルＭＯＳＦＥＴ及びｐチャネルＭＯＳＦＥＴのゲート電極は、相互に異なる電極材で形成されることになる。
尚、ゲート絶縁膜５としては、酸化シリコン（ＳｉＯ２）の他、酸窒化シリコン（ＳｉＯＮ）、窒化シリコン（ＳｉＮ）、さらに、高誘電体の酸化タンタル（Ｔａ２Ｏ５）、酸化ハフニウム（ＨｆＯ２）等の膜を形成するとよい。
ゲート電極６の形成後、図５に示すように、浅い拡散層７の形成を行う。拡散層７を形成する際の条件の一例は、次の通りである。拡散層７がｎ型の場合は、例えば、砒素（Ａｓ）イオンを加速電圧１乃至５ＫｅＶ、ドーズ量５．０×１０１４乃至１．５×１０１５個／ｃｍ−２でイオン注入を行い、拡散層７がｐ型の場合は、例えば、弗化硼素（ＢＦ２）イオン又は硼素（Ｂ）イオンを加速電圧１乃至３ＫｅＶ、ドーズ量５．０×１０１４乃至１．５×１０１５個／ｃｍ−２でイオン注入を行い、その後、活性化ＲＴＡを行う（以上、図５参照）。
拡散層７の形成後、図６に示すように、ゲート側壁８の形成を行う。
ゲート側壁８の形成後、図７に示すように、高濃度拡散層９を形成して活性化ＲＴＡを行う。さらに、弗酸処理を行って自然酸化膜を除去し、高濃度拡散層９の表面部にシリサイド層１０の形成を行う。ニッケル（Ｎｉ）シリサイド層を形成する場合、ニッケル（Ｎｉ）層をスパッタにより堆積した後、シリサイド化のためのＲＴＡを行う。温度４００乃至５００℃のＲＴＡを行ってニッケルシリサイド層の形成を行った後、硫酸と過酸化水素水との混合溶液によりエッチングを行うと、ニッケルシリサイド層の形成によるサリサイドプロセスが完了し、図７（ａ）、図７（ｂ）にそれぞれ示すように、ｎチャネルＭＯＳＦＥＴ、ｐチャネルＭＯＳＦＥＴの主要部が完成する。
尚、ニッケル（Ｎｉ）層をスパッタにより堆積した後に、窒化チタン（ＴｉＮ）層を堆積してもよい。また、ニッケル（Ｎｉ）層をスパッタにより堆積した後に、温度２５０乃至４００℃の低温ＲＴＡを一度行ってから、硫酸と過酸化水素水との混合溶液によりエッチングを行い、さらに、低シート抵抗化のために温度４００乃至５００℃のＲＴＡを再度行う２ステップアニールのプロセスを採用してもよい。
また、高濃度拡散層９の形成前後に、シリコン層の選択的エピタキシャル成長プロセスやシリコンゲルマニウム層の選択的成長プロセスを行ってもよい。
ゲート電極６が金属により形成されている場合には、ゲート電極６上にシリサイド形成は行わない。
ＣＭＯＳデバイスの製造においては、図７に示す断面構造が完成した後に、コンタクトホール形成のためのＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）によってシリサイド層１０が食刻されて接合リーク特性が劣化することを防止するため、層間膜材に対してＲＩＥにおける選択比の高い膜をシリサイド層１０上に形成する。
その後、層間膜としてＴＥＯＳ（TetraEthylOrthoSilicate又はTetraEthoxySilane：Ｓｉ（ＯＣＨ２ＣＨ３）４）、ＢＰＳＧ（Borophospho Silicate Glass）、窒化シリコン（ＳｉＮ）等を堆積し、平坦化のためのＣＭＰ（Chemical Mechanical Polishing：機械化学研磨）を行う。
ＣＭＰを行った後、リソグラフィ法によりレジストマスクを形成した状態でＲＩＥを行うことによりコンタクトホールを形成し、バリアメタルとして、チタン（Ｔｉ）層、窒化チタン（ＴｉＮ）層等を堆積し、さらに、タングステン（Ｗ）層を選択的に成長させ又は全面に形成した後、ＣＭＰを行う。
最後に、配線となる金属層を堆積した後、リソグラフィ法により配線パターニングを行うと、ＣＭＯＳデバイスが完成する。
図８は、ゲート電極形成方法の第１の例を示す断面図であり、図９は、ゲート電極形成方法の第２の例を示す断面図であり、図１０及び図１１は、ゲート電極形成方法の第３の例を示す断面図である。
図８に示すゲート電極形成方法の第１の例においては、ゲート絶縁膜５の形成後、ゲート絶縁膜５上にチタン（Ｔｉ）層１１をスパッタにより堆積し、さらにニッケル（Ｎｉ）層１２をスパッタにより堆積した後に、ｐチャネルＭＯＳＦＥＴ領域にレジストマスクを形成してｎチャネルＭＯＳＦＥＴ領域のニッケル層１２を除去する。
レジストマスク除去後、窒化処理することによりニッケルチタン（ＮｉＴｉ）の合金膜をｐチャネルＭＯＳＦＥＴ領域に形成し、その後、ゲート加工を行うことによって、ｎチャネルＭＯＳＦＥＴ領域には仕事関数３．９のチタン（Ｔｉ）からなるゲート電極６を、ｐチャネルＭＯＳＦＥＴ領域には仕事関数５．３のニッケルチタン（ＮｉＴｉ）からなるゲート電極６を、それぞれ形成することができる。
図９に示すゲート電極形成方法の第２の例においては、ゲート絶縁膜５の形成後、ゲート絶縁膜５上にモリブデン（Ｍｏ）層１３を堆積した後、ｐチャネルＭＯＳＦＥＴ領域をレジストマスク１４により被覆してアルゴンイオン（Ａｒ＋）を照射することにより、アルゴンイオン（Ａｒ＋）が注入された仕事関数３．９のモリブデン（Ｍｏ）からなるゲート電極６を、ｎチャネルＭＯＳＦＥＴ領域に形成することができる。
一方、ｐチャネルＭＯＳＦＥＴ領域には、ポリシリコンゲルマニウム（poly−ＳｉＧｅ）によりゲート電極を形成し、さらに、そのゲート電極をニッケルシリサイドとして完全にシリサイド化して、仕事関数５．２のニッケルゲルマニウム（ＮｉＧｅ）からなるゲート電極６を形成することができる。
図１０及び図１１に示すゲート電極形成方法の第３の例においては、例えば、先ず、ｐチャネルＭＯＳＦＥＴに適当な仕事関数を有するゲート電極材によりゲート電極６を形成しておく。
そして、図１０に示すように、層間膜１７を形成した後、ゲート電極６の上面が露出するようにＣＭＰを行い、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）等からなるキャップ層１８をｐチャネルＭＯＳＦＥＴ領域に形成されているゲート電極６上に形成してから、ｎチャネルＭＯＳＦＥＴ領域に形成されているゲート電極６をＲＩＥ等によってくり抜く。
その後、図１１に示すように、ｎチャネルＭＯＳＦＥＴに適当な仕事関数を有するゲート電極材を、例えば、ダマシンプロセスによって埋め込むことにより、ゲート電極１５を形成することができる。
以上のように、本発明の第１の実施の形態に係る電界効果トランジスタは、ｎチャネルＭＯＳＦＥＴ及びｐチャネルＭＯＳＦＥＴ共に、想定する低温条件下での動作時に閾値電圧が低くなるような仕事関数を有するゲート電極材をそれぞれ選択し、又は、調整して作製し、それらのゲート電極材によりｎチャネルＭＯＳＦＥＴとｐチャネルＭＯＳＦＥＴとにゲート電極をそれぞれ形成しているので、チャネルへのイオン注入による閾値電圧調整や、閾値電圧調整のための基板バイアス電圧Ｖsub印加を行うことなく、想定する低温条件下でｎチャネルＭＯＳＦＥＴ及びｐチャネルＭＯＳＦＥＴについて所望の閾値電圧を得ることができる。
また、本発明の第１の実施の形態に係る電界効果トランジスタでは、ｎチャネルＭＯＳＦＥＴ及びｐチャネルＭＯＳＦＥＴのいずれについても基板バイアス電圧Ｖsub印加を行わないので、特にｎチャネルＭＯＳＦＥＴにおいてホット・キャリア耐性等の信頼性の低下がなく、煩雑な回路構成を排除することができる。
図１２乃至図１６は、本発明の第２の実施の形態に係る電界効果トランジスタの製造工程を示す断面図であり、各図（ａ）がｎチャネルＭＯＳＦＥＴ、各図（ｂ）がｐチャネルＭＯＳＦＥＴを示している。
本発明の第２の実施の形態に係る電界効果トランジスタにおいては、ｎチャネルＭＯＳＦＥＴには、閾値電圧調整のための基板バイアス電圧Ｖsub印加を行わないこととし、ゲート電極を形成するためのゲート電極材として、想定する低温条件下でのＭＯＳＦＥＴの動作時に閾値電圧が低くなるような、図３（ａ）を参照して説明した通りの仕事関数を有するゲート電極材を選択し、又は、調整して作製する一方、ｐチャネルＭＯＳＦＥＴには、想定する低温条件下でのＭＯＳＦＥＴの動作時に閾値電圧調整のための基板バイアス電圧Ｖsub印加を行うこととし、ゲート電極を形成するためのゲート電極材として、従来より使用されているゲート電極材を選択し、又は、調整して作製し、それらのゲート電極材によりゲート電極をそれぞれ形成する。
尚、ｐチャネルＭＯＳＦＥＴのゲート電極材としては、例えば、ポリシリコン（poly−Ｓｉ）、ポリシリコンゲルマニウム（poly−ＳｉＧｅ）等をゲート電極材として使用する。
図１２に示すように、ゲート電極６の形成までの製造工程は、図４に示した本発明の第１の実施の形態に係る電界効果トランジスタの製造工程とほぼ同様であるが、ここでは、先ず、ゲート電極材として、ｐチャネルＭＯＳＦＥＴのゲート電極６を形成するためのゲート電極材、例えばポリシリコンゲルマニウム（poly−ＳｉＧｅ）を用いて、ｎチャネルＭＯＳＦＥＴ及びｐチャネルＭＯＳＦＥＴのゲート電極６を形成する。尚、本発明の第２の実施の形態に係る電界効果トランジスタの製造工程においては、ゲート電極６の上面部に、窒化シリコン（ＳｉＮ）からなるキャップ膜１６を形成しておく。本発明の第２の実施の形態に係る電界効果トランジスタの製造工程においても、ゲート電極の形成方法としては数通りの形成方法が考えられるが、ここでは、その一例を示す。
ゲート電極６の上面部に形成されているキャップ膜１６を、図１３に示すように、エッチングによりｐチャネルＭＯＳＦＥＴ領域のもののみ除去した後、図５及び図６に示した本発明の第１の実施の形態に係る電界効果トランジスタの製造工程と同様に浅い拡散層７を形成し、さらに、ゲート側壁８の形成を行う。尚、ｐチャネルＭＯＳＦＥＴ領域のキャップ膜１６を除去するのは、ゲート側壁８の形成後であってもよい。
ゲート側壁８の形成後、図７に示した本発明の第１の実施の形態に係る電界効果トランジスタの製造工程と同様に、高濃度拡散層９、シリサイド層１０の形成を行う。但し、本発明の第２の実施の形態に係る電界効果トランジスタの製造工程においては、ｐチャネルＭＯＳＦＥＴ領域のゲート電極６の上面が露出しているので、図１４に示すように、ｐチャネルＭＯＳＦＥＴ領域のみ、ゲート電極６の上面部にもシリサイド層１０が形成される。
シリサイド層１０の形成後、図１５に示すように、層間膜１９を形成し、ｎチャネルＭＯＳＦＥＴ領域のゲート電極６の上面部に形成されているキャップ膜１６をストッパ膜としてＣＭＰを行い、ｎチャネルＭＯＳＦＥＴ領域のみ、キャップ膜１６及びゲート電極６をＲＩＥ等によってくり抜く。
その後、図１６に示すように、ｎチャネルＭＯＳＦＥＴに適当な仕事関数を有するゲート電極材を、例えば、ダマシンプロセスによって埋め込むことにより、ゲート電極１５を形成することができる。
以上のように、本発明の第２の実施の形態に係る電界効果トランジスタは、ｎチャネルＭＯＳＦＥＴには、想定する低温条件下での動作時に閾値電圧が低くなるような仕事関数を有するゲート電極材をそれぞれ選択し、又は、調整して作製し、そのゲート電極材によりゲート電極１５を形成しているので、チャネルへのイオン注入による閾値電圧調整や、閾値電圧調整のための基板バイアス電圧Ｖsub印加を行うことなく、想定する低温条件下でｎチャネルＭＯＳＦＥＴについて所望の閾値電圧を得ることができる。
また、本発明の第２の実施の形態に係る電界効果トランジスタでは、ｎチャネルＭＯＳＦＥＴについては基板バイアス電圧Ｖsub印加を行わないので、ホット・キャリア耐性等の信頼性の低下を防止することができる。
一方、ｐチャネルＭＯＳＦＥＴには、ゲート電極を形成するためのゲート電極材として、従来より使用されているゲート電極材を選択し、又は、調整して作製し、そのゲート電極材によりゲート電極を形成すると共に、想定する低温条件下でのＭＯＳＦＥＴの動作時に閾値電圧調整のための基板バイアス電圧Ｖsub印加を行うので、ｐチャネルＭＯＳＦＥＴについてはホット・キャリア耐性等の信頼性の向上を図ることができる。
ＭＯＳＦＥＴの動作温度に対する閾値電圧特性を示すグラフである。 ＭＯＳＦＥＴの基板バイアス電圧Ｖsubの変化に対するゲート電圧Ｖgs−ドレイン電流Ｉds特性を示すグラフである。 本発明の各実施の形態に係る電界効果トランジスタにおけるｎチャネルＭＯＳＦＥＴ（ａ）及びｐチャネルＭＯＳＦＥＴ（ｂ）にそれぞれ使用するゲート電極材の仕事関数の範囲を示すグラフである。 本発明の第１の実施の形態に係る電界効果トランジスタの製造工程を示す断面図である。 本発明の第１の実施の形態に係る電界効果トランジスタの製造工程を示す断面図である。 本発明の第１の実施の形態に係る電界効果トランジスタの製造工程を示す断面図である。 本発明の第１の実施の形態に係る電界効果トランジスタの製造工程を示す断面図である。 ゲート電極形成方法の第１の例を示す断面図である。 ゲート電極形成方法の第２の例を示す断面図である。 ゲート電極形成方法の第３の例を示す断面図である。 ゲート電極形成方法の第３の例を示す断面図である。 本発明の第２の実施の形態に係る電界効果トランジスタの製造工程を示す断面図である。 本発明の第２の実施の形態に係る電界効果トランジスタの製造工程を示す断面図である。 本発明の第２の実施の形態に係る電界効果トランジスタの製造工程を示す断面図である。 本発明の第２の実施の形態に係る電界効果トランジスタの製造工程を示す断面図である。 本発明の第２の実施の形態に係る電界効果トランジスタの製造工程を示す断面図である。
符号の説明
１ シリコン基板
２ 素子分離絶縁膜
３ ウェル領域
４ チャネル領域
５ ゲート絶縁膜
６ ゲート電極
７ 浅い拡散層
８ ゲート側壁
９ 高濃度拡散層
１０ シリサイド層
１１ チタン（Ｔｉ）層
１２ ニッケル（Ｎｉ）層
１３ モリブデン（Ｍｏ）層
１４ レジスト
１５ ゲート電極
１６ キャップ膜
１７ 層間膜
１８ キャップ層
１９ 層間膜

Claims (5)

  1. ３００Ｋ以下の温度条件で動作することが想定された電界効果トランジスタであって、４．０５未満の仕事関数ＷＦｎを有するゲート電極材により形成されたゲート電極を備えているｎチャネル電界効果トランジスタを含むことを特徴とする電界効果トランジスタ。
  2. 前記仕事関数ＷＦｎは、温度Tempに関し、以下の不等式
    4.05-(300-Temp)×0.08/100＜ＷＦｎ＜4.05-(300-Temp)×0.05/100
    を満たすことを特徴とする請求項１に記載の電界効果トランジスタ。
  3. 前記温度条件での動作時に閾値電圧調整のための基板バイアス電圧印加が行われるｐチャネル電界効果トランジスタをさらに含むことを特徴とする請求項１又は２に記載の電界効果トランジスタ。
  4. ３００Ｋ以下の温度条件で動作することが想定された電界効果トランジスタであって、５．１７を超える仕事関数ＷＦｐを有するゲート電極材により形成されたゲート電極を備えているｐチャネル電界効果トランジスタを含むことを特徴とする電界効果トランジスタ。
  5. 前記仕事関数ＷＦｐは、温度Tempに関し、以下の不等式
    5.17+(300-Temp)×0.05/100＜ＷＦｐ＜5.17+(300-Temp)×0.08/100
    を満たすことを特徴とする請求項４に記載の電界効果トランジスタ。
JP2004272166A 2004-09-17 2004-09-17 電界効果トランジスタ Abandoned JP2006086464A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004272166A JP2006086464A (ja) 2004-09-17 2004-09-17 電界効果トランジスタ
US11/203,402 US20060063314A1 (en) 2004-09-17 2005-08-15 Field effect transistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004272166A JP2006086464A (ja) 2004-09-17 2004-09-17 電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JP2006086464A true JP2006086464A (ja) 2006-03-30

Family

ID=36074576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004272166A Abandoned JP2006086464A (ja) 2004-09-17 2004-09-17 電界効果トランジスタ

Country Status (2)

Country Link
US (1) US20060063314A1 (ja)
JP (1) JP2006086464A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8179655B2 (en) 2008-03-28 2012-05-15 Pulse Electronics, Inc. Surge protection apparatus and methods
US9136111B1 (en) * 2011-07-01 2015-09-15 Bae Systems Information And Electronic Systems Integration Inc. Field effect transistors with gate electrodes having Ni and Ti metal layers

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001234468A1 (en) * 2000-01-19 2001-07-31 North Carolina State University Lanthanum oxide-based gate dielectrics for integrated circuit field effect transistors and methods of fabricating same
JP2003338469A (ja) * 2002-05-21 2003-11-28 Fujitsu Ltd 研磨剤、研磨方法および洗浄方法
JP3904512B2 (ja) * 2002-12-24 2007-04-11 シャープ株式会社 半導体装置およびその製造方法、並びに半導体装置を備えた電子機器

Also Published As

Publication number Publication date
US20060063314A1 (en) 2006-03-23

Similar Documents

Publication Publication Date Title
US11121133B2 (en) Semiconductor device with fin transistors and manufacturing method of such semiconductor device
US11757002B2 (en) Reduced local threshold voltage variation MOSFET using multiple layers of epi for improved device operation
US6806534B2 (en) Damascene method for improved MOS transistor
US8525263B2 (en) Programmable high-k/metal gate memory device
US9269804B2 (en) Gate recessed FDSOI transistor with sandwich of active and etch control layers
JP5569173B2 (ja) 半導体装置の製造方法及び半導体装置
TW200939353A (en) Method for fabricating super-steep retrograde well MOSFET on SOI or bulk silicon substrate, and device fabricated in accordance with the method
US20060094196A1 (en) Method of fabricating semiconductor device, and semiconductor device
US20080227247A1 (en) Barrier dielectric stack for seam protection
US7102203B2 (en) Semiconductor device including field-effect transistor
US7247919B1 (en) Method and device to reduce gate-induced drain leakage (GIDL) current in thin gate oxides MOSFETs
JP2009181978A (ja) 半導体装置およびその製造方法
JP4299866B2 (ja) 半導体装置の製造方法
US7141467B2 (en) Semiconductor device having metal silicide films formed on source and drain regions and method for manufacturing the same
KR100481185B1 (ko) 완전 게이트 실리사이드화 공정을 사용하여 모스트랜지스터를 제조하는 방법
US9929250B1 (en) Semiconductor device including optimized gate stack profile
JPS5837967A (ja) Ｍｉｓ型半導体装置の製造方法
US20060063314A1 (en) Field effect transistor and method of manufacturing the same
US20080299767A1 (en) Method for Forming a Semiconductor Device Having a Salicide Layer
JP2004111549A (ja) 半導体装置の製造方法
JP2006093233A (ja) 半導体装置および半導体装置の製造方法
JP2006140290A (ja) 半導体装置およびその製造方法
JPH07249761A (ja) 半導体装置の製造方法及び半導体装置
JP2616551B2 (ja) 半導体装置およびその製造方法
JP2006019351A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070402

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20071212