JP2006080355A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006080355A JP2006080355A JP2004263785A JP2004263785A JP2006080355A JP 2006080355 A JP2006080355 A JP 2006080355A JP 2004263785 A JP2004263785 A JP 2004263785A JP 2004263785 A JP2004263785 A JP 2004263785A JP 2006080355 A JP2006080355 A JP 2006080355A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- tungsten
- silicon nitride
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- ing And Chemical Polishing (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】 従来技術による金属ゲート電極形成ではシリコン基板が大口径化した場合、ウェハ面内、及び疎密間での寸法及び形状のばらつきが大きくなるという課題があった。
【解決手段】 本発明は、タングステンゲートエッチングにおいて、寸法のウェハ面内均一性に優れた電極形成可能とした半導体装置の製法であって、具体的には、シリコン基板101にゲート絶縁膜としてシリコン酸化膜102、高誘電体膜(High−k膜)103、ゲート電極材料としてタングステン膜104、マスク膜としてシリコン窒化膜105を順に成膜する。反射防止膜106を塗布し公知のリソグラフィ技術によりパターンを形成し、この基板を反射防止膜106、シリコン窒化膜105を一般的な条件でエッチングした後、タングステン膜をシリコン基板の中央と外周のプラズマ密度の比を3〜4:1の条件で残膜が3〜5nmになるまでエッチングを行い、最後に残りのタングステン膜をプラズマ密度の比が中央:外周=1:1の条件でエッチングを行うこと方法である。
【選択図】 図1
【解決手段】 本発明は、タングステンゲートエッチングにおいて、寸法のウェハ面内均一性に優れた電極形成可能とした半導体装置の製法であって、具体的には、シリコン基板101にゲート絶縁膜としてシリコン酸化膜102、高誘電体膜(High−k膜)103、ゲート電極材料としてタングステン膜104、マスク膜としてシリコン窒化膜105を順に成膜する。反射防止膜106を塗布し公知のリソグラフィ技術によりパターンを形成し、この基板を反射防止膜106、シリコン窒化膜105を一般的な条件でエッチングした後、タングステン膜をシリコン基板の中央と外周のプラズマ密度の比を3〜4:1の条件で残膜が3〜5nmになるまでエッチングを行い、最後に残りのタングステン膜をプラズマ密度の比が中央:外周=1:1の条件でエッチングを行うこと方法である。
【選択図】 図1
Description
本発明は半導体装置の製造方法、特にタングステン膜のゲート電極の形成方法を改良した半導体装置の製造方法に関する。
現在の半導体集積回路に用いられる絶縁ゲート電界効果トランジスタ(MISFET)では、そのゲート電極として低抵抗化のために不純物を高濃度でドープした多結晶シリコン層が用いられることが多い。しかしながら、多結晶シリコン層は不純物を高濃度でドープしているにもかかわらず、チャネル反転時にゲート絶縁層側の部分が空乏化を起こしチャネルにかかる実効的な電界が低下してしまう。その結果、MISFETの電流駆動能力が低下する。この問題点を解決するために、低抵抗でゲート空乏化を起こさないゲート電極材料として金属を用いることが検討されている。
金属ゲート電極の材料としては、W、Ti、Ta、Zr、これらの窒化膜であるWN、TiN、TaN、ZrN、これらのシリサイド膜であるWSi、TiSi、TaSi、ZrSi、シリサイド膜を窒化したWSiN、TiSiN、TaSiN、ZrSiN等が考えられる。
Ti、Ta、Zrを含む電極材料に関しては、(1)50nmを超える膜厚を成膜することが容易ではないこと、(2)拡散層への不純物注入時にゲート電極直下へ注入されることを防ぐためにある程度の膜厚が必要であること、これら相反した問題があることから上記膜を10nm程度成膜してその上にW膜を成膜した積層構造が検討されている。
Ti、Ta、Zrを含む電極材料に関しては、(1)50nmを超える膜厚を成膜することが容易ではないこと、(2)拡散層への不純物注入時にゲート電極直下へ注入されることを防ぐためにある程度の膜厚が必要であること、これら相反した問題があることから上記膜を10nm程度成膜してその上にW膜を成膜した積層構造が検討されている。
しかし従来技術による金属ゲート電極形成ではシリコン基板が大口径化した場合、図5に示すようにウェハ面内、及び疎密間での寸法及び形状のばらつきが大きくなる問題があった。
なお、上記特許文献1には、タングステンエッチレートの面内均一性を改善するために半導体基板外周に石英のフォーカスリングを具備することが記載されている。この特許文献1は全面エッチバックする時のエッチレート、つまり基板に対し垂直方向のエッチレート均一性の改善を目的とするものである。
また、特許文献2には、タングステン膜、ポリシリコン膜のエッチングに、ハロゲンガス+O2を用いた例が記載されているだけである。
さらに、特許文献3には、基板が載置される電極に複数接続されたRF電源のバイアスパワーを調整することが記載されている。
しかしながら、特許文献1記載の技術をゲートエッチングに用いた場合、均一なゲート形状を得ることは困難である。また、特許文献3の如く、プラズマ生成部のプラズマ密度分布を調整することについては、全く記載されていない。
また、特許文献2には、タングステン膜、ポリシリコン膜のエッチングに、ハロゲンガス+O2を用いた例が記載されているだけである。
さらに、特許文献3には、基板が載置される電極に複数接続されたRF電源のバイアスパワーを調整することが記載されている。
しかしながら、特許文献1記載の技術をゲートエッチングに用いた場合、均一なゲート形状を得ることは困難である。また、特許文献3の如く、プラズマ生成部のプラズマ密度分布を調整することについては、全く記載されていない。
上述したように、従来の技術では、半導体基板が大きくなるにつれてエッチング生成物は基板の中央部と外周部での滞在時間にも差があるために形状差が大きくなる。つまり外周部は滞在時間が短いためにエッチング側壁部に生成物が堆積し難いために、垂直または逆テーパー(ノッチ)形状となるが、中央部では滞在時間が長いために側壁に生成物が堆積し正テーパー形状となり面内で形状ばらつきが発生する。
このようなことから、ウェハ面内でのガス、プラズマ、反応生成物の滞在時間を均一にすることは困難なので、本発明の如く、中央部のプラズマ密度を高くしてプラズマの解離を促進してテーパー形状の原因となる生成物の発生を抑え、かつ外周部はプラズマ密度を抑えることにより解離を抑制して生成物が堆積しやすい状態にすることにより、面内形状差を改善可能となる。
即ち、本発明は、エッチング形状を均一にするために半導体基板が載置される電極と反対側、つまりプラズマを生成し、プラズマ密度をコントロールする方の分布を調整して形状制御を行なう、半導体装置の製造方法である。
即ち、本発明は、エッチング形状を均一にするために半導体基板が載置される電極と反対側、つまりプラズマを生成し、プラズマ密度をコントロールする方の分布を調整して形状制御を行なう、半導体装置の製造方法である。
本発明は、シリコン基板上に、ゲート絶縁膜としてシリコン酸化膜、高誘電体膜、ゲート電極材料としてタングステン膜、マスク膜としてシリコン窒化膜を順に成膜し、さらに、前記シリコン窒化膜上に反射防止膜を塗布し、リソグラフィ技術によりパターンを形成する工程と、前記反射防止膜、前記マスク膜となるシリコン窒化膜を所定のパターンにエッチングする工程と、この後、所定パターンにエッチングされたシリコン窒化膜をマスクとして、前記タングステン膜を前記シリコン基板の中央と外周のプラズマ密度の比を3〜4:1の条件で残膜が3〜5nmになるまでエッチングを行い、最後に残りのタングステン膜をプラズマ密度の比が中央:外周=1:1の条件でエッチングを行う工程とを具備したことを特徴とする。
本発明は、シリコン基板上に、ゲート絶縁膜としてシリコン酸化膜、高誘電体膜、ゲート電極材料としてチタン(Ti)、タンタル(Ta)膜、またはTiSi膜、TaSi膜、もしくはTiN膜、TaN膜、もしくはTiSiN膜、TaSiN膜を成膜し、続いてタングステン膜、マスク膜としてシリコン窒化膜を順に成膜し、さらに、そのシリコン窒化膜上に反射防止膜を塗布し、リソグラフィ技術によりパターンを形成する工程と、前記反射防止膜、前記マスク膜となるシリコン窒化膜を所定のパターンにエッチングする工程と、この後、所定パターンにエッチングされたシリコン窒化膜をマスクとして、前記タングステン膜を前記シリコン基板の中央と外周のプラズマ密度の比を3〜4:1の条件でエッチングを行い、最後にを前記ゲート電極材料プラズマ密度の比が中央:外周=1:1の条件でエッチングを行う工程とを具備したことを特徴とする。
なお、本発明において、タングステン膜のエッチングガスとして、塩素、四弗化炭素、窒素を用いることが望ましい。また、Ti、Ta膜、TiSi膜、TaSi膜、TiN膜、TaN膜、TiSiN膜、又はTaSiN膜のエッチングガスとして、塩素、四弗化炭素、窒素を用いることが望ましい。
さらに、タングステン膜のエッチング量のモニターおよびエッチング終了をモニターする方法として、発光波長4295Åの発光強度の変化を用いることが望ましい。
本発明の方法によれば、タングステン/窒化チタンまたはその他の金属膜からなる積層構造のゲート電極形成においても面内均一なエッチングが可能である。
本発明の実施形態につき、図1乃至図4を用いて詳細に説明する。
(第1の実施形態)
図1は本発明の第1の実施形態として、ゲート絶縁膜に高誘電体膜であるHfO2膜、ゲート電極材料にタングステン膜を用いた場合の半導体装置の製造法を説明するための工程順の断面図である。
図1は本発明の第1の実施形態として、ゲート絶縁膜に高誘電体膜であるHfO2膜、ゲート電極材料にタングステン膜を用いた場合の半導体装置の製造法を説明するための工程順の断面図である。
初めに、図1(a)に示すようにシリコン基板101上にシリコン酸化膜102を0.5nm、次にHfO2膜103を2〜3nmを成長し、ゲート電極となるタングステン膜104、マスク材となるシリコン窒化膜105を成長する。次にゲートの寸法均一性を向上するために反射防止膜106を、最後にフォトレジスト膜107を塗布し公知のリソグラフィ技術によりパターン形成を行う。
次に図1(b)に示すように公知のドライエッチング技術により反射防止膜106、シリコン窒化膜105をエッチングする。
続いて図1(c)に示すようにタングステン膜104をエッチングする。エッチング装置はウェハの中央部と外周部にてプラズマ密度の変更が可能な装置、例えば図2に示すようにプラズマ生成部側に独立した2つのコイルアンテナ、内側コイルアンテナ201、外側コイルアンテナ202、シリコン基板が載置される下部電極側にはエッチング時のイオンエネルギーを制御するRF電源 203を有する誘導結合型プラズマ(ICP)エッチング装置にてエッチングを行う。
ここで、エッチング条件は塩素(Cl2)、四弗化炭素(CF4)、窒素(N2)の混合ガスを用いる。各ガスの流量はCl230〜50sccm、CF430〜50sccm、10〜30sccm、圧力3〜5mT、プラズマ生成部パワー 1.0〜1.26W/cm2、内側と外側の高周波パワーの比率 中央:外周=3〜4:1、下部電極パワー0.03〜0.06W/cm2の範囲内の条件でタングステン膜104の残膜が3〜5nmになるまでエッチングを行い、次に残りのタングステン膜104をガス種、ガス流量、圧力、RFパワーは同じ条件でプラズマ生成部の内側と外側の高周波パワーの比率を中央:外周=1:1の条件でエッチングを行う。フォトレジスト膜107、反射防止膜106をアッシングなどの公知の技術により除去する。
最後に図1(d)に示すように公知のウェットエッチング技術によりHigh−k膜103、シリコン酸化膜102をエッチングすることにより形状は垂直でかつゲート寸法の均一性も良好なタングステンゲートの形成が可能である。タングステンエッチングの終点検出方法としては発光波長4295Åの発光強度の変化をモニターすることにより可能である。
なお、本実施形態の説明図では、1つのゲート電極を用いて説明しているがシリコン基板の中央部、外周部、パターンの疎部、密部、全てのパターンにおいて垂直でかつゲート寸法の均一性も良好なタングステンゲートの形成が可能である。
また、本実施形態では、高誘電体膜としてHfO2膜を例に説明したが、HfSiOx、HfAlOxでも可能である。また反射防止膜、シリコン窒化膜のエッチングをタングステンのエッチングに用いた装置で行なっても構わない。
さらに、本実施形態で、シリコン窒化膜のエッチングに用いる不活性ガスは、Ar、Ne、He、KrまたはXeから選ばれて少なくとも1つであることが望ましく、また、反射防止膜をエッチングする時のガスの割合は、CHF3:CF4:O2=1:20〜25:1〜1.5であることが望ましく、シリコン窒化膜をエッチングする時のガスの割合は、H3F:CF4:O2:Ar=5:12〜13:1:1.5〜2.0であることが望ましい。そして、シリコン酸化膜をエッチングする時のガスの割合は、CHF3:CF4:O2:Ar=2:5:1:40であることが望ましいい。
次に、本実施形態による効果を説明する。
図3はシリコン基板中央部と外周部のプラズマ密度を変化させてタングステンエッチングを行った時の中央部、外周部、密部、疎部での寸法差、テーパー角、タングステン残膜を示す。エッチング時間はプラズマの特定の波長をモニターし、タングステンが丁度抜けたと考えられるところを設定している。その結果、プラズマ密度が中央:外周=1:1の場合、中央部のエッチング形状は裾引き形状、外周部のエッチング形状はサイドエッチにより寸法の細りが見られるのに対し、プラズマ密度の比率を中央部:外周部=2:1、3:1、4:1、5:1と変化させていくと3〜4:1の範囲で面内均一に垂直形状を得ることが可能となる。これはプラズマ密度が面内均一な場合、外周部は中央部に比べ排気されやすいので反応生成物による側壁保護効果が小さいのに対し中央部では外周部に比べて排気されにくいので反応生成物による側壁保護効果が大きいために裾引き形状になると考えられる。この形状のばらつきを改善するには中央部では側壁保護効果が少なくなるように解離効率を上げる環境にし、外周部では排気されやすいので解離効率が少なくして側壁保護効果を大きくする環境にしてあげれば面内、及び疎密間において均一なゲート形状を得ることが可能であると考えた。
図3はシリコン基板中央部と外周部のプラズマ密度を変化させてタングステンエッチングを行った時の中央部、外周部、密部、疎部での寸法差、テーパー角、タングステン残膜を示す。エッチング時間はプラズマの特定の波長をモニターし、タングステンが丁度抜けたと考えられるところを設定している。その結果、プラズマ密度が中央:外周=1:1の場合、中央部のエッチング形状は裾引き形状、外周部のエッチング形状はサイドエッチにより寸法の細りが見られるのに対し、プラズマ密度の比率を中央部:外周部=2:1、3:1、4:1、5:1と変化させていくと3〜4:1の範囲で面内均一に垂直形状を得ることが可能となる。これはプラズマ密度が面内均一な場合、外周部は中央部に比べ排気されやすいので反応生成物による側壁保護効果が小さいのに対し中央部では外周部に比べて排気されにくいので反応生成物による側壁保護効果が大きいために裾引き形状になると考えられる。この形状のばらつきを改善するには中央部では側壁保護効果が少なくなるように解離効率を上げる環境にし、外周部では排気されやすいので解離効率が少なくして側壁保護効果を大きくする環境にしてあげれば面内、及び疎密間において均一なゲート形状を得ることが可能であると考えた。
その結果、タングステンゲートのエッチングにおいてウェハ中央部、外周部のプラズマ密度を適正化することによりシリコン基板に対し横方向のエッチング量のばらつきを抑えることが可能となりゲート寸法のばらつきを抑制することが可能となった。
ただ、シリコン基板面内にプラズマ密度の差が大きすぎると下地膜が露出し、各ゲート電極が分離した場合、チャージダメージを受ける可能性があるので、タングステン膜が抜ける直前まで本発明の方法を用い、残りのタングステン膜のエッチングをプラズマ密度の差がない条件でエッチングすることにより形状、寸法、チャージダメージ耐性、全てにおいて良好なエッチングが可能である。
(第2の実施形態)
次に本発明の第2の実施形態について図面を参照して説明する。
図4は本発明の第2実施例としてゲート絶縁膜にHfO2膜、ゲート電極材料に窒化チタン膜を用いた時の半導体装置の製造法を説明するための工程順の断面図である。
次に本発明の第2の実施形態について図面を参照して説明する。
図4は本発明の第2実施例としてゲート絶縁膜にHfO2膜、ゲート電極材料に窒化チタン膜を用いた時の半導体装置の製造法を説明するための工程順の断面図である。
初めに、図4(a)に示すようにシリコン基板401上にシリコン酸化膜402を0.5nm、次にHfO2膜403を2〜3nm成長し、ゲート電極となる窒化チタン膜404、タングステン膜405、マスク材となるシリコン窒化膜406を成長する。次にゲートの寸法均一性を向上するために反射防止膜407を、最後にフォトレジスト膜408を塗布し公知のリソグラフィ技術によりパターン形成を行う。
次に図4(b)に示すように公知のドライエッチング技術により反射防止膜407、シリコン窒化膜406をエッチングする。
続いて、図3(c)に示すようにタングステン膜405をエッチングする。エッチング装置はウェハの中央部と外周部にてプラズマ密度の変更が可能な装置、例えば図2に示すようにプラズマ生成部側に独立した2つのコイル 内側コイル201、外側コイル202、シリコン基板が載置される下部電極側にはRF電源 203を有する誘導結合型プラズマ(ICP)エッチング装置にてエッチングを行う。
エッチング条件は塩素(Cl2)、四弗化炭素(CF4)、窒素(N2)の混合ガスを用いる。各ガスの流量はCl2 30〜50sccm、CF4 30〜50sccm、10〜30sccm、圧力3〜5mT、プラズマ生成部パワー 1.0〜1.26W/cm2、内側と外側の高周波パワーの比率 中央:外周=3〜4:1、下部電極パワー0.03〜0.06W/cm2の範囲内の条件でタングステン膜305をエッチングする。次に窒化チタン膜304をガス種、ガス流量、圧力、RFパワーは同じ条件でプラズマ生成部の内側と外側の高周波パワーの比率を中央:外周=1:1の条件でエッチングを行う。フォトレジスト膜408、反射防止膜407をアッシングなどの公知の技術により除去する。
最後に公知のウェットエッチング技術により、図4(d)の如く高誘電体膜403、シリコン酸化膜402をエッチングすることにより形状は垂直でかつゲート寸法の均一性も良好なタングステンゲートの形成が可能である。タングステンエッチングの終点検出方法としては発光波長4295Åの発光強度の変化をモニターすることにより可能である。
本実施形態の説明図では、1つのゲート電極を用いて説明しているがシリコン基板の中央部、外周部、パターンの疎部、密部、全てのパターンにおいて垂直でかつゲート寸法の均一性も良好なタングステンゲートの形成が可能である。
本実施形態では、ゲート材料にTiN膜を用いて説明したが、Ti膜、Ta膜、TiSi膜、TaSi膜、TiSiN膜、TaSiN膜、WSi膜でも可能である。
また本実施形態では、高誘電体膜としてHfO2膜を例に説明したが、HfSiOx、HfAlOxでも可能である。また、反射防止膜、シリコン窒化膜のエッチングをタングステンのエッチングに用いた装置で行なっても構わない。
また本実施形態では、高誘電体膜としてHfO2膜を例に説明したが、HfSiOx、HfAlOxでも可能である。また、反射防止膜、シリコン窒化膜のエッチングをタングステンのエッチングに用いた装置で行なっても構わない。
以上説明したように、本実施形態では、タングステン/窒化チタンまたはその他の金属膜からなる積層構造のゲート電極形成においても面内均一なエッチングが可能である。
101及び401:シリコン基板
102及び402:シリコン酸化膜
103及び403:HfO2膜
104及び405:タングステン膜
105及び406:シリコン窒化膜
106及び407:反射防止膜
107及び408:フォトレジスト膜
404:窒化チタン膜
102及び402:シリコン酸化膜
103及び403:HfO2膜
104及び405:タングステン膜
105及び406:シリコン窒化膜
106及び407:反射防止膜
107及び408:フォトレジスト膜
404:窒化チタン膜
Claims (5)
- シリコン基板上に、ゲート絶縁膜としてシリコン酸化膜、高誘電体膜、ゲート電極材料としてタングステン膜、マスク膜としてシリコン窒化膜を順に成膜し、さらに、前記シリコン窒化膜上に反射防止膜を塗布し、リソグラフィ技術によりパターンを形成する工程と、前記反射防止膜、前記マスク膜となるシリコン窒化膜を所定のパターンにエッチングする工程と、この後、所定パターンにエッチングされたシリコン窒化膜をマスクとして、前記タングステン膜を前記シリコン基板の中央と外周のプラズマ密度の比を3〜4:1の条件で残膜が3〜5nmになるまでエッチングを行い、最後に残りのタングステン膜をプラズマ密度の比が中央:外周=1:1の条件でエッチングを行う工程とを具備したことを特徴とする半導体装置の製造方法。
- シリコン基板上に、ゲート絶縁膜としてシリコン酸化膜、高誘電体膜、ゲート電極材料としてチタン(Ti)、タンタル(Ta)膜、またはTiSi膜、TaSi膜、もしくはTiN膜、TaN膜、もしくはTiSiN膜、TaSiN膜を成膜し、続いてタングステン膜、マスク膜としてシリコン窒化膜を順に成膜し、さらに、そのシリコン窒化膜上に反射防止膜を塗布し、リソグラフィ技術によりパターンを形成する工程と、前記反射防止膜、前記マスク膜となるシリコン窒化膜を所定のパターンにエッチングする工程と、この後、所定パターンにエッチングされたシリコン窒化膜をマスクとして、前記タングステン膜を前記シリコン基板の中央と外周のプラズマ密度の比を3〜4:1の条件でエッチングを行い、最後にを前記ゲート電極材料プラズマ密度の比が中央:外周=1:1の条件でエッチングを行う工程とを具備したことを特徴とする半導体装置の製造方法。
- 前記タングステン膜のエッチングガスとして、塩素、四弗化炭素、窒素を用いることを特徴とする請求項1及び2記載の半導体装置の製造方法。
- 前記Ti、Ta膜、TiSi膜、TaSi膜、TiN膜、TaN膜、TiSiN膜、又はTaSiN膜のエッチングガスとして、塩素、四弗化炭素、窒素を用いることを特徴とする請求項2記載の半導体装置の製造方法。
- 前記タングステン膜のエッチング量のモニターおよびエッチング終了をモニターする方法として、発光波長4295Åの発光強度の変化を用いることを特徴とする請求項1及び2記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004263785A JP2006080355A (ja) | 2004-09-10 | 2004-09-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004263785A JP2006080355A (ja) | 2004-09-10 | 2004-09-10 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006080355A true JP2006080355A (ja) | 2006-03-23 |
Family
ID=36159555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004263785A Pending JP2006080355A (ja) | 2004-09-10 | 2004-09-10 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006080355A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009059806A (ja) * | 2007-08-30 | 2009-03-19 | Hitachi High-Technologies Corp | メタルゲートのドライエッチング方法 |
KR100896849B1 (ko) | 2007-12-26 | 2009-05-12 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
JP2009117685A (ja) * | 2007-11-08 | 2009-05-28 | Hitachi High-Technologies Corp | high−k/メタル構造を備えた半導体素子のプラズマ処理方法 |
US7767512B2 (en) | 2007-01-24 | 2010-08-03 | Samsung Electronics Co., Ltd. | Methods of manufacturing a semiconductor device including CMOS transistor having different PMOS and NMOS gate electrode structures |
US9506154B2 (en) | 2014-11-19 | 2016-11-29 | Hitachi High-Technologies Corporation | Plasma processing method |
CN111403278A (zh) * | 2019-11-29 | 2020-07-10 | 上海华力微电子有限公司 | 芯轴图形的形成方法 |
CN117650043A (zh) * | 2023-12-07 | 2024-03-05 | 芯联越州集成电路制造(绍兴)有限公司 | 半导体器件的制造方法 |
-
2004
- 2004-09-10 JP JP2004263785A patent/JP2006080355A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7767512B2 (en) | 2007-01-24 | 2010-08-03 | Samsung Electronics Co., Ltd. | Methods of manufacturing a semiconductor device including CMOS transistor having different PMOS and NMOS gate electrode structures |
JP2009059806A (ja) * | 2007-08-30 | 2009-03-19 | Hitachi High-Technologies Corp | メタルゲートのドライエッチング方法 |
JP2009117685A (ja) * | 2007-11-08 | 2009-05-28 | Hitachi High-Technologies Corp | high−k/メタル構造を備えた半導体素子のプラズマ処理方法 |
KR100896849B1 (ko) | 2007-12-26 | 2009-05-12 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
US9506154B2 (en) | 2014-11-19 | 2016-11-29 | Hitachi High-Technologies Corporation | Plasma processing method |
JP6040314B2 (ja) * | 2014-11-19 | 2016-12-07 | 株式会社日立ハイテクノロジーズ | プラズマ処理方法 |
CN111403278A (zh) * | 2019-11-29 | 2020-07-10 | 上海华力微电子有限公司 | 芯轴图形的形成方法 |
CN117650043A (zh) * | 2023-12-07 | 2024-03-05 | 芯联越州集成电路制造(绍兴)有限公司 | 半导体器件的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102483741B1 (ko) | 진보된 패터닝 프로세스에서의 스페이서 퇴적 및 선택적 제거를 위한 장치 및 방법들 | |
JP4398467B2 (ja) | 半導体装置の製造方法 | |
US8658541B2 (en) | Method of controlling trench microloading using plasma pulsing | |
US7361607B2 (en) | Method for multi-layer resist plasma etch | |
JP3409313B2 (ja) | 酸化物及びフォトレジスト層に対して高度の選択性を有する異方性窒化物エッチング法 | |
US7109085B2 (en) | Etching process to avoid polysilicon notching | |
US20060043066A1 (en) | Processes for pre-tapering silicon or silicon-germanium prior to etching shallow trenches | |
US20050009358A1 (en) | Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode | |
WO2011108663A1 (ja) | プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置 | |
EP1774542A2 (en) | Method for bilayer resist plasma etch | |
WO2014113398A1 (en) | Method of patterning a silicon nitride dielectric film | |
TW200823998A (en) | Self-aligned contact etch with high sensitivity to nitride shoulder | |
EP0954877B1 (en) | Method for reducing plasma-induced charging damage | |
WO2003094217A1 (en) | Method of etching silicon nitride spacers with high selectivity relative to oxide in a high density plasma chamber | |
KR20070115778A (ko) | 특히 플래시 메모리에서 폴리실리콘을 덮은 텅스텐실리사이드를 에칭하기 위한 프로세스 | |
KR102304163B1 (ko) | 에칭 방법 | |
KR100316028B1 (ko) | 메모리소자의 메탈 전극 형성방법 | |
KR20150031227A (ko) | 플라즈마 에칭 방법 및 플라즈마 처리 장치 | |
JP5223364B2 (ja) | プラズマエッチング方法及び記憶媒体 | |
JP2006080355A (ja) | 半導体装置の製造方法 | |
US20020132488A1 (en) | Method of etching tantalum | |
JP3732079B2 (ja) | 試料の表面加工方法 | |
JP3358179B2 (ja) | ポリシリコン層のプラズマ・エッチング方法 | |
JP2005086080A (ja) | 半導体装置の製造方法 | |
JP2004134521A (ja) | 半導体装置の製造方法 |