JP2006065021A - アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器 - Google Patents

アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器 Download PDF

Info

Publication number
JP2006065021A
JP2006065021A JP2004247920A JP2004247920A JP2006065021A JP 2006065021 A JP2006065021 A JP 2006065021A JP 2004247920 A JP2004247920 A JP 2004247920A JP 2004247920 A JP2004247920 A JP 2004247920A JP 2006065021 A JP2006065021 A JP 2006065021A
Authority
JP
Japan
Prior art keywords
active matrix
matrix substrate
wiring
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004247920A
Other languages
English (en)
Inventor
Yoichi Noda
洋一 野田
Atsushi Fuda
敦 傅田
Toshimitsu Hirai
利充 平井
Mari Sakai
真理 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004247920A priority Critical patent/JP2006065021A/ja
Priority to KR1020050063991A priority patent/KR100749111B1/ko
Priority to TW094127958A priority patent/TWI270979B/zh
Priority to US11/206,784 priority patent/US7517735B2/en
Priority to CN2005100959705A priority patent/CN1740886B/zh
Publication of JP2006065021A publication Critical patent/JP2006065021A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 ドライプロセスとフォトリソエッチングを組み合わせた工程の回数を低減することができるアクティブマトリクス基板の製造方法等を提供することを目的とする。
【解決手段】 アクティブマトリクス基板２０の製造方法において、第１方向又は第２方向のいずれか一方の配線４２が交差部５６において分断された格子パターンの配線４０，４２，４６を基板Ｐ上に形成する第１工程と、交差部５６及び配線４０，４２，４６の一部上に絶縁膜と半導体膜３０とからなる積層部を形成する第２工程と、積層部上に分断された配線４２を電気的に連結させる導電層４９、及び半導体膜３０を介して配線４２と電気的に接続される画素電極４５を形成する第３工程と、を有する。
【選択図】 図１

Description

本発明は、アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器に関するものである。
ノートパソコン、携帯電話などの携帯機器の普及に伴い、薄くて軽量な液晶表示装置等が幅広く用いられている。この種の液晶表示装置等は、上基板及び下基板間に液晶層を挟持したものとなっている。
前記下基板（アクティブマトリックス基板）の一例を、図１７に示す。同図に示すように、下基板１は、ガラス基板２と、このガラス基板２上に互いに交差するように配線されたゲート走査電極３及びソース電極４と、同じくガラス基板２上に配線されたドレイン電極５と、このドレイン電極５に接続された画素電極（ＩＴＯ）６と、ゲート走査電極３とソース電極４との間に介在された絶縁層７と、薄膜半導体からなるＴＦＴ（Thin Film Transistor）８とを備えて構成されている。
上記下基板１における各金属配線の形成においては、例えば、特許第３２６１６９９号公報に示されるように、ドライプロセスとフォトリソエッチングを組み合わせた工程を複数回繰り返す手法が用いられている。
特許第３２６１６９９号公報
しかしながら、上述した技術では、ドライプロセスとフォトリソエッチングを組み合わせた処理を複数回行っているので、材料費や管理費やかさみやすく、また歩留まりも上げにくいという問題がある。
すなわち、予め導電膜を塗布した基板上にレジストと呼ばれる感光材を塗布し、回路パターンを照射して現像し、レジストパターンに応じて導電膜をエッチングすることで薄膜の配線パターンを形成している。また、真空装置などの大掛かりな設備と複雑な工程を必要とし、材料使用効率も数％程度でそのほとんどを廃棄せざるを得ず、製造コストが高い。
したがって、製品コストの低価格化が要請されている液晶表示装置等にとっては、ドライプロセスとフォトリソエッチングを組み合わせた処理の回数を減らすことが大きな課題となっている。
本発明は、以上のような点を考慮してなされたもので、ドライプロセスとフォトリソエッチングを組み合わせた工程の回数を低減することができるアクティブマトリクス基板の製造方法等を提供することを目的とする。
本発明に係るアクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器では、上記課題を解決するために以下の手段を採用した。
第１の発明は、アクティブマトリクス基板の製造方法において、第１方向又は第２方向のいずれか一方の配線が交差部において分断された格子パターンの配線を基板上に形成する第１工程と、前記交差部及び前記配線の一部上に絶縁膜と半導体膜とからなる積層部を形成する第２工程と、前記積層部上に前記分断された配線を電気的に連結させる導電層、及び前記半導体膜を介して前記配線と電気的に接続される画素電極を形成する第３工程と、を有するようにした。
この発明によれば、ドライプロセスとフォトリソエッチングを組み合わせた処理を減らすことができ、製造コストの低減や歩留まりの向上を図ることができる。
また、前記配線は、ソース線、ゲート線、及びゲート線に沿って略直線状に伸びる容量線からなり、前記ソース線が前記交差部において分断されていることを特徴とするものでは、これらの配線の接触が回避されるので、これらの配線を同一面上に同時に形成することが可能となる。
また、前記第１工程は、導電性材料をインクジェット法により配置する工程を含むものでは、更に、ドライプロセスとフォトリソエッチングを組み合わせた処理を減らすことができる。
また、前記第２工程は、前記容量線上に前記交差部において分断された積層部を形成する工程を含むものでは、前記容量線上の積層部が交差部上の積層部と接触していないので、交差部の積層部上に形成される導電層を流れる電流が、容量線の積層部に流れ込んでしまうことを回避することができる。
また、前記第２工程は、前記半導体膜にハーフ露光処理を施してスイッチング素子を形成する工程を含むものでは、容易にスイッチング素子を形成することができる。
また、前記第３工程は、透明導電性材料をインクジェット法により配置する工程を含むものでは、更に、ドライプロセスとフォトリソエッチングを組み合わせた処理を減らすことができる。
また、前記第３工程は、前記透明導電性材料を所定位置に配置するためのバンクを形成する工程を含むものでは、透明導電性材料を適切な位置に配置することが可能となる。
第２の発明は、アクティブマトリクス基板が第１の発明の製造方法を用いて製造されるようにした。この発明によれば、低コストのアクティブマトリクス基板を得ることができる。
第３の発明は、電気光学装置が第２の発明のアクティブマトリクス基板を備えるようにした。この発明によれば、低コストのアクティブマトリクス基板を用いることができるので、電気光学装置のコストを抑えることができる。
第４の発明は、電子機器が第３の発明の電気光学装置を備えるようにした。この発明によれば、低コストの電気光学装置を用いることができるので、電子機器のコストを抑えることができる。
以下、本発明のアクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器の実施形態について図を参照して説明する。
＜アクティブマトリクス基板＞
図１は、本発明に係るアクティブマトリックス基板の一部を拡大した図である。
アクティブマトリックス基板２０上は、格子状に配線されたゲート配線４０とソース配線４２とを備える。すなわち、複数のゲート配線４０がＸ方向（第１方向）に延びるように形成され、ソース配線４２がＹ方向（第２方向）に延びるように形成されている。
また、ゲート配線４０には、ゲート電極４１が接続され、ゲート電極４１上に絶縁層を介してＴＦＴ３０が配置される。一方、ソース配線４２には、ソース電極４３が接続され、ソース電極４３の一端は、ＴＦＴ（スイッチング素子）３０に接続する。
そして、ゲート配線４０とソース配線４２に囲まれた領域には、画素電極４５が配置され、ドレイン電極４４を介してＴＦＴ３０に接続する。
また、アクティブマトリックス基板２０上には、ゲート配線４０と略平行するように、容量線４６が配線される。容量線４６は、画素電極４５及びソース配線４２の下層に絶縁層を介して配置される。
なお、ゲート配線４０、ゲート電極４１、ソース配線４２、容量線４６は、同一の面上に形成される。
図２は、アクティブマトリックス基板２０の等価回路図であって、液晶表示装置に用いた場合である。
アクティブマトリックス基板２０を液晶表示装置に用いた場合には、画像表示領域には複数の画素１００ａがマトリクス状に構成される。これらの画素１００ａの各々には、画素スイッチング用のＴＦＴ３０が形成されており、画素信号Ｓ１、Ｓ２、…、Ｓｎを供給するソース配線４２がソース電極４３を介してＴＦＴ３０のソースに電気的に接続されている。ソース配線４２に供給する画素信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次で供給してもよく、相隣接する複数のソース配線４２同士に対して、グループ毎に供給するようにしてもよい。
また、ＴＦＴ３０のゲートには、ゲート配線４０がゲート電極４１を介して電気的に接続されている。そして、所定のタイミングで、ゲート配線４０にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍをこの順に線順次で印加するように構成されている。
画素電極４５は、ＴＦＴ３０のドレインにドレイン電極４４を介して電気的に接続されている。そして、スイッチング素子であるＴＦＴ３０を一定期間だけオン状態とすることにより、ソース配線４２から供給される画素信号Ｓ１、Ｓ２、…、Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極４５を介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、…、Ｓｎは、図１５に示す対向基板１２０の対向電極１２１との間で一定期間保持される。
なお、保持された画素信号Ｓ１、Ｓ２、…、Ｓｎがリークするのを防ぐために、容量線４６によって、画素電極４５と対向電極１２１との間に形成される液晶容量と並列に蓄積容量４８が付加されている。例えば、画素電極４５の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量４８により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い液晶表示装置１００を実現することができる。
＜アクティブマトリクス基板の製造方法＞
次に、アクティブマトリックス基板２０の製造方法について図を参照して説明する。
アクティブマトリックス基板２０は、基板Ｐ上に格子パターンの配線を形成する第１工程と、積層部３５を形成する第２工程と、画素電極４５等を形成する第３工程により製造される。
以下、各工程毎に詳細に説明する。
（第１工程：配線形成）
図３、図４は、第１工程である配線形成工程を説明する図である。なお、図３（ｂ），図４（ｂ）は、それぞれ図３（ａ），図４（ａ）におけるＡ−Ａ’線に沿う断面図である。
ゲート配線４０やソース配線４２等の格子パターンの配線が形成される基板Ｐとしては、ガラス、石英ガラス、Ｓｉウエハ、プラスチックフィルム、金属板など各種の材料を用いることができる。また、これら各種の素材基板の表面に半導体膜、金属膜、誘電体膜、有機膜などが下地層として形成されたものも含む。
そして、まず、図３に示すように、基板Ｐ上に、絶縁性の有機樹脂からなるバンク５１が形成される。バンクは、後述する配線用インクを基板Ｐの所定位置に配置するためのものである。
具体的には、図３（ａ）に示すように、洗浄した基板Ｐの上面に、格子パターンの配線の形成位置に対応した複数の開口部５２，５３，５４，５５を有するバンク５１をフォトリソグラフィ法に基づいて形成する。
バンク５１の材料としては、例えば、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が用いられる。なお、バンク５１には、開口部５２，５３，５４，５５内に配線パターン用インクを良好に配置させるために、撥液性処理を施される。撥液性処理として、ＣＦ４プラズマ処理等（フッ素成分を有するガスを用いたプラズマ処理）を施す。なお、ＣＦ４プラズマ処理等に代えて、バンク５１の素材自体に予め撥液成分（フッ素基等）を充填しておいても良い。
バンク５１により形成される開口部５２，５３，５４，５５は、ゲート配線４０やソース配線４２等の格子パターンの配線に対応している。すなわち、バンク５１の開口部５２，５３，５４，５５に配線用インクを配置することにより、ゲート配線４０やソース配線４２等の格子パターンの配線が形成される。
具体的には、Ｘ方向に延びるように形成された開口部５２，５３は、ゲート配線４０、容量線４６の形成位置に対応する。そして、ゲート配線４０の形成位置に対応する開口部５２には、ゲート電極４１の形成位置に対応する開口部５４が接続している。また、Ｙ方向に延びるように形成された開口部５５は、ソース配線４２の形成位置に対応する。なお、Ｙ方向に延びる開口部５５は、Ｘ方向に延びる開口部５２，５３と交差しないように、交差部５６において分断されるように形成される。
次いで、後述する液滴吐出装置ＩＪによって、導電性微粒子を含む配線用インクを開口部５２，５３，５４，５５内に吐出・配置して、基板上にゲート配線４０やソース配線４２等からなる格子パターンの配線を形成する。
配線用インクは、導電性微粒子を分散媒に分散させた分散液や有機銀化合物や酸化銀ナノ粒子を溶媒（分散媒）に分散した溶液からなるものである。導電性微粒子としては、例えば、金、銀、銅、錫、鉛等の金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。
導電性微粒子の粒径は１ｎｍ以上０．１μｍ以下であることが好ましい。０．１μｍより大きいと、後述する液滴吐出ヘッドのノズルに目詰まりが生じるおそれがある。また、１ｎｍより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法（インクジェット法）への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。
導電性微粒子の分散液の表面張力は、例えば０．０２Ｎ／ｍ以上０．０７Ｎ／ｍ以下の範囲内であることが好ましい。インクジェット法にて液体を吐出する際、表面張力が０．０２Ｎ／ｍ未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、０．０７Ｎ／ｍを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。
分散液の粘度は、例えば１ｍＰａ・ｓ以上５０ｍＰａ・ｓ以下であることが好ましい。インクジェット法を用いて液体材料を液滴として吐出する際、粘度が１ｍＰａ・ｓより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が５０ｍＰａ・ｓより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。
基板Ｐに配線用インクを吐出した後には、分散媒の除去のため、必要に応じて乾燥処理、焼成処理を行う。
乾燥処理は、例えば基板Ｐを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。例えば１８０℃加熱を６０分間程度行う。
焼成処理及の処理温度は、分散媒の沸点（蒸気圧）、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定される。例えば、有機物からなるコーティング剤を除去するために、約２５０℃で焼成することが必要である。
このような乾燥・焼成処理により、導電性微粒子間の電気的接触が確保され、導電性膜に変換される。
なお、ゲート配線４０やソース配線４２等の配線上には、金属保護膜４７を成膜させてもよい。金属保護膜４７は、銀や銅等からなる導電性膜の（エレクトロ）マイグレーション現象等を抑制するための薄膜である。金属保護膜４７を形成する材料としては、ニッケルが好ましい。なお、ニッケルからなる金属保護膜４７も液滴吐出法によって基板Ｐ上に配置されて形成される。
以上の工程により、基板Ｐ上には、図４に示すように、バンク５１及び格子パターンの配線からなる層が形成される。
ところで、液滴吐出法の吐出技術としては、帯電制御方式、加圧振動方式、電気機械変換式、電気熱変換方式、静電吸引方式などが挙げられる。帯電制御方式は、材料に帯電電極で電荷を付与し、偏向電極で材料の飛翔方向を制御してノズルから吐出させるものである。また、加圧振動方式は、材料に例えば３０ｋｇ／ｃｍ２程度の超高圧を印加してノズル先端側に材料を吐出させるものであり、制御電圧をかけない場合には材料が直進してノズルから吐出され、制御電圧をかけると材料間に静電的な反発が起こり、材料が飛散してノズルから吐出されない。また、電気機械変換方式は、ピエゾ素子（圧電素子）がパルス的な電気信号を受けて変形する性質を利用したもので、ピエゾ素子が変形することによって材料を貯留した空間に可撓物質を介して圧力を与え、この空間から材料を押し出してノズルから吐出させるものである。
また、電気熱変換方式は、材料を貯留した空間内に設けたヒータにより、材料を急激に気化させてバブル（泡）を発生させ、バブルの圧力によって空間内の材料を吐出させるものである。静電吸引方式は、材料を貯留した空間内に微小圧力を加え、ノズルに材料のメニスカスを形成し、この状態で静電引力を加えてから材料を引き出すものである。また、この他に、電場による流体の粘性変化を利用する方式や、放電火花で飛ばす方式などの技術も適用可能である。液滴吐出法は、材料の使用に無駄が少なく、しかも所望の位置に所望の量の材料を的確に配置できるという利点を有する。なお、液滴吐出法により吐出される液状材料（流動体）の一滴の量は、例えば１〜３００ナノグラムである。
格子パターンの配線を形成する際に用いられる液滴吐出装置ＩＪとしては、例えば、図５に示す液滴吐出装置ＩＪが用いられる。
液滴吐出装置（インクジェット装置）ＩＪは、液滴吐出ヘッドから基板Ｐに対して液滴を吐出（滴下）するものであって、液滴吐出ヘッド３０１と、Ｘ方向駆動軸３０４と、Ｙ方向ガイド軸３０５と、制御装置ＣＯＮＴと、ステージ３０７と、クリーニング機構３０８と、基台３０９と、ヒータ３１５とを備えている。ステージ３０７は、この液滴吐出装置ＩＪによりインク（液体材料）を設けられる基板Ｐを支持するものであって、基板Ｐを基準位置に固定する不図示の固定機構を備えている。
液滴吐出ヘッド３０１は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とＹ軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド３０１の下面にＹ軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド３０１の吐出ノズルからは、ステージ３０７に支持されている基板Ｐに対して、上述した導電性微粒子を含むインクが吐出される。
Ｘ方向駆動軸３０４には、Ｘ方向駆動モータ３０２が接続されている。Ｘ方向駆動モータ３０２はステッピングモータ等であり、制御装置ＣＯＮＴからＸ方向の駆動信号が供給されると、Ｘ方向駆動軸３０４を回転させる。Ｘ方向駆動軸３０４が回転すると、液滴吐出ヘッド３０１はＸ軸方向に移動する。
Ｙ方向ガイド軸３０５は、基台３０９に対して動かないように固定されている。ステージ３０７は、Ｙ方向駆動モータ３０３を備えている。Ｙ方向駆動モータ３０３はステッピングモータ等であり、制御装置ＣＯＮＴからＹ方向の駆動信号が供給されると、ステージ３０７をＹ方向に移動する。
制御装置ＣＯＮＴは、液滴吐出ヘッド３０１に液滴の吐出制御用の電圧を供給する。また、Ｘ方向駆動モータ３０２に液滴吐出ヘッド３０１のＸ方向の移動を制御する駆動パルス信号を、Ｙ方向駆動モータ３０３にステージ３０７のＹ方向の移動を制御する駆動パルス信号を供給する。
クリーニング機構３０８は、液滴吐出ヘッド３０１をクリーニングするものである。クリーニング機構３０８には、図示しないＹ方向の駆動モータが備えられている。このＹ方向の駆動モータの駆動により、クリーニング機構は、Ｙ方向ガイド軸３０５に沿って移動する。クリーニング機構３０８の移動も制御装置ＣＯＮＴにより制御される。
ヒータ３１５は、ここではランプアニールにより基板Ｐを熱処理する手段であり、基板Ｐ上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ３１５の電源の投入及び遮断も制御装置ＣＯＮＴにより制御される。
液滴吐出装置ＩＪは、液滴吐出ヘッド３０１と基板Ｐを支持するステージ３０７とを相対的に走査しつつ基板Ｐに対して液滴を吐出する。ここで、以下の説明において、Ｘ方向を走査方向、Ｘ方向と直交するＹ方向を非走査方向とする。
したがって、液滴吐出ヘッド３０１の吐出ノズルは、非走査方向であるＹ方向に一定間隔で並んで設けられている。なお、図３では、液滴吐出ヘッド３０１は、基板Ｐの進行方向に対し直角に配置されているが、液滴吐出ヘッド３０１の角度を調整し、基板Ｐの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド３０１の角度を調整することで、ノズル間のピッチを調節することが出来る。また、基板Ｐとノズル面との距離を任意に調節することが出来るようにしてもよい。
図６は、液滴吐出ヘッド３０１の断面図である。
液滴吐出ヘッド３０１には、液体材料（配線用インク等）を収容する液体室３２１に隣接してピエゾ素子３２２が設置されている。液体室３２１には、液体材料を収容する材料タンクを含む液体材料供給系３２３を介して液体材料が供給される。
ピエゾ素子３２２は駆動回路３２４に接続されており、この駆動回路３２４を介してピエゾ素子３２２に電圧を印加し、ピエゾ素子３２２を変形させることにより、液体室３２１が変形し、ノズル３２５から液体材料が吐出される。
この場合、印加電圧の値を変化させることにより、ピエゾ素子３２２の歪み量が制御される。また、印加電圧の周波数を変化させることにより、ピエゾ素子３２２の歪み速度が制御される。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
（第２工程：積層部形成）
図７〜図１０は、第２工程である積層部形成工程を説明する図である。なお、図７（ｂ）〜図１０（ｂ）は、それぞれ図７（ａ）〜図１０（ａ）におけるＡ−Ａ’線に沿う断面図であり、図８（ｃ）〜図１０（ｃ）は、それぞれ図７（ａ）〜図１０（ａ）におけるＢ−Ｂ’線に沿う断面図であり、
第２工程では、バンク５１及び格子パターンの配線からなる層上の所定位置に絶縁膜３１と半導体膜（コンタクト層３３，活性層３２）からなる積層部３５を形成する。
まず、プラズマＣＶＤ法により、基板Ｐ上の全面に対して、絶縁膜３１、活性層３２、コンタクト層３３の連続成膜を行う。具体的には、図７に示すように、絶縁膜３１として窒化シリコン膜、活性層３２としてアモルファスシリコン膜、コンタクト層３３としてｎ＋型シリコン膜を原料ガスやプラズマ条件を変化させることにより連続して形成する。
次いで、図８に示すように、フォトリソグラフィ法を用いて、所定位置にレジスト５８（５８ａ〜５８ｃ）を配置する。所定位置とは、図８（ａ）に示すように、ゲート配線４０とソース配線４２の交差部５６上、ゲート電極４１上、及び容量線４６上である。
なお、交差部５６上に配置するレジスト５８ａと容量線４６上に配置するレジスト５８ｂとは、接触しなように形成される。また、ゲート電極４１上に配置するレジスト５８ｃには、ハーフ露光を行うことにより、図８（ｂ）に示すように、溝５９を形成する。
次いで、基板Ｐの全面に対してエッチング処理を施して、コンタクト層３３及び活性層３２を除去する。更に、エッチング処理を施して、絶縁膜３１を除去する。
これにより、図９に示すように、レジスト５８（５８ａ〜５８ｃ）を配置した所定位置以外の領域から、コンタクト層３３、活性層３２、絶縁膜３１が取り除かれる。一方、レジスト５８が配置された所定位置には、絶縁膜３１と半導体膜（コンタクト層３３，活性層３２）からなる積層部３５が形成される。
なお、ゲート電極４１上に形成される積層部３５では、レジスト５８ｃにハーフ露光を行って溝５９を形成しておいたので、エッチング前に再度現像することにより溝が貫通する。図９（ｂ）示すように、溝５９に対応するコンタクト層３３が除去され、２つに分断された状態に形成される。これにより、ゲート電極４１上に活性層３２及びコンタクト層３３からなるスイッチング素子としてＴＦＴ３０が形成される。
そして、図１０に示すように、コンタクト層３３を保護する保護膜６０として窒化シリコン膜を基板Ｐの全面に成膜する。
このようにして、積層部３５の形成が完了する。
（第３工程）
図１１〜図１３は、第３工程である画素電極４５等の形成工程を説明する図である。なお、図１１（ｂ）〜図１３（ｂ）は、それぞれ図１１（ａ）〜図１３（ａ）におけるＡ−Ａ’線に沿う断面図であり、図１１（ｃ）〜図１３（ｃ）は、それぞれ図１１（ａ）〜図１３（ａ）におけるＢ−Ｂ’線に沿う断面図であり、
第３工程では、ソース電極４３、ドレイン電極４４、導電層４９及び画素電極４５を形成する。
ソース電極４３、ドレイン電極４４、導電層４９及び画素電極４５はいずれも、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：インジウムスズ酸化物）等の透光性材料によって形成することができる。また、これらの電極等の形成には、第１工程と同様に、液滴吐出法が用いられる。
まず、ゲート配線４０及びソース配線４２等を覆うようにバンク６１をフォトリソグラフィ法に基づいて形成する。すなわち、図１１に示すように、略格子状のバンク６１が形成される。なお、ソース配線４２とゲート配線４０、及びソース配線４２容量線４６との交差部５６には、開口部６２が形成される。
また、開口部６２は、図１１（ｂ）に示すように、ゲート電極４１上に形成した積層部３５（ＴＦＴ３０）の一部が露出するように形成される。すなわち、バンク６１が積層部３５（ＴＦＴ３０）をＸ方向に２分割するように形成される。
バンク６１の材料としては、例えば、バンク５１と同様に、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が用いられる。また、バンク５１と同様に、撥液性処理を施される。
バンク６１により形成される開口部６２は、分断されたソース配線４２を連結する導電層４９又はソース電極４３の形成位置に対応している。また、バンク６１により取り囲まれた領域は、画素電極４５及びドレイン電極４４の形成位置に対応している。すなわち、バンク６１の開口部６２内及びバンク６１により取り囲まれた領域に透明導電性材料を配置することにより、分断されたソース配線４２を連結する導電層４９、ソース電極４３、ドレイン電極４４、画素電極４５が形成される。なお、開口部６２には、透明導電性材料以外の導電性材料を配置してもよい。
次いで、基板Ｐの全面に成膜した保護膜６０をエッチング処理により除去する。これにより、図１２に示すように、バンク６１が配置されていない領域上に成膜した保護層６０は、取り除かれる。なお、格子パターンの配線上に形成した金属保護膜４７も取り除かれる。
次いで、前述した液滴吐出装置ＩＪによって、透明導電性材料をバンク６１の開口部６２内及びバンク６１により取り囲まれた領域内に吐出・配置する。透明導電性材料は、ＩＴＯの導電性微粒子を分散媒に分散させた分散液である。
そして、基板Ｐに透明導電性材料を吐出した後には、分散媒の除去のため、必要に応じて乾燥処理、焼成処理を行う。乾燥・焼成処理により、導電性微粒子間の電気的接触が確保され、導電性膜に変換される。
このようにして、基板Ｐ上には、図１３に示すように、分断されたソース配線４２を連結する導電層４９、ソース電極４３、ドレイン電極４４、画素電極４５が形成される。
なお、本実施形態においては、透明導電性材料を液滴吐出法により配置する方法について説明したが、ＣＶＤ処理とエッチング処理を行うことにより配置してもよい。この場合には、バンク６１は不要となる。
以上の工程を経ることにより、アクティブマトリックス基板２０が製造される。
このように、アクティブマトリックス基板２０を、基板Ｐ上に格子パターンの配線を形成する第１工程と、積層部３５を形成する第２工程と、画素電極４５等を形成する第３工程とによって製造したので、ドライプロセスとフォトリソエッチングを組み合わせた処理を減らすことができる。すなわち、ゲート配線４０及びソース配線４２を同時に形成するようにしたので、ドライプロセスとフォトリソエッチングを組み合わせた処理を１回減らすことができる。
更に、第１工程や第３工程において、導電性材料を液滴吐出法を用いて基板Ｐ上に配置することにより、更にドライプロセスとフォトリソエッチングを組み合わせた処理を減らすことが可能となる。
また、容量線４６上に形成される積層部３５（絶縁膜３１，活性層３２，コンタクト層３３）が交差部５６上に形成される積層部３５と接触しないように分断されて形成されることから、ソース配線４２を流れる電流が容量線４６上の積層部３５に流れ込んでしまう不都合を回避することができる。
すなわち、積層部３５を形成する層のうち、コンタクト層３３は導電性膜であり、そして、交差部５６上の積層部３５（コンタクト層３３）上には、ソース配線４２を連結する導電部４９が形成される。このため、ソース配線４２を流れる電流は、コンタクト層３３にも流れる。したがって、容量線４６上の積層部３５と交差部５６上の積層部３５と接触していると、上述したように、ソース配線４２を流れる電流が容量線４６上の積層部３５に流れ込んでしまうという現象が発生してしまう。
したがって、本発明のアクティブマトリックス基板２０によれば、このような不都合が回避されるので、所望の性能を発揮することが可能となる。
なお、本実施形態においては、ソース配線４２を交差部５６において分割する場合について説明したが、ゲート配線４０を交差部５６において分割する場合であってもよい。
また、容量線４６上の積層部３５と交差部５６上の積層部３５とが非接触となるようにして、ソース配線４２を流れる電流が容量線４６上の積層部３５に流れ込んでしまう不都合を回避する場合について説明したが、交差部５６上の積層部３５におけるコンタクト層３３をＴＦＴ３０の形成時に同時に除去してしまうことにより、上記不都合を回避してもよい。
＜電気光学装置＞
次に、アクティブマトリックス基板２０を用いた電気光学装置の一例である液晶表示装置１００について説明する。
図１４は、液晶表示装置１００を対向基板側から見た平面図であり、図１５は、図１４のＨ−Ｈ’線に沿う断面図である。
なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
図１４及び図１５において、液晶表示装置（電気光学装置）１００は、アクティブマトリックス基板２０を含むＴＦＴアレイ基板１１０と対向基板１２０とが光硬化性の封止材であるシール材１５２によって貼り合わされ、このシール材１５２によって区画された領域内に液晶１５０が封入、保持されている。シール材１５２は、基板面内の領域において閉ざされた枠状に形成されてなり、液晶注入口を備えず、封止材にて封止された痕跡がない構成となっている。
シール材１５２の形成領域の内側の領域には、遮光性材料からなる周辺見切り１５３が形成されている。シール材１５２の外側の領域には、データ線駆動回路２０１及び実装端子２０２がＴＦＴアレイ基板１１０の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路２０４が形成されている。ＴＦＴアレイ基板１１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路２０４の間を接続するための複数の配線２０５が設けられている。また、対向基板１２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１１０と対向基板１２０との間で電気的導通をとるための基板間導通材２０６が配設されている。
なお、データ線駆動回路２０１及び走査線駆動回路２０４をＴＦＴアレイ基板１１０の上に形成する代わりに、例えば、駆動用ＬＳＩが実装されたＴＡＢ（Tape Automated Bonding）基板とＴＦＴアレイ基板１１０の周辺部に形成された端子群とを異方性導電膜を介して電気的及び機械的に接続するようにしてもよい。
なお、液晶表示装置１００においては、使用する液晶１５０の種類、すなわち、ＴＮ（Twisted Nematic）モード、Ｃ−ＴＮ法、ＶＡ方式、ＩＰＳ方式モード等の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。
また、液晶表示装置１００をカラー表示用として構成する場合には、対向基板１２０において、ＴＦＴアレイ基板１１０の後述する各画素電極に対向する領域に、例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタをその保護膜とともに形成する。
また、アクティブマトリックス基板２０を用いた電気光学装置としては、例えば、有機ＥＬ（エレクトロルミネッセンス）表示装置に応用が可能である。
有機ＥＬ表示装置は、蛍光性の無機および有機化合物を含む薄膜を、陰極と陽極とで挟んだ構成を有し、前記薄膜に電子および正孔（ホール）を注入して励起させることにより励起子（エキシトン）を生成させ、このエキシトンが再結合する際の光の放出（蛍光・燐光）を利用して発光させる素子である。
そして、ＴＦＴ３０を有するアクティブマトリックス基板２０上に、有機ＥＬ表示素子に用いられる蛍光性材料のうち、赤、緑および青色の各発光色を呈する材料すなわち発光層形成材料及び正孔注入／電子輸送層を形成する材料をインクとし、各々をパターニングすることで、自発光フルカラー有機ＥＬ表示装置を製造することができる。
更に、アクティブマトリックス基板２０は、ＰＤＰ（プラズマディスプレイパネル）や、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。
＜電子機器＞
次に、本発明の電子機器の具体例について説明する。
図１６（ａ）は、携帯電話の一例を示した斜視図である。図１６（ａ）において、６００は携帯電話本体を示し、６０１は上記実施形態の液晶表示装置１００を備えた表示部を示している。
図１６（ｂ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１６（ｂ）において、７００は情報処理装置、７０１はキーボードなどの入力部、７０３は情報処理本体、７０２は上記実施形態の液晶表示装置１００を備えた表示部を示している。
図１６（ｃ）は、腕時計型電子機器の一例を示した斜視図である。図１６（ｃ）において、８００は時計本体を示し、８０１は上記実施形態の液晶表示装置１００を備えた表示部を示している。
このように、図１６（ａ）〜（ｃ）に示す電子機器は、上記実施形態の液晶表示装置１００を備えたものであるので、高い品質や性能が得られる。
また、テレビやモニター等の大型液晶パネルにおいても本実施形態を用いることができる。
なお、本実施形態の電子機器は液晶表示装置１００を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
以上、添付図面を参照しながら本発明についての好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
アクティブマトリックス基板の一部拡大図である。 アクティブマトリックス基板の等価回路図である。 アクティブマトリックス基板を製造する手順を示す図である。 図３に続く手順を示す図である。 液滴吐出装置の概略斜視図である。 液滴吐出ヘッドの断面図である。 図４に続く手順を示す図である。 図７に続く手順を示す図である。 図８に続く手順を示す図である。 図９に続く手順を示す図である。 図１０に続く手順を示す図である。 図１１に続く手順を示す図である。 図１２に続く手順を示す図である。 液晶表示装置を対向基板の側から見た平面図である。 液晶表示装置の断面図である。 電子機器の具体例を示す図である。 従来のアクティブマトリックス基板を示す図である。
符号の説明
Ｐ…基板、 ２０…アクティブマトリックス基板、 ３０…ＴＦＴ（スイッチング素子，半導体膜）、 ３１…絶縁膜、 ３２…活性層（半導体膜）、 ３３…コンタクト層（半導体膜）、 ３５…積層部、 ４０…ゲート配線、 ４２…ソース配線、 ４５…画素電極、 ４６…容量線、 ４９…導電層、 ５１…バンク、 ５６…交差部、 ６１…バンク、 １００…液晶表示装置、 ６００…携帯電話本体（電子機器）、 ７００…情報処理装置（電子機器）、 ８００…時計本体（電子機器）


Claims (10)

  1. 第１方向又は第２方向のいずれか一方の配線が交差部において分断された格子パターンの配線を基板上に形成する第１工程と、
    前記交差部及び前記配線の一部上に絶縁膜と半導体膜とからなる積層部を形成する第２工程と、
    前記積層部上に前記分断された配線を電気的に連結させる導電層、及び前記半導体膜を介して前記配線と電気的に接続される画素電極を形成する第３工程と、
    を有することを特徴とするアクティブマトリクス基板の製造方法。
  2. 前記配線は、ソース線、ゲート線、及びゲート線に沿って略直線状に伸びる容量線からなり、前記ソース線が前記交差部において分断されていることを特徴とする請求項１に記載のアクティブマトリクス基板の製造方法。
  3. 前記第１工程は、導電性材料をインクジェット法により配置する工程を含むことを特徴とする請求項１又は請求項２に記載のアクティブマトリクス基板の製造方法。
  4. 前記第２工程は、前記容量線上に前記交差部において分断された積層部を形成する工程を含むことを特徴とする請求項１から請求項３のうちいずれか一項に記載のアクティブマトリクス基板の製造方法。
  5. 前記第２工程は、前記半導体膜にハーフ露光処理を施してスイッチング素子を形成する工程を含むことを特徴とする請求項１から請求項４のうちいずれか一項に記載のアクティブマトリクス基板の製造方法。
  6. 前記第３工程は、透明導電性材料をインクジェット法により配置する工程を含むことを特徴とする請求項１から請求項５のうちいずれか一項に記載のアクティブマトリクス基板の製造方法。
  7. 前記第３工程は、前記透明導電性材料を所定位置に配置するためのバンクを形成する工程を含むことを特徴とする請求項６に記載のアクティブマトリクス基板の製造方法。
  8. 請求項１から請求項７のうちいずれか一項に記載の製造方法を用いて製造されたことを特徴とするアクティブマトリクス基板。
  9. 請求項８に記載のアクティブマトリクス基板を備えることを特徴とする電気光学装置。
  10. 請求項９に記載の電気光学装置を備えることを特徴とする電子機器。


JP2004247920A 2004-08-27 2004-08-27 アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器 Pending JP2006065021A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004247920A JP2006065021A (ja) 2004-08-27 2004-08-27 アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
KR1020050063991A KR100749111B1 (ko) 2004-08-27 2005-07-15 액티브 매트릭스 기판의 제조 방법, 액티브 매트릭스 기판,전기 광학 장치 및 전자 기기
TW094127958A TWI270979B (en) 2004-08-27 2005-08-16 Method of manufacturing active matrix substrate, active matrix substrate, electro-optical device, and electronic apparatus
US11/206,784 US7517735B2 (en) 2004-08-27 2005-08-19 Method of manufacturing active matrix substrate, active matrix substrate, electro-optical device, and electronic apparatus
CN2005100959705A CN1740886B (zh) 2004-08-27 2005-08-29 有源矩阵基板及制造方法、电光学装置及电子机器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004247920A JP2006065021A (ja) 2004-08-27 2004-08-27 アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器

Publications (1)

Publication Number Publication Date
JP2006065021A true JP2006065021A (ja) 2006-03-09

Family

ID=35943813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004247920A Pending JP2006065021A (ja) 2004-08-27 2004-08-27 アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器

Country Status (5)

Country Link
US (1) US7517735B2 (ja)
JP (1) JP2006065021A (ja)
KR (1) KR100749111B1 (ja)
CN (1) CN1740886B (ja)
TW (1) TWI270979B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060544A (ja) * 2006-08-04 2008-03-13 Ricoh Co Ltd 積層構造体及びその製造方法、多層配線基板、アクティブマトリックス基板、並びに電子表示装置
JP2008058455A (ja) * 2006-08-30 2008-03-13 Seiko Epson Corp アクティブマトリクス基板の製造方法及び液晶表示装置の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1670079B1 (en) * 2004-12-08 2010-12-01 Samsung Mobile Display Co., Ltd. Method of forming a conductive pattern of a thin film transistor
KR100647695B1 (ko) * 2005-05-27 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
JP4572814B2 (ja) * 2005-11-16 2010-11-04 セイコーエプソン株式会社 アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
JP2010160670A (ja) * 2009-01-08 2010-07-22 Seiko Epson Corp タッチパネルの製造方法、タッチパネル、表示装置、及び電子機器
WO2014107153A1 (en) 2013-01-03 2014-07-10 Empire Technology Development Llc Display devices including inorganic components and methods of making and using the same
CN103441119B (zh) * 2013-07-05 2016-03-30 京东方科技集团股份有限公司 一种制造esd器件的方法、esd器件和显示面板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02170135A (ja) 1988-12-23 1990-06-29 Nec Corp 薄膜電界効果型トランジスタ素子アレイ
US5930607A (en) 1995-10-03 1999-07-27 Seiko Epson Corporation Method to prevent static destruction of an active element comprised in a liquid crystal display device
KR100280875B1 (ko) * 1997-10-25 2001-02-01 구본준 칼라필터기판과 그 제조방법
CN100550472C (zh) 1998-03-17 2009-10-14 精工爱普生株式会社 薄膜构图的衬底及其表面处理
US6885110B1 (en) 1999-09-08 2005-04-26 Matsushita Electric Industrial Co., Ltd. Electrical circuit board and TFT array substrate and liquid crystal display device utilizing the same
JP4387065B2 (ja) 2000-01-26 2009-12-16 株式会社半導体エネルギー研究所 液晶表示装置および液晶表示装置の作製方法
GB2371910A (en) * 2001-01-31 2002-08-07 Seiko Epson Corp Display devices
JP2002268084A (ja) * 2001-03-08 2002-09-18 Sharp Corp アクティブマトリクス基板及びその製造方法
JP4021194B2 (ja) * 2001-12-28 2007-12-12 シャープ株式会社 薄膜トランジスタ装置の製造方法
JP2003222854A (ja) 2002-01-31 2003-08-08 Casio Comput Co Ltd 液晶表示装置およびその製造方法
JP3700697B2 (ja) * 2002-02-12 2005-09-28 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3965562B2 (ja) 2002-04-22 2007-08-29 セイコーエプソン株式会社 デバイスの製造方法、デバイス、電気光学装置及び電子機器
JP4047626B2 (ja) * 2002-05-16 2008-02-13 株式会社 日立ディスプレイズ 画像表示装置
EP1522060A4 (en) * 2002-07-12 2006-01-04 Sharp Kk Wiring structure, display device and active component
US7167217B2 (en) 2002-08-23 2007-01-23 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR100488156B1 (ko) 2002-12-31 2005-05-06 엘지.필립스 엘시디 주식회사 액정표시소자
US7166499B2 (en) * 2003-12-17 2007-01-23 Au Optronics Corporation Method of fabricating a thin film transistor for an array panel

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060544A (ja) * 2006-08-04 2008-03-13 Ricoh Co Ltd 積層構造体及びその製造方法、多層配線基板、アクティブマトリックス基板、並びに電子表示装置
US8847394B2 (en) 2006-08-04 2014-09-30 Ricoh Company, Ltd. Laminated structure, multilayer circuit board, active matrix substrate, and electronic display
JP2008058455A (ja) * 2006-08-30 2008-03-13 Seiko Epson Corp アクティブマトリクス基板の製造方法及び液晶表示装置の製造方法

Also Published As

Publication number Publication date
TW200608564A (en) 2006-03-01
KR20060050191A (ko) 2006-05-19
CN1740886B (zh) 2010-05-05
US7517735B2 (en) 2009-04-14
TWI270979B (en) 2007-01-11
US20060046359A1 (en) 2006-03-02
CN1740886A (zh) 2006-03-01
KR100749111B1 (ko) 2007-08-13

Similar Documents

Publication Publication Date Title
JP3788467B2 (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP4297106B2 (ja) 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP4380552B2 (ja) アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
KR100749111B1 (ko) 액티브 매트릭스 기판의 제조 방법, 액티브 매트릭스 기판,전기 광학 장치 및 전자 기기
KR100716217B1 (ko) 액티브 매트릭스 기판의 제조 방법
JP4337744B2 (ja) 膜パターンの形成方法、アクティブマトリクス基板の製造方法
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
KR100841284B1 (ko) 금속 배선 형성 방법 및 액티브 매트릭스 기판의 제조 방법
JP4572814B2 (ja) アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
JP2004335851A (ja) 線パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4192674B2 (ja) 薄膜パターン形成方法及びデバイスの製造方法
JP4042625B2 (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2007280987A (ja) 金属配線形成方法及びアクティブマトリクス基板の製造方法
JP2007184445A (ja) 配線形成方法、薄膜トランジスタの製造方法及びデバイス製造方法並びに電子機器
JP2007189130A (ja) デバイスとその製造方法、配線形成方法及び電気光学装置並びに電子機器
JP2004311530A (ja) パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機ｅｌデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器
JP2007142023A (ja) デバイスとその製造方法、配線形成方法及び電気光学装置並びに電子機器
JP2007139953A (ja) アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
JP2004330164A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2006065019A (ja) アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器
JP2004337780A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2008058455A (ja) アクティブマトリクス基板の製造方法及び液晶表示装置の製造方法
JP2008058456A (ja) アクティブマトリクス基板の製造方法及び液晶表示装置の製造方法
JP2006332313A (ja) 導電膜パターンの形成方法、デバイスの製造方法、電気光学装置、及び電子機器
JP2007108204A (ja) 画素電極形成方法、デバイス製造方法及び電気光学装置並びに電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061124

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061124

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20061128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20061124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20061127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080326

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080411

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080502