JP2006060465A - スポッティバイト誤り訂正・検出方法及び装置 - Google Patents

Abstract

【課題】
２スポッティバイト誤り以上の多重スポッティバイト誤りを制御することができる機能を備えたスポッティバイト誤り訂正・検出装置を提供する。
【解決手段】
入力情報データを基に送信語を生成する符号化手段と、情報伝送路中で誤りが発生した前記送信語を受信語として入力して前記誤りを訂正または検出する復号手段とを備えるスポッティバイト誤り訂正・検出装置であって、前記符号化手段は、符号を表現するパリティ検査行列と前記入力情報データとを基に生成した検査情報を前記入力情報データに付加することにより、前記送信語を生成し、前記復号手段は、前記パリティ検査行列を基に前記受信語のシンドロームを生成するシンドローム生成手段と、前記シンドローム生成手段により生成されたシンドロームを基に前記受信語の誤りを訂正または検出する誤り訂正手段とを備える。
【選択図】 図１

Description

本発明は、スポッティバイト誤り訂正・検出方法及び装置に関し、より詳しくは、複数のビットをバイトとし、その複数のバイトから構成される語（ワード）に対して、任意のバイト中にビット誤りが生じたときにその誤りを検出または訂正するために用いて好適なスポッティバイト誤り訂正・検出方法及び装置に関する。

近年、情報化社会の進展や半導体技術の進歩等により、ディジタルデータの信頼性向上がますます重要なものになってきている。ディジタルデータの伝送または記録を正確に行おうとする場合に、送信データが伝送経路中でノイズ等の影響を受けて誤って伝送されたり、素子の故障あるいは記録媒体等の欠陥等により生じた誤りを検出・訂正する必要がある。この誤りの検出・訂正を実現するために、符号理論を基礎とした誤り訂正・検出符号が従来より種々開発されてきている。

従来の誤り訂正符号として、例えば、ｂビット（ｂは２以上の整数）の塊りをバイトと称し、１バイト中の任意の誤りを訂正する符号（Ｓ_ｂＥＣ符号と称する）として、優れたHong-Patel符号が発表されている（例えば、非特許文献１参照）。

また、高速半導体メモリシステムにおいて、従来最もよく使用された１ビット誤り訂正・２ビット誤り検出符号を包含する特徴を有した奇数重み列バイト誤り訂正符号が開示されている（例えば、非特許文献２参照）。

さらに、１バイト誤りを訂正し、また２バイト誤りを検出する符号（Ｓ_ｂＥＣ−Ｄ_ｂＥＤ符号と称する）は、リードソロモン符号（Reed-Solomon符号）及びその改良した効率のよい符号として提案されており、多くの計算機システム等の主記憶装置にすでに採用されている（例えば、非特許文献３や非特許文献４を参照）。

また、バイト誤りを検出する符号としては、１ビット誤りを訂正し、かつ２ビット誤りを検出するとともに、１バイトの誤りをも検出する符号（ＳＥＣ−ＤＥＤ−Ｓ_ｂＥＤ符号と称する）が発表され、現在、計算機システムの主記憶装置に多く適用されている（例えば、非特許文献５参照）。

なお、これら１９８０年代後半までの相互に関連した多くの符号研究・開発に関する具体的な内容は、非特許文献６において総括的に述べられている。

その後、新しく開発された高速半導体メモリ用の符号としては、１バイトの誤りを訂正し、かつ２ビット誤りを検出する符号（Ｓ_ｂＥＣ−ＤＥＤ符号と称する）が非特許文献７に、また、１バイトの誤りを訂正し、かつ１ビット誤りと１バイト誤りとの同時誤りを検出する符号（Ｓ_ｂＥＣ−（Ｓ＋Ｓ_ｂ）ＥＣ符号と称する）が非特許文献８に開示されている。さらに、１バイトの誤りを訂正するとともに２ビットの誤りがあれば、これも訂正する符号（Ｓ_ｂＥＣ−ＤＥＣ符号と称する）が非特許文献９に開示されている。

特に、本発明に最も関連する符号として、具体的には、ｂビットからなるバイト内のｔビット（ｔ≦ｂ）までの誤りをｔ／ｂ誤りまたはスポッティバイト誤りと称し、この１スポッティバイト誤りを訂正するＳ_ｔ／ｂＥＣ符号、及び１スポッティバイト誤りを訂正し、かつバイト内ｔビットを越える１バイト誤りを検出するＳ_ｔ／ｂＥＣ−Ｓ_ｂＥＤ符号に関する発明が既に開示されている（特許文献１参照）。また、特にＳ_ｔ／ｂＥＣ符号については、非特許文献１０に開示されている。

また、１スポッティバイト誤りを訂正し、かつ２スポッティバイト誤りを検出するＳ_ｔ／ｂＥＣ−Ｄ_ｔ／ｂＥＤ符号、及び１スポッティバイト誤りを訂正し、かつ２スポッティバイト誤りを検出し、かつバイト内ｔビットを越える１バイト誤りを検出するＳ_ｔ／ｂＥＣ−Ｄ_ｔ／ｂＥＤ−Ｓ_ｂＥＤ符号に関する発明が既に出願されている（特許文献２参照）。
特開２００４−７２１７号公報 特願２００３−４１６９７８号明細書 特開２００２−３７４１７５号公報 エス.ジェイ.ホン（S.J.Hong）・エイ.エム.パテル（A.M.Patel）共著,『ア ゼネラル クラス オフ マックシマル コードズ フォー コンピュータ アプリケーションズ "A general Class ofMaximal Codes for Computer Applications"』,ＩＥＥＥ トランスアクションズ オン コンピュータズ（IEEETransactions on Computers）,第C-21巻,第12号, p.1322-1331,1972年 イー.フジワラ（E.Fujiwara）,『オッドーウエイトーコラム ｂーアジェイスント エラー コレクティング コードズ "Odd-Weight-Columnb-Adjacent Error Correcting Codes"』,トランスアクションズ オフ ザ ＩＥＣＥ ジャパン（Transactions of the IECE Japan）,第E61巻,第10号,p.781-787,1978年 エス.カネダ（S.Kaneda）・イー.フジワラ（E.Fujiwara）共著,『シングル バイト エラー コレクティングーダブル バイト エラー ディテクティング コードズ フォー メモリ システムズ "Single Byte ErrorCorrecting-Double Byte Error Detecting Codes for Memory Systems"』,ＩＥＥＥ トランスアクションズ オン コンピュータズ（IEEETransactions on Computers）,第C-31巻,第7号,p.596-602,1982年７月 シー.エル.チェン（C.L.Chen）・エル.イー.グロバシュ（L.E.Grosbach）共著,『フォールトートレラント メモリ デザイン イン ザ ＩＢＭ アプリケーション システム／４００ＴＭ "Fault-Tolerant MemoryDesign in the IBM Application System/400TM"』,プロシーディングズ オフ アニュアル インターナショナル シンポジウム オン フォールトートレラント コンピューティング（Proceedingsof Annual International Symposium on Fault-Tolerant Computing）,p.393-400,1991年6月 エス.カネダ（S.Kaneda）,『ア クラス オフ オッドーウエイトーコラム ＳＥＣ−ＤＥＤ−ＳｂＥＤ コードズ フォー メモリ システム アプリケーションズ "A class ofOdd-Weight-Column SEC-DED-SbED Codes for Memory System Applications"』,ＩＥＥＥ トランスアクションズ オン コンピュータズ（IEEETransactions on Computers）,第C-33巻,第8号,p.737-739,1984年8月 ティ.アール.エヌ.ラオ（T.R.N.Rao）・エイジ フジワラ（Eiji Fujiwara）共著,『エラー コントロール コーディング フォー コンピュータ システムズ "Error Control Codingfor Computer Systems"』,プレンティスーホール（Prentice-Hall）,1989年 イー.フジワラ（E.Fujiwara）・エム.ハマダ（M.Hamada）共著,『シングル ｂービット バイト エラー コレクティング アンド ダブル ビット エラー ディテクティング コードズ フォー メモリ システムズ "Single b-Bit Byte ErrorCorrecting and Double Bit Error Detecting Codes for Memory Systems"』,ＩＥＩＣＥ トランスアクションズ オン ファンダメンタルズ（IEICETransactions on Fundamentals）,第E76-A巻,第9号,p.1442-1448,1993年9月 エム.ハマダ（M.Hamada）・イー.フジワラ（E.Fujiwara）共著,『ア クラス オフ エラー コントロール コードズ フォー バイト オーガナイゼド メモリ システムズ―ＳｂＥＣ−(Ｓｂ＋Ｓ)ＥＤ コードズ― "A Class of ErrorControl Codes for Byte Organized Memory Systems − SbEC−(Sb+S)ED Codes −"』,ＩＥＥＥ トランスアクションズ オン コンピュータズ（IEEETransactions on Computers）,第46巻,第1号,p.105−109,1997年1月 ジー.ウマネサン（G.Umanesan）・イー.フジワラ（E.Fujiwara）共著,『ランダム ダブル ビット エラー コレクティングーシングル バイト エラー コレクティング（ＤＥＣ−ＳｂＥＣ） コードズ フォー メモリ システムズ "Random Double BitError Correcting − Single Byte Error Correcting (DEC−SbEC) Codes for MemorySystems"』,ＩＥＩＣＥ トランスアクションズ オン ファンダメンタルズ（IEICETransactions on Fundamentals）,第E85−A巻,第1号,p.273−276,2002年1月 ジー.ウマネサン（G.Umanesan）・イー.フジワラ（E.Fujiwara）共著,『ア クラス オフ コードズ フォー コレクティング シングル スポッティ バイト エラーズ "A Class of Codes forCorrecting Single Spotty Byte Errors"』,ＩＥＩＣＥ トランスアクションズ オン ファンダメンタルズ（IEICE Transactions on Fundamentals）,第E86−A巻,第3号,p.704−714,2003年3月 エス.ビィー.ウィッカー（S.B.Wicker）・ヴィ.ケイ.バールガバ（V.K.Bhargava）共著,『リードソロモン コードズ アンド ゼア アプリケーションズ "Reed−Solomon Codes andTheir Applications"』,ＩＥＥＥ プレス（IEEEPress）,1994年

１９８０年代半ばまでは、半導体メモリ素子には、データ１ビットの入出力を有する素子が主に使用されたことから、１素子の誤りを訂正し２素子までの誤りを検出する１ビット誤り訂正・２ビット誤り検出符号（ＳＥＣ−ＤＥＤ符号と称する）が多く使用されていた。ところが、１９８０年代半ばからメモリ素子の高集積化ニーズに対応して、データ４ビットの入出力を有する素子が主流となりはじめ、バイト幅ｂ＝４ビットである前述のＳ_４ＥＣ−Ｄ_４ＥＤ符号やＳＥＣ−ＤＥＤ−Ｓ_４ＥＤ符号が主に使用されるようになってきた。さらに、１９９０年代半ばからは、データ８ビット又はデータ１６ビットの入出力を有する半導体メモリ素子が主流になりつつある。

しかしながら、従来のＳ_ｂＥＣ−Ｄ_ｂＥＤ符号のバイト幅ｂに、ｂ＝８またはｂ＝１６を適用する場合に、全体の符号長に対する検査ビット数の占める割合がおよそ３０％から４０％と多大となって、符号化率が低下し、実用的に非常に大きな問題となっていた。

ところで、これらの半導体メモリ素子（ＤＲＡＭ素子）を使用したメモリ装置では、ノイズやアルファ粒子等によって一時故障が発生したり、ＤＲＡＭ素子自体が劣化して動作しなくなる固定故障が発生したりする。最近のＤＲＡＭ素子を用いた装置の８０％以上は一時故障であると言われており、特に、８ビット以上の多ビットデータ入出力を有するＤＲＡＭ素子では、バイト中の１、２、３ビット程度の比較的小さい数のビット誤りが大半であるとされている。

中でも比較的エネルギーレベルの低い電磁ノイズやアルファ粒子による一時誤り、及びメモリセルの固定故障を原因とする１ビット誤りが最も多く、最近では、前記ＤＲＡＭ素子を搭載したモバイル機器が多用されていることから、電磁環境が悪い中での使用も考慮しなければならなくなっている。また、高い高度を飛行する航空機や軍用機で用いられる電子機器中のＤＲＡＭ素子では、宇宙線に起因するエネルギーレベルの高い中性子粒子等の衝突により、２ビット、３ビット程度の誤りを有する一時故障が発生する可能性が高くなっている。さらに、衛星通信や宇宙通信で用いられる宇宙機器に搭載するＤＲＡＭ素子では、エネルギーレベルの高い粒子との衝突によって、大きなダメージを受けてしまうことを考慮する必要があり、この場合に２ビット以上の誤りを考慮しなければならないことが知られている。

以上のようなビット誤りの発生状況が多岐にわたっていることを踏まえれば、パラメータｔ及びｂに任意の値を与えて構成できる前記Ｓ_ｔ／ｂＥＣ−Ｓ_ｂＥＤ符号は、８ビット以上のＤＲＡＭ素子を使用したメモリ装置に用いる場合に、非常に実用的な符号方式である。つまり、前記Ｓ_ｔ／ｂＥＣ−Ｓ_ｂＥＤ符号は、バイト幅ｂより小さなｔビット（このｔの値は、誤りの傾向を調査して設計者が任意に決めることが可能である）までの１素子の誤り（スポッティバイト誤り）を訂正することが可能な機能、及び発生確率としては小さいもののｔビットを超える１バイト誤りを検出することが可能な機能を備えることにより、従来のバイト単位で行うリードソロモン符号（Reed−Solomon符号）等の誤り制御符号と比較して、大幅に少ない数の検査ビットで誤りを訂正・検出することができる。

また、任意の２素子（隣接した２素子に限らない）にまたがる誤りに対して、前記Ｓ_ｔ／ｂＥＣ−Ｄ_ｔ／ｂＥＤ−Ｓ_ｂＥＤ符号は、８ビット以上のＤＲＡＭ素子を使用したメモリ装置に用いる場合に、非常に実用的な符号化方式である。つまり、前記Ｓ_ｔ／ｂＥＣ−Ｄ_ｔ／ｂＥＤ−Ｓ_ｂＥＤ符号は、バイト幅ｂより小さなｔビットまでの１素子の誤りを訂正することが可能な機能（１スポッティバイト誤り訂正、Ｓ_ｔ／ｂＥＣ）と、２素子にまたがるスポッティバイト誤りを検出することが可能な機能（２スポッティバイト誤り検出、Ｄ_ｔ／ｂＥＤ）と、発生確率としては小さいもののｔビットを超える１バイト誤りを検出することが可能な機能（１バイト誤り検出、Ｓ_ｂＥＤ）とを備えた符号であり、従来のバイト単位で行う符号方式と比較して、大幅に少ない数の検査ビットで誤りを訂正・検出することができる。

しかしながら、前記Ｓ_ｔ／ｂＥＣ−Ｄ_ｔ／ｂＥＤ−Ｓ_ｂＥＤ符号においては、２素子にまたがる誤りを訂正することができないという問題を有していた。そのため、２素子のｔ／ｂ誤り（２スポッティバイト誤り）を訂正する機能を有する符号（Ｄ_ｔ／ｂＥＣ符号：Double t−bit within a b−bit byte Error Correcting Codeと称する）の開発が求められてきている。また、２スポッティバイト誤り以上の誤りを制御する符号、すなわち、理論上、一般にＧＦ（２^ｂ）上で距離ｄを有するスポッティバイト誤り訂正符号の構成が求められている。なお、前記“Ｄ_ｔ／ｂＥＣ符号”を、簡単にＧＦ（２^ｂ）上でｄ＝５を有する“２スポッティバイト誤り訂正符号”とも称することとする。ここで、ｔは１≦ｔ≦ｂを満足する整数である。

本発明は、上述のような事情に鑑みてなされたものであり、本発明の目的は、２スポッティバイト誤り以上の多重スポッティバイト誤りを制御することができる機能を備えたスポッティバイト誤り訂正・検出方法及び装置を提供することにある。

本発明は、スポッティバイト誤り訂正・検出装置に関し、本発明の上述目的は、入力情報データを基に送信語を生成する符号化手段と、情報伝送路中で誤りが発生した前記送信語を受信語として入力して前記誤りを訂正または検出する復号手段とを備えるスポッティバイト誤り訂正・検出装置であって、前記符号化手段は、符号を表現するパリティ検査行列と前記入力情報データとを基に生成した検査情報を前記入力情報データに付加することにより、前記送信語を生成し、前記復号手段は、前記パリティ検査行列を基に前記受信語のシンドロームを生成するシンドローム生成手段と、前記シンドローム生成手段により生成されたシンドロームを基に前記受信語の誤りを訂正または検出する誤り訂正手段とを備えることにより、或いは、前記パリティ検査行列は、前記入力情報データが、ｂ（ｂは２以上の整数）ビットを１バイトとし、複数のバイトから構成される語である場合に、ここで、バイト内のｔビット（１≦ｔ≦ｂ）までの誤りをスポッティバイト誤りと称し、ＧＦ（２^ｂ）上で距離ｄ（ｄは３以上の整数）を有する複数のスポッティバイト誤りを訂正・検出する機能を有することにより、或いは、前記パリティ検査行列は、前記距離ｄに対し、

個のスポッティバイト誤りを訂正すると共に、ｍ個のスポッティバイト誤りを検出し、かつ、

を満たすことにより、或いは、前記ｔ値、ｂ値、ｄ値を任意に設定することにより、或いは、前記情報伝送路は、情報通信システムであることにより、或いは、前記情報伝送路は、メモリシステムであることにより、或いは、前記情報伝送路は、バス線回路であることにより、或いは、前記パリティ検査行列は、前記距離ｄを有するスポッティバイト誤り制御符号に用いる、Ｒ行Ｎ列を有する次の行列Ｈであり、

ただし、Ｒ＝（ｄ−１）ｒ、Ｎ＝ｂｎ、０≦ｉ≦ｎ−１、ｎ＝２^ｒ−１であり、前記Ｈ’は、Ｈ’＝［ｈ_０’、ｈ_１’、…、ｈ_ｂ−１’］に示すｒ次の列ベクトルｈ_ｊ’（０≦ｊ≦ｂ−１）から構成されるｒ行ｂ列（ｒ≦ｂ）の２元行列であって、２ｔまたはｂのうちいずれか小さい値に等しいか大きいランク（Ｒａｎｋ）を有し、すなわち、Ｒａｎｋ（Ｈ’）≧Ｍｉｎ（２ｔ、ｂ）を満足し、また、ランクがｂに等しいときはランクｂのｂ×ｂ行列であり、ランクが２ｔ＜ｂのときは前記Ｈ’は最小ハミング距離２ｔ＋１を有するパリティ検査行列に等しくなり、γは２を底とするｒ次の拡大体ＧＦ（２^ｒ）の原始元であって、γ^ｉＨ’＝［γ^ｉｈ_０’、γ^ｉｈ_１’、…、γ^ｉｈ_ｂ−１’］が成立するように構成されることにより、或いは、前記パリティ検査行列は、前記距離ｄを有する伸長スポッティバイト誤り制御符号に用いる、Ｒ行Ｎ列を有する次の行列Ｈであり、

ただし、Ｒ≧（ｄ−１）ｒ、かつ、（Ｒ−ｒ）は（ｄ−２）の倍数であり、また、Ｎ＝ｂ（ｎ＋２）、０≦ｉ≦ｎ−１、ｎ＝２^{（Ｒ−ｒ）／（ｄ−２）}−１であり、前記Ｈ’は、Ｈ’＝［ｈ_０’、ｈ_１’、…、ｈ_ｂ−１’］に示すｒ次の列ベクトルｈ_ｊ’（０≦ｊ≦ｂ−１）から構成されるｒ行ｂ列（ｒ≦ｂ）の２元行列であって、２ｔまたはｂのうちいずれか小さい値に等しいか大きいランク（Ｒａｎｋ）を有し、すなわち、Ｒａｎｋ（Ｈ’）≧Ｍｉｎ（２ｔ、ｂ）を満足し、また、ランクがｂに等しいときはランクｂのｂ×ｂ行列であり、ランクが２ｔ＜ｂのときは前記Ｈ’は最小ハミング距離２ｔ＋１を有するパリティ検査行列に等しくなり、Ｒ≧（ｄ−１）ｒとし、γは２を底とする（Ｒ−ｒ）／（ｄ−２）次の拡大体ＧＦ（２^{（Ｒ−ｒ）／（ｄ−２）}）の原始元であって、γ^ｉＨ’＝［γ^ｉΦ（ｈ_０’）、γ^ｉΦ（ｈ_１’）、…、γ^ｉΦ（ｈ_ｂ−１’）］が成立するように構成され、ここで、Φは加法のもとでＧＦ（２^ｒ）からＧＦ（２^{（Ｒ−ｒ）／（ｄ−２）}）への準同型写像（homomorphism）であり、すなわち、Φ：ＧＦ（２^ｒ）→ＧＦ（２^{（Ｒ−ｒ）／（ｄ−２）}）であることにより、或いは、前記誤り訂正手段は、前記シンドロームを基に前記受信語の何れのビットが誤っているかを検出するビット誤りポインタを生成し、生成された前記ビット誤りポインタを基に、誤りビットに該当する前記受信語のビット値を反転させることにより、前記受信語の誤りを訂正し、また、前記受信語のビット誤りを訂正できないことを検出した場合に、訂正不可能誤り検出信号を出力することにより、或いは、前記誤り訂正手段は、並列復号手段と、誤り生成手段と、誤り検出手段と、反転手段とを備え、前記並列復号手段は、前記シンドロームを基にしてＧＦ（２^ｒ）上の誤りを生成し、前記誤り生成手段は、前記並列復号手段で生成された前記ＧＦ（２^ｒ）上の誤りを変換し、前記受信語の何れのビットが誤っているかを検出するビット誤りポインタを生成し、前記誤り検出手段は、前記並列復号手段により訂正できない誤りを検出し、前記反転手段は、前記誤り生成手段から入力される前記ビット誤りポインタを基に、誤りビットに該当する前記受信語のビット値を反転させることにより、訂正後の受信語を生成することにより、或いは、Ｒａｎｋ（Ｈ’）≧Ｍｉｎ（２ｔ、ｂ）を満足する行列Ｈ’に成立するｅ・Ｈ’^Ｔ＝ｅ’（ここで、H’^ＴはＨ’の行と列を入れ替えた置換行列）の関係式から、ＧＦ（２^ｒ）上の誤りｅ’よりＧＦ（２^ｂ）上の誤りｅを決定することにより、或いは、前記誤り訂正手段は、並列復号手段と、誤り生成手段と、誤り検出手段と、反転手段とを備え、前記並列復号手段は、前記シンドロームを基にして、ＧＦ（２^ｒ）上の誤りを指摘する第１のビット誤りポインタと、ＧＦ（２^ｒ）上の並列復号において誤り訂正が不可能とみなされたときに出力される第１の訂正不可能誤り検出信号とを生成し、前記誤り生成手段は、前記並列復号手段から入力される前記第１のビット誤りポインタに基づいて、第２のビット誤りポインタを生成し、前記誤り検出手段は、前記並列復号手段で生成された前記第１のビット誤りポインタと前記第１の訂正不可能誤り検出信号とに基づいて、前記受信語の誤り訂正の可否を判断し、前記受信語のビット誤りを訂正できないことを検出した場合に、第２の訂正不可能誤り検出信号を出力し、前記反転手段は、前記誤り生成手段で生成された前記第２のビット誤りポインタ及び前記受信語を基にして、前記第２のビット誤りポインタに対応した前記受信語のビットを反転させることにより、前記受信語の誤りを訂正することによって効果的に達成される。

また、本発明は、スポッティバイト誤り訂正・検出方法に関し、本発明の上述目的は、入力情報データを基に送信語を生成する符号化処理ステップと、情報伝送路中で誤りが発生した前記送信語を受信語として入力して前記誤りを訂正または検出する復号処理ステップとを有するスポッティバイト誤り訂正・検出方法であって、前記符号化処理ステップは、符号を表現するパリティ検査行列と前記入力情報データとを基に生成した検査情報を前記入力情報データに付加することにより前記送信語を生成し、前記復号処理ステップは、前記パリティ検査行列を基に前記受信語のシンドロームを生成するシンドローム生成処理ステップと、前記シンドローム生成処理ステップにより生成されたシンドロームを基に、前記受信語の誤りを訂正または検出する誤り訂正処理ステップとを有することにより、或いは、前記パリティ検査行列は、前記入力情報データが、ｂ（ｂは２以上の整数）ビットを１バイトとし、複数のバイトから構成される語である場合に、ここで、バイト内のｔビット（１≦ｔ≦ｂ）までの誤りをスポッティバイト誤りと称し、ＧＦ（２^ｂ）上で距離ｄ（ｄは３以上の整数）を有する複数のスポッティバイト誤りを訂正・検出する機能を有することにより、或いは、前記パリティ検査行列は、前記距離ｄに対し、

個のスポッティバイト誤りを訂正すると共に、ｍ個のスポッティバイト誤りを検出し、かつ、

を満たすことにより、或いは、前記ｔ値、ｂ値、ｄ値を任意に設定することにより、或いは、前記情報伝送路は、情報通信システムであることにより、或いは、前記情報伝送路は、メモリシステムであることにより、或いは、前記情報伝送路は、バス線回路であることにより、或いは、前記パリティ検査行列は、前記距離ｄを有するスポッティバイト誤り制御符号に用いる、Ｒ行Ｎ列を有する次の行列Ｈであり、

ただし、Ｒ＝（ｄ−１）ｒ、Ｎ＝ｂｎ、０≦ｉ≦ｎ−１、ｎ＝２^ｒ−１であり、前記Ｈ’は、Ｈ’＝［ｈ_０’、ｈ_１’、…、ｈ_ｂ−１’］に示すｒ次の列ベクトルｈ_ｊ’（０≦ｊ≦ｂ−１）から構成されるｒ行ｂ列（ｒ≦ｂ）の２元行列であって、２ｔまたはｂのうちいずれか小さい値に等しいか大きいランク（Ｒａｎｋ）を有し、すなわち、Ｒａｎｋ（Ｈ’）≧Ｍｉｎ（２ｔ、ｂ）を満足し、また、ランクがｂに等しいときはランクｂのｂ×ｂ行列であり、ランクが２ｔ＜ｂのときは前記Ｈ’は最小ハミング距離２ｔ＋１を有するパリティ検査行列に等しくなり、γは２を底とするｒ次の拡大体ＧＦ（２^ｒ）の原始元であって、γ^ｉＨ’＝［γ^ｉｈ_０’、γ^ｉｈ_１’、…、γ^ｉｈ_ｂ−１’］が成立するように構成されることにより、或いは、前記パリティ検査行列は、前記距離ｄを有する伸長スポッティバイト誤り制御符号に用いる、Ｒ行Ｎ列を有する次の行列Ｈであり、

ただし、Ｒ≧（ｄ−１）ｒ、かつ、（Ｒ−ｒ）は（ｄ−２）の倍数であり、また、Ｎ＝ｂ（ｎ＋２）、０≦ｉ≦ｎ−１、ｎ＝２^{（Ｒ−ｒ）／（ｄ−２）}−１であり、前記Ｈ’は、Ｈ’＝［ｈ_０’、ｈ_１’、…、ｈ_ｂ−１’］に示すｒ次の列ベクトルｈ_ｊ’（０≦ｊ≦ｂ−１）から構成されるｒ行ｂ列（ｒ≦ｂ）の２元行列であって、２ｔまたはｂのうちいずれか小さい値に等しいか大きいランク（Ｒａｎｋ）を有し、すなわち、Ｒａｎｋ（Ｈ’）≧Ｍｉｎ（２ｔ、ｂ）を満足し、また、ランクがｂに等しいときはランクｂのｂ×ｂ行列であり、ランクが２ｔ＜ｂのときは前記Ｈ’は最小ハミング距離２ｔ＋１を有するパリティ検査行列に等しくなり、Ｒ≧（ｄ−１）ｒとし、γは２を底とする（Ｒ−ｒ）／（ｄ−２）次の拡大体ＧＦ（２^{（Ｒ−ｒ）／（ｄ−２）}）の原始元であって、γ^ｉＨ’＝［γ^ｉΦ（ｈ_０’）、γ^ｉΦ（ｈ_１’）、…、γ^ｉΦ（ｈ_ｂ−１’）］が成立するように構成され、ここで、Φは加法のもとでＧＦ（２^ｒ）からＧＦ（２^{（Ｒ−ｒ）／（ｄ−２）}）への準同型写像（homomorphism）であり、すなわち、Φ：ＧＦ（２^ｒ）→ＧＦ（２^{（Ｒ−ｒ）／（ｄ−２）}）であることにより、或いは、前記誤り訂正処理ステップは、前記シンドロームを基に前記受信語の何れのビットが誤っているかを検出するビット誤りポインタを生成し、生成された前記ビット誤りポインタを基に、誤りビットに該当する前記受信語のビット値を反転させることにより、前記受信語の誤りを訂正し、また、前記受信語のビット誤りを訂正できないことを検出した場合に、訂正不可能誤り検出信号を出力することにより、或いは、前記誤り訂正処理ステップは、並列復号処理ステップと、誤り生成処理ステップと、誤り検出処理ステップと、反転処理ステップとを有し、前記並列復号処理ステップは、前記シンドロームを基にしてＧＦ（２^ｒ）上の誤りを生成し、前記誤り生成処理ステップは、前記並列復号処理ステップで生成された前記ＧＦ（２^ｒ）上の誤りを変換し、前記受信語の何れのビットが誤っているかを検出するビット誤りポインタを生成し、前記誤り検出処理ステップは、前記並列復号処理ステップで訂正できない誤りを検出し、前記反転処理ステップは、前記誤り生成処理ステップで生成された前記ビット誤りポインタを基に、誤りビットに該当する前記受信語のビット値を反転させることにより、訂正後の受信語を生成することにより、或いは、Ｒａｎｋ（Ｈ’）≧Ｍｉｎ（２ｔ、ｂ）を満足する行列Ｈ’に成立するｅ・Ｈ’^Ｔ＝ｅ’の関係式から、ＧＦ（２^ｒ）上の誤りｅ’よりＧＦ（２^ｂ）上の誤りｅを決定することにより、或いは、前記誤り訂正処理ステップは、並列復号処理ステップと、誤り生成処理ステップと、誤り検出処理ステップと、反転処理ステップとを有し、前記並列復号処理ステップは、前記シンドロームを基にして、ＧＦ（２^ｒ）上の誤りを指摘する第１のビット誤りポインタと、ＧＦ（２^ｒ）上の並列復号において誤り訂正が不可能とみなされたときに出力される第１の訂正不可能誤り検出信号とを生成し、前記誤り生成処理ステップは、前記並列復号処理ステップで生成された前記第１のビット誤りポインタに基づいて、第２のビット誤りポインタを生成し、前記誤り検出処理ステップは、前記並列復号処理ステップで生成された前記第１のビット誤りポインタと前記第１の訂正不可能誤り検出信号とに基づいて、前記受信語の誤り訂正の可否を判断し、前記受信語のビット誤りを訂正できないことを検出した場合に、第２の訂正不可能誤り検出信号を出力し、前記反転処理ステップは、前記誤り生成処理ステップで生成された前記第２のビット誤りポインタ及び前記受信語を基にして、前記第２のビット誤りポインタに対応した前記受信語のビットを反転させることにより、前記受信語の誤りを訂正することによって効果的に達成される。

本発明に係るスポッティバイト誤り訂正・検出方法及び装置によれば、符号を表現するパリティ検査行列と入力情報データとを基に生成した検査情報を前記入力情報データに付加した送信語が、情報伝送路中で発生した誤りを有する可能性のある受信語に対し、前記パリティ検査行列を基にシンドロームを生成するとともに、このシンドロームを基に前記受信語の誤りを訂正または検出するようにしているので、１バイト中の２ビット、３ビット等のｔビットまでの誤りであるスポッティバイト誤りに対し、任意の数のスポッティ誤り（誤りの傾向を調査して設計者が任意に決めることができる）を訂正・検出する機能を有するスポッティバイト誤り制御符号を実現することができた。

これにより、誤りを検出または訂正する符号であるパリティ検査行列の構成や復号の処理手順を、誤りの発生状況ごとに対応させる必要がなく統一的に扱うことが可能となり、本発明の符号機能におけるｔ値、ｂ値、ｄ値を任意に設定するだけで、パリティ検査行列Ｈや復号手順を統一的に扱うことが可能となり、誤りの発生状態に柔軟に対応できる符号機能を提供することができる。

また、ｂビットであるバイト長よりも小さな整数ビット長ｔを選ぶことにより、従来のバイト誤り制御符号（ｔ＝ｂに相当）と比較して、検査ビット数を大幅に少なくすることが可能となる。これにより、符号長に対する検査ビット数の占める割合を小さくさせて符号化率を格段に向上することが可能となり、高効率かつ高信頼性のあるデータ転送を実現することができる。

要するに、従来の符号技術では存在しない、『多重スポッティバイト誤りを制御できる』といった優れた機能を備える本発明のスポッティバイト誤り訂正・検出方法及び装置によれば、従来のリードソロモン符号（Reed−Solomon符号）による多重バイト誤り制御符号と比較して、検査ビット数を少なくして符号化率を向上させることができ、また、ビット誤りの発生状態に柔軟に対応できる符号機能を提供できるといった顕著な効果を奏する。

以下、本発明を実施するための最良の形態について、図面を参照しながら詳細に説明する。

本発明を説明するための用語を次のように定義する。まず、本発明の実施形態において、対象とするディジタルデータとは、０と１との組合せの信号（２進化符号）であり、ビット誤りの発生とは、符号語中の任意のビットが、０→１または１→０になることを意味することとする。また、スポッティバイト誤りの発生とは、ｂビットからなるバイト中のｔビット（ｔ≦ｂ）までが０→１または１→０になることを意味することとする。なお、本発明の実施形態において、「誤り」とある場合は、特に明記していない限り、前記「ビット誤り」、「スポッティバイト誤り」のすべてを包含していることとする。

まず、本発明に係るスポッティバイト誤り訂正・検出装置１００の全体構成について説明する。図１は、本発明のスポッティバイト誤り訂正・検出装置１００（以下、スポッティバイト装置１００と略す）の概略構成を示すブロック図である。図１に示すように、スポッティバイト装置１００は、符号化回路２、回路３、復号回路４等を備えた構成になっている。

符号化回路２は、対象のディジタルデータ（以下、入力情報データ３０と称する）に対して、誤りの訂正・検出を行う検査情報を生成する回路である。なお、検査情報は、任意個の検査ビットより構成されている。

回路３は、メモリ等の通信路に相当し、本実施形態では、回路３を経たデータには誤りが含まれる可能性が存在する構成としている。つまり、符号化回路２より出力されて回路３に入力されるデータには誤りが生じていないのに対して、回路３から出力されるデータには、誤りが発生している場合を含んでいる。

復号回路４は、シンドローム生成回路１と誤り訂正回路５とを備えた構成になっている。復号回路４は、受信語３２に誤りが含まれているか否かを検出し、その誤り箇所を特定して訂正を行うための回路である。復号回路４の詳細な構成については、後述する復号処理で説明する。

なお、後述する符号化処理及び復号処理では、ガロア体理論に基づいた行列演算を行うことから、符号化回路２、復号回路４、または通信路中における各データを、英字で付した行列、またはベクトルで表現する。具体的には、例えば、入力情報データＤ、符号（パリティ検査行列）Ｈ、検査情報Ｃ、送信語Ｖ、受信語Ｖ’、シンドロームＳと表している。

次に、本発明のスポッティバイト装置１００の全体動作について説明する。図２は、図１に示された本発明のスポッティバイト装置１００の全体動作の処理手順を示すフローチャートである。

図２に示されるように、まず、符号化回路２では、入力情報データ（Ｄ）３０が入力されると、詳細については後述するパリティ検査行列（Ｈ）を用いて検査情報（Ｃ）を生成する（ステップＳ２００）。次に、符号化回路２では、この検査情報（Ｃ）を入力情報データ（Ｄ）３０に付加して送信語（Ｖ）３１として、メモリ等の通信路である回路３に送出する（ステップＳ２０１）。そして、回路３を経て誤りを含む可能性のある受信語（Ｖ’）３２は、復号回路４に入力される（ステップＳ２０２）。

次に、復号回路４では、まず、符号化回路２で用いたパリティ検査行列（Ｈ）を利用して、入力された受信語（Ｖ’）３２に誤りが発生しているか否かを調べる。具体的には、復号回路４のシンドローム生成回路１が、符号を表現しているパリティ検査行列（Ｈ）を転置させた転置行列（Ｈ^Ｔ）を、受信語（Ｖ’）３２に対して乗算することによりシンドローム（Ｓ）を生成する（ステップＳ２０３）。シンドローム（Ｓ）３３の値は、受信語（Ｖ’）３２に応じて変化するため、受信語（Ｖ’）３２に誤りが含まれているかを判断することが可能となる。

そこで、復号回路４の誤り訂正回路５は、前記シンドローム（Ｓ）３３の値に基づいて、まず誤りを検出したか否か（ステップＳ２０４）、検出した場合に、誤り訂正が可能か否かを判断し（ステップＳ２０５）、前記判断の結果、訂正可能であれば誤りの訂正を行う（ステップＳ２０６）。そして、誤り訂正回路５は、受信語Ｖ’に対してスポッティバイト誤りの訂正処理を施した場合、訂正後のＶ’を受信語出力情報データ（Ｖ^*）３４として出力する（ステップＳ２０７）。これに対して、ステップＳ２０５の判断の結果、訂正不可能なスポッティバイト誤り等が検出された場合には、誤り訂正回路５は、訂正不可能な誤り検出信号としてのＵＣＥ（Uncorrectable Error）信号３５を出力する（ステップＳ２０８）。

次に、前述した符号化回路２及び復号回路４で用いられるパリティ検査行列（Ｈ）の構成について、詳細に説明する。本発明のパリティ検査行列Ｈ（Ｈマトリクス、符号マトリクス、または単に検査行列とも称される）は、複数のスポッティバイト誤りを訂正・検出する機能を有する符号である。

本実施の形態では、任意のｄ（ｄは３以上の整数）、ｔ（ｔは１以上ｂ以下の整数）、及びｂ（２以上の整数）に対して構成できる一般的な符号構成法を提示するとともに、その符号により実際に誤りの訂正・検出ができる方法を示し、またそのための符号化回路および復号回路を提示し、前記符号化回路及び復号回路によって誤りが具体的に訂正・検出できることを示す。

なお、本符号構成法において、ｔ＝ｂのとき、正確には後述するようにｔ≧ｂ／２のとき、従来のバイト誤り制御符号であるリード・ソロモン符号（ＲＳ符号）に一致する。

いま、Ｋビットの入力情報データ（Ｄ）３０に対してＲビットの検査情報（Ｃ）を付加し、ある機能を満足するＮ＝Ｋ＋Ｒビットの長さを有する送信語Ｖ（Ｎビットの行ベクトル）を構成することができたときに、この送信語（Ｖ）と、符号を規定するＲ行Ｎ列の２元パリティ検査行列（Ｈ）との間には、Ｖ・Ｈ^Ｔ＝０の関係が成立する。ここで、Ｈ^Ｔはパリティ検査行列（Ｈ）の行と列を入れ替えて生成した置換行列であり、また、右辺の０はＲビットの零行ベクトルを示している。

本実施形態では、距離ｄを有するスポッティバイト誤り制御符号に用いるＲ行Ｎ列を有するパリティ検査行列（Ｈ）を、下記数１に示すような構成としている。

ただし、Ｒ＝（ｄ−１）ｒ、Ｎ＝ｂｎ、０≦ｉ≦ｎ−１、ｎ＝２^ｒ−１であり、上記数１を構成する行列Ｈ’は、下記数２に示すｒ次の列ベクトルｈ_ｊ’（０≦ｊ≦ｂ−１）から構成されるｒ行ｂ列（ｒ≦ｂ）の２元行列であり、２ｔまたはｂのうちいずれか小さい値に等しいか大きいランク（Ｒａｎｋ）を有する。すなわち、Ｒａｎｋ（Ｈ’）≧Ｍｉｎ（２ｔ、ｂ）を満足する。

また、ランクがｂに等しいときはランクｂのｂ×ｂ行列（例えば、ｂ×ｂの単位行列）であり、ランクが２ｔ＜ｂのとき行列Ｈ’は最小ハミング距離２ｔ＋１を有する符号の検査行列、すなわち、ｔビット誤り訂正機能を有する（ｂ、ｂ−ｒ）符号のパリティ検査行列に等しい。

次に、γを２を底とするｒ次の拡大体ＧＦ（２^ｒ）の原始元とするときに、γ^ｉＨ’は下記数３で定義することができる。

このとき、最大符号長Ｎは、Ｎ＝ｂ（２^ｒ―１）である。

上記数１に示したパリティ検査行列（Ｈ）は、パラメータｔ≧ｂ／２とした場合Ｈ’はランクｂを有することから、従来のＲＳ符号のパリティ検査行列と一致する。

また、本実施形態では、伸長符号を定義することができる。距離ｄを有する伸長スポッティバイト誤り制御符号に用いるＲ行Ｎ列を有するパリティ検査行列（Ｈ）は、下記数４に示すような構成とすることができる。

ただし、Ｒ≧（ｄ−１）ｒ、かつ（Ｒ−ｒ）は（ｄ−２）の倍数であり、Ｎ＝ｂ（ｎ＋２）、０≦ｉ≦ｎ−１、（Ｒ−ｒ）は（ｄ−２）の倍数とし、ｎ＝２^{（Ｒ−ｒ）／（ｄ−２）}−１である。上記数４を構成する行列Ｈ’は、下記数５に示すｒ次の列ベクトルｈ_ｊ’（０≦ｊ≦ｂ−１）から構成されるｒ行ｂ列（ｒ≦ｂ）の２元行列であり、２ｔまたはｂのうちいずれか小さい値に等しいか大きいランク（Ｒａｎｋ）を有する。すなわち、Ｒａｎｋ（Ｈ’）≧Ｍｉｎ（２ｔ、ｂ）を満足する。

また、ランクがｂに等しいときはランクｂのｂ×ｂ行列（例えば、ｂ×ｂの単位行列）であり、ランクが２ｔ＜ｂのとき行列Ｈ’は最小ハミング距離２ｔ＋１を有する符号の検査行列、すなわち、ｔビット誤り訂正機能を有する（ｂ、ｂ−ｒ）符号のパリティ検査行列に等しくなる。

次に、Ｒ≧（ｄ−１）ｒかつＲ−ｒはｄ−２の倍数とし、γを２を底とする（Ｒ−ｒ）／（ｄ−２）次の拡大体ＧＦ（２^{（Ｒ−ｒ）／（ｄ−２）}）の原始元とするときに、γ^ｉＨ’は下記数６で定義することができる。

ここで、Φは加法のもとでＧＦ（２^ｒ）からＧＦ（２^{（Ｒ−ｒ）／（ｄ−２）}）への準同型写像（homomorphism）である。すなわち、Φ：ＧＦ（２^ｒ）→ＧＦ（２^{（Ｒ−ｒ）／（ｄ−２）}）である。このとき、最大符号長Ｎは、Ｎ＝ｂ（２^{（Ｒ−ｒ）／（ｄ−２）}＋１）である。また、Ｒ≧（ｄ−１）ｒであることから、数４のＨの２行目から下の行に用いるＨ’の行数ｒ’は、ｒより大きい値をとることができ、数４で表される符号は、（ｄ−２）ビットずつ検査ビット数を増大させることにより、任意の符号長に対して構成できる符号であることに注意する必要がある。

上記数４に示したパリティ検査行列（Ｈ）は、パラメータｔ≧ｂ／２とした場合に、Ｈ’がランクｂを有することから、従来の２次伸長ＲＳ符号のパリティ検査行列と一致する。

次に、上記数１に示したパリティ検査行列（Ｈ）で表される符号が、距離ｄに対し、

を満たす訂正数

、検出数

を有していることを具体的に示す。例えば、距離ｄ＝５の２重スポッティバイト誤り訂正符号の場合に、

となる。一般に、

において、パリティ検査行列Ｈ＝［Ｈ_０、Ｈ_１、…、Ｈ_ｎ−１］が、以下に示す必要十分条件を満たしていることを示せばよい。ただし、Ｈ_ｉはＲ×ｂの小行列である。

ここで、１バイト中のｔビットまでの誤りの集合をＥ_ｔ／ｂとし、ｅ_ｉは誤りの集合Ｅ_ｔ／ｂに含まれる任意の誤りとする。また、ｉ_１、ｉ_２、…、ｉ_ｋ、…、ｉ_ｄ−１（０≦ｉ_１、ｉ_２、…、ｉ_ｋ、…、ｉ_ｄ−１≦ｎ−１）はすべて異なるものとする。

スポッティバイト誤り訂正は、前述したシンドローム生成回路１が生成するシンドローム（Ｓ）３３を用いて実行する。ここで、シンドローム（Ｓ）３３と前記パリティ検査行列（Ｈ）との関係は、Ｓ＝Ｖ’・Ｈ^Ｔで表される。いま、受信語（Ｖ’）３２が元々の送信語（Ｖ）３１に対して誤り（Ｅ）を含み、Ｖ’＝Ｖ＋Ｅで表されるとき、シンドローム（Ｓ）３３は、Ｓ＝Ｖ’・Ｈ^Ｔ＝（Ｖ＋Ｅ）・Ｈ^Ｔ＝Ｖ・Ｈ^Ｔ＋Ｅ・Ｈ^Ｔとなる。

前述したように、Ｖ・Ｈ^Ｔ＝０の関係が成立していることから、結局、シンドロームＳ＝Ｅ・Ｈ^Ｔが成り立つ。つまり、シンドローム（Ｓ）３３は、送信語（Ｖ）３１に影響されずに誤り（Ｅ）のみで決まることから、シンドローム（Ｓ）３３に基づいてスポッティバイト誤り訂正を行うことが可能か否かは、パリティ検査行列（Ｈ）と誤り（Ｅ）とから計算されるＥ・Ｈ^Ｔの値の結果によって決定できるものである。

上記数７、数８、数９に示した必要十分条件は、距離ｄに対し、訂正・検出可能なすべてのスポッティバイト誤りのシンドロームと訂正可能な他のすべてのスポッティバイト誤りのシンドロームが異なることを示している。すなわち、ｍ個以下のスポッティバイト誤りのシンドロームと他の

個以下のスポッティバイト誤りのシンドロームが異なればよい。よって、

個のスポッティバイト誤りのシンドローム和が０とならなければよい。

数７は、ｋ個のスポッティバイト誤りのシンドロームが同じバイトに生じた他のｋ（２ｋ≦ｄ−１）個のスポッティバイト誤りのシンドロームと異なることを示している。また、数８は、ｍ個のスポッティバイト誤りと

個のスポッティバイト誤りが生じ、うち

バイトにおいて異なる２個のスポッティバイト誤りが同じバイトに生じ、他のｊバイトにおいてそれぞれ１個のスポッティバイト誤りが生じている場合であり、これらのシンドロームが異なることを示している。さらに、数９は、ｍ個のスポッティバイト誤りと

個のスポッティバイト誤りがすべて異なるバイトに生じている場合であり、それぞれのシンドロームが異なることを示している。

ここで、（ｅ_ｉ＋ｅ_ｉ＋１）は、１個のスポッティバイト誤りを包含するため、（ｄ−１）個のスポッティバイト誤りのシンドローム和が０とならないことを示すことにより、（ｄ−１）個未満のスポッティバイト誤りのシンドロームが異なることを示すことができる。

よって、数１に示すパリティ検査行列で表現される符号が、上記数７、数８、数９に示した必要十分条件を満たすことを示すことにより、距離ｄに対し

を満足する訂正数

、検出数

を有していることを以下に示す。

＜１＞必要十分条件（数７）を満たしていることの証明
シンドロームＳとして、下記数１０の関係が成立していると仮定する。

数１０において、（ｅ_１＋ｅ_２）・Ｈ’^Ｔ、（ｅ_３＋ｅ_４）・Ｈ’^Ｔ、…、（ｅ_２ｋ−１＋ｅ_２ｋ）・Ｈ’^Ｔをそれぞれｘ_１、ｘ_２、…、ｘ_ｋ（ここで、Ｈ’はランクがＭｉｎ（２ｔ、ｂ）より、ｘ_１≠０、ｘ_２≠０、…、ｘ_ｋ≠０）と表すと、下記数１１が得られる。

数１１において、上からｋ（＜ｄ−１）個の式を行列の形で表すと、下記数１２が得られる。

数１２におけるｋ行ｋ列の行列は、ヴァンデルモンドの行列の形をしているため、正則行列である。よって、数１２の両辺に左からこの行列の逆行列を乗算すると、下記数１３が得られる。

数１３は、ｘ_１＝０、ｘ_２＝０、…、ｘ_ｋ＝０を意味しており、これは前提であるｘ_１≠０、ｘ_２≠０、…、ｘ_ｋ≠０に矛盾する。よって、数１で表される符号は、必要十分条件（数７）を満たしている。

＜２＞必要十分条件（数８）を満たしていることの証明
シンドロームＳとして、下記数１４の関係が成立したと仮定する。

数１４において、（ｅ_１＋ｅ_２）・Ｈ’^Ｔ、…、（ｅ_２ｋ−１＋ｅ_２ｋ）・Ｈ’^Ｔ、ｅ_２ｋ＋１・Ｈ’^Ｔ、…、ｅ_２ｋ＋ｊ・Ｈ’^Ｔをそれぞれｘ_１、…、ｘ_ｋ、ｘ_ｋ＋１、…、ｘ_ｋ＋ｊ（ここで、Ｈ’はランクがＭｉｎ（２ｔ、ｂ）より、ｘ_１≠０、…、ｘ_ｋ≠０、ｘ_ｋ＋１≠０、…、ｘ_ｋ＋ｊ≠０）と表すと、下記数１５が得られる。

数１５において、上からｋ＋ｊ（＜ｄ−１）個の式を行列の形で表すと、下記数１６が得られる。

数１６における（ｋ＋ｊ）行（ｋ＋ｊ）列の行列は、ヴァンデルモンドの行列の形をしているため、正則行列である。よって、数１６の両辺に左からこの行列の逆行列を乗算すると、下記数１７が得られる。

数１７は、ｘ_１＝０、ｘ_２＝０、…、ｘ_ｋ＋ｊ＝０となり、前提であるｘ_１≠０、ｘ_２≠０、…、ｘ_ｋ＋ｊ≠０に矛盾する。よって、数１で表される符号は、必要十分条件（数８）を満たしている。

＜３＞必要十分条件（数９）を満たしていることの証明
シンドロームＳとして、下記数１８の関係が成立したと仮定する。

数１８において、ｅ_１・Ｈ’^Ｔ、ｅ_２・Ｈ’^Ｔ、…、ｅ_ｄ−１・Ｈ’^Ｔをそれぞれｘ_１、ｘ_２、…、ｘ_ｄ−１（ここで、Ｈ’はランクがＭｉｎ（２ｔ、ｂ）より、ｘ_１≠０、ｘ_２≠０、…、ｘ_ｄ−１≠０）と表すと、下記数１９が得られる。

数１９を行列の形で表すと、下記数２０が得られる。

数２０における（ｄ−１）行（ｄ−１）列の行列は、ヴァンデルモンドの行列の形をしているため、正則行列である。よって、上記数２０の両辺に左から逆行列をかけると、下記数２１が得られる。

数２１は、ｘ_１＝０、ｘ_２＝０、…、ｘ_ｄ−１＝０となり、前提であるｘ_１≠０、ｘ_２≠０、…、ｘ_ｄ−１≠０に矛盾する。よって、数１で表される符号は、必要十分条件（数９）を満たしている。

したがって、前述した＜１＞〜＜３＞における証明結果より、上記数１に示すパリティ検査行列（Ｈ）は、距離ｄに対し、受信語（Ｖ’）３２に含まれる

個以下のスポッティバイト誤りを訂正し、ｍ個以下のスポッティバイト誤りを検出する機能を有していることが証明できた。

また、上記数４に示したパリティ検査行列（Ｈ）で表される伸長符号も、同様に上記数７、数８、数９に示した必要十分条件を満たすことを示すことにより、距離ｄに対し、

を満たす訂正数

、検出数

を有していることを示すことができる。

ここでは、具体的な符号パラメータを与えて、上記数１に示すパリティ検査行列（Ｈ）を構成できることを示す。なお、このパリティ検査行列（Ｈ）は、あくまで一例であって、これに限定されないことは言うまでもない。

いま、読み書きデータ幅として、８ビットを有するメモリ素子を使用したメモリシステムを対象に、ｄ＝５、ｔ＝２、ｂ＝８のパラメータを与え、バイト内２ビット以下の誤りをスポッティバイト誤りとして、２スポッティバイト誤りを訂正するＤ_２／８ＥＣ符号のパリティ検査行列（Ｈ）を構成することとする。このとき、Ｍｉｎ（２ｔ、ｂ）＝Ｍｉｎ（４、８）＝４より、行列Ｈ’としてランク４を有する４ビット誤り検出符号の検査行列を構成すればよい。この一例として、下記数２２に示す６×８（６行８列を意味する）行列を示す。

次に、γをＧＦ（２）上の６次の原始多項式ｇ（ｘ）＝ｘ^６＋ｘ＋１の根とすると、γは、６次の列ベクトルγ＝（０１００００）^Ｔと表現することができる。

つまり、γのべき表示γ^ｉとベクトル表示との対応を示すと、次のようになる。
γ^０＝（１０００００）^Ｔ、 γ^１＝（０１００００）^Ｔ、 γ^２＝（００１０００）^Ｔ、
γ^３＝（０００１００）^Ｔ、 γ^４＝（００００１０）^Ｔ、 γ^５＝（０００００１）^Ｔ、
γ^６＝（１１００００）^Ｔ、 γ^７＝（０１１０００）^Ｔ、 γ^８＝（００１１００）^Ｔ、
γ^９＝（０００１１０）^Ｔ、 γ^１０＝（００００１１）^Ｔ、γ^１１＝（１１０００１）^Ｔ、
γ^１２＝（１０１０００）^Ｔ、γ^１３＝（０１０１００）^Ｔ、γ^１４＝（００１０１０）^Ｔ、
γ^１５＝（０００１０１）^Ｔ、γ^１６＝（１１００１０）^Ｔ、γ^１７＝（０１１００１）^Ｔ、
γ^１８＝（１１１１００）^Ｔ、γ^１９＝（０１１１１０）^Ｔ、γ^２０＝（００１１１１）^Ｔ、
γ^２１＝（１１０１１１）^Ｔ、γ^２２＝（１０１０１１）^Ｔ、γ^２３＝（１００１０１）^Ｔ、
γ^２４＝（１０００１０）^Ｔ、γ^２５＝（０１０００１）^Ｔ、γ^２６＝（１１１０００）^Ｔ、
γ^２７＝（０１１１００）^Ｔ、γ^２８＝（００１１１０）^Ｔ、γ^２９＝（０００１１１）^Ｔ、
γ^３０＝（１１００１１）^Ｔ、γ^３１＝（１０１００１）^Ｔ、γ^３２＝（１００１００）^Ｔ、
γ^３３＝（０１００１０）^Ｔ、γ^３４＝（００１００１）^Ｔ、γ^３５＝（１１０１００）^Ｔ、
γ^３６＝（０１１０１０）^Ｔ、γ^３７＝（００１１０１）^Ｔ、γ^３８＝（１１０１１０）^Ｔ、
γ^３９＝（０１１０１１）^Ｔ、γ^４０＝（１１１１０１）^Ｔ、γ^４１＝（１０１１１０）^Ｔ、
γ^４２＝（０１０１１１）^Ｔ、γ^４３＝（１１１０１１）^Ｔ、γ^４４＝（１０１１０１）^Ｔ、
γ^４５＝（１００１１０）^Ｔ、γ^４６＝（０１００１１）^Ｔ、γ^４７＝（１１１００１）^Ｔ、
γ^４８＝（１０１１００）^Ｔ、γ^４９＝（０１０１１０）^Ｔ、γ^５０＝（００１０１１）^Ｔ、
γ^５１＝（１１０１０１）^Ｔ、γ^５２＝（１０１０１０）^Ｔ、γ^５３＝（０１０１０１）^Ｔ、
γ^５４＝（１１１０１０）^Ｔ、γ^５５＝（０１１１０１）^Ｔ、γ^５６＝（１１１１１０）^Ｔ、
γ^５７＝（０１１１１１）^Ｔ、γ^５８＝（１１１１１１）^Ｔ、γ^５９＝（１０１１１１）^Ｔ、
γ^６０＝（１００１１１）^Ｔ、γ^６１＝（１０００１１）^Ｔ、γ^６２＝（１００００１）^Ｔ

これより、上記数２２に示す行列Ｈ’は、Ｈ’＝［γ^０γ^１γ^２γ^３γ^４γ^５γ^１８γ^２０］と表すことができる。よって、上記数１に示したパリティ検査行列（Ｈ）は、このＨ’を用いて、具体的な（５０４、４８０）Ｄ_２／８ＥＣ符号を構成することができる。この符号の最後から４１６列削除することによって得られた（８８、６４）Ｄ_２／８ＥＣ符号の検査行列を図３に示す。

なお、図３に示すように、パリティ検査行列（Ｈ）のＨ’に相当する行単位の箇所を明確化するため、その境界に実線を引いて示している。

いま、パリティ検査行列（Ｈ）の構成要素であるγ^３Ｈ’が、図３に示す実際のビット値と対応しているかを具体的に確認する。前述したように、Ｈ’＝［γ^０γ^１γ^２γ^３γ^４γ^５γ^１８γ^２０］より、γ^３Ｈ’＝γ^３［γ^０γ^１γ^２γ^３γ^４γ^５γ^１８γ^２０］＝［γ^３γ^４γ^５γ^６γ^７γ^８γ^２１γ^２３］となる。このべき表示をベクトル表示（例えば、γ^０＝（１０００００）^Ｔ等）に変換すれば、図３に示すａ部分に相当し、このａ部分は明らかにパリティ検査行列（Ｈ）のγ^３Ｈ’部分である。同様にして、パリティ検査行列（Ｈ）における他の構成要素についても、ベクトル表示に変換すれば、全体として図３に示すビット表現の２４行８８列の構成となる。

また、ｔ＝３に対しては、Ｍｉｎ（２ｔ、ｂ）＝６より、行列Ｈ’はランク６を有し、また、符号長８ビットを有する６ビット誤り検出符号の検査行列であり、一例として下記数２３に示す７×８の行列を構成することができる。

ｔ＝４、５、６、７については、Ｈ’は８×８の単位行列に等しくなり、パリティ検査行列（Ｈ）は、ＲＳ符号のパリティ検査行列と一致する。

なお、以上は最近最も使用されている、バイト幅ｂ＝８ビット入出力を有する半導体メモリ素子を対象として、パリティ検査行列Ｈ（符号）の一例を構成して説明したが、他にも多く使用されている多ビット入出力素子、例えば、ｂ＝１６ビット入出力を有する素子等に対しても、また、２以上の任意の整数値を有するｂに対して、Ｄ_ｔ／ｂＥＣ符号を構成できることは明らかである。

また、以上は距離ｄ＝５として、パリティ検査行列Ｈの一例を構成して説明したが、任意の距離ｄに対して、符号すなわちパリティ検査行列が構成できることも明らかである。

このように、前記ではパリティ検査行列（Ｈ）の構成例を示したが、次に、このパリティ検査行列（Ｈ）を用いて処理する符号化と復号の具体的な方法及びそれぞれの回路構成を示す。

＜Ａ＞符号化の方法及びこれを実現する回路の構成について
まず、図１に示す符号化回路２が行う符号化方法について説明する。

符号化回路２では、入力情報データＤ（行ベクトル）３０と、図３に示すパリティ検査行列（Ｈ）を基本行変形して得られるパリティ検査行列（Ｈ）の情報部Ｈ_Ｒを用いて、検査情報Ｃ（行ベクトル）を生成する。この検査情報（Ｃ）の生成は、下記数２４により求めることができる。

具体的には、符号化回路２は、入力情報データ（Ｄ）３０の情報ビット長６４ビット及び検査ビット長２４ビットを基に、パリティ検査行列Ｈである（５０４、４８０）Ｄ_２／８ＥＣ符号を構成した後に、後半４１６ビットに相当する列ベクトル４１６列を削除することにより、符号ビット長８８ビット及び情報長６４ビットを有する図３に示す（８８、６４）Ｄ_２／８ＥＣ符号を構成することができる。この符号のパリティ検査行列Ｈを基本行変形すると、組織符号としてのパリティ検査行列Ｈを構成することができる。図４は、（８８、６４）Ｄ_２／８ＥＣ組織符号の検査行列を示している。

図４に示す（８８、６４）Ｄ_２／８ＥＣ組織符号のパリティ検査行列において、ｄ_０〜ｄ_６３が情報ビットに相当し、ｃ_０〜ｃ_２３が検査ビットに相当する。ここで、図４に示す符号化用（８８、６４）Ｄ_２／８ＥＣ符号のパリティ検査行列において、情報ビットに相当するｄ_０〜ｄ_６３の列ベクトルを集めた行列が、パリティ検査行列の情報部Ｈ_Ｒとなる。

ここで、符号化では図４に示す検査行列を使用し、復号では図３に示す検査行列を使用する。基本行変形して得られた行列は、もとの行列と等価であり、図４に示す検査行列の符号は、図３に示す検査行列の符号とその性質は全く変化しない。これより、符号化においては、図４に示す検査行列を使用することとする。

次に、符号化回路２は、上記数２４を基に、２４ビットの検査情報（Ｃ）を生成する。上記数２４に示すＣ＝Ｄ・Ｈ_Ｒ ^Ｔから明らかなように、例えば、検査情報（Ｃ）における検査ビットｃ_０を生成するには、図４に示す符号化用（８８、６４）Ｄ_２／８ＥＣ符号の行列の１行目において、ｃ_０に対応するビットを除いて“１”が存在する箇所に対応するビットのＧＦ（２）上の和（すなわち、２を法とする和：ｍｏｄ２）をとる演算を行えばよい。

例えば、検査ビットｃ_０を求める場合に、ｃ_０に対応するビットを除いて“１”が存在しているのは、ｄ_２、ｄ_３、ｄ_４、ｄ_５、ｄ_９、ｄ_１０、ｄ_１２、ｄ_１８、ｄ_１９、ｄ_２４、ｄ_２８、ｄ_２９、ｄ_３０、ｄ_３５、ｄ_３６、ｄ_３７、ｄ_３８、ｄ_３９、ｄ_４０、ｄ_４１、ｄ_４２、ｄ_４６、ｄ_４７、ｄ_５０、ｄ_５２、ｄ_５４、ｄ_５６であり、これら２７個のビットについて２を法とする和（ｍｏｄ２）をとればよい。これを実現するには、図５に示すように、前記２７ビットを多入力パリティチェック回路２０（０）を構成すればよく、この多入力パリティチェック回路２０（０）の出力が検査ビットｃ_０となる。他の検査ビットｃ_１〜ｃ_２３についても、検査ビットｃ_０と同様にして生成することができる。２４ビットの検査ビットｃ_０〜ｃ_２３を並列に生成する符号化回路２（多入力パリティチェック回路２０（０）〜２０（２３）からなる）の構成を図５に示す。

次に、符号化回路２によって生成した検査情報（Ｃ）を、入力情報データ（Ｄ）３０に付加した符号語を下記数２５に示す。これが回路３に送られる送信語（Ｖ）（８８ビットのベクトル）となる。

＜Ｂ＞復号の方法及びこれを実現する回路の構成について
次に、送信語（Ｖ）３１に誤りが生じたとき（すなわち、受信語３２に誤りが含まれているとき）に、その誤りに対する訂正・検出処理が、図３に示す（８８、６４）Ｄ_２／８ＥＣ符号を用いて生成されるシンドローム（Ｓ）３３の値に基づいて可能なことを示す。

図３に示す（８８、６４）Ｄ_２／８ＥＣ符号の検査行列は、距離ｄ＝５を有することから、上記数１に示すように、パリティ検査行列Ｈ’による４段構成を有する。これより、１段目より得られるｒ＝６ビットのシンドロームをＳ_I、２段目より得られるｒ＝６ビットのシンドロームをＳ_II、３段目より得られるｒ＝６ビットのシンドロームをＳ_III、４段目より得られるｒ＝６ビットのシンドロームをＳ_IVとする。

これらの情報を用いて、次のように誤りの訂正、検出を行う。受信語（Ｖ’）３２とパリティ検査行列（Ｈ）とから、シンドローム（Ｓ）３３は、下記数２６により求めることができる。

ここで、Ｓ_I、Ｓ_II、Ｓ_III、Ｓ_IV∈ＧＦ（２^ｒ）は、ｒ次の行ベクトルである。上記数４に示す伸長符号の場合に、Ｓ_I∈ＧＦ（２^ｒ）は、ｒ次の行ベクトルであり、また、Ｓ_II、Ｓ_III、Ｓ_IV∈ＧＦ（２^{（Ｒ−ｒ）／３}）は、それぞれ（Ｒ−ｒ）／３次の行ベクトルである。

なお、シンドローム（Ｓ）３３は、例えば、ｉ_I番目のバイトにｅ_Iの誤り、ｉ_II番目のバイトにｅ_IIの誤りが生じているときに、下記数２７となる。

ここで、ｅ_I・Ｈ’^Ｔ、ｅ_II・Ｈ’^Ｔ（∈ＧＦ（２^ｒ））をＧＦ（２^ｒ）上の誤りｅ_I’、ｅ_II’とすると、前記シンドローム（Ｓ）３３は、下記数２８となる。

数２８に示すシンドロームは、誤りｅ_I’、ｅ_II’を有する距離ｄ＝５のＲＳ符号におけるシンドロームの式と一致する。よって、距離ｄ＝５を有するＧＦ（２^ｒ）上のＲＳ符号の復号法を用いることで、誤り位置ｉ_I、ｉ_II及びＧＦ（２^ｒ）上の誤りｅ_I’、ｅ_II’を求めることができる。また、誤り位置が求まらない場合に、誤りの訂正が不可能として誤りを検出する。

次に、ＧＦ（２^ｒ）上の誤りｅ_I’、ｅ_II’からＧＦ（２^ｂ）上の誤りｅ_I、ｅ_IIを求める。ｅ_I・Ｈ’^Ｔ＝ｅ_I’、ｅ_II・Ｈ’^Ｔ＝ｅ_II’において、Ｈ’はランクがＭｉｎ（２ｔ、ｂ）＝（４、８）＝４より、ｅ_I→ｅ_I’、ｅ_II→ｅ_II’は単射の関係となっている。よって、ＧＦ（２^ｂ）上の誤りｅ_I、ｅ_IIを求めることができる。

ＲＳ符号に対する復号は、距離ｄが小さい符号に対して、並列復号法を用いて実現することができる。この並列復号法の一般的構成は、「バースト誤りパターン生成方法及びバーストおよびバイト誤り検出・訂正装置」（特許文献３参照）に開示されている。

特許文献３に開示された並列復号法によれば、例えば、ｄ＝５の符号に対しては、次のような手順により復号する。

まず、ＲＳ符号のパリティ検査行列

に対し、Ｒ×２ｒの行列

を構成する。ただし、

はＲ×ｒの小行列である。次に、この行列

にＲ×（Ｒ−２ｒ）の行列Ｂ_{（ｉ，ｊ）}を付加し、Ｒ×Ｒの正則行列

を構成する。そして、Ａ_{（ｉ，ｊ）}の逆行列

を求めると、下記数２９の関係が成り立つ。

ここで、

はｒ×Ｒの行列であり、

となる。ただし、Ｉ_ｒはｒ×ｒの単位行列である。また、

はｒ×Ｒの行列であり、

となる。また、

は２ｒ×Ｒの行列であり、

となる。ただし、Ｉ_２ｒは２ｒ×２ｒの単位行列である。また、

は２ｒ×Ｒの行列であり、

となる。

前記

に対し、

となるバイト位置ｉ，ｊが、誤りの位置ｉ_I、ｉ_IIとなり、

が誤りの大きさｅ_I’、ｅ_II’となる。これから、２バイトの誤りを訂正することができる。また、

となるバイト位置ｉ，ｊが、存在しない場合に、誤りの訂正が不可能として誤りを検出する。

しかし、特許文献３に開示された並列復号法は、高速な復号が可能であるが、符号の距離ｄが大きくなると、回路量が大きくなるという問題が生じる。この場合、例えば、バーレカンプ・マッシィ法などの逐次復号法を用いることができるが、逐次復号法による復号はシリアルに行われるため、復号が遅いといった問題が生じる。なお、バーレカンプ・マッシィ法を用いたＲＳ符号の復号回路の構成は、非特許文献１１に開示されている。

一方、本発明において、前述したｄ＝５の符号に対する並列復号方法を実現する復号回路４の概略構成を図６に示す。

図１に示したように、復号回路４は、シンドローム生成回路１と誤り訂正回路５とから構成されている。

また、図６に示すように、誤り訂正回路５は、ＧＦ（２^ｒ）上の並列復号回路６と、ＧＦ（２^ｂ）上の誤り生成回路７と、誤り検出回路８と、反転回路９とから構成されている。

ここで、ＧＦ（２^ｒ）上の並列復号回路６は、シンドローム（Ｓ）３３を基にして、ＧＦ（２^ｒ）上のビット誤りポインタ（ｅ’）３７及びＧＦ（２^ｒ）上の並列復号において誤り訂正が不可能とみなされたときに出力される訂正不可能誤り検出信号ＤＳ（Detection Signal）３６を生成する。

また、ＧＦ（２^ｂ）上の誤り生成回路７は、ＧＦ（２^ｒ）上のビット誤りポインタ（ｅ’）３７に指摘されたＧＦ（２^ｒ）上の誤りをＧＦ（２^ｂ）上の誤りに変換して、ＧＦ（２^ｂ）上のビット誤りポインタ（ｅ）３８を出力する。

そして、誤り検出回路８は、並列復号回路６で訂正できない誤りを検出し、つまり、ＧＦ（２^ｒ）上のビット誤りポインタ（ｅ’）３７及び訂正不可能誤り検出信号（ＤＳ）３６を基にして、誤り訂正の可否を判断する。

最後に、反転回路９は、ＧＦ（２^ｂ）上のビット誤りポインタ（ｅ）３８を基にして、誤りビットに該当する受信語（Ｖ’）３２のビット値を反転させることにより、受信語（Ｖ’）３２の誤りを訂正する。

次に、図６に示される復号回路４で行われる動作手順の概略を説明する。

まず、シンドローム生成回路１では、Ｎビットからなる受信語（Ｖ’）３２が入力されると、Ｒビットのシンドローム（Ｓ）３３を生成する。

次に、生成されたＲビットのシンドローム（Ｓ）３３は、ＧＦ（２^ｒ）上の並列復号回路６に入力される。

そして、ＧＦ（２^ｒ）上の並列復号回路６では、詳細は後述するが、シンドローム（Ｓ）３３を基にして、ＧＦ（２^ｒ）上の誤りを指摘する

ビットのＧＦ（２^ｒ）上のビット誤りポインタ

を生成する。ここで、

はｙを越える最小の整数を示す。また、ＧＦ（２^ｒ）上の並列復号において誤り訂正が不可能とみなされたときに、訂正不可能誤り検出信号（ＤＳ）３６を出力する。

また、ＧＦ（２^ｂ）上の誤り生成回路７では、詳細は後述するが、ｅ_I→ｅ_I’、ｅ_II→ｅ_II’が単射の関係になっていることに基づき、ＧＦ（２^ｒ）上の並列復号回路６で生成されたＧＦ（２^ｒ）上のビット誤りポインタ（ｅ’）３７からＮビットのビット誤りポインタｅ＝（ｅ_０、ｅ_１、…、ｅ_Ｎ−１）３８を出力する。

次に、誤り検出回路８では、詳細は後述するが、ＧＦ（２^ｒ）上の並列復号回路６で生成された訂正不可能誤り検出信号（ＤＳ）３６及びＧＦ（２^ｒ）上のビット誤りポインタ（ｅ’）３７を基にして、受信語の誤り訂正の可否を判断し、受信語のビット誤りを訂正できないことを検出した場合に、最終的に、訂正不可能誤り検出信号ＵＣＥ（Uncorrectable Error）３５を出力する。例えば、訂正不可能誤り検出信号ＵＣＥ３５の値が“１”であれば、誤り検出回路８は、訂正能力を超えた誤りを検出したことを示している。

そして、反転回路９では、ＧＦ（２^ｂ）上の誤り生成回路７で生成されたＮビットのＧＦ（２^ｂ）上のビット誤りポインタ（ｅ）３８及び受信語（Ｖ’）３２を基にして、ＧＦ（２^ｂ）上のビット誤りポインタ（ｅ）に対応した受信語（Ｖ’）３２のビットを反転する。

最後に、反転回路９は、Ｎビットの誤り訂正された受信語Ｖ^＊からＫビットの情報語Ｄ^*を取り出し、出力情報データ３４として出力する。

なお、数４に示す伸長符号でも、その復号方法及び回路構成は、上述したことと基本的に同一である。

次に、シンドローム生成回路１、ＧＦ（２^ｒ）上の並列復号回路６、ＧＦ（２^ｂ）上の誤り生成回路７、誤り検出回路８、及び反転回路９のそれぞれの具体的な構成例を、図３に示す（８８、６４）Ｄ_２／８ＥＣ符号を用いて説明する。

＜ａ＞シンドローム生成回路１の構成
ここでは、シンドローム生成回路１の構成について詳細に説明する。

まず、シンドローム生成回路では、Ｎ＝８８（＝６４＋２４）ビットからなる受信語（Ｖ’）３２を、下記数３０に示すように表現したとき、この受信語（Ｖ’）３２を入力して、下記数３１に示すＳ_０、Ｓ_１、…、Ｓ_２３からなるＲ＝２４ビットのシンドローム（Ｓ）３３を生成する。前述したように、図３に示すＤ_２／８ＥＣ符号のパリティ検査行列が４段構成を有することから、これに対応してシンドローム（Ｓ）３３も４個の部分に区分けし、Ｓ_I＝（Ｓ_０Ｓ_１Ｓ_２Ｓ_３Ｓ_４Ｓ_５）、Ｓ_II＝（Ｓ_６Ｓ_７Ｓ_８Ｓ_９Ｓ_１０Ｓ_１１）、Ｓ_III＝（Ｓ_１２Ｓ_１３Ｓ_１４Ｓ_１５Ｓ_１６Ｓ_１７）、Ｓ_IV＝（Ｓ_１８Ｓ_１９Ｓ_２０Ｓ_２１Ｓ_２２Ｓ_２３）とする。

上記数２６に示したように、シンドロームＳ＝Ｖ’・Ｈ^Ｔより、転置したパリティ検査行列（Ｈ^Ｔ）の各行は、入力する情報に対応し、例えば、行列（Ｈ^Ｔ）の第０行は、入力情報のｖ_０’に対応している。そこで、シンドローム（Ｓ）３３の各ビットを生成するには、符号であるパリティ検査行列（Ｈ^Ｔ）の各列方向ごとに、“１”を有するビットに対応する受信語（Ｖ’）３２の受信情報をＧＦ（２）上で加算（ｍｏｄ２の計算）すればよい。

図７及び図８は、図３に示したＤ_２／８ＥＣ符号のパリティ検査行列を基に構成したシンドローム生成回路１を示す図である。図７では、Ｓ_０、Ｓ_１、…、Ｓ_１１といったシンドローム（Ｓ）３３の上位１２ビットを、また、図８では、Ｓ_１２、Ｓ_１３、…、Ｓ_２３といったシンドローム（Ｓ）３３の下位１２ビットをそれぞれ生成している。

図７及び図８に示すように、本実施例では、シンドローム生成回路１において、まず、２４個の多入力パリティチェック回路２１（ｐ）、（ｐ＝０、１、…、２３）に、図３に示したＤ_２／８ＥＣ符号のパリティ検査行列の対応する各行のビット“１”を有する受信情報（ｖ_ｑ’）、（ｑ＝０、１、…、８７）が入力される。

次に、各多入力パリティチェック回路２１（ｐ）、（ｐ＝０、１、…、２３）において、前記入力された受信情報（ｖ_ｑ’）に対して、２を法とする和（ｍｏｄ２）の計算を行い、その結果がＳ_ｐである。

具体的に、例えば、シンドローム（Ｓ）３３のビットＳ_０を生成するには、８８ビットの受信語ｖ_０’、ｖ_１’、…、ｖ_８７’のうち、図３に示すパリティ検査行列の第０行目において、“１”が存在する箇所に相当するｖ_０’、ｖ_６’、ｖ_８’、ｖ_１４’、ｖ_１６’、ｖ_２２’、ｖ_２４’、ｖ_３０’、ｖ_３２’、ｖ_３８’、ｖ_４０’、ｖ_４６’、ｖ_４８’、ｖ_５４’、ｖ_５６’、ｖ_６２’、ｖ_６４’、ｖ_７０’、ｖ_７２’、ｖ_７８’、ｖ_８０’、ｖ_８６’の２２ビットに対して、２を法とする和（ｍｏｄ２）をとればよい。図７の多入力パリティチェック回路２１（０）では、前記２２ビットの受信情報を入力として、値Ｓ_０を出力するようになっている。シンドローム（Ｓ）３３の他のビットＳ_ｐ、（ｐ＝１、…、２３）についても同様である。

＜ｂ＞ＧＦ（２^６）上の並列復号回路６の構成
次に、ＧＦ（２^６）上の並列復号回路６について説明する。

ＧＦ（２^６）上のビット誤りポインタ３７を求めるために、並列復号法を用いる。ＧＦ（２^６）上の並列復号回路６の全体構成を図９に示す。

図９に示されるように、ＧＦ（２^６）上の並列復号回路６は、１１バイト中任意の２バイトの組

個を選び、ｉ、ｊ番目の２バイト（以下、（ｉ、ｊ）と表現することとする）に関する各々の誤りを生成する回路である誤り生成回路４０（０）…４０（５４）、（以下、代表として４０（ｍ）、０≦ｍ≦５４、と称する）と、ＧＦ（２^ｒ）上のビット誤りポインタ（ｅ’）３７を出力するＧＦ（２^ｒ）上の誤り算出回路４１とから構成されている。

まず、（ｉ、ｊ）に対する誤り生成回路４０（ｍ）は、バイト位置ｉ、ｊに対して、上述した

を計算する回路である。要するに、（ｉ、ｊ）に対する誤り生成回路４０（０）〜４０（５４）は、符号語の１１バイト中のｉ、ｊ（０≦ｉ＜ｊ≦１０）番目のバイトに対する前述した

を計算し、Ｅ’_ｍ、ｉ、Ｅ’_ｍ、ｊになる誤り４２（ｍ）、０≦ｍ≦５４、０≦ｉ＜ｊ≦１０（それぞれｒビットのベクトル）、及び訂正可能信号４３（ｍ）、０≦ｍ≦５４、を出力する。

また、ＧＦ（２^６）上の誤り算出回路４１は、ＧＦ（２^６）上のビット誤りポインタ（ｅ’）３７を出力する回路である。要するに、ＧＦ（２^６）上の誤り算出回路４１は、誤り生成回路４０（ｍ）の出力である誤りＥ’_ｍ、ｉ、Ｅ’_ｍ、ｊを入力とし、ＧＦ（２^６）上のビット誤りポインタ（ｅ’）３７を出力する。

ここで、ＧＦ（２^６）上の並列復号回路６の処理をより詳しくみると、図９に示すように、まず、Ｒ＝２４ビットのシンドローム（Ｓ）３３を（ｉ、ｊ）に対する誤り生成回路４０（ｍ）に入力する。次に、（ｉ、ｊ）に対する誤り生成回路４０（ｍ）は、誤りＥ’_ｍ、ｉ、Ｅ’_ｍ、ｊを生成し、そして、生成した誤りＥ’_ｍ、ｉ、Ｅ’_ｍ、ｊをＧＦ（２^６）上の誤り算出回路４１に入力する。ＧＦ（２^６）上の誤り算出回路４１は、ＧＦ（２^６）上のビット誤りポインタ（ｅ’）３７を出力する。

また、Ｒ＝２４ビットのシンドローム（Ｓ）３３を２４ビット入力ＯＲゲート回路４４にも入力し、一方、（ｉ、ｊ）に対する誤り生成回路４０（ｍ）によって生成される訂正可能信号４３（ｍ）を５５入力ＮＯＲゲート回路４５に入力する。

２４ビット入力ＯＲゲート回路４４及び５５入力ＮＯＲゲート回路４５からそれぞれ出力された２本の信号を２入力ＡＮＤゲート回路４６に入力する。２入力ＡＮＤゲート回路４６は、訂正不可能誤り検出信号（ＤＳ）３６を出力する。これらの回路により、シンドローム（Ｓ）３３が非零、かつ訂正可能信号がすべて０の場合に、誤りを検出する。

次に、（ｉ、ｊ）に対する誤り生成回路４０（ｍ）の構成例を具体的に示す。例として、（０、１）に対する誤り生成回路４０（０）を図１０に示す。図１０に示されるように、（ｉ、ｊ）に対する誤り生成回路４０（ｍ）は、

計算回路５０と、

計算回路５１と、

計算回路５２とを備える。

ここで、

は下記数３２に示すＧＦ（２^６）上のＲＳ符号の検査行列であり、符号長６６ビットと検査ビット長２４ビットとを有する。ただし、γはＧＦ（２^６）の元であり、下記数３３に示すように、生成多項式ｇ（ｘ）＝ｘ^６＋ｘ＋１で定義される２元の６×６随伴行列（companion matrix）で表現される。

例えば、（０、１）に対する誤り生成回路４０（０）では、

は、数３２の第１列、第２列に相当し、それぞれ下記数３４に示す２４×６行列となる。

次に、

から２４×１２の行列

を構成し、

に２４×１２の行列Ｂ_{（０，１）}を付加することにより、下記数３５に示す２４×２４の正則行列

を構成する。ここで、Ｂ_{（０，１）}はＡ_{（０，１）}が正則行列となるように求めた２４×１２の行列であり、一例である。

次に、Ａ_{（０，１）}の逆行列

を求めると、下記数３６の関係が成り立ち、

は、それぞれ下記数３７、数３８、数３９に示す行列となる。

計算回路５０では、

の各列が入力する情報に対応し、例えば、

の第０行が入力情報のＳ_０に対応している。そこで、

の各ビットを生成するには、

の各行方向に、“１”を有するビットに対応するシンドローム（Ｓ）３３の情報をＧＦ（２）上で加算（ｍｏｄ２の計算）すればよい。

要するに、

計算回路５０は、まず、前記

の対応する各行のビット“１”を有するシンドローム情報（Ｓ_ｐ）、（ｐ＝０、１、…、２３）をそれぞれ６個の多入力パリティチェック回路５３（ｕ）、（ｕ＝０、１、…、５）に入力する。次に、これらのシンドローム情報に対してｍｏｄ２の計算を行い、その結果としてＥ’_０、０、Ｅ’_０、１を出力する。

具体的に、例えば、Ｅ’_０、０の０ビット目を生成するには、２４ビットのシンドロームＳ_０、Ｓ_１、…、Ｓ_２３のうち、上記数３７に示すパリティ検査行列の第０行目において、“１”が存在する箇所に相当する５ビットｓ_０、ｓ_５、ｓ_９、ｓ_２１、ｓ_２３の値について、２を法とする和（ｍｏｄ２）をとればよい。

図１０の多入力パリティチェック回路５３（０）には、この５ビットｓ_０、ｓ_５、ｓ_９、ｓ_２１、ｓ_２３のシンドロームが入力される。また、多入力パリティチェック回路５３（０）は、４２（０）であるＥ’_０、０の０ビット目を出力する。なお、Ｅ’_０、０の他のビットについても同様である。

また、図１０に示されるように、

計算回路５１は、６個の多入力パリティチェック回路５４（ｗ）、（ｗ＝０、１、…、５）で構成され、

計算回路５２は、１２個の多入力パリティチェック回路５５（ｚ）、（ｚ＝０、１、…、１１）で構成されている。これらの計算回路は、

計算回路５０と同様の方法で構成することができる。

ここで、（０、１）に対する誤り生成回路４０（０）の処理をより詳しくみると、図１０に示すように、Ｒ＝２４ビットのシンドローム（Ｓ）３３を多入力パリティチェック回路５３（ｕ）、（ｕ＝０、１、…、５）に入力することにより、Ｅ’_０、０を生成する。また、Ｒ＝２４ビットのシンドローム（Ｓ）３３を多入力パリティチェック回路５４（ｗ）、（ｗ＝０、１、…、５）に入力することにより、Ｅ’_０、１を生成する。

また、Ｒ＝２４ビットのシンドローム（Ｓ）３３を多入力パリティチェック回路５５（ｚ）、（ｚ＝０、１、…、１１）に入力する。多入力パリティチェック回路５５（ｚ）、（ｚ＝０、１、…、１１）から出力される１２ビットの信号を１２入力ＮＯＲゲート回路５６に入力し、（０、１）に対する訂正可能信号４３（０）を出力する。これらの回路は、

となるバイトの組（ｉ、ｊ）が誤りのバイトの組であるため、

であることを検出し、バイトの組（ｉ、ｊ）で訂正可能であることを意味する。

また、（０、１）に対する訂正可能信号４３（０）と多入力パリティチェック回路５３、多入力パリティチェック回路５４からの出力信号を２入力ＡＮＤゲート回路５７に入力し、Ｅ’_０、０、及びＥ’_０、１を出力する。これらの回路は、誤りが生じているバイトの組である場合に、誤りを出力し、そうでない場合に、０のパターンを出力するようにしている。

以上より、（０、１）に対する誤り生成回路４０（０）は、誤りＥ’_０、０、Ｅ’_０、１４２（０）、及び（０、１）に対する訂正可能信号４３（０）を最終的に出力する。ここでは、（０、１）に対する誤り生成回路４０（０）を例として説明したが、他のバイト（ｉ、ｊ）に対しても同様である。

次に、ＧＦ（２^６）上の誤り算出回路４１の構成例を具体的に示す。ＧＦ（２^６）上の誤り算出回路４１を図１１に示す。

図１１に示されるように、ＧＦ（２^６）上の誤り算出回路４１は、ｉ番目のバイトに対応するすべての誤りＥ’_ｍ、ｉをビットごとＯＲ演算回路６０に入力し、ＧＦ（２^６）上のビット誤りポインタ（ｅ’）３７を最終的に出力する。これらの回路は、ｉ番目に対応するバイトの組（ｉ、ｊ）からの誤りＥ’_ｍ、ｉを統合し、ｉ番目の誤りｅ_ｉ’を出力するようにしている。

具体的に、例えば、ＧＦ（２^６）上のビット誤りポインタ（ｅ’）３７のｅ_６’を出力するには、（０、１）に対する誤り生成回路４０（０）、及び（１、２）に対する誤り生成回路４０（１０）、…、及び（１、１０）に対する誤り生成回路４０（１８）から出力されるＥ’_０、１、Ｅ’_１０、１、…、Ｅ’_１８、１の０ビット目をビットごとＯＲ演算回路６０に入力することにより得られる。ビットごとＯＲ演算回路６０では、６ビットを有するＥ’_０、１、Ｅ’_１０、１、…、Ｅ’_１８、１の０ビット目をそれぞれ１０入力ＯＲ回路６１に入力することにより、Ｅ’_０、１、Ｅ’_１０、１、…、Ｅ’_１８、１の０ビット目を統合し、ｅ_６’を出力している。

以上では、ＧＦ（２^６）上のビット誤りポインタ（ｅ’）３７のｅ_６’を例として説明したが、他のビット値ｅ_０’、…、ｅ_６５’についてもまったく同様である。

＜ｃ＞ＧＦ（２^８）上の誤り生成回路７の構成
次に、ＧＦ（２^８）上の誤り生成回路７について述べる。ＧＦ（２^８）上の誤り生成回路７は、ＧＦ（２^６）上のビット誤りポインタ（ｅ’）３７を入力とし、ＧＦ（２^８）上のビット誤りポインタ（ｅ）３８を出力する回路である。

例として、２バイト目に対するＧＦ（２^８）上の誤り生成回路７（上位４ビット）を図１２に、また、２バイト目に対するＧＦ（２^８）上の誤り生成回路７（下位４ビット）を図１３にそれぞれ示す。

ＧＦ（２^８）上の誤りｅ_I、ＧＦ（２^６）上の誤りｅ_I’において、ｅ_I→ｅ_I’は、単射の関係となっている。よって、論理合成を行うことにより、組み合わせ回路で実現することができる。

具体的に、例えば、図１２において、情報２バイト目では、ｅ_I・Ｈ’^Ｔ＝ｅ_I’であり、Ｈ’は、数２２に示すランク４を有する２ビット誤り訂正符号の検査行列であるため、重みが２以下のＧＦ（２^８）上の誤りｅ_I、及びＧＦ（２^６）上の誤りｅ_I’は一意に定まる。よって、重みが２以下のＧＦ（２^８）上の誤りｅ_I＝（ｅ_８ｅ_９ｅ_１０ｅ_１１ｅ_１２ｅ_１３ｅ_１４ｅ_１５）、及びＧＦ（２^６）上の誤りｅ_I’＝（ｅ_６’ｅ_７’ｅ_８’ｅ_９’ｅ_１０’ｅ_１１’）は、下記表１に示す関係を有する。

ここで、ＧＦ（２^６）上の誤りｅ_I’は３７パターンあるが、残りの２^６−３７＝２７パターンに対するｅ_Iは、ドントケア＊とする。

例えば、上記表１に示されたＧＦ（２^８）上の誤りｅ_IとＧＦ（２^６）上の誤りｅ_I’の対応関係から、情報２バイト目の１ビット目の値ｅ_８は、ｅ_I’＝（ｅ_６’ｅ_７’ｅ_８’ｅ_９’ｅ_１０’ｅ_１１’）＝（１０００００）、（１１００００）、（１０１０００）、（１００１００）、（０１１１００）、（１０００１０）、（１０１１１１）、（１００００１）のときに、１となる。

また、上記表１に示されたＧＦ（２^８）上の誤りｅ_IとＧＦ（２^６）上の誤りｅ_I’の対応関係において、残った２７パターンのＧＦ（２^６）上の誤りｅ_I’＝（ｅ_６’ｅ_７’ｅ_８’ｅ_９’ｅ_１０’ｅ_１１’）＝（１００１１０）、（１１０１１０）、（０１０１１０）、（０１１１１０）、（１０１１１０）、（１１００１０）、（０１１０１０）、（１１１０１０）、（１０１０１０）、（１０００１１）、（０１００１１）、（０１１０１１）、（１１１０１１）、（１０１０１１）、（１００１１１）、（１１０１１１）、（０１０１１１）、（１１１１１１）、（１００１０１）、（１１０１０１）、（０１０１０１）、（０１１１０１）、（１０１１０１）、（１１０００１）、（０１１００１）、（１１１００１）、（１０１００１）に対する情報２バイト目の１ビット目の値ｅ_８は、ドントケア＊とする。

これらの論理関数を簡単化すると、情報２バイト目の１ビット目の値ｅ_８は、下記数４０に示す論理式で表される。

ただし、

は

の否定で、

は

であり、また、

は論理和を、

は論理積を表す。

よって、図１２に示されるように、まず、ＧＦ（２^６）上のビット誤りポインタ３７ｅ_６’、ｅ_７’、ｅ_８’、ｅ_９’、ｅ_１０’、ｅ_１１’をＮＯＴゲート回路７０に入力し、

を生成する。そして、

を３入力ＡＮＤゲート回路７１に、

を４入力ＡＮＤゲート回路７２に、

を５入力ＡＮＤゲート回路７３に、

を４入力ＡＮＤゲート回路７２に、

を４入力ＡＮＤゲート回路７２にそれぞれ入力する。それぞれのＡＮＤゲート回路から出力された信号を５入力ＯＲゲート回路７４に入力することにより、情報２バイト目の１ビット目の値ｅ_８が得られる。

図１２及び図１３に示されるように、他のビットの値ｅ_９、…、ｅ_１５も、ＮＯＴゲート回路７０、３入力ＡＮＤゲート回路７１、４入力ＡＮＤゲート回路７２、５入力ＡＮＤゲート回路７３、５入力ＯＲゲート回路７４、６入力ＯＲゲート回路７５により、同様にして得られる。

なお、以上では、２バイト目におけるＧＦ（２^８）上の誤り生成回路７を例として詳細に説明したが、他のバイトについてもまったく同様である。

＜ｄ＞誤り検出回路８の構成
次に、誤り検出回路８について説明する。

誤り検出回路８は、ＧＦ（２^６）上のビット誤りポインタ（ｅ’）３７及び訂正不可能誤り検出信号（ＤＳ）３６を入力とし、訂正不可能誤り検出信号（ＵＣＥ）３５を出力する回路である。つまり、誤り検出回路８では、ＧＦ（２^６）上の誤りｅ_I’から写像されることのないＧＦ（２^８）上の誤りｅ_Iを訂正不可能な誤りとして検出するようにしている。

例えば、２バイト目に対する誤り検出回路８を図１４に示す。

具体的に、例えば、上記表１に示されたＧＦ（２^８）上の誤りｅ_IとＧＦ（２^６）上の誤りｅ_I’の対応関係において、残った２７パターンのＧＦ（２^６）上の誤りｅ_I’＝（ｅ_６’ｅ_７’ｅ_８’ｅ_９’ｅ_１０’ｅ_１１’）＝（１００１１０）、（１１０１１０）、（０１０１１０）、（０１１１１０）、（１０１１１０）、（１１００１０）、（０１１０１０）、（１１１０１０）、（１０１０１０）、（１０００１１）、（０１００１１）、（０１１０１１）、（１１１０１１）、（１０１０１１）、（１００１１１）、（１１０１１１）、（０１０１１１）、（１１１１１１）、（１００１０１）、（１１０１０１）、（０１０１０１）、（０１１１０１）、（１０１１０１）、（１１０００１）、（０１１００１）、（１１１００１）、（１０１００１）に対する訂正不可能誤り検出信号（ＵＣＥ）３５の値を１にし、誤りを検出する。また、訂正不可能誤り検出信号（ＤＳ）３６の値が１のときに、誤りを検出する。

よって、これらの論理関数を簡単化すると、訂正不可能誤り検出信号（ＵＣＥ）３５の値は、下記数４１に示す論理式で表される。

従って、図１４に示されるように、まず、ＧＦ（２^６）上のビット誤りポインタ３７ｅ_６’、ｅ_７’、ｅ_８’、ｅ_９’、ｅ_１０’、ｅ_１１’をＮＯＴゲート回路７０に入力し、

を生成する。そして、

を合計１４個の４入力ＡＮＤゲート回路７２及び５入力ＡＮＤゲート回路７３にそれぞれ入力する。

次に、これら合計１４個のＡＮＤゲート回路からそれぞれ出力された信号と、訂正不可能誤り検出信号（ＤＳ）３６とを１５入力ＯＲ回路７６に入力することにより、訂正不可能誤り検出信号（ＵＣＥ）３５を出力する。

以上では、図１４に示された２バイト目における誤り検出回路８を誤り検出回路８の一例として説明したが、他のバイトについてもまったく同様である。

＜ｅ＞反転回路９の構成
最後に、反転回路９の構成について説明する。

例えば、２バイト目に対して、具体的に構成した反転回路９を図１５に示す。図１５に示す反転回路９は、誤りの箇所を具体的に指摘されたビット位置に対して、受信したビット値の反転を行って受信語（Ｖ’）３２を訂正する回路である。図１５において、ｖ_８’〜ｖ_１５’は、受信語（Ｖ’）３２の２バイト目に相当する８ビットであり、また、ｖ_８ ^*〜ｖ_１５ ^*は訂正後の出力ビットである。

反転回路９は、複数の排他的論理和回路を有している。図１５に示された２バイト目における反転回路９において、合計８個の排他的論理和回路８０は、８入力ビットｖ_８’〜ｖ_１５’に対して、対応するビット誤りポインタｅ_ｉ（ｉ＝８、９、…、１５）との排他的論理和をそれぞれとり、例えば、ビット誤りポインタが“１”のときに、入力ビット値が反転されて訂正されるようにする。

なお、反転回路９は、各バイトにそれぞれ対応するようにするため、例えば、Ｎ＝８８ビットの受信語（Ｖ’）に対しては、８８個の排他的論理和回路８０が必要となる。反転回路９は、最後に、Ｎ＝８８ビットの受信語（Ｖ’）から、下記数４２に示す訂正語Ｄ^*６４ビットを得る。

前述したように、本発明では、バイト中にｔビットまでの誤りを有するスポッティバイト誤りに対し、距離ｄを有するスポッティバイト誤り訂正符号の一般性のある符号構成を与えるとともに、誤りの訂正・検出が実現できる回路である符号化・復号回路構成を示して、検査情報が具体的に生成できること、及び誤りが具体的に訂正・検出できることを示した。

また、以上の説明では、主としてメモリ装置に注目して本発明の適用を述べたが、本発明は、それに限定されるものではなく、例えば、このようなバイト単位で物理的に独立した回路とモジュールと装置とから構成され、この中で限定した数の誤りが生じる可能性の高い一般の情報システム等に適用可能である。また、光通信回路やバス線回路等の通信または伝送のための回路、装置またはシステムにも適用可能である。

また、本発明の目的は、本実施の形態のスポッティバイト誤り訂正・検出装置の機能を実現するソフトウェアのプログラムコードを記述した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（又はＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読み出して実行することによっても、達成されることは言うまでもない。

この場合、記憶媒体から読み出されたプログラムコード自体が本実施の形態の機能を実現することとなり、そのプログラムコードを記憶した記憶媒体及び当該プログラムコードは本発明を構成することとなる。プログラムコードを供給するための記憶媒体としては、ＲＯＭ、フレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、磁気テープ、不揮発性のメモリカード等を用いることができる。

また、コンピュータが読み出したプログラムコードを実行することにより、前述した本実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ等が実際の処理の一部又は全部を行い、その処理によって本実施の形態の機能が実現される場合も含まれることは言うまでもない。

本発明の一実施形態であるスポッティバイト誤り訂正・検出装置の概略構成を示すブロック図である。 図１に示された本発明のスポッティバイト誤り訂正・検出装置における全体動作の処理手順を示すフローチャートである。 パリティ検査行列の一例であって、符号長Ｎ＝８８ビット、情報長Ｋ＝６４ビット、検査長Ｒ＝２４ビット、バイト長ｂ＝８ビット、バイト内訂正ビット長２ビットの符号パラメータを有する短縮（８８、６４）Ｄ_２／８ＥＣ符号のパリティ検査行列を示す図である。 図３に示すパリティ検査行列を基本行変形して得られる符号化用（８８、６４）Ｄ_２／８ＥＣ組織符号のパリティ検査行列を示す図である。 図４に示す符号化用（８８、６４）Ｄ_２／８ＥＣ組織符号をもとに構成した符号化回路の具体例であり、Ｋ＝６４ビットのデータ入力情報からパリティ検査行列により２４ビットの検査情報を生成する回路の構成図である。 本発明で開示された機能を有する符号に対する復号回路の概略構成を示すブロック図である。 図３に示す（８８、６４）Ｄ_２／８ＥＣ符号をもとに具体的に構成したシンドローム生成回路（上位１２ビット）を説明するための概念図である。 図３に示す（８８、６４）Ｄ_２／８ＥＣ符号をもとに具体的に構成したシンドローム生成回路（下位１２ビット）を説明するための概念図である。 図３に示す（８８、６４）Ｄ_２／８ＥＣ符号に対するＧＦ（２^ｒ）上の並列復号回路の概略構成を示すブロック図である。 図９に示すＧＦ（２^ｒ）上の並列復号回路における（ｉ、ｊ）に対する誤り生成回路の一例の回路構成図である。 図９に示すＧＦ（２^ｒ）上の並列復号回路におけるＧＦ（２^ｒ）上の誤り算出回路の構成図である。 図３に示す（８８、６４）Ｄ_２／８ＥＣ符号に対するＧＦ（２^ｂ）上の誤り生成回路の一例であり、１バイトに対してＧＦ（２^ｒ）上の誤りをＧＦ（２^ｂ）上の誤りに変換する回路（上位４ビット）の構成図である。 図３に示す（８８、６４）Ｄ_２／８ＥＣ符号に対するＧＦ（２^ｂ）上の誤り生成回路の一例であり、１バイトに対してＧＦ（２^ｒ）上の誤りをＧＦ（２^ｂ）上の誤りに変換する回路（下位４ビット）の構成図である。 図３に示す（８８、６４）Ｄ_２／８ＥＣ符号に対する誤り検出回路の一例であり、１バイトに対して誤りを検出する回路の構成図である。 図３に示す（８８、６４）Ｄ_２／８ＥＣ符号に対する反転回路の一例であり、１バイトに対する反転回路の構成図である。

符号の説明

１ シンドローム生成回路
２ 符号化回路
３ 回路（メモリ等の通信路）
４ 復号回路
５ 誤り訂正回路
６ ＧＦ（２^ｒ）上の並列復号回路
７ ＧＦ（２^ｂ）上の誤り生成回路
８ 誤り検出回路
９ 反転回路
２０ 多入力パリティチェック回路
２１ 多入力パリティチェック回路
３０ 入力情報データ
３１ 送信語
３２ 受信語
３３ シンドローム
３４ 出力情報データ
３５ 訂正不可能誤り検出信号（ＵＣＥ）
３６ 訂正不可能誤り検出信号（ＤＳ）
３７ ＧＦ（２^ｒ）上のビット誤りポインタ
３８ ＧＦ（２^ｂ）上のビット誤りポインタ
４０ （ｉ、ｊ）に対する誤り生成回路
４１ ＧＦ（２^ｒ）上の誤り算出回路
４２ （ｉ、ｊ）に対する誤り
４３ （ｉ、ｊ）に対する訂正可能信号
４４ ２４入力ＯＲゲート回路
４５ ５５入力ＮＯＲゲート回路
４６ ２入力ＡＮＤゲート回路
５０

計算回路
５１

計算回路
５２

計算回路
５３ 多入力パリティチェック回路
５４ 多入力パリティチェック回路
５５ 多入力パリティチェック回路
５６ １２入力ＮＯＲゲート回路
５７ ２入力ＡＮＤゲート回路
６０ ビットごとＯＲ演算回路
６１ １０入力ＡＮＤゲート回路
７０ ＮＯＴゲート回路
７１ ３入力ＡＮＤゲート回路
７２ ４入力ＡＮＤゲート回路
７３ ５入力ＡＮＤゲート回路
７４ ５入力ＯＲゲート回路
７５ ６入力ＯＲゲート回路
７６ １５入力ＯＲゲート回路
８０ 排他的論理和回路
１００ スポッティバイト誤り訂正・校正検出装置

Claims (26)

1. 入力情報データを基に送信語を生成する符号化手段と、情報伝送路中で誤りが発生した前記送信語を受信語として入力して前記誤りを訂正または検出する復号手段とを備えるスポッティバイト誤り訂正・検出装置であって、
   前記符号化手段は、符号を表現するパリティ検査行列と前記入力情報データとを基に生成した検査情報を前記入力情報データに付加することにより、前記送信語を生成し、
   前記復号手段は、前記パリティ検査行列を基に前記受信語のシンドロームを生成するシンドローム生成手段と、前記シンドローム生成手段により生成されたシンドロームを基に前記受信語の誤りを訂正または検出する誤り訂正手段とを備えることを特徴とするスポッティバイト誤り訂正・検出装置。
2. 前記パリティ検査行列は、前記入力情報データが、ｂ（ｂは２以上の整数）ビットを１バイトとし、複数のバイトから構成される語である場合に、ここで、バイト内のｔビット（１≦ｔ≦ｂ）までの誤りをスポッティバイト誤りと称し、ＧＦ（２^ｂ）上で距離ｄ（ｄは３以上の整数）を有する複数のスポッティバイト誤りを訂正・検出する機能を有する請求項１に記載のスポッティバイト誤り訂正・検出装置。
3. 前記パリティ検査行列は、前記距離ｄに対し、
   

   

   個のスポッティバイト誤りを訂正すると共に、ｍ個のスポッティバイト誤りを検出し、かつ、
   

   

   を満たす請求項２に記載のスポッティバイト誤り訂正・検出装置。
4. 前記ｔ値、ｂ値、ｄ値を任意に設定する請求項３に記載のスポッティバイト誤り訂正・検出装置。
5. 前記情報伝送路は、情報通信システムである請求項１乃至請求項４のいずれかに記載のスポッティバイト誤り訂正・検出装置。
6. 前記情報伝送路は、メモリシステムである請求項１乃至請求項４のいずれかに記載のスポッティバイト誤り訂正・検出装置。
7. 前記情報伝送路は、バス線回路である請求項１乃至請求項４のいずれかに記載のスポッティバイト誤り訂正・検出装置。
8. 前記パリティ検査行列は、前記距離ｄを有するスポッティバイト誤り制御符号に用いる、Ｒ行Ｎ列を有する次の行列Ｈであり、
   
   

   

   ただし、Ｒ＝（ｄ−１）ｒ、Ｎ＝ｂｎ、０≦ｉ≦ｎ−１、ｎ＝２^ｒ−１であり、
   前記Ｈ’は、Ｈ’＝［ｈ_０’、ｈ_１’、…、ｈ_ｂ−１’］に示すｒ次の列ベクトルｈ_ｊ’（０≦ｊ≦ｂ−１）から構成されるｒ行ｂ列（ｒ≦ｂ）の２元行列であって、２ｔまたはｂのうちいずれか小さい値に等しいか大きいランク（Ｒａｎｋ）を有し、すなわち、Ｒａｎｋ（Ｈ’）≧Ｍｉｎ（２ｔ、ｂ）を満足し、また、ランクがｂに等しいときはランクｂのｂ×ｂ行列であり、ランクが２ｔ＜ｂのときは前記Ｈ’は最小ハミング距離２ｔ＋１を有するパリティ検査行列に等しくなり、
   γは２を底とするｒ次の拡大体ＧＦ（２^ｒ）の原始元であって、γ^ｉＨ’＝［γ^ｉｈ_０’、γ^ｉｈ_１’、…、γ^ｉｈ_ｂ−１’］が成立するように構成される請求項２乃至請求項７のいずれかに記載のスポッティバイト誤り訂正・検出装置。
9. 前記パリティ検査行列は、前記距離ｄを有する伸長スポッティバイト誤り制御符号に用いる、Ｒ行Ｎ列を有する次の行列Ｈであり、
   
   

   

   ただし、Ｒ≧（ｄ−１）ｒ、かつ、（Ｒ−ｒ）は（ｄ−２）の倍数であり、
   また、Ｎ＝ｂ（ｎ＋２）、０≦ｉ≦ｎ−１、ｎ＝２^{（Ｒ−ｒ）／（ｄ−２）}−１であり、
   前記Ｈ’は、Ｈ’＝［ｈ_０’、ｈ_１’、…、ｈ_ｂ−１’］に示すｒ次の列ベクトルｈ_ｊ’（０≦ｊ≦ｂ−１）から構成されるｒ行ｂ列（ｒ≦ｂ）の２元行列であって、２ｔまたはｂのうちいずれか小さい値に等しいか大きいランク（Ｒａｎｋ）を有し、すなわち、Ｒａｎｋ（Ｈ’）≧Ｍｉｎ（２ｔ、ｂ）を満足し、また、ランクがｂに等しいときはランクｂのｂ×ｂ行列であり、ランクが２ｔ＜ｂのときは前記Ｈ’は最小ハミング距離２ｔ＋１を有するパリティ検査行列に等しくなり、
   Ｒ≧（ｄ−１）ｒとし、γは２を底とする（Ｒ−ｒ）／（ｄ−２）次の拡大体ＧＦ（２^{（Ｒ−ｒ）／（ｄ−２）}）の原始元であって、γ^ｉＨ’＝［γ^ｉΦ（ｈ_０’）、γ^ｉΦ（ｈ_１’）、…、γ^ｉΦ（ｈ_ｂ−１’）］が成立するように構成され、ここで、Φは加法のもとでＧＦ（２^ｒ）からＧＦ（２^{（Ｒ−ｒ）／（ｄ−２）}）への準同型写像（homomorphism）であり、すなわち、Φ：ＧＦ（２^ｒ）→ＧＦ（２^{（Ｒ−ｒ）／（ｄ−２）}）である請求項２乃至請求項７のいずれかに記載のスポッティバイト誤り訂正・検出装置。
10. 前記誤り訂正手段は、前記シンドロームを基に前記受信語の何れのビットが誤っているかを検出するビット誤りポインタを生成し、生成された前記ビット誤りポインタを基に、誤りビットに該当する前記受信語のビット値を反転させることにより、前記受信語の誤りを訂正し、また、前記受信語のビット誤りを訂正できないことを検出した場合に、訂正不可能誤り検出信号を出力する請求項１乃至請求項９のいずれかに記載のスポッティバイト誤り訂正・検出装置。
11. 前記誤り訂正手段は、並列復号手段と、誤り生成手段と、誤り検出手段と、反転手段とを備え、
    前記並列復号手段は、前記シンドロームを基にしてＧＦ（２^ｒ）上の誤りを生成し、
    前記誤り生成手段は、前記並列復号手段で生成された前記ＧＦ（２^ｒ）上の誤りを変換し、前記受信語の何れのビットが誤っているかを検出するビット誤りポインタを生成し、
    前記誤り検出手段は、前記並列復号手段により訂正できない誤りを検出し、
    前記反転手段は、前記誤り生成手段から入力される前記ビット誤りポインタを基に、誤りビットに該当する前記受信語のビット値を反転させることにより、訂正後の受信語を生成する請求項８又は請求項９に記載のスポッティバイト誤り訂正・検出装置。
12. Ｒａｎｋ（Ｈ’）≧Ｍｉｎ（２ｔ、ｂ）を満足する行列Ｈ’に成立するｅ・Ｈ’^Ｔ＝ｅ’（ここで、Ｈ’^ＴはＨ’の行と列を入れ替えた置換行列）の関係式から、ＧＦ（２^ｒ）上の誤りｅ’よりＧＦ（２^ｂ）上の誤りｅを決定する請求項１１に記載のスポッティバイト誤り訂正・検出装置。
13. 前記誤り訂正手段は、並列復号手段と、誤り生成手段と、誤り検出手段と、反転手段とを備え、
    前記並列復号手段は、前記シンドロームを基にして、ＧＦ（２^ｒ）上の誤りを指摘する第１のビット誤りポインタと、ＧＦ（２^ｒ）上の並列復号において誤り訂正が不可能とみなされたときに出力される第１の訂正不可能誤り検出信号とを生成し、
    前記誤り生成手段は、前記並列復号手段から入力される前記第１のビット誤りポインタに基づいて、第２のビット誤りポインタを生成し、
    前記誤り検出手段は、前記並列復号手段で生成された前記第１のビット誤りポインタと前記第１の訂正不可能誤り検出信号とに基づいて、前記受信語の誤り訂正の可否を判断し、前記受信語のビット誤りを訂正できないことを検出した場合に、第２の訂正不可能誤り検出信号を出力し、
    前記反転手段は、前記誤り生成手段で生成された前記第２のビット誤りポインタ及び前記受信語を基にして、前記第２のビット誤りポインタに対応した前記受信語のビットを反転させることにより、前記受信語の誤りを訂正する請求項８又は請求項９に記載のスポッティバイト誤り訂正・検出装置。
14. 入力情報データを基に送信語を生成する符号化処理ステップと、情報伝送路中で誤りが発生した前記送信語を受信語として入力して前記誤りを訂正または検出する復号処理ステップとを有するスポッティバイト誤り訂正・検出方法であって、
    前記符号化処理ステップは、符号を表現するパリティ検査行列と前記入力情報データとを基に生成した検査情報を前記入力情報データに付加することにより前記送信語を生成し、
    前記復号処理ステップは、
    前記パリティ検査行列を基に前記受信語のシンドロームを生成するシンドローム生成処理ステップと、
    前記シンドローム生成処理ステップにより生成されたシンドロームを基に、前記受信語の誤りを訂正または検出する誤り訂正処理ステップと、
    を有することを特徴とするスポッティバイト誤り訂正・検出方法。
15. 前記パリティ検査行列は、前記入力情報データが、ｂ（ｂは２以上の整数）ビットを１バイトとし、複数のバイトから構成される語である場合に、ここで、バイト内のｔビット（１≦ｔ≦ｂ）までの誤りをスポッティバイト誤りと称し、ＧＦ（２^ｂ）上で距離ｄ（ｄは３以上の整数）を有する複数のスポッティバイト誤りを訂正・検出する機能を有する請求項１４に記載のスポッティバイト誤り訂正・検出方法。
16. 前記パリティ検査行列は、前記距離ｄに対し、
    

    

    個のスポッティバイト誤りを訂正すると共に、ｍ個のスポッティバイト誤りを検出し、かつ、
    

    

    を満たす請求項１５に記載のスポッティバイト誤り訂正・検出方法。
17. 前記ｔ値、ｂ値、ｄ値を任意に設定する請求項１６に記載のスポッティバイト誤り訂正・検出方法。
18. 前記情報伝送路は、情報通信システムである請求項１４乃至請求項１７のいずれかに記載のスポッティバイト誤り訂正・検出方法。
19. 前記情報伝送路は、メモリシステムである請求項１４乃至請求項１７のいずれかに記載のスポッティバイト誤り訂正・検出方法。
20. 前記情報伝送路は、バス線回路である請求項１４乃至請求項１７のいずれかに記載のスポッティバイト誤り訂正・検出方法。
21. 前記パリティ検査行列は、前記距離ｄを有するスポッティバイト誤り制御符号に用いる、Ｒ行Ｎ列を有する次の行列Ｈであり、
    
    

    

    ただし、Ｒ＝（ｄ−１）ｒ、Ｎ＝ｂｎ、０≦ｉ≦ｎ−１、ｎ＝２^ｒ−１であり、
    前記Ｈ’は、Ｈ’＝［ｈ_０’、ｈ_１’、…、ｈ_ｂ−１’］に示すｒ次の列ベクトルｈ_ｊ’（０≦ｊ≦ｂ−１）から構成されるｒ行ｂ列（ｒ≦ｂ）の２元行列であって、２ｔまたはｂのうちいずれか小さい値に等しいか大きいランク（Ｒａｎｋ）を有し、すなわち、Ｒａｎｋ（Ｈ’）≧Ｍｉｎ（２ｔ、ｂ）を満足し、また、ランクがｂに等しいときはランクｂのｂ×ｂ行列であり、ランクが２ｔ＜ｂのときは前記Ｈ’は最小ハミング距離２ｔ＋１を有するパリティ検査行列に等しくなり、
    γは２を底とするｒ次の拡大体ＧＦ（２^ｒ）の原始元であって、γ^ｉＨ’＝［γ^ｉｈ_０’、γ^ｉｈ_１’、…、γ^ｉｈ_ｂ−１’］が成立するように構成される請求項１５乃至請求項２０のいずれかに記載のスポッティバイト誤り訂正・検出方法。
22. 前記パリティ検査行列は、前記距離ｄを有する伸長スポッティバイト誤り制御符号に用いる、Ｒ行Ｎ列を有する次の行列Ｈであり、
    
    

    

    ただし、Ｒ≧（ｄ−１）ｒ、かつ、（Ｒ−ｒ）は（ｄ−２）の倍数であり、
    また、Ｎ＝ｂ（ｎ＋２）、０≦ｉ≦ｎ−１、ｎ＝２^{（Ｒ−ｒ）／（ｄ−２）}−１であり、
    前記Ｈ’は、Ｈ’＝［ｈ_０’、ｈ_１’、…、ｈ_ｂ−１’］に示すｒ次の列ベクトルｈ_ｊ’（０≦ｊ≦ｂ−１）から構成されるｒ行ｂ列（ｒ≦ｂ）の２元行列であって、２ｔまたはｂのうちいずれか小さい値に等しいか大きいランク（Ｒａｎｋ）を有し、すなわち、Ｒａｎｋ（Ｈ’）≧Ｍｉｎ（２ｔ、ｂ）を満足し、また、ランクがｂに等しいときはランクｂのｂ×ｂ行列であり、ランクが２ｔ＜ｂのときは前記Ｈ’は最小ハミング距離２ｔ＋１を有するパリティ検査行列に等しくなり、
    Ｒ≧（ｄ−１）ｒとし、γは２を底とする（Ｒ−ｒ）／（ｄ−２）次の拡大体ＧＦ（２^{（Ｒ−ｒ）／（ｄ−２）}）の原始元であって、γ^ｉＨ’＝［γ^ｉΦ（ｈ_０’）、γ^ｉΦ（ｈ_１’）、…、γ^ｉΦ（ｈ_ｂ−１’）］が成立するように構成され、ここで、Φは加法のもとでＧＦ（２^ｒ）からＧＦ（２^{（Ｒ−ｒ）／（ｄ−２）}）への準同型写像（homomorphism）であり、すなわち、Φ：ＧＦ（２^ｒ）→ＧＦ（２^{（Ｒ−ｒ）／（ｄ−２）}）である請求項１５乃至請求項２０のいずれかに記載のスポッティバイト誤り訂正・検出方法。
23. 前記誤り訂正処理ステップは、前記シンドロームを基に前記受信語の何れのビットが誤っているかを検出するビット誤りポインタを生成し、生成された前記ビット誤りポインタを基に、誤りビットに該当する前記受信語のビット値を反転させることにより、前記受信語の誤りを訂正し、また、前記受信語のビット誤りを訂正できないことを検出した場合に、訂正不可能誤り検出信号を出力する請求項１４乃至請求項２２のいずれかに記載のスポッティバイト誤り訂正・検出方法。
24. 前記誤り訂正処理ステップは、並列復号処理ステップと、誤り生成処理ステップと、誤り検出処理ステップと、反転処理ステップとを有し、
    前記並列復号処理ステップは、前記シンドロームを基にしてＧＦ（２^ｒ）上の誤りを生成し、
    前記誤り生成処理ステップは、前記並列復号処理ステップで生成された前記ＧＦ（２^ｒ）上の誤りを変換し、前記受信語の何れのビットが誤っているかを検出するビット誤りポインタを生成し、
    前記誤り検出処理ステップは、前記並列復号処理ステップで訂正できない誤りを検出し、
    前記反転処理ステップは、前記誤り生成処理ステップで生成された前記ビット誤りポインタを基に、誤りビットに該当する前記受信語のビット値を反転させることにより、訂正後の受信語を生成する請求項２１又は請求項２２に記載のスポッティバイト誤り訂正・検出方法。
25. Ｒａｎｋ（Ｈ’）≧Ｍｉｎ（２ｔ、ｂ）を満足する行列Ｈ’に成立するｅ・Ｈ’^Ｔ＝ｅ’の関係式から、ＧＦ（２^ｒ）上の誤りｅ’よりＧＦ（２^ｂ）上の誤りｅを決定する請求項２４に記載のスポッティバイト誤り訂正・検出方法。
26. 前記誤り訂正処理ステップは、並列復号処理ステップと、誤り生成処理ステップと、誤り検出処理ステップと、反転処理ステップとを有し、
    前記並列復号処理ステップは、前記シンドロームを基にして、ＧＦ（２^ｒ）上の誤りを指摘する第１のビット誤りポインタと、ＧＦ（２^ｒ）上の並列復号において誤り訂正が不可能とみなされたときに出力される第１の訂正不可能誤り検出信号とを生成し、
    前記誤り生成処理ステップは、前記並列復号処理ステップで生成された前記第１のビット誤りポインタに基づいて、第２のビット誤りポインタを生成し、
    前記誤り検出処理ステップは、前記並列復号処理ステップで生成された前記第１のビット誤りポインタと前記第１の訂正不可能誤り検出信号とに基づいて、前記受信語の誤り訂正の可否を判断し、前記受信語のビット誤りを訂正できないことを検出した場合に、第２の訂正不可能誤り検出信号を出力し、
    前記反転処理ステップは、前記誤り生成処理ステップで生成された前記第２のビット誤りポインタ及び前記受信語を基にして、前記第２のビット誤りポインタに対応した前記受信語のビットを反転させることにより、前記受信語の誤りを訂正する請求項２１又は請求項２２に記載のスポッティバイト誤り訂正・検出方法。

Images