JP2006053473A - 光導波モジュール及びその実装構造 - Google Patents

光導波モジュール及びその実装構造 Download PDF

Info

Publication number
JP2006053473A
JP2006053473A JP2004236536A JP2004236536A JP2006053473A JP 2006053473 A JP2006053473 A JP 2006053473A JP 2004236536 A JP2004236536 A JP 2004236536A JP 2004236536 A JP2004236536 A JP 2004236536A JP 2006053473 A JP2006053473 A JP 2006053473A
Authority
JP
Japan
Prior art keywords
optical waveguide
layer
waveguide module
optical
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004236536A
Other languages
English (en)
Inventor
Eiji Otani
栄二 大谷
Shuzo Sato
修三 佐藤
Hiroshi Horikoshi
浩 堀越
Suguru Otorii
英 大鳥居
Shunei Ueno
俊英 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004236536A priority Critical patent/JP2006053473A/ja
Publication of JP2006053473A publication Critical patent/JP2006053473A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

【課題】 光結合ロスを低減することができる光導波モジュール及びその実装構造を提供すること。
【解決手段】 第1の半導体層7、絶縁層8及び第2の半導体層9とがこの順に積層され、第1の半導体層7と第2の半導体層9との間に光導波層10が形成されている光導波装置2と、光電変換素子(発光素子等の光入射手段3、受光素子等の受光手段4)とが、セラミクス等のインターポーザー5に配されている、光導波モジュール1。本発明の光導波モジュール1が、インターポーザー5を介して実装基板6に実装されている、光導波モジュールの実装構造。
【選択図】 図1

Description

本発明は、光導波モジュール及びその実装構造に関するものである。
現在、LSI(Large Scale Integration:大規模集積回路)チップ内のシリコン上に形成されたトランジスタ、キャパシタなどによりフロントエンドに形成された素子間又はこれら素子のブロック間での信号伝搬及び動作電源供給を行うバックエンドの接続配線は、全て絶縁膜基板上に形成された金属線を介した電気伝送によりなされている。しかし、昨今のスケールの微細化による素子動作速度の高速化、即ちMPU高機能化に伴い、チップ内において必要とされるデータ授受量は著しく高速化かつ大容量化し、その動作クロックは著しく高速化している。
なかでも、データや動作クロック信号を電気的に配信するメタル配線には様々な問題が浮上している。それら問題の代表的なものとして、メタル配線の抵抗、寄生容量による信号のRC信号遅延、インピーダンスミスマッチ、EMC/EMI、クロストーク等による信号劣化や伝送エラーなどの問題、及び著しい微細化による信号伝送に要する消費電力の増大、多層化による配線長の増大や歩留りの低下などの問題が挙げられる。
これまで、高集積化、高速化のためのデザインルールの微細化に伴って配線も微細化を繰り返し、その都度、配置構造の最適化、新素材開発などの様々な手法を駆使し、バックエンド配線の改善、解決に当ってきた。
例えば、デザインルールでいうところの0.18μmルール世代から0.13μm世代までは、SiO2を絶縁膜として、アルミニウムをメタル導線とする構造で配線形成されてきたが、0.09μm(90nm)世代では、アルミニウムに代わり比抵抗の低い銅が配線金属材料として採用され、現在量産が開始され始めた最先端プロセスといわれる65nm世代では銅配線に加えて、低誘電率膜を複合的に採用することでトータルの配線RC遅延を低減する構造が用いられている。
しかし、近年、上記のバックエンド配線配置の最適化や銅や低誘電率膜などの新素材開発等の効果も物性的限界に阻まれつつあり、また高度な微細化により配線層数は増大し、今後システムの更なる高機能化を実現するためには、単純な半導体チップのデザインルールに微細化を前提としたシュリンクそのものを見直す必要が生じてきている。近年、これら諸問題を解決すべく様々な抜本対策が提案されているが、以下にその代表的なものを記す。
例えば、Hy−Brid構造による絶縁膜の実行誘電率の低減、又はバックエンドのリバーススケーリング手法などが挙げられる。後者は、下層の配線をスケーリングのシュリンクに伴い微細化する一方で、上層のグローバル配線、セミグローバル配線を下層の配線とは逆に拡大させることで配線遅延を抑制する構造である。このように、バックエンド配線の最適化構造、材料、プロセスなどが各種考案実施されているが、現在、研究開発段階にある42nmNode以降を想定した場合、素子を微細化するプロセス以前に、素子の動作速度に見合った必要な周波数帯域で十分な伝送容量の情報を伝達するための配線構造は既に破綻しており、絶縁膜とメタルからなる電気的な信号伝送でシュリンクすることに代わる何らかの新しい手法を導入する必要がある。
一方、LSIチップ間の信号伝搬において、高分子樹脂からなる光導波路による光配線を用い、電気信号を光変調して信号の伝送速度を大幅に向上させる方法が提案されている。この光導波路は、高分子樹脂からなるクラッド層及びコア層からなり、コア層の屈折率をクラッド層より高くすることで、コア層を光路として機能させる。
しかしながら、LSIチップ内のシリコン上に形成されたトランジスタ、キャパシタ等によりフロントエンドに形成された素子間又はこれら素子のブロック間での信号伝搬において、上記の光導波路による光接続配線構造を適用した場合では、基幹系の光伝送物理をシュリンクしただけとなり、伝送する出力電気信号のコーデック、MUX・DEMUXなどのシステムアーキテクチャとして必要となる回路チップ以外に、発光素子の駆動回路チップ、発光素子チップ、受光素子チップ、光導波路(光路)、インピーダンスマッチング回路、IV変換回路が物理的に少なくとも必要となり、モノリシックで形成できない限り、これら要素の個数分のチップを減らすことはできない。
従って、全体の動作消費電力は、上記した複数のチップの動作消費電力を単純和として積算して得られること、実装によるアライメント誤差、歩留りの低下、コストが累積すること等が根本的に不可避な問題点として存在する。
この問題を解決する手法として、SOI(Silicon On Insulator)構造のウェーハを用いることで、上記した複数の回路チップを部分的に1チップ化して要素の複合機能化、個数削減を図る構造が提案されている(例えば、後記の特許文献1参照。)。
図6は、SOI構造のウェーハを用いて形成された光配線構造を示す概略断面図である。
図6に示すように、SOI構造のウェーハを用いた従来例による光配線構造では、第1シリコン層50と、酸化シリコン層(SiO2層)51と、第2シリコン層52とがこの順に積層されてSOI構造のウェーハを構成し、かつ酸化シリコン層51と第1シリコン層50との間に、光導波層(例えばゲルマニウムドープのシリコン層)53が挟持されいる。また、第2シリコン層52上にはバイポーラトランジスタ、MOSトランジスタ等の半導体集積回路54が組み込まれている。そして、SOI構造のウェーハはプリント配線基板62上に配置される。また、プリント配線基板62上には、レーザー等の発光素子55が、光導波層53の光入射端面56に対応した位置に配置されており、さらに、光導波層53の光出射端面57はミラー面に形成されており、この光出射端面57の中心線の直上にフォトダイオード等の受光素子58が配置されている。
この光配線構造の光伝搬メカニズムは、発光素子55から出射された光信号59aをレンズ等の光学部品60で集光し、光導波層53へ導入する。光導波層53へ導入された光信号59bは、光導波層53を導波し、ミラー面の光出射端面57にて垂直方向に偏光され、貫通孔61を通って出射される。出射光59cは、レンズ等の光学部品60によって集光され、光導波層53の光出射端面57の中心線の直上に配置された受光素子58に受光される。
このようなSOI構造のウェーハによる光配線構造を用いることにより、デジタル回路での高速及び低消費電力動作が可能となり、高周波回路での動作周波数の向上及びノイズの低減を図ることができ、ラッチアップの完全抑制やソフトエラー発生率の低減を実現することができる。
WO 2004 / 010192 A2 29. Jan 2004(7頁16行目〜8頁20行目、図1)
上記したSOI構造のウェーハを用いた従来例による光配線構造では、SOI構造のウェーハ、受光素子及び発光素子をそれぞれ、光軸合わせしてプリント配線基板上に搭載し、更にレンズ等の光学部品による集光を行っている。しかしながら、プリント配線基板やこのプリント配線基板上に実装したその他の部品の熱変形、及び外力による変形により、光軸がずれてしまい、光結合ロスが大きい。
本発明は、上述したような問題点を解決するためになされたものであって、その目的は、光結合ロスを低減することができる光導波モジュール及びその実装構造を提供することにある。
即ち、本発明は、第1の半導体層、絶縁層及び第2の半導体層とがこの順に積層され、前記第1の半導体層と前記第2の半導体層との間に光導波層が形成されている光導波装置と、光電変換素子とが、インターポーザー(例えばセラミクス製)に配されている、光導波モジュールに係るものである。
また、本発明の光導波モジュールが、前記インターポーザーを介して実装基板に実装されている、光導波モジュールの実装構造に係るものである。
本発明によれば、前記光導波装置と、前記光電変換素子とが、セラミクス等の前記インターポーザーに配されているので、前記実装基板やこの実装基板上に実装したその他の部品が熱変形したり、外力によって変形しても、前記実装基板と比べて剛性が高くて変形し難い前記インターポーザーを介することによって光軸がずれ難く、光結合効率を飛躍的に改善することができ、生産性に優れている。
また、光結合ロスを低減することができるので、前記光電変換素子の出力を抑えて低消費電力化が可能となる。
また、前記インターポーザーを用いることによって設計の自由度が向上し、その結果、商品開発のスピードの向上、部品の共通化による低コスト化が可能である。
さらに、前記インターポーザーを用いることによってアライメントが容易となり、アライメントにかかるコストを低減させることができるため、低価格なシステムの提供が可能となる。
本発明の光導波モジュールは上述したような優れた効果を奏するので、光通信等の光情報処理装置として好適に機能することができる。
本発明の光導波モジュールにおいて、前記光電変換素子が、前記光導波装置の前記光導波層に光を入射させる光入射手段(例えば、半導体レーザー等の発光素子)と、前記光導波層からの出射光を受光する受光手段(例えば、受光素子(光配線やフォトダイオード等)等)とのうちの少なくとも前記光入射手段であることが望ましい。
また、前記光導波層の屈折率が、前記第1の半導体層及び前記絶縁層の屈折率より高いことが望ましく、これにより前記光導波層にて効果的な光信号の導波を行うことができる。
具体的には、前記第1の半導体層としてのシリコン基体に不純物元素のドープによって前記光導波層が形成されていることが好ましい。また、前記不純物元素はシリコンよりも屈折率の高い元素であれば良く、例えばゲルマニウムからなるのが好ましい。
また、前記シリコン基体に前記光導波層としてのゲルマニウムドープのシリコン層が形成され、更にこのゲルマニウムドープのシリコン層上に、前記絶縁層としての酸化シリコン層及び前記第2の半導体層としてのシリコン層が設けられていることが望ましい。
そして、前記第2の半導体層に集積回路が形成されていることが好ましい。また、前記集積回路が、前記光電変換素子の駆動回路を有するのが好ましい。
また、前記光電変換素子がサブマウント基板に配置され、このサブマウント基板を介して前記光電変換素子が前記インターポーザーに配されていることが好ましい。一般に前記光電変換素子の材料としてはGaAsなどを使用するが、これは取り扱いがデリケートであり、実装の際におけるハンドリング方法によってはチップ欠けなどを生じて不良としてしまうことがある。これに対し、本発明に基づく光導波モジュールによれば、前記サブマウント基板を介して前記光電変換素子が前記インターポーザーに配されるので、ハンドリングによるチップ欠け不良を効果的に低減することができる。
また、シリコン等からなる前記サブマウント基板を用いることにより、放熱効果による温度特性の向上を図ることができる。
また、前記サブマウント基板にアライメントマーク等を設けることが好ましい。これにより、前記光電変換素子を前記サブマウント基板に実装するときに、前記アライメントマークを基準に光軸を容易に調整することができる。また、前記サブマウント基板を介して前記光電変換素子を前記インターポーザーに配するときに、前記アライメントマークを使用することで、アセンブリが一層容易になる。
さらに、前記サブマウント基板上に、前記光電変換素子としての発光素子の出力をモニタできるフォトディテクタが配置されているのが好ましい。例えば、前記サブマウント基板としてのシリコン基体に不純物元素のドープによって前記フォトディテクタを形成することができる。前記サブマウント基板に前記フォトディテクタを設けることにより、半導体レーザー等の前記発光素子の出力をモニタできるので、前記発光素子のAPC(オートパワーコントロール)が可能となる。
本発明の光導波モジュールの実装構造において、前記光電変換素子としての前記受光手段は前記インターポーザー上に配されていることが好ましく、或いは、前記実装基板上に配されていることが好ましい。前記受光手段が前記実装基板上に配されている場合、前記光導波層の光出射端面で導波光が反射されて、前記受光手段へ光路変換されるのが好ましい。
上記のように、本発明に基づく光導波モジュール及びその実装構造はSOI(Silicon On Insulator)構造によるウェーハを用いるので、デジタル回路での高速及び低消費電力動作が可能となり、高周波回路での動作周波数の向上及びノイズの低減を図ることができ、ラッチアップの完全抑制やソフトエラー発生率の低減を実現することができる。
そして、上述したようなSOI構造によるウェーハを用いたことによる効果と共に、前記光導波装置と、前記光電変換素子とが、前記インターポーザーに配されているので、前記実装基板やこの実装基板上に実装したその他の部品が熱変形したり、外力によって変形しても、前記実装基板と比べて高剛性でありかつ信頼性の高い前記インターポーザーを介することによって光軸がずれ難く、光結合効率を飛躍的に改善することができ、生産性に優れている。
また、光結合ロスを低減することができるので、前記光電変換素子の出力を抑えて低消費電力化が可能となる。
また、前記インターポーザーを用いることによって設計の自由度が向上し、その結果、商品開発のスピードの向上、部品の共通化による低コスト化が可能である。
さらに、前記インターポーザーを用いることによってアライメントが容易となり、アライメントにかかるコストを低減させることができるため、低価格なシステムの提供が可能となる。
本発明は、前記受光手段を前記光導波層に位置合わせして配置することにより、前記光導波層に効率良く入射した光信号を次段回路の前記受光手段に入射させるように構成した光通信等の光情報処理に有効に用いることができる。
以下、本発明の好ましい実施の形態を図面を参照して説明する。
第1の実施の形態
図1は、本発明に基づく光導波モジュール及びその実装構造の概略図である。
本実施の形態による光導波モジュール1は、図1(a)に示すように、光導波装置2と、前記光電変換素子としての光入射手段(例えば、半導体レーザー等の発光素子)3と、前記光電変換素子としての受光手段(例えば、フォトダイオード等の受光素子、又は光ファイバー)4とが、セラミクス等のインターポーザー5に配されている。また、本発明に基づく光導波モジュール1が、インターポーザー5を介して実装基板(プリント配線基板)6に実装されている。
光導波装置2は、図1(a)及び(b)に示すように、第1の半導体層7、絶縁層8及び第2の半導体層9とがこの順に積層され、第1の半導体層7と第2の半導体層9との間に光導波層10が形成されている。
また、光導波層10の屈折率が、第1の半導体層7及び絶縁層8の屈折率より高いことが望ましく、これにより光導波層10にて効果的な光信号11の導波を行うことができる。
具体的には、第1の半導体層7としてのシリコン基体に不純物元素のドープによって光導波層10が形成されていることが好ましい。また、前記不純物元素はシリコンよりも屈折率の高い元素であればよく、例えばゲルマニウムからなるのが好ましい。
また、シリコン基体7に光導波層10としてのゲルマニウムドープのシリコン層が形成され、更にこのゲルマニウムドープのシリコン層10上に、絶縁層8としての酸化シリコン層(SiO2層)及び第2の半導体層9としてのシリコン層が設けられていることが望ましい。
そして、第2の半導体層9に集積回路12が形成されていることが好ましい(但し、図1(b)では前記集積回路は図示省略した。)。また、集積回路12が、光導波層10への光入射手段3及び光導波層10からの出射光の受光手段4の駆動回路(バイポーラトランジスタ、MOSトランジスタ等)を有するのが好ましい。
本発明に基づく光導波モジュール1において、ゲルマニウムドープのシリコン層10は、シリコン基体7や酸化シリコン層8よりも屈折率nが高いため、光信号11の導波路として効果的に機能する。ゲルマニウムドープのシリコン層10を通る波長としては970nm以上の近赤外波長域の光であり、一般に1.3μmや1.5μm近傍の波長のレーザーが光源として使われる。
光入射手段3としての発光素子は、例えば図1(c)に示すように、GaAs等からなるクラッド層13a、13bと、これらクラッド層13a、13bに挟持された活性層14とを有する。また、クラッド層13a上には電極15が設けられており、図示省略したがクラッド層13b上にも電極が設けられている。
本発明に基づく光導波モジュール1の光伝搬メカニズムは、光入射手段(発光素子)3から出射された光信号11が、光導波層10としてのゲルマニウムドープのシリコン層へ光入射端面16から導入される。光導波層10へ導入された光信号11は、光導波層10を導波し、その光出射端面17から出射され、出射された光信号11は、受光手段(受光素子)4によって受光される。
このように、本発明に基づく光導波モジュール1及びその実装構造はSOI(Silicon On Insulator)構造によるウェーハを用いるので、デジタル回路での高速及び低消費電力動作が可能となり、高周波回路での動作周波数の向上及びノイズの低減を図ることができ、ラッチアップの完全抑制やソフトエラー発生率の低減を実現することができる。
そして、上述したようなSOI構造によるウェーハを用いたことによる効果と共に、光導波装置2と、光電変換素子3、4とが、セラミクス等のインターポーザー5に配されているので、実装基板6やこの実装基板6上に実装したその他の部品(図示省略)が熱変形したり、外力によって変形しても、実装基板6と比べて剛性の高いインターポーザー5を介することによって光軸がずれ難く、光結合効率を飛躍的に改善することができ、生産性に優れている。
また、光結合ロスを低減することができるので、光電変換素子3、4の出力を抑えて低消費電力化が可能となる。
また、インターポーザー5を用いることによって設計の自由度が向上し、その結果、商品開発のスピードの向上、部品の共通化による低コスト化が可能である。
さらに、インターポーザー5を用いることによってアライメントが容易となり、アライメントにかかるコストを低減させることができるため、低価格なシステムの提供が可能となる。
第2の実施の形態
本実施の形態における光導波モジュールは、図2に示すように、前記光電変換素子としての光入射手段(例えば、半導体レーザー等の発光素子)3がシリコン等からなるサブマウント基板18に配置され、このサブマウント基板18を介して光入射手段3がインターポーザー5に配されている。なお、前記光電変換素子としての受光手段(例えば、フォトダイオード等の受光素子)4についても同様である。
一般に発光素子3、受光素子4の材料としてはGaAsなどを使用するが、これは取り扱いがデリケートであり、実装の際におけるハンドリング方法によってはチップ欠けなどを生じて不良としてしまうことがある。これに対し、本実施の形態によれば、サブマウント基板18を介して前記光電変換素子としての発光素子3、受光素子4がインターポーザー5に配されるので、ハンドリングによるチップ欠け不良を低減することができる。
また、シリコン等からなるサブマウント基板18を用いることにより、放熱効果による温度特性の向上を図ることができる。
また、図2(b)に示すように、サブマウント基板18にアライメントマーク19等を設けてもよい。これにより、発光素子3、受光素子4を実装するときにアライメントマーク19を基準に光軸を調整することができ、また、サブマウント基板18を介して発光素子3、受光素子4をインターポーザー5に配するときにアライメントマーク19を使用することで、アセンブリが一層容易になる。
さらに、図2(c)に示すように、発光素子3を実装したサブマウント基板18にフォトディテクタ(PD)20を設けることが好ましい。これにより、半導体レーザー等の発光素子3の出力をモニタできるので、発光素子3のAPC(オートパワーコントロール)が可能となる。この場合、サブマウント基板18としてのシリコン基体に不純物元素のドープによってフォトディテクタ20を形成することができる。
なお、本発明に基づく光導波モジュール1を構成する光導波装置2において、光導波層10の数、形状等は適宜選択可能である。例えば、図3に示すように、光導波装置2に複数の光導波層10を設け、前記発光素子等の光入射手段3を、光導波層10の光入射端面16にそれぞれ対応させ、サブマウント基板18を介してインターポーザー5上に配置してもよい。また、発光素子3は全て同じ種類(発光光の波長が同じ)であっても、或いは互いに異なる種類のものでもよい。図3では図示省略したが、上述したと同様にして第2の半導体層9には前記集積回路が組み込まれているのが好ましい。
第3の実施の形態
図4に示すように、前記光入射手段としての前記発光素子としてECL(Extra Cavity Laser)21を用いてもよい。ECL21は、ハーフミラー22、レーザーを構成する増幅媒体23、MEMS(Micro Electro Mechanical Systems)可動ミラー24及び可動ミラー24に接合されたアクチュエータ25からなる。アクチュエータ25によって可動ミラー24の位置を動かすことによりレーザーのキャビティ長を変化させ、波長の異なるレーザー光(λ1、λ2)11を発生させることができる。これにより、光導波層10に複数の波長の光信号11を入射させることができ、例えばブロック毎に特定の波長のみを受光する受光素子4を設けることにより、LSI中の動作が必要なブロックだけにクロックを配信することができる。
第4の実施の形態
前記光電変換素子としての前記受光手段は、例えばフォトダイオード等の受光素子が挙げられる。この受光手段は、例えば図5に示すように、実装基板6上に配置してもよい。具体的には、光導波層10の光出射端面17を傾斜面、例えば45度ミラー面に形成し、第1の半導体層7及びインターポーザー5における光出射端面17の直下に位置する領域に貫通孔26を設け、かつ実装基板6に凹部27を設け、この凹部27内に受光手段4を配置する。これにより、光導波層10の光出射端面17で導波光11が反射されて、受光手段4へ光路変換される。
この場合も、光導波装置2及び光入射手段3はインターポーザー5に配されているので、実装基板6及びこの実装基板6上に実装された他の部品等の熱変形、又は外力による変形が起きても、光軸がずれ難く、光結合ロスの低減を図ることができる。
以上、本発明を実施の形態について説明したが、上述の例は、本発明の技術的思想に基づき種々に変形が可能である。
例えば、ゲルマニウムドープのシリコン層を前記光導波層とする例を述べてきたが、ゲルマニウムドープのシリコン層以外にも酸化シリコン(SiO2)などを前記光導波層として使用することも可能である。例えば、酸化シリコンは透過率が非常に優れており、850nmといった通信用のレーザーの中でも比較的安価に製造されている近赤外レーザー光を低損失で透過させることができる。そこで、酸化シリコンからなる前記光導波層を更に低屈折率の材料からなる層で挟んだ構造とすることにより、上述したゲルマニウムドープのシリコン層と同様にして、酸化シリコンを前記光導波層として効果的に機能させることが可能である。
また、前記光導波層へ前記光信号を導入するには、前記発光素子等の前記光入射手段から直接光信号を前記光導波層へ入射するバットカップリング法、一度レンズ等の光学部品で集光して光信号のビーム径を小さくしてから前記光導波層へ入射させるレンズカップリング法などで行うことができる。
さらに、前記受光手段の配置位置は上述したように前記インターポーザー上であっても、或いは前記実装基板上であってもよいが、これらに特に限定されず、図6に示すような従来例のように、前記光導波層の前記光出射端面をミラー面に形成し、前記光導波層の光出射端面の中心線の直上に前記受光手段を配置してもよい。この場合、前記光導波層を導波した光信号は、前記光導波層のミラー面の前記光出射端面にて垂直方向に偏光され、貫通孔を通過して、前記光導波層の前記光出射端面の中心線の直上に配置された前記受光手段に受光される。
第1の実施の形態による、本発明に基づく光導波モジュールの概略図である。 第2の実施の形態による、本発明に基づく光導波モジュールの概略図である。 同、本発明に基づく光導波モジュールの他の例を示す概略斜視図である。 第3の実施の形態による、本発明に基づく光導波モジュールの概略図である。 第4の実施の形態による、本発明に基づく光導波モジュールの概略断面図である。 従来例による、SOI構造のウェーハを用いた光配線構造の概略断面図である。
符号の説明
1…光導波モジュール、2…光導波装置、3…光入射手段、4…受光手段、
5…インターポーザー、6…実装基板、7…第1の半導体層、8…絶縁層、
9…第2の半導体層、10…光導波層、11…光信号、12…集積回路、
13a、13b…クラッド層、14…活性層、15…電極、16…光入射端面、
17…光出射端面、18…サブマウント基板、19…アライメントマーク、
20…フォトディテクタ、21…ECL、22…ハーフミラー、23…増幅媒体、
24…可動ミラー、25…アクチュエータ、26…貫通孔、27…凹部

Claims (15)

  1. 第1の半導体層、絶縁層及び第2の半導体層とがこの順に積層され、前記第1の半導体層と前記第2の半導体層との間に光導波層が形成されている光導波装置と、光電変換素子とが、インターポーザーに配されている、光導波モジュール。
  2. 前記光電変換素子が、前記光導波装置の前記光導波層に光を入射させる光入射手段と、前記光導波層からの出射光を受光する受光手段とのうちの少なくとも前記光入射手段である、請求項1に記載した光導波モジュール。
  3. 前記光電変換素子がサブマウント基板に配置され、このサブマウント基板を介して前記光電変換素子が前記インターポーザーに配されている、請求項1に記載した光導波モジュール。
  4. 前記サブマウント基板上に、前記光電変換素子としての発光素子の出力をモニタできるフォトディテクタが配置されている、請求項3に記載した光導波モジュール。
  5. 前記第2の半導体層に集積回路が形成されている、請求項1に記載した光導波モジュール。
  6. 前記集積回路が、前記光電変換素子の駆動回路を有する、請求項5に記載した光導波モジュール。
  7. 前記光導波層の屈折率が、前記第1の半導体層及び前記絶縁層の屈折率より高い、請求項1に記載した光導波モジュール。
  8. 前記第1の半導体層としてのシリコン基体に不純物元素のドープによって前記光導波層が形成されている、請求項7に記載した光導波モジュール。
  9. 前記不純物元素がゲルマニウムからなる、請求項8に記載した光導波モジュール。
  10. 前記シリコン基体に前記光導波層としてのゲルマニウムドープのシリコン層が形成され、更にこのゲルマニウムドープのシリコン層上に、前記絶縁層としての酸化シリコン層及び前記第2の半導体層としてのシリコン層が設けられている、請求項9に記載した光導波モジュール。
  11. 前記サブマウント基板としてのシリコン基体に不純物元素のドープによって前記フォトディテクタが形成されている、請求項4に記載した光導波モジュール。
  12. 請求項1〜11のいずれか1項に記載した光導波モジュールが、前記インターポーザーを介して実装基板に実装されている、光導波モジュールの実装構造。
  13. 請求項2に記載した前記受光手段が前記インターポーザー上に配されている、請求項12に記載した光導波モジュールの実装構造。
  14. 請求項2に記載した前記受光手段が前記実装基板上に配されている、請求項12に記載した光導波モジュールの実装構造。
  15. 前記光導波層の光出射端面で導波光が反射されて、前記受光手段へ光路変換される、請求項14に記載した光導波モジュールの実装構造。
JP2004236536A 2004-08-16 2004-08-16 光導波モジュール及びその実装構造 Pending JP2006053473A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004236536A JP2006053473A (ja) 2004-08-16 2004-08-16 光導波モジュール及びその実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004236536A JP2006053473A (ja) 2004-08-16 2004-08-16 光導波モジュール及びその実装構造

Publications (1)

Publication Number Publication Date
JP2006053473A true JP2006053473A (ja) 2006-02-23

Family

ID=36030973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004236536A Pending JP2006053473A (ja) 2004-08-16 2004-08-16 光導波モジュール及びその実装構造

Country Status (1)

Country Link
JP (1) JP2006053473A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8705906B2 (en) 2009-04-23 2014-04-22 Korea Electronics Technology Institute Photoelectric conversion module
JP2018194648A (ja) * 2017-05-16 2018-12-06 富士通オプティカルコンポーネンツ株式会社 光送信器及び光受信器
JP2019207976A (ja) * 2018-05-30 2019-12-05 日亜化学工業株式会社 光源装置
CN117250702A (zh) * 2023-11-20 2023-12-19 之江实验室 一种光电共封装模块及光电共封装方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6188588A (ja) * 1984-10-08 1986-05-06 Sony Corp 半導体レ−ザの製造方法
JPS6190488A (ja) * 1984-10-09 1986-05-08 Sony Corp 半導体装置とその製造方法
JPS6195591A (ja) * 1984-10-16 1986-05-14 Sony Corp 半導体レ−ザ
JPH11202159A (ja) * 1998-01-19 1999-07-30 Oki Electric Ind Co Ltd 光回路モジュールの製造方法
JP2000047055A (ja) * 1998-07-28 2000-02-18 Japan Aviation Electronics Industry Ltd 光導波路デバイスおよびその製造方法
JP2001183556A (ja) * 1999-12-27 2001-07-06 Toppan Printing Co Ltd マルチチップモジュール基板及びマルチチップモジュール
JP2003222746A (ja) * 2002-01-29 2003-08-08 Mitsubishi Electric Corp 光電気結合装置
JP2003322741A (ja) * 2002-05-08 2003-11-14 Mitsubishi Electric Corp 光電子混載基板
EP1378777A2 (en) * 2002-07-02 2004-01-07 Omron Corporation Optical waveguide device, manufacturing method thereof, and optical communication apparatus
WO2004010192A2 (en) * 2002-07-22 2004-01-29 Applied Materials Inc. Optical-ready substrates with optical waveguide circuits and microelectronic circuits

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6188588A (ja) * 1984-10-08 1986-05-06 Sony Corp 半導体レ−ザの製造方法
JPS6190488A (ja) * 1984-10-09 1986-05-08 Sony Corp 半導体装置とその製造方法
JPS6195591A (ja) * 1984-10-16 1986-05-14 Sony Corp 半導体レ−ザ
JPH11202159A (ja) * 1998-01-19 1999-07-30 Oki Electric Ind Co Ltd 光回路モジュールの製造方法
JP2000047055A (ja) * 1998-07-28 2000-02-18 Japan Aviation Electronics Industry Ltd 光導波路デバイスおよびその製造方法
JP2001183556A (ja) * 1999-12-27 2001-07-06 Toppan Printing Co Ltd マルチチップモジュール基板及びマルチチップモジュール
JP2003222746A (ja) * 2002-01-29 2003-08-08 Mitsubishi Electric Corp 光電気結合装置
JP2003322741A (ja) * 2002-05-08 2003-11-14 Mitsubishi Electric Corp 光電子混載基板
EP1378777A2 (en) * 2002-07-02 2004-01-07 Omron Corporation Optical waveguide device, manufacturing method thereof, and optical communication apparatus
WO2004010192A2 (en) * 2002-07-22 2004-01-29 Applied Materials Inc. Optical-ready substrates with optical waveguide circuits and microelectronic circuits

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8705906B2 (en) 2009-04-23 2014-04-22 Korea Electronics Technology Institute Photoelectric conversion module
JP2018194648A (ja) * 2017-05-16 2018-12-06 富士通オプティカルコンポーネンツ株式会社 光送信器及び光受信器
JP2019207976A (ja) * 2018-05-30 2019-12-05 日亜化学工業株式会社 光源装置
JP7060798B2 (ja) 2018-05-30 2022-04-27 日亜化学工業株式会社 光源装置
CN117250702A (zh) * 2023-11-20 2023-12-19 之江实验室 一种光电共封装模块及光电共封装方法
CN117250702B (zh) * 2023-11-20 2024-02-23 之江实验室 一种光电共封装模块及光电共封装方法

Similar Documents

Publication Publication Date Title
US10168474B2 (en) Method of manufacturing optical input/output device
TWI522668B (zh) Optical waveguide and optical waveguide module
US9329349B2 (en) Integrated optical cooling core for optoelectronic interconnect modules
US9331096B2 (en) Method and system for hybrid integration of optical communication systems
US7366375B2 (en) Optical waveguide device, manufacturing method thereof, optical information processing apparatus, and electronic equipment
JP5439080B2 (ja) 光i/oアレイモジュール
Ciftcioglu et al. 3-D integrated heterogeneous intra-chip free-space optical interconnect
EP2696229A2 (en) Method and system for hybrid integration of optical communication systems
US7876984B2 (en) Planar optical waveguide array module and method of fabricating the same
JP4412105B2 (ja) 光導波装置
JP4292476B2 (ja) 光導波モジュール及び光情報処理装置
JP2001044582A (ja) 光電気混載配線基板、その駆動方法、およびそれを用いた電子回路装置
US10365431B2 (en) Optical interconnect structure
US20060024067A1 (en) Optical I/O chip for use with distinct electronic chip
JP2006053473A (ja) 光導波モジュール及びその実装構造
JP2007019133A (ja) 光電変換装置及びその製造方法、並びに光情報処理装置
JP2013012548A (ja) 光モジュールおよび光電気混載ボード
JP2006041004A (ja) 光電変換装置及び光電変換素子アレイ
JP4654801B2 (ja) 光電変換装置及びその製造方法、並びに光情報処理装置
JP4543956B2 (ja) 半導体装置およびそれを用いた電子機器
JP5898732B2 (ja) 光モジュールの製造方法
JP2006195197A (ja) 光導波路の製造方法及びこれに用いられる型の製造方法
JP2006053471A (ja) 光導波装置及びその製造方法、並びに光情報処理装置
WO2023084610A1 (ja) 光モジュールおよびその作製方法
JP2007194301A (ja) 光集積回路および光モジュール

Legal Events

Date Code Title Description
RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20070125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090521

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090527

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100323