JP2006049742A - テープキャリアの製造方法 - Google Patents
テープキャリアの製造方法 Download PDFInfo
- Publication number
- JP2006049742A JP2006049742A JP2004231906A JP2004231906A JP2006049742A JP 2006049742 A JP2006049742 A JP 2006049742A JP 2004231906 A JP2004231906 A JP 2004231906A JP 2004231906 A JP2004231906 A JP 2004231906A JP 2006049742 A JP2006049742 A JP 2006049742A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- wiring
- tape carrier
- resist
- resin substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】配線高さが均一で、かつ総厚を薄くでき、配線のトップ面がフラットで矩形形状にできるテープキャリアの製造方法を提供する。
【解決手段】その上にレジストを用いて反転した回路パターンを形成した樹脂基板に銅めっきを行ない、前記樹脂基板の銅めっきパターン上に半硬化状態の樹脂フィルムをラミネートした後、前記レジスト付樹脂基板を剥離し、前記銅めっきパターンに樹脂を埋め込むことにより表面を平坦化して、配線の表面がフラットで且つ矩形形状になるようにした。
【選択図】なし
【解決手段】その上にレジストを用いて反転した回路パターンを形成した樹脂基板に銅めっきを行ない、前記樹脂基板の銅めっきパターン上に半硬化状態の樹脂フィルムをラミネートした後、前記レジスト付樹脂基板を剥離し、前記銅めっきパターンに樹脂を埋め込むことにより表面を平坦化して、配線の表面がフラットで且つ矩形形状になるようにした。
【選択図】なし
Description
本発明は、半導体チップを搭載するためのテープキャリアの製造方法に関する。
近年の電子機器は、ますます小型化・軽量化・薄型化の傾向が進み、これに用いられる部品の高集積化が厳しく要求されている。従来から、ファインピッチに対応できる半導体パッケージとして、銅ポリイミドテープを使用したTCP(テープキャリアパッケージ)などがあったが、昨今のパッケージの小型化・薄型化に伴い、より一層のファインピッチ化、薄型化が求められるようになった。こうした小型化・薄型化の要求によって、ファインピッチでも高い電気的信頼性と薄型化を両立するテープキャリアが望まれている。
また、単にファインピッチを形成するだけであれば、銅箔厚を薄くしてサブトラクティブ法によって形成することも可能ではあるが、プラズマディスプレイやLCDなどの高駆動電圧化に伴い、銅配線の抵抗値の問題が顕在化しており、銅箔厚が薄いと抵抗値が高くなってしまう問題があった。また、昨今の携帯機器やディスプレイ用途においては、薄型化の要求がますます強く、それに対応できるテープ基板と、フリップチップ接合による実装スペースの薄型化のニーズが強くある。
フリップチップ接合の場合は、基板側の接合端子の配線高さが不均一であると、チップのバンプと端子間で未接合状態が生じてしまいオープン不良となるため、該接合端子の配線高さは、全て均一であることが求められる。また、ファインピッチになると接合端子のトップ面幅が狭くなるため、チップとの接合強度の低下、ボンディング位置ずれ精度がシビアになるなどの問題があり、組立が困難になるため、矩形形状でトップ面幅を確保できる配線形状が要求される。
以上のように、銅箔厚が厚く、かつファインピッチが形成可能で、薄く、配線高さが均一で、配線のトップ面がフラットで矩形形状であるテープキャリアの必要性が高まっている。
また、単にファインピッチを形成するだけであれば、銅箔厚を薄くしてサブトラクティブ法によって形成することも可能ではあるが、プラズマディスプレイやLCDなどの高駆動電圧化に伴い、銅配線の抵抗値の問題が顕在化しており、銅箔厚が薄いと抵抗値が高くなってしまう問題があった。また、昨今の携帯機器やディスプレイ用途においては、薄型化の要求がますます強く、それに対応できるテープ基板と、フリップチップ接合による実装スペースの薄型化のニーズが強くある。
フリップチップ接合の場合は、基板側の接合端子の配線高さが不均一であると、チップのバンプと端子間で未接合状態が生じてしまいオープン不良となるため、該接合端子の配線高さは、全て均一であることが求められる。また、ファインピッチになると接合端子のトップ面幅が狭くなるため、チップとの接合強度の低下、ボンディング位置ずれ精度がシビアになるなどの問題があり、組立が困難になるため、矩形形状でトップ面幅を確保できる配線形状が要求される。
以上のように、銅箔厚が厚く、かつファインピッチが形成可能で、薄く、配線高さが均一で、配線のトップ面がフラットで矩形形状であるテープキャリアの必要性が高まっている。
従来は、銅箔厚が厚く、かつファインピッチに適した工法として、セミアディティブ工法があったが、銅めっき膜厚分だけ総厚が厚くなってしまっていた。また、面内の銅めっき膜厚分布を均一にすることが困難で、フリップチップ接合のように配線高さの均一性が厳しく求められる実装方法に対しては、ACFなどによって配線高さバラツキを吸収するバッファーが必要であった。ACFは導電粒子をフィルム中に含んでいるためファインピッチには適用できず、Au−Au接合、スタッドバンプ接合などのダイレクト接合が必要であるが、従来のセミアディティブ工法では適用が限定的であった。
また、フリップチップ接合では、配線のトップ面幅の確保が重要であるが、従来のサブトラクティブ法では銅のサイドエッチングによりトップ面幅が狭く、ボトム幅が広い富士山型になってしまっていた。またセミアディティブ法においても、銅めっきの析出形状が反映されるため、トップ面のエッジが丸みを帯びてしまい、完全に矩形形状にすることはできなかった。
また、フリップチップ接合では、配線のトップ面幅の確保が重要であるが、従来のサブトラクティブ法では銅のサイドエッチングによりトップ面幅が狭く、ボトム幅が広い富士山型になってしまっていた。またセミアディティブ法においても、銅めっきの析出形状が反映されるため、トップ面のエッジが丸みを帯びてしまい、完全に矩形形状にすることはできなかった。
本発明は、上記の如き従来技術の有する問題点に鑑みてなされたものであり、その目的とするところは、配線高さが均一で、かつ総厚を薄くでき、配線のトップ面がフラットで矩形形状にできるテープキャリアの製造方法を提供することにある。
上記の目的を達成するため、本発明によるテープキャリアの製造方法は、その上にレジストを用いて反転した回路パターンを形成した樹脂基板に銅めっきを行い、前記樹脂基板の銅めっきパターン上に半硬化状態の樹脂フィルムをラミネートした後、前記レジスト付樹脂基板を剥離し、前記銅めっきパターンを樹脂に埋め込むことにより表面を平坦化して、配線の表面がフラットで且つ矩形形状となるようにしたものである。
本発明によれば、前記樹脂基板は、好ましくは、ポリイミド、アクリル、液晶ポリマー、エポキシから選択される1つ以上の樹脂からなる。
本発明によれば、配線の銅厚を厚くすることができるため、抵抗値を大幅に低減できる。また、配線が樹脂に埋め込まれて平坦化されているため、表面の配線高さが均一となり、フリップチップ接合などに最適となり、かつテープ総厚も薄くすることができる。また、レジスト回路形成時の露光パターンによりファインピッチに対応できる。さらに、配線の頂面形状を完全にフラットな矩形形状にすることができるため、ファインピッチの場合も、チップとのボンディングに対して十分な接合面積を得ることができ、またボンディング位置ずれ精度も従来並みで許容できるようになる。また、配線の銅厚を厚くすることができるため、抵抗値を大幅に低減できる。
さらに、低粘着フィルムから剥がした後のレジスト形成された銅ポリイミドテープ基板は、再び銅めっき工程に使用することができるため、工程を省略でき、かつ原料となる銅ポリイミドの使用量を最小限にすることができるため、短納期・低コストにすることができる。
さらに、低粘着フィルムから剥がした後のレジスト形成された銅ポリイミドテープ基板は、再び銅めっき工程に使用することができるため、工程を省略でき、かつ原料となる銅ポリイミドの使用量を最小限にすることができるため、短納期・低コストにすることができる。
以下、本発明によるテープキャリアの製造方法を図1を参照して説明する。
まず、薄い銅層が形成されている銅ポリイミドテープ基板(図1(a))上に、所望の回路パターンに対して反転したパターンをレジストにより形成する(図1(b))。この形成方法は、一般的なレジスト塗布、露光、現像を経て形成する。次いで、銅めっきを所望の厚さに析出させ(図1(c))、銅回路パターンを形成する。次に、該銅回路パターン面側に半硬化状態の樹脂フィルムを貼り合せた(図1(d))後、銅ポリイミドテープを剥がし、銅回路パターンを樹脂フィルムに転写する(図1(e))。その後、樹脂側に銅回路パターンを埋め込む(図1(f))。この場合、銅パターンは完全に樹脂に埋め込んでも良いし、半分程度埋め込んだ状態にとどめても良い。最後に、銅回路パターンを埋め込んだ樹脂フィルムを加熱硬化させて、表面が平坦化されたテープキャリアを得る(図1(g))。
なお、必要に応じて該テープキャリア表面に、Ni、Au、Sn、Pd、Ag、ハンダなどのめっきや、ソルダーレジスト形成を行ってもよい。
まず、薄い銅層が形成されている銅ポリイミドテープ基板(図1(a))上に、所望の回路パターンに対して反転したパターンをレジストにより形成する(図1(b))。この形成方法は、一般的なレジスト塗布、露光、現像を経て形成する。次いで、銅めっきを所望の厚さに析出させ(図1(c))、銅回路パターンを形成する。次に、該銅回路パターン面側に半硬化状態の樹脂フィルムを貼り合せた(図1(d))後、銅ポリイミドテープを剥がし、銅回路パターンを樹脂フィルムに転写する(図1(e))。その後、樹脂側に銅回路パターンを埋め込む(図1(f))。この場合、銅パターンは完全に樹脂に埋め込んでも良いし、半分程度埋め込んだ状態にとどめても良い。最後に、銅回路パターンを埋め込んだ樹脂フィルムを加熱硬化させて、表面が平坦化されたテープキャリアを得る(図1(g))。
なお、必要に応じて該テープキャリア表面に、Ni、Au、Sn、Pd、Ag、ハンダなどのめっきや、ソルダーレジスト形成を行ってもよい。
以下、本発明による製造方法の1実施例を説明する。
まず、出発材料として50μm厚のポリイミドテープの片面にNi-Cr合金を約200Åの厚さにスパッタし、金属層を形成した。さらに銅めっきにより、前記金属層の上に厚さ1μmの銅めっき層を形成し、片面銅層付ポリイミドテープを用意した。次に該ポリイミドテープの片面にアルカリ現像型感光性レジストフィルム(旭化成製:SPG-102)をラミネートした後、40μmピッチのファインパターンを有するパターンを反転したガラスマスクを用いて、露光量50mJにて露光した後、1wt%炭酸ナトリウム水溶液により40℃で30秒間現像を行った。次いで、現像によりレジスト回路がパターニングされたポリイミドテープに対し硫酸銅めっきを行い、レジスト間隙に銅めっきを析出させ、銅回路パターンを形成した。銅めっきは、前処理として酸性脱脂を30℃で30秒、化学研磨を30℃で10秒、10%硫酸酸洗を30℃で30秒の各処理を行った後に、硫酸銅めっき液中でめっき膜厚10μmとなるように処理した。このときのめっき膜厚のばらつきは、±2μmであった。
次いで、銅回路パターン面に半硬化状態の厚さ25μmのポリイミド樹脂フィルムを100℃のロールラミネーターで貼り合せ、樹脂側に銅回路パターンを転写した。その後、再度ラミネートを行い、配線を樹脂側に埋め込んだ。最後に、銅回路パターンが埋め込まれた樹脂フィルムを250℃で2時間加熱硬化し、テープキャリアを得た。
まず、出発材料として50μm厚のポリイミドテープの片面にNi-Cr合金を約200Åの厚さにスパッタし、金属層を形成した。さらに銅めっきにより、前記金属層の上に厚さ1μmの銅めっき層を形成し、片面銅層付ポリイミドテープを用意した。次に該ポリイミドテープの片面にアルカリ現像型感光性レジストフィルム(旭化成製:SPG-102)をラミネートした後、40μmピッチのファインパターンを有するパターンを反転したガラスマスクを用いて、露光量50mJにて露光した後、1wt%炭酸ナトリウム水溶液により40℃で30秒間現像を行った。次いで、現像によりレジスト回路がパターニングされたポリイミドテープに対し硫酸銅めっきを行い、レジスト間隙に銅めっきを析出させ、銅回路パターンを形成した。銅めっきは、前処理として酸性脱脂を30℃で30秒、化学研磨を30℃で10秒、10%硫酸酸洗を30℃で30秒の各処理を行った後に、硫酸銅めっき液中でめっき膜厚10μmとなるように処理した。このときのめっき膜厚のばらつきは、±2μmであった。
次いで、銅回路パターン面に半硬化状態の厚さ25μmのポリイミド樹脂フィルムを100℃のロールラミネーターで貼り合せ、樹脂側に銅回路パターンを転写した。その後、再度ラミネートを行い、配線を樹脂側に埋め込んだ。最後に、銅回路パターンが埋め込まれた樹脂フィルムを250℃で2時間加熱硬化し、テープキャリアを得た。
このようにして得たテープキャリアに対して、表面からの配線の高さのばらつきを測定した結果、±0.4μm以下であり、十分な均一性が得られていた。これは銅めっき厚が±2μmのばらつきがあっても、ポリイミドに埋め込むことにより平坦性が大幅に向上したためである。また、テープ総厚は配線を埋め込んでいるため、ポリイミドと同じ25μmのままであった。また電気抵抗も銅厚が10μmと厚いため、十分に低いものであった。また配線の形状も40μmピッチを保持したまま埋め込まれており、断線、曲がりなどは無かった。さらに配線はポリイミドに埋め込まれているため、ポリイミドとは底面と側面の3面によって密着しており、ピール強度も1.5kg/cm以上の高い値が得られた。
また、配線の断面形状を観察した結果、配線トップ面は完全にフラットな矩形形状をしていた。
また、配線の断面形状を観察した結果、配線トップ面は完全にフラットな矩形形状をしていた。
Claims (2)
- その上にレジストを用いて反転した回路パターンを形成した樹脂基板に銅めっきを行ない、前記樹脂基板の銅めっきパターン上に半硬化状態の樹脂フィルムをラミネートした後、前記レジスト付樹脂基板を剥離し、前記銅めっきパターンに樹脂を埋め込むことにより表面を平坦化して、配線の表面がフラットで且つ矩形形状になるようにしたテープキャリアの製造方法。
- 前記樹脂基板は、ポリイミド、アクリル、液晶ポリマー、エポキシから選択される1つ以上の樹脂からなる請求項1に記載のテープキャリアの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004231906A JP2006049742A (ja) | 2004-08-09 | 2004-08-09 | テープキャリアの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004231906A JP2006049742A (ja) | 2004-08-09 | 2004-08-09 | テープキャリアの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006049742A true JP2006049742A (ja) | 2006-02-16 |
Family
ID=36027923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004231906A Pending JP2006049742A (ja) | 2004-08-09 | 2004-08-09 | テープキャリアの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006049742A (ja) |
-
2004
- 2004-08-09 JP JP2004231906A patent/JP2006049742A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9875957B2 (en) | Wiring substrate and semiconductor device | |
JP4609074B2 (ja) | 配線板及び配線板の製造方法 | |
US7180006B2 (en) | Tape substrate and method for fabricating the same | |
US8900464B2 (en) | Method of making a microelectronic interconnect element with decreased conductor spacing | |
JP2007150002A (ja) | 半導体ic内蔵基板及びその製造方法 | |
US9232644B2 (en) | Wiring substrate | |
JP2001298120A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2004363364A (ja) | 金属表面処理方法、多層回路基板の製造方法、半導体チップ搭載基板の製造方法、半導体パッケージの製造方法及び半導体パッケージ | |
KR100908986B1 (ko) | 코어리스 패키지 기판 및 제조 방법 | |
KR101039774B1 (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
JP3879516B2 (ja) | 配線基板の製造方法及び配線基板 | |
JP2003045917A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
JP2005150417A (ja) | 半導体装置用基板及びその製造方法並びに半導体装置 | |
JP2018010931A (ja) | 配線基板及びその製造方法 | |
JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
JP2006049742A (ja) | テープキャリアの製造方法 | |
KR101136389B1 (ko) | 인쇄회로기판 및 이의 제조 방법 | |
JP2001160661A (ja) | ファインピッチ両面フィルム基板の製造方法と表示装置 | |
KR20090070649A (ko) | 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법 | |
JP2020202343A (ja) | 配線基板及び配線基板の製造方法 | |
JP7412735B2 (ja) | 半導体パッケージの製造方法 | |
JP2005302968A (ja) | 配線基板 | |
US20160133553A1 (en) | Printed circuit board and manufacturing method thereof | |
JP4826103B2 (ja) | 半導体装置用基板、および半導体素子用bgaパッケージ | |
JP2002176267A (ja) | 電子部品、回路装置とその製造方法並びに半導体装置 |