JP2006041482A - 被処理体の酸化方法、酸化装置及び記憶媒体 - Google Patents

被処理体の酸化方法、酸化装置及び記憶媒体 Download PDF

Info

Publication number
JP2006041482A
JP2006041482A JP2005141402A JP2005141402A JP2006041482A JP 2006041482 A JP2006041482 A JP 2006041482A JP 2005141402 A JP2005141402 A JP 2005141402A JP 2005141402 A JP2005141402 A JP 2005141402A JP 2006041482 A JP2006041482 A JP 2006041482A
Authority
JP
Japan
Prior art keywords
processed
oxidation
processing container
oxidizing
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005141402A
Other languages
English (en)
Other versions
JP4086054B2 (ja
Inventor
Keisuke Suzuki
鈴木　　啓介
Kimiya Aoki
公也 青木
Koutai Umezawa
好太 梅澤
Thomas Matthes
マティス トーマス
Uwe Wellhausen
ウヴェ ヴェルハウゼン
Norbert Dyroff
ノーバート デュロフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005141402A priority Critical patent/JP4086054B2/ja
Priority to KR1020050053361A priority patent/KR20060046489A/ko
Priority to US11/157,170 priority patent/US20060003542A1/en
Priority to TW094120872A priority patent/TWI387000B/zh
Publication of JP2006041482A publication Critical patent/JP2006041482A/ja
Application granted granted Critical
Publication of JP4086054B2 publication Critical patent/JP4086054B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

【課題】 トレンチ（溝部）の肩部のコーナ部のみならず底部のコーナ部も共に丸めて曲面形状にしてファセットの発生を防止するようにした被処理体の酸化方法を提供する。
【解決手段】 真空引き可能になされた処理容器２２内に、表面に溝部４が形成された被処理体Ｗを収容し、前記処理容器内に酸化性ガスと還元性ガスとを供給して前記両ガスを反応させることによって発生した酸素活性種と水酸基活性種とを有する雰囲気中で前記被処理体の表面を酸化するようにした被処理体の酸化方法において、前記酸化時の処理容器内の温度を９００℃以下になるように設定する。これにより、トレンチ（溝部）の肩部のコーナ部のみならず、底部のコーナ部も共に丸めて曲面形状にしてファセットの発生を防止する。
【選択図】 図２

Description

本発明は、表面に、いわゆる溝部（以下、「トレンチ」とも称す）が形成されているシリコン基板等の表面を酸化する酸化方法、酸化装置及び記憶媒体に関する。
一般に、シリコン基板や化合物半導体基板の表面に、各種の素子、例えばトランジスタ等を形成する場合には、トランジスタ間の素子分離を行うために、アイソレーション用の厚い酸化膜を形成するが、この酸化膜を形成する方法としてＬＯＣＯＳ法とトレンチ法が知られている。そして、最近にあっては、素子のより高い集積度が求められていることから主としてトレンチ法が採用されつつある。このトレンチ法では、半導体基板の表面に、所定のパターンで溝部、すなわちトレンチをエッチングにより形成し、このトレンチ内の表面を含む全表面を酸化させることによってライナー状に薄く酸化膜を形成し、そして、このトレンチ内をシリコン酸化膜等の絶縁物により埋め込んで、各素子毎に電気的に分離することが行われている。
図５は半導体基板（ウエハ）の表面に形成したトレンチの内面を含む全表面を酸化させてライナー状に薄く酸化膜を形成した時の状態を示す拡大断面図、図６は図５中のＡ部及びＢ部を示す拡大図である。図５に示すように、シリコン基板等よりなる被処理体Ｗの表面に、例えばシリコン窒化膜よりなる絶縁膜２が形成されており、この絶縁膜２と被処理体Ｗの表面とをエッチングすることにより溝部、すなわち所定の深さのトレンチ４が形成されている。そして、このトレンチ４の形成された被処理体Ｗの表面を酸化することにより、このトレンチ４内の表面や上記絶縁膜２の表面を含む被処理体Ｗの表面全体にライナー状に薄いＳｉＯ２ よりなる酸化膜、すなわちライナー酸化膜６を形成している。
そして、上記各トレンチ４内を例えばＳｉＯ２ よりなる絶縁物（図示せず）により埋め込むことにより、互いに絶縁された多数の素子形成領域が形成されることになる。ここで上記薄いライナー酸化膜６を形成する理由は、上記トレンチ４の形成時に生じるシリコン表面の欠陥を修復すること、トレンチ４の埋め込み材料のストレスを緩和すること及び埋め込み特性を向上させること等を目的としている。また、上記理由と同時に、上記トレンチ４の肩部８のコーナ部１０（図６（Ａ）参照）や底部１２のコーナ部１４（図６（Ｂ）参照）の形状を曲面状に丸めることによって、ジャンクションリークの発生原因となる電界集中が生じないようにすることを目的としている。
ここで、上記コーナ部１０、１４の形状が容易には曲面状に丸まらない理由は、基板表面部の水平面内と垂直面内における結晶の面方位が互いに異なり、これに起因して各面における酸化レートが異なるからである。このようにコーナ部１０、１４の形状を丸めるために、上記ライナー酸化膜６を形成する方法として、例えば１０００℃程度の高温で酸素存在下の雰囲気にてドライ酸化処理を行ったり、ＨＣｌやＤＣＥ（ジクロルエタン）を添加して酸化処理を行ったりすることが行われていた。また、コーナ部１０、１４を丸めるために、トレンチ４のコーナ部１０、１４を高温の水素雰囲気中に晒すことも行われている（特許文献１）。
特開平２００４−１１１７４７号公報
しかしながら、上記のような従来方法のいずれの場合にも、図６（Ａ）に示すように、トレンチ４の肩部８のコーナ部１０の形状は、かなり曲面状に丸みをつけることができたが、トレンチ４の底部１２のコーナ部１４においては、特に、図６（Ｂ）に示すように、ライナー酸化膜６と被処理体Ｗのシリコン材料との界面に断面直線状の結晶面、すなわちファセット（小面）１６が発生してしまい、埋め込み後にこのファセット１６にストレスが集中し、結晶欠陥等を引き起こす原因となっていた。この場合、上記ファセット１６の発生を防止するために、例えば７５０℃程度の比較的低温でドライ酸化処理を行うことも考えられるが、この場合には、トレンチ４の底部１２でのファセットの発生は見られないが、逆に、トレンチ４の肩部８にて新たなファセットが発生するので、採用することはできない。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、トレンチ（溝部）の肩部のコーナ部のみならず、底部のコーナ部も共に丸めて曲面形状にしてファセットの発生を防止するようにした被処理体の酸化方法、酸化装置及び記憶媒体を提供することにある。
請求項１に係る発明は、真空引き可能になされた処理容器内に、表面に溝部が形成された被処理体を収容し、前記処理容器内に酸化性ガスと還元性ガスとを供給して前記両ガスを反応させることによって発生した酸素活性種と水酸基活性種とを有する雰囲気中で前記被処理体の表面を酸化するようにした被処理体の酸化方法において、前記酸化時の処理容器内の温度を９００℃以下になるように設定したことを特徴とする被処理体の酸化方法である。
このように、表面に溝部が形成された被処理体の表面を酸化するに際して、酸素活性種と水酸基活性種とを有する雰囲気中で９００℃以下の温度で行うようにしたので、トレンチ（溝部）の肩部のコーナ部のみならず、底部のコーナ部も共に丸めて曲面形状にしてファセットの発生を防止することができる。
この場合、請求項２に規定するように、前記酸化時の処理容器内の温度の下限は４００℃である。
また例えば請求項３に規定するように、前記酸化時の処理容器内の温度は７５０〜８５０℃の範囲内である。
また例えば請求項４に規定するように、前記酸化処理により所定の厚さ以上の酸化膜を形成する第１の酸化工程と、前記第１の酸化工程の後に、前記第１の酸化工程の成膜レートよりも高い成膜レートで酸化処理を行う第２の酸化工程と、を有する。
また例えば請求項５に規定するように、前記被処理体は、シリコン基板である。
また例えば請求項６に規定するように、前記処理容器は所定の長さを有し、前記被処理体は複数枚収容される。
また例えば請求項７に規定するように、前記酸化性ガスはＯ２ とＮ２ ＯとＮＯとＮＯ２ とＯ３ よりなる群から選択される１つ以上のガスを含み、前記還元性ガスはＨ２ とＮＨ３ とＣＨ４ とＨＣｌと重水素よりなる群から選択される１つ以上のガスを含む。
請求項８に係る発明は、表面に溝部が形成された被処理体の表面を酸化するための酸化装置において、 真空引き可能になされた処理容器と、前記処理容器内で前記被処理体を保持するための保持手段と、前記処理容器内へ酸化性ガスを供給する酸化性ガス供給手段と、前記処理容器内へ還元性ガスを供給する還元性ガス供給手段と、前記被処理体を加熱する加熱手段と、前記処理容器内へ前記酸化性ガスと前記還元性ガスとを供給させつつ前記処理容器内の温度を９００℃以下になるように維持して前記両ガスの反応によって発生した酸素活性種と水酸基活性種とを有する雰囲気中で前記被処理体の表面を酸化させるように制御する装置制御手段と、を備えたことを特徴とする酸化装置である。
この場合、例えば請求項９に規定するように、前記処理容器は下端が開口された縦型の筒体状に成形されており、前記保持手段は前記被処理体を複数段に保持して前記処理容器の下端の開口側より前記処理容器内へ昇降可能に挿脱自在になされている。
請求項１０に係る発明は、真空引き可能になされた処理容器内に、表面に溝部が形成された被処理体を収容し、前記処理容器内に酸化性ガスと還元性ガスとを供給して前記両ガスを反応させることによって発生した酸素活性種と水酸基活性種とを有する雰囲気中で前記被処理体の表面を酸化するようにした酸化装置を用いて前記被処理体の表面を酸化するに際して、前記処理容器内へ前記酸化性ガスと前記還元性ガスとを供給させつつ前記処理容器内の温度を９００℃以下になるように維持して前記両ガスの反応によって発生した酸素活性種と水酸基活性種とを有する雰囲気中で前記被処理体の表面を酸化させるように前記酸化装置を制御するプログラムを記憶することを特徴とする記憶媒体である。
本発明の被処理体の酸化方法、酸化装置及び記憶媒体によれば、次のように優れた作用効果を発揮することができる。
トレンチ（溝部）の肩部のコーナ部のみならず、底部のコーナ部も共に丸めて曲面形状にしてファセットの発生を防止することができる。
以下に、本発明に係る被処理体の酸化方法、酸化装置及び記憶媒体の一実施例を添付図面に基づいて詳述する。
図１は本発明方法を実施するための酸化装置の一例を示す構成図である。まずこの酸化装置について説明する。図示するように、この酸化装置２０は下端が開放されて上下方向に所定の長さを有して円筒体状になされた縦型の処理容器２２を有している。この処理容器２２は、例えば耐熱性の高い石英を用いることができる。
この処理容器２２の天井部には、開口された排気口２４が設けられると共に、この排気口２４に例えば直角に横方向へ屈曲された排気ライン２６が連設されている。そして、この排気ライン２６には、途中に圧力制御弁２８や真空ポンプ３０等が介設された真空排気系３２が接続されており、上記処理容器２２内の雰囲気を真空引きして排気できるようになっている。
上記処理容器２２の下端は、例えばステンレススチール製の筒体状のマニホールド３４によって支持されており、このマニホールド３４の下方より多数枚の被処理体として、例えばシリコン基板よりなる半導体ウエハＷを多段に所定のピッチで載置した保持手段としての石英製のウエハボート３６が昇降可能に挿脱自在になされている。上記処理容器２２の下端と上記マニホールド３４の上端との間には、Ｏリング等のシール部材３８が介在されて、この部分の気密性を維持している。本実施例の場合において、このウエハボート３６には、例えば５０枚程度の直径が３００ｍｍのウエハＷを略等ピッチで多段に支持できるようになっている。
このウエハボート３６は、石英製の保温筒４０を介してテーブル４２上に載置されており、このテーブル４２は、マニホールド３４の下端開口部を開閉する蓋部４４を貫通する回転軸４６の上端部に支持される。そして、この回転軸４６の貫通部には、例えば磁性流体シール４８が介設され、この回転軸４６を気密にシールしつつ回転可能に支持している。また、蓋部４４の周辺部とマニホールド３４の下端部には、例えばＯリング等よりなるシール部材５０が介設されており、処理容器２２内の気密性を保持している。
上記した回転軸４６は、例えばボートエレベータ等の昇降機構５２に支持されたアーム５４の先端に取り付けられており、ウエハボート３６及び蓋部４４等を一体的に昇降できるようになされている。尚、上記テーブル４２を上記蓋部４４側へ固定して設け、ウエハボート３６を回転させることなくウエハＷの処理を行うようにしてもよい。
上記処理容器２２の側部には、これを取り囲むようにしてた例えば特開２００３−２０９０６３号公報に記載されたようなカーボンワイヤ製のヒータよりなる加熱手段５６が設けられており、この内側に位置する処理容器２２及びこの中の上記半導体ウエハＷを加熱し得るようになっている。このカーボンワイヤヒータは清浄なプロセスが実現でき、且つ昇降温特性に優れている。この加熱手段５６には、後述するように酸化時にウエハＷの温度を制御するために例えばマイクロコンピュータ等よりなる制御手段５８が接続されている。また上記加熱手段５６の外周には、断熱材６０が設けられており、この熱的安定性を確保するようになっている。そして、上記マニホールド３４には、各種のガスをこの処理容器２２内へ導入して供給するための各種のガス供給手段が設けられている。
具体的には、このマニホールド３４には、上記処理容器２２内へ酸化性ガスを供給する酸化性ガス供給手段６２と、処理容器２２内へ還元性ガスを供給する還元性ガス供給手段６４とがそれぞれ設けられている。上記酸化性ガス供給手段６２と還元性ガス供給手段６４は、上記マニホールド３４の側壁を貫通させてその先端部を処理容器２２内の一端側である下部に挿入して臨ませて設けた酸化性ガス噴射ノズル６６及び還元性ガス噴射ノズル６８をそれぞれ有している。そして、各噴射ノズル６６、６８から延びるガス通路７０、７２の途中にはマスフローコントローラのような流量制御器７４、７６がそれぞれ介設されており、マイクロコンピュータ等よりなる装置制御手段８０により上記各流量制御器７４、７６をそれぞれ制御して各ガス流量を制御し得るようになっている。
この装置制御手段８０は、この酸化装置２０の動作の全体を制御するものであり、上記加熱手段５６の制御手段５０を支配下に置く。そして、この装置制御手段８０は、この酸化装置２０の動作を制御する時に用いるプログラムを記憶するために例えばフロッピディスクやフラッシュメモリ等よりなる記憶媒体８２を有している。
ここでは一例として酸化性ガスとしてはＯ２ ガスが用いられ、還元性ガスとしてはＨ２ ガスが用いられている。また図示されてないが、必要に応じてＮ２ ガス等の不活性ガスを供給する不活性ガス供給手段も設けられている。
次に、以上のように構成された酸化装置２０を用いて行なわれる酸化方法について図２及び図３も参照して説明する。以下に説明する各動作は、前述したようにコンピュータよりなる装置制御手段８０の制御のもとに行われれる。図２は半導体ウエハの表面に形成したトレンチの内面を含む全表面を酸化させてライナー状に薄く酸化膜を形成した時の状態を示す拡大断面図、図３は図２中のＡ部及びＢ部の温度の依存性を示す部分拡大図である。尚、図５及び図６と同じ構成部分については同一符号を付している。
まず、例えばシリコン基板よりなる半導体ウエハＷがアンロード状態で酸化装置２０が待機状態の時には、処理容器２２はプロセス温度より低い温度に維持されており、常温の多数枚、例えば５０枚のウエハＷが載置された状態のウエハボート３６をホットウォール状態になされた処理容器２２内にその下方より上昇させてロードし、蓋部４４でマニホールド３４の下端開口部を閉じることにより処理容器２２内を密閉する。この半導体ウエハＷの表面には、図５を参照して先に説明したように例えばシリコン窒化膜よりなる絶縁膜２の形成されたウエハ表面をエッチングすることにより予めパターン化されたトレンチ（溝部）が形成されている（図２参照）。
そして、処理容器２２内を真空引きして所定のプロセス圧力に維持すると共に、加熱手段５６への供給電力を増大させることにより、ウエハ温度を上昇させて酸化処理用のプロセス温度まで昇温して安定させ、その後、酸化処理工程を行なうに必要とされる所定の処理ガス、すなわちここではＯ２ ガスとＨ２ ガスとを流量制御しつつ各ガス供給手段６２、６４の酸化性ガス噴射ノズル６６及び還元性ガス噴射ノズル６８からそれぞれ処理容器２２内へ供給する。
この両ガスは処理容器２２内を上昇しつつ真空雰囲気下にて反応して水酸基活性種と酸素活性種とが発生し、この雰囲気が回転しているウエハボート３６に収容されているウエハＷと接触してウエハ表面に対して選択的に酸化処理が施されることになる。すなわち、シリコン面上には厚くＳｉＯ２ のライナー酸化膜６が形成され、シリコン窒化膜の絶縁膜の表面上には薄くＳｉＯ２ の酸化膜が形成される。そして、この処理ガス、或いは反応により生成したガスは処理容器２２の天井部の排気口２４から系外へ排気されることになる。
この時のガス流量はＨ２ ガスが２００〜５０００ｓｃｃｍの範囲内で、例えば３００ｓｃｃｍ、Ｏ２ ガスが５０〜１００００ｓｃｃｍの範囲内で、例えば２７００ｓｃｃｍである。ここで、Ｈ２ ガス濃度は、酸素を含めた全ガス量に対して例えば１０％程度の濃度に設定されている。
上記酸化処理の具体的な流れは、上述のように、処理容器２２内へ別々に導入されたＯ２ ガスとＨ２ ガスは、ホットウォール状態となった処理容器２２内を上昇しつつウエハＷの直近で水素の燃焼反応を介して酸素活性種（Ｏ＊）と水酸基活性種（ＯＨ＊）とを主体とする雰囲気が形成されて、これらの活性種によってウエハＷの表面が酸化されてＳｉＯ２ 膜が形成される。この時のプロセス条件は、ウエハ温度が４５０〜９００℃の範囲内、例えば７５０℃、圧力は１３．３〜１３３０Ｐａの範囲内、例えば１３３Ｐａ（１Ｔｏｒｒ）である。また、処理時間は形成すべき目標とする膜厚にもよるが例えば１０〜１２０分程度である。また、目標膜厚は、例えば６０〜３００Å程度である。
ここで上記した活性種の形成過程は、次のように考えられる。すなわち、減圧雰囲気下にて水素と酸素とを別々にホットウォール状態の処理容器２２内へ導入することにより、ウエハＷの直近にて以下のような水素の燃焼反応が進行すると考えられる。尚、下記の式中において＊印を付した化学記号はその活性種を表す。
Ｈ２ ＋Ｏ２ → Ｈ＊＋ＨＯ２
Ｏ２ ＋Ｈ＊ → ＯＨ＊＋Ｏ＊
Ｈ２ ＋Ｏ＊ → Ｈ＊＋ＯＨ＊
Ｈ２ ＋ＯＨ＊ → Ｈ＊＋Ｈ２ Ｏ
このように、Ｈ２ 及びＯ２ を別々に処理容器２２内に導入すると、水素の燃焼反応過程中においてＯ＊（酸素活性種）とＯＨ＊（水酸基活性種）とＨ２ Ｏ（水蒸気）が発生し、これらによりウエハ表面が酸化されてＳｉＯ２ 膜（ライナー酸化膜６）が上述のように選択的に形成される。この時、特に上記Ｏ＊とＯＨ＊の両活性種が大きく作用するものと考えられる。
上述のように、酸化処理を行うことにより、ライナー酸化膜６は、トレンチ４の肩部８のコーナ部１０においてのみならず、トレンチ４の底部１２のコーナ部１４においても共に曲面状に丸められて丸みを付けることができ、特にライナー酸化膜６とシリコン面との境界に結晶面であるファセット１６（図６（Ｂ）参照）が発生することを防止することができる。
このように９００℃以下のウエハ温度で酸化処理することにより、ファセットの発生が防止できる理由は、以下のように考えられる。すなわち、低温領域と高温領域での結晶にかかる応力のベクトルの違いによると考えられる。高温と低温ではトレンチ底部へのストレスのかかり方が異なり、低温ではオフセットが発生しないからである。
ここで上記酸化時のウエハ温度（プロセス温度）が４５０℃よりも低い場合には、酸素活性種や水酸基活性種が十分に発生しないので、トレンチ４の肩部８のコーナ部１０に結晶面であるファセット（小面）が発生するのみならず、成膜レートも低いので好ましくない。また酸化時のウエハ温度が９００℃よりも高い場合には、従来の酸化方法で説明したように、トレンチ２の底部１２のコーナ部１４に許容寸法以上のファセット１６（図６（Ｂ）参照）が発生するので好ましくない。
特に、実用上耐え得る成膜レートが得られて、且つトレンチ４の肩部８と底部１２の各コーナ部１０、１４にファセットが発生することを確実に防止するためには、ウエハ温度を７５０〜８５０℃の範囲内に設定するのがよい。
またプロセス圧力に関しては、プロセス圧力が１３．３Ｐａよりも低いと成膜レートが非常に小さくなるので実用的ではなく、また１３３０Ｐａよりも高いと酸素活性種や水酸基活性種が十分に発生しなくなってしまう。
尚、図２におけるトレンチ４のアスペクト比（Ｈ１／Ｈ２）は４．５であり、トレンチ４の側面の傾斜角θは、８６．４度以上である。また上記トレンチ４は、前述したように後工程において、例えばＳｉＯ２ 等の絶縁材により埋め込まれるのは勿論である。
ここで、プロセス温度（ウエハ温度）を種々変更して酸化処理を行った時の各コーナ部におけるライナー酸化膜の形状の温度依存性について検討したので、その評価結果について図３を参照して説明する。
この時のプロセス条件は、Ｈ２ ガス及びＯ２ ガスの流量がそれぞれ３００ｓｃｃｍ及び２７００ｓｃｃｍであり、プロセス圧力は４６Ｐａである。またプロセス温度は、９５０℃、９００℃、８５０℃及び７５０℃の４種類について行い、それぞれ１００Åの厚さのライナー酸化膜６を形成した。ちなみに、成膜時間は、プロセス温度が９５０℃の時は２０分、９００℃の時は３０分、８５０℃の時は５０分、７５０℃の時は１２０分である。
図３に示すように、トレンチ４の肩部８のコーナ部１０に関しては、プロセス温度に関係なく、すなわち、９５０℃、９００℃、８５０℃及び７５０℃の全てにおいてライナー酸化膜６の形状は、曲面状に丸みが付いており、何らファセットが発生せずに良好な結果を示している。
しかしながら、トレンチ４の底部１２の関しては、プロセス温度が９５０℃の場合は（図３（Ａ）参照）、コーナ部１４においてライナー酸化膜６とシリコン面との境界に明確にファセット１６が発生しており、好ましくないことが判明した。
またプロセス温度が９００℃の場合には（図３（Ｂ）参照）、コーナ部１４においてライナー酸化膜６とシリコン面との境界に実用に耐え得る程度の非常に僅かなファセット１６Ａが見られるだけであり、良好な結果であることが判明した。
更に、プロセス温度が８５０℃及び７５０℃の場合には（図３（Ｃ）及び図３（Ｄ）参照）、コーナ部１４においてライナー酸化膜６の形状は曲面状に丸みが付いており、しかもライナー酸化膜６とシリコン面との境界には全くファセットが発生しておらず、非常に良好な結果であることが判明した。
従って、酸化膜のプロセス温度の上限は９００℃であり、好ましい温度範囲は７５０〜８５０℃の範囲であることが確認できた。
尚、上記実施例では、同一のプロセス条件で低温の活性種（ラジカル）酸化を行ってライナー酸化膜６を目標膜厚まで形成する場合を例にとって説明したが、これに限定されず、所定の厚さ以上まで酸化膜を形成したならば、次に高い成膜レートの酸化処理に移行してスループットを向上させるようにしてもよい。
すなわち、ライナー酸化膜６の膜厚は、デバイスの種類によって様々であるが、数１０Å〜数１００Åまで広く存在し、上記したような低温ラジカル酸化処理は酸化膜の成膜レートが低く、目標膜厚が数１００Å程度になると成膜レートが低過ぎて実用的ではない。そこで、２段階の酸化処理を行ってスループットを向上させる。図４はこのような２段階の酸化処理を行う時の温度変化を説明する説明図である。
図４に示すように、ここでは第１の酸化工程で上述したような成膜レートの低い低温のラジカル酸化処理を行って所定の膜厚の酸化膜を形成し、その後に、第２の酸化工程で上記第１の酸化工程の成膜レートよりも高い成膜レートの酸化処理を行う。すなわち、第１の酸化工程で低温のラジカル酸化処理によってトレンチ４の低部１２にファセットが発生しないような酸化膜を形成し、その後、連続して第２の酸化工程で高い成膜レートの酸化処理を行って最終的に目標とする膜厚のライナー酸化膜６を得るようになっている。
図４（Ａ）に示す場合には、第１の酸化工程で８５０℃以下の温度で上述したような低温のラジカル酸化を行い、続いて、温度９５０〜１０００℃に昇温して成膜レートの高い高温のラジカル酸化を行っている。
図４（Ｂ）に示す場合には、第１の酸化工程で８５０℃以下の温度で上述したような低温のラジカル酸化を行い、続いて、温度を変更することなく維持したままガス種として例えば酸素のみを流すことによって成膜レートの高いドライ酸化を行っている。
上記図４（Ａ）及び図４（Ｂ）の場合、第１の酸化工程では少なくとも６０Åの厚さまで酸化膜を形成する。これにより、第２の酸化工程で成膜レートの高い酸化処理を行っても、先に低温のラジカル酸化で形成した酸化膜がブロック膜となって、ファセットが発生することを防止することができる。すなわち、第１の酸化工程で形成する酸化膜の膜厚が６０Åより薄い場合には、この酸化膜のブロック機能が十分でないために第２の酸化工程で形成する酸化膜にファセットが発生してしまう。
尚、上記実施例では酸化性ガスとしてＯ２ ガスを用いたが、これに限定されず、Ｎ２ Ｏガス、ＮＯガス、ＮＯ２ ガス等を用いてもよい。また上記実施例では還元性ガスとしてＨ２ ガスを用いたが、これに限定されず、ＮＨ３ ガスやＣＨ４ ガスやＨＣｌガスを用いてもよい。
また、酸化処理に用いる酸化装置は図１に示されるものに限定されず、２重管式の処理容器、或いは枚葉式の酸化装置を用いるようにしてもよい。また、本発明は、６インチサイズ、８インチサイズ、１２インチサイズの各種サイズの半導体基板に適用できるのは勿論である。更に本発明は、被処理体としては、半導体ウエハに限定されず、ＬＣＤ基板、ガラス基板等にも適用することができる。
本発明方法を実施するための酸化装置の一例を示す構成図である。 半導体ウエハの表面に形成したトレンチの内面を含む全表面を酸化させてライナー状に薄く酸化膜を形成した時の状態を示す拡大断面図である。 図２中のＡ部及びＢ部の温度の依存性を示す部分拡大図である。 ２段階の酸化処理を行う時の温度変化を説明する説明図である。 半導体基板（ウエハ）の表面に形成したトレンチの内面を含む全表面を酸化させてライナー状に薄く酸化膜を形成した時の状態を示す拡大断面図である。 図５中のＡ部及びＢ部を示す拡大図である。
符号の説明
４ トレンチ（溝部）
６ ライナー酸化膜
８ 肩部
１０ コーナ部
１２ 底部
１４ コーナ部
１６ ファセット（小面）
２０ 酸化装置
２２ 処理容器
３６ ウエハボート（保持手段）
５６ 加熱手段
５８ 制御手段
６２ 酸化性ガス供給手段
６４ 還元性ガス供給手段
８０ 装置制御手段
８２ 記憶媒体
Ｗ 半導体ウエハ（被処理体）

Claims (10)

  1. 真空引き可能になされた処理容器内に、表面に溝部が形成された被処理体を収容し、前記処理容器内に酸化性ガスと還元性ガスとを供給して前記両ガスを反応させることによって発生した酸素活性種と水酸基活性種とを有する雰囲気中で前記被処理体の表面を酸化するようにした被処理体の酸化方法において、
    前記酸化時の処理容器内の温度を９００℃以下になるように設定したことを特徴とする被処理体の酸化方法。
  2. 前記酸化時の処理容器内の温度の下限は４００℃であることを特徴とする請求項１に記載の被処理体の酸化方法。
  3. 前記酸化時の処理容器内の温度は７５０〜８５０℃の範囲内であることを特徴とする請求項１または２記載の被処理体の酸化方法。
  4. 前記酸化処理により所定の厚さ以上の酸化膜を形成する第１の酸化工程と、
    前記第１の酸化工程の後に、前記第１の酸化工程の成膜レートよりも高い成膜レートで酸化処理を行う第２の酸化工程と、
    を有することを特徴とする請求項１乃至３のいずれかに記載の被処理体の酸化方法。
  5. 前記被処理体は、シリコン基板であることを特徴とする請求項１乃至４のいずれかに記載の被処理体の酸化方法。
  6. 前記処理容器は所定の長さを有し、前記被処理体は複数枚収容されることを特徴とする請求項１乃至５のいずれかに記載の被処理体の酸化方法。
  7. 前記酸化性ガスはＯ２ とＮ２ ＯとＮＯとＮＯ２ とＯ３ よりなる群から選択される１つ以上のガスを含み、前記還元性ガスはＨ２ とＮＨ３ とＣＨ４ とＨＣｌと重水素よりなる群から選択される１つ以上のガスを含むことを特徴とする請求項１乃至６のいずれかに記載の被処理体の酸化方法。
  8. 表面に溝部が形成された被処理体の表面を酸化するための酸化装置において、
    真空引き可能になされた処理容器と、
    前記処理容器内で前記被処理体を保持するための保持手段と、
    前記処理容器内へ酸化性ガスを供給する酸化性ガス供給手段と、
    前記処理容器内へ還元性ガスを供給する還元性ガス供給手段と、
    前記被処理体を加熱する加熱手段と、
    前記処理容器内へ前記酸化性ガスと前記還元性ガスとを供給させつつ前記処理容器内の温度を９００℃以下になるように維持して前記両ガスの反応によって発生した酸素活性種と水酸基活性種とを有する雰囲気中で前記被処理体の表面を酸化させるように制御する装置制御手段と、
    を備えたことを特徴とする酸化装置。
  9. 前記処理容器は下端が開口された縦型の筒体状に成形されており、前記保持手段は前記被処理体を複数段に保持して前記処理容器の下端の開口側より前記処理容器内へ昇降可能に挿脱自在になされていることを特徴とする請求項８記載の酸化装置。
  10. 真空引き可能になされた処理容器内に、表面に溝部が形成された被処理体を収容し、前記処理容器内に酸化性ガスと還元性ガスとを供給して前記両ガスを反応させることによって発生した酸素活性種と水酸基活性種とを有する雰囲気中で前記被処理体の表面を酸化するようにした酸化装置を用いて前記被処理体の表面を酸化するに際して、
    前記処理容器内へ前記酸化性ガスと前記還元性ガスとを供給させつつ前記処理容器内の温度を９００℃以下になるように維持して前記両ガスの反応によって発生した酸素活性種と水酸基活性種とを有する雰囲気中で前記被処理体の表面を酸化させるように前記酸化装置を制御するプログラムを記憶することを特徴とする記憶媒体。

JP2005141402A 2004-06-22 2005-05-13 被処理体の酸化方法、酸化装置及び記憶媒体 Expired - Fee Related JP4086054B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005141402A JP4086054B2 (ja) 2004-06-22 2005-05-13 被処理体の酸化方法、酸化装置及び記憶媒体
KR1020050053361A KR20060046489A (ko) 2004-06-22 2005-06-21 피처리체의 산화 방법, 산화 장치 및 기억 매체
US11/157,170 US20060003542A1 (en) 2004-06-22 2005-06-21 Method of oxidizing object to be processed and oxidation system
TW094120872A TWI387000B (zh) 2004-06-22 2005-06-22 被處理體之氧化方法及氧化裝置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004184201 2004-06-22
JP2005141402A JP4086054B2 (ja) 2004-06-22 2005-05-13 被処理体の酸化方法、酸化装置及び記憶媒体

Publications (2)

Publication Number Publication Date
JP2006041482A true JP2006041482A (ja) 2006-02-09
JP4086054B2 JP4086054B2 (ja) 2008-05-14

Family

ID=35514544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005141402A Expired - Fee Related JP4086054B2 (ja) 2004-06-22 2005-05-13 被処理体の酸化方法、酸化装置及び記憶媒体

Country Status (4)

Country Link
US (1) US20060003542A1 (ja)
JP (1) JP4086054B2 (ja)
KR (1) KR20060046489A (ja)
TW (1) TWI387000B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632638B1 (ko) * 2005-03-09 2006-10-12 주식회사 하이닉스반도체 플래쉬 메모리소자의 제조방법
JP4543397B2 (ja) * 2006-08-17 2010-09-15 エルピーダメモリ株式会社 半導体装置の製造方法
KR101147376B1 (ko) * 2009-02-25 2012-05-22 매그나칩 반도체 유한회사 반도체 소자의 제조방법
CN104347473A (zh) * 2013-08-05 2015-02-11 中芯国际集成电路制造(北京)有限公司 浅沟槽隔离结构及其形成方法
JP7304905B2 (ja) * 2021-01-29 2023-07-07 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3514178B2 (ja) * 1998-09-16 2004-03-31 株式会社デンソー 半導体装置の製造方法
JP2002541664A (ja) * 1999-04-02 2002-12-03 シリコン ヴァレイ グループ サーマル システムズ リミテッド ライアビリティ カンパニー 側壁ライナー酸化成長前にトレンチ充填酸化物を付着させるためのトレンチ分離方法。
JP3436256B2 (ja) * 2000-05-02 2003-08-11 東京エレクトロン株式会社 被処理体の酸化方法及び酸化装置
TW522510B (en) * 2001-07-25 2003-03-01 Macronix Int Co Ltd Method for reducing stress and encroachment of sidewall oxide layer of shallow trench isolation
JP2003209063A (ja) * 2001-11-08 2003-07-25 Tokyo Electron Ltd 熱処理装置および熱処理方法
JP2004111747A (ja) * 2002-09-19 2004-04-08 Tokyo Electron Ltd 半導体基板の処理方法及び半導体素子
JP4694769B2 (ja) * 2003-01-27 2011-06-08 エルピーダメモリ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP4086054B2 (ja) 2008-05-14
TWI387000B (zh) 2013-02-21
TW200616081A (en) 2006-05-16
KR20060046489A (ko) 2006-05-17
US20060003542A1 (en) 2006-01-05

Similar Documents

Publication Publication Date Title
JP4285184B2 (ja) 成膜方法及び成膜装置
JP5211464B2 (ja) 被処理体の酸化装置
KR20120126012A (ko) 가스 공급 장치, 열처리 장치, 가스 공급 방법 및 열처리 방법
KR100935260B1 (ko) 피처리체의 산화 방법, 산화 장치 및 기억 매체
US7452826B2 (en) Oxidation method and oxidation system
KR100919076B1 (ko) 피처리체의 산화 방법 및 산화 장치
JP2009533846A (ja) 膜緻密化及び改善されたギャップ充填のための薄膜の多段階アニール
JP4086054B2 (ja) 被処理体の酸化方法、酸化装置及び記憶媒体
US20110281443A1 (en) Film formation method and film formation apparatus
JP3578155B2 (ja) 被処理体の酸化方法
KR101232970B1 (ko) 반도체 처리용 열처리 방법 및 장치와, 컴퓨터로 판독 가능한 매체
US20210189557A1 (en) Substrate processing apparatus
KR100848993B1 (ko) 피처리체의 산화 방법, 피처리체의 산화 장치 및 기록 매체
JP2004111747A (ja) 半導体基板の処理方法及び半導体素子
CN112740364B (zh) 半导体装置的制造方法、基板处理装置和记录介质
JP2004228330A (ja) 被処理体の酸化方法及び酸化装置
JP4506056B2 (ja) 被処理体の窒化方法及び半導体素子
CN1713367A (zh) 被处理体的氧化方法、氧化装置及存储媒体
JP2014064039A (ja) 成膜方法および成膜装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080211

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140228

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees