JP2006041226A - Wiring board and its manufacture - Google Patents

Wiring board and its manufacture Download PDF

Info

Publication number
JP2006041226A
JP2006041226A JP2004219695A JP2004219695A JP2006041226A JP 2006041226 A JP2006041226 A JP 2006041226A JP 2004219695 A JP2004219695 A JP 2004219695A JP 2004219695 A JP2004219695 A JP 2004219695A JP 2006041226 A JP2006041226 A JP 2006041226A
Authority
JP
Japan
Prior art keywords
wiring
substrate
electroplating
plating
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004219695A
Other languages
Japanese (ja)
Other versions
JP4442353B2 (en
Inventor
Yasutomi Asai
浅井　　康富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004219695A priority Critical patent/JP4442353B2/en
Publication of JP2006041226A publication Critical patent/JP2006041226A/en
Application granted granted Critical
Publication of JP4442353B2 publication Critical patent/JP4442353B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring board in which a wiring is provided on the surface of a board, capable of easily and efficiently forming a wiring for larger current by electrical plating. <P>SOLUTION: Wirings 15 and 16 are provided on the surface of a board 10 of a wiring board 100. A part of the wirings 15 and 16, in other words a large current land 15a where a large current flows, is formed by electrical plating, which is thicker than a small current land 15b and a lower surface land 16 that are other parts of the wirings 15 and 16. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、基板の表面に配線を設けてなる配線基板およびそのような配線基板の製造方法に関する。   The present invention relates to a wiring board in which wiring is provided on the surface of the board and a method for manufacturing such a wiring board.

従来では、基板の表面に配線を設けてなる配線基板においては、大電流を流す配線を厚膜Ｃｕ導体により形成していた（たとえば、特許文献１参照）。
特開平７−１９３３７２号公報 Conventionally, in a wiring substrate in which wiring is provided on the surface of the substrate, wiring through which a large current flows is formed by a thick film Cu conductor (see, for example, Patent Document 1).
JP-A-7-193372

このように大電流用の配線を厚膜導体にて形成する場合、印刷、乾燥、焼成などの工数が多いものとなる。また、Ｃｕ厚膜は、その成分上、表面に酸化物やガラスなどが存在し、また、金属部分もポーラス（多孔質）である。それゆえ、このＣｕ厚膜からなる配線は、はんだ濡れ性が悪かったり、ワイヤボンディングの信頼性が悪い。   Thus, when the wiring for a large current is formed of a thick film conductor, the number of steps such as printing, drying, and baking is increased. In addition, the Cu thick film has oxide and glass on its surface due to its components, and the metal portion is also porous (porous). Therefore, the wiring made of this Cu thick film has poor solder wettability and poor wire bonding reliability.

通常、大電流を流す配線には、パワートランジスタなどがはんだ付けされたり、トランジスタのドレインやゲートなどとボンディングワイヤで接続されるため、上記したような特性を有するＣｕ厚膜では、問題がある。   Usually, a power transistor or the like is soldered to a wiring through which a large current flows, or a Cu thick film having the above-described characteristics has a problem because it is connected to the drain or gate of the transistor by a bonding wire.

このため、大電流用の配線をメッキで形成する必要がある。ただし、無電解メッキでは、メッキ析出速度が遅く、たとえば、膜厚１２μｍを形成するためには、８時間程度かかり、生産効率が悪い。   For this reason, it is necessary to form a wiring for a large current by plating. However, in electroless plating, the plating deposition rate is slow. For example, in order to form a film thickness of 12 μm, it takes about 8 hours, and the production efficiency is poor.

また、すべての配線を、比較的メッキ析出速度の速い電気メッキにて形成することも考えられる。電気メッキは、メッキ析出速度が無電解メッキの数十倍程度速い。しかしながら、この場合においては、カソード電位をとるためのメッキ用の引き出し配線のレイアウトが困難であること、この引き出し配線からのノイズによる誤作動などが起こりやすくなる。   It is also conceivable to form all wirings by electroplating with a relatively high plating deposition rate. Electroplating has a plating deposition rate several tens of times faster than electroless plating. However, in this case, the layout of the lead wiring for plating for taking the cathode potential is difficult, and malfunction due to noise from the lead wiring is likely to occur.

本発明は上記問題に鑑みてなされたものであり、基板の表面に配線を設けてなる配線基板において、大電流用の配線を電気メッキによって容易且つ効率よく形成できるようにすることを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to enable easy and efficient formation of high-current wiring by electroplating in a wiring board in which wiring is provided on the surface of the board. .

本発明は、配線基板においては、すべての配線が大電流用であるわけではないことから、大電流用の配線のみ部分的に厚く形成すればよいことに着目して、創出されたものである。   The present invention has been created by paying attention to the fact that not all wirings are for large currents in the wiring board, and only the large current wirings need only be partially thick. .

すなわち、請求項１に記載の発明では、基板（１０）の表面に配線（１５、１６）を設けてなる配線基板において、配線（１５、１６）の一部（１５ａ）が、電気メッキにより形成されており、配線（１５、１６）におけるその他の部分（１５ｂ、１６）よりも厚くなっていることを特徴としている。   That is, in the invention according to claim 1, in the wiring board in which the wiring (15, 16) is provided on the surface of the substrate (10), a part (15a) of the wiring (15, 16) is formed by electroplating. It is characterized by being thicker than the other portions (15b, 16) in the wiring (15, 16).

それによれば、基板（１０）の表面のすべての配線（１５、１６）を電気メッキにて形成するのではなく一部の配線（１５ａ）を電気メッキにて形成するため、メッキ用の引き出し配線のレイアウトが容易になる。また、必要な配線部分のみ、メッキ析出速度の速い電気メッキを用いて、大電流用の厚い膜とすることができるため、生産効率の低下を防止することができる。   According to this, since all the wirings (15, 16) on the surface of the substrate (10) are not formed by electroplating but a part of the wiring (15a) is formed by electroplating, the lead-out wiring for plating The layout becomes easier. Moreover, since only a necessary wiring portion can be formed into a thick film for a large current by using electroplating with a high plating deposition rate, it is possible to prevent a reduction in production efficiency.

よって、本発明によれば、基板（１０）の表面に配線（１５、１６）を設けてなる配線基板において、大電流用の配線（１５ａ）を電気メッキによって容易且つ効率よく形成することができる。   Therefore, according to the present invention, in the wiring board in which the wiring (15, 16) is provided on the surface of the substrate (10), the wiring (15a) for large current can be easily and efficiently formed by electroplating. .

ここで、請求項２に記載の発明のように、請求項１に記載の配線基板においては、基板（１０）は、複数のセラミック層（１１、１２、１３、１４）が積層されてなるセラミック積層基板として構成されているものにできる。   Here, as in the invention according to claim 2, in the wiring board according to claim 1, the substrate (10) is a ceramic in which a plurality of ceramic layers (11, 12, 13, 14) are laminated. It can be configured as a laminated substrate.

また、請求項３に記載の発明では、基板（１０）の表面に、無電解メッキからなる配線（１５、１６）を形成してなる配線基板の製造方法において、基板（１０）のうち配線（１５、１６）を形成すべき部位に、無電解メッキにより膜を形成した後、この膜の表面の一部に電気メッキを施すことにより、配線（１５、１６）を形成することを特徴としている。   According to a third aspect of the present invention, in the method for manufacturing a wiring board in which wirings (15, 16) made of electroless plating are formed on the surface of the substrate (10), the wiring ( 15 and 16), a film is formed by electroless plating, and a part of the surface of the film is electroplated to form wiring (15 and 16). .

それによれば、無電解メッキからなる配線（１５、１６）のすべてではなく、一部にメッキ析出速度の速い電気メッキをさらに施すことにより、当該配線（１５、１６）の一部（１５ａ）を無電解メッキからなる膜の上に電気メッキからなる膜が積層された大電流用の厚い膜とすることができる。そのため、メッキ用の引き出し配線のレイアウトが容易になるとともに、生産効率の低下を防止することができる。   According to this, a part (15a) of the wiring (15, 16) is formed by further subjecting a part of the wiring (15, 16) made of electroless plating to a part of the wiring (15, 16). It can be a thick film for high current in which a film made of electroplating is laminated on a film made of electroless plating. Therefore, the layout of the lead wiring for plating can be facilitated, and a decrease in production efficiency can be prevented.

よって、本発明によれば、基板（１０）の表面に配線（１５、１６）を設けてなる配線基板において、大電流用の配線（１５ａ）を電気メッキによって容易且つ効率よく形成することができる。   Therefore, according to the present invention, in the wiring board in which the wiring (15, 16) is provided on the surface of the substrate (10), the wiring (15a) for large current can be easily and efficiently formed by electroplating. .

また、請求項４に記載の発明では、基板（１０）の表面に、無電解メッキからなる配線（１５、１６）を形成してなる配線基板の製造方法において、基板（１０）のうち配線（１５、１６）を形成すべき部位の一部に、電気メッキにより膜を形成した後、基板（１０）のうち配線（１５、１６）を形成すべき部位のすべてに無電解メッキを施すことにより、配線（１５、１６）を形成することを特徴としている。   According to a fourth aspect of the present invention, in the method for manufacturing a wiring board in which the wiring (15, 16) made of electroless plating is formed on the surface of the substrate (10), the wiring ( After forming a film by electroplating on a part of the part to be formed 15, 16), electroless plating is performed on all parts of the substrate (10) where the wiring (15, 16) is to be formed The wirings (15, 16) are formed.

それによれば、無電解メッキからなる配線（１５、１６）の形成予定部位のすべてではなく、一部の配線（１５ａ）の形成予定部位にメッキ析出速度の速い電気メッキを施して膜を形成するため、メッキ用の引き出し配線のレイアウトが容易になる。   According to this, a film is formed by performing electroplating with a high plating deposition rate on a part of the wirings (15a) to be formed instead of all of the parts to be formed of the wirings (15, 16) made of electroless plating. This facilitates the layout of the lead wiring for plating.

また、その後、配線（１５、１６）を形成すべき部位のすべてに無電解メッキを施して配線（１５、１６）を形成するが、それにより、当該配線（１５、１６）の一部（１５ａ）は電気メッキからなる膜の上に無電解メッキからなる膜が積層された大電流用の厚い膜とすることができる。そのため、メッキ析出速度の速い電気メッキの利点を活かして生産効率の低下を防止することができる。   After that, electroless plating is performed on all the portions where the wirings (15, 16) are to be formed to form the wirings (15, 16), whereby a part (15a) of the wirings (15, 16) is formed. ) Can be a thick film for high current in which a film made of electroless plating is laminated on a film made of electroplating. Therefore, it is possible to prevent a decrease in production efficiency by taking advantage of electroplating having a high plating deposition rate.

よって、本発明によれば、基板（１０）の表面に配線（１５、１６）を設けてなる配線基板において、大電流用の配線（１５ａ）を電気メッキによって容易且つ効率よく形成することができる。   Therefore, according to the present invention, in the wiring board in which the wiring (15, 16) is provided on the surface of the substrate (10), the wiring (15a) for large current can be easily and efficiently formed by electroplating. .

ここで、請求項５に記載の発明のように、請求項３または請求項４に記載の配線基板の製造方法においては、基板（１０）における最終的に切断除去される端部に、電気メッキを行うための電極（１１０）を形成し、電極（１１０）と電気メッキを行う部位とを結線した後、電気メッキを行うようにできる。   Here, as in the invention described in claim 5, in the method for manufacturing a wiring board according to claim 3 or 4, electroplating is performed on an end portion of the substrate (10) to be finally cut and removed. After forming the electrode (110) for performing the electroplating and connecting the electrode (110) and the portion to be electroplated, the electroplating can be performed.

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each said means is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.

（第１実施形態）
図１は、本発明の第１実施形態に係る配線基板１００の概略断面構成を示す図であり、図２は、この配線基板１００に各種部品を実装した状態を示す概略断面図である。 (First embodiment)
FIG. 1 is a diagram showing a schematic cross-sectional configuration of a wiring board 100 according to the first embodiment of the present invention, and FIG. 2 is a schematic cross-sectional view showing a state in which various components are mounted on the wiring board 100.

［基板の構成等］
配線基板１００の本体をなす基板１０は、本例ではセラミック積層基板１０であり、この積層基板１０は、個々についてその表面および内部に配線層が形成された複数のセラミック層１１、１２、１３、１４を積層して形成されたものである。 [Substrate configuration, etc.]
The substrate 10 constituting the main body of the wiring substrate 100 is a ceramic laminated substrate 10 in this example, and this laminated substrate 10 has a plurality of ceramic layers 11, 12, 13, each having a wiring layer formed on the surface and inside thereof. 14 is formed by laminating.

これらセラミック層１１〜１４の積層体である積層基板１０の表面すなわち図１中の積層基板１０の上面および下面には、それぞれ上面ランド１５、下面ランド１６が形成されており、これら上面および下面ランド１５、１６は表面配線１５、１６として構成されている。   An upper surface land 15 and a lower surface land 16 are respectively formed on the surface of the multilayer substrate 10 that is a laminate of the ceramic layers 11 to 14, that is, the upper surface and the lower surface of the multilayer substrate 10 in FIG. Reference numerals 15 and 16 are configured as surface wirings 15 and 16, respectively.

積層基板１０の内部には、各セラミック層に形成されたビアホール１７や各セラミック層の間に形成された内部導体層１８により、内層配線１７、１８が形成されている。そして、上面ランド１５と下面ランド１６とは、内層配線１７、１８を介して電気的に接続されている。   Inner layer wirings 17 and 18 are formed inside the multilayer substrate 10 by via holes 17 formed in the ceramic layers and internal conductor layers 18 formed between the ceramic layers. The upper surface land 15 and the lower surface land 16 are electrically connected via inner layer wirings 17 and 18.

また、図２に示されるように、積層基板１０の表面には、各上面ランド１５、各下面ランド１６に対して各種の部品２０、２１、２２、２３やボンディングワイヤ３０が接続されている。   As shown in FIG. 2, various components 20, 21, 22, 23 and bonding wires 30 are connected to the surface of the multilayer substrate 10 with respect to the upper surface lands 15 and the lower surface lands 16.

図２に示される例では、積層基板１０の上面側において、上面ランド１５には、はんだ４０を介してフリップチップ２０、コンデンサ２１およびＩＣチップ２２が接続されている。なお、フリップチップ２０と基板１０との間にはアンダーフィル材４２が充填されている。   In the example shown in FIG. 2, the flip chip 20, the capacitor 21, and the IC chip 22 are connected to the upper surface land 15 via the solder 40 on the upper surface side of the multilayer substrate 10. An underfill material 42 is filled between the flip chip 20 and the substrate 10.

このＩＣチップ２２は、大電流が流れるトランジスタなどのパワー素子が形成されたものである。さらに、表面ランド１５には、ＩＣチップ２２から延びるアルミニウムからなるボンディングワイヤ３０が接続されるとともに、外部との接続を行うためのアルミニウムからなるボンディングワイヤ３０が接続されている。   This IC chip 22 is formed with a power element such as a transistor through which a large current flows. Further, a bonding wire 30 made of aluminum extending from the IC chip 22 is connected to the surface land 15, and a bonding wire 30 made of aluminum for connecting to the outside is connected.

ここで、上面ランド１５のうち、比較的大電流が流れる大電流用の配線として構成されたものを大電流用ランド１５ａということとし、比較的小電流が流れる小電流用の配線として構成されたものを小電流用ランド１５ｂということとする。   Here, of the upper surface land 15, a structure configured as a large current wiring through which a relatively large current flows is referred to as a large current land 15 a, and is configured as a small current wiring through which a relatively small current flows. This is referred to as a small current land 15b.

また、図２に示される例では、積層基板１０の下面側において、下面ランド１６には、ＬａＢ6、ＳｎＯ2、ＣｕＮｉなどからなる厚膜抵抗体２３が接続されている。そして、この厚膜抵抗体２３は、保護ガラス４３にて被覆され、さらにその上をエポキシ樹脂などからなる保護樹脂４４にて被覆されている。 In the example shown in FIG. 2, a thick film resistor 23 made of LaB 6 , SnO 2 , CuNi or the like is connected to the lower surface land 16 on the lower surface side of the multilayer substrate 10. The thick film resistor 23 is covered with a protective glass 43 and further covered with a protective resin 44 made of an epoxy resin or the like.

ここにおいて、本実施形態では、図１、図２に示されるように、大電流用ランド１５ａ、小電流用ランド１５ｂおよび下面ランド１６は、タングステン（Ｗ）もしくはモリブデン（Ｍｏ）からなる層１５１の上に銅メッキやニッケルメッキなどからなるメッキ層１５２を施したものである。   In this embodiment, as shown in FIGS. 1 and 2, the large current land 15a, the small current land 15b, and the lower surface land 16 are formed of a layer 151 made of tungsten (W) or molybdenum (Mo). A plating layer 152 made of copper plating, nickel plating, or the like is applied thereon.

また、上面ランド１５すなわち大電流用ランド１５ａ、小電流用ランド１５ｂの表面には、図示しないが、金メッキ層が、酸化防止ができる程度に薄く、たとえば０．０５μｍ程度の膜厚にて形成されている。   Further, although not shown, a gold plating layer is formed on the surface of the upper surface land 15, that is, the large current land 15a and the small current land 15b so thin as to prevent oxidation, for example, with a film thickness of about 0.05 μm. ing.

ここで、本実施形態では、大電流用ランド１５ａは、小電流用ランド１５ｂおよび下面ランド１６よりも厚くなっている。すなわち、図１、図２に示されるように、大電流用ランド１５ａのメッキ層１５２は、小電流用ランド１５ｂおよび下面ランド１６のメッキ層１５２よりも厚くなっている。   In this embodiment, the large current land 15 a is thicker than the small current land 15 b and the lower surface land 16. That is, as shown in FIGS. 1 and 2, the plating layer 152 of the large current land 15 a is thicker than the plating layer 152 of the small current land 15 b and the lower surface land 16.

これは、大電流用ランド１５ａのメッキ層１５２は、無電解メッキからなる膜と電気メッキからなる膜との積層構成となっているのに対し、小電流用ランド１５ｂおよび下面ランド１６のメッキ層１５２は、無電解メッキからなる膜のみであるためである。   This is because the plating layer 152 of the large current land 15a has a laminated structure of a film made of electroless plating and a film made of electroplating, whereas the plating layer of the small current land 15b and the lower surface land 16 This is because 152 is only a film made of electroless plating.

本例では、各ランド１５、１６におけるメッキ層１５２は、銅メッキ層であり、大電流用ランド１５ａのメッキ層１５２は、無電解銅メッキ膜の上に電気銅メッキ膜を積層させた構成としている。   In this example, the plating layer 152 in each of the lands 15 and 16 is a copper plating layer, and the plating layer 152 of the large current land 15a is configured by laminating an electrolytic copper plating film on the electroless copper plating film. Yes.

なお、これとは積層順序を逆にして、大電流用ランド１５ａのメッキ層１５２を、電気銅メッキ膜の上に無電解銅メッキ膜を積層させた構成としてもよい。   Note that the order of lamination may be reversed, and the plating layer 152 of the high-current land 15a may be configured by laminating an electroless copper plating film on the electrolytic copper plating film.

また、銅メッキ以外に、本実施形態に適用可能な無電解メッキとしては、無電解Ｎｉメッキ、無電解Ａｕメッキ、無電解Ｐｔメッキ、無電解Ｐｄメッキなどが挙げられ、電気メッキとしては、電気Ａｕメッキ、電気Ｎｉメッキ、電気Ｐｔメッキ、電気Ｐｄメッキなどが挙げられる。   In addition to copper plating, electroless plating applicable to this embodiment includes electroless Ni plating, electroless Au plating, electroless Pt plating, electroless Pd plating, and the like. Examples include Au plating, electric Ni plating, electric Pt plating, and electric Pd plating.

そして、大電流用ランド１５ａのメッキ層１５２の積層構成としては、無電解Ｃｕメッキ膜の上に電気Ａｕメッキ膜を積層させた構成や、無電解Ｎｉメッキ膜の上に電気Ｎｉメッキ膜を積層させた構成や、無電解Ｎｉメッキ膜の上に電気Ａｕメッキ膜を積層させた構成や、無電解Ａｕメッキ膜の上に電気Ａｕメッキ膜を積層させた構成などが、他の例として挙げられる。なお、これらの積層構成においても、積層順序を逆にしてもよい。   And as for the lamination structure of the plating layer 152 of the land 15a for large currents, the electric Au plating film is laminated on the electroless Cu plating film, or the electric Ni plating film is laminated on the electroless Ni plating film. Other examples include a configuration in which an electric Au plating film is laminated on an electroless Ni plating film, and a structure in which an electric Au plating film is laminated on an electroless Au plating film. . In these laminated structures, the order of lamination may be reversed.

また、図１、図２に示されるように、配線基板１００において、大電流用ランド１５ａとつながる内部導体層１８は、積層基板１０の図中の右端部において切断されており、その切断面が当該端部に露出している。   As shown in FIGS. 1 and 2, in the wiring substrate 100, the internal conductor layer 18 connected to the large current land 15 a is cut at the right end portion of the multilayer substrate 10 in the drawing, and the cut surface is It is exposed at the end.

これは、後述するように、配線基板１００の製造工程において、最終的に切断除去される基板１０の端部に、電気メッキを行うための電極を形成し、この電極と電気メッキを行う部位とを、引き出し配線としての内部導体層１８を介して結線した後、電気メッキを行うためである。   As will be described later, in the manufacturing process of the wiring substrate 100, an electrode for performing electroplating is formed on an end portion of the substrate 10 to be finally cut and removed, and this electrode and a portion for performing electroplating This is because electroplating is performed after the wiring is connected through the internal conductor layer 18 as a lead-out wiring.

つまり、本配線基板１００においては、基板１０の表面に形成された配線１５、１６のうち電気メッキにより形成されている配線１５ａと接続されている引き出し配線１８は、基板１０の端部にて切断されており、その切断面が当該基板１０の端部に露出した形となっている。   That is, in the present wiring board 100, the lead-out wiring 18 connected to the wiring 15 a formed by electroplating among the wirings 15 and 16 formed on the surface of the substrate 10 is cut at the end of the substrate 10. The cut surface is exposed at the end of the substrate 10.

このように、本実施形態によれば、図１、図２に示されるように、基板１０の表面に配線１５、１６を設けてなる配線基板１００において、配線１５、１６の一部１５ａが、電気メッキにより形成されており、配線１５、１６におけるその他の部分１５ｂ、１６よりも厚くなっていることを特徴とする配線基板１００が提供される。   Thus, according to the present embodiment, as shown in FIGS. 1 and 2, in the wiring substrate 100 in which the wirings 15 and 16 are provided on the surface of the substrate 10, a part 15 a of the wirings 15 and 16 is A wiring board 100 is provided which is formed by electroplating and is thicker than the other portions 15b and 16 of the wirings 15 and 16.

具体的には、本配線基板１００においては、基板表面の配線１５、１６のうち大電流が流れる大電流用ランド１５ａが電気メッキにより形成されることにより、その他の配線である小電流用ランド１５ｂや下面ランド１６よりも厚くなっている。   Specifically, in the present wiring board 100, a large current land 15a through which a large current flows out of the wirings 15 and 16 on the surface of the substrate is formed by electroplating, whereby a small current land 15b which is another wiring. It is thicker than the lower land 16.

それによれば、基板１０の表面のすべての配線１５、１６を電気メッキにて形成するのではなく一部の配線１５ａを電気メッキにて形成するため、メッキ用の引き出し配線のレイアウトが容易になる。また、必要な配線部分のみ、メッキ析出速度の速い電気メッキを用いて、大電流用の厚い膜とすることができるため、生産効率の低下を防止することができる。   According to this, since not all the wirings 15 and 16 on the surface of the substrate 10 are formed by electroplating but a part of the wirings 15a are formed by electroplating, the layout of the lead-out wiring for plating becomes easy. . Moreover, since only a necessary wiring portion can be formed into a thick film for a large current by using electroplating with a high plating deposition rate, it is possible to prevent a reduction in production efficiency.

よって、本実施形態によれば、基板１０の表面に配線１５、１６を設けてなる配線基板１００において、大電流用の配線１５ａを電気メッキによって容易且つ効率よく形成することができる。   Therefore, according to the present embodiment, in the wiring substrate 100 in which the wirings 15 and 16 are provided on the surface of the substrate 10, the large current wiring 15a can be easily and efficiently formed by electroplating.

［基板の製造方法等］
次に、限定するものではないが、上記図１に示される配線基板１００の製造方法および上記図２に示される実装構造の組み付け方法の一具体例について説明する。 [Substrate manufacturing method, etc.]
Next, although not limited, a specific example of the method for manufacturing the wiring substrate 100 shown in FIG. 1 and the method for assembling the mounting structure shown in FIG. 2 will be described.

図３は、本実施形態の配線基板１００の製造方法および実装構造の組み付け方法の工程フローを示す図であり、図４は、図３に続く工程フローを示す図である。また、図５、図６、図７および図８は、上記した各工程における途中状態のワークを示す概略断面図である。   FIG. 3 is a diagram showing a process flow of the method for manufacturing the wiring board 100 and the method for assembling the mounting structure of the present embodiment, and FIG. 4 is a diagram showing a process flow following FIG. 5, FIG. 6, FIG. 7 and FIG. 8 are schematic cross-sectional views showing workpieces in the middle of the above-described steps.

まず、図５（ａ）、（ｂ）に示されるように、セラミック層１１〜１４となるアルミナなどからなる各グリーンシート１１ａ、１２ａ、１３ａ、１４ａを用意し、このグリーンシート１１ａ〜１４ａの所望の位置にパンチングすることにより、最終的に上記ビアホール１７となる孔１７ａをあける。なお、図５（ａ）、（ｂ）では、各グリーンシート１１ａ〜１４ａの代表としてグリーンシート１１ａの形状が示されている。   First, as shown in FIGS. 5A and 5B, green sheets 11a, 12a, 13a, and 14a made of alumina or the like to become ceramic layers 11 to 14 are prepared, and desired green sheets 11a to 14a are prepared. The hole 17a which will eventually become the via hole 17 is opened by punching to the position. 5A and 5B show the shape of the green sheet 11a as a representative of the green sheets 11a to 14a.

このとき、図５（ｂ）に示されるように、各グリーンシート１１ａ〜１４ａにおいて基板１０が完成したときには切断除去される端部（以下、この端部を耳部という）に、電気メッキ用の電極１１０を形成するための穴１１０ａもあける。   At this time, as shown in FIG. 5 (b), when the substrate 10 is completed in each of the green sheets 11a to 14a, an end portion to be cut and removed (hereinafter, this end portion is referred to as an ear portion) is used for electroplating. A hole 110a for forming the electrode 110 is also opened.

次に、図５（ｃ）に示されるように、このビアホール１７となる孔１７ａに対して、主にモリブデンからなる導体ペースト１７ｂを印刷にて充填し乾燥させる。この導体ペースト１７ｂは、最終的に上記ビアホール１７における内層配線となるものである。   Next, as shown in FIG. 5C, the hole 17a to be the via hole 17 is filled with a conductor paste 17b mainly made of molybdenum by printing and dried. This conductor paste 17b finally becomes the inner layer wiring in the via hole 17.

次に、図５（ｄ）に示されるように、各グリーンシート１１ａ〜１４ａの表面に、主にタングステンからなる導体ペースト１７ｃを印刷し、乾燥させる。この導体ペースト１７ｃは、上記孔１７ａに充填された導体ペースト１７ｂと導通するように印刷され、最終的に、上記内部導体層１８や、上面ランド１５および下面ランド１６のタングステン層１５１となるものである。   Next, as shown in FIG. 5D, a conductor paste 17c mainly made of tungsten is printed on the surface of each of the green sheets 11a to 14a and dried. The conductor paste 17c is printed so as to be electrically connected to the conductor paste 17b filled in the hole 17a, and finally becomes the inner conductor layer 18 and the tungsten layer 151 of the upper surface land 15 and the lower surface land 16. is there.

次に、図５（ｅ）に示されるように、このようにして加工された各グリーンシート１１ａ〜１４ａを積層する。具体的には、各グリーンシート１１ａ〜１４ａを重ね合わせ、熱圧着を行い積層する。   Next, as shown in FIG. 5E, the green sheets 11a to 14a processed in this way are stacked. Specifically, the green sheets 11a to 14a are stacked and laminated by thermocompression bonding.

さらに、この積層工程においては、積層体の耳部にて上記穴１１０ａによって形成されたスルーホール１１０ｂの内面に対して、タングステンやモリブデンからなるペースト１１０ｃを印刷法などにより塗布する。このペースト１１０ｃは、電気メッキ用の電極１１０となるものである。また、この積層体には、後工程にて耳部を切断するための溝１１１を刃具などを用いて形成する。   Further, in this laminating step, a paste 110c made of tungsten or molybdenum is applied by a printing method or the like to the inner surface of the through hole 110b formed by the hole 110a at the ear of the laminated body. This paste 110c becomes the electrode 110 for electroplating. Moreover, the groove | channel 111 for cut | disconnecting an ear | edge part at a post process is formed in this laminated body using a cutting tool etc.

次に、この積層体を約１６００℃、還元雰囲気にて焼成すると、図６（ａ）に示されるような積層基板１０ができあがる。このとき、基板は約２０％収縮する。また、各ペースト１７ｂ、１７ｃは各ランド１５、１６のタングステン層１５１および内層配線１７、１８となる。また、スルーホール１１０ｂのペースト１１０は、積層体の焼成とともに焼結され、電気メッキ用の電極１１０となる。   Next, when this laminate is fired in a reducing atmosphere at about 1600 ° C., a laminate substrate 10 as shown in FIG. 6A is completed. At this time, the substrate shrinks by about 20%. The pastes 17b and 17c become the tungsten layer 151 and the inner layer wirings 17 and 18 of the lands 15 and 16, respectively. Further, the paste 110 in the through hole 110b is sintered together with the fired body to form an electrode 110 for electroplating.

この電極１１０は、大電流用ランド１５ａとなる部位、すなわち配線としての各ランド１５、１６のうち電気メッキが行われるものと、電気的に接続されている。図６（ａ）に示されるように、積層基板１０における内層配線１７、１８を引き出し配線として電気的接続が行われている。   The electrode 110 is electrically connected to a portion to be a large current land 15a, that is, one that is subjected to electroplating among the lands 15 and 16 as wiring. As shown in FIG. 6A, electrical connection is performed by using the inner layer wirings 17 and 18 in the laminated substrate 10 as lead wirings.

そして、この電極１１０は、後述する電気メッキをする際に、カソードとしての電極となるものであり、たとえば、スルーホール１１０ｂにおいて電源に接続されたフックのようなものに基板１０を引っかけるだけで、当該電源と電気的に接続されカソード電位を得られるようになっている。   And this electrode 110 becomes an electrode as a cathode when performing electroplating which will be described later. For example, by simply hooking the substrate 10 on something like a hook connected to a power source in the through hole 110b, A cathode potential can be obtained by being electrically connected to the power source.

なお、後工程にて耳部を切断するための溝１１１は、積層体を焼成し積層基板１０を形成した後において形成してもよい。その場合には、レーザ加工などにより形成することができる。   Note that the groove 111 for cutting the ear portion in a later step may be formed after the laminated body is fired to form the laminated substrate 10. In that case, it can be formed by laser processing or the like.

次に、基板１０のうち配線１５、１６を形成すべき部位に、メッキ層１５２を形成する。本例では、メッキ層１５２として銅メッキ層１５２を形成する。まずは、無電解メッキにより膜を形成する。   Next, a plating layer 152 is formed in a portion of the substrate 10 where the wirings 15 and 16 are to be formed. In this example, a copper plating layer 152 is formed as the plating layer 152. First, a film is formed by electroless plating.

具体的には、図６（ｂ）に示されるように、上面ランド１５（１５ａ、１５ｂ）および下面ランド１６となるタングステン層１５１の表面に、無電解メッキにより、銅メッキ層１５２を形成する。このとき、上記電気メッキ用の電極１１０の表面にも、同じ銅メッキ層が形成される。   Specifically, as shown in FIG. 6B, a copper plating layer 152 is formed by electroless plating on the surface of the tungsten layer 151 to be the upper surface land 15 (15a, 15b) and the lower surface land 16. At this time, the same copper plating layer is also formed on the surface of the electrode 110 for electroplating.

次に、無電解メッキにより形成された膜の表面の一部に電気メッキを施す。具体的には、図６（ｃ）に示されるように、電気メッキ用の電極１１０を利用して、電気銅メッキを行い、大電流用ランド１５ａにおける無電解銅メッキ膜の上に、電気銅メッキ膜を形成し、大電流用ランド１５ａにおける銅メッキ層１５２を形成する。   Next, electroplating is performed on part of the surface of the film formed by electroless plating. Specifically, as shown in FIG. 6 (c), electrolytic copper plating is performed using the electrode 110 for electroplating, and the electrolytic copper is deposited on the electroless copper plating film in the large current land 15a. A plating film is formed, and a copper plating layer 152 in the large current land 15a is formed.

このようにして、本例における表層ランド１５、１６、すなわち、タングステン層１５１の上に銅メッキ層１５２を施してなる上面ランド１５および下面ランド１６ができあがる。   Thus, the surface lands 15 and 16 in this example, that is, the upper surface land 15 and the lower surface land 16 obtained by applying the copper plating layer 152 on the tungsten layer 151 are completed.

次に、図７（ａ）に示されるように、積層基板１０の下面に、厚膜抵抗体２３を構成するペーストを印刷し、乾燥・焼成することにより、厚膜抵抗体２３を形成する。   Next, as shown in FIG. 7A, the thick film resistor 23 is formed by printing the paste constituting the thick film resistor 23 on the lower surface of the multilayer substrate 10, drying and baking the paste.

そして、図７（ｂ）、（ｃ）に示されるように、その上に保護ガラス４３を形成し、その上に保護樹脂４４を形成する。また、必要に応じて保護ガラス４３を形成した後、抵抗値を調整するため、レーザトリミングを行ったりする。   Then, as shown in FIGS. 7B and 7C, a protective glass 43 is formed thereon, and a protective resin 44 is formed thereon. Moreover, after forming the protective glass 43 as needed, in order to adjust resistance value, laser trimming is performed.

続いて、上面ランド１５における銅メッキ層１５２の表面に、無電解メッキまたは電気メッキなどにより、上記金メッキ層を形成する。こうして、図７（ｃ）に示されるように、配線基板１００が形成される。   Subsequently, the gold plating layer is formed on the surface of the copper plating layer 152 in the upper surface land 15 by electroless plating or electroplating. In this way, the wiring board 100 is formed as shown in FIG.

なお、この図７（ｃ）に示される配線基板１００は、未だ耳部が残っている状態のものである。そして、上記溝１１１を介して耳部を切断すれば、上記図１に示されるような配線基板１００ができあがる。具体的には、耳部に応力を加えれば、溝１１１に沿って基板１０が切断される。   Note that the wiring board 100 shown in FIG. 7C is in a state where the ears still remain. When the ear portion is cut through the groove 111, the wiring board 100 as shown in FIG. 1 is completed. Specifically, if stress is applied to the ear portion, the substrate 10 is cut along the groove 111.

このようにして製造された配線基板１００を受け入れて、部品やボンディングワイヤの実装工程が行われる。まず、図８（ａ）に示されるように、上面ランド１５のうちはんだ付けが行われる部位に、はんだペースト４０ａを印刷して塗布する。   The wiring board 100 manufactured in this way is received, and a component and bonding wire mounting process is performed. First, as shown in FIG. 8A, a solder paste 40a is printed and applied to a portion of the upper surface land 15 where soldering is performed.

次に、図８（ｂ）に示されるように、部品マウントを行う。ここでは、はんだ付けされる部品であるフリップチップ２０、コンデンサ２１およびＩＣチップ２２を配線基板１００の表面に搭載する。   Next, as shown in FIG. 8B, component mounting is performed. Here, the flip chip 20, the capacitor 21, and the IC chip 22 that are components to be soldered are mounted on the surface of the wiring substrate 100.

続いて、はんだリフローを行い、フリップチップ２０、コンデンサ２１およびＩＣチップ２２をはんだ４０を介して配線基板１００に接続する。その後、基板洗浄を行い、フラックスを洗浄し、除去する。   Subsequently, solder reflow is performed to connect the flip chip 20, the capacitor 21, and the IC chip 22 to the wiring substrate 100 through the solder 40. Thereafter, the substrate is cleaned, and the flux is cleaned and removed.

次に、フリップチップ２０と配線基板１００との間にアンダーフィル材４２を注入して硬化する。これにより、アンダーフィル材４２の充填がなされる。なお、このアンダーフィル材４２の充填は必要に応じて行えばよく、行わなくてもよい。   Next, an underfill material 42 is injected between the flip chip 20 and the wiring substrate 100 and cured. Thereby, the underfill material 42 is filled. The underfill material 42 may be filled as necessary or not.

次に、上面ランド１５のうちボンディングワイヤ３０が接続される部位に対して、Ａｌボンディング工程を行い、ボンディングワイヤ３０によるＩＣチップ２２の接続、および、コネクタ部材などの外部と上面ランド１５との接続を行う。配線基板１００と外部とがボンディングワイヤ３０を介して電気的に接続され、上記図２に示される実装構造ができあがる。   Next, an Al bonding process is performed on the portion of the upper surface land 15 to which the bonding wire 30 is connected, and the IC chip 22 is connected by the bonding wire 30 and the connection between the outside such as the connector member and the upper surface land 15 is performed. I do. The wiring board 100 and the outside are electrically connected via the bonding wires 30 to complete the mounting structure shown in FIG.

ところで、本実施形態によれば、基板１０の表面に形成されている配線１５、１６は、無電解メッキからなるものであり、さらにこの無電解メッキ膜の一部、すなわち大電流用ランド１５ａに電気メッキが施されたものである。   By the way, according to the present embodiment, the wirings 15 and 16 formed on the surface of the substrate 10 are made of electroless plating, and a part of the electroless plating film, that is, the large current land 15a. It is electroplated.

そして、本実施形態の製造方法によれば、基板１０の表面に、無電解メッキからなる配線１５、１６を形成してなる配線基板１００の製造方法において、基板１０のうち配線１５、１６を形成すべき部位に、無電解メッキにより膜を形成した後、この膜の表面の一部に電気メッキを施すことにより、配線１５、１６を形成することを特徴とする配線基板の製造方法が提供される。   Then, according to the manufacturing method of the present embodiment, in the manufacturing method of the wiring substrate 100 in which the wirings 15 and 16 made of electroless plating are formed on the surface of the substrate 10, the wirings 15 and 16 are formed in the substrate 10. Provided is a method for manufacturing a wiring board, wherein a wiring 15 and 16 are formed by forming a film on a portion to be processed by electroless plating and then performing electroplating on a part of the surface of the film. The

それによれば、無電解メッキからなる配線１５、１６のすべてではなく、一部にメッキ析出速度の速い電気メッキをさらに施すことにより、当該配線１５、１６の一部すなわち大電流ランド１５ａを無電解メッキからなる膜の上に電気メッキからなる膜が積層された大電流用の厚い膜とすることができる。そのため、メッキ用の引き出し配線のレイアウトが容易になるとともに、生産効率の低下を防止することができる。   According to this, a part of the wirings 15 and 16, that is, the large current land 15 a, is electrolessly electroplated on a part of the wirings 15 and 16 made of electroless plating instead of all of the wirings 15 and 16. A thick film for high current can be obtained by laminating a film made of electroplating on a film made of plating. Therefore, the layout of the lead wiring for plating can be facilitated, and a decrease in production efficiency can be prevented.

よって、本製造方法によれば、基板１０の表面に配線１５、１６を設けてなる配線基板１００において、大電流用の配線１５ａを電気メッキによって容易且つ効率よく形成することができる。   Therefore, according to this manufacturing method, in the wiring substrate 100 in which the wirings 15 and 16 are provided on the surface of the substrate 10, the wiring 15a for large current can be easily and efficiently formed by electroplating.

また、本実施形態では、基板１０における最終的に切断除去される端部すなわち耳部に、電気メッキを行うための電極１１０を形成し、当該電極１１０と電気メッキを行う部位とを結線した後、電気メッキを行うことで、部分的な電気メッキを適切に実現することができている。   Further, in the present embodiment, after the electrode 110 for electroplating is formed on the end portion, that is, the ear portion, which is finally cut and removed from the substrate 10, the electrode 110 and the portion to be electroplated are connected to each other. By performing electroplating, partial electroplating can be appropriately realized.

なお、図示しないが、電気メッキ用の電極としては、上記したようなスルーホール１１０ｂに形成したもの以外にも、たとえば、基板１０の表面や側面に形成し、基板１０の表面に形成された引き出し配線によって、電気メッキが行われる配線と結線されたものとしてもよい。   Although not shown in the drawings, as the electrode for electroplating, in addition to the electrode formed in the through hole 110b as described above, for example, a lead formed on the surface or side surface of the substrate 10 and formed on the surface of the substrate 10 is used. The wiring may be connected to a wiring to be electroplated.

このような場合、基板１０の表面や側面に形成した電気メッキ用の電極と電気メッキが行われる配線との結線においては、たとえば、インクジェット法により形成された導電性塗膜を、引き出し配線として用いることができる。   In such a case, for example, a conductive coating formed by an ink jet method is used as the lead-out wiring in the connection between the electrode for electroplating formed on the surface or side surface of the substrate 10 and the wiring to be electroplated. be able to.

具体的には、上記の電気銅メッキ工程の前に、インクジェット式プリンターにて上記導電性塗膜を、電気メッキ用の電極と電気メッキが行われる大電流ランド１５ａとを結線するように基板１０の表面に塗布する。   Specifically, before the electrolytic copper plating step, the substrate 10 is connected so that the conductive coating film is connected to the electrode for electroplating and the large current land 15a to be electroplated by an ink jet printer. Apply to the surface.

このような導電性塗膜は、たとえば銅あるいは金、銀などを含む厚膜ペーストであり、たとえば６００℃〜９００℃程度で焼成することで形成可能である。この焼成は、無電解銅メッキのシンターの熱処理を利用して行ってもよい。   Such a conductive coating film is a thick film paste containing, for example, copper, gold, silver or the like, and can be formed by firing at about 600 ° C. to 900 ° C., for example. This firing may be performed using a heat treatment of an electroless copper-plated sinter.

さらに、銅あるいは金、銀がナノペーストであれば、比較的低温（たとえば３００℃程度）で焼結することができる。なお、この導電性塗膜は、後でエッチングなどによって除去してもよいし、そのまま残しておいてもよい。   Furthermore, if copper, gold, or silver is a nano paste, it can be sintered at a relatively low temperature (for example, about 300 ° C.). The conductive coating film may be removed later by etching or the like, or may be left as it is.

また、上述したように、本実施形態では、基板表面の配線１５、１６のうち大電流が流れる大電流用ランド１５ａが電気メッキにより形成されることにより、その他の配線よりも厚くなっているが、具体的には、配線幅が０．５ｍｍよりも太い場合は、大電流用であり、そのような配線幅のものに対して電気メッキを行うようにする。   In addition, as described above, in the present embodiment, the large current land 15a through which a large current flows out of the wirings 15 and 16 on the substrate surface is formed by electroplating, so that it is thicker than the other wirings. Specifically, when the wiring width is thicker than 0.5 mm, it is for a large current, and electroplating is performed for the wiring width having such a width.

また、大電流が流れ電気メッキによる厚膜化が望ましい配線としては、アルミニウムのワイヤボンディングが施されるものや、トランジスタなどのパワー素子が接続されるものが挙げられる。   Further, examples of the wiring through which a large current flows and it is desirable to increase the film thickness by electroplating include those to which aluminum wire bonding is applied and those to which a power element such as a transistor is connected.

（第２実施形態）
上記実施形態では、大電流用ランド１５ａのメッキ層１５２は、無電解銅メッキ膜の上に電気銅メッキ膜を積層させた構成とし、この構成における製造方法について主として述べた。 (Second Embodiment)
In the above-described embodiment, the plating layer 152 of the large current land 15a has a configuration in which an electrolytic copper plating film is laminated on an electroless copper plating film, and the manufacturing method in this configuration has been mainly described.

しかしながら、上述したように、これとは積層順序を逆にして、大電流用ランド１５ａのメッキ層１５２を、電気銅メッキ膜の上に無電解銅メッキ膜を積層させた構成としてもよいとしている。   However, as described above, the order of lamination may be reversed, and the plating layer 152 of the large current land 15a may be configured by laminating an electroless copper plating film on the electrolytic copper plating film. .

この構成の場合、上記製造方法における銅メッキ工程において、大電流ランド１５ａとなる部位すなわち電気メッキがなされる部位に、電気銅メッキを行い、続いて、上面ランド１５となる部位の全体に無電解銅メッキを行う。   In the case of this configuration, in the copper plating step in the above manufacturing method, electrolytic copper plating is performed on the portion that becomes the large current land 15a, that is, the portion that is electroplated, and then the entire portion that becomes the upper surface land 15 is electroless. Perform copper plating.

つまり、本実施形態によれば、基板１０の表面に、無電解メッキからなる配線１５、１６を形成してなる配線基板１００の製造方法において、基板１０のうち配線１５、１６を形成すべき部位の一部に、電気メッキにより膜を形成した後、基板１０のうち配線１５、１６を形成すべき部位のすべてに無電解メッキを施すことにより、配線１５、１６を形成することを特徴とする配線基板の製造方法が提供される。   That is, according to the present embodiment, in the method of manufacturing the wiring substrate 100 in which the wirings 15 and 16 made of electroless plating are formed on the surface of the substrate 10, the portions of the substrate 10 where the wirings 15 and 16 are to be formed. After forming a film on a part of the substrate 10 by electroplating, the wirings 15 and 16 are formed by performing electroless plating on all portions of the substrate 10 where the wirings 15 and 16 are to be formed. A method for manufacturing a wiring board is provided.

それによれば、無電解メッキからなる配線１５、１６の形成予定部位のすべてではなく、一部の配線１５ａの形成予定部位にメッキ析出速度の速い電気メッキを施して膜を形成するため、メッキ用の引き出し配線のレイアウトが容易になる。   According to this, since a film is formed by performing electroplating with a high plating deposition rate on a part of the wiring 15a to be formed, not all of the parts to be formed of the wirings 15 and 16 made of electroless plating, The layout of the lead wiring becomes easy.

また、その後、配線１５、１６を形成すべき部位のすべてに無電解メッキを施して配線１５、１６を形成するが、それにより、当該配線１５、１６の一部すなわち大電流ランド１５ａは電気メッキからなる膜の上に無電解メッキからなる膜が積層された大電流用の厚い膜とすることができる。そのため、メッキ析出速度の速い電気メッキの利点を活かして生産効率の低下を防止することができる。   After that, all the portions where the wirings 15 and 16 are to be formed are subjected to electroless plating to form the wirings 15 and 16, whereby a part of the wirings 15 and 16, that is, the large current land 15 a is electroplated. A thick film for large current in which a film made of electroless plating is laminated on a film made of Therefore, it is possible to prevent a decrease in production efficiency by taking advantage of electroplating having a high plating deposition rate.

よって、本製造方法によれば、基板１０の表面に配線１５、１６を設けてなる配線基板１００において、大電流用の配線１５ａを電気メッキによって容易且つ効率よく形成することができる。   Therefore, according to this manufacturing method, in the wiring substrate 100 in which the wirings 15 and 16 are provided on the surface of the substrate 10, the wiring 15a for large current can be easily and efficiently formed by electroplating.

（第３実施形態）
図９は、本発明の第３実施形態に係る製造方法の要部を示す概略断面図である。上記実施形態との相違点を述べる。 (Third embodiment)
FIG. 9 is a schematic cross-sectional view showing the main parts of the manufacturing method according to the third embodiment of the present invention. Differences from the above embodiment will be described.

上記実施形態では、積層工程にて各グリーンシート１１ａ〜１４ａを重ね合わせることで形成された積層体（図５（ｅ）参照）において、耳部にて上記穴１１０ａによって形成されたスルーホール１１０ｂの内面に対し、タングステンやモリブデンからなるペースト１１０ｃを印刷法などにより塗布していた。   In the above embodiment, in the laminated body (see FIG. 5E) formed by overlapping the green sheets 11a to 14a in the laminating step, the through holes 110b formed by the holes 110a at the ears. A paste 110c made of tungsten or molybdenum was applied to the inner surface by a printing method or the like.

それに対して、本実施形態の製造方法では、図９に示されるように、積層される前の各グリーンシート１１ａ〜１４ａのそれぞれに、タングステンやモリブデンからなるペースト１１０ｃを印刷法などにより塗布する。   On the other hand, in the manufacturing method of the present embodiment, as shown in FIG. 9, a paste 110c made of tungsten or molybdenum is applied to each of the green sheets 11a to 14a before being laminated by a printing method or the like.

具体的には、導体ペースト１７ｂまたは導体ペースト１７ｃを印刷して乾燥させるときに、グリーンシート１１ａ〜１４ａの１層ごとに裏面側から穴１１０ａの部分を真空に引きながら、ペースト１１０ｃの印刷を行えばよい。   Specifically, when the conductor paste 17b or the conductor paste 17c is printed and dried, the paste 110c is printed while evacuating the hole 110a from the back side for each layer of the green sheets 11a to 14a. Just do it.

その後は、穴１１０ａにペースト１１０ｃが形成された各グリーンシート１１ａ〜１４ａを積層して、焼成すれば、本実施形態においても、上記図１に示されるような配線基板１００ができあがる。   After that, if the green sheets 11a to 14a in which the paste 110c is formed in the holes 110a are stacked and fired, the wiring substrate 100 as shown in FIG. 1 is completed also in this embodiment.

（他の実施形態）
なお、大電流用ランド１５ａのメッキ層１５２を、無電解銅メッキ膜の上に電気銅メッキ膜を積層させた構成とする場合には、電気メッキは、厚膜抵抗体２３の形成後に行ってもよいし、上記金メッキの前後に行ってもよい。さらには、電気銅メッキ膜上の金メッキの形成は行ってもよいし、行わなくてもよい。 (Other embodiments)
In the case where the plated layer 152 of the large current land 15a has a structure in which an electrolytic copper plating film is laminated on an electroless copper plating film, the electroplating is performed after the thick film resistor 23 is formed. Alternatively, it may be performed before or after the gold plating. Furthermore, the formation of gold plating on the electrolytic copper plating film may or may not be performed.

また、下面ランド１６にも大電流が流れるものが存在する場合には、そのような下面ランド１６において電気メッキを行い、厚膜化することで大電流化に対応するようにしてもよい。   In addition, when there is a thing in which a large current flows also in the lower surface land 16, electroplating may be performed on the lower surface land 16 to increase the film thickness so as to cope with the increased current.

また、上記配線基板１００において、基板１０の下面の厚膜抵抗体２３は無いものであってもよい。   In the wiring board 100, the thick film resistor 23 on the lower surface of the board 10 may be omitted.

また、配線基板を構成する基板は、セラミック積層基板でなくてもよく、たとえばセラミックの単層基板や、樹脂のビルドアップ基板などであってもよい。   Further, the substrate constituting the wiring substrate may not be a ceramic laminated substrate, and may be, for example, a ceramic single-layer substrate or a resin build-up substrate.

要するに、本発明は、基板の表面に配線を設けてなる配線基板において、配線の一部１５ａを電気メッキにより形成し、配線におけるその他の部分よりも厚くしたことを特徴とする配線基板、およびそのような配線基板を適切に製造しうる製造方法に主たる特徴を持たせたものであり、それ以外の細部については、適宜設計変更が可能である。   In short, according to the present invention, in a wiring board in which wiring is provided on the surface of the board, a part 15a of the wiring is formed by electroplating and is thicker than the other part of the wiring, and the wiring board A manufacturing method capable of appropriately manufacturing such a wiring board is provided with the main characteristics, and the design of the other details can be appropriately changed.

本発明の第１実施形態に係る配線基板の概略断面図である。1 is a schematic cross-sectional view of a wiring board according to a first embodiment of the present invention. 図１に示される配線基板に各種部品を実装した状態を示す概略断面図である。It is a schematic sectional drawing which shows the state which mounted various components on the wiring board shown by FIG. 第１実施形態の配線基板の製造方法および実装構造の組み付け方法の工程フローを示す図である。It is a figure which shows the process flow of the manufacturing method of the wiring board of 1st Embodiment, and the assembly method of a mounting structure. 図３に続く工程フローを示す図である。It is a figure which shows the process flow following FIG. 第１実施形態の配線基板の製造方法および実装構造の組み付け方法の各工程における途中状態のワークを示す概略断面図である。It is a schematic sectional drawing which shows the workpiece | work of the intermediate state in each process of the manufacturing method of the wiring board of 1st Embodiment, and the assembly method of a mounting structure. 図５に続く各工程における途中状態のワークを示す概略断面図である。It is a schematic sectional drawing which shows the workpiece | work in the middle state in each process following FIG. 図６に続く各工程における途中状態のワークを示す概略断面図である。It is a schematic sectional drawing which shows the workpiece | work in the middle state in each process following FIG. 図７に続く各工程における途中状態のワークを示す概略断面図である。It is a schematic sectional drawing which shows the workpiece | work in the middle state in each process following FIG. 本発明の第３実施形態に係る製造方法の要部を示す概略断面図である。It is a schematic sectional drawing which shows the principal part of the manufacturing method which concerns on 3rd Embodiment of this invention.

符号の説明Explanation of symbols

１０…基板としての積層基板、１１、１２、１３、１４…セラミック層、
１５…配線としての上面ランド、
１５ａ…電気メッキにより形成される配線の一部としての大電流用ランド、
１５ｂ…小電流用ランド、１６…配線としての下面ランド、１１０…電極。 10 ... Multilayer substrate as substrate, 11, 12, 13, 14 ... Ceramic layer,
15: Top land as wiring,
15a ... Land for large current as a part of wiring formed by electroplating,
15b ... Land for small current, 16 ... Bottom surface land as wiring, 110 ... Electrode.

Claims (5)

基板（１０）の表面に配線（１５、１６）を設けてなる配線基板において、
前記配線（１５、１６）の一部（１５ａ）が、電気メッキにより形成されており、前記配線（１５、１６）におけるその他の部分（１５ｂ、１６）よりも厚くなっていることを特徴とする配線基板。 In the wiring board in which the wiring (15, 16) is provided on the surface of the substrate (10),
A part (15a) of the wiring (15, 16) is formed by electroplating and is thicker than the other parts (15b, 16) in the wiring (15, 16). Wiring board. 前記基板（１０）は、複数のセラミック層（１１、１２、１３、１４）が積層されてなるセラミック積層基板として構成されていることを特徴とする請求項１に記載の配線基板。 The wiring board according to claim 1, wherein the substrate (10) is configured as a ceramic laminated substrate in which a plurality of ceramic layers (11, 12, 13, 14) are laminated. 基板（１０）の表面に、無電解メッキからなる配線（１５、１６）を形成してなる配線基板の製造方法において、
前記基板（１０）のうち前記配線（１５、１６）を形成すべき部位に、無電解メッキにより膜を形成した後、この膜の表面の一部に電気メッキを施すことにより、前記配線（１５、１６）を形成することを特徴とする配線基板の製造方法。 In the method of manufacturing a wiring board, wherein wiring (15, 16) made of electroless plating is formed on the surface of the substrate (10).
A film is formed by electroless plating on a portion of the substrate (10) where the wirings (15, 16) are to be formed, and then electroplating is performed on a part of the surface of the film, whereby the wiring (15 16). A method for manufacturing a wiring board, comprising: 基板（１０）の表面に、無電解メッキからなる配線（１５、１６）を形成してなる配線基板の製造方法において、
前記基板（１０）のうち前記配線（１５、１６）を形成すべき部位の一部に、電気メッキにより膜を形成した後、前記基板（１０）のうち前記配線（１５、１６）を形成すべき部位のすべてに無電解メッキを施すことにより、前記配線（１５、１６）を形成することを特徴とする配線基板の製造方法。 In the method of manufacturing a wiring board, wherein wiring (15, 16) made of electroless plating is formed on the surface of the substrate (10).
A film is formed by electroplating on a part of the substrate (10) where the wiring (15, 16) is to be formed, and then the wiring (15, 16) is formed in the substrate (10). A method of manufacturing a wiring board, wherein the wirings (15, 16) are formed by performing electroless plating on all of the power parts. 前記基板（１０）における最終的に切断除去される端部に、前記電気メッキを行うための電極（１１０）を形成し、前記電極（１１０）と前記電気メッキを行う部位とを結線した後、前記電気メッキを行うことを特徴とする請求項３または４に記載の配線基板の製造方法。
After forming the electrode (110) for performing the electroplating on the end portion to be finally cut and removed in the substrate (10), and connecting the electrode (110) and the portion to be electroplated, 5. The method for manufacturing a wiring board according to claim 3, wherein the electroplating is performed.
JP2004219695A 2004-07-28 2004-07-28 Wiring board manufacturing method Expired - Fee Related JP4442353B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004219695A JP4442353B2 (en) 2004-07-28 2004-07-28 Wiring board manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004219695A JP4442353B2 (en) 2004-07-28 2004-07-28 Wiring board manufacturing method

Publications (2)

Publication Number Publication Date
JP2006041226A true JP2006041226A (en) 2006-02-09
JP4442353B2 JP4442353B2 (en) 2010-03-31

Family

ID=35905895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004219695A Expired - Fee Related JP4442353B2 (en) 2004-07-28 2004-07-28 Wiring board manufacturing method

Country Status (1)

Country Link
JP (1) JP4442353B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009110992A (en) * 2007-10-26 2009-05-21 Panasonic Corp Part built-in printed wiring board, and manufacturing method of part built-in printed wiring board
JP2010192903A (en) * 2010-02-23 2010-09-02 Toshiba Corp Electronic apparatus
US8064216B2 (en) 2008-12-15 2011-11-22 Mitsubishi Electric Corporation Edge connector

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009110992A (en) * 2007-10-26 2009-05-21 Panasonic Corp Part built-in printed wiring board, and manufacturing method of part built-in printed wiring board
US8064216B2 (en) 2008-12-15 2011-11-22 Mitsubishi Electric Corporation Edge connector
JP2010192903A (en) * 2010-02-23 2010-09-02 Toshiba Corp Electronic apparatus

Also Published As

Publication number Publication date
JP4442353B2 (en) 2010-03-31

Similar Documents

Publication Publication Date Title
US20210043375A1 (en) Coil electronic component and method of manufacturing the same
KR101652850B1 (en) Chip electronic component, manufacturing method thereof and board having the same
JP6297082B2 (en) Ceramic substrate and manufacturing method thereof
JP5566383B2 (en) Circuit board manufacturing method, circuit board manufactured thereby, and mother board for circuit board used therefor
US8069558B2 (en) Method for manufacturing substrate having built-in components
JP2016167578A (en) Coil electronic component and manufacturing method of same
JP4753380B2 (en) Bottom electrode type solid electrolytic capacitor
JP5201671B2 (en) Bottom electrode type solid electrolytic capacitor and manufacturing method thereof
JP5706186B2 (en) Chip resistor and manufacturing method thereof
JP4442353B2 (en) Wiring board manufacturing method
JP6068157B2 (en) Multi-wiring board
JP4193712B2 (en) Method for manufacturing substrate having lands
JP4730072B2 (en) Circuit board manufacturing method
JP4272550B2 (en) Multiple wiring board
JP3969991B2 (en) Surface mount electronic components
JP5469960B2 (en) Bottom electrode type solid electrolytic capacitor and manufacturing method thereof
JP4272507B2 (en) Multiple wiring board
JP2006032747A (en) Laminated electronic component and its manufacturing method
JP5011879B2 (en) Manufacturing method of semiconductor device and lead frame assembly
JP2016054216A (en) Printed wiring board manufacturing method
JP4174407B2 (en) Electronic component storage package
JP7122939B2 (en) Wiring board and manufacturing method thereof
JP6936774B2 (en) Wiring board and its manufacturing method
JP4814750B2 (en) Multilayer wiring board, electronic device, and manufacturing method thereof
JP2006196840A (en) Wiring board and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100104

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140122

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees