JP2006033858A - デジタルテレビ放送サービス用の受信機構造およびその使用 - Google Patents

Abstract

【課題】特にデジタルテレビ放送サービス用の受信機構造を開示する。
【解決手段】この構造は、信号入力部と局部発振器入力部と出力部とを有する少なくとも１つの第１周波数変換ユニット（２）を備えている。少なくとも１つの第１周波数変換ユニット（２）は、入力側に印加される信号を中間周波数に変換できるように設計されている。さらに、第１増幅器（６ａ）が備えられている。この第１増幅器は、第１増幅器（６ａ）の下流に接続されているフィルタ（７）の信号レベル減衰を保証するための利得を有するように設計されている。第１増幅器（６ａ）は、周波数変換ユニット（２）の出力部と連結されている。さらに、可変利得係数を有する中間周波数増幅器（８）が備えられている。この中間周波数増幅器は、第１増幅器（６）と連結されている。少なくとも１つの第１周波数変換ユニット（２）および第１増幅器（６ａ）は、共通の半導体本体（１）に形成されている。
【選択図】図１

Description

デジタルテレビ放送サービス（ＤＶＢ：欧州デジタル放送方式）の開発には、複雑な伝送信号のせいで、高度の受信機が要求される。大きな周波数選択性のほかに、使用されるＯＦＤＭ伝送方法では送受信されるデータ中のエラーを回避するために、高い線形性の維持も要求される。非常に良好な位相雑音は、デジタル信号をＯＦＤＭ変調で受信するために非常に重要である。一方、アナログ信号を受信するには、雑音指数または信号対雑音比が特に重要である。デジタルテレビ信号用の受信機では、多くの場合、まず入力信号が中間周波数に変換され、フィルタリングされ、そしてさらに処理される。個々の有効チャネル毎に使用される帯域幅は非常に狭いが、利用できるチャネルの帯域幅の合計は、数１００ＭＨｚとなる。

移動式通信装置およびテレビ装置の普及が増すと、さらに、移動式システムで使用されるテレビチューナー用の受信機を実現するときに新しい構想が必要となる。このようなシステム（例えば、ノートブックまたはラップトップ）では、利用できる場所が制限されており、電流供給または電圧供給も制限されている。

従って、本発明の目的は、テレビ信号受信に特に適した、移動式通信装置内の受信機構造を提供することである。

この目的は、本発明の独立特許請求項の記載内容によって達成される。本発明の有利な実施形態は、従属請求項の記載内容である。

この場合、本発明では、受信機構造に、少なくとも１つの周波数変換ユニットが備えられている。この周波数変換ユニットは、信号入力部と、局部発振器入力部と、出力部とを有している。また、この周波数変換ユニットは、入力側に印加される信号を、局部発振器入力部の局部発振器信号を用いて、中間周波数信号に変換できるように設計されている。周波数変換ユニットの出力部には、第１増幅器が連結されている。第１増幅器の利得は、第１増幅器の下流に接続されている第１フィルタの信号レベル減衰を補償するために適している。つまり、第１増幅器は、信号レベル減衰を補償するための利得を有している。さらに、可変利得係数を有する中間周波数増幅器が備えられている。この中間周波数増幅器は、下流接続フィルタを介して第１増幅器と連結されている。このフィルタは、特に周波数選択性があり、受信信号に含まれる、変換はされたが、望ましくない信号成分を抑制する機能を果たす。本発明では、少なくとも１つの周波数変換ユニットおよび第１増幅器が、半導体本体中に、集積回路として形成されている。

デジタルテレビ信号受信用の受信機構造の本質的な構成部分を、チップ内部の集積回路に形成することにより、離散した素子によって実現される従来のテレビ信号チューナーとは対照的に、所要面積が少なくコスト効率のよい実施形態が可能となる。集積回路として形成することにより、おなじく、供給電圧を５Ｖ未満に低減でき、または、集積回路技術を連続して使用することにより、供給電圧を好ましくは３Ｖと５Ｖとの間で選択できる。

半導体本体にある中間周波数増幅器も、集積回路として設計されていることが好ましい。集積によって、本発明の受信機構造は、使用時に自由度が明らかにより高くなっている。デジタルテレビ信号を受信することに加えて、本発明の構造は、他の通信標準、特に移動式無線標準を受信するためにも使用できる。従って、この受信機構造は、異なる通信標準およびデータ伝送標準のためのユニバーサル受信機として設計されている。

このことは、本発明の他の発展形態では、周波数変換ユニットと並列接続された周波数変換ユニットをさらに備えることによって可能となる。さらに、局部発振器信号を準備するための様々な周波数範囲を有する複数の発振器も半導体本体の内部に形成されていてもよい。適切な接続手段は、少なくとも１つの周波数変換ユニットの局部発振器入力部を、対応する周波数範囲に適した発振器と接続している。従って、様々なアプリケーションのための充分に大きな周波数領域が、少なくとも１つの周波数変換ユニットによって適切にカバーされる。特に発振器信号の周波数を選択することにより、入力信号を同じ中間周波数に変換できる。このことにより、さらなる信号処理は、非常に簡易化される。

本発明の他の発展形態では、第１増幅器が、第１フィルタユニットを介して、周波数変換ユニットの出力部と連結されている。この場合、第１フィルタユニットは、半導体本体の内部、またあるいは、半導体本体の外部に配置されている。半導体本体の外部に配置されている場合は、フィルタユニットの帯域幅または他のパラメータを、後から変更することもできる。

本発明の一発展形態では、少なくとも１つの周波数変換ユニットが、ギルバートセルを有するギルバート混合器として形成されている。この場合、さらに、ギルバートセルの第１および第２制御端子が、第１電荷メモリーの端子および第２電荷メモリーの端子と接続されていることが好ましい。第１電荷メモリーのそれぞれ他の端子は、第１出力部と接続されており、第２電荷メモリーのそれぞれ他の端子は、第２出力部と接続されている。ギルバートセルと電荷メモリーと、好ましくはキャパシタとがさらに相互連結されていることにより、ギルバート混合器の相互変調特性がさらに改善される。

本発明の他の発展形態では、第１フィルタユニットが、供給電位端子を備えている。この供給電位端子は、誘導性のある素子を介して、周波数変換ユニットの出力部と連結されている。従って、第１フィルタユニットは、周波数変換ユニットの供給入力部を同時に形成している。

本発明の他の発展形態では、少なくとも１つの周波数変換ユニットの信号入力部の上流に、可変バンドパス幅を有する第２フィルタユニットが接続されている。第２フィルタユニットは、バンドパス幅を調整するための制御信号を供給するために、第１および第２制御端子を備えている。この場合、第２フィルタユニットが、トラッキングフィルタとして、半導体本体の外部に形成されていることが好ましい。このような実施形態は、カバーする周波数範囲が数１００ＭＨｚと大きいので、本発明の受信機構造のために有効と思われる。

一実施形態では、第２フィルタユニットが、可変容量を有する少なくとも１つの容量ダイオードを備えている。容量ダイオードの第１端子は、第１制御端子と連結されており、容量ダイオードの第２端子は、第２制御端子と連結されている。他の一実施形態では、第２フィルタユニットの信号入力と信号出力部との間に、イメージ周波数抑制用の電荷メモリーが接続されている。その結果、周波数変換後、出力信号は、中間周波数になって、その信号品質が非常に改善される。さらに、第１および第２制御端子は、第２フィルタユニットのバンドパス幅を正確に調整する。この場合、補正信号を供給するための制御端子が備えられていてもよい。これにより、製造または部品に起因するばらつきが補償される。その結果、受信機を製造した後に、さらに試験をして、機械的な、かつ、時間のかかる同調をしなくてもよくなる。

本実施形態の好ましい一形態では、第１制御端子が、バンドパス幅を調整するための動作信号を供給できるように設計されており、第２制御端子が、バンドパス幅の製造のばらつきおよび部品のばらつきを同調および補正するための補正信号を供給できるように設計されている。

本発明の他の一発展形態では、基礎調整用の第２制御端子が、デジタル／アナログ変換器と連結されている。デジタル／アナログ変換器は、デジタル補正値をアナログ補正信号へ変換し、この補正信号を第２制御端子へ供給できるように設計されている。補正値は、好ましくは読み書き可能な１つのメモリーに格納されていてもよい。様々な補正値が、製造段階の間に決定され、メモリーに格納されることが好ましい。稼動操作時には、これら補正値が、第２フィルタユニットを補正および同調するために使用されてもよい。このことにより、機械的な同調が不要となる。さらに、この実施形態の本発明の受信機構造は、上流接続されているフィルタの部品のばらつきに依存しなくなる。

他の一実施形態では、第１増幅器の下流に接続されているフィルタが、表面波フィルタとして形成されている。あるいは、このフィルタを、ローパスまたはバンドパス特性を有し、起動されている同調可能なＲＣフィルタとして実施することもできる。この場合、半導体本体の外部または内部への形成が可能である。他の一実施形態では、第１増幅器の下流に接続されているフィルタが、フィルタ帯域幅を切り替えるための動作信号を供給する動作入力部を備えている。

本発明の受信機構造は、フィルタ帯域幅を切替られるので、テレビ信号だけではなく、様々な信号帯域幅によって特徴付けられている他の移動式通信標準にも使用できる。単一のフィルタの代わりに、例えば通過特性、帯域幅、中心周波数の異なる特性を有する様々なフィルタを使用することもできる。従って、処理される信号に応じて、フィルタバンクのフィルタを信号経路に切り替える切替ユニットが、上流接続されていることが適切である。

本発明の他の一発展形態では、第２フィルタユニットのバンドパス幅を調整するため、または、周波数変換ユニットの上流に接続されているトラッキングフィルタのバンドパス幅を調整するための調整信号が、少なくとも１つの周波数変換ユニット用の局部発振器信号を調整するためにも使用される。

さらに、本発明の一実施形態では、少なくとも１つの第１電圧制御発振器が備えられている。第１電圧制御発振器の出力信号端子は、少なくとも１つの第１フィルタユニットの局部発振器装置と連結されている。したがって、この発振器は、局部発振器信号を生成できるように設計されている。電圧制御発振器の動作入力部に、局部発振器信号を調整するための信号を供給できる。この信号は、第２フィルタユニットのための第２制御信号から導出されている。この動作信号は、位相同期ループから導出されていることが好ましく、位相同期ループは、電圧制御発振器の出力信号端子と接続されている。

従って、一発展形態では、位相同期ループが備えられており、この位相同期ループは、電圧制御発振器を調節するため、および、第２フィルタユニットのバンドパス幅を制御するために、制御信号を生成する。位相同期ループは、おなじく半導体本体中の集積回路として形成されていることが好ましい。

本発明の他の一発展形態では、第２フィルタユニットの上流に、値の連続した可変利得を有する入力増幅器が接続されている。この入力増幅器は、利得調整用の制御入力部を備えている。入力増幅器を用いて、受信された信号を、更なる信号処理のために充分であると共に、下流接続されている第２フィルタユニットによる減衰を補償するレベルに増幅する。

本発明の他の一実施形態では、半導体本体の内部の第１増幅器が、レベル検出器と連結されている。このレベル検出器は、入力増幅器の利得調整用の動作信号を出力できるように設計されている。従って、レベル検出器によって、信号レベルを検出でき、この信号レベルに応じて、入力増幅器の利得調整用の動作信号を、最適に調整できる。

本発明の他の一発展形態では、周波数変換ユニットが、入力増幅器に対する動作信号を生成するための回路へ、入力信号レベルを示す信号を出力できるように設計されている。つまり、半導体本体の内部の信号経路の異なる位置で２つの信号レベルが検出されることが好ましい。この場合、周波数変換ユニットから出力される信号が、広帯域レベル信号であり、第１増幅器と接続されているレベル検出器は、狭帯域レベル信号だけを生成する。

入力信号レベルを示す信号を生成するために、好ましい実施形態では、少なくとも１つの周波数変換ユニットが、第１および第２電位の間に接続されている、制御された２つの経路を備えている。これらの制御端子は、周波数変換ユニットの信号入力部と接続されている。さらに、第１および第２の制御された経路のそれぞれ第１および第２端子は、入力信号レベルを示す広帯域信号を形成するための動作値検出器と連結されている。

入力信号レベルを示す広帯域信号およびレベル検出器から来る狭帯域信号が、制御回路で処理されることが好ましい。なお、この制御回路は、これらの信号から、利得調整用の動作信号を生成するものである。本発明の一発展形態では、利得調整用に生成された信号を、その利得を調整するための中間周波数増幅器へ供給する。

本発明の他の一発展形態では、少なくとも１つの周波数変換ユニットのほかに、第２周波数変換ユニットが備えられている。この第２周波数変換ユニットは、半導体本体の内部に形成されており、その周波数発振器入力部は、半導体本体の内部にある他の電圧制御発振器と接続されている。第２周波数変換ユニットの信号入力部は、それ自身の側で、半導体本体の外部の他のトラッキングフィルタと連結されている。同じく、第２周波数変換ユニットにも、入力側に印加される信号レベルを検出するための広帯域レベル検出器が備えられている。

本発明の受信機構造は、デジタルテレビ信号用、および、特に、地上デジタルテレビ用の受信機で使用されることが好ましい。複数の構成素子を半導体本体の集積回路として構成することにより、所要面積が低減される。特に、高さが、ＳＭＤ構成素子（例えば、ＳＭＤコイル）を使用することによって低減される。電圧摂取量が少なく、電力消費量が少ないので、本発明の受信機構造は、特に、移動式装置（例えば、ノートブック、ＰＤＡまたは移動式電話機）での使用に適している。

メモリーに格納された補正値から補正信号を供給および生成することにより、本発明の受信機構造は、製造時に機械的な同調をさらに行わなくてもよくなる。このことにより、フィルタに必要な構成素子を、ＳＭＤ素子として、所要面積を少なくして形成できる。従って、製造コストが低減される。補正値を、独自の測定プロセスで先行して決定でき、メモリーに格納できる。

さらに、本発明を図面を参考にして詳しく説明する、各図面の機能および作用の同じ構成素子には、同じ参照符号が付けられている。

図１は、本発明の受信機構造の一実施例を示す図である。図２は、周波数変換ユニットの第１実施例を示す図である。図３は、広帯域レベル検出器を有する周波数変換ユニットの第２実施例を示す図である。図４Ａ〜図４Ｃは、第１フィルタユニットの実施例を示す図である。図５から図６は、ローパスまたはバンドパス特性を有する第１フィルタユニットの他の実施例を示す図である。図７は、外付けトラッキングフィルタの一実施例を示す図である。図８は、下流接続増幅器を有するトラッキングフィルタの第２実施例を示す図である。図９は、下流接続フィルタを有する第１増幅器の一実施例を示す図である。図１０は、制御電圧を生成するためのブロック図である。図１１は、広帯域および狭帯域レベル検出器を有するブロック図である。図１２Ａ及び図１２Ｂは、下流接続されているフィルタを有する第１増幅器の実施例を示す図である。図１３は、受信機構造の位相同期ループの一実施例を示す図である。

図１に、受信用であって、かつ、２つの周波数帯域の信号処理用の本発明の受信機構造の一実施例を示す。しかしながら、この受信機構造の構造は、他の受信機行列を並列に配置することにより拡大される。その結果、様々な周波数帯域を受信できる。本発明の構造では、複数の構成素子が１つの共通の半導体本体１内に実施されている。この半導体本体は、本実施例では、シリコン半導体技術によって製造される。従って、構成素子は、集積回路として、単一の半導体本体に実施されている。半導体本体１は、接触パッドとも呼ばれるその表面上に、複数の端子を備えている。接触パッドは、配線を介して、離散した構成素子と接続されている。同時に、接触パッドは、半導体本体の内部にある受信機構造の単一の集積回路に繋がっている。

本実施例の受信機構造は、半導体本体１に、位相同期ループを備えている。この位相同期ループは、２つの電圧制御発振器４０・４１と連結されている。２つの電圧制御発振器４０・４１は、おなじく、相互に接続されている。その結果、これらの電圧制御発振器から出力部に出力される信号は、相互に決まった比率になっている。さらに、電圧制御発振器４１は、その出力信号を、第１分周器３１aへ出力する。この第１分周器３１ａは、それ自身の側で、第２分周器３１と接続されている。２つの分周器３１ａ・３１の制御入力部により、相当する分割比率を調整できるようになる。分割された信号は、位相比較器３２へ供給される。位相比較器３２は、位相を基準位相と比較する。

この場合、基準位相は、基準発振器７１から取得される。基準発振器７１の出力信号は、他の分周器３１ｂを介して、おなじく、位相検出器３２へ供給される。基準発振器７１は、おなじく、半導体本体１内に配置されている。基準発振器は、クロックジェネレータ７０と連結されている。クロックジェネレータは、この実施例では、外部に配置された水晶発振器として形成されている。

位相比較器３２の出力部は、電荷ポンプ３３と接続されている。この電荷ポンプは、それ自身の側で、電圧制御発振器４０・４１の出力周波数を調整するための動作信号を生成する。このことは、電荷ポンプ３３から出力される信号を、一方ではトランジスタＴ１の制御端子に印加し、さらに、半導体本体１の外部に配置されている第１キャパシタＣ２を介して抵抗器Ｒ２へ供給することによって行われる。バイポーラトランジスタＴ１のコレクタ端子は、抵抗器Ｒ２の第２端子につながっている。抵抗器Ｒ２に対して並行に、他のキャパシタＣ１が配置されている。信号は、他の負荷Ｒ３・Ｒ４を介して、動作ユニット４２・４３へ供給される。これらの動作ユニットは、発振器タンクとして形成されており、発振器４０・４１の出力周波数を調整するための動作入力部を有している。タンク４２・４３は、おなじく半導体本体１の外部に配置されており、出力信号を調整するための制御信号を生成する。

電圧制御発振器４０の出力部は、周波数変換ユニット３の局部発振器入力部と接続されている。発振器４１の信号出力部は、第２周波数変換ユニット２の局部発振器入力部と接続されている。２つの周波数変換ユニット２・３は、混合器とも呼ばれ、入力側で端子１１・１２・１３に印加されている信号を中間周波数に変換する。この場合、混合器２は、入力側で、半導体本体１の上側の２つの端子接触部と接続されており、差動信号処理用に設計されている。これに対し、信号入力部には、端子パッド１３を介して、シングル信号が供給される。このシングル信号は、第２混合器３から中間周波数の差動信号に変換される。

同時に、電圧制御発振器４１の出力部は、分周器回路５と接続されている。周波数分割器回路５の出力部は、おなじく、第２混合器３の局部発振器入力部と切替可能なように連結されている。発振器４１は、タンク４３における調整信号を介した、ＵＨＦ帯域中の周波数領域を有している。ＵＨＦ帯域の周波数領域は、ＶＨＦ−ＩＩＩ帯域の周波数領域の３倍に相当している。したがって、因数３で分周する場合は、発振器４１の出力信号は、ＵＨＦ帯域の信号の周波数変換用にも、ＶＨＦ−ＩＩＩ帯域の信号の周波数変換用にも使用できる。２つの電圧制御発振器４０・４１と、さらに、分周器回路５とが備えられている構造により、入力側で印加される大きな周波数領域の信号を、同じ中間周波数に変換できる。この場合、発振器回路４０・４１は、異なる周波数同調領域を有している。

既述の構想により、発振器の同調領域も著しく大きくなり、所望の周波数帯域のための必要な局部発振器信号を、周波数多重化または分周によって得られる。この場合、分割因数３を有するここに記載した回路だけではなく、分数の分割数によっても実現可能である。

プッシュプル信号処理で形成された、２つの混合器２・３の中間周波数出力部は、半導体本体１の表面上の接触パッド１４と接続される。これらの接触パッドは、２つのコイルＬ１・Ｌ２を介して、第１供給電位Ｖｃとそれぞれ接続されている。従って、供給電位Ｖｃは、２つの混合器２・３への供給のための役割を果たしている。同時に、２つの端子接触パッド１４の間に、他のキャパシタＣ６が並列に接続されている。２つのコイルＬ１・Ｌ２は、中間周波数に変換された、高周波数の信号成分から供給電位端子Ｖｃを遮蔽するフィルタとして作用している。さらに、端子接触場所は、キャパシタＣ７・Ｃ８と接続されている。これらのキャパシタには、それぞれ、第２端子が、コイルＬ９とこれに対して並列に接続されているキャパシタＣ１０とを介して接続されている。

コイルＬ１・Ｌ２・Ｌ９およびキャパシタＣ６・Ｃ７・Ｃ８・Ｃ１０を含む構造は、外部バンドパスフィルタを形成している。第２次の外部バンドパスフィルタの出力部は、端子接触部１５と接続されている。端子接触部１５は、半導体本体１に配置されている第１増幅器６ａと接続されている。第１増幅器６ａは、下流に接続されている弾性表面波フィルタ７での信号レベル損失を補償する機能を果たす。このため、これは、全体的なレベル領域に対して高い線形性を有している。表面波フィルタ７は、半導体本体１の外部に形成されている。外部構造により、特に簡単な同調、および、場合によっては、簡単な交換、または、表面波フィルタ７の帯域幅およびバンドパス幅の調節が可能となる。交換によって、様々なテレビ標準（例えば、ＰＡＬ，ＮＴＳＣまたはＳＥＣＡＭ−Ｌ）を簡単にカバーできる。従って、異なる標準に対して最適化された複数のフィルタの並列接続が可能である。表面波フィルタ７によって引き起こされる、例えば５〜２０ｄＢのバンドパス幅の範囲内の減衰は、上流に接続されているドライバ増幅器６ａによって補償される。

表面波フィルタ７の出力部は、半導体本体１の表面上の他の接触パッドと接続されており、中間周波数増幅器８の入力部につながっている。中間周波数増幅器８は、可変利得係数を有している。この場合、調整は、外部から供給される信号ＡＧＣによって行われる。この場合、連続的な工程で、高い線形性を有すると共に、非常に良好な信号対雑音比を提供するレベルに利得調整が行われる。中間周波数増幅器８の出力信号は、本発明の受信機構造１の信号出力を形成する。さらに、増幅器８は、特別な信号を介してスイッチオフできるものであり、および／または、その電力摂取量が低減されてもよい。その結果、複数の作動形態では、電流消費量が少なくなる。

さらに、半導体本体１の内部の構成素子と集積回路とは、利得調整ＡＧＣのための信号を生成するために備えられている。従って、混合器２・３は、増幅器６へ供給される出力信号を生成する。これらの出力信号は、入力側に印加される広帯域信号の信号レベルを示している。信号レベルは、最適な利得調整を計算するためのユニット９へ供給される。同時に、第１増幅器６ａの出力部も、このユニット９に接続されている。この場合、増幅器６ａの出力信号のレベルは、接触パッド１３に入力側から印加される信号のレベルとは異なっている。なぜなら、中間周波数に変換された広帯域信号が、第１外付けフィルタを介して、バンドパス幅以下に適切に抑制されるからである。広帯域信号のレベルを示す増幅器６の信号に対して、増幅器６ａの出力信号は、比較的狭帯域である。これらの様々な制御信号を参照して、回路９は、利得調整のための適切な調整信号を生成できる。

加えて、半導体本体には、コントロールおよび制御素子と、供給素子とがさらに設けられている。これらは、Ｉ２Ｃバスを制御するための回路１０にあるコントロール素子と、供給回路２０とに対するものである。供給回路２０は、例えば位相同期ループおよび電圧制御発振器のために、個々の素子の電流供給を確実にする。コントロール素子１０は、位相同期ループの分周器のための必要な動作信号を生成する。

２つの混合器２・３の入力部には、連続して接続された２つのトラッキングフィルタ８１・８２および８３・８４がそれぞれ接続されている。２つの連続して接続されたトラッキングフィルタは、同調可能なバンドパス幅を有している。この場合、同調は、特に、動作信号を介して行われる。この動作信号は、本発明の受信機構造の位相同期ループによって提供されるものである。さらに、他の回路５１が、半導体本体１の内部に備えられている。この回路５１は、供給素子２０によって給電され、基準発振器７１と接続されている。回路５１は、直流電圧信号用のＤＣ−ＤＣコンバータを形成している。３３Ｖ以下の範囲で変動可能なこの付加的な電圧振動は、付加的なＤＣ−ＤＣコンバータ５１と、電荷ポンプとによって提供される。コンバータは、例えば、電荷ポンプを用いて形成されていてもよい。この実施例では、発振器７１の基準信号から、適切な矩形信号が生成され、トランジスタＴ２のベースへ供給される。外部に配置された電荷メモリーＣ４・Ｃ５と、電荷メモリーＣ４・Ｃ５間に配置されたコイルＬ８と、ダイオードとが、電荷ポンプを形成する。この電荷ポンプは、トランジスタＴ２から出力される信号によってタイミングを取りながら操作される。これらは、高い電圧振動を生成し、電圧を安定させる。

さらに、調整信号の他に、トラッキングフィルタのバンドパス幅を補正するための補正信号がさらに提供される。この補正信号は、半導体本体１の内部に配置されているデジタル/アナログコンバータ４によって生成される。デジタル／アナログ変換器４は、複数の補正値からアナログ補正信号を生成する。これらのアナログ補正信号は、トラッキングフィルタ８１・８２または８３・８４に供給される。この場合、補正値は、外部に配置されているＥＰＲＯＭメモリー９０から取得できるものであり、データバスＤを介して、ＤＡＣ４へ供給される。当然、メモリー９０は、半導体本体の内部に配置されていてもよい。製造時の部品のばらつきを補償するために、補正値または補正信号がさらに必要である。

２つのトラッキングフィルタ８１・８２および８３・８４の入力部の上流に、増幅器回路８０が接続されている。増幅器回路８０の入力部は、他のトラッキングフィルタ８５・８６の出力部と接続されている。これらの２つのトラッキングフィルタ８５・８６も、同調可能な周波数領域を有している。動作信号は、おなじく、半導体本体１から、回路５１または位相同期ループを介して生成され、デジタル／アナログ変換機４からの付加的な補正信号と共に、トラッキングフィルタ８５・８６へ供給される。トラッキングフィルタ８５・８６の２つの入力部は、コイルとコイルに直列接続されたキャパシタとで示すダイプレクサ１８５を介して、アンテナ８７と連結されている。ダイプレクサは、２つの周波数領域に分割するための周波数分割フィルタとして作用する。

この実施例では、ダイプレクサ１８５とアンテナ８７との間に、ＬＮＡ増幅器がさらに接続されている。このＬＮＡ増幅器は、信号経路に接続、または、バイパスされており、および／または、例えば信号ＡＧＣによってその利得が調整される。その結果、信号対雑音比のためには小さいことが好ましい入力レベルが、入力部において直接増幅され、一方、高い入力レベルは、増幅されないままダイプレクサへ供給される。さらに、この増幅器は、アンテナ８７への適合部としての役割を果たしていてもよい。上述のように、受信機構造が、より広い周波数帯域における信号処理用に設計されているならば、ダイプレクサの代わりにトリプレクサまたは他の適切な回路素子が使用される。

コイルおよびキャパシタは、受信した信号の高周波数の成分を、トラッキングフィルタ８６の入力部に入力する分周器のように作用する。受信した信号の低周波数の成分は、コイルを介して、トラッキングフィルタ８５の入力部へ供給される。従って、トラッキングフィルタ８６・８３・８４は、特に、高周波数信号成分を処理できるように設計されている。なお、トラッキングフィルタ８６・８３・８４は、半導体本体の表面にある、混合器２用の２つの入力部１１・１２と接続されている。低周波数成分は、フィルタ８５・８１・８２を介して、シングル信号入力部１３に入力される。この簡単な実施形態によると、広い周波数領域と、異なる入力信号とを、複数のトラッキングフィルタを並列接続することによって処理できる。

図１に記載の本発明の受信機構造の実施例では、上部信号経路が、特にＵＨＦ領域の信号用の部品用に形成されている。下部信号経路は、ＶＨＦ−ＩＩＩ信号の処理のための機能を果たす。この場合、ＵＨＦまたはＶＨＦ信号は、デジタルテレビ信号の受信用の周波数領域を示す。分周器回路５によって、発振器４１の発振器信号は、局部発振器信号として２つの周波数領域のために使用可能である。トラッキングフィルタと混合器とをさらに並列接続することによって、他の周波数帯域の信号処理も可能である。

デジタル（および、特に地上波デジタル）テレビ信号（ＤＶＢ−Ｈ、ＤＶＢ−Ｔ）を受信するには、受信した信号を、更なるベースバンド信号処理のために直接ベースバンドに変換するのではなく、まず中間周波数に変換することが便宜的である。このことは、線形性および隣接チャネル抑制に関して要求される高い信号品質を保証するために必要である。図２に、ＵＨＦまたはＶＨＦ領域の高周波数信号を中間周波数へ周波数変換する混合器の第１実施例を示す。

この混合器は、ギルバートセルを有するギルバート混合器であって、ギルバートセルは、差動増幅器を形成するバイポーラトランジスタＴ１・Ｔ２を有し、バイポーラトランジスタＴ１１・Ｔ１２・Ｔ２１・Ｔ２２を含んでいる。ギルバートセルの制御端子に、局部発振器信号ＬＯが、プッシュプル信号として２つの構成要素ＬＯとＬＯ−とを介して供給される。トランジスタＴ１・Ｔ２の制御端子は、高周波数信号用の入力端子を形成する。これらの入力端子は、端子１１・１２を介して、本発明の半導体本体の表面に接続されている。この場合、ギルバートセルのトランジスタの混合器コレクタ端子には、外部コイルＬ１・Ｌ２を介して、図１に記載の供給電位Ｖｃから必要な供給電圧が供給される。その結果、供給電圧が低くても、駆動性能および相互変調特性が高まる。同時に、相互変調の積が低減され、力学特性が改善される。相互変調は、入力信号レベルが高い場合に、トランジスタの限定的な非線形性の特性によって生じる。

さらに、キャパシタＣ１１・Ｃ１２およびＣ２２・Ｃ２１を有する相互連結が備えられている。この場合、キャパシタＣ１２またはＣ２１の第１端子は、局部発振器端子ＬＯとそれぞれ接続されている。２つのキャパシタＣ１２・Ｃ２１の他方の端子は、２つの中間周波数信号出力部ＩＦまたはＩＦ−とそれぞれ接続されている。同様に、２つのキャパシタＣ１１・Ｃ２２の一方の端子は、局部発振器端子ＬＯ−とそれぞれ接続されており、他方の端子は、中間周波数信号出力部とそれぞれ接続されている。

図３に、混合器の他の一実施形態を示す。キャパシタ混合器は、入力側に印加される信号のレベル検出用のタップをさらに備えている。その結果、図１に示すように、上流に接続されているフィルタによって抑制されない、入力側に印加される全ての広帯域信号の合計レベルを検出できる。

高周波数信号は、ここでは、並列接続されている２つのトランジスタＴ３１・Ｔ３２のコレクタ端子にそれぞれ供給される。同時に、それは、２つのバイポーラトランジスタＴ４１ａ・Ｔ４１の制御端子に入力される。２つのバイポーラトランジスタＴ４１ａ・Ｔ４１のエミッタ端子は、抵抗器を介して、設置電位と接続されており、コレクタ端子は、供給電位と接続されている。おなじく、２つのトランジスタＴ３１・Ｔ３２の制御端子は、電圧供給部とそれぞれ接続されている。コレクタ端子は、４つのトランジスタＴ１１・Ｔ１２・Ｔ２１・Ｔ２２を含むギルバートセルのエミッタ端子と繋がっている。

さらに、トランジスタＴ４１ａ・Ｔ４１ｂのコレクタ端子は、２つのトランジスタＴ５１・Ｔ５２からなる増幅器回路のコレクタ端子に接続されている。トランジスタＴ５２のエミッタは、閾値検出器の第１端子に接続されている。トランジスタＴ４１ａ・Ｔ４１ｂのエミッタ端子は、閾値検出器の第２端子に接続されている。こうして生じた信号により、印加する高周波数信号のレベルを逆推理できる。この信号は、さらに処理され、入力増幅器８０の利得調整を調節する。

フィルタ構造７が外付け構造であるために、フィルタ型を選択でき、可変性を高く構成できる。ローパス特性およびバンドパス特性を有する様々なフィルタ型を図４Ａ〜図４Ｃに示す。図４Ｃに示したような表面波フィルタとともに、外付けＬＣフィルタも実施できる。また、インダクタンスとそれと並列に接続された容量とからなる外付けバンドパスフィルタを、図４Ａに示す。このフィルタの前には、減結合のために、他のキャパシタが接続されている。

高次のバンドパスフィルタを、図４Ｂに示す。この図にはさらに、分断するためのキャパシタが、フィルタの入力部の上流に接続されている。適切な方法により、特に、可変容量を介して、同調領域と、調整領域と、フィルタ帯域幅とを変更できるフィルタが用いられる。これにより、本発明の受信機構造を、デジタルテレビ信号を受信するためだけではなく、他の移動式無線標準（例えば、ＷＬＡＮ、ブルートゥース、または、ＷＣＤＭＡ／ＵＭＴＳ）にも使用することができる。

加えて、例えばノートブックまたは携帯電話、といった携帯型または移動式システムでは、このチャネルフィルタを、半導体本体に集積されたＲＣフィルタとして実施できる。その様々な例を図５および図６に示す。

図５は、ＲＣローパスフィルタを示している。差動増幅器７１の非反転入力部は、抵抗を介して信号入力部を構成している。上記差動増幅器の反転入力部端子は、抵抗を介して、出力部にフィードバックされている。この出力部は、同時に、このローパスフィルタの信号出力部でもある。さらに、出力部と非反転入力部との間には、キャパシタが接続されている。また、他のキャパシタが、非反転入力部を接地電位に接続している。このキャパシタは、信号線におけるノイズ成分の抑圧および短絡に用いられる。

バンドパス特性を有するフィルタを構成する上記回路の変型例を、図６に示す。フィルタの入力端子は、キャパシタを介して、差動増幅器７１の非反転入力部に接続されている。出力部と非反転入力部との間には、さらに、抵抗が接続されている。複数のキャパシタおよび複数の抵抗による構造上の誤差を相殺するため、および、それによるフィルタの所要周波数応答を保つために、同調可能な、容量および抵抗が、用いられる。ここでも、補正値としてメモリー９０に格納されている他の補正信号を介して、同調することもできる。

他の利点は、受信機の入力部に位置する付随フィルタの選択性が高いことである。フィルタ構造８５・８６、および、８１・８２、および、８３・８４を用いて、上記フィルタ構造を選択することにより、特に、隣接チャネルにおいて干渉信号をより抑制できる。このフィルタのゆえに、混合器２・３の線形性に対する要求が低減される。なぜなら、レベルの和が、混合器の入力側に印加された信号を低減するので、移動式機器の電力消費量が有効に低減されるからである。前後に接続された２つのトラッキングフィルタ８１・８２、または、８３・８４の実施形態を、図７に示す。

ここで、信号線は、直列接続されたキャパシタおよび２つのコイルを介して出力部に接続されている。加えて、入力部と出力部との間には、他のキャパシタＣＳが並列に接続されている。これにより、イメージ周波数を抑制できる。トラッキングフィルタのバンドパス幅と周波数応答との調整は、基礎調節によって得られる。さらに、ダイオードＤ１およびＤ２を使用する。これらのダイオードは、２つのキャパシタ間に配置されている。各ダイオードＤ１およびＤ２の陰極端子は、それぞれ１つのキャパシタを介して接地電位に接続されている。ダイオードＤ２の陽極端子は、１つのキャパシタを介してフィルタの出力タップに接続されている。ダイオードＤ１の陽極端子は、１つのキャパシタを介してキャパシタＣ１２の端子に接続されている。

さらに、２つのダイオードＤ１およびＤ２の陽極端子は、第１動作信号Ｖｔを供給するための制御信号端子に接続されている。この制御信号Ｖｔを、半導体本体内の、ステップアップコンバータ５１と位相制御回路とから生成する。これにより、接地電位に対して、２つのダイオードＤ１およびＤ２の特定の容量が生じ、それにより、規定のバンドパス幅が生じる。このバンドパス幅を補正するために、各陰極端子は、陰極端子とキャパシタとの間のデジタル／アナログ変換器４（ＤＡＣ３およびＤＡＣ２と記載している）の出力端子に、接続されている。これらのデジタル／アナログコンバータＤＡＣ２・ＤＡＣ３は、バンドパス幅を正確に調整するためのアナログ補正信号Ｖｋを、補正値から、互いに影響を及ぼしあわずに生成する。ここでは、各ダイオードＤ１・Ｄ２に適した特定のデジタル／アナログ変換器を使用する。このようにそれぞれ異なる変換器を使用することにより、容量とコイルとの部品のばらつきによるバンドパス幅の変化に対応できる。

補正信号によってバンドパス幅を変更できる付随フィルタ、の他の実施形態については、特許明細書ＥＰ‐Ａ‐１１２８５５２に記載されている。

図８は、基礎調節を有するトラッキングフィルタ８６の他の実施形態を示している。この図では、トラッキングフィルタの出力部は、入力増幅器の入力部に接続されている。基礎調節は、ここでは、デジタル／アナログ変換器ＤＡＣ１のアナログ信号を抵抗８６１とコイル８６２とを介して供給することにより、ダイオード８６３の陰極端子において行われる。また、ダイオード８６３の陽極端子は、第１キャパシタ８６４を介して接地電位に接続されており、第２キャパシタ８６５と他のコイル８６８とを介して、上記ダイオードの陰極端子に接続されている。さらに、この陽極端子は、コイル８６６とキャパシタ８６７とを介して、増幅器８０の制御端子に接続されている。この増幅器８０は、２つのダブルゲート電界効果トランジスタを含んでいる（図には１つしか示していない）。１つの制御端子は、キャパシタ８６７に接続されている。このキャパシタには、フィルタされた入力信号が供給される。第２制御端子には、ダブルゲートＭＯＳＦＥＴの利得を調整するための動作信号ＡＧＣが印加される。

また、トラッキングフィルタ８３、８４、または、８１、８２を、上流フィルタ８６または８５によって同調できることが有効である。これにより、必要な補正値は最適の値に小さくなる。実施形態で用いた複数のＤＡＣ４は、８ビットの解像度を有している。これにより、ＤＡＣの基準電圧に応じて、出力電圧の規定のステップサイズが生じる。バラクターダイオードの容量が、チャネルに特有の同調相互コンダクタンスを有しており、周波数に応じて変わるので、デジタル／アナログ変換器のコントロール信号を変更する必要がある。このことは、例えば、ＤＡＣのステップサイズを変更することにより行われるが、基準電圧を新たに調整することによっても行われる。これにより、簡単に常に最適のステップサイズおよび解像度が得られ、バラクタダイオードの調整領域および感度は最適に用いられる。

また、他の実施形態を図９に示す。図９では、外付けフィルタユニット７を下流に接続した受信機構造の第１増幅器６ａが見られる。下流に接続されたフィルタ７のドライバであるこの増幅ユニット６ａは、エミッタ回路において、フィードバックされたバイポーラトランジスタを含んでいる。エミッタ端子は、抵抗とそれに並列に接続されたキャパシタとを介して、接地電位に接続されている。ベースは、信号入力部を構成し、それに加えて、他のキャパシタおよび抵抗を介して、コレクタ端子に接続されている。増幅器６ａのバイポーラトランジスタのコレクタ出力部は、ダイオード６１ａの陽極端子と、フィルタ７の入力部１に接続されている。フィルタ７の第２入力部は、ダイオード６１ａの陰極端子に接続されており、同時に、供給電位Ｖｃに接続されている。さらに、フィルタ７の第２入力部２は、コイル６５ａを介して増幅器回路６ａのバイポーラトランジスタのコレクタ端子に接続されており、そして、バイポーラトランジスタ６２ａのコレクタ端子に接続されている。

バイポーラトランジスタ６２ａのベースは、スイッチ６３ａに接続されている。このスイッチには２つの状態がある。第１状態では、スイッチは電圧ＶＲをベースに供給し、第２状態では、接地電位をベースに供給する。例えば図９の増幅器回路６ａの出力部６６ａ・６６ｂに供給されるような、プッシュプッシュ出力段では、スイッチ６３ａとそれに固定されたバイポーラトランジスタ６２ａを介して、フィルタユニット７の帯域幅の切り替えを簡単に実現できる。

また、図１２Ａに示したような増幅器回路６Ａを、プッシュプッシュ動作およびプッシュプル動作用に適切に形成できる。このことは、特定の表面波フィルタ７を用いる場合に意味がある。この表面波フィルタの帯域幅の切り替えは、図９に記載したように制御信号を印加することによるのではなく、プッシュプル信号処理をシングル信号処理に変えることにより行われる。

図１２Ａには、増幅器段階６Ａを共に構成する２つの部分増幅器が見られる。この部分増幅器および共通の増幅器６Ａの電力消費量を低減することにより、半導体本体１の消費電流を低減できる。各部分増幅器の出力部は、表面波フィルタ７の入力部１または２に接続されている。このフィルタは、シングル信号（つまり、入力部１と入力部２とのそれぞれ同じ位相）により規定の通過曲線が得られ、特定のフィルタ特性が得られるように、形成されている。また、フィルタ７の入力部に印加するプッシュプル信号の伝送特性は、様々であり、例えばそれらの帯域幅も様々である。図１２Ｂは、プッシュプッシュ信号処理とプッシュプル信号処理とを変換できるマトリックス回路を示している。図１２Ｂでは、第１部分増幅器６１Ａは、混合器とフィルタ９１から供給されるプッシュプル信号を増幅してスイッチマトリックスに供給する。

このスイッチマトリックスは、様々なスイッチポジショニングを行う２つのスイッチを含んでいる。このスイッチポジショニングに応じて、プッシュプル信号またはシングル信号を、下流に接続された部分増幅器に供給できる。さらに、入力部に接地電位を供給するスイッチポジショニングがある。このことは、図９の実施形態において９ボルトの制御信号を供給することと同じ効果を有している。したがって、図１２に示した回路は、図９の実施形態の表面波フィルタおよび図１２のそれ、に適するように記載された実施形態に用いられる。

また、図１０は、チャージポンプの実施形態を詳述した図である。基準発振器７１から、信号の周波数を、異なる２つの分周比に分周する。このことは、分周器回路５１１・５１２において行われる。これらの分周器回路５１１・５１２の分周比を、自由にプログラムできる。分周された周波数を有する信号を、ＤＣ‐ＤＣ変換器に供給する。プログラム可能な周波数分周により、ＤＣ‐ＤＣ変換器の出力部に供給された信号のデューティーサイクルおよびクロックレートを、自由に調整できる。一例として、約１／３の衝撃係数を有するクロックレートを示す。このクロック信号は、コイルＬ８と、ダイオードと、キャパシタＣ５とからなるチャージポンプに用いられる。

また、位相同期ループの実施形態を図１３に示す。受信機構造が特に移動式装置に用いられるので、電流消費システムのスイッチをオフ状態にし、このシステムを必要なときだけ起動することが、有効である。このような電流消費システムとして、とりわけ、位相同期ループが挙げられる。通常の操作中に、位相検波器３２は、基準位相をフィードバックされた信号の位相と比較した後、適切な動作信号を生成する。この位相検波器は、チャージポンプ３３の２つのスイッチ３３１・３３２のうちの１つをＯＮ状態にし、上記チャージポンプの電位をバイポーラトランジスタ３３４のベースに供給する。

２つのキャパシタ３３５・３７６を備えたバイポーラトランジスタ３３４は、電圧制御発振器４１の動作信号を生成するためのループフィルタを構成している。この回路の不都合な点は、位相同期ループを起動した後で制御ループのために必要な時間が比較的長いことである。上記の電圧制御発振器を所望の出力周波数に設定するために必要な設定時間を低減するために、他のチャージポンプ３３Ａが備えられている。上記他のチャージポンプは、制御回路を形成する際に起動され、制御の速度を速める他のインパルスを生成する。これにより、全ての立ち上がり時間が著しく低減されるので、受信機は、非活性操作モードで、電力消費量を低減するための残りの電力の供給により、位相同期ループのスイッチをオフ状態にできる。

上記実施形態では、位相同期ループ、発振器、混合器、および、その増幅器回路が、半導体本体内に集積されている。同様に、他のフィルタが半導体本体内に集積回路として形成されていてもよい。他のデジタル／アナログ変換器４は、混合器の上流に接続されたトラッキングフィルタをデジタルで同調できる。これにより、部品の誤差、および、製造誤差を補償できる。したがって、製造工程において行われる機械的な補償を行う必要はない。ＥＥＰＲＯＭ内では、個々の周波数領域に特定の、様々な補正値を規定できる。再書き込み可能なメモリーを備え、これらに、製造プロセスの間にトラッキングフィルタを実施した後で、適切な補正値を書き込むことが、有効である。

したがって、バンドパス幅および周波数応答が個々に測定され、適切な補正値が計算され、これらの値がＥＥＰＲＯＭメモリーに格納される。操作中に、デジタル／アナログ変換器は、これらの値を、受信される調整された周波数に応じて読み出し、トラッキングフィルタのバンドパス幅および周波数応答を、補正信号を介して、図示した基礎調節を用いて修正する。付随フィルタの選択性が高く、電圧制御発振器４０・４１の周波数領域が大きいことにより、デジタルテレビ信号だけではなく、他の移動式無線標準を受信できる。

ここで、中間周波数への変換が行われるだけではなく、局部発振器信号を適切に選択している間に、受信する信号を直接ベースバンドに変換することもできる。ブロードバンド入力信号のレベル検出、および、狭周波数帯信号の他のレベル検出により、入力増幅器８０と中間周波数増幅器８とを明確に、非常に正確に調整できる。さらに、混合器も、他の増幅特性を有している。集積回路の設計により、電源電圧を、５Ｖ未満、特に３Ｖまでに低減できる。

本発明の受信機構造の一実施例を示す図である。 周波数変換ユニットの第１実施例を示す図である。 広帯域レベル検出器を有する周波数変換ユニットの第２実施例を示す図である。 第１フィルタユニットの実施例を示す図である。 第１フィルタユニットの実施例を示す図である。 第１フィルタユニットの実施例を示す図である。 ローパスまたはバンドパス特性を有する第１フィルタユニットの他の実施例を示す図である。 ローパスまたはバンドパス特性を有する第１フィルタユニットの他の実施例を示す図である。 外付けトラッキングフィルタの一実施例を示す図である。 下流接続増幅器を有するトラッキングフィルタの第２実施例を示す図である。 下流接続フィルタを有する第１増幅器の一実施例を示す図である。 制御電圧を生成するためのブロック図である。 広帯域および狭帯域レベル検出器を有するブロック図である。 下流接続されているフィルタを有する第１増幅器の実施例を示す図である。 下流接続されているフィルタを有する第１増幅器の実施例を示す図である。 受信機構造の位相同期ループの一実施例を示す図である。

符号の説明

１ 半導体本体
２、３ 混合器
６，６ａ 増幅器
７ 表面波フィルタ
８ 中間信号周波数増幅器
９ レベル検出器
１０ 制御およびコントロールユニット
２０ 供給ユニット
３１、３１ａ、３１ｂ 分周器
３２ 位相検出器
３３ 電荷ポンプ
４０、４１、７１ 電圧制御発振器
５１ セットアップコンバータ
４ デジタル／アナログコンバータ
５ 分周器
１１、１２、１３、１５ 信号入力部
１４ 信号出力部
８１、８２、８３、８４、８５、８６ トラッキングフィルタ
８７ アンテナ
８０ 入力増幅器
４２、４３ 動作回路
７０ 水晶発振器
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５ キャパシタ
Ｒ１、Ｒ２、Ｒ３、Ｒ４ 抵抗器
Ｌ１、Ｌ２、Ｌ９、Ｌ８ コイル
９１ フィルタ
Ｖｃ 供給電位
ＡＧＣ 動作信号
ＬＯ、ＬＯ− 局部発振器信号
ＩＦ、ＩＦ− 中間周波数信号
Ｔ１、Ｔ２、Ｔ１１、Ｔ１２、Ｔ２１、Ｔ２２ バイポーラトランジスタ
Ｃ１１、Ｃ１２、Ｃ２１、Ｃ２２ キャパシタ
Ｔ３１、Ｔ４１ａ、Ｔ４１ｂ、Ｔ３２、Ｔ５１、Ｔ５２ トランジスタ
７１ 差動増幅器
Ｄ１、Ｄ２ バラクタダイオード
Ｖｔ 調整信号
Ｖｋ 補正信号
ＤＡＣ１、ＤＡＣ２、ＤＡＣ３ デジタル／アナログ変換機
６６ａ、６６ｂ プッシュプル信号出力部
６１ａ ダイオード
６２ａ トランジスタ
６３ａ スイッチ
３３４ バイポーラトランジスタ
３３１、３３２ スイッチ

Claims (35)

1. 特にテレビ信号受信用の受信機構造であって、
   アンテナに連結するための端子を有する少なくとも１つの信号経路と、
   第１増幅器（６ａ）と、
   可変利得係数を有する中間周波数増幅器（８）とを備え、
   上記信号経路は、厳密には、信号入力部（１１，１２）と、局部発振器入力部（ＬＯ，ＬＯ−）と、出力部（ＩＦ，ＩＦ−）とを有する１つの周波数変換ユニット（２）のことであり、入力側から印加される信号を中間周波数に変換できるように設計されており、
   上記第１増幅器（６ａ）は、第１増幅器（６ａ）の下流に接続されているフィルタ（７）の信号レベル減衰を補償するための増幅器を有し、少なくとも１つの周波数変換ユニット（２）の出力部と連結されており、
   上記中間周波数増幅器（８）は、第１増幅器（６ａ）と連結されており、
   上記少なくとも１つの周波数変換ユニット（２）と上記第１増幅器（６ａ）とは、少なくとも、共通の半導体本体（１）内に形成されている受信機構造。
2. 上記中間周波数増幅器（８）は、半導体本体（１）内に形成されていることを特徴とする請求項１に記載の受信機構造。
3. 上記周波数変換ユニット（２）は、ギルバートセルを有するギルバート混合器として形成されていることを特徴とする、請求項１または２に記載の受信機構造。
4. 上記ギルバートセルの第１および第２制御端子は、局部発振器入力部（ＬＯ，ＬＯ−）を形成し、
   上記第１制御端子は、第１電荷メモリー（Ｃ１２）の一方の端子および第２電荷メモリー（Ｃ２１）の一方の端子と接続されており、
   上記第２制御端子は、第３電荷メモリー（Ｃ１１）の一方の端子および第４電荷メモリー（Ｃ２２）の一方の端子と接続されており、
   第１および第４電荷メモリー（Ｃ１２，Ｃ２２）の他方の端子は、周波数変換ユニットの（２）の第２出力部（ＩＦ−）と接続されており、
   第２および第３電荷メモリー（Ｃ２１、Ｃ１１）の他方の端子は、第２出力部（ＩＦ）と接続されていることを特徴とする、請求項３に記載の受信機構造。
5. 上記周波数変換ユニット（２）の信号入力部（１１，１２）の上流に、可変バンドパス幅を有する第１フィルタユニット（８３，８４）が接続されており、
   第１フィルタユニット（８３，８４）は、バンドパス幅を調整するための第１および第２制御信号（Ｖｔ，Ｖｋ）を供給するために、第１および第２制御端子を備えていることを特徴とする請求項１〜４の１項に記載の受信機構造。
6. 上記第１フィルタユニット（８３，８４）は、トラッキングフィルタとして半導体本体（１）の外部に形成されていることを特徴とする請求項５に記載の受信機構造。
7. 上記第１フィルタユニット（８３，８４）は、可変容量を有する少なくとも１つの容量ダイオード（Ｄ１，Ｄ２）を備え、
   上記容量ダイオード（Ｄ１，Ｄ２）の第１端子は、上記第１制御端子と連結されており、
   上記容量ダイオード（Ｄ１，Ｄ２）の第２端子は、上記第２制御端子と接続されていることを特徴とする請求項５または６に記載の受信機構造。
8. 上記第１フィルタユニット（８３，８４）は、第１フィルタユニット（８３，８４）の信号入力部と信号出力部との間に接続されている、イメージ周波数抑制のための電荷メモリー（ＣＳ）を備えていることを特徴とする請求項５〜７の１項に記載の受信機構造。
9. 上記第１制御端子は、バンドパス幅を調整するための動作信号（Ｖｔ）を供給できるように設計されており、
   上記第２制御端子は、バンドパス幅を同調および補正するための補正信号（Ｖｋ）を供給できるように設計されていることを特徴とする請求項５〜８の１項に記載の受信機構造。
10. 上記第２制御端子は、基礎調整のために、デジタル／アナログ変換機（４）と連結されており、
    上記デジタル／アナログ変換機（４）は、デジタル補正値を、アナログ補正信号（Ｖｋ）に変換し、補正信号（Ｖｋ）を第２制御端子へ供給できるように設計されていることを特徴とする請求項５〜９の１項に記載の受信機構造。
11. 上記デジタル／アナログ変換機（４）は、半導体本体（１）内に形成されていることを特徴とする請求項１０に記載の受信機構造。
12. 上記デジタル補正値は、デジタル／アナログ変換機（４）と連結されているメモリー（９０）に格納されていることを特徴とする請求項９〜１１の１項に記載の受信機構造。
13. 上記メモリー（９０）は、書き込み可能なメモリー、好ましくはＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュＰＲＯＭメモリーとして形成されていることを特徴とする請求項１２に記載の受信機構造。
14. 上記第１増幅器（６ａ）の下流に接続されているフィルタ（７）は、半導体本体（１）の外部の外付けフィルタとして形成されていることを特徴とする請求項１〜１３の１項に記載の受信機構造。
15. 上記第１増幅器（６ａ）は、第２フィルタユニット（９１）を介して、周波数変換ユニット（２）の出力部と連結されていることを特徴とする請求項１〜１４の１項に記載の受信機構造。
16. 上記第２フィルタユニット（９１）は、供給電位（Ｖｃ）を供給するための端子を備え、
    上記端子は、誘導性のある素子（Ｌ１，Ｌ２）を介して、周波数変換ユニット（２）の出力部（ＩＦ，ＩＦ−）と連結されていることを特徴とする請求項１〜１５の１項に記載の受信機構造。
17. 上記第１増幅器（６ａ）は、インピーダンス変換機として形成されていることを特徴とする請求項１〜１６の１項に記載の受信機構造。
18. 上記第２フィルタユニット（９１）は、半導体本体（１）の外部に配置されていることを特徴とする請求項１４〜１６の１項に記載の受信機構造。
19. 上記第１増幅器（６ａ）の下流に接続されているフィルタ（７）は、表面波フィルタとして形成されていることを特徴とする請求項１〜１８の１項に記載の受信機構造。
20. 上記第１増幅器（６ａ）の下流に接続されているフィルタ（７）は、ローパスまたはバンドパス特性を有する、能動的に同調可能なＲＣフィルタとして形成されていることを特徴とする請求項１〜１８の１項に記載の受信機構造。
21. 上記第１増幅器（６ａ）の下流に接続されているフィルタ（７）は、フィルタ（７）のフィルタ帯域幅を切り替えるための動作信号（Ｖ_Ｒ）を供給するための動作入力部を備えていることを特徴とする請求項１〜２０の１項に記載の受信機構造。
22. 上記第１増幅器（６ａ）の下流に接続されているフィルタ（７）は、上記第１増幅器の出力部と連結されている第１および第２入力端子を備え、
    上記フィルタは、上記端子に印加される信号の位相差に応じてフィルタ帯域幅を変更できるように形成されていることを特徴とする請求項１〜２１の１項に記載の受信機構造。
23. 上記下流接続フィルタ（７）は、入力側に印加されるプッシュプルまたはシングル信号に応じて、そのフィルタ帯域幅を変更できるように設計されていることを特徴とする請求項１〜２２の１項に記載の受信機構造。
24. 上記第１増幅器（６ａ）は、シングル信号またはプッシュプル信号を選択的に出力できるように設計されていることを特徴とする請求項１〜２３の１項に記載の受信機構造。
25. 上記第２フィルタユニット（８３，８４）の上流に、値の連続した可変利得を有する入力増幅器（８０）が接続されており、
    上記入力増幅器は、利得調整用の制御入力部を備えていることを特徴とする請求項７〜２４の１項に記載の受信機構造。
26. 上記第１増幅器（６ａ）は、レベル検出器（９）と接続されており、
    上記レベル検出器は、入力増幅器（８０）の利得調整用の動作信号（ＡＧＣ）を出力できるように設計されていることを特徴とする請求項２５に記載の受信機構造。
27. 上記少なくとも１つの周波数変換ユニット（２）は、入力増幅器（８０）の利得調整用の動作信号（ＡＧＣ）を生成するための回路（９）へ、入力信号レベルを示す信号を出力できるように設計されていることを特徴とする請求項２５または２６に記載の受信機構造。
28. 上記少なくとも１つの周波数変換ユニット（２）は、第１および第２電位間に接続されておりかつ制御されている２つの経路（Ｔ４１）を備え、
    上記経路の制御端子は、少なくとも１つの周波数変換ユニット（２）の信号入力部（１１，１２）と接続されており、
    上記経路の第１および第２端子は、広帯域レベル検出器（９）を形成するための閾値検出器（２１０）とそれぞれ連結されていることを特徴とする請求項１〜２７の１項に記載の受信機構造。
29. 上記中間周波数増幅器（８）および／または上記第１増幅器（６ａ）は、摂取量の低減された作動形態を有し、スイッチオフ信号または電力消費量を低減するための信号を供給するための動作入力部を備えるように形成されていることを特徴とする請求項１〜２８の１項に記載の受信機構造。
30. 特にテレビ信号受信用の受信機構造であって、
    可変バンドパス幅を有する上流接続されたフィルタ（８６，８３，８４）と、
    少なくとも１つの周波数変換ユニット（２）と、
    第１増幅器（６ａ）と、
    可変利得係数を有する中間周波数増幅器（８）とを備え、
    上記フィルタ（８６，８３，８４）は、バンドパス幅を調整するために第１制御信号（Ｖｔ）を供給するための第１制御端子、および、バンドパス幅を同調および補正するために補正信号（Ｖｋ）を供給するための第２制御端子を備えており、補正信号は、デジタル補正値から導出され、
    上記少なくとも１つの周波数変換ユニット（２）は、入力側から印加される信号を中間周波数に変換するために、信号入力部（１１，１２）と、局部発振器入力部（ＬＯ，ＬＯ−）と、出力部（ＩＦ，ＩＦ−）とを備え、フィルタ（８６，８３，８４）と入力側で接続されており、
    上記第１増幅器（６ａ）は、第１増幅器（６ａ）の下流に接続されているフィルタ（７）の信号レベル減衰を補償するための増幅器を有し、少なくとも１つの周波数変換ユニット（２）の出力部と連結されており、
    上記中間周波数増幅器（８）は、第１増幅器（６ａ）と連結されており、
    上記少なくとも１つの周波数変換ユニット（２）と上記第１増幅器（６ａ）とは、少なくとも、共通の半導体本体（１）内に形成されていることを特徴とする受信機構造。
31. 上記フィルタ（８６，８３，８４）は、フィルタ（８３，８４）の信号入力部と信号出力部との間に接続された、イメージ周波数抑制用の電荷メモリー（ＣＳ）を備えていることを特徴とする請求項３０に記載の受信機構造。
32. 通信標準の処理される信号を受信するための移動式装置内での請求項１〜３１の１項に記載の受信機構造の使用。
33. 上記受信される信号は、デジタルテレビ放送サービスの処理される信号であることを特徴とする請求項３２に記載の使用。
34. 上記受信機構造は、複数の様々な通信標準の信号を受信するために設けられていることを特徴とする請求項３２〜３３に記載の使用。
35. 特にデジタルテレビ信号用の放送信号受信方法であって、
    受信機構造を用意する工程と、
    トラッキングフィルタを用意する工程と、
    周波数変換ユニット用の局部発振器信号の周波数調整用の第１調整信号を生成する工程と、
    トラッキングフィルタのバンドパス幅の調整用の第１調整信号から第２調整信号を導出する工程と、
    トラッキングフィルタのバンドパス幅の調整用の補正信号を生成する工程と、
    トラッキングフィルタの入力部に信号を印加する工程とを含むことを特徴とする放送信号受信方法。

Images