JP2006032719A

JP2006032719A - Semiconductor integrated circuit device and its manufacturing method

Info

Publication number: JP2006032719A
Application number: JP2004210468A
Authority: JP
Inventors: Tomoshi Iwamoto; 知士岩本; Koji Naito; 康志内藤
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-07-16
Filing date: 2004-07-16
Publication date: 2006-02-02

Abstract

<P>PROBLEM TO BE SOLVED: To prevent the occurrence of a corrosion in a metallic wiring for an internal circuit element even after a redundancy relief is conducted without increasing the area of a semiconductor device generated with an increase in an integration degree, in the semiconductor device in the logic semiconductor device with a semiconductor storage device having a redundancy relief function. <P>SOLUTION: A semiconductor integrated circuit device has the internal circuit elements 26 containing circuit elements formed on a semiconductor substrate 10 and redundancy-relieved; first, second and third interlayer insulating films 15, 18 and 21 formed so as to coat the internal circuit elements 26 on the semiconductor substrate 10; and a fuse 25 used for the redundancy-relief of the circuit elements 26 formed on the third interlayer insulating film 21 and redundancy-relieved. An insulating film 22 having a water permeability resistance is interposed between the third interlayer insulating film 21 and the fuse 25. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、冗長救済機能を備えた半導体記憶装置を有するロジック半導体装置に関し、特に、外部からの水分の浸入を防止することができる構造を備えた半導体装置及びその製造方法に関するものである。 The present invention relates to a logic semiconductor device having a semiconductor memory device having a redundancy relief function, and more particularly to a semiconductor device having a structure capable of preventing moisture from entering from the outside and a manufacturing method thereof.

半導体記憶装置（以下、メモリ回路と記す）を備えた半導体集積回路装置（以下、半導体装置と記す）において、メモリ回路の記憶容量が大容量化するに従い、製造歩留まりを一定基準以上保つことが難しくなってきている。この製造歩留りが低下する主な原因として、製造工程中に生じたメモリセルパターンの欠陥又は電流リーク等が挙げられる。 In a semiconductor integrated circuit device (hereinafter referred to as a “semiconductor device”) having a semiconductor memory device (hereinafter referred to as a “memory circuit”), it is difficult to maintain the manufacturing yield above a certain standard as the storage capacity of the memory circuit increases. It has become to. As a main cause of the decrease in the manufacturing yield, there are memory cell pattern defects or current leaks that occur during the manufacturing process.

ところで、製造歩留まりの低下を改善するための技術として、冗長救済技術がある。 By the way, as a technique for improving a decrease in manufacturing yield, there is a redundant relief technique.

以下に、一般的な冗長救済技術について、図５及び図６を参照しながら説明する。 Hereinafter, a general redundancy repair technique will be described with reference to FIGS.

図５は、メモリセルアレイ全体を構成するメモリセルアレイブロックを示す概略図である。 FIG. 5 is a schematic diagram showing memory cell array blocks constituting the entire memory cell array.

図５に示すように、メモリセルアレイブロックには、通常使用されるメモリセルアレイ５０の外周部に、斜線で示される予備メモリセル５１が配置されている。メモリセル及び予備メモリセル５１の各々には、行デコーダ５２及び列デコーダ５３が接続されている。ここで、冗長救済用回路の単位は、メモリセルの１行又は１列のラインであり、例えば、欠陥メモリセル５４と予備メモリセル５１とを切り換えるために、数本の予備ラインを用意しておく必要がある。 As shown in FIG. 5, in the memory cell array block, spare memory cells 51 indicated by hatching are arranged on the outer periphery of the memory cell array 50 that is normally used. A row decoder 52 and a column decoder 53 are connected to each of the memory cell and the spare memory cell 51. Here, the unit of the redundant relief circuit is a line of one row or one column of memory cells. For example, several spare lines are prepared to switch between the defective memory cell 54 and the spare memory cell 51. It is necessary to keep.

欠陥メモリセル５４の修復を行なう場合を例にして説明すると、行デコーダ５２と列デコーダ５３とによって予備メモリセル５１を選択する。次に、選択された予備メモリセル５１と欠陥メモリセル５４とを切り換えることにより、回路的に欠陥メモリセルの修復を行なう。 The case where the defective memory cell 54 is repaired will be described as an example. The spare memory cell 51 is selected by the row decoder 52 and the column decoder 53. Next, the defective memory cell is repaired in a circuit by switching between the selected spare memory cell 51 and the defective memory cell 54.

図６は、半導体装置のメモリセルアレイ周辺部に組み込まれた冗長救済用のアドレスプログラム回路を示す概略図である。 FIG. 6 is a schematic diagram showing a redundancy relief address program circuit incorporated in the periphery of the memory cell array of the semiconductor device.

図６に示すように、アドレスプログラム回路には、行又は列を選択するアドレス信号入力端子Ａ_(o)〜Ａ_(n)が配置されている。また、各メモリセルとアドレスプログラム回路の各ＭＯＳトランジスタＴｒ₍₀₎〜Ｔｒ_(n)とは、金属配線の配線経路途中に切断可能な冗長救済用ヒューズF₍₀₎〜F_(n)を介して接続されている。 As shown in FIG. 6, address signal input terminals A _{(o) to} A _(n) for selecting rows or columns are arranged in the address program circuit. Each memory cell and each MOS transistor Tr _{(0) to} Tr ₍ _{n) of the} address program circuit are connected via redundant relief fuses F _{(0) to} F _(n) that can be cut off in the middle of the metal wiring path. Connected.

例えば、欠陥メモリセルが冗長救済用ヒューズF_(n-2)に接続されている場合、行デコーダ及び列デコーダから、アドレス信号入力端子Ａ_(o)〜Ａ_(n)のうち、アドレス信号入力端子Ａ_(n-2)に対してアドレス信号が入力されたとき、アドレスプログラム回路の出力はＬｏｗとなる。次に、欠陥メモリセルが存在しているアドレスの冗長救済用ヒューズF_(n-2)に対して、レーザービーム光を照射することにより冗長救済用ヒューズF_(n-2)を切断すると、アドレス信号入力端子Ａ_(o)〜Ａ_(n)のうち、アドレス信号入力端子Ａ_(n-2)に対してアドレス信号が入力されたとき、アドレスプログラム回路の出力がＨｉｇｈとなる。これにより、欠陥メモリセルのアドレスを登録することができるため、欠陥メモリセルと予備メモリセルとを切り換えることができるので、回路的に欠陥メモリセルを修復することが可能となる。 For example, when the defective memory cell is connected to the redundancy relief fuse F _(n-2) , the address signal input terminal among the address signal input terminals A _{(o) to} A _(n) from the row decoder and the column decoder. When an address signal is input to A _(n-2) , the output of the address program circuit is Low. Next, when the redundant relief fuse F _{(n-2) at the} address where the defective memory cell exists is cut by irradiating a laser beam to the redundant relief fuse F _(n-2) , the address When an address signal is input to the address signal input terminal A _(n-2) among the signal input terminals A _{(o) to} A _(n) , the output of the address program circuit becomes High. Thereby, since the address of the defective memory cell can be registered, the defective memory cell and the spare memory cell can be switched, so that the defective memory cell can be repaired in a circuit.

以上のような冗長救済を行なうための冗長救済用ヒューズ、及び冗長救済用ヒューズに接続される通常アルミニウム合金膜よりなる金属配線は、半導体装置の最上層に形成される。具体的には、冗長救済用ヒューズは層間絶縁膜上に形成されており、層間絶縁膜の上には冗長救済用ヒューズを覆うように表面保護膜が形成されている。 The redundant relief fuse for performing the redundant relief as described above and the metal wiring made of the normal aluminum alloy film connected to the redundant relief fuse are formed in the uppermost layer of the semiconductor device. Specifically, the redundant relief fuse is formed on the interlayer insulating film, and a surface protective film is formed on the interlayer insulating film so as to cover the redundant relief fuse.

また、冗長救済用ヒューズの切断は、拡散工程以降に行なわれる半導体集積回路の機能検査工程又はその検査工程後に行なわれる。具体的には、切断したい冗長救済用ヒューズに対してレーザービーム光等を照射することによって行なわれる。ここで、層間絶縁膜上に形成された冗長救済用ヒューズは表面保護膜に覆われているため、前述したように、冗長救済用ヒューズを切断する際に、層間絶縁膜及び表面保護膜がレーザービーム光によって損傷を受けるので、透水性の高い材料よりなる層間絶縁膜を露出させる損傷部が形成される。これにより、従来の半導体装置では、以下に示すような問題が生じていた。 Further, the redundant relief fuse is cut off after the function inspection step of the semiconductor integrated circuit performed after the diffusion step or after the inspection step. Specifically, this is performed by irradiating a redundant relief fuse to be cut with a laser beam or the like. Here, since the redundant relief fuse formed on the interlayer insulating film is covered with the surface protective film, as described above, when the redundant relief fuse is cut, the interlayer insulating film and the surface protective film are lasers. Since damage is caused by the light beam, a damaged portion that exposes an interlayer insulating film made of a material having high water permeability is formed. As a result, the following problems have occurred in the conventional semiconductor device.

まず第１に、冗長救済用ヒューズの切断部が損傷部から浸入した水分により腐食することによって問題が生じる。具体的には、冗長救済後に損傷部から浸入した水分によって、表面保護膜で覆われていない冗長救済用ヒューズの切断部において冗長救済用ヒューズの腐食が発生する。これにより、冗長救済用ヒューズと内部回路素子とを接続している金属配線を通して、冗長救済用ヒューズの腐食が内部回路素子の金属配線へ進行するので、回路動作不良が生じる可能性がある。 First, a problem arises when the cut portion of the redundant relief fuse is corroded by moisture that has entered from the damaged portion. Specifically, the moisture that has entered from the damaged portion after the redundant relief causes corrosion of the redundant relief fuse at the cut portion of the redundant relief fuse that is not covered with the surface protective film. As a result, the corrosion of the redundant relief fuse progresses to the metal wiring of the internal circuit element through the metal wiring connecting the redundant relief fuse and the internal circuit element, which may cause circuit malfunction.

第２に、水分が損傷部から層間絶縁膜中を通して拡散されることによって問題が生じる。具体的には、冗長救済後に損傷部から浸入した水分が、透水性の高い材料よりなる層間絶縁膜中へ拡散される。これにより、層間絶縁膜を通して拡散された水分が内部回路素子の金属配線と接触することによって、内部回路素子の金属配線において腐食が発生するので、回路動作不良が生じる可能性がある。 Second, a problem arises because moisture is diffused from the damaged portion through the interlayer insulating film. Specifically, moisture that has entered from the damaged portion after the redundant relief is diffused into an interlayer insulating film made of a highly water-permeable material. As a result, the moisture diffused through the interlayer insulating film comes into contact with the metal wiring of the internal circuit element, and corrosion occurs in the metal wiring of the internal circuit element, which may cause circuit malfunction.

以上に示した第１及び第２の問題を解決するため、以下に示す第１及び第２の従来例に係る半導体装置が提案されている。 In order to solve the first and second problems described above, semiconductor devices according to first and second conventional examples shown below have been proposed.

まず最初に、第１の従来例に係る半導体装置について、図７を用いて具体的に説明する（例えば特許文献１参照）。 First, the semiconductor device according to the first conventional example will be specifically described with reference to FIG. 7 (see, for example, Patent Document 1).

図７は、冗長救済用ヒューズの切断部から発生した腐食が内部回路素子の金属配線へ進行することを防止する構造を有した第１の従来例に係る半導体装置の構造を示す断面図である。 FIG. 7 is a cross-sectional view showing the structure of the semiconductor device according to the first conventional example having a structure for preventing the corrosion generated from the cut portion of the redundant relief fuse from proceeding to the metal wiring of the internal circuit element. .

図７に示すように、半導体基板１００におけるトレンチ型の分離絶縁膜１０１によって区画された素子形成領域には、半導体基板１００上に形成されたゲート絶縁膜、ゲート電極１０２、ゲート絶縁膜及びゲート電極１０２の側面に形成されたサイドウォール１０３、並びに半導体基板１００の表層部に形成されたソース／ドレイン拡散層１０４からなるＭＯＳトランジスタが形成されている。 As shown in FIG. 7, in the element formation region partitioned by the trench type isolation insulating film 101 in the semiconductor substrate 100, a gate insulating film, a gate electrode 102, a gate insulating film and a gate electrode formed on the semiconductor substrate 100 are formed. A MOS transistor is formed which includes a side wall 103 formed on the side surface 102 and a source / drain diffusion layer 104 formed on the surface layer portion of the semiconductor substrate 100.

半導体基板１００の上には、ＭＯＳトランジスタを覆うようにＣＶＤ法により第１の層間絶縁膜１０５が形成されている。該第１の層間絶縁膜１０５には、これを貫通すると共に下端がソース／ドレイン拡散層１０４と接続する第１のタングステンプラグ１０６が形成されている。 A first interlayer insulating film 105 is formed on the semiconductor substrate 100 by a CVD method so as to cover the MOS transistor. The first interlayer insulating film 105 is formed with a first tungsten plug 106 that penetrates the first interlayer insulating film 105 and has a lower end connected to the source / drain diffusion layer 104.

また、図７に示すように、第１の層間絶縁膜１０５の上には、下面が第１のタングステンプラグ１０６の上端と電気的に接続され、アルミニウム合金膜よりなる第１の金属配線１０７が形成されている。第１の層間絶縁膜１０５の上には、第１の金属配線１０７を覆うようにＣＶＤ法により第２の層間絶縁膜１０８が形成されている。該第２の層間絶縁膜１０８には、これを貫通すると共に下端が第１の金属配線１０７と接続する第２のタングステンプラグ１０９が形成されている。 Further, as shown in FIG. 7, on the first interlayer insulating film 105, the lower surface is electrically connected to the upper end of the first tungsten plug 106, and a first metal wiring 107 made of an aluminum alloy film is formed. Is formed. A second interlayer insulating film 108 is formed on the first interlayer insulating film 105 by a CVD method so as to cover the first metal wiring 107. A second tungsten plug 109 is formed in the second interlayer insulating film 108 so as to penetrate the second interlayer insulating film 108 and have a lower end connected to the first metal wiring 107.

また、図７に示すように、第２の層間絶縁膜１０８の上には、下面が第２のタングステンプラグ１０９の上端と電気的に接続され、アルミニウム合金膜よりなる第２の金属配線１１０が形成されている。第２の層間絶縁膜１０８の上には、第２の金属配線１１０を覆うようにＣＶＤ法により第３の層間絶縁膜１１１が形成されている。該第３の層間絶縁膜１１１には、これを貫通すると共に下端が第２の金属配線１１０と接続する第３のタングステンプラグ１１２が形成されている。 Further, as shown in FIG. 7, a second metal wiring 110 made of an aluminum alloy film is formed on the second interlayer insulating film 108 with its lower surface electrically connected to the upper end of the second tungsten plug 109. Is formed. A third interlayer insulating film 111 is formed on the second interlayer insulating film 108 by CVD so as to cover the second metal wiring 110. The third interlayer insulating film 111 is formed with a third tungsten plug 112 that penetrates the third interlayer insulating film 111 and has a lower end connected to the second metal wiring 110.

また、図７に示すように、第３の層間絶縁膜１１１の上には、アルミニウム合金膜よりなる第３の金属配線１１３が形成されており、該第３の金属配線１１３の一部は冗長救済用ヒューズ１１４として形成されている。第３の金属配線１１３及び冗長救済用ヒューズ１１４は、第３のタングステンプラグ１１２の上端と電気的に接続されている。また、第３の金属配線１１３及び冗長救済用ヒューズ１１４は、第１のタングステンプラグ１０６、第２のタングステンプラグ１０９、及び第３のタングステンプラグ１１２を介した第１の金属配線１０７及び第２の金属配線１１０によって、ＭＯＳトランジスタと電気的に接続されている。このようにして、冗長救済用ヒューズ１１４は、内部回路素子１１５に接続されている。 Also, as shown in FIG. 7, a third metal wiring 113 made of an aluminum alloy film is formed on the third interlayer insulating film 111, and a part of the third metal wiring 113 is redundant. The relief fuse 114 is formed. The third metal wiring 113 and the redundant relief fuse 114 are electrically connected to the upper end of the third tungsten plug 112. In addition, the third metal wiring 113 and the redundant relief fuse 114 are connected to the first metal wiring 107 and the second metal via the first tungsten plug 106, the second tungsten plug 109, and the third tungsten plug 112, respectively. The metal wiring 110 is electrically connected to the MOS transistor. In this way, the redundant relief fuse 114 is connected to the internal circuit element 115.

また、冗長救済用ヒューズ１１４と内部回路素子１１５とは、第１〜第３の層間絶縁膜（１０５、１０８、１１１）中に形成された耐腐食性を有する高融点金属であるタングステンよりなる第１〜第３のタングステンプラグ（１０６、１０９、１１２）を介して電気的に接続されており、内部回路素子１１５は半導体装置の動作に寄与している。第３の層間絶縁膜１１１の上には、第３の金属配線及１１３及び冗長救済用ヒューズ１１４を覆うようにシリコン窒化膜よりなる表面保護膜１１６が形成されている。尚、冗長救済用ヒューズ１１４の形成領域直下に位置する半導体基板１００における領域には、ＭＯＳトランジスタ等を含む内部回路素子１１５は形成されていない。 The redundant relief fuse 114 and the internal circuit element 115 are made of tungsten, which is a high melting point metal having corrosion resistance formed in the first to third interlayer insulating films (105, 108, 111). The first to third tungsten plugs (106, 109, 112) are electrically connected, and the internal circuit element 115 contributes to the operation of the semiconductor device. A surface protective film 116 made of a silicon nitride film is formed on the third interlayer insulating film 111 so as to cover the third metal wiring 113 and the redundant relief fuse 114. Note that the internal circuit element 115 including a MOS transistor or the like is not formed in a region of the semiconductor substrate 100 located immediately below the formation region of the redundant relief fuse 114.

第１の従来例に係る半導体装置において、冗長救済されるべき回路素子１１５の冗長救済を行なうために、冗長救済用ヒューズ１１４にレーザービーム光を照射すると、表面保護膜１１６が破壊されると共に冗長救済用ヒューズ１１４が切断されるので、透水性の高い材料よりなる第３の層間絶縁膜１１１を露出させる損傷部１１７が形成される。この損傷部１１７から浸入した水分によって、冗長救済用ヒューズ１１４自体が腐食することはあっても、冗長救済用ヒューズ１１４と内部回路素子１１５とは、第１の金属配線１０７及び第２の金属配線１１０の配線経路途中に耐腐食性を有する高融点金属であるタングステンよりなる第１のタングステンプラグ１０６、第２のタングステンプラグ１０９及び第３のタングステンプラグ１１２を介して電気的に接続されているので、第１〜第３のタングステンプラグ（１０６、１０９、１１２）によって腐食の進行を阻止することができる。これにより、冗長救済用ヒューズ１１４の切断部において冗長救済後に損傷部１１７から浸入した水分によって発生した腐食が、ＭＯＳトランジスタ等を含む内部回路素子１１５における第１の金属配線１０７及び第２の金属配線１１０まで進行することを防止することができる。 In the semiconductor device according to the first conventional example, when the redundant relief fuse 114 is irradiated with a laser beam in order to carry out redundant relief of the circuit element 115 to be redundantly repaired, the surface protective film 116 is destroyed and redundant. Since the relief fuse 114 is cut, a damaged portion 117 exposing the third interlayer insulating film 111 made of a material having high water permeability is formed. Even if the moisture that has entered from the damaged portion 117 corrodes the redundant relief fuse 114 itself, the redundant relief fuse 114 and the internal circuit element 115 are connected to the first metal wiring 107 and the second metal wiring. Since the wiring path 110 is electrically connected via the first tungsten plug 106, the second tungsten plug 109, and the third tungsten plug 112 made of tungsten, which is a refractory metal having corrosion resistance, in the middle of the wiring path 110. The progress of corrosion can be prevented by the first to third tungsten plugs (106, 109, 112). As a result, the first metal wiring 107 and the second metal wiring in the internal circuit element 115 including the MOS transistor are caused by corrosion caused by moisture that has entered from the damaged portion 117 after the redundancy repair at the cut portion of the redundancy repair fuse 114. Proceeding to 110 can be prevented.

次に、第２の従来例に係る半導体装置について、図８(a) 及び(b) を用いて具体的に説明する（例えば特許文献２参照）。 Next, a semiconductor device according to a second conventional example will be specifically described with reference to FIGS. 8A and 8B (see, for example, Patent Document 2).

図８(a) 及び(b) は、冗長救済用ヒューズの切断部から発生した腐食が内部回路素子の金属配線へ進行することを防止すると共に、損傷部から層間絶縁膜を通して拡散された水分により内部回路素子の金属配線において腐食が発生することを防止する構造を有した第２の従来例に係る半導体装置の構造を示す図である。ここで、図８(a) は半導体装置の構造を示す断面図であって、具体的には、図８(b) で示すVIIIa-VIIIa線における断面図であり、図８(b) は半導体装置の構造を示す平面図である。 8 (a) and 8 (b) show that corrosion generated from the cut portion of the redundant relief fuse does not progress to the metal wiring of the internal circuit element, and is caused by moisture diffused through the interlayer insulating film from the damaged portion. It is a figure which shows the structure of the semiconductor device which concerns on the 2nd prior art example which has a structure which prevents that corrosion generate | occur | produces in the metal wiring of an internal circuit element. Here, FIG. 8A is a cross-sectional view showing the structure of the semiconductor device, specifically, a cross-sectional view taken along line VIIIa-VIIIa shown in FIG. 8B, and FIG. It is a top view which shows the structure of an apparatus.

図８(a) に示すように、半導体基板２００におけるトレンチ型の分離絶縁膜２０１によって区画された素子形成領域には、図示していないＭＯＳトランジスタが形成されている。また、半導体基板２００の上には、図示していないＭＯＳトランジスタを覆うようにＣＶＤ法により形成された第１の層間絶縁膜２０２が形成されている。該第１の層間絶縁膜２０２には、これを貫通すると共に下端が半導体基板２００における素子形成領域と接続する第１のタングステン層２０３が形成されている。 As shown in FIG. 8A, a MOS transistor (not shown) is formed in the element formation region partitioned by the trench type isolation insulating film 201 in the semiconductor substrate 200. Further, a first interlayer insulating film 202 formed by a CVD method is formed on the semiconductor substrate 200 so as to cover a MOS transistor (not shown). The first interlayer insulating film 202 is formed with a first tungsten layer 203 that penetrates the first interlayer insulating film 202 and has a lower end connected to an element formation region in the semiconductor substrate 200.

また、図８(a) に示すように、第１の層間絶縁膜２０２の上には、下面が第１のタングステン層２０３の上端と電気的に接続された第１の金属膜２０４が形成されている。第１の層間絶縁膜２０２の上には、第１の金属膜２０４を覆うように第２の層間絶縁膜２０５が形成されている。該第２の層間絶縁膜２０５には、これを貫通すると共に下端が第１の金属膜２０４と接続する第２のタングステン層２０６が形成されている。 Further, as shown in FIG. 8A, a first metal film 204 whose lower surface is electrically connected to the upper end of the first tungsten layer 203 is formed on the first interlayer insulating film 202. ing. A second interlayer insulating film 205 is formed on the first interlayer insulating film 202 so as to cover the first metal film 204. A second tungsten layer 206 is formed in the second interlayer insulating film 205 so as to penetrate the second interlayer insulating film 205 and have a lower end connected to the first metal film 204.

また、図８(a) に示すように、第２の層間絶縁膜２０５の上には、下面が第２のタングステン層２０６の上端と電気的に接続された第２の金属膜２０７及びアルミニウム合金膜よりなる接続用金属配線２０８が形成されている。第２の層間絶縁膜２０５の上には、第２の金属膜２０７及び接続用金属配線２０８を覆うよう第３の層間絶縁膜２０９が形成されている。該第３の層間絶縁膜２０９には、これを貫通すると共に下端が接続用金属配線２０８と接続するタングステンプラグ２１０が形成されている。このように、第１〜第３の層間絶縁膜（２０２、２０５、２０９）には、第１のタングステン層２０３、第１の金属膜２０４、第２のタングステン層２０６及び第２の金属膜２０７からなるシールリング２１１が形成されている。 Further, as shown in FIG. 8A, on the second interlayer insulating film 205, a second metal film 207 whose lower surface is electrically connected to the upper end of the second tungsten layer 206, and an aluminum alloy. A connection metal wiring 208 made of a film is formed. A third interlayer insulating film 209 is formed on the second interlayer insulating film 205 so as to cover the second metal film 207 and the connecting metal wiring 208. The third interlayer insulating film 209 is formed with a tungsten plug 210 penetrating therethrough and having a lower end connected to the connection metal wiring 208. In this way, the first to third interlayer insulating films (202, 205, 209) include the first tungsten layer 203, the first metal film 204, the second tungsten layer 206, and the second metal film 207. A seal ring 211 made of is formed.

また、図８(a) に示すように、第３の層間絶縁膜２０９の上には、アルミニウム合金膜よりなる第３の金属配線２１２が形成されており、該第３の金属配線２１２の一部は冗長救済用ヒューズ２１３として形成されている。第３の金属配線２１２及び冗長救済用ヒューズ２１３は、タングステンプラグ２１０の上端と電気的に接続されている。また、第３の金属配線２１２及び冗長救済用ヒューズ２１３は、耐腐食性を有する材料よりなるプラグ（図示せず）を介した金属配線（図示せず）によって、ＭＯＳトランジスタ（図示せず）と電気的に接続されている。このようにして、冗長救済用ヒューズ２１３は、内部回路素子（図示せず）に接続されている。また、冗長救済用ヒューズ２１３と内部回路素子とは、層間絶縁膜中に形成された耐腐食性を有する材料よりなるプラグを介して電気的に接続されており、内部回路素子は半導体装置の動作に寄与している。第３の層間絶縁膜２０９の上には、第３の金属配線２１２及び冗長救済用ヒューズ２１３を覆うように表面保護膜２１４が形成されている。 Further, as shown in FIG. 8A, a third metal wiring 212 made of an aluminum alloy film is formed on the third interlayer insulating film 209, and one of the third metal wirings 212 is formed. The part is formed as a redundant relief fuse 213. The third metal wiring 212 and the redundant relief fuse 213 are electrically connected to the upper end of the tungsten plug 210. The third metal wiring 212 and the redundant repair fuse 213 are connected to a MOS transistor (not shown) by a metal wiring (not shown) through a plug (not shown) made of a corrosion-resistant material. Electrically connected. In this way, the redundant relief fuse 213 is connected to the internal circuit element (not shown). Further, the redundant relief fuse 213 and the internal circuit element are electrically connected through a plug made of a corrosion-resistant material formed in the interlayer insulating film, and the internal circuit element is an operation of the semiconductor device. It contributes to. A surface protection film 214 is formed on the third interlayer insulating film 209 so as to cover the third metal wiring 212 and the redundant relief fuse 213.

また、図８(b) に示すように、第１〜第３の層間絶縁膜（２０２、２０５、２０９）には、第１のタングステン層２０３、第１の金属膜２０４、第２のタングステン層２０６及び第２の金属膜２０７からなるシールリング２１１が、接続用金属配線２０８及び冗長救済用ヒューズ２１３を取り囲むようにリング状に形成されている。尚、冗長救済用ヒューズ２１３の形成領域直下に位置する半導体基板２００における領域には、ＭＯＳトランジスタ等を含む内部回路素子は形成されていない。 Further, as shown in FIG. 8B, the first to third interlayer insulating films (202, 205, 209) include a first tungsten layer 203, a first metal film 204, and a second tungsten layer. A seal ring 211 made of 206 and the second metal film 207 is formed in a ring shape so as to surround the connection metal wiring 208 and the redundant relief fuse 213. Note that no internal circuit element including a MOS transistor or the like is formed in a region of the semiconductor substrate 200 located immediately below the formation region of the redundant relief fuse 213.

第２の従来例に係る半導体装置において、冗長救済されるべき回路素子の冗長救済を行なうために、冗長救済用ヒューズ２１３にレーザービーム光を照射すると、表面保護膜２１４が破壊されると共に冗長救済用ヒューズ２１３が切断されるので、透水性の高い材料よりなる第３の層間絶縁膜２０９を露出させる損傷部２１５が形成される。この損傷部２１５から浸入した水分によって、冗長救済用ヒューズ２１３自体が腐食することはあっても、冗長救済用ヒューズ２１３と内部回路素子（図示せず）とは、金属配線（図示せず）の配線経路途中に耐腐食性を有する材料よりなるプラグ（図示せず）を介して電気的に接続されているので、プラグによって腐食の進行を阻止することができる。 In the semiconductor device according to the second conventional example, when the redundant relief fuse 213 is irradiated with a laser beam to perform redundant relief of the circuit element to be redundantly repaired, the surface protective film 214 is destroyed and redundant repair is performed. Since the fuse 213 is cut, a damaged portion 215 that exposes the third interlayer insulating film 209 made of a highly water-permeable material is formed. Even if the moisture that has entered from the damaged portion 215 corrodes the redundant relief fuse 213 itself, the redundant relief fuse 213 and the internal circuit element (not shown) are connected to each other by metal wiring (not shown). Since the wiring path is electrically connected via a plug (not shown) made of a material having corrosion resistance, the progress of corrosion can be prevented by the plug.

また、損傷部２１５から浸入した水分が、第１〜第３の層間絶縁膜（２０２、２０５、２０９）中へ拡散されることはあっても、冗長救済用ヒューズ２１３の形成領域直下に位置する第１〜第３の層間絶縁膜（２０２、２０５、２０９）における領域は完全ではないがシールリング２１１に取り囲まれているので、シールリング２１１によって水分の拡散を阻止することができる。これらにより、冗長救済用ヒューズ２１３の切断部において冗長救済後に損傷部２１５から浸入した水分によって発生した腐食が、ＭＯＳトランジスタ等を含む内部回路素子の金属配線まで進行することを防止することができると共に、冗長救済後に損傷部２１５から浸入した水分が透水性の高い材料よりなる第１〜第３の層間絶縁膜（２０２、２０５、２０９）を通して内部回路素子へ拡散されることによって、ＭＯＳトランジスタ等を含む内部回路素子の金属配線が腐食することを防止することができる。 In addition, although moisture that has entered from the damaged portion 215 is diffused into the first to third interlayer insulating films (202, 205, 209), it is located immediately below the formation region of the redundant relief fuse 213. Although the regions in the first to third interlayer insulating films (202, 205, 209) are not perfect, but are surrounded by the seal ring 211, the seal ring 211 can prevent moisture from diffusing. As a result, it is possible to prevent the corrosion generated by the moisture that has entered from the damaged portion 215 after the redundant relief at the cut portion of the redundant relief fuse 213 from proceeding to the metal wiring of the internal circuit element including the MOS transistor and the like. The moisture that has entered from the damaged portion 215 after the redundant relief is diffused to the internal circuit elements through the first to third interlayer insulating films (202, 205, 209) made of a highly water-permeable material, thereby allowing the MOS transistor or the like to It is possible to prevent the metal wiring of the internal circuit element including the corrosion.

以上のように、従来例１に係る半導体装置によると、前述した第１の問題を解決することができる。また、従来例２に係る半導体装置によると、前述した第１及び第２の問題を同時に解決することができる。
特開２００２−１８４７７７号公報特開平７−１４２４８１号公報 As described above, the semiconductor device according to Conventional Example 1 can solve the first problem described above. In addition, according to the semiconductor device according to Conventional Example 2, the first and second problems described above can be solved simultaneously.
JP 2002-184777 A Japanese Patent Laid-Open No. 7-142481

しかしながら、近年、冗長救済機能を備えたメモリ回路を有するロジック半導体装置は高集積化される方向にあり、搭載されるメモリ回路の記憶容量が大容量化するに従い、冗長救済用メモリ回路の大容量化が必要とされる。これに伴って、半導体装置における冗長救済用メモリセル及び冗長救済用ヒューズが占める面積が増大すると、これらを取り囲むようにして形成されるシールリングが半導体装置に占める面積も増大する。このため、半導体装置の面積が増大するという問題が生じる。 However, in recent years, logic semiconductor devices having a memory circuit having a redundancy relief function are in the direction of higher integration, and as the storage capacity of the mounted memory circuit increases, the capacity of the redundancy relief memory circuit increases. Is needed. Along with this, when the area occupied by the redundant relief memory cell and the redundant relief fuse in the semiconductor device increases, the area occupied by the seal ring formed so as to surround these also increases in the semiconductor device. For this reason, the problem that the area of a semiconductor device increases arises.

前記に鑑み、本発明の目的は、冗長救済機能を備えたメモリ回路を有するロジック半導体装置において、半導体装置の高集積化に伴って生じる半導体装置の面積を増大させることなく、冗長救済を行なった後も内部回路素子の金属配線における腐食の発生を防止することができる半導体装置及びその製造方法を提供することである。 In view of the foregoing, an object of the present invention is to provide redundancy relief without increasing the area of a semiconductor device that occurs with the high integration of a semiconductor device in a logic semiconductor device having a memory circuit having a redundancy relief function. It is another object of the present invention to provide a semiconductor device capable of preventing the occurrence of corrosion in metal wiring of internal circuit elements and a method for manufacturing the same.

前記の課題を解決するために、本発明に係る半導体装置は、半導体基板上に形成された冗長救済されるべき回路素子を含む内部回路素子と、半導体基板上に内部回路素子を覆うように形成された層間絶縁膜と、層間絶縁膜の上に形成された冗長救済されるべき回路素子の冗長救済に用いられるヒューズとを備え、層間絶縁膜とヒューズとの間には、耐透水性を有する絶縁膜が介在していることを特徴とする。 In order to solve the above problems, a semiconductor device according to the present invention is formed so as to cover an internal circuit element on a semiconductor substrate, including an internal circuit element including a circuit element to be redundantly repaired formed on a semiconductor substrate. And a fuse used for redundant relief of the circuit element to be redundantly repaired formed on the interlayer insulating film, and the interlayer insulating film and the fuse have water resistance. An insulating film is interposed.

このように、本発明に係る半導体装置において、冗長救済用のヒューズと層間絶縁膜との間に耐透水性を有する絶縁膜が介在している。これにより、冗長救済されるべき回路素子の冗長救済を行なうために冗長救済用のヒューズの切断が行なわれると、層間絶縁膜ではなく耐透水性を有する絶縁膜を露出させる損傷部が形成される。このため、耐透水性を有する絶縁膜によって損傷部から浸入した水分の拡散を阻止することができるので、冗長救済を行なった後に透水性の高い材料よりなる層間絶縁膜を通して、水分が内部回路素子の金属配線へ拡散されることを防止することができる。したがって、冗長救済後に内部回路素子の金属配線において腐食が発生することを防止することができるので、冗長救済を行なった後も高信頼性を維持した半導体装置を提供することができる。また、例えば、冗長救済用のヒューズの形成領域直下に位置する半導体基板における領域に、半導体装置の動作に寄与する内部回路素子を形成することが可能となる。したがって、半導体装置の高集積化に伴って半導体装置の面積が増大することを抑制することができるので、高集積可能な半導体装置を提供することができる。 Thus, in the semiconductor device according to the present invention, the insulating film having water permeability is interposed between the redundant relief fuse and the interlayer insulating film. As a result, when the redundant relief fuse is cut in order to carry out redundant relief of the circuit element to be redundantly repaired, a damaged portion is formed that exposes the water-permeable insulating film instead of the interlayer insulating film. . For this reason, since it is possible to prevent the diffusion of moisture that has entered from the damaged portion by the insulating film having water permeability resistance, the moisture is transferred to the internal circuit element through the interlayer insulating film made of a highly water-permeable material after performing the redundant relief. Can be prevented from being diffused into the metal wiring. Therefore, it is possible to prevent the occurrence of corrosion in the metal wiring of the internal circuit element after the redundancy relief, and thus it is possible to provide a semiconductor device that maintains high reliability even after the redundancy relief. Further, for example, an internal circuit element contributing to the operation of the semiconductor device can be formed in a region of the semiconductor substrate located immediately below the formation region of the redundant relief fuse. Therefore, it is possible to suppress an increase in the area of the semiconductor device as the semiconductor device is highly integrated, so that a semiconductor device capable of high integration can be provided.

本発明に係る半導体装置において、耐透水性を有する絶縁膜は、シリコン窒化酸化膜又はシリコン窒化膜よりなることが好ましい。 In the semiconductor device according to the present invention, the insulating film having water resistance is preferably made of a silicon nitride oxide film or a silicon nitride film.

このように、絶縁膜の材料としてこれらの材料を用いることにより、耐透水性を有する絶縁膜を形成することができる。 Thus, by using these materials as the material of the insulating film, an insulating film having water permeability resistance can be formed.

本発明に係る半導体装置において、内部回路素子は、平面的配置において、ヒューズが形成されている領域と重なる領域に形成されていることが好ましい。 In the semiconductor device according to the present invention, the internal circuit element is preferably formed in a region overlapping the region where the fuse is formed in a planar arrangement.

このように、内部回路素子が、平面的配置において、冗長救済用のヒューズが形成されている領域と重なる領域、例えば、冗長救済用のヒューズの形成領域直下に位置する半導体基板における領域に形成されているので、半導体装置の高集積化に伴って半導体装置の面積が増大することを抑制することができる。したがって、高集積可能な半導体装置を提供することができる。 As described above, the internal circuit elements are formed in a region overlapping the region where the redundant relief fuse is formed in the planar arrangement, for example, a region in the semiconductor substrate located immediately below the redundant relief fuse forming region. Therefore, it is possible to suppress an increase in the area of the semiconductor device as the semiconductor device is highly integrated. Therefore, a highly integrated semiconductor device can be provided.

本発明に係る半導体装置において、ヒューズと内部回路素子とは、層間絶縁膜中に形成された耐腐食性を有する高融点金属よりなる部材を介して、電気的に接続されていることが好ましい。 In the semiconductor device according to the present invention, it is preferable that the fuse and the internal circuit element are electrically connected via a member made of a refractory metal having corrosion resistance formed in the interlayer insulating film.

このようにすると、耐腐食性を有する高融点金属よりなる部材によって冗長救済用のヒューズの切断部から発生した腐食の進行を阻止することができるので、冗長救済を行なった後に冗長救済用のヒューズと内部回路素子とを接続している金属配線を通して、腐食が内部回路素子の金属配線へ進行することを防止することができる。したがって、冗長救済後に内部回路素子の金属配線において腐食が発生することを防止することができるので、冗長救済を行なった後も高信頼性を維持した半導体装置を提供することができる。 In this case, since the progress of the corrosion generated from the cut portion of the redundant relief fuse can be prevented by the member made of the refractory metal having corrosion resistance, the redundant relief fuse is provided after the redundant relief is performed. It is possible to prevent corrosion from proceeding to the metal wiring of the internal circuit element through the metal wiring connecting the internal circuit element and the internal circuit element. Therefore, it is possible to prevent the occurrence of corrosion in the metal wiring of the internal circuit element after the redundancy relief, and thus it is possible to provide a semiconductor device that maintains high reliability even after the redundancy relief.

本発明に係る半導体装置において、内部回路素子は、アルミニウム合金が主成分である金属配線を含んでいることが好ましい。 In the semiconductor device according to the present invention, the internal circuit element preferably includes a metal wiring mainly composed of an aluminum alloy.

また、本発明に係る半導体装置において、耐腐食性を有する高融点金属は、タングステン、チタン及びモリブデンのうちから選択された１種類以上の金属よりなることが好ましい。 In the semiconductor device according to the present invention, the refractory metal having corrosion resistance is preferably made of one or more kinds of metals selected from tungsten, titanium, and molybdenum.

これらの材料を用いることにより、耐腐食性を有する高融点金属よりなる部材を形成することができる。 By using these materials, a member made of a refractory metal having corrosion resistance can be formed.

また、本発明に係る半導体装置の製造方法は、半導体基板上に冗長救済されるべき回路素子を含む内部回路素子を形成する工程と、半導体基板上に内部回路素子を覆うように層間絶縁膜を形成する工程と、層間絶縁膜の上に耐透水性を有する絶縁膜を形成する工程と、耐透水性を有する絶縁膜の上に冗長救済されるべき回路素子の冗長救済に用いられるヒューズを形成する工程とを備えたことを特徴とする。 The method of manufacturing a semiconductor device according to the present invention includes a step of forming an internal circuit element including a circuit element to be redundantly repaired on a semiconductor substrate, and an interlayer insulating film on the semiconductor substrate so as to cover the internal circuit element. Forming a fuse used for redundant relief of a circuit element to be redundantly repaired on the insulating film having water permeability, forming the insulating film having water permeability on the interlayer insulating film; And a step of performing.

このように、本発明に係る半導体装置の製造方法によると、冗長救済用のヒューズと層間絶縁膜との間に耐透水性を有する絶縁膜が介在している。これにより、冗長救済されるべき回路素子の冗長救済を行なうために冗長救済用のヒューズの切断が行なわれると、層間絶縁膜ではなく耐透水性を有する絶縁膜を露出させる損傷部が形成される。このため、耐透水性を有する絶縁膜によって損傷部から浸入した水分の拡散を阻止することができるので、冗長救済を行なった後に透水性の高い材料よりなる層間絶縁膜を通して、水分が内部回路素子の金属配線へ拡散されることを防止することができる。したがって、冗長救済後に内部回路素子の金属配線において腐食が発生することを防止することができるので、冗長救済を行なった後も高信頼性を維持した半導体装置を提供することができる。また、例えば、冗長救済用のヒューズの形成領域直下に位置する半導体基板における領域に、半導体装置の動作に寄与する内部回路素子を形成することが可能となる。したがって、半導体装置の高集積化に伴って半導体装置の面積が増大することを抑制することができるので、高集積可能な半導体装置を提供することができる
本発明に係る半導体装置の製造方法において、ヒューズを形成する工程は、平面的配置において、内部回路素子が形成された領域と重なるようにヒューズを形成する工程を含むことが好ましい。 As described above, according to the method for manufacturing a semiconductor device of the present invention, the insulating film having water permeability is interposed between the redundant relief fuse and the interlayer insulating film. As a result, when the redundant relief fuse is cut in order to carry out redundant relief of the circuit element to be redundantly repaired, a damaged portion is formed that exposes the water-permeable insulating film instead of the interlayer insulating film. . For this reason, since it is possible to prevent the diffusion of moisture that has entered from the damaged portion by the insulating film having water permeability resistance, the moisture is transferred to the internal circuit element through the interlayer insulating film made of a highly water-permeable material after performing the redundant relief. Can be prevented from being diffused into the metal wiring. Therefore, it is possible to prevent the occurrence of corrosion in the metal wiring of the internal circuit element after the redundancy relief, and thus it is possible to provide a semiconductor device that maintains high reliability even after the redundancy relief. Further, for example, an internal circuit element contributing to the operation of the semiconductor device can be formed in a region of the semiconductor substrate located immediately below the formation region of the redundant relief fuse. Therefore, since it is possible to suppress an increase in the area of the semiconductor device as the semiconductor device is highly integrated, a highly integrated semiconductor device can be provided. In the method for manufacturing a semiconductor device according to the present invention, Preferably, the step of forming the fuse includes a step of forming the fuse so as to overlap with a region where the internal circuit element is formed in a planar arrangement.

このように、冗長救済用のヒューズが、平面的配置において、内部回路素子が形成された領域と重なるように形成される、例えば、内部回路素子が冗長救済用のヒューズの形成領域直下に位置する半導体基板における領域に形成されるので、半導体装置の高集積化に伴って生じる半導体装置の面積が増大することを抑制することができる。したがって、高集積可能な半導体装置を提供することができる。 In this way, the redundant relief fuse is formed so as to overlap the region where the internal circuit element is formed in a planar arrangement. For example, the internal circuit element is located immediately below the redundant relief fuse forming region. Since the semiconductor substrate is formed in the region of the semiconductor substrate, it is possible to suppress an increase in the area of the semiconductor device that occurs with the high integration of the semiconductor device. Therefore, a highly integrated semiconductor device can be provided.

本発明に係る半導体装置及びその製造方法によると、冗長救済用ヒューズと層間絶縁膜との間に耐透水性を有する絶縁膜が介在している。これにより、冗長救済されるべき回路素子の冗長救済を行なうために冗長救済用ヒューズの切断が行なわれると、層間絶縁膜ではなく耐透水性を有する絶縁膜を露出させる損傷部が形成される。このため、耐透水性を有する絶縁膜によって損傷部から浸入した水分の拡散を阻止することができるので、冗長救済を行なった後に層間絶縁膜を通して、水分が内部回路素子の金属配線へ拡散されることを防止することができる。したがって、冗長救済後に内部回路素子の金属配線において腐食が発生することを防止することができるので、冗長救済を行なった後も高信頼性を維持した半導体装置を提供することができる。また、例えば、冗長救済用ヒューズの形成領域直下に位置する半導体基板における領域に、半導体装置の動作に寄与する内部回路素子を形成することが可能となる。したがって、冗長救済機能を備えたメモリ回路を有するロジック半導体装置において、半導体装置の高集積化に伴って半導体装置の面積が増大することを抑制することができるので、高集積可能な半導体装置を実現することができる。 According to the semiconductor device and the manufacturing method thereof according to the present invention, the insulating film having water permeability is interposed between the redundant relief fuse and the interlayer insulating film. As a result, when the redundant relief fuse is cut in order to perform redundant relief of the circuit element to be redundantly repaired, a damaged portion is formed that exposes the water-resistant insulating film instead of the interlayer insulating film. For this reason, since the diffusion of moisture that has entered from the damaged portion can be prevented by the insulating film having water permeability resistance, the moisture is diffused to the metal wiring of the internal circuit element through the interlayer insulating film after performing the redundant relief. This can be prevented. Therefore, it is possible to prevent the occurrence of corrosion in the metal wiring of the internal circuit element after the redundancy relief, and thus it is possible to provide a semiconductor device that maintains high reliability even after the redundancy relief. Further, for example, an internal circuit element contributing to the operation of the semiconductor device can be formed in a region of the semiconductor substrate located immediately below the formation region of the redundant relief fuse. Therefore, in a logic semiconductor device having a memory circuit having a redundancy relief function, it is possible to suppress an increase in the area of the semiconductor device as the semiconductor device is highly integrated, thereby realizing a highly integrated semiconductor device. can do.

以下に、本発明の一実施形態について図面を参照しながら説明する。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

以下に、本発明の一実施形態に係る半導体装置の構造について、図１を参照しながら説明する。 The structure of the semiconductor device according to one embodiment of the present invention will be described below with reference to FIG.

図１は、本発明の一実施形態に係る半導体装置の構造を示す断面図である。 FIG. 1 is a cross-sectional view showing the structure of a semiconductor device according to an embodiment of the present invention.

図１に示すように、半導体基板１０におけるシリコン酸化膜よりなるトレンチ型の分離絶縁膜１１によって区画された素子形成領域には、半導体基板１０上に形成されたゲート絶縁膜１２a、多結晶シリコン膜よりなるゲート電極１２b、ゲート絶縁膜１２a及びゲート電極１２bの側面に形成されたサイドウォール１３、並びに半導体基板１０の表層部に形成されたソース／ドレイン拡散層１４からなるＭＯＳトランジスタが形成されている。 As shown in FIG. 1, a gate insulating film 12a formed on a semiconductor substrate 10, a polycrystalline silicon film is formed in an element formation region partitioned by a trench type isolation insulating film 11 made of a silicon oxide film in a semiconductor substrate 10. A MOS transistor is formed which includes a gate electrode 12b, a side wall 13 formed on the side surface of the gate insulating film 12a and the gate electrode 12b, and a source / drain diffusion layer 14 formed in the surface layer portion of the semiconductor substrate 10. .

半導体基板１０の上には、ＭＯＳトランジスタを覆うようにシリコン酸化膜系の材料（例えばＢＰＳＧ膜）よりなる第１の層間絶縁膜１５が形成されている。該第１の層間絶縁膜１５には、第１の層間絶縁膜１５を貫通すると共に下端がソース／ドレイン拡散層１４と接続する耐腐食性を有する高融点金属であるタングステンよりなる第１のプラグ１６が形成されている。 A first interlayer insulating film 15 made of a silicon oxide film-based material (for example, a BPSG film) is formed on the semiconductor substrate 10 so as to cover the MOS transistor. The first interlayer insulating film 15 includes a first plug made of tungsten, which is a refractory metal having corrosion resistance and penetrating through the first interlayer insulating film 15 and having a lower end connected to the source / drain diffusion layer 14. 16 is formed.

また、図１に示すように、第１の層間絶縁膜１５の上には、下面が第１のプラグ１６の上端と電気的に接続され、アルミニウム合金が主成分である第１の金属配線１７が形成されている。第１の層間絶縁膜１５の上には、第１の金属配線１７を覆うようにシリコン酸化膜よりなる第２の層間絶縁膜１８が形成されている。該第２の層間絶縁膜１８には、第２の層間絶縁膜１８を貫通すると共に下端が第１の金属配線１７と接続する耐腐食性を有する高融点金属であるタングステンよりなる第２のプラグ１９が形成されている。 Further, as shown in FIG. 1, on the first interlayer insulating film 15, the lower surface is electrically connected to the upper end of the first plug 16, and the first metal wiring 17 whose main component is an aluminum alloy. Is formed. A second interlayer insulating film 18 made of a silicon oxide film is formed on the first interlayer insulating film 15 so as to cover the first metal wiring 17. The second interlayer insulating film 18 includes a second plug made of tungsten, which is a refractory metal having corrosion resistance and penetrating the second interlayer insulating film 18 and having a lower end connected to the first metal wiring 17. 19 is formed.

また、図１に示すように、第２の層間絶縁膜１８の上には、下面が第２のプラグ１９の上端と電気的に接続され、アルミニウム合金が主成分である第２の金属配線２０が形成されている。第２の層間絶縁膜１８の上には、第２の金属配線２０を覆うようにシリコン酸化膜よりなる第３の層間絶縁膜２１が形成されており、該第３の層間絶縁膜２１の上には、透水性の低い材料であるシリコン窒化酸化膜又はシリコン窒化膜よりなる絶縁膜２２が形成されている。第３の層間絶縁膜２１及び絶縁膜２２には、第３の層間絶縁膜２１及び絶縁膜２２を貫通すると共に下端が第２の金属配線２０と接続する耐腐食性を有する高融点金属であるタングステンよりなる第３のプラグ２３が形成されている。 In addition, as shown in FIG. 1, the second metal wiring 20 whose upper surface is electrically connected to the upper end of the second plug 19 on the second interlayer insulating film 18 and whose main component is an aluminum alloy. Is formed. A third interlayer insulating film 21 made of a silicon oxide film is formed on the second interlayer insulating film 18 so as to cover the second metal wiring 20. An insulating film 22 made of a silicon oxynitride film or a silicon nitride film, which is a material having low water permeability, is formed. The third interlayer insulating film 21 and the insulating film 22 are corrosion-resistant refractory metal that penetrates the third interlayer insulating film 21 and the insulating film 22 and has a lower end connected to the second metal wiring 20. A third plug 23 made of tungsten is formed.

また、図１に示すように、絶縁膜２２の上には、アルミニウム合金が主成分である第３の金属配線２４が形成されており、該第３の金属配線２４の一部は冗長救済用ヒューズ２５として形成されている。第３の金属配線２４及び冗長救済用ヒューズ２５は、第３のプラグ２３の上端と電気的に接続されている。また、第３の金属配線２４及び冗長救済用ヒューズ２５は、第１のプラグ１６、第２のプラグ１９、及び第３のプラグ２３を介した第１の金属配線１７及び第２の金属配線２０によって、ＭＯＳトランジスタと電気的に接続されている。このようにして、冗長救済用ヒューズ２５は、内部回路素子２６に接続されている。 Further, as shown in FIG. 1, a third metal wiring 24 mainly composed of an aluminum alloy is formed on the insulating film 22, and a part of the third metal wiring 24 is used for redundancy relief. It is formed as a fuse 25. The third metal wiring 24 and the redundant relief fuse 25 are electrically connected to the upper end of the third plug 23. In addition, the third metal wiring 24 and the redundant relief fuse 25 include the first metal wiring 17 and the second metal wiring 20 via the first plug 16, the second plug 19, and the third plug 23. Are electrically connected to the MOS transistor. In this way, the redundant relief fuse 25 is connected to the internal circuit element 26.

また、冗長救済用ヒューズ２５と内部回路素子２６とは、第１〜第３の層間絶縁膜（１５、１８、２１）中に形成された耐腐食性を有する高融点金属であるタングステンよりなる第１〜第３のプラグ（１６、１９、２３）を介して電気的に接続されており、内部回路素子２６は半導体装置の動作に寄与している。絶縁膜２２の上には、第３の金属配線２４及び冗長救済用ヒューズ２５を覆うようにシリコン窒化膜又はシリコン窒化膜とシリコン酸化膜との積層膜よりなる表面保護膜２７が形成されており、表面保護膜２７を通して水分が外部から浸入することを阻止している。 The redundant relief fuse 25 and the internal circuit element 26 are made of tungsten, which is a refractory metal having corrosion resistance formed in the first to third interlayer insulating films (15, 18, 21). They are electrically connected via the first to third plugs (16, 19, 23), and the internal circuit element 26 contributes to the operation of the semiconductor device. A surface protective film 27 made of a silicon nitride film or a laminated film of a silicon nitride film and a silicon oxide film is formed on the insulating film 22 so as to cover the third metal wiring 24 and the redundant relief fuse 25. In addition, moisture is prevented from entering from the outside through the surface protective film 27.

本発明の一実施形態に係る半導体装置において、冗長救済されるべき回路素子２６の冗長救済を行なうために、冗長救済用ヒューズ２５にレーザービーム光を照射すると、表面保護膜２７が破壊されると共に冗長救済用ヒューズ２５が切断されるので、透水性の低い材料よりなる絶縁膜２２を露出させる損傷部２８が形成される。この損傷部２８から浸入した水分によって、冗長救済用ヒューズ２５自体が腐食することはあっても、冗長救済用ヒューズ２５と内部回路素子２６とは、第１の金属配線１７及び第２の金属配線２０の配線経路途中に耐腐食性を有する高融点金属であるタングステンよりなる第１のプラグ１６、第２のプラグ１９及び第３のプラグ２３を介して電気的に接続されているので、第１〜第３のプラグ（１６、１９、２３）によって腐食の進行を阻止することができる。これにより、冗長救済用ヒューズ２５の切断部において冗長救済後に損傷部２８から浸入した水分によって発生した腐食が、ＭＯＳトランジスタ等を含む内部回路素子２６における第１の金属配線１７及び第２の金属配線２０まで進行することを防止することができる。 In the semiconductor device according to the embodiment of the present invention, when the redundant relief fuse 25 is irradiated with a laser beam to perform redundant relief of the circuit element 26 to be redundantly repaired, the surface protective film 27 is destroyed. Since the redundant relief fuse 25 is cut, a damaged portion 28 that exposes the insulating film 22 made of a material having low water permeability is formed. Even if the moisture that has entered from the damaged portion 28 corrodes the redundant relief fuse 25 itself, the redundant relief fuse 25 and the internal circuit element 26 are connected to the first metal wiring 17 and the second metal wiring. The first wiring 16, the second plug 19, and the third plug 23 made of tungsten, which is a refractory metal having corrosion resistance, are electrically connected in the middle of the wiring path 20. The progress of corrosion can be prevented by the third plugs (16, 19, 23). As a result, the first metal wiring 17 and the second metal wiring in the internal circuit element 26 including the MOS transistor are caused by corrosion caused by moisture that has entered from the damaged portion 28 after the redundancy repair at the cut portion of the redundancy repair fuse 25. Proceeding to 20 can be prevented.

また、第３の層間絶縁膜２１は、透水性の低い材料であるシリコン窒化酸化膜又はシリコン窒化膜よりなる絶縁膜２２で覆われているので、損傷部２８において第３の層間絶縁膜２１が露出されることはない。このため、冗長救済後に損傷部２８から浸入した水分が透水性の高い材料よりなる第３の層間絶縁膜２１を通して内部回路素子の金属配線へ拡散されることがない。これにより、冗長救済後に損傷部２８から浸入した水分が第１〜第３の層間絶縁膜（１５、１８、２１）を通して内部回路素子２６へ拡散されることによって、ＭＯＳトランジスタ等を含む内部回路素子２６において第１の金属配線１７及び第２の金属配線２０が腐食することを防止することができる。 In addition, since the third interlayer insulating film 21 is covered with a silicon nitride oxide film or an insulating film 22 made of a silicon nitride film, which is a material with low water permeability, the third interlayer insulating film 21 is formed in the damaged portion 28. It is never exposed. For this reason, moisture that has entered from the damaged portion 28 after redundant relief is not diffused to the metal wiring of the internal circuit element through the third interlayer insulating film 21 made of a highly water-permeable material. As a result, the moisture that has entered from the damaged portion 28 after the redundancy repair is diffused to the internal circuit element 26 through the first to third interlayer insulating films (15, 18, 21), so that the internal circuit element including the MOS transistor or the like can be obtained. 26, the first metal wiring 17 and the second metal wiring 20 can be prevented from corroding.

また、第３の金属配線２４は、透水性の低い材料であるシリコン窒化膜等よりなる表面保護膜２７で覆われているので、冗長救済後に損傷部２８から浸入した水分が表面保護膜２７を通して第３の金属配線２４へ拡散されることがない。このため、第３の金属配線２４が冗長救済後に損傷部２８から浸入した水分によって腐食することはない。 Further, since the third metal wiring 24 is covered with a surface protective film 27 made of a silicon nitride film or the like which is a material with low water permeability, moisture that has entered from the damaged portion 28 after redundant relief passes through the surface protective film 27. It is not diffused into the third metal wiring 24. Therefore, the third metal wiring 24 is not corroded by moisture that has entered from the damaged portion 28 after redundant relief.

以上のように、本発明の一実施形態に係る半導体装置において、図１に示すように、第３の層間絶縁膜２１と冗長救済用ヒューズ２５との間に透水性の低い材料よりなる絶縁膜２２が介在している。これにより、冗長救済後に内部回路素子２６の第１の金属配線１７及び第２の金属配線２０において発生する腐食を防止することができるので、冗長救済を行なった後も高信頼性を維持した半導体装置を提供することができる。 As described above, in the semiconductor device according to the embodiment of the present invention, as shown in FIG. 1, the insulating film made of a material having low water permeability between the third interlayer insulating film 21 and the redundant relief fuse 25. 22 is interposed. This can prevent the corrosion that occurs in the first metal wiring 17 and the second metal wiring 20 of the internal circuit element 26 after the redundancy repair, so that the semiconductor that maintains high reliability after the redundancy repair is performed. An apparatus can be provided.

また、本発明の一実施形態に係る半導体装置において、第２の従来例に係る半導体装置のように層間絶縁膜中にシールリングを設ける必要がなくなるので、シールリングで取り囲まれた領域外に位置する半導体基板における領域に内部回路素子を形成しなくてはならないと言う制限がなくなる。このため、図１に示すように、冗長救済用ヒューズ２５の形成領域直下に位置する半導体基板１０における領域に、半導体装置の動作に寄与する内部回路素子２６を形成することが可能となる。したがって、半導体装置の高集積化に伴って半導体装置の面積が増大することを抑制することができるので、高集積可能な半導体装置を提供することができる。尚、図１では、第１〜第３のプラグ層（１６、１９、２３）の材料として、耐腐食性を有する高融点金属であるタングステンを用いた場合について説明したが、他の耐腐食性を有する高融点金属であるチタン又はモリブテン等を材料としても良い。 Further, in the semiconductor device according to the embodiment of the present invention, it is not necessary to provide a seal ring in the interlayer insulating film unlike the semiconductor device according to the second conventional example, and therefore, the semiconductor device is located outside the region surrounded by the seal ring. This eliminates the restriction that internal circuit elements must be formed in the region of the semiconductor substrate to be formed. For this reason, as shown in FIG. 1, it is possible to form the internal circuit element 26 that contributes to the operation of the semiconductor device in the region of the semiconductor substrate 10 located immediately below the formation region of the redundant relief fuse 25. Therefore, it is possible to suppress an increase in the area of the semiconductor device as the semiconductor device is highly integrated, so that a semiconductor device capable of high integration can be provided. In FIG. 1, the case where tungsten, which is a refractory metal having corrosion resistance, is used as the material of the first to third plug layers (16, 19, 23) has been described. The material may be titanium, molybdenum, or the like, which is a refractory metal having a high melting point.

次に、本発明の一実施形態に係る半導体装置の製造方法について、３層構造の多層配線構造を有する半導体装置を具体例にして、図２、図３及び図４を参照しながら説明する。 Next, a method for manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS. 2, 3, and 4, taking a semiconductor device having a three-layer multilayer wiring structure as a specific example.

図２、図３及び図４は、冗長救済用機能を備えたメモリ回路を有する本発明の一実施形態に係る半導体装置の製造工程を示す要部工程断面図である。 2, 3, and 4 are cross-sectional views showing main steps of a manufacturing process of a semiconductor device according to an embodiment of the present invention having a memory circuit having a redundant relief function.

まず、図２に示すように、半導体基板１０上におけるシリコン酸化膜よりなるトレンチ型の分離絶縁膜１１によって区画された素子形成領域において、半導体基板１０の上に、ゲート絶縁膜１２aを形成する。続いて、通常のＣＶＤ法により、半導体基板１０及びゲート絶縁膜１２aの上に、例えば膜厚が１５０〜３００ｎｍである多結晶シリコン膜を堆積した後、多結晶シリコン膜に対して異方性エッチングを行なうことにより、ゲート絶縁膜１２aの上に、多結晶シリコン膜がパターニングされたゲート電極１２bを形成する。 First, as shown in FIG. 2, a gate insulating film 12 a is formed on the semiconductor substrate 10 in an element formation region partitioned by a trench type isolation insulating film 11 made of a silicon oxide film on the semiconductor substrate 10. Subsequently, after a polycrystalline silicon film having a film thickness of, for example, 150 to 300 nm is deposited on the semiconductor substrate 10 and the gate insulating film 12a by a normal CVD method, anisotropic etching is performed on the polycrystalline silicon film. As a result, a gate electrode 12b in which a polycrystalline silicon film is patterned is formed on the gate insulating film 12a.

次に、ＬＰ−ＣＶＤ法により、半導体基板１０及びゲート電極１２bの上に、例えば膜厚が１００〜２００ｎｍである酸化膜を全面に堆積した後、酸化膜に対して異方性エッチングを行なうことにより、ゲート絶縁膜１２a及びゲート電極１２bの側面にサイドウォール１３を形成する。続いて、ゲート電極１２b及びサイドウォール１３をマスクとして、半導体基板１０と反対導電型の不純物を１×１０¹⁵／ｃｍ²程度の注入ドーズ量にて半導体基板１０にイオン注入して、素子形成領域における半導体基板１０の表層部にソース／ドレイン拡散層１４を形成する。その後、通常のＣＶＤ法により、半導体基板１０の上に、例えば膜厚が１０００〜２０００ｎｍであるＢＰＳＧ膜を全面に堆積した後、ＣＭＰ法により、ＢＰＳＧ膜の平坦化を行なうことによって第１の層間絶縁膜１５を形成する。 Next, an oxide film having a thickness of, for example, 100 to 200 nm is deposited on the entire surface of the semiconductor substrate 10 and the gate electrode 12b by LP-CVD, and then anisotropic etching is performed on the oxide film. Thus, sidewalls 13 are formed on the side surfaces of the gate insulating film 12a and the gate electrode 12b. Subsequently, using the gate electrode 12b and the sidewall 13 as a mask, an impurity having a conductivity type opposite to that of the semiconductor substrate 10 is ion-implanted into the semiconductor substrate 10 at an implantation dose amount of about 1 × 10 ¹⁵ / cm ² to form an element formation region. A source / drain diffusion layer 14 is formed in the surface layer portion of the semiconductor substrate 10 in FIG. Thereafter, a BPSG film having a film thickness of, for example, 1000 to 2000 nm is deposited on the entire surface of the semiconductor substrate 10 by a normal CVD method, and then the BPSG film is planarized by a CMP method to thereby form a first interlayer. An insulating film 15 is formed.

次に、第１の層間絶縁膜１５に対して異方性エッチングを行なうことにより、ソース／ドレイン拡散層１４の上面に到達するコンタクトホールを形成した後、ＣＶＤ法により、第１の層間絶縁膜１５の上及び該コンタクトホールの内部に、例えば膜厚が２００〜５００ｎｍであるタングステン膜を全面に堆積する。続いて、ＣＭＰ法により、コンタクトホールの内部を除く第１の層間絶縁膜１５の上に形成されているタングステン膜を除去することにより、耐腐食性を有する高融点金属であるタングステンよりなる第１のプラグ１６を形成する。次に、スパッタ法により、第１の層間絶縁膜１５及び第１のプラグ１６の上に、例えば膜厚が３００〜５００ｎｍであるＡｌ／Ｃｕが主成分である合金膜を全面に堆積する。この合金膜の上層及び下層にはＴｉが主成分であるバリアメタルが具備されている。次に、合金膜に対して異方性エッチングを行なうことにより、第１のプラグ１６の上端と接続する第１の金属配線１７を形成した後、プラズマＣＶＤ法により、第１の層間絶縁膜１５及び第１の金属配線１７の上に、例えば膜厚が１０００〜３０００ｎｍであるシリコン酸化膜を全面に堆積する。続いて、ＣＭＰ法により、シリコン酸化膜の平坦化を行なうことによって第２の層間絶縁膜１８を形成する。 Next, anisotropic etching is performed on the first interlayer insulating film 15 to form a contact hole reaching the upper surface of the source / drain diffusion layer 14, and then the first interlayer insulating film is formed by CVD. A tungsten film having a thickness of, for example, 200 to 500 nm is deposited on the entire surface of 15 and inside the contact hole. Subsequently, by removing the tungsten film formed on the first interlayer insulating film 15 excluding the inside of the contact hole by CMP, the first made of tungsten, which is a refractory metal having corrosion resistance. The plug 16 is formed. Next, an alloy film mainly composed of Al / Cu having a film thickness of 300 to 500 nm, for example, is deposited on the entire surface of the first interlayer insulating film 15 and the first plug 16 by sputtering. A barrier metal mainly composed of Ti is provided on the upper and lower layers of the alloy film. Next, anisotropic etching is performed on the alloy film to form a first metal wiring 17 connected to the upper end of the first plug 16, and then the first interlayer insulating film 15 is formed by plasma CVD. A silicon oxide film having a film thickness of 1000 to 3000 nm, for example, is deposited on the entire surface of the first metal wiring 17. Subsequently, the second interlayer insulating film 18 is formed by planarizing the silicon oxide film by CMP.

次に、第２の層間絶縁膜１８に対して異方性エッチングを行なうことにより、第１の金属配線１７の上面に到達する第１のヴィアホールを形成した後、ＣＶＤ法により、第２の層間絶縁膜１８の上及び該第１のヴィアホールの内部に、例えば膜厚が２００〜５００ｎｍであるタングステン膜を全面に堆積する。続いて、ＣＭＰ法により、第１のヴィアホールの内部を除く第２の層間絶縁膜１８の上に形成されているタングステン膜を除去することにより、耐腐食性を有する高融点金属であるタングステンよりなる第２のプラグ１９を形成する。次に、スパッタ法により、第２の層間絶縁膜１８及び第２のプラグ１９の上に、例えば膜厚が３００〜５００ｎｍであるＡｌ／Ｃｕが主成分である合金膜を全面に堆積する。この合金膜の上層及び下層にはＴｉが主成分であるバリアメタルが具備されている。次に、合金膜に対して異方性エッチングを行なうことにより、第２のプラグ１９の上端と接続する第２の金属配線２０を形成した後、プラズマＣＶＤ法により、第２の層間絶縁膜１８及び第２の金属配線２０の上に、例えば膜厚が１０００〜３０００ｎｍであるシリコン酸化膜を全面に堆積する。続いて、ＣＭＰ法により、シリコン酸化膜の平坦化を行なうことによって第３の層間絶縁膜２１を形成する。 Next, anisotropic etching is performed on the second interlayer insulating film 18 to form a first via hole reaching the upper surface of the first metal wiring 17, and then the second via hole is formed by CVD. A tungsten film having a film thickness of, for example, 200 to 500 nm is deposited on the entire surface of the interlayer insulating film 18 and inside the first via hole. Subsequently, by removing the tungsten film formed on the second interlayer insulating film 18 excluding the inside of the first via hole by CMP, the tungsten film, which is a refractory metal having corrosion resistance, is removed. The second plug 19 is formed. Next, an alloy film mainly composed of Al / Cu having a film thickness of 300 to 500 nm, for example, is deposited on the entire surface on the second interlayer insulating film 18 and the second plug 19 by sputtering. A barrier metal mainly composed of Ti is provided on the upper and lower layers of the alloy film. Next, anisotropic etching is performed on the alloy film to form the second metal wiring 20 connected to the upper end of the second plug 19, and then the second interlayer insulating film 18 is formed by plasma CVD. A silicon oxide film having a thickness of 1000 to 3000 nm, for example, is deposited on the entire surface of the second metal wiring 20. Subsequently, the third interlayer insulating film 21 is formed by planarizing the silicon oxide film by CMP.

次に、図３に示すように、プラズマＣＶＤ法により、第３の層間絶縁膜２１の上に、例えば膜厚が３００〜５００ｎｍであり、且つ透水性の低い材料であるシリコン窒化酸化膜よりなる絶縁膜２２を堆積する。この絶縁膜２２の材料として、同じく透水性の低い材料であるシリコン窒化膜を用いてもよいが、後の工程で第２のヴィアホールをエッチングするとき、シリコン酸化膜よりなる第３の層間絶縁膜２１と合わせて１回のエッチングで容易に開口するためには、絶縁膜２２の材料を選択する必要がある。そこで、シリコン窒化酸化膜及びシリコン窒化膜に対するエッチング速度について比較を行なうと、シリコン酸化膜よりなる第３の層間絶縁膜２１に対するエッチング速度の大きさに近いエッチング速度を有する膜はシリコン窒化膜ではなく、シリコン窒化酸化膜である。このため、絶縁膜２２の材料としてシリコン窒化膜を選択するよりも、シリコン窒化酸化膜を選択する方が有利である。 Next, as shown in FIG. 3, it is made of a silicon oxynitride film having a thickness of, for example, 300 to 500 nm and having a low water permeability on the third interlayer insulating film 21 by plasma CVD. An insulating film 22 is deposited. A silicon nitride film that is also a material with low water permeability may be used as the material of the insulating film 22. However, when the second via hole is etched in a later step, a third interlayer insulating film made of a silicon oxide film is used. In order to open easily together with the film 21 by one etching, it is necessary to select the material of the insulating film 22. Therefore, when the etching rates for the silicon nitride oxide film and the silicon nitride film are compared, a film having an etching rate close to the etching rate for the third interlayer insulating film 21 made of the silicon oxide film is not a silicon nitride film. A silicon oxynitride film. Therefore, it is more advantageous to select a silicon oxynitride film than to select a silicon nitride film as the material of the insulating film 22.

次に、図４に示すように、第３の層間絶縁膜２１及び絶縁膜２２に対して異方性エッチングを行なうことにより、第２の金属配線２０の上面に到達する第２のヴィアホールを形成した後、ＣＶＤ法により、絶縁膜２２の上及び該第２のヴィアホールの内部に、例えば膜厚が２００〜５００ｎｍであるタングステン膜を全面に堆積する。続いて、ＣＭＰ法により、第２のヴィアホールの内部を除く絶縁膜２２の上に形成されているタングステン膜を除去することにより、耐腐食性を有する高融点金属であるタングステンよりなる第３のプラグ２３を形成する。 Next, as shown in FIG. 4, the second via hole reaching the upper surface of the second metal wiring 20 is formed by performing anisotropic etching on the third interlayer insulating film 21 and the insulating film 22. After the formation, a tungsten film having a film thickness of, for example, 200 to 500 nm is deposited on the entire surface of the insulating film 22 and inside the second via hole by CVD. Subsequently, by removing the tungsten film formed on the insulating film 22 except for the inside of the second via hole by CMP, a third layer made of tungsten, which is a refractory metal having corrosion resistance, is used. A plug 23 is formed.

次に、スパッタ法により、絶縁膜２２及び第３のプラグ２３の上に、例えば膜厚が３００〜５００ｎｍであるＡｌ／Ｃｕが主成分である合金膜を全面に堆積する。この合金膜の上層及び下層にはＴｉが主成分であるバリアメタルが具備されている。次に、合金膜に対して異方性エッチングを行なうことにより、第３のプラグ２３の上端と接続する第３の金属配線２４を形成すると共に、該第３の金属配線２４の一部を冗長救済用ヒューズ２５として形成する。このようにして、第３の金属配線２４及び冗長救済用ヒューズ２５を、第１のプラグ１６、第２のプラグ１９、及び第３のプラグ２３を介した第１の金属配線１７及び第２の金属配線２０によって、ＭＯＳトランジスタと電気的に接続する。このようにして、冗長救済用ヒューズ２５は、内部回路素子２６に接続されている。 Next, an alloy film mainly composed of Al / Cu having a thickness of 300 to 500 nm, for example, is deposited on the entire surface of the insulating film 22 and the third plug 23 by sputtering. A barrier metal mainly composed of Ti is provided on the upper and lower layers of the alloy film. Next, anisotropic etching is performed on the alloy film to form a third metal wiring 24 connected to the upper end of the third plug 23, and a part of the third metal wiring 24 is made redundant. The relief fuse 25 is formed. In this way, the third metal wiring 24 and the redundant relief fuse 25 are connected to the first metal wiring 17 and the second plug via the first plug 16, the second plug 19, and the third plug 23. The metal wiring 20 is electrically connected to the MOS transistor. In this way, the redundant relief fuse 25 is connected to the internal circuit element 26.

次に、通常のプラズマＣＶＤ法により、絶縁膜２２、第３の金属配線２４及び冗長救済用ヒューズ２５の上に、例えば膜厚が５００〜１５００ｎｍであり、且つ透水性の低い材料であるシリコン窒化膜又はシリコン窒化膜とシリコン酸化膜との積層膜よりなる表面保護膜２７を全面に堆積することによって、第３の金属配線２４と冗長救済用ヒューズ２５とを完全に被覆する。このようにして、図４に示すように、第３の層間絶縁膜２１と冗長救済用ヒューズ２５との間に透水性の低い材料よりなる絶縁膜２２が介在している構造を有する半導体装置を形成する。 Next, silicon nitride, for example, having a film thickness of 500 to 1500 nm and a low water permeability is formed on the insulating film 22, the third metal wiring 24 and the redundant relief fuse 25 by a normal plasma CVD method. A surface protective film 27 made of a film or a laminated film of a silicon nitride film and a silicon oxide film is deposited on the entire surface to completely cover the third metal wiring 24 and the redundant relief fuse 25. Thus, as shown in FIG. 4, the semiconductor device having a structure in which the insulating film 22 made of a material having low water permeability is interposed between the third interlayer insulating film 21 and the redundant relief fuse 25. Form.

以上のように、本発明の一実施形態に係る半導体装置の製造方法によると、ＬＳＩテスター等を用いた検査により欠陥メモリセルの有無をチェックして欠陥メモリセルが存在する場合、欠陥メモリセルと予備メモリセルとの切り換えによって冗長救済を行なうために冗長救済用ヒューズ２５の切断を行なうと、前述したように、第３の層間絶縁膜２１ではなく絶縁膜２２を露出させる損傷部２８が形成される。つまり、冗長救済を行なった後も、第３の層間絶縁膜２１は透水性の低い材料よりなる絶縁膜２２に覆われている。このため、透水性の低い材料よりなる絶縁膜２２によって損傷部２８から浸入した水分の拡散を阻止することができるので、冗長救済後に内部回路素子２６の第１の金属配線１７及び第２の金属配線２０において発生する腐食を防止することができる。したがって、冗長救済を行なった後も高信頼性を維持した半導体装置を提供することができる。 As described above, according to the method for manufacturing a semiconductor device according to an embodiment of the present invention, if there is a defective memory cell by checking the presence or absence of a defective memory cell by inspection using an LSI tester or the like, When the redundant relief fuse 25 is cut to perform redundant relief by switching to the spare memory cell, a damaged portion 28 that exposes the insulating film 22 instead of the third interlayer insulating film 21 is formed as described above. The That is, even after the redundant relief is performed, the third interlayer insulating film 21 is covered with the insulating film 22 made of a material having low water permeability. For this reason, the diffusion of moisture that has entered from the damaged portion 28 can be prevented by the insulating film 22 made of a material having low water permeability, so that the first metal wiring 17 and the second metal of the internal circuit element 26 after the redundancy relief Corrosion that occurs in the wiring 20 can be prevented. Therefore, it is possible to provide a semiconductor device that maintains high reliability even after performing redundant relief.

また、本発明の一実施形態に係る半導体装置の製造方法によると、第２の従来例に係る半導体装置のように層間絶縁膜中にシールリングを設ける必要がなくなるので、シールリングで取り囲まれた領域外に位置する半導体基板における領域に内部回路素子を形成しなくてはならないと言う制限がなくなる。このため、図４に示すように、冗長救済用ヒューズ２５の形成領域直下に位置する半導体基板１０における領域に、半導体装置の動作に寄与する内部回路素子２６を形成することが可能となる。したがって、半導体装置の高集積化に伴って半導体装置の面積が増大することを抑制することができるので、高集積可能な半導体装置を提供することができる。 In addition, according to the method of manufacturing a semiconductor device according to the embodiment of the present invention, it is not necessary to provide a seal ring in the interlayer insulating film unlike the semiconductor device according to the second conventional example, and therefore, the semiconductor device is surrounded by the seal ring. There is no restriction that the internal circuit element must be formed in a region of the semiconductor substrate located outside the region. Therefore, as shown in FIG. 4, it is possible to form the internal circuit element 26 that contributes to the operation of the semiconductor device in the region of the semiconductor substrate 10 located immediately below the formation region of the redundant relief fuse 25. Therefore, it is possible to suppress an increase in the area of the semiconductor device as the semiconductor device is highly integrated, so that a semiconductor device capable of high integration can be provided.

本発明の半導体装置及びその製造方法は、冗長救済を行なった後に損傷部から浸入した水分が原因で引き起こされる内部回路素子の金属配線における腐食を防止すると共に、冗長救済用ヒューズの形成領域直下に位置する半導体基板における領域に内部回路素子を形成することができるので、冗長救済機能を備えた半導体記憶装置を有する半導体装置及びその製造方法に有用である。 The semiconductor device and the manufacturing method thereof according to the present invention prevent the corrosion in the metal wiring of the internal circuit element caused by the moisture that has entered from the damaged portion after performing the redundant repair, and immediately below the formation area of the redundant repair fuse. Since an internal circuit element can be formed in a region of a semiconductor substrate that is positioned, it is useful for a semiconductor device having a semiconductor memory device having a redundant relief function and a manufacturing method thereof.

本発明の一実施形態に係る半導体装置の構造を示す断面図である。It is sectional drawing which shows the structure of the semiconductor device which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体装置の製造工程を示す要部工程断面図である。It is principal part process sectional drawing which shows the manufacturing process of the semiconductor device which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体装置の製造工程を示す要部工程断面図である。It is principal part process sectional drawing which shows the manufacturing process of the semiconductor device which concerns on one Embodiment of this invention. 本発明の一実施形態に係る半導体装置の製造工程を示す要部工程断面図である。It is principal part process sectional drawing which shows the manufacturing process of the semiconductor device which concerns on one Embodiment of this invention. 本発明の課題を説明するためのメモリセルアレイブロックを示す概略図である。It is the schematic which shows the memory cell array block for demonstrating the subject of this invention. 本発明の課題を説明するためのアドレスプログラム回路を示す概略図である。It is the schematic which shows the address program circuit for demonstrating the subject of this invention. 従来の半導体装置の構造を示す断面図である。It is sectional drawing which shows the structure of the conventional semiconductor device. (a) は、従来の半導体装置の構造を示す断面図であり、(b) は、従来の半導体装置の構造を示す平面図である。(a) is sectional drawing which shows the structure of the conventional semiconductor device, (b) is a top view which shows the structure of the conventional semiconductor device.

符号の説明Explanation of symbols

１０半導体基板
１１分離絶縁膜
１２a ゲート絶縁膜
１２b ゲート電極
１３サイドウォール
１４ソース／ドレイン拡散層
１５第１の層間絶縁膜
１６第１のプラグ
１７第１の金属配線
１８第２の層間絶縁膜
１９第２のプラグ
２０第２の金属配線
２１第３の層間絶縁膜
２２絶縁膜
２３第３のプラグ
２４第３の金属配線
２５冗長救済用ヒューズ
２６内部回路素子
２７表面保護膜
２８損傷部
５０メモリセルアレイ
５１予備メモリセル
５２行デコーダ
５３列デコーダ
５４欠陥メモリセル
Ａ₍₀₎〜Ａ_(n) アドレス信号入力端子
Ｔｒ₍₀₎〜Ｔｒ_(n) ＭＯＳトランジスタ
Ｆ₍₀₎〜Ｆ_(n) 冗長救済用ヒューズ
１００、２００半導体基板
１０１、２０１分離絶縁膜
１０２ゲート電極
１０３サイドウォール
１０４ソース／ドレイン拡散層
１０５、２０２第１の層間絶縁膜
１０６第１のタングステンプラグ
２０３第１のタングステン層
１０７第１の金属配線
２０４第１の金属膜
１０８、２０５第２の層間絶縁膜
１０９第２のタングステンプラグ
２０６第２のタングステン層
１１０第２の金属配線
２０７第２の金属膜
２０８接続用金属配線
１１１、２０９第３の層間絶縁膜
１１２第３のタングステンプラグ
２１０タングステンプラグ
２１１シールリング
１１３、２１２第３の金属配線
１１４、２１３冗長救済用ヒューズ
１１５内部回路素子
１１６、２１４表面保護膜
１１７、２１５損傷部 DESCRIPTION OF SYMBOLS 10 Semiconductor substrate 11 Isolation insulation film 12a Gate insulation film 12b Gate electrode 13 Side wall 14 Source / drain diffused layer 15 1st interlayer insulation film 16 1st plug 17 1st metal wiring 18 2nd interlayer insulation film 19 1st Second plug 20 Second metal wiring 21 Third interlayer insulating film 22 Insulating film 23 Third plug 24 Third metal wiring 25 Redundant relief fuse 26 Internal circuit element 27 Surface protection film 28 Damaged part 50 Memory cell array 51 Spare memory cell 52 Row decoder 53 Column decoder 54 Defective memory cells A _{(0) to} A _(n) Address signal input terminals Tr _{(0) to} Tr _(n) MOS transistors F _{(0) to} F _(n) Redundant relief fuses 100, 200 Semiconductor substrate 101, 201 Isolation insulating film 102 Gate electrode 103 Side wall 104 Source / drain diffusion layer 105, 202 1st interlayer insulating film 106 1st tungsten plug 203 1st tungsten layer 107 1st metal wiring 204 1st metal film 108, 205 2nd interlayer insulating film 109 2nd tungsten plug 206 2nd tungsten layer 110 Second metal wiring 207 Second metal film 208 Connecting metal wiring 111, 209 Third interlayer insulating film 112 Third tungsten plug 210 Tungsten plug 211 Seal rings 113, 212 Third metal wiring 114, 213 Redundancy Rescue fuse 115 Internal circuit elements 116, 214 Surface protective film 117, 215 Damaged part

Claims

半導体基板上に形成された、冗長救済されるべき回路素子を含む内部回路素子と、
前記半導体基板上に、前記内部回路素子を覆うように形成された層間絶縁膜と、
前記層間絶縁膜の上に形成された、前記冗長救済されるべき回路素子の冗長救済に用いられるヒューズとを備え、
前記層間絶縁膜と前記ヒューズとの間には、耐透水性を有する絶縁膜が介在していることを特徴とする半導体装置。 An internal circuit element including a circuit element to be redundantly repaired formed on a semiconductor substrate;
An interlayer insulating film formed on the semiconductor substrate so as to cover the internal circuit element;
A fuse formed on the interlayer insulating film and used for redundancy repair of the circuit element to be redundantly repaired,
A semiconductor device characterized in that a water-permeable insulating film is interposed between the interlayer insulating film and the fuse.

前記耐透水性を有する絶縁膜は、シリコン窒化酸化膜又はシリコン窒化膜よりなることを特徴とする請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the water-permeable insulating film is made of a silicon oxynitride film or a silicon nitride film.

前記内部回路素子は、平面的配置において、前記ヒューズが形成されている領域と重なる領域に形成されていることを特徴とする請求項１又は２に記載の半導体装置。 The semiconductor device according to claim 1, wherein the internal circuit element is formed in a region overlapping the region where the fuse is formed in a planar arrangement.

前記ヒューズと前記内部回路素子とは、前記層間絶縁膜中に形成された耐腐食性を有する高融点金属よりなる部材を介して、電気的に接続されていることを特徴とする請求項１〜３のうちいずれか１項に記載の半導体装置。 2. The fuse and the internal circuit element are electrically connected through a member made of a refractory metal having corrosion resistance formed in the interlayer insulating film. 4. The semiconductor device according to claim 1.

前記内部回路素子及び前記ヒューズは、アルミニウム合金が主成分である金属配線を含んでいることを特徴とする請求項１〜４のうちいずれか１項に記載の半導体装置。 5. The semiconductor device according to claim 1, wherein the internal circuit element and the fuse include a metal wiring mainly composed of an aluminum alloy.

前記耐腐食性を有する高融点金属は、タングステン、チタン及びモリブデンのうちから選択された１種類以上の金属よりなることを特徴とする請求項４に記載の半導体装置。 The semiconductor device according to claim 4, wherein the refractory metal having corrosion resistance is made of one or more kinds of metals selected from tungsten, titanium, and molybdenum.

半導体基板上に、冗長救済されるべき回路素子を含む内部回路素子を形成する工程と、
前記半導体基板上に、前記内部回路素子を覆うように層間絶縁膜を形成する工程と、
前記層間絶縁膜の上に、耐透水性を有する絶縁膜を形成する工程と、
前記耐透水性を有する絶縁膜の上に、前記冗長救済されるべき回路素子の冗長救済に用いられるヒューズを形成する工程とを備えたことを特徴とする半導体装置の製造方法。 Forming an internal circuit element including a circuit element to be redundantly repaired on a semiconductor substrate;
Forming an interlayer insulating film on the semiconductor substrate so as to cover the internal circuit element;
Forming an insulating film having water permeability resistance on the interlayer insulating film;
Forming a fuse used for redundant relief of the circuit element to be redundantly repaired on the insulating film having water permeability, and a method of manufacturing a semiconductor device.

前記ヒューズを形成する工程は、平面的配置において、前記内部回路素子が形成された領域と重なるように前記ヒューズを形成する工程を含むことを特徴とする請求項７に記載の半導体装置の製造方法。 8. The method of manufacturing a semiconductor device according to claim 7, wherein the step of forming the fuse includes a step of forming the fuse so as to overlap with a region where the internal circuit element is formed in a planar arrangement. .