JP2006024713A - Nitride semiconductor device and manufacturing method therefor - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a nitride semiconductor device capable of stably operating in high-power mode for an extended period of time. <P>SOLUTION: The nitride semiconductor device comprises an n-type GaN substrate 601, and a laminate structure of a nitride semiconductors provided on the n-type GaN substrate 601. The laminate structure has a GaInN multiple quantum well active layer 605 having a lattice constant larger than that of the n-type GaN substrate 601, and an n-type GaN contact layer 602 located between the n-type GaN substrate 601 and GaInN multiple quantum well active layer 605. The n-type GaN contact layer 602 includes a defect introduction region 614 having a dislocation density higher than that of the n-type GaN substrate 601. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、窒化物半導体素子およびその製造方法に関している。   The present invention relates to a nitride semiconductor device and a method for manufacturing the same.

Ｖ族元素として窒素（Ｎ）を含む窒化物半導体は、そのバンドギャップの大きさから、短波長発光素子の材料として有望視されている。なかでも、窒化ガリウム系化合物半導体（ＧａＮ系半導体：ＡｌＧａＩｎＮ）を用いた窒化物半導体素子は、青色発光ダイオード（ＬＥＤ）や緑色ＬＥＤとして実用化されている。   A nitride semiconductor containing nitrogen (N) as a group V element is considered promising as a material for a short-wavelength light-emitting element because of its band gap. Among these, a nitride semiconductor element using a gallium nitride compound semiconductor (GaN-based semiconductor: AlGaInN) has been put into practical use as a blue light emitting diode (LED) or a green LED.

一方、光ディスク装置の大容量化のために、４００ｎｍ帯に発振波長を有する半導体レーザが熱望されており、ＧａＮ系半導体を材料とする半導体レーザが注目され現在では実用レベルに達しつつある。特許文献１から特許文献４は、ＧａＮ系半導体レーザの従来構造を開示している。   On the other hand, in order to increase the capacity of optical disk devices, semiconductor lasers having an oscillation wavelength in the 400 nm band have been eagerly desired, and semiconductor lasers made of GaN-based semiconductors have attracted attention and are now reaching a practical level. Patent Documents 1 to 4 disclose conventional structures of GaN-based semiconductor lasers.

以下、図１を参照しながら、従来の半導体レーザ素子の構造を説明する。図１は、共振器長方向に垂直な面で切り取った断面を示している。   Hereinafter, the structure of a conventional semiconductor laser device will be described with reference to FIG. FIG. 1 shows a cross section taken along a plane perpendicular to the resonator length direction.

図示される半導体レーザ素子は、ｎ型ＧａＮ基板２０１と、基板２０１上に形成された積層構造とを備えている。ｎ型ＧａＮ基板２０１は、サファイア基板などの表面に選択横方向成長技術およびハイドライド気相成長法（ＨＶＰＥ法）を用いて厚く成長させられＧａＮ結晶から構成されており、ｎ型ＧａＮ基板２０１には比較的低い密度で貫通転位２１５が存在している。このようにして作製されたＧａＮ基板は、ＥＬＯＧ（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｎ ＧａＮ）基板と称されている。   The illustrated semiconductor laser device includes an n-type GaN substrate 201 and a laminated structure formed on the substrate 201. The n-type GaN substrate 201 is made of a GaN crystal that is grown on a surface of a sapphire substrate or the like using a selective lateral growth technique and a hydride vapor phase epitaxy (HVPE method). There are threading dislocations 215 at a relatively low density. The GaN substrate thus fabricated is referred to as an ELOG (Epitaxial Lateral Over GaN) substrate.

ｎ型ＧａＮ基板２０１上に設けられた積層構造は、基板２０１に近い側から順番に、アンドープＡｌＧａＮ層、ｎ型ＡｌＧａＮコンタクト層２０３、ｎ型ＧａＩｎＮクラック抑制層２０４、ｎ型クラッド層２０５、ｎ型光ガイド層２０６、活性層２０７、ｐ型ＡｌＧａＮ電子閉じ込め層２０８、ｐ型光ガイド層２０９、ｐ型クラッド層２１０、およびｐ型コンタクト層２１１を有している。これらの半導体層は、有機金属気相成長法（ＭＯＶＰＥ法）により、積層されたものである。   The stacked structure provided on the n-type GaN substrate 201 includes an undoped AlGaN layer, an n-type AlGaN contact layer 203, an n-type GaInN crack suppression layer 204, an n-type cladding layer 205, and an n-type in order from the side closer to the substrate 201. It has a light guide layer 206, an active layer 207, a p-type AlGaN electron confinement layer 208, a p-type light guide layer 209, a p-type cladding layer 210, and a p-type contact layer 211. These semiconductor layers are stacked by a metal organic chemical vapor deposition method (MOVPE method).

ｐ型コンタクト層２１１上には、幅１．５μｍ〜２μｍ程度のリッジストライプが形成され、その両側はＺｒＯ₂絶縁膜２１２によって覆われている。ＺｒＯ₂絶縁膜２１２上には、リッジストライプ状に加工されたｐ型コンタクト層２１１と接触するようにｐ型電極２１３が形成されている。ｎ型電極２１４は、ｎ型ＡｌＧａＮコンタクト層２０３が露出するまでエッチングされた部分に形成されている。 A ridge stripe having a width of about 1.5 μm to 2 μm is formed on the p-type contact layer 211, and both sides thereof are covered with the ZrO ₂ insulating film 212. A p-type electrode 213 is formed on the ZrO ₂ insulating film 212 so as to be in contact with the p-type contact layer 211 processed into a ridge stripe shape. The n-type electrode 214 is formed in a portion etched until the n-type AlGaN contact layer 203 is exposed.

図１に示す半導体レーザ素子によれば、ｎ型電極２１４を接地し、ｐ型電極２１３に電圧を印加すると、活性層２０７に向かってｐ型電極２１３側から正孔が注入されるとともに、ｎ型電極２１４側からは電子が注入されるため、活性層２０７内で光学利得が生じ、発振波長４０８ｎｍ帯のレーザ発振が生じることになる。この結果、半導体レーザ素子の活性層２０７の光出射端面からレーザ光が外部に放射され、例えば光ディスクのデータ記録や再生に利用されることになる。   According to the semiconductor laser device shown in FIG. 1, when the n-type electrode 214 is grounded and a voltage is applied to the p-type electrode 213, holes are injected from the p-type electrode 213 side toward the active layer 207, and n Since electrons are injected from the mold electrode 214 side, an optical gain is generated in the active layer 207, and laser oscillation with an oscillation wavelength band of 408 nm occurs. As a result, the laser beam is emitted to the outside from the light emitting end face of the active layer 207 of the semiconductor laser element, and is used for, for example, data recording and reproduction of an optical disc.

図１の半導体レーザ素子では、ｎ型ＧａＮ基板２０１上にアンドープＡｌＧａＮ層２０２が形成された後、その上にｎ型ＡｌＧａＮコンタクト層２０３が形成されている。   In the semiconductor laser device of FIG. 1, after an undoped AlGaN layer 202 is formed on an n-type GaN substrate 201, an n-type AlGaN contact layer 203 is formed thereon.

その理由を以下に示す。   The reason is as follows.

ＧａＮ基板２０１に接するようにしてＧａＮ層を直接にＧａＮ基板２０１上に成長させると、成長したＧａＮ層には圧縮歪も引っ張り歪も作用しないはずであり、クラックの無いＧａＮ層が得られるはずであるが、実際には、多くの微細なクラックがＧａＮ層中に発生する傾向がある。このことは、ＧａＮ基板２０１上に接するように成長したＧａＮ層にも、わずかに引っ張り歪が存在することを示唆している。微細なクラックは、レーザ素子の特性、特に寿命特性を大幅に悪化させるため望ましいものではない。   When a GaN layer is grown directly on the GaN substrate 201 in contact with the GaN substrate 201, neither the compressive strain nor the tensile strain should act on the grown GaN layer, and a GaN layer without cracks should be obtained. In reality, however, many fine cracks tend to occur in the GaN layer. This suggests that a slight tensile strain also exists in the GaN layer grown so as to be in contact with the GaN substrate 201. Fine cracks are undesirable because they greatly deteriorate the characteristics of the laser element, particularly the life characteristics.

このような微細なクラックの発生を防止するため、ＧａＮ基板２０１上にはＧａＮ層よりも熱膨張係数の小さい半導体層をＧａＮ基板に接するように成長することが好ましい。アンドープＡｌＧａＮ層は、ＧａＮ層よりも熱膨張係数の小さい半導体層であるため、図１の半導体レーザ装置では、ｎ型ＧａＮ基板２０１と接するようにアンドープＡｌＧａＮ層（バッファ層）２０２が形成されている。   In order to prevent the occurrence of such fine cracks, it is preferable that a semiconductor layer having a thermal expansion coefficient smaller than that of the GaN layer is grown on the GaN substrate 201 so as to be in contact with the GaN substrate. Since the undoped AlGaN layer is a semiconductor layer having a smaller thermal expansion coefficient than the GaN layer, the undoped AlGaN layer (buffer layer) 202 is formed in contact with the n-type GaN substrate 201 in the semiconductor laser device of FIG. .

一方、図２に示す半導体レーザ素子は、ｎ型ＧａＮ基板２０１とｎ型ＡｌＧａＮコンタクト層２０３の間の構成が異なる点を除いて、図１に示す半導体レーザ素子の構成と同様の構成を有している。   On the other hand, the semiconductor laser device shown in FIG. 2 has the same configuration as that of the semiconductor laser device shown in FIG. 1 except that the configuration between the n-type GaN substrate 201 and the n-type AlGaN contact layer 203 is different. ing.

図２の半導体レーザ素子では、ｎ型ＧａＮ基板２０１に接するように、緩和層３０１が形成され、その上に第１の窒化物半導体層３０２が形成されている。緩和層３０１および第１の窒化物半導体層３０２は、上述した理由により、ＧａＮ層よりも熱膨張係数の小さいＡｌＧａＮから形成されている。その後、ストライプ状にパターニングされた保護膜３０３で第１の窒化物半導体層３０２の表面を覆った後、選択横方向成長法によって第２の窒化物半導体層３０４を形成している。この第２の窒化物半導体層３０４における貫通転位密度は、ｎ型ＧａＮ基板２０１における貫通転位２１５の密度よりも更に低く、その上に成長した半導体層の結晶性をより良質なものとすることができる。   In the semiconductor laser device of FIG. 2, a relaxation layer 301 is formed so as to be in contact with the n-type GaN substrate 201, and a first nitride semiconductor layer 302 is formed thereon. Relaxing layer 301 and first nitride semiconductor layer 302 are made of AlGaN having a smaller thermal expansion coefficient than the GaN layer for the reasons described above. Thereafter, the surface of the first nitride semiconductor layer 302 is covered with a protective film 303 patterned in a stripe shape, and then the second nitride semiconductor layer 304 is formed by a selective lateral growth method. The threading dislocation density in the second nitride semiconductor layer 304 is even lower than the density of threading dislocations 215 in the n-type GaN substrate 201, and the crystallinity of the semiconductor layer grown thereon may be improved. it can.

なお、緩和層３０１および第１の窒化物半導体層３０２は、第２の窒化物半導体層３０４の表面モフォロジーを改善することにも寄与している。   Note that the relaxation layer 301 and the first nitride semiconductor layer 302 also contribute to improving the surface morphology of the second nitride semiconductor layer 304.

次に、図３を参照しながら、さらに他の従来例を説明する。   Next, still another conventional example will be described with reference to FIG.

図３に示す半導体レーザ素子は、ＥＬＯ−ＧａＮ基板４０１と、基板４０１上に設けられた積層構造を有している。積層構造は、ｎ型ＧａＮコンタクト層４０２、ｎ型クラッド層４０３、ｎ型光ガイド層４０４、活性層４０５、ＡｌＧａＩｎＮ応力集中抑制層４０６、ｐ型ＡｌＧａＮキャップ層４０７、ｐ型光ガイド層４０８、ｐ型クラッド層４０９、およびｐ型コンタクト層４１０を含んでいる。   The semiconductor laser element shown in FIG. 3 has an ELO-GaN substrate 401 and a stacked structure provided on the substrate 401. The stacked structure includes an n-type GaN contact layer 402, an n-type cladding layer 403, an n-type light guide layer 404, an active layer 405, an AlGaInN stress concentration suppressing layer 406, a p-type AlGaN cap layer 407, a p-type light guide layer 408, p. A type cladding layer 409 and a p-type contact layer 410 are included.

ｐ型コンタクト層４１０上には、幅１．５μｍ〜２μｍ程度のリッジストライプが形成され、その両側はＳｉＯ₂絶縁膜４１１によって覆われている。ＳｉＯ₂絶縁膜４１１上には、リッジストライプ状に加工されたｐ型コンタクト層４１０と接触するようにｐ型電極４１２が形成されている。ｎ型電極４１３は、ｎ型ＡｌＧａＮコンタクト層４０２が露出するまでエッチングされた部分に形成されている。 On the p-type contact layer 410, a ridge stripe having a width of about 1.5 μm to 2 μm is formed, and both sides thereof are covered with the SiO ₂ insulating film 411. A p-type electrode 412 is formed on the SiO ₂ insulating film 411 so as to be in contact with the p-type contact layer 410 processed into a ridge stripe shape. The n-type electrode 413 is formed in a portion etched until the n-type AlGaN contact layer 402 is exposed.

図３に示す半導体レーザ素子によれば、ｎ型電極４１３を接地し、ｐ型電極４１２に電圧を印加すると、活性層４０５に向かってｐ型電極４１２側から正孔が注入されるとともに、ｎ型電極４１３側からは電子が注入されるため、活性層４０５内で光学利得が生じ、発振波長４０８ｎｍ帯のレーザ発振が生じることになる。   According to the semiconductor laser device shown in FIG. 3, when the n-type electrode 413 is grounded and a voltage is applied to the p-type electrode 412, holes are injected from the p-type electrode 412 side toward the active layer 405 and n Since electrons are injected from the mold electrode 413 side, an optical gain is generated in the active layer 405, and laser oscillation with an oscillation wavelength band of 408 nm occurs.

図３の半導体レーザ素子では、活性層４０５とｐ型ＡｌＧａＮキャップ層４０７との間における格子定数差に起因した格子歪が存在している。以下、この点をより具体的に説明する。   In the semiconductor laser device of FIG. 3, there is a lattice strain due to a lattice constant difference between the active layer 405 and the p-type AlGaN cap layer 407. Hereinafter, this point will be described more specifically.

図３に示す例では、活性層４０５が、Ｉｎ組成８％のＧａＩｎＮ井戸層およびＩｎ組成２％のＧａＩｎＮ障壁層が積層された多重量子井戸構造を有しており、ｐ型ＡｌＧａＮキャップ層４０７は、Ａｌ組成１５％のＡｌＧａＮから形成されている。Ｉｎ組成８％のＧａＩｎＮ井戸層は、ダブルへテロ構造を構成する半導体層の中で最も格子定数が大きく、Ａｌ組成１５％のｐ型ＡｌＧａＮキャップ層４０７はダブルへテロ構造中で最も格子定数が小さい。この２つの層が近接していることにより、Ｉｎ組成８％のＧａＩｎＮ井戸層には大きな圧縮歪がｐ型ＡｌＧａＮキャップ層４０７から加えられ、活性層４０５中に欠陥を発生させ、レーザ素子の特性、特に寿命特性を大幅に悪化させる要因となる。この欠陥は、結晶成長中のみならず、レーザ素子の加工中にも影響を及ぼすものであり、寿命特性だけでなく、歩留まりにも悪影響を与えている。   In the example shown in FIG. 3, the active layer 405 has a multiple quantum well structure in which a GaInN well layer with an In composition of 8% and a GaInN barrier layer with an In composition of 2% are stacked, and the p-type AlGaN cap layer 407 has And made of AlGaN with an Al composition of 15%. The GaInN well layer with an In composition of 8% has the largest lattice constant among the semiconductor layers constituting the double heterostructure, and the p-type AlGaN cap layer 407 with an Al composition of 15% has the largest lattice constant in the double heterostructure. small. Due to the close proximity of these two layers, a large compressive strain is applied to the GaInN well layer having an In composition of 8% from the p-type AlGaN cap layer 407, causing defects in the active layer 405, and the characteristics of the laser device. In particular, it becomes a factor that greatly deteriorates the life characteristics. This defect affects not only during crystal growth but also during processing of the laser element, and has an adverse effect not only on the life characteristics but also on the yield.

上記欠陥の発生を防止するためには、活性層４０５に加えられる圧縮歪を低減することが効果的であり、活性層４０５とｐ型ＡｌＧａＮキャップ層４０７の間に、格子定数（組成）を連続的段階的に変化させたＡｌＧａＩｎＮ応力集中抑制層４０６を挿入している。このような構造を用いることにより、素子寿命の改善が達成されている。   In order to prevent the occurrence of the defect, it is effective to reduce the compressive strain applied to the active layer 405, and a lattice constant (composition) is continuously provided between the active layer 405 and the p-type AlGaN cap layer 407. An AlGaInN stress concentration suppressing layer 406 changed in a stepwise manner is inserted. By using such a structure, an improvement in device lifetime is achieved.

以上に説明してきたように、図１から図３に示す半導体レーザ素子の構造によれば、レーザ素子用ダブルへテロ構造における貫通転位密度と格子歪に着目した発明であり、格子歪に起因した欠陥の発生を抑制することにより、信頼性の改善を達成している。特に、図１や図２に示す半導体レーザ素子では、ＧａＮ基板２０１から加えられた引っ張り歪によるｎ型ＡｌＧａＮコンタクト層２０３、ｎ型クラッド層２０５に発生するクラックを抑制し、図３に示す半導体レーザ素子では、ｐ型ＡｌＧａＮキャップ層４０７から加えられた圧縮歪による活性層４０５に発生する欠陥を抑制している。   As described above, according to the structure of the semiconductor laser device shown in FIGS. 1 to 3, the invention is focused on the threading dislocation density and the lattice strain in the double hetero structure for the laser device, and is caused by the lattice strain. Reliability is improved by suppressing the occurrence of defects. In particular, in the semiconductor laser device shown in FIGS. 1 and 2, cracks generated in the n-type AlGaN contact layer 203 and the n-type cladding layer 205 due to tensile strain applied from the GaN substrate 201 are suppressed, and the semiconductor laser shown in FIG. In the device, defects generated in the active layer 405 due to compressive strain applied from the p-type AlGaN cap layer 407 are suppressed.

図４は、特許文献５に開示された半導体レーザ素子を示している。この半導体レーザ素子の製造方法は、以下のとおりである。   FIG. 4 shows the semiconductor laser element disclosed in Patent Document 5. The manufacturing method of this semiconductor laser device is as follows.

まず、表面に段差を形成したｎ型ＧａＮ基板上５０１にｎ型ＧａＮ層５０２、ｎ型ＡｌＧａＮクラッド層５０３、ｎ型ＧａＮ光ガイド層５０４、活性層５０５、ｐ型ＧａＮ光ガイド層５０６、ｐ型第１ＡｌＧａＮクラッド層５０７、電流狭窄層５０８を結晶成長する。その後、電流狭窄層の一部をｐ型第１ＡｌＧａＮクラッド層５０７が露出するまでエッチングし、再びｐ型第２ＡｌＧａＮクラッド層５０９、ｐ型コンタクト層５１０を順次結晶成長し、ダブルへテロ構造が形成されている。   First, an n-type GaN layer 502, an n-type AlGaN cladding layer 503, an n-type GaN light guide layer 504, an active layer 505, a p-type GaN light guide layer 506, and a p-type are formed on an n-type GaN substrate 501 having a step formed on the surface. The first AlGaN cladding layer 507 and the current confinement layer 508 are crystal-grown. After that, a part of the current confinement layer is etched until the p-type first AlGaN cladding layer 507 is exposed, and the p-type second AlGaN cladding layer 509 and the p-type contact layer 510 are successively grown again to form a double heterostructure. ing.

ダブルへテロ構造の形成後、ｐ型コンタクト層５１０上にｐ型電極５１１、またｎ型ＧａＮ基板５０１下部にｎ型電極５１２が形成される。   After the formation of the double heterostructure, a p-type electrode 511 is formed on the p-type contact layer 510, and an n-type electrode 512 is formed below the n-type GaN substrate 501.

図４に示される半導体レーザ素子では、ｎ型電極５１２を接地し、ｐ型電極５１１に電圧を印加すると、活性層５０５に向かってｐ型電極５１１側から正孔が、またｎ型電極５１２側から電子が注入され、活性層５０５内で光学利得を生じ、レーザ発振を起こす。   In the semiconductor laser device shown in FIG. 4, when the n-type electrode 512 is grounded and a voltage is applied to the p-type electrode 511, holes from the p-type electrode 511 side toward the active layer 505, and the n-type electrode 512 side Electrons are injected from, causing an optical gain in the active layer 505 and causing laser oscillation.

図４の半導体レーザ素子の特徴は、表面に段差を形成したｎ型ＧａＮ基板５０１を用いることにより、段差部分の貫通転位を屈曲させ、低貫通転位密度領域を形成することである。電流狭窄層５０８の開口部をこの低貫通転位密度領域に形成することで、高温動作可能な高信頼性レーザ素子を実現している。   A feature of the semiconductor laser device of FIG. 4 is that a threading dislocation at a step portion is bent to form a low threading dislocation density region by using an n-type GaN substrate 501 having a step formed on the surface. By forming the opening of the current confinement layer 508 in this low threading dislocation density region, a highly reliable laser element capable of operating at high temperature is realized.

次に、図５を参照しながら特許文献１に開示されている半導体レーザ素子を説明する。この半導体レーザ素子は、高出力動作時に基板とダブルへテロ構造との間に発生する応力を緩和する構造を備えている。   Next, the semiconductor laser element disclosed in Patent Document 1 will be described with reference to FIG. This semiconductor laser element has a structure that relieves stress generated between the substrate and the double hetero structure during high output operation.

このダブルへテロ構造は、ＡｌＧａＡｓから形成されたクラッド層、光ガイド層、および活性層から構成されている。ＧａＡｓ層とＡｌＧａＡｓ層との間には、ほとんど格子定数差がないため、格子歪による応力は無視され得るが、熱膨張係数に差があるため、レーザ動作、特に高出力動作のような高電流注入状態で発熱量が多くなると、熱膨張係数差に起因した応力が発生する。この応力により、ＧａＡｓ層とＡｌＧａＡｓ層との界面に転位が発生し、これが活性層まで到達すると、光学利得が生じえなくなり、レーザ発振が停止してしまう。   This double heterostructure is composed of a clad layer made of AlGaAs, a light guide layer, and an active layer. Since there is almost no lattice constant difference between the GaAs layer and the AlGaAs layer, the stress due to lattice strain can be ignored, but because of the difference in thermal expansion coefficient, high current such as laser operation, especially high power operation. When the calorific value increases in the injected state, stress due to the difference in thermal expansion coefficient is generated. Due to this stress, dislocation occurs at the interface between the GaAs layer and the AlGaAs layer, and when this reaches the active layer, no optical gain can be generated and laser oscillation stops.

図５の半導体レーザ素子において特徴的な点は、熱膨張係数差による応力が歪緩和膜１０２によって緩和されていることにある。ｎ型基板１０１表面には、周期的に歪緩和膜１０２が堆積されている。ｎ型クラッド層１０３は、ｎ型基板１０１の上面のうち歪緩和膜１０２が堆積されていない領域で、ｎ型基板１０１上にエピタキシャル成長している。一方、歪緩和膜１０２上においては、ｎ型クラッド層１０３と歪緩和膜１０２とがファンデルワールス力によって結合している。   A characteristic point of the semiconductor laser device of FIG. 5 is that the stress due to the difference in thermal expansion coefficient is relaxed by the strain relaxation film 102. A strain relaxation film 102 is periodically deposited on the surface of the n-type substrate 101. The n-type cladding layer 103 is epitaxially grown on the n-type substrate 101 in a region where the strain relaxation film 102 is not deposited on the upper surface of the n-type substrate 101. On the other hand, on the strain relaxation film 102, the n-type cladding layer 103 and the strain relaxation film 102 are coupled together by van der Waals force.

通電時における発熱により、熱膨張係数差に起因する歪が発生した場合、ｎ型クラッド層１０３と歪緩和膜１０２との間におけるファンデルワールス力による結合は容易に切断されるため、歪緩和膜１０２上の構造が歪緩和膜１０２上を発生した歪を吸収するように水平方向に移動する。   When distortion due to the difference in thermal expansion coefficient occurs due to heat generation during energization, the bond due to van der Waals force between the n-type cladding layer 103 and the strain relaxation film 102 is easily cut off. The structure on 102 moves in the horizontal direction so as to absorb the strain generated on the strain relaxation film 102.

ＡｌＧａＡｓ系の半導体レーザ素子では、ＧａＡｓ基板とＡｌＡｓ層との間において熱膨張係数差による歪が最も大きくなる。レーザ動作中の素子温度が３００℃程度まで上昇すると仮定した場合、ＡｌＡｓ層に０．０５％の引っ張り歪が作用することになる。   In an AlGaAs semiconductor laser element, the strain due to the difference in thermal expansion coefficient between the GaAs substrate and the AlAs layer is the largest. Assuming that the element temperature during laser operation rises to about 300 ° C., 0.05% tensile strain acts on the AlAs layer.

この引っ張り歪を歪緩和膜１０２上の構造で緩和し、活性層１０５の電流が注入される領域の歪を低減することにより、高電流注入状態によって発生する転位を抑制することが可能となり、高出力動作時の信頼性向上を達成することができる。
特開２００２−２７０９６５号公報 特開２０００−２９９４９７号公報 特開２００１−１９６７００号公報 特開２００２−３６８３４３号公報 特許３２０１４７５号明細書 By relaxing the tensile strain with the structure on the strain relaxation film 102 and reducing the strain in the region where the current of the active layer 105 is injected, it is possible to suppress dislocations generated by the high current injection state. Improved reliability during output operation can be achieved.
JP 2002-270965 A JP 2000-299497 A JP 2001-196700 A JP 2002-368343 A Patent 3201475 specification

ＧａＮ系光素子の長寿命化には貫通転位密度の低減が必要不可欠であり、多くの研究者により、エピタキシャル成長に関する様々の発明がなされてきた。また、低貫通転位密度のエピタキシャル成長用基板も発明され、市場に供給されるようになってきた。   Reduction of threading dislocation density is indispensable for extending the lifetime of GaN-based optical devices, and various researchers have made various inventions related to epitaxial growth. In addition, a substrate for epitaxial growth having a low threading dislocation density has been invented and has been supplied to the market.

しかしながら、本願発明者らの検討により、ＧａＮ系半導体を用いる場合、低貫通転位密度のホモエピタキシャル成長用ＧａＮ基板を用いても、高出力で長寿命化を実現できるダブルへテロ構造を形成すると、応力の問題が充分に解決できないことがわかった。   However, as a result of studies by the inventors of the present application, when a GaN-based semiconductor is used, even if a GaN substrate for homoepitaxial growth having a low threading dislocation density is used, if a double heterostructure capable of realizing a long life with high output is formed, It was found that this problem cannot be solved sufficiently.

図１および図２に示す半導体レーザ素子では、ｎ型ＧａＮ基板２０１からｎ型ＡｌＧａＮコンタクト層２０３やｎ型クラッド層２０５に加えられる格子定数差による歪を緩和しても、長寿命化には不充分であることがわかった。また、図３に示す半導体レーザ素子においても、ｐ型ＡｌＧａＮキャップ層４０７から活性層４０５に加えられる格子定数差による歪を緩和するだけでは十分ではないことも見出した。   In the semiconductor laser device shown in FIGS. 1 and 2, even if the strain due to the difference in lattice constant applied from the n-type GaN substrate 201 to the n-type AlGaN contact layer 203 and the n-type cladding layer 205 is alleviated, it does not extend the life. It turned out to be sufficient. It has also been found that in the semiconductor laser device shown in FIG. 3, it is not sufficient to alleviate the strain caused by the difference in lattice constant applied from the p-type AlGaN cap layer 407 to the active layer 405.

特許文献１に開示されている半導体レーザ素子では、基板とダブルへテロ構造との間の熱膨張係数差による歪は０．０５％であるのに対して、例えばＧａＮ基板上に形成したＩｎ組成８％のＧａＩｎＮ層の格子定数差による歪は約０．９０％とＡｌＧａＡｓ系に比べて１０倍以上と非常に大きくなる。逆に、ＧａＮ基板とＧａＩｎＮ層と熱膨張係数がほとんど等しいため、熱膨張係数差に起因した歪の影響は無視できるほど小さい。   In the semiconductor laser device disclosed in Patent Document 1, the strain due to the difference in thermal expansion coefficient between the substrate and the double heterostructure is 0.05%, whereas for example, the In composition formed on the GaN substrate The strain due to the lattice constant difference of the 8% GaInN layer is about 0.90%, which is 10 times or more that of the AlGaAs system. Conversely, since the thermal expansion coefficients of the GaN substrate and the GaInN layer are almost equal, the influence of strain due to the difference in thermal expansion coefficient is so small that it can be ignored.

本発明者の検討により、ＧａＮ系半導体による素子では、格子定数差による歪の低減抑制が特に重要であることがわかった。   According to the study by the present inventor, it has been found that suppression of strain reduction due to a difference in lattice constant is particularly important in an element made of a GaN-based semiconductor.

なお、特許文献５に開示されている半導体レーザ素子のように、加工された基板を用いることは貫通転位密度の低減には有効であるが、歪の緩和・低減にはほとんど寄与しないこともわかった。   It is also found that using a processed substrate as in the semiconductor laser element disclosed in Patent Document 5 is effective in reducing threading dislocation density, but hardly contributes to strain relaxation / reduction. It was.

図６は、本願発明者らが開発した半導体レーザ素子の断面を示している。この半導体レーザ素子は、ｎ型ＧａＮ基板６０１上のダブルへテロ構造を設けた構成を備えている。   FIG. 6 shows a cross section of a semiconductor laser device developed by the present inventors. This semiconductor laser device has a configuration in which a double heterostructure on an n-type GaN substrate 601 is provided.

ｎ型ＧａＮ基板６０１の貫通転位は８×１０⁵ｃｍ^-2以下に低減されているが、格子定数差に起因してｎ型ＧａＮ基板６０１がＧａＩｎＮ多重量子井戸活性層６０５に印加する圧縮歪により半導体レーザ素子の活性層近傍に多くの欠陥が発生し、この欠陥が光出力３０ｍＷ以上の高出力動作時における信頼性に悪影響を及ぼすことがわかってきた。 The threading dislocation of the n-type GaN substrate 601 is reduced to 8 × 10 ⁵ cm ⁻² or less, but due to the compressive strain applied to the GaInN multiple quantum well active layer 605 by the n-type GaN substrate 601 due to the lattice constant difference. It has been found that many defects are generated in the vicinity of the active layer of the semiconductor laser element, and this defect adversely affects the reliability at the time of high output operation with an optical output of 30 mW or more.

以下、上記欠陥の発生機構を列挙する。   Hereinafter, the generation mechanism of the defect will be listed.

（１） 熱処理工程による欠陥発生増殖機構
ＧａＮ系半導体を用いたレーザ素子では、ｐ型半導体層の不純物活性化やドライエッチング面のダメージを回復するために製造工程途中で複数回の熱処理（４００℃〜８００℃）を行う必要がある。しかし、このような熱処理を行なうと、圧縮歪による応力を緩和しようとして欠陥が発生する。 (1) Defect generation growth mechanism by heat treatment process In a laser device using a GaN-based semiconductor, multiple heat treatments (400 ° C.) are performed during the manufacturing process in order to recover the impurity activation of the p-type semiconductor layer and the damage of the dry etching surface. ~ 800 ° C). However, when such heat treatment is performed, defects are generated in an attempt to relieve stress due to compressive strain.

（２） プラズマ処理工程による欠陥発生増殖機構
ＧａＮ系半導体を用いたレーザ素子では、ウェットエッチングによる加工が非常に困難であるため、ドライエッチングによる微細加工が施される。このドライエッチング工程などで使用されるプラズマ処理を行なうと、圧縮歪による応力を緩和しようとして欠陥が発生する。 (2) Defect generation and proliferation mechanism by plasma treatment process Since a laser device using a GaN-based semiconductor is very difficult to process by wet etching, fine processing by dry etching is performed. When plasma processing used in the dry etching process or the like is performed, defects are generated in an attempt to relieve stress due to compressive strain.

（３） 素子加工工程による欠陥発生増殖機構
研削研磨工程や、素子分離のためのへき開工程を行なうと、圧縮歪による応力を緩和しようとして欠陥が発生する。 (3) Defect generation growth mechanism by element processing process When a grinding polishing process or a cleavage process for element isolation is performed, defects are generated in an attempt to relieve stress due to compressive strain.

（４） 通電中の欠陥発生増殖機構
半導体素子に電流を流すことによって熱が発生し、結晶の温度が上昇すると、圧縮歪による応力を緩和しようとして欠陥が発生する。 (4) Defect generation and proliferation mechanism during energization When heat is generated by passing a current through the semiconductor element and the temperature of the crystal rises, defects are generated in an attempt to relieve stress due to compressive strain.

このように、活性層に圧縮歪が存在すると、製造段階または動作段階で、種々の機構により、結晶欠陥が発生するため、ＧａＮ系半導体レーザ素子の作製において、活性層に加えられる圧縮歪を低減することは不可欠である。   As described above, when compressive strain exists in the active layer, crystal defects are generated by various mechanisms in the manufacturing stage or the operation stage, so that the compressive strain applied to the active layer is reduced in the production of the GaN-based semiconductor laser device. It is essential to do.

本発明は上記の事情を鑑みてなされたものであり、特に高出力動作において信頼性の高い窒化物半導体素子を歩留まり良く作製する方法を提供するものである。その結果、光ディスク用レーザ、レーザディスプレイ装置や医療用レーザを高い歩留まりで作製することが可能になる。   The present invention has been made in view of the above circumstances, and provides a method for manufacturing a highly reliable nitride semiconductor device with a high yield, particularly in a high output operation. As a result, an optical disk laser, a laser display device, and a medical laser can be manufactured with high yield.

本発明の窒化物半導体素子は、窒化物半導体基板と、前記窒化物半導体基板上に設けられた窒化物半導体の積層構造とを備えた窒化物半導体素子であって、前記積層構造は、前記窒化物半導体基板の格子定数よりも大きな格子定数を有する第１窒化物半導体層と、前記半導体基板と前記第１窒化物半導体層との間に位置する第２窒化物半導体層とを有しており、前記第２窒化物半導体層は、前記窒化物半導体基板の転位密度よりも高い転位密度を有する欠陥導入領域を含んでいる。   The nitride semiconductor device of the present invention is a nitride semiconductor device comprising a nitride semiconductor substrate and a nitride semiconductor multilayer structure provided on the nitride semiconductor substrate, wherein the multilayer structure is the nitride semiconductor device. A first nitride semiconductor layer having a lattice constant larger than that of the semiconductor substrate, and a second nitride semiconductor layer positioned between the semiconductor substrate and the first nitride semiconductor layer. The second nitride semiconductor layer includes a defect introduction region having a dislocation density higher than the dislocation density of the nitride semiconductor substrate.

本発明の他の窒化物半導体素子は、結晶性を有する基板と、前記基板上に設けられた窒化物半導体の積層構造とを備えた窒化物半導体素子であって、前記積層構造は、前記基板の格子定数よりも大きな格子定数を有する第１窒化物半導体層と、前記基板と前記第１窒化物半導体層との間に位置する第２窒化物半導体層とを有しており、前記第２窒化物半導体層と前記基板との間に設けられた第３半導体層を更に備え、前記第２窒化物半導体層は、前記第３窒化物半導体層の転位密度よりも高い転位密度を有する欠陥導入領域を含んでいる。   Another nitride semiconductor device of the present invention is a nitride semiconductor device comprising a substrate having crystallinity and a nitride semiconductor multilayer structure provided on the substrate, wherein the multilayer structure is the substrate. A first nitride semiconductor layer having a lattice constant greater than the lattice constant of the first nitride semiconductor layer, and a second nitride semiconductor layer positioned between the substrate and the first nitride semiconductor layer. And a third semiconductor layer provided between the nitride semiconductor layer and the substrate, wherein the second nitride semiconductor layer has a dislocation density higher than a dislocation density of the third nitride semiconductor layer. Includes area.

好ましい実施形態において、前記転位密度は貫通転位密度である。   In a preferred embodiment, the dislocation density is a threading dislocation density.

好ましい実施形態において、前記欠陥導入領域は、貫通転位密度が１×１０⁶ｃｍ^-2以上の高貫通転位密度部分を有している。 In a preferred embodiment, the defect introduction region has a high threading dislocation density portion having a threading dislocation density of 1 × 10 ⁶ cm ⁻² or more.

好ましい実施形態において、前記第１窒化物半導体層の少なくとも一部は、キャリアの注入によって発光する活性領域として機能する。   In a preferred embodiment, at least a part of the first nitride semiconductor layer functions as an active region that emits light by carrier injection.

好ましい実施形態において、前記活性領域と前記高貫通転位密度部分との距離は、２μｍ以上２０μｍ以下の範囲内にある。   In a preferred embodiment, the distance between the active region and the high threading dislocation density portion is in the range of 2 μm to 20 μm.

好ましい実施形態において、前記第１窒化物半導体層の圧縮歪は、前記欠陥導入領域の存在により、前記欠陥導入領域が存在しない場合に比べて低減されている。   In a preferred embodiment, the compressive strain of the first nitride semiconductor layer is reduced by the presence of the defect introduction region as compared with the case where the defect introduction region does not exist.

好ましい実施形態において、前記圧縮歪の低減は異方的である。   In a preferred embodiment, the compression strain reduction is anisotropic.

好ましい実施形態において、前記第２窒化物半導体層は、Ａｌ_xＧａ_1-x-yＩｎ_yＮ（０≦ｘ、ｙ≦１、０≦ｘ＋ｙ≦１）から形成されている。 In a preferred embodiment, the second nitride semiconductor layer is made of Al _x Ga _{1 -xy} In _y N (0 ≦ x, y ≦ 1, 0 ≦ x + y ≦ 1).

好ましい実施形態において、前記窒化物半導体基板は、窒化ガリウム、窒化アルミニウム、または窒化アルミニウムガリウムから形成されている。   In a preferred embodiment, the nitride semiconductor substrate is made of gallium nitride, aluminum nitride, or aluminum gallium nitride.

好ましい実施形態において、前記基板は、サファイアから形成されている。   In a preferred embodiment, the substrate is made of sapphire.

本発明による窒化物半導体素子の製造方法は、窒化物半導体基板を用意する工程と、前記窒化物半導体基板上に窒化物半導体の積層構造を形成する工程とを含む窒化物半導体素子の製造方法であって、前記積層構造を形成する工程は、前記窒化物半導体基板の格子定数よりも大きな格子定数を有する第１窒化物半導体層を形成する工程と、前記半導体基板と前記第１窒化物半導体層との間に位置する第２窒化物半導体層を形成する工程とを含み、前記第２窒化物半導体層は、前記窒化物半導体基板の転位密度よりも高い転位密度を有する欠陥導入領域を含んでいる。   A method for manufacturing a nitride semiconductor device according to the present invention is a method for manufacturing a nitride semiconductor device including a step of preparing a nitride semiconductor substrate and a step of forming a nitride semiconductor multilayer structure on the nitride semiconductor substrate. The step of forming the stacked structure includes the step of forming a first nitride semiconductor layer having a lattice constant larger than the lattice constant of the nitride semiconductor substrate, and the semiconductor substrate and the first nitride semiconductor layer. Forming a second nitride semiconductor layer positioned between the first and second nitride semiconductor layers, the second nitride semiconductor layer including a defect introduction region having a dislocation density higher than a dislocation density of the nitride semiconductor substrate. Yes.

本発明による窒化物半導体素子の製造方法は、結晶性を有する基板を用意する工程と、前記基板上に窒化物半導体の積層構造を形成する工程とを含む窒化物半導体素子の製造方法であって、前記積層構造を形成する工程は、前記基板の格子定数よりも大きな格子定数を有する第１窒化物半導体層を形成する工程と、前記基板と前記第１窒化物半導体層との間に位置する第２窒化物半導体層を形成する工程と、前記第２窒化物半導体層と前記基板との間に設けられた第３半導体層を形成する工程とを含み、前記第２窒化物半導体層は、前記第３窒化物半導体層の転位密度よりも高い転位密度を有する欠陥導入領域を含んでいる。   A method for manufacturing a nitride semiconductor device according to the present invention is a method for manufacturing a nitride semiconductor device comprising a step of preparing a substrate having crystallinity and a step of forming a nitride semiconductor multilayer structure on the substrate. The step of forming the stacked structure is located between the step of forming a first nitride semiconductor layer having a lattice constant larger than the lattice constant of the substrate, and the substrate and the first nitride semiconductor layer. Forming a second nitride semiconductor layer; and forming a third semiconductor layer provided between the second nitride semiconductor layer and the substrate, the second nitride semiconductor layer comprising: A defect introduction region having a dislocation density higher than the dislocation density of the third nitride semiconductor layer is included.

好ましい実施形態において、前記欠陥導入領域を含む第２窒化物半導体層を形成する工程は、前記第２窒化物半導体層となる結晶の層を第１温度以上の温度で成長させる工程と、前記結晶を前記第１温度よりも低い温度に低下させるとき、前記結晶の層内に前記欠陥導入領域を形成する工程とを含む。   In a preferred embodiment, the step of forming the second nitride semiconductor layer including the defect introduction region includes a step of growing a crystal layer to be the second nitride semiconductor layer at a temperature equal to or higher than a first temperature, and the crystal Forming the defect introduction region in the crystal layer when the temperature is lowered to a temperature lower than the first temperature.

好ましい実施形態において、前記欠陥導入領域を含む第２窒化物半導体層を形成する工程を実行する前に、前記欠陥導入領域を形成すべき領域を規定する凹部および／または凸部を下地表面に形成する工程を行なう。   In a preferred embodiment, before executing the step of forming the second nitride semiconductor layer including the defect introduction region, a recess and / or a protrusion that defines the region where the defect introduction region is to be formed is formed on the underlying surface. The process to perform is performed.

好ましい実施形態において、前記欠陥導入領域は、貫通転位密度が１×１０⁶ｃｍ^-2以上の前記高貫通転位密度部分を有している。 In a preferred embodiment, the defect introduction region has the high threading dislocation density portion having a threading dislocation density of 1 × 10 ⁶ cm ⁻² or more.

好ましい実施形態において、前記積層構造を形成した後、前記高貫通転位密度部分から外れた位置に発光領域を形成する工程を実行する。   In a preferred embodiment, after the stacked structure is formed, a step of forming a light emitting region at a position deviated from the high threading dislocation density portion is performed.

好ましい実施形態において、前記発光領域と前記高貫通転位密度部分との距離は、２μｍ以上２０μｍ以下の範囲にある。   In a preferred embodiment, the distance between the light emitting region and the high threading dislocation density portion is in the range of 2 μm to 20 μm.

本発明によれば、活性層を含む窒化物半導体層の格子定数が窒化物半導体基板の格子定数よりも大きく、窒化物半導体基板によって窒化物半導体層に圧縮歪が印加される場合であっても、その圧縮歪を効果的に抑制することができる。このため、圧縮歪に起因して素子作製時や通電動作時に形成される欠陥の密度を低減することができ、窒化物半導体素子の信頼性や製造歩留まりを向上させることができる。   According to the present invention, even when the lattice constant of the nitride semiconductor layer including the active layer is larger than the lattice constant of the nitride semiconductor substrate, compressive strain is applied to the nitride semiconductor layer by the nitride semiconductor substrate. The compression distortion can be effectively suppressed. For this reason, it is possible to reduce the density of defects formed during device fabrication or energization operation due to compressive strain, and the reliability and manufacturing yield of nitride semiconductor devices can be improved.

図７を参照しながら、本発明による半導体レーザ素子の構成例を説明する。   A configuration example of the semiconductor laser device according to the present invention will be described with reference to FIG.

図７に示す半導体レーザ素子は、ｎ型ＧａＮ基板６０１と、その上に設けられた窒化物半導体の積層構造を有している。積層構造は、ｎ型ＧａＮコンタクト層６０２、ｎ型ＡｌＧａＮクラッド層６０３、ＧａＮ光ガイド層６０４、ＧａＩｎＮ多重量子井戸活性層６０５、ＧａＩｎＮ第１光ガイド層６０６、ＧａＮ第２光ガイド層６０７、ｐ型ＡｌＧａＮ電子オーバーフロー抑制層６０８、ｐ型ＡｌＧａＮ超格子クラッド層６０９、およびｐ型ＧａＮコンタクト層６１０を有しており、内部ダブルへテロ構造が形成されている。   The semiconductor laser element shown in FIG. 7 has a laminated structure of an n-type GaN substrate 601 and a nitride semiconductor provided thereon. The stacked structure includes an n-type GaN contact layer 602, an n-type AlGaN cladding layer 603, a GaN light guide layer 604, a GaInN multiple quantum well active layer 605, a GaInN first light guide layer 606, a GaN second light guide layer 607, and a p-type. It has an AlGaN electron overflow suppression layer 608, a p-type AlGaN superlattice cladding layer 609, and a p-type GaN contact layer 610, and an internal double heterostructure is formed.

ｐ型コンタクト層６１０には、幅１．４〜１．８μｍ程度のリッジストライプが設けられており、活性層６０５の所定領域に電流を狭窄する。リッジストライプの両側はＳｉＯ₂絶縁膜６１１で被覆されている。リッジストライプおよびＳｉＯ₂絶縁膜６１１上にはｐ型電極６１２、また一部をｎ型ＧａＮコンタクト層６０２が露出するまでエッチングした表面にｎ型電極６１３が形成されている。 The p-type contact layer 610 is provided with a ridge stripe having a width of about 1.4 to 1.8 μm, and current is confined in a predetermined region of the active layer 605. Both sides of the ridge stripe are covered with a SiO ₂ insulating film 611. A p-type electrode 612 is formed on the ridge stripe and the SiO ₂ insulating film 611, and an n-type electrode 613 is formed on a surface etched partially until the n-type GaN contact layer 602 is exposed.

この半導体レーザ素子によれば、ｎ型電極６１３を接地し、ｐ型電極６１２に電圧を印加すると、ＧａＩｎＮ多重量子井戸活性層６０５に向かってｐ型電極６１２側から正孔が注入され、またｎ型電極６１３側から電子が注入される。その結果、ＧａＩｎＮ多重量子井戸活性層６０５内で光学利得を生じ、閾値電流３８ｍＡで発振波長４０８ｎｍ帯のレーザ発振を起こす。   According to this semiconductor laser device, when the n-type electrode 613 is grounded and a voltage is applied to the p-type electrode 612, holes are injected from the p-type electrode 612 side toward the GaInN multiple quantum well active layer 605, and n Electrons are injected from the mold electrode 613 side. As a result, an optical gain is generated in the GaInN multiple quantum well active layer 605, and laser oscillation in an oscillation wavelength band of 408 nm is generated at a threshold current of 38 mA.

図７に示す半導体レーザ素子で最も特徴的な点は、活性層６０５とｎ型ＧａＮ基板６０１との間に位置する窒化物半導体層（ｎ型ＧａＮコンタクト層６０２）が欠陥導入領域６１４を有していることである。以下、この欠陥導入領域６１４の役割を説明する。   The most characteristic feature of the semiconductor laser device shown in FIG. 7 is that the nitride semiconductor layer (n-type GaN contact layer 602) located between the active layer 605 and the n-type GaN substrate 601 has a defect introduction region 614. It is that. Hereinafter, the role of the defect introduction region 614 will be described.

ｎ型ＧａＮ基板６０１とＧａＩｎＮ多重量子井戸活性層６０５の間には、前述したように、格子定数の差に起因する大きな格子歪が存在する。例えばＩｎ組成８％のＧａＩｎＮ層には、ｎ型ＧａＮ基板５０１から約０．９０％の圧縮歪が加えられる。ＧａＩｎＮ多重量子井戸活性層６０５に加わる圧縮歪は、レーザ素子の作製時およびレーザ素子動作時において、欠陥の発生・増殖原因となる。本発明者は、欠陥導入領域を意図的に設けることにより、上記の圧縮歪を低減することができ、それによって半導体レーザ素子の信頼性を改善し、歩留まりを向上させることができることを見出した。   Between the n-type GaN substrate 601 and the GaInN multiple quantum well active layer 605, there is a large lattice strain due to the difference in lattice constant as described above. For example, a compressive strain of about 0.90% is applied from the n-type GaN substrate 501 to a GaInN layer having an In composition of 8%. The compressive strain applied to the GaInN multiple quantum well active layer 605 becomes a cause of defect generation / proliferation during the fabrication of the laser device and during the operation of the laser device. The present inventor has found that the compressive strain can be reduced by intentionally providing the defect introduction region, thereby improving the reliability of the semiconductor laser device and improving the yield.

図７に示す構成例では、貫通転位６１５が基板６０１における密度よりも高い密度で存在する欠陥導入領域６１４を、ｎ型ＧａＮコンタクト層６０２の一部に形成している。貫通転位６１５の密度は、欠陥導入領域６１４の全体において基板よりも高い値を示す必要はなく、欠陥導入領域６１４の一部で局所的に高密度の貫通転位６１５が存在していても良い。本明細書では、基板６０１よりも高い密度で貫通転位６１５が存在する部分を「高貫通転位密度部分」と称する場合がある。   In the configuration example shown in FIG. 7, a defect introduction region 614 in which threading dislocations 615 exist at a higher density than the density in the substrate 601 is formed in a part of the n-type GaN contact layer 602. The density of threading dislocations 615 does not need to be higher than that of the substrate in the entire defect introduction region 614, and high density threading dislocations 615 may exist locally in a part of the defect introduction region 614. In this specification, a portion where threading dislocations 615 exist at a higher density than the substrate 601 may be referred to as a “high threading dislocation density portion”.

図７に示す構造では、ＧａＩｎＮ多重量子井戸活性層６０５の発光領域を規定するリッジストライプは、発光領域が高貫通転位密度部分の近傍に位置するように形成されており、これにより、ＧａＩｎＮ多重量子井戸活性層６０５に加わる圧縮歪が低減される。   In the structure shown in FIG. 7, the ridge stripe that defines the light emitting region of the GaInN multiple quantum well active layer 605 is formed so that the light emitting region is located in the vicinity of the high threading dislocation density portion. The compressive strain applied to the well active layer 605 is reduced.

ｎ型ＧａＮ基板６０１の貫通転位密度が１×１０⁶ｃｍ^-2未満である場合、欠陥導入領域６１４における貫通転位密度は１×１０⁶ｃｍ^-2以上であることが好ましい。 When the threading dislocation density of the n-type GaN substrate 601 is less than 1 × 10 ⁶ cm ⁻² , the threading dislocation density in the defect introduction region 614 is preferably 1 × 10 ⁶ cm ⁻² or more.

欠陥導入領域６１４の形成により、ＧａＩｎＮ多重量子井戸活性層６０５に加わる圧縮歪を、欠陥導入領域６１４を設けない場合における圧縮歪の９０％以下に低減することができる。この圧縮歪は、欠陥導入領域６１４を設けない場合における圧縮歪の７０％以下に低減することが好ましい。   By forming the defect introduction region 614, the compressive strain applied to the GaInN multiple quantum well active layer 605 can be reduced to 90% or less of the compressive strain when the defect introduction region 614 is not provided. This compressive strain is preferably reduced to 70% or less of the compressive strain when the defect introduction region 614 is not provided.

ＧａＩｎＮ多重量子井戸活性層６０５に生じる圧縮歪は、通常、基板主面に平行な面内において、等方的である。すなわち上記面内において、共振器長方向（リッジストライプと平行な方向）に平行な圧縮歪と、共振器長方向垂直な圧縮歪とは、相互に略等しい大きさを有していると考えられる。   The compressive strain generated in the GaInN multiple quantum well active layer 605 is generally isotropic in a plane parallel to the main surface of the substrate. That is, in the plane, the compressive strain parallel to the resonator length direction (direction parallel to the ridge stripe) and the compressive strain perpendicular to the resonator length direction are considered to have substantially the same magnitude. .

一方、欠陥導入領域６１４は、半導体レーザ素子の共振器長方向に延びている。このため、貫通転位密度が他の部分よりも局所的に高い領域（高貫通転位密度領域）も、共振器長方向に沿って形成される。その結果、欠陥導入領域６１４は、ＧａＩｎＮ多重量子井戸活性層６０５に加わる圧縮歪のうち、共振器長方向に垂直な方向の圧縮歪の低減に寄与することになる。言い換えると、共振器長方向に垂直な方向の圧縮歪が低減される割合は、共振器長方向の圧縮歪が低減される割合よりも大きくなる。従って、本発明の典型的な実施形態では、共振器長方向の圧縮歪は、欠陥導入領域６１４を有しない場合における圧縮歪と同等な値を示し、かつ、共振器長方向に垂直な方向における圧縮歪は、欠陥導入領域６１４を有しない場合における圧縮歪の９０％以下の値を示すことになる。このように非等方的に圧縮歪が低減されても、本発明の効果は充分に発揮される。   On the other hand, the defect introduction region 614 extends in the cavity length direction of the semiconductor laser element. For this reason, a region where the threading dislocation density is locally higher than other portions (high threading dislocation density region) is also formed along the resonator length direction. As a result, the defect introduction region 614 contributes to the reduction of the compressive strain in the direction perpendicular to the resonator length direction among the compressive strain applied to the GaInN multiple quantum well active layer 605. In other words, the rate at which the compressive strain in the direction perpendicular to the resonator length direction is reduced is larger than the rate at which the compressive strain in the resonator length direction is reduced. Therefore, in the exemplary embodiment of the present invention, the compressive strain in the resonator length direction shows a value equivalent to the compressive strain in the case where the defect introduction region 614 is not provided, and in the direction perpendicular to the resonator length direction. The compressive strain indicates a value of 90% or less of the compressive strain in the case where the defect introduction region 614 is not provided. Thus, even if the compressive strain is anisotropically reduced, the effects of the present invention are sufficiently exhibited.

図７に示す例では、ｎ型ＧａＮ基板６０１上でＧａＩｎＮ多重量子井戸活性層６０５の間に欠陥導入領域６１４が設けられているが、欠陥導入領域６１４は、ｎ型ＧａＮ基板６０１、ｎ型ＧａＮコンタクト層６０２、およびｎ型ＡｌＧａＮクラッド層６０３の少なくとも１つに形成されていればよい。ただし、再現性良く高貫通転位密度部分を作製し、かつ、制御性良く活性層に作用する圧縮歪を低減するため、欠陥導入領域６１４は、ｎ型ＧａＮ基板６０１に接していることが望ましい。   In the example shown in FIG. 7, the defect introduction region 614 is provided between the GaInN multiple quantum well active layer 605 on the n-type GaN substrate 601, and the defect introduction region 614 includes the n-type GaN substrate 601 and the n-type GaN. It may be formed on at least one of the contact layer 602 and the n-type AlGaN cladding layer 603. However, it is desirable that the defect introduction region 614 is in contact with the n-type GaN substrate 601 in order to produce a high threading dislocation density portion with good reproducibility and reduce compressive strain acting on the active layer with good controllability.

好ましい実施形態では、ｎ型ＧａＮ基板６０１上に形成された欠陥導入領域６１４の結晶軸が、ｎ型ＧａＮ基板６０１の主面にほぼ垂直な結晶軸（例えばＣ面基板ならｃ軸（［０００１］軸）、Ａ面基板ならａ軸（＜１１−２０＞軸）、Ｍ面基板ならｍ軸（＜１−１００＞軸））に対して０°より大きく０．３°以下の傾きを有している。この傾きは、０．００５°以上０．２°以下の範囲内にあることが好ましく、０．００５°以上０．１°以下の範囲内にあることが更に好ましい。   In a preferred embodiment, the crystal axis of the defect introduction region 614 formed on the n-type GaN substrate 601 is substantially perpendicular to the main surface of the n-type GaN substrate 601 (for example, the c-axis ([0001] for a C-plane substrate). Axis), A-plane substrate with a-axis (<11-20> axis), M-plane substrate with m-axis (<1-100> axis) and a slope of greater than 0 ° and less than 0.3 ° ing. This inclination is preferably in the range of 0.005 ° to 0.2 °, more preferably in the range of 0.005 ° to 0.1 °.

本発明では、表面に凹部および／または凸部が形成されているか、あるいは、選択成長のマスクが形成されたｎ型ＧａＮ基板６０１上に窒化物半導体層を成長させることにより、その窒化物半導体層の一部に欠陥導入領域６１４を設けている。   In the present invention, a nitride semiconductor layer is grown by growing a nitride semiconductor layer on an n-type GaN substrate 601 on which a concave portion and / or a convex portion are formed on the surface or a mask for selective growth is formed. A defect introduction region 614 is provided in a part of.

本実施形態における欠陥導入領域６１４は、Ａｌ_xＧａ_1-z-yＩｎ_yＮ（０≦ｘ、ｙ≦１、０≦ｘ＋ｙ≦１）から構成されており、好ましい例では、ＧａＮから構成される。 The defect introduction region 614 in the present embodiment is composed of Al _x Ga _{1 -zy} In _y N (0 ≦ x, y ≦ 1, 0 ≦ x + y ≦ 1), and in a preferred example, is composed of GaN.

本実施形態の欠陥導入領域６１４には、ｎ型不純物がドープされ、伝導性を示す。望ましくはｎ型不純物としてシリコン、酸素、ゲルマニウム、セレン、硫黄が添加されているが、意図的に不純物を添加しなくても良い。   The defect introduction region 614 of this embodiment is doped with n-type impurities and exhibits conductivity. Desirably, silicon, oxygen, germanium, selenium, and sulfur are added as n-type impurities, but the impurities may not be intentionally added.

本発明の好ましい実施形態では、窒化物半導体の積層構造がＧａＮ基板上に作製されるが、用いる基板としては、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、サファイアから形成されたものであってもよい。また、ＧａＮ基板上にＧａＮ層やＡｌＮ層、ＡｌＧａＮ層、ＡｌＧａＩｎＮ層を一度形成したもの、サファイア基板上にＧａＮ層やＡｌＮ層、ＡｌＧａＮ層、ＡｌＧａＩｎＮ層を形成したものを用いても良い。導電性を示す半導体基板を用いると、基板裏面に電極を形成することができる。   In a preferred embodiment of the present invention, a nitride semiconductor multilayer structure is formed on a GaN substrate, and the substrate used is made of aluminum nitride (AlN), aluminum gallium nitride (AlGaN), or sapphire. May be. Alternatively, a GaN layer, an AlN layer, an AlGaN layer, and an AlGaInN layer once formed on a GaN substrate, or a GaN layer, an AlN layer, an AlGaN layer, and an AlGaInN layer formed on a sapphire substrate may be used. When a conductive semiconductor substrate is used, an electrode can be formed on the back surface of the substrate.

半導体基板としてＧａＮ基板を用いる場合は、基板上に欠陥導入領域や積層構造を形成する前に、窒素雰囲気中で２００℃から９００℃の範囲内で熱処理を実行し、残留歪を除去するとともに、表面モフォロジーの改善を行うことが好ましい。この熱処理は、窒素ガス雰囲気中で行うことが好ましいが、アルゴンやヘリウム、ネオンなどの希ガス中で行っても良い。また、雰囲気ガスには、全体の５０％以下であれば。アンモニアガスや水素ガスを混入しても良い。   When using a GaN substrate as a semiconductor substrate, before forming a defect introduction region or a laminated structure on the substrate, heat treatment is performed in a range of 200 ° C. to 900 ° C. in a nitrogen atmosphere to remove residual strain, It is preferable to improve the surface morphology. This heat treatment is preferably performed in a nitrogen gas atmosphere, but may be performed in a rare gas such as argon, helium, or neon. In addition, if the atmosphere gas is 50% or less of the whole. Ammonia gas or hydrogen gas may be mixed.

本発明では、ｎ型ＧａＮ基板６０１において半導体層の積層構造が形成される主面として、Ｃ面を選んだ場合、ａ軸方向またはｍ軸方向に平行な方向に、ｎ型ＧａＮ基板６０１のダブルへテロ構造を形成する主面としてＡ面を選んだ場合、ｃ軸方向またはｍ軸方向に平行な方向に、ｎ型ＧａＮ基板６０１のダブルへテロ構造を形成する主面としてＭ面を選んだ場合、ｃ軸方向またはａ軸方向に平行な方向に電流の狭窄構造として機能するリッジストライプを形成することが好ましい。   In the present invention, when the C plane is selected as the main surface on which the stacked structure of the semiconductor layers is formed in the n-type GaN substrate 601, the double of the n-type GaN substrate 601 is arranged in a direction parallel to the a-axis direction or the m-axis direction. When the A-plane was selected as the main surface for forming the heterostructure, the M-plane was selected as the main surface for forming the double heterostructure of the n-type GaN substrate 601 in a direction parallel to the c-axis direction or the m-axis direction. In this case, it is preferable to form a ridge stripe that functions as a current confinement structure in the c-axis direction or a direction parallel to the a-axis direction.

本発明の好ましい実施形態では、１×１０⁶ｃｍ^-2以上の貫通転位密度を有する部分が積層構造中に形成されており、欠陥導入領域が１×１０⁶ｃｍ^-2以上の貫通転位密度を有する部分を含んでいる。欠陥導入領域の上方にも、１×１０⁶ｃｍ^-2以上の貫通転位密度を有する部分が形成されていることが望ましい。１×１０⁶ｃｍ^-2以上で貫通転位密度を有する部分の幅は、０．１μｍ以上５０μｍ以下のサイズを有していることが好ましい。欠陥導入領域の上方に位置する高貫通転密度部分の幅は、好ましくは０．１μｍ以上１０μｍ以下であり、更に好ましくは、０．１μｍ以上２．０μｍ以下である。高貫通転密度部分における転位密度は、１×１０⁶ｃｍ^-2以上１×１０⁸ｃｍ^-2以下であることが好ましく、１×１０⁶ｃｍ^-2以上１×１０⁷ｃｍ^-2以下であることがさらに好ましい。 In a preferred embodiment of the present invention, a part having a threading dislocation density of 1 × 10 ⁶ cm ⁻² or more is formed in the laminated structure, and the defect introduction region has a threading dislocation density of 1 × 10 ⁶ cm ⁻² or more. Contains the part you have. It is desirable that a portion having a threading dislocation density of 1 × 10 ⁶ cm ⁻² or more is also formed above the defect introduction region. The width of the portion having a threading dislocation density of 1 × 10 ⁶ cm ⁻² or more is preferably 0.1 μm or more and 50 μm or less. The width of the high threading density portion located above the defect introduction region is preferably 0.1 μm or more and 10 μm or less, and more preferably 0.1 μm or more and 2.0 μm or less. Dislocation density in high through-rolling density portion, is preferably, 1 × 10 ⁶ cm ^-2 or higher than 1 × 10 ⁷ cm ^-2 it than 1 × 10 ⁶ cm ^-2 or higher than 1 × 10 ⁸ cm ^-2 More preferably.

以下、図面を参照しながら、本発明の実施形態を詳細に説明する。以下の各実施形態では、窒化物半導体の成長方法として、ＭＯＶＰＥ法を用いるが、本発明の窒化物半導体素子は、ＭＯＶＰＥ法の半導体成長方法、例えば、ハイドライド気相成長法（ＨＶＰＥ法）や分子線エピタキシー法（ＭＢＥ法）などを広く用いることができる。なお、ＭＯＶＰＥ法における結晶成長時の成長ガス圧力は減圧（大気圧未満）または大気圧以上のいずれであっても良く、各半導体層の結晶成長に最適な圧力に適宜に設定してもよい。また、原料を基板に供給するためのキャリアガスは、少なくとも窒素（Ｎ₂）または水素（Ｈ₂）等の不活性ガスを含むガスである。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In each of the following embodiments, the MOVPE method is used as a nitride semiconductor growth method. However, the nitride semiconductor device of the present invention is a MOVPE semiconductor growth method, such as a hydride vapor phase growth method (HVPE method) or a molecule. A line epitaxy method (MBE method) or the like can be widely used. Note that the growth gas pressure during crystal growth in the MOVPE method may be reduced (less than atmospheric pressure) or higher than atmospheric pressure, and may be appropriately set to a pressure optimal for crystal growth of each semiconductor layer. The carrier gas for supplying the raw material to the substrate is a gas containing at least an inert gas such as nitrogen (N ₂ ) or hydrogen (H ₂ ).

（実施形態１）
まず、図８を参照して、本実施形態に係る半導体レーザ素子の構成を説明する。 (Embodiment 1)
First, the configuration of the semiconductor laser device according to the present embodiment will be described with reference to FIG.

本実施形態の半導体レーザ素子は、ｎ型ＧａＮ基板６０１と、基板６０１上に形成された積層構造とを備えている。ｎ型ＧａＮ基板６０１は、ＥＬＯＧ基板である。   The semiconductor laser device of this embodiment includes an n-type GaN substrate 601 and a laminated structure formed on the substrate 601. The n-type GaN substrate 601 is an ELOG substrate.

ｎ型ＧａＮ基板６０１上に設けられた積層構造は、基板６０１に近い側から順番に、ｎ型ＧａＮコンタクト層６０２、ｎ型ＡｌＧａＮクラッド層６０３、ｎ型ＧａＮ光ガイド層６０４、ＧａＩｎＮ多重量子井戸活性層６０５、ＧａＩｎＮ第１光ガイド６０６、ＧａＮ第２光ガイド６０７、ｐ型ＡｌＧａＮ電子オーバーフロー抑制層６０８、ｐ型ＡｌＧａＮ超格子クラッド層６０９、およびｐ型ＧａＮコンタクト層６１０を有している。これらの半導体層は、有機金属気相成長法（ＭＯＶＰＥ法）により、積層されたものである。 ｐ型ＧａＮコンタクト層６１０およびｐ型ＡｌＧａＮ超格子クラッド層６０９の上部には、幅１．５μｍ〜２μｍ程度のリッジストライプが形成され、その両側はＳｉＯ₂絶縁膜６１１によって覆われている。ＳｉＯ₂絶縁膜６１１上には、リッジストライプ状に加工されたｐ型ＧａＮコンタクト層６１０と接触するようにｐ型電極３１２が形成されている。ｎ型電極６１３４は、ｎ型ＧａＮコンタクト層６０２が露出するまでエッチングされた部分に形成されている。 The stacked structure provided on the n-type GaN substrate 601 has an n-type GaN contact layer 602, an n-type AlGaN cladding layer 603, an n-type GaN light guide layer 604, and a GaInN multiple quantum well active in order from the side closer to the substrate 601. A layer 605, a GaInN first light guide 606, a GaN second light guide 607, a p-type AlGaN electron overflow suppression layer 608, a p-type AlGaN superlattice cladding layer 609, and a p-type GaN contact layer 610. These semiconductor layers are stacked by a metal organic chemical vapor deposition method (MOVPE method). On top of the p-type GaN contact layer 610 and the p-type AlGaN superlattice cladding layer 609, a ridge stripe having a width of about 1.5 μm to 2 μm is formed, and both sides thereof are covered with the SiO ₂ insulating film 611. A p-type electrode 312 is formed on the SiO ₂ insulating film 611 so as to be in contact with the p-type GaN contact layer 610 processed into a ridge stripe shape. The n-type electrode 6134 is formed in a portion etched until the n-type GaN contact layer 602 is exposed.

図８に示す半導体レーザ素子によれば、ｎ型電極６１３を接地し、ｐ型電極６１２に電圧を印加すると、活性層６０５に向かってｐ型電極６１２側から正孔が注入されるとともに、ｎ型電極６１３側からは電子が注入されるため、活性層６０５内で光学利得が生じ、発振波長４０８ｎｍ帯のレーザ発振が生じることになる。この結果、半導体レーザ素子の活性層６０５の光出射端面からレーザ光が外部に放射され、例えば光ディスクのデータ記録や再生に利用されることになる。   According to the semiconductor laser device shown in FIG. 8, when the n-type electrode 613 is grounded and a voltage is applied to the p-type electrode 612, holes are injected from the p-type electrode 612 side toward the active layer 605, and n Since electrons are injected from the mold electrode 613 side, an optical gain is generated in the active layer 605, and laser oscillation with an oscillation wavelength band of 408 nm occurs. As a result, laser light is emitted from the light emitting end face of the active layer 605 of the semiconductor laser element, and is used, for example, for data recording and reproduction of an optical disc.

図８に示す半導体レーザ素子に特徴的な点は、活性層６０５と基板６０１との間に位置する半導体層（本実施形態ではｎ型ＧａＮコンタクト層６０２）が一部にｎ型ＧａＮ欠陥導入領域７１４を含んでいることにある。   A characteristic point of the semiconductor laser element shown in FIG. 8 is that the semiconductor layer (in this embodiment, the n-type GaN contact layer 602) located between the active layer 605 and the substrate 601 is partly an n-type GaN defect introduction region. 714 is included.

ｎ型ＧａＮコンタクト層６０２のうち、ｎ型ＧａＮ欠陥導入領域７１４が形成されている部分の上面は、基板６０１に向かって凹んだ形状を有しており、リッジストライプは、このｎ型ＧａＮ欠陥導入領域７１４の上方に配置されている。図８では、基板主面を横切るように貫通転位６１５が存在しているが、ｎ型ＧａＮ欠陥導入領域７１４の中央部には、基板６０１には無かった転位欠陥が導入されている。この欠陥の意図的な導入により、活性層６０５に印加される応力が緩和されている。   The upper surface of the n-type GaN contact layer 602 where the n-type GaN defect introduction region 714 is formed has a shape recessed toward the substrate 601, and the ridge stripe has the n-type GaN defect introduction. Arranged above the region 714. In FIG. 8, threading dislocations 615 exist so as to cross the main surface of the substrate, but dislocation defects that are not present in the substrate 601 are introduced into the central portion of the n-type GaN defect introduction region 714. Due to the intentional introduction of this defect, the stress applied to the active layer 605 is relaxed.

次に、図８および図９を参照しながら、本実施形態の半導体レーザ素子の製造方法を説明する。   Next, a method for manufacturing the semiconductor laser device of this embodiment will be described with reference to FIGS.

まず、図９（ａ）を参照する。図９（ａ）は、本実施形態で用いるｎ型ＧａＮ基板６０１の一部の断面を示している。このｎ型ＧａＮ基板６０１は、ｃ軸に配向したＧａＮ基板であり、貫通転位密度は１×１０⁶ｃｍ^-2未満である。ｎ型ＧａＮ基板６０１は、結晶軸がｃ軸に正確に一致したジャスト基板であってもよいが、ａ軸方向に０．０５°〜０．２０°のオフ角度を有するオフ基板であることが好ましい。 First, reference is made to FIG. FIG. 9A shows a partial cross section of the n-type GaN substrate 601 used in this embodiment. This n-type GaN substrate 601 is a GaN substrate oriented in the c-axis, and the threading dislocation density is less than 1 × 10 ⁶ cm ⁻² . The n-type GaN substrate 601 may be a just substrate whose crystal axis is exactly coincident with the c-axis, but is an off-substrate having an off angle of 0.05 ° to 0.20 ° in the a-axis direction. preferable.

ｎ型ＧａＮ基板６０１の表面を有機溶剤や酸によって清浄化した後、成膜装置におけるチャンバ内のサセプター上に設置し、チャンバ内部をＮ₂で充分に置換する。Ｎ₂置換が終了した後、Ｎ₂雰囲気中、１０℃／１０秒の昇温レートで８００℃まで昇温する。その後、ｎ型ＧａＮ基板６０１の主面に対して、８００℃で２０分間の熱処理（サーマルクリーニング）を施すことにより、表面研磨などによってｎ型ＧａＮ基板６０１に生じた残留歪を除去する。 After the surface of the n-type GaN substrate 601 is cleaned with an organic solvent or acid, it is placed on the susceptor in the chamber of the film forming apparatus, and the inside of the chamber is sufficiently replaced with N ₂ . After completion of N ₂ substitution, the temperature is raised to 800 ° C. at a rate of 10 ° C./10 seconds in an N ₂ atmosphere. Thereafter, the main surface of the n-type GaN substrate 601 is subjected to a heat treatment (thermal cleaning) at 800 ° C. for 20 minutes to remove residual strain generated in the n-type GaN substrate 601 by surface polishing or the like.

次に、チャンバ内部における雰囲気ガスの１０％をアンモニア（ＮＨ₃）で置き換え、さらに８００℃で１０分間の熱処理を実行する。このＮＨ₃を加えた雰囲気ガス中で熱処理工程により、基板表面におけるマストランスポート現象が引き起こされるため、ｎ型ＧａＮ基板６０１の主面（研磨面）に存在していた微小な凹凸が均され、表面が平坦化される。 Next, 10% of the atmospheric gas inside the chamber is replaced with ammonia (NH ₃ ), and a heat treatment is further performed at 800 ° C. for 10 minutes. Since the mass transport phenomenon on the substrate surface is caused by the heat treatment process in the atmosphere gas to which NH ₃ is added, the minute irregularities existing on the main surface (polishing surface) of the n-type GaN substrate 601 are leveled, The surface is flattened.

その後、新たな残留歪が発生しないように５℃／１０秒の降温レートで４００℃まで降温する。そして、４００℃でＮＨ₃の供給を停止、Ｎ₂に置換し引き続き室温まで降温する。 Thereafter, the temperature is lowered to 400 ° C. at a temperature lowering rate of 5 ° C./10 seconds so that no new residual strain is generated. Then, the supply of NH ₃ is stopped at 400 ° C., replaced with N ₂ , and subsequently cooled to room temperature.

次に、図９（ａ）に示すように、そのｎ型ＧａＮ基板６０１のｍ軸方向と平行に延びる幅約１μｍ、深さ０．５μｍのストライプ状のＶ字型溝１５０１を５０μｍ間隔でｎ型ＧａＮ基板６０１の主面に形成する。Ｖ字型溝１５０１は、Ｖ字型溝１５０１が形成されるべき領域に開口部を有するマスクでｎ型ＧａＮ基板６０１の主面を覆った後、ｎ型ＧａＮ基板６０１の露出部分をエッチングすることにより、形成される。   Next, as shown in FIG. 9A, striped V-shaped grooves 1501 having a width of about 1 μm and a depth of 0.5 μm extending in parallel with the m-axis direction of the n-type GaN substrate 601 are formed at intervals of 50 μm. It is formed on the main surface of the type GaN substrate 601. The V-shaped groove 1501 is formed by covering the main surface of the n-type GaN substrate 601 with a mask having an opening in a region where the V-shaped groove 1501 is to be formed, and then etching the exposed portion of the n-type GaN substrate 601. Is formed.

図９（ｂ）では、１本のＶ字型溝１５０１のみが示されているが、実際のｎ型ＧａＮ基板６０１の主面には、並行する多数のＶ字型溝１５０１が周期的に配列されている。このＶ字型溝１５０１の幅は、０．１μｍ以上２．０μｍ以下であればよく、その深さは０．１μｍ以上１．０μｍ以下であればよい。隣接する２つのＶ字型溝１５０１の間隔は１０μｍ以上５００μｍ以下の範囲内に設定されることが好ましい。   Although only one V-shaped groove 1501 is shown in FIG. 9B, a large number of parallel V-shaped grooves 1501 are periodically arranged on the main surface of the actual n-type GaN substrate 601. Has been. The width of the V-shaped groove 1501 may be from 0.1 μm to 2.0 μm, and the depth may be from 0.1 μm to 1.0 μm. The interval between two adjacent V-shaped grooves 1501 is preferably set within a range of 10 μm to 500 μm.

なお、本実施形態におけるＶ字型溝１５０１は周期的に配列されているが、本発明は、このような場合に限定されず、隣接するＶ字型溝１５０１の間隔はｎ型ＧａＮ基板６０１上の位置に応じて変化していても良い。後述するように、Ｖ字型溝１５０１の位置は、半導体レーザ素子のリッジストライプ構造の位置に基づいて決定される。   Although the V-shaped grooves 1501 in this embodiment are periodically arranged, the present invention is not limited to such a case, and the interval between the adjacent V-shaped grooves 1501 is on the n-type GaN substrate 601. It may be changed according to the position. As will be described later, the position of the V-shaped groove 1501 is determined based on the position of the ridge stripe structure of the semiconductor laser element.

次に、Ｖ字型溝１５０１が表面に形成されたｎ型ＧａＮ基板６０１を、再び有機溶剤や酸によって清浄化した後、薄膜堆積装置のチャンバ内のサセプター上に設置し、チャンバ内部をＮ₂で充分に置換する。 Then, after the V-shaped groove 1501 is an n-type GaN substrate 601 formed on the surface was cleaned again by the organic solvent or acid, placed on a susceptor in the chamber of the thin film deposition apparatus, an inner chamber N ₂ To fully replace.

Ｎ₂置換が終了した後、Ｎ₂雰囲気中、１０℃／１０秒の昇温レートで１０００℃まで昇温する。その後、キャリアガスをＨ₂に切り替え、同時にＮＨ₃をも供給し、１分間、基板表面のサーマルクリーニングを行う。 After completion of N ₂ substitution, the temperature is raised to 1000 ° C. at a rate of 10 ° C./10 seconds in an N ₂ atmosphere. Thereafter, the carrier gas is switched to H ₂ , and NH ₃ is also supplied at the same time, and the substrate surface is thermally cleaned for 1 minute.

その後、トリメチルガリウム（ＴＭＧ）とモノシラン（ＳｉＨ₄）を基板表面に供給することにより、図９（ｃ）に示す厚さ３μｍの再成長ｎ型ＧａＮ層１５０２をｎ型ＧａＮ基板６０１の主面上に成長させる。 Thereafter, trimethylgallium (TMG) and monosilane (SiH ₄ ) are supplied to the substrate surface, so that the regrowth n-type GaN layer 1502 having a thickness of 3 μm shown in FIG. 9C is formed on the main surface of the n-type GaN substrate 601. To grow.

再成長ｎ型ＧａＮ層１５０２の成長条件（結晶成長温度、Ｖ／ＩＩＩ比）を調節することにより、ｎ型ＧａＮ基板６０１のＶ字型溝１５０１に対応したＶ字型溝１５０３が、成長途中の再成長ｎ型ＧａＮ層１５０２の上面に形成される。このため、再成長ｎ型ＧａＮ層１５０２の形成が完了した段階では、ｎ型ＧａＮ基板６０１のＶ字型溝１５０１のほぼ真上に、再成長ｎ型ＧａＮ層１５０２のＶ字型溝１５０３が存在することになる。   By adjusting the growth conditions (crystal growth temperature, V / III ratio) of the regrowth n-type GaN layer 1502, the V-shaped groove 1503 corresponding to the V-shaped groove 1501 of the n-type GaN substrate 601 is being grown. A regrown n-type GaN layer 1502 is formed on the upper surface. Therefore, at the stage where the formation of the regrown n-type GaN layer 1502 is completed, the V-shaped groove 1503 of the regrown n-type GaN layer 1502 exists almost directly above the V-shaped groove 1501 of the n-type GaN substrate 601. Will do.

再成長ｎ型ＧａＮ層１５０２の成長温度では、結晶に応力が生じないため、ｎ型ＧａＮ基板６０１のｃ軸１５１１は、再成長ｎ型ＧａＮ層のｃ軸にほとんど平行である。その後、成長温度から４００℃まで１０℃／１０秒の降温レートで冷却し、４００℃でＮＨ₃の供給を停止し、キャリアガスを全てＮ₂に切り替える。ｎ型ＧａＮ基板６０１及び再成長ｎ型ＧａＮ層１５０２は、高温（成長温度）状態では熱膨張していたが、降温過程において収縮する。このとき、再成長ｎ型ＧａＮ層１５０２の表面に形成されているＶ字型溝１５０３の影響により、再成長ｎ型ＧａＮ層１５０２は全体に均一に熱収縮するのではなく、Ｖ字型溝１５０３が形成されている領域付近の結晶軸を傾けながら熱収縮が小さい領域と熱収縮が大きい領域とに分かれる。この結果、図９（ｄ）に示すように、再成長ｎ型ＧａＮ層１５０２の形態が変化する。そして、Ｖ字型溝１５０３が形成されている領域付近における熱収縮が小さい領域が欠陥導入領域１５０４に変化する。 At the growth temperature of the regrown n-type GaN layer 1502, no stress is generated in the crystal, so the c-axis 1511 of the n-type GaN substrate 601 is almost parallel to the c-axis of the regrown n-type GaN layer. Thereafter, the temperature is lowered from the growth temperature to 400 ° C. at a rate of 10 ° C./10 seconds, the supply of NH ₃ is stopped at 400 ° C., and the carrier gas is all switched to N ₂ . The n-type GaN substrate 601 and the regrown n-type GaN layer 1502 are thermally expanded in a high temperature (growth temperature) state, but are contracted in the temperature lowering process. At this time, due to the influence of the V-shaped groove 1503 formed on the surface of the regrowth n-type GaN layer 1502, the regrowth n-type GaN layer 1502 is not uniformly thermally contracted as a whole, but the V-shaped groove 1503. While the crystal axis in the vicinity of the region where is formed is tilted, it is divided into a region where thermal shrinkage is small and a region where thermal shrinkage is large. As a result, as shown in FIG. 9D, the form of the regrown n-type GaN layer 1502 changes. Then, a region with small thermal shrinkage in the vicinity of the region where the V-shaped groove 1503 is formed changes to a defect introduction region 1504.

熱収縮の大きい領域および熱収縮の小さい領域（欠陥導入領域１５０４）における格子定数のうち、Ｖ字型溝１５０３が延びる方向（紙面に垂直な方向：以下、「ストライプ方向」）と平行な方向における格子定数は、いずれも、ｎ型ＧａＮ基板６０１の格子定数と等しい。しかし、ストライプ方向に垂直な方向における格子定数は、熱収縮が大きい領域ではｎ型ＧａＮ基板６０１の格子定数よりも小さくなる。逆に、欠陥導入領域１５０４（熱収縮が小さい領域）におけるストライプ方向に垂直な方向の格子定数は、ｎ型ＧａＮ基板６０１の格子定数よりも大きくなる。   Of the lattice constants in the region having a large heat shrinkage and the region having a small heat shrinkage (defect introduction region 1504), in a direction parallel to the direction in which the V-shaped groove 1503 extends (direction perpendicular to the paper surface; hereinafter, “stripe direction”). All of the lattice constants are equal to the lattice constant of the n-type GaN substrate 601. However, the lattice constant in the direction perpendicular to the stripe direction is smaller than the lattice constant of the n-type GaN substrate 601 in a region where thermal shrinkage is large. Conversely, the lattice constant in the direction perpendicular to the stripe direction in the defect introduction region 1504 (region where thermal shrinkage is small) is larger than the lattice constant of the n-type GaN substrate 601.

欠陥導入領域１５０４における結晶軸の傾斜は、Ｖ字型溝１５０３を中心としたその両側近傍の結晶に存在する熱収縮により発生した大きな応力を緩和するべく起こり、Ｖ字型溝１５０３に向かってその両側の結晶軸が引き寄せられるように微傾斜することで生じる。この結果、Ｖ字型溝１５０３付近が窪んだ形状が形成される。このとき、応力の集中を緩和するため、Ｖ字型溝１５０３の下方に高密度の貫通転位１５０５が形成される。貫通転位１５０５は、ｎ型ＧａＮ基板６０１の表面付近から延び、再成長ｎ型ＧａＮ層１５０２をほとんど貫通している。Ｖ字型溝１５０３付近には、集中的に転位が発生し、その部分の転位密度は２×１０⁶ｃｍ^-2程度になる。この転位密度は、下地となるｎ型ＧａＮ基板６０１の転位密度よりも高い。一方、貫通転位１５０５が集中している領域以外の領域における貫通転位密度は、ｎ型ＧａＮ基板６０１とほとんど同じである。 The inclination of the crystal axis in the defect introduction region 1504 occurs so as to relieve a large stress generated by thermal contraction existing in the crystal in the vicinity of both sides centering on the V-shaped groove 1503, and toward the V-shaped groove 1503. It is generated by slightly tilting so that the crystal axes on both sides are attracted. As a result, a shape in which the vicinity of the V-shaped groove 1503 is recessed is formed. At this time, high density threading dislocations 1505 are formed below the V-shaped groove 1503 in order to alleviate the stress concentration. The threading dislocation 1505 extends from near the surface of the n-type GaN substrate 601 and almost penetrates the regrown n-type GaN layer 1502. Dislocations are intensively generated in the vicinity of the V-shaped groove 1503, and the dislocation density at that portion is about 2 × 10 ⁶ cm ⁻² . This dislocation density is higher than the dislocation density of the n-type GaN substrate 601 serving as a base. On the other hand, the threading dislocation density in a region other than the region where threading dislocations 1505 are concentrated is almost the same as that of the n-type GaN substrate 601.

再び図８を参照し、その後の製造工程を説明する。   The subsequent manufacturing process will be described with reference to FIG. 8 again.

ｎ型ＧａＮ基板６０１上にｎ型ＧａＮ欠陥導入領域７１４を形成した後は、いったん温度を低下させても良いし、温度を低下させることなく、引き続き結晶成長を行なっても良い。   After the n-type GaN defect introduction region 714 is formed on the n-type GaN substrate 601, the temperature may be lowered once, or crystal growth may be continued without lowering the temperature.

本実施形態では、図９（ｄ）に示す再成長ｎ型ＧａＮ層１５０２から構成される厚さ３μｍのｎ型ＧａＮコンタクト層６０２の上に、ＴＭＧおよびＳｉＨ₄にトリメチルアルミニウム（ＴＭＡ）を加えたガスを供給し、厚さ１．８μｍのｎ型ＡｌＧａＮクラッド層６０３を成長させる。 In the present embodiment, trimethylaluminum (TMA) is added to TMG and SiH ₄ on the 3 μm-thick n-type GaN contact layer 602 composed of the regrowth n-type GaN layer 1502 shown in FIG. 9D. A gas is supplied to grow an n-type AlGaN cladding layer 603 having a thickness of 1.8 μm.

その後、ＴＭＡおよびＳｉＨ₄の供給を停止し、厚さ０．１μｍのノンドープＧａＮ光ガイド層６０４を成長させる。ＧａＮ光ガイド層６０４の成長後、キャリアガスをＮ₂に変え、ＮＨ₃の供給を停止し、成長温度を８２０℃まで降温する。成長温度が８２０℃で安定した後、まずＮＨ₃を供給し、続いてＴＭＧおよびトリメチルインジウム（ＴＭＩ）を供給することにより、ＧａＩｎＮ多重量子井戸活性層６０５を形成する。このＧａＩｎＮ多重量子井戸活性層６０５は、Ｉｎ組成５％、厚さ４ｎｍのＧａ_0.95Ｉｎ_0.05Ｎ井戸層とＩｎ組成１％、厚さ６ｎｍのＧａ_0.99Ｉｎ_0.01Ｎ障壁層とを３周期積層することによって作製することができる。ＧａＩｎＮ多重量子井戸活性層６０５もノンドープ層である。 Thereafter, the supply of TMA and SiH ₄ is stopped, and a non-doped GaN light guide layer 604 having a thickness of 0.1 μm is grown. After the growth of the GaN light guide layer 604, the carrier gas is changed to N ₂ , the supply of NH ₃ is stopped, and the growth temperature is lowered to 820 ° C. After the growth temperature is stabilized at 820 ° C., NH ₃ is first supplied, and then TMG and trimethylindium (TMI) are supplied to form the GaInN multiple quantum well active layer 605. The GaInN multiple quantum well active layer 605 is formed by laminating three periods of a Ga _0.95 In _0.05 N well layer having an In composition of 5% and a thickness of 4 nm and a Ga _0.99 In _0.01 N barrier layer having an In composition of 1% and a thickness of 6 nm. Can be produced. The GaInN multiple quantum well active layer 605 is also a non-doped layer.

次に、Ｉｎ組成１％で厚さ１０ｎｍのノンドープＧａＩｎＮ第１光ガイド層６０６を成長させた後、その上に、厚さ９０ｎｍのノンドープＧａＮ第２光ガイド層６０７を成長する。その後、ＴＭＧおよびＮＨ₃を供給した状態で厚さ１０ｎｍのノンドープＧａＮ第２光ガイド層６０７を成長しながら、９８０℃まで急速に昇温し、成長温度が９８０℃に到達した後、いったんＴＭＧの供給を停止する。そして、キャリアガスをＮ₂とＨ₂の混合ガスに変更することにより、Ｎ₂、Ｈ₂、およびＮＨ₃を供給する。そして直ちにＴＭＧ、ＴＭＡ、およびビスシクロペンタジエニルマグネシウム（Ｃｐ₂Ｍｇ）をＭｇ原料として供給し、ＭｇがドープされたＡｌ組成１０％で厚さ１０ｎｍのｐ型ＡｌＧａＮ電子オーバーフロー抑制層６０８を成長させる。この後、速やかにキャリアガスをＨ₂のみに切り替え、引き続きｐ型ＡｌＧａＮ超格子クラッド層６０９、および厚さ５０ｎｍのｐ型ＧａＮコンタクト層６１０を順次積層する。 Next, after growing a non-doped GaInN first optical guide layer 606 with an In composition of 1% and a thickness of 10 nm, a non-doped GaN second optical guide layer 607 with a thickness of 90 nm is grown thereon. After that, while growing the non-doped GaN second optical guide layer 607 having a thickness of 10 nm while supplying TMG and NH ₃ , the temperature was rapidly raised to 980 ° C., and the growth temperature reached 980 ° C. Stop supplying. Then, supplies by changing, N _2, H _2, and NH ₃ and carrier gas to a mixed gas of N ₂ and H _2. Immediately thereafter, TMG, TMA, and biscyclopentadienylmagnesium (Cp ₂ Mg) are supplied as Mg raw materials, and a 10-nm-thick p-type AlGaN electron overflow suppression layer 608 is grown with a Mg-doped Al composition of 10%. . Thereafter, the carrier gas is quickly switched to only H ₂ , and then a p-type AlGaN superlattice cladding layer 609 and a p-type GaN contact layer 610 having a thickness of 50 nm are sequentially stacked.

次に、ｐ型ＡｌＧａＮ電子オーバーフロー抑制層６０８、ｐ型ＡｌＧａＮ超格子クラッド層６０９、およびｐ型ＧａＮコンタクト層６１０をエッチングすることにより、ｎ型ＧａＮ欠陥導入領域７１４の上方に、幅１．６μｍのリッジストライプを形成する。リッジストライプの両側をＳｉＯ₂絶縁膜６１１で覆い、電流注入領域を形成する。 Next, by etching the p-type AlGaN electron overflow suppression layer 608, the p-type AlGaN superlattice cladding layer 609, and the p-type GaN contact layer 610, a width of 1.6 μm is formed above the n-type GaN defect introduction region 714. A ridge stripe is formed. Both sides of the ridge stripe are covered with a SiO ₂ insulating film 611 to form a current injection region.

その後、ｐ型ＧａＮコンタクト層６１０の露出表面と接触するように、ＳｉＯ₂絶縁膜６１１のストライブ状の開口部を覆うようにｐ型電極６１２が設けられる。エッチングによって露出したｎ型ＧａＮコンタクト層６０２の表面には、ｎ型電極６１３が形成されている。本実施形態では、導電性を有するｎ型ＧａＮ基板６０１を用いているため、ｎ型電極６１３をｎ型ＧａＮ基板６０１の裏面に形成して良い。 Thereafter, a p-type electrode 612 is provided so as to cover the stripe-shaped opening of the SiO ₂ insulating film 611 so as to be in contact with the exposed surface of the p-type GaN contact layer 610. An n-type electrode 613 is formed on the surface of the n-type GaN contact layer 602 exposed by etching. In this embodiment, since the n-type GaN substrate 601 having conductivity is used, the n-type electrode 613 may be formed on the back surface of the n-type GaN substrate 601.

ｐ型ＧａＮコンタクト層６１０とｐ型電極６１２とのコンタクト抵抗を低減するため、ｐ型ＧａＮコンタクト層６１０には、濃度が１×１０²⁰ｃｍ^-3〜５×１０²⁰ｃｍ^-3のＭｇがドープされることが好ましい。 In order to reduce the contact resistance between the p-type GaN contact layer 610 and the p-type electrode 612, the p-type GaN contact layer 610 is doped with Mg having a concentration of 1 × 10 ²⁰ cm ^{−3 to} 5 × 10 ²⁰ cm ^−3. It is preferred that

積層構造の上部に形成したリッジストライプは、ｎ型ＧａＮ欠陥導入領域７１４の真上に形成されているが、貫通転位密度が２×１０⁶ｃｍ^-2以上となる領域（貫通転位集中領域）からは２μｍ程度離れた位置に配置されている。リッジストライプの位置は、貫通転位集中領域から１μｍ以上１０μｍ以内の位置に設置されることが望ましい。 The ridge stripe formed in the upper part of the stacked structure is formed immediately above the n-type GaN defect introduction region 714, but from the region where the threading dislocation density is 2 × 10 ⁶ cm ⁻² or more (threading dislocation concentration region). Are arranged at positions separated by about 2 μm. The position of the ridge stripe is desirably set at a position within the range of 1 μm to 10 μm from the threading dislocation concentration region.

本実施形態では、ＧａＩｎＮ多重量子井戸活性層６０５に含まれるＧａＩｎＮ井戸層として、Ｉｎ組成８％、厚さ３ｎｍのＧａ_0.92Ｉｎ_0.08Ｎ井戸層が用いられる代わりに、Ｉｎ組成５％、厚さ４ｎｍのＧａ_0.95Ｉｎ_0.05Ｎ井戸層を用いている。これにより、ＧａＩｎＮ井戸層に加わる圧縮歪を低減することができる。 In this embodiment, instead of using a Ga _0.92 In _0.08 N well layer having an In composition of 8% and a thickness of 3 nm as the GaInN well layer included in the GaInN multiple quantum well active layer 605, an In composition of 5% and a thickness of 4 nm is used. Ga _0.95 In _0.05 N well layer is used. Thereby, the compressive strain applied to the GaInN well layer can be reduced.

本実施形態によれば、ｎ型ＧａＮ欠陥導入領域７１４上に形成されたＧａＩｎＮ多重量子井戸活性層６０５はリッジストライプ構造と平行な方向には０．６％の圧縮歪が加わっているが、リッジストライプ構造と垂直な方向には圧縮歪が低減され、０．３％の圧縮歪となっている。   According to this embodiment, the GaInN multiple quantum well active layer 605 formed on the n-type GaN defect introduction region 714 is subjected to 0.6% compressive strain in the direction parallel to the ridge stripe structure. In the direction perpendicular to the stripe structure, the compressive strain is reduced to a compressive strain of 0.3%.

本実施形態では、ノンドープＧａＮ第２光ガイド層６０７を成長した後、ＴＭＧの供給を継続したままノンドープＧａＮ第２光ガイド層６０７を成長しながらすばやく９８０℃まで昇温したが、いったんＴＭＧの供給を停止して、Ｎ₂とＮＨ₃を供給した状態ですばやく昇温しても良い。結晶中に非発光再結合中心の原因となるような欠陥が生成されない方法であればどのような昇温方法でも構わない。 In this embodiment, after growing the non-doped GaN second light guide layer 607, the temperature was quickly raised to 980 ° C. while growing the non-doped GaN second light guide layer 607 while continuing the supply of TMG. May be stopped and the temperature may be quickly raised while N ₂ and NH ₃ are supplied. Any temperature raising method may be used as long as defects that cause non-radiative recombination centers are not generated in the crystal.

なお、本実施形態では、ｎ型ＧａＮ基板６０１を用いているが、本発明の結晶成長は、基板材料はＧａＮに限定されない。基板は、例えば、窒化物半導体基板、サファイア基板、炭化珪素基板、シリコン基板などであってもよい。窒化物半導体基板としては、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮなどから形成されたバルク基板が好適に用いられる。また、ＧａＮ等の窒化物半導体が表面に成長したガリウム砒素基板や、選択横方向成長を用いて作製されたＥＬＯ−ＧａＮ基板であってもよい。   In this embodiment, the n-type GaN substrate 601 is used, but the crystal growth of the present invention is not limited to GaN as the substrate material. The substrate may be, for example, a nitride semiconductor substrate, a sapphire substrate, a silicon carbide substrate, a silicon substrate, or the like. As the nitride semiconductor substrate, a bulk substrate formed of AlGaN, InGaN, AlGaInN or the like is preferably used. Further, it may be a gallium arsenide substrate on which a nitride semiconductor such as GaN is grown, or an ELO-GaN substrate manufactured by selective lateral growth.

また、本実施形態では、ｎ型のクラッド層をＡｌＧａＮバルク結晶から形成し、ｐ型のクラッド層をＡｌＧａＮおよびＧａＮから構成される超格子から形成しているが、ｐ型のクラッド層をＡｌＧａＮバルク結晶から形成し、ｎ型のクラッド層をＡｌＧａＮおよびＧａＮから構成される超格子から形成してもよい。また、ｎ型およびｐ型の両方のクラッド層をＡｌＧａＮバルク結晶層から形成してもよいし、あるいは、ＡｌＧａＮおよびＧａＮから構成される超格子から形成してもよい。更に、これらのクラッド層には、Ｉｎ、ホウ素（Ｂ）砒素（Ａｓ）、および／またはリン（Ｐ）を添加しても良く、クラッド層は、光とキャリアの閉じ込めが効果的に実現できる構成であれば何でも良い。   In this embodiment, the n-type cladding layer is formed from an AlGaN bulk crystal, and the p-type cladding layer is formed from a superlattice composed of AlGaN and GaN. However, the p-type cladding layer is formed from an AlGaN bulk crystal. The n-type cladding layer may be formed of a superlattice composed of AlGaN and GaN. Further, both n-type and p-type cladding layers may be formed from an AlGaN bulk crystal layer, or may be formed from a superlattice composed of AlGaN and GaN. Further, In, boron (B) arsenic (As), and / or phosphorus (P) may be added to these clad layers, and the clad layers can effectively realize confinement of light and carriers. Anything is fine.

本実施形態では、Ｇａの原料としてＴＭＧ、Ａｌの原料としてＴＭＡ、Ｉｎの原料としてＴＭＩ、Ｍｇの原料としてＣｐ₂Ｍｇ、Ｎの原料としてＮＨ₃を用いているが。他の原料ガスを用いて結晶成長を行なっても良い。例えば、Ｇａの原料としてトリエチルガリウム（ＴＥＧ）や塩化ガリウム（ＧａＣｌやＣａＣｌ₃）、Ａｌの原料としてトリエチルアルミニウム（ＴＥＡ）やジメチルアルミハイドライド（ＤＭＡＨ）、ジメチルアルミクロライド（ＤＭＡＣｌ）、トリメチルアミンアラン（ＴＭＡＡ）、Ｉｎの原料としてトリエチルインジウム（ＴＥＩ）、Ｍｇの原料としてビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ₂Ｍｇ）やビスメチルシクロペンタジエニルマグネシウム（ＭｅＣｐ₂Ｍｇ）、Ｎの原料としてヒドラジン（Ｎ₂Ｈ₄）やモノメチルヒドラジン（ＭＭＨ）、ジメチルヒドラジン（ＤＭＨ）を用いても良い。 In this embodiment, TMG is used as the Ga material, TMA is used as the Al material, TMI is used as the In material, Cp ₂ Mg is used as the Mg material, and NH ₃ is used as the N material. Crystal growth may be performed using other source gases. For example, triethyl gallium as a raw material for Ga (TEG) and gallium chloride (GaCl and CaCl _3), triethyl aluminum as a raw material for Al (TEA) or dimethyl aluminum hydride (DMAH), dimethyl aluminum chloride (DMACl), trimethylaminealane (TMAA) Triethylindium (TEI) as a raw material for In, bisethylcyclopentadienylmagnesium (EtCp ₂ Mg) or bismethylcyclopentadienylmagnesium (MeCp ₂ Mg) as a raw material for Mg, and hydrazine (N ₂ H as a raw material for N ₄ ), monomethylhydrazine (MMH), or dimethylhydrazine (DMH) may be used.

本実施形態に係る半導体素子は、半導体レーザ素子であるが、本発明はこれに限定されず、発光ダイオード素子や受光素子などの、ｐｎ接合を有する全ての半導体素子に適用され得る。また半導体素子の材料となる窒化物半導体としては、ＡｌＧａＩｎＮや、ＡｓおよびＰを含有するＡｌＧａＩｎＮＡｓＰ混晶化合物半導体など、広い範囲から選択され得る。このことは、以下に説明する他の実施形態の場合についても成立する。   The semiconductor element according to this embodiment is a semiconductor laser element, but the present invention is not limited to this, and can be applied to all semiconductor elements having a pn junction, such as a light emitting diode element and a light receiving element. The nitride semiconductor used as the material of the semiconductor element can be selected from a wide range, such as AlGaInN and AlGaInNAsP mixed crystal compound semiconductor containing As and P. This is also true for other embodiments described below.

（実施形態２）
次に、図１０を参照しながら、本発明の第２の実施形態を説明する。 (Embodiment 2)
Next, a second embodiment of the present invention will be described with reference to FIG.

本実施形態における半導体レーザ素子の構成が実施形態１における半導体レーザ素子の構成と異なる点は、ｎ型ＧａＮ基板６０１の表面に凹部が形成されている点と、半導体の積層構造がこの凹部の上方に位置している点にある。より具体的には、ｎ型ＧａＮコンタクト層６０２に含まれるｎ型ＧａＮ欠陥導入領域８１４は、ｎ型ＧａＮ基板６０１の凹部の真上に位置し、このｎ型ＧａＮ欠陥導入領域８１４とｎ型ＧａＮ基板６０１との間にはエアギャップ８１５が存在している。   The configuration of the semiconductor laser device in the present embodiment is different from the configuration of the semiconductor laser device in the first embodiment in that a recess is formed on the surface of the n-type GaN substrate 601 and the stacked structure of the semiconductor is above the recess. Is located at the point. More specifically, the n-type GaN defect introduction region 814 included in the n-type GaN contact layer 602 is located immediately above the recess of the n-type GaN substrate 601, and the n-type GaN defect introduction region 814 and the n-type GaN are introduced. An air gap 815 exists between the substrate 601 and the substrate 601.

次に、図１１（ａ）〜（ｃ）を参照しつつ、本実施形態の半導体レーザ素子を製造する方法を説明する。   Next, a method for manufacturing the semiconductor laser device of this embodiment will be described with reference to FIGS.

まず、実施形態１と同様に、ｎ型ＧａＮ基板６０１を用意する。本実施形態で用いるｎ型ＧａＮ基板６０１は、ｃ軸に配向したＧａＮ基板であり、貫通転位密度は８×１０⁵ｃｍ^-2以下である。ｎ型ＧａＮ基板６０１は、結晶軸がｃ軸に正確に一致したジャスト基板であってもよいが、ａ軸方向に０．０５°〜０．２０°のオフ角度を有するオフ基板であることが好ましい。 First, as in the first embodiment, an n-type GaN substrate 601 is prepared. The n-type GaN substrate 601 used in the present embodiment is a GaN substrate oriented in the c axis, and the threading dislocation density is 8 × 10 ⁵ cm ⁻² or less. The n-type GaN substrate 601 may be a just substrate whose crystal axis is exactly coincident with the c-axis, but is an off-substrate having an off angle of 0.05 ° to 0.20 ° in the a-axis direction. preferable.

ｎ型ＧａＮ基板６０１の表面を有機溶剤や酸によって清浄化した後、成膜装置におけるチャンバ内のサセプター上に設置し、チャンバ内部をＮ₂で充分に置換する。Ｎ₂置換が終了した後、Ｎ₂雰囲気中、１０℃／１０秒の昇温レートで８００℃まで昇温する。その後、ｎ型ＧａＮ基板６０１の主面に対して、８００℃で２０分間の熱処理（サーマルクリーニング）を施すことにより、表面研磨などによってｎ型ＧａＮ基板６０１に生じた残留歪を除去する。 After the surface of the n-type GaN substrate 601 is cleaned with an organic solvent or acid, it is placed on the susceptor in the chamber of the film forming apparatus, and the inside of the chamber is sufficiently replaced with N ₂ . After completion of N ₂ substitution, the temperature is raised to 800 ° C. at a rate of 10 ° C./10 seconds in an N ₂ atmosphere. Thereafter, the main surface of the n-type GaN substrate 601 is subjected to a heat treatment (thermal cleaning) at 800 ° C. for 20 minutes to remove residual strain generated in the n-type GaN substrate 601 by surface polishing or the like.

次に、チャンバ内部における雰囲気ガスの１０％をアンモニア（ＮＨ₃）で置き換え、さらに８００℃で１０分間の熱処理を実行する。このＮＨ₃を加えた雰囲気ガス中で熱処理工程により、基板表面におけるマストランスポート現象が引き起こされるため、ｎ型ＧａＮ基板６０１の主面（研磨面）に存在していた微小な凹凸が均され、表面が平坦化される。 Next, 10% of the atmospheric gas inside the chamber is replaced with ammonia (NH ₃ ), and a heat treatment is further performed at 800 ° C. for 10 minutes. Since the mass transport phenomenon on the substrate surface is caused by the heat treatment process in the atmosphere gas to which NH ₃ is added, the minute irregularities existing on the main surface (polishing surface) of the n-type GaN substrate 601 are leveled, The surface is flattened.

その後、新たな残留歪が発生しないように５℃／１０秒の降温レートで４００℃まで降温する。そして、４００℃でＮＨ₃の供給を停止、Ｎ₂に置換し引き続き室温まで降温する。 Thereafter, the temperature is lowered to 400 ° C. at a temperature lowering rate of 5 ° C./10 seconds so that no new residual strain is generated. Then, the supply of NH ₃ is stopped at 400 ° C., replaced with N ₂ , and subsequently cooled to room temperature.

このような処理を経たｎ型ＧａＮ基板６０１を、図１１（ａ）に示すように、ｎ型ＧａＮ基板６０１のｍ軸方向と平行に延びる幅約１５μｍ、深さ３μｍのストライプ状の溝１６０１を１００μｍ間隔でｎ型ＧａＮ基板６０１の主面に形成する。溝１６０１は、溝１６０１が形成されるべき領域に開口部を有するマスクでｎ型ＧａＮ基板６０１の主面を覆った後、ｎ型ＧａＮ基板６０１の露出部分をエッチングすることにより、形成される。   As shown in FIG. 11A, the n-type GaN substrate 601 that has undergone such processing is provided with a stripe-shaped groove 1601 having a width of about 15 μm and a depth of 3 μm that extends parallel to the m-axis direction of the n-type GaN substrate 601. It is formed on the main surface of the n-type GaN substrate 601 at intervals of 100 μm. The groove 1601 is formed by covering the main surface of the n-type GaN substrate 601 with a mask having an opening in a region where the groove 1601 is to be formed, and then etching the exposed portion of the n-type GaN substrate 601.

図１１（ａ）では、１本の溝１６０１のみが示されているが、実際のｎ型ＧａＮ基板６０１の主面には、並行する多数の溝１６０１が周期的に配列されている。この溝１６０１の幅は、８μｍ以上３０μｍ以下であればよく、その深さは０．１μｍ以上１５μｍ以下であればよい。隣接する２つの溝１６０１の間隔は１０μｍ以上５００μｍ以下の範囲内に設定されることが好ましい。   In FIG. 11A, only one groove 1601 is shown, but a large number of parallel grooves 1601 are periodically arranged on the main surface of the actual n-type GaN substrate 601. The width of the groove 1601 may be 8 μm or more and 30 μm or less, and the depth may be 0.1 μm or more and 15 μm or less. The interval between two adjacent grooves 1601 is preferably set within a range of 10 μm to 500 μm.

なお、本実施形態における溝１６０１は周期的に配列されているが、本発明は、このような場合に限定されず、隣接する溝１６０１の間隔はｎ型ＧａＮ基板６０１上の位置に応じて変化していても良い。後述するように、溝１６０１の位置は、半導体レーザ素子のリッジストライプ構造の位置に基づいて決定される。   Although the grooves 1601 in this embodiment are periodically arranged, the present invention is not limited to such a case, and the interval between adjacent grooves 1601 varies depending on the position on the n-type GaN substrate 601. You may do it. As will be described later, the position of the groove 1601 is determined based on the position of the ridge stripe structure of the semiconductor laser element.

次に、溝１６０１が表面に形成されたｎ型ＧａＮ基板６０１を、再び有機溶剤や酸によって清浄化した後、薄膜堆積装置のチャンバ内のサセプター上に設置し、チャンバ内部をＮ₂で充分に置換する。 Next, the n-type GaN substrate 601 with the groove 1601 formed on the surface is cleaned again with an organic solvent or acid, and then placed on the susceptor in the chamber of the thin film deposition apparatus, and the inside of the chamber is sufficiently filled with N _2. Replace.

Ｎ₂置換が終了した後、Ｎ₂雰囲気中、１０℃／１０秒の昇温レートで１０００℃まで昇温する。その後、キャリアガスをＨ₂に切り替え、同時にＮＨ₃をも供給し、１分間、基板表面のサーマルクリーニングを行う。 After completion of N ₂ substitution, the temperature is raised to 1000 ° C. at a rate of 10 ° C./10 seconds in an N ₂ atmosphere. Thereafter, the carrier gas is switched to H ₂ , and NH ₃ is also supplied at the same time, and the substrate surface is thermally cleaned for 1 minute.

その後、ＴＭＧとＳｉＨ₄を基板表面に供給することにより、図１１（ｂ）に示す厚さ５μｍの再成長ｎ型ＧａＮ層１５０２をｎ型ＧａＮ基板６０１の主面上に成長させる。再成長ｎ型ＧａＮ層１５０２の結晶成長は、基板主面における凸部から生じ、溝１６０１の上方にエアブリッジ構造を形成しながら横方向成長し、最終的に溝１６０１の中央付近で合体する。このため、再成長ｎ型ＧａＮ層１５０２の結晶成長が終了した段階で、溝１６０１はエアギャップ１６０２となり、このエアギャップ１６０２の上方に、再成長ｎ型ＧａＮ層１５０２の表面にＶ字型溝１５０３が形成される。 Thereafter, TMG and SiH ₄ are supplied to the substrate surface to grow a regrown n-type GaN layer 1502 having a thickness of 5 μm shown in FIG. 11B on the main surface of the n-type GaN substrate 601. Crystal growth of the regrowth n-type GaN layer 1502 occurs from a convex portion on the main surface of the substrate, grows laterally while forming an air bridge structure above the groove 1601, and finally merges near the center of the groove 1601. Therefore, at the stage where the crystal growth of the regrown n-type GaN layer 1502 is completed, the groove 1601 becomes an air gap 1602, and above this air gap 1602, a V-shaped groove 1503 is formed on the surface of the regrown n-type GaN layer 1502. Is formed.

本実施形態では、このように縦方向だけではなく横方向にも結晶成長が進むように、再成長ｎ型ＧａＮ層１５０２の成長条件（結晶成長温度、Ｖ／ＩＩＩ比）を調節する。このとき、エアギャップ１６０２の部分に結晶成長が生じないようにするには、溝１６０１の表面を絶縁膜で被覆することが好ましい。ただし、溝１６０１にＧａＮの結晶成長が生じても良い。その場合、溝１６０２の深さを再成長ｎＧａＮ層１５０２の厚さの同程度または、厚さよりも大きく設定しておくことが好ましい。そのようにすれば、溝１６０１に成長したＧａＮが再成長ｎ型ＧａＮ層１５０２の横方向成長の障害となることを確実に防止できる。   In this embodiment, the growth conditions (crystal growth temperature, V / III ratio) of the regrowth n-type GaN layer 1502 are adjusted so that crystal growth proceeds not only in the vertical direction but also in the horizontal direction. At this time, in order to prevent crystal growth from occurring in the air gap 1602, it is preferable to cover the surface of the groove 1601 with an insulating film. However, GaN crystal growth may occur in the groove 1601. In that case, it is preferable to set the depth of the groove 1602 to be approximately equal to the thickness of the regrown nGaN layer 1502 or larger than the thickness. By doing so, it is possible to reliably prevent GaN grown in the groove 1601 from becoming an obstacle to the lateral growth of the regrown n-type GaN layer 1502.

再成長ｎ型ＧａＮ層１５０２の成長温度では、結晶に応力が生じないため、ｎ型ＧａＮ基板６０１のｃ軸１５１１は、再成長ｎ型ＧａＮ層のｃ軸にほとんど平行である。その後、成長温度から４００℃まで１０℃／１０秒の降温レートで冷却し、４００℃でＮＨ₃の供給を停止し、キャリアガスを全てＮ₂に切り替える。ｎ型ＧａＮ基板６０１及び再成長ｎ型ＧａＮ層１５０２は、高温（成長温度）状態では熱膨張していたが、降温過程において収縮する。このとき、再成長ｎ型ＧａＮ層１５０２の表面に形成されているＶ字型溝１５０３の影響により、再成長ｎ型ＧａＮ層１５０２は全体に均一に熱収縮するのではなく、Ｖ字型溝１５０３が形成されている領域付近の結晶軸を傾けながら熱収縮が小さい領域と熱収縮が大きい領域とに分かれる。この結果、図１１（ｃ）に示すように、再成長ｎ型ＧａＮ層１５０２の形態が変化する。そして、Ｖ字型溝１５０３が形成されている領域付近における熱収縮が小さい領域が欠陥導入領域１５０４に変化する。 At the growth temperature of the regrown n-type GaN layer 1502, no stress is generated in the crystal, so the c-axis 1511 of the n-type GaN substrate 601 is almost parallel to the c-axis of the regrown n-type GaN layer. Thereafter, the temperature is lowered from the growth temperature to 400 ° C. at a rate of 10 ° C./10 seconds, the supply of NH ₃ is stopped at 400 ° C., and the carrier gas is all switched to N ₂ . The n-type GaN substrate 601 and the regrown n-type GaN layer 1502 are thermally expanded in a high temperature (growth temperature) state, but are contracted in the temperature lowering process. At this time, due to the influence of the V-shaped groove 1503 formed on the surface of the regrowth n-type GaN layer 1502, the regrowth n-type GaN layer 1502 is not uniformly thermally contracted as a whole, but the V-shaped groove 1503. While the crystal axis in the vicinity of the region where is formed is tilted, it is divided into a region where thermal shrinkage is small and a region where thermal shrinkage is large. As a result, as shown in FIG. 11C, the form of the regrown n-type GaN layer 1502 changes. Then, a region with small thermal shrinkage in the vicinity of the region where the V-shaped groove 1503 is formed changes to a defect introduction region 1504.

熱収縮の大きい領域および熱収縮の小さい領域（欠陥導入領域１５０４）における格子定数のうち、ストライプ方向と平行な方向における格子定数は、いずれも、ｎ型ＧａＮ基板６０１の格子定数と等しい。しかし、ストライプ方向に垂直な方向における格子定数は、熱収縮が大きい領域ではｎ型ＧａＮ基板６０１の格子定数よりも小さくなる。逆に、欠陥導入領域１５０４（熱収縮が小さい領域）におけるストライプ方向に垂直な方向の格子定数は、ｎ型ＧａＮ基板６０１の格子定数よりも大きくなる。   Of the lattice constants in the region having a large heat shrinkage and the region having a small heat shrinkage (defect introduction region 1504), the lattice constants in the direction parallel to the stripe direction are both equal to the lattice constant of the n-type GaN substrate 601. However, the lattice constant in the direction perpendicular to the stripe direction is smaller than the lattice constant of the n-type GaN substrate 601 in a region where thermal shrinkage is large. On the contrary, the lattice constant in the direction perpendicular to the stripe direction in the defect introduction region 1504 (region where thermal shrinkage is small) is larger than the lattice constant of the n-type GaN substrate 601.

また、結晶軸の傾きはＶ字型溝１５０３に向かってその両側から起こり、Ｖ字型溝１５０３付近が窪んだ形状となる。また、このとき、Ｖ字型溝１５０３の下方には、応力の集中を緩和するため、多くの結晶欠陥が新たに発生する。結晶欠陥は貫通転位であり、Ｖ字型溝１５０３付近に集中して３×１０⁶ｃｍ^-2の貫通転位密度であった。 Further, the inclination of the crystal axis occurs from both sides toward the V-shaped groove 1503, and the vicinity of the V-shaped groove 1503 is depressed. At this time, many crystal defects are newly generated below the V-shaped groove 1503 in order to relieve stress concentration. The crystal defects were threading dislocations, which were concentrated in the vicinity of the V-shaped groove 1503 and had a threading dislocation density of 3 × 10 ⁶ cm ⁻² .

この貫通転位密度は、下地となるｎ型ＧａＮ基板６０１の貫通転位密度よりも高密度であり、貫通転位が集中している領域以外の貫通転位密度はｎ型ＧａＮ基板６０１とほとんど同じである。   This threading dislocation density is higher than the threading dislocation density of the underlying n-type GaN substrate 601, and the threading dislocation density other than the region where threading dislocations are concentrated is almost the same as that of the n-type GaN substrate 601.

この後、実施形態１における製造工程と同様の製造工程により、図１０に示す半導体レーザ素子が作製される。   Thereafter, the semiconductor laser device shown in FIG. 10 is manufactured by the same manufacturing process as that of the first embodiment.

図１０の半導体レーザ素子でも、ｎ型電極６１３とｐ型電極６１２の間に電圧を印加すると、ＧａＩｎＮ多重量子井戸活性層６０５に向かってｐ型電極６１２側から正孔が注入され、またｎ型電極６１３側から電子が注入される。その結果、ＧａＩｎＮ多重量子井戸活性層６０５内で光学利得を生じ、閾値電流３８ｍＡで発振波長４０８ｎｍ帯のレーザ発振を起こす。   Also in the semiconductor laser device of FIG. 10, when a voltage is applied between the n-type electrode 613 and the p-type electrode 612, holes are injected from the p-type electrode 612 side toward the GaInN multiple quantum well active layer 605, and the n-type electrode Electrons are injected from the electrode 613 side. As a result, an optical gain is generated in the GaInN multiple quantum well active layer 605, and laser oscillation in an oscillation wavelength band of 408 nm is generated at a threshold current of 38 mA.

本実施形態のリッジストライプ構造は、ｎ型ＧａＮ欠陥導入領域８１４及びエアギャップ８１５の上方に形成されるが、３×１０⁶ｃｍ^-2の貫通転位密度が集中した領域から３μｍ離れた位置に設置されている。このリッジストライプ構造の形成位置は、貫通転位集中領域から１μｍ以上１５μｍ以内の位置に設置されることが望ましい。 The ridge stripe structure of this embodiment is formed above the n-type GaN defect introduction region 814 and the air gap 815, but is installed at a position 3 μm away from the region where threading dislocation density of 3 × 10 ⁶ cm ⁻² is concentrated. Has been. The ridge stripe structure is preferably formed at a position within the range of 1 μm to 15 μm from the threading dislocation concentration region.

ｎ型ＧａＮ欠陥導入領域８１４上に形成されたＧａＩｎＮ多重量子井戸活性層６０５はリッジストライプ構造と平行な方向には０．６％の圧縮歪が加わっているが、リッジストライプ構造と垂直な方向には圧縮歪が低減され、０．３％の圧縮歪となっている。   The GaInN multiple quantum well active layer 605 formed on the n-type GaN defect introduction region 814 has a compressive strain of 0.6% in the direction parallel to the ridge stripe structure, but in the direction perpendicular to the ridge stripe structure. The compression strain is reduced and the compression strain is 0.3%.

本実施形態におけるｎ型ＧａＮ基板６０１の溝１６０１の表面は、前述したように、絶縁膜でマスクしてもよい。図１２は、凹部の全面または一部分を、ＳｉＮ_x絶縁膜で被覆した半導体レーザ素子を示している。このような絶縁膜は、ＳｉＯ₂、ＳｉＯＮ_x、ＡｌＯ_x、ＡｌＯＮ_x、ＧａＯ_x、ＴｉＯ₂、ＺｒＯ₂、ＮｂＯ₃、ＴｉＮ_x、およびＷＮ_xからなる群から選択された材料から好適に形成される。 As described above, the surface of the groove 1601 of the n-type GaN substrate 601 in this embodiment may be masked with an insulating film. FIG. 12 shows a semiconductor laser device in which the entire surface or a part of the recess is covered with a SiN _x insulating film. Such an insulating film is preferably formed from a material selected from the group consisting of SiO ₂ , SiON _x , AlO _x , AlON _x , GaO _x , TiO ₂ , ZrO ₂ , NbO ₃ , TiN _x , and WN _x. The

溝１６０１の全面または一部分を上述の絶縁膜で被覆することにより、溝１６０１の幅を４０μｍ程度にまで広げることができ、凹部の深さを２μｍ程度にまで浅くすることができる。絶縁膜として望ましくは、窒化シリコン（ＳｉＮ_x）、酸化シリコン（ＳｉＯ₂）、酸化窒化シリコン（ＳｉＯＮ_x）、酸化アルミニウム（ＡｌＯ_x）、窒化酸化アルミニウム（ＡｌＯＮ_x）、酸化ガリウム（ＧａＯ_x）、酸化チタン（ＴｉＯ₂）、酸化ジルコニウム（ＺｒＯ₂）、酸化ニオブ（ＮｂＯ₃）、窒化チタン（ＴｉＮ_x）、窒化タングステン（ＷＮ_x）である。 By covering the entire surface or a part of the groove 1601 with the above-described insulating film, the width of the groove 1601 can be expanded to about 40 μm, and the depth of the recess can be decreased to about 2 μm. As the insulating film, silicon nitride (SiN _x ), silicon oxide (SiO ₂ ), silicon oxynitride (SiON _x ), aluminum oxide (AlO _x ), aluminum nitride oxide (AlON _x ), gallium oxide (GaO _x ), Titanium oxide (TiO ₂ ), zirconium oxide (ZrO ₂ ), niobium oxide (NbO ₃ ), titanium nitride (TiN _x ), and tungsten nitride (WN _x ).

（実施形態３）
次に、図１３を参照しながら、本発明の第３の実施形態を説明する。 (Embodiment 3)
Next, a third embodiment of the present invention will be described with reference to FIG.

本実施形態における半導体レーザ素子の構成が実施形態１における半導体レーザ素子の構成と異なる点は、ｎ型ＧａＮ欠陥領域をＳｉＯ２絶縁膜１０１５上に形成していることにある。   The configuration of the semiconductor laser device in the present embodiment is different from the configuration of the semiconductor laser device in the first embodiment in that an n-type GaN defect region is formed on the SiO 2 insulating film 1015.

以下、図１４（ａ）〜（ｃ）を参照して、本実施形態に特有な点のみを説明する。   Hereinafter, only the points peculiar to the present embodiment will be described with reference to FIGS.

まず、前述の実施形態と同様の処理を施したｎ型ＧａＮ基板６０１の表面に、図１４（ａ）に示すようにパターニングされたＳｉＯ₂絶縁膜１７０１を形成する。ＳｉＯ₂絶縁膜１７０１は、複数のストライプからなり、各ストライプは、ｍ軸方向に平行であり、その幅は１５μｍ、深さは３μｍである。ストライプの幅は８μｍ以上２０μｍ以下であればよく、ストライプの間隔は１０μｍ以上５００μｍ以下の間隔で形成されていれば良い。ＳｉＯ₂絶縁膜１７０１の厚さは０．００５μｍ以上０．２μｍ以下であればよい。 First, an SiO ₂ insulating film 1701 patterned as shown in FIG. 14A is formed on the surface of an n-type GaN substrate 601 that has been subjected to the same processing as in the above-described embodiment. The SiO ₂ insulating film 1701 is composed of a plurality of stripes, and each stripe is parallel to the m-axis direction and has a width of 15 μm and a depth of 3 μm. The width of the stripe may be 8 μm or more and 20 μm or less, and the stripe may be formed with an interval of 10 μm or more and 500 μm or less. The thickness of the SiO ₂ insulating film 1701 may be 0.005 μm or more and 0.2 μm or less.

この後、実施形態１、２について説明した方法と同一の方法により、５μｍ厚の再成長ｎ型ＧａＮ層１５０２の結晶成長を行う（図１４（ｂ））。再成長ｎ型ＧａＮ層１５０２は、ｎ型ＧａＮ基板６０１上のＳｉＯ₂絶縁膜１７０１が形成されていない開口領域から結晶成長が起こり、ＳｉＯ₂絶縁膜１７０１の上方をすべるように横方向成長し、最終的にＳｉＯ₂絶縁膜１７０１の中央付近で合体する。ここで横方向成長をする再成長ｎ型ＧａＮ層１５０２とＳｉＯ₂絶縁膜１７０１の間にはせん断応力が作用するため、再成長ｎ型ＧａＮ層１５０２の成長終了段階で、再成長ｎ型ＧａＮ層１５０２のｃ軸はｎ型ＧａＮ基板６０１のｃ軸に対して傾き、かつ横方向成長した領域同士の合体部分には３×１０⁶ｃｍ^-2の貫通転位密度が形成されている。このとき、ここで形成されている貫通転位密度は下地となるｎ型ＧａＮ基板６０１の貫通転位密度よりも高密度であり、貫通転位が集中している領域以外の貫通転位密度はｎ型ＧａＮ基板６０１とほとんど同じである。 Thereafter, crystal growth of the regrowth n-type GaN layer 1502 having a thickness of 5 μm is performed by the same method as that described in the first and second embodiments (FIG. 14B). The regrowth n-type GaN layer 1502 grows in the lateral direction so that crystal growth occurs from the opening region where the SiO ₂ insulating film 1701 is not formed on the n-type GaN substrate 601 and slips above the SiO ₂ insulating film 1701. Finally, they are combined near the center of the SiO ₂ insulating film 1701. Here, since a shear stress acts between the regrowth n-type GaN layer 1502 that laterally grows and the SiO ₂ insulating film 1701, the regrowth n-type GaN layer is formed at the end of the growth of the regrowth n-type GaN layer 1502. The c-axis 1502 is inclined with respect to the c-axis of the n-type GaN substrate 601, and a threading dislocation density of 3 × 10 ⁶ cm ⁻² is formed in the merged portion between the laterally grown regions. At this time, the threading dislocation density formed here is higher than the threading dislocation density of the underlying n-type GaN substrate 601, and the threading dislocation density other than the region where the threading dislocations are concentrated is the n-type GaN substrate. It is almost the same as 601.

その後、成長温度から４００℃まで１０℃／１０秒の降温レートで冷却し、４００℃でＮＨ₃の供給を停止し、キャリアガスを全てＮ₂に切り替える。ｎ型ＧａＮ基板６０１及び再成長ｎ型ＧａＮ層１５０２は高温（成長温度）状態では熱膨張していたが、この降温過程において収縮する。このとき、図１４（ｃ）に示すように、再成長ｎ型ＧａＮ層１５０２のｃ軸の傾きはさらに傾きを大きくしながら、熱収縮が大きい領域と小さい領域に分かれる。この熱収縮が小さい、ＳｉＯ₂絶縁膜１７０１上の領域が欠陥導入領域１５０４である。 この後、前述の実施形態と同様の方法により、図１３の半導体レーザ素子を作製することができる。 Thereafter, the temperature is lowered from the growth temperature to 400 ° C. at a rate of 10 ° C./10 seconds, the supply of NH ₃ is stopped at 400 ° C., and the carrier gas is all switched to N ₂ . The n-type GaN substrate 601 and the regrowth n-type GaN layer 1502 were thermally expanded at a high temperature (growth temperature), but contracted during this temperature lowering process. At this time, as shown in FIG. 14C, the inclination of the c-axis of the regrown n-type GaN layer 1502 is further divided into a region having a large thermal shrinkage and a region having a small thermal shrinkage. A region on the SiO ₂ insulating film 1701 where the thermal shrinkage is small is a defect introduction region 1504. Thereafter, the semiconductor laser device of FIG. 13 can be manufactured by the same method as in the above-described embodiment.

本実施形態の半導体レーザ素子でも、ｎ型電極６１３とｐ型電極６１２の間に電圧を印加すると、ＧａＩｎＮ多重量子井戸活性層６０５に向かってｐ型電極６１２側から正孔が、またｎ型電極６１３側から電子が注入され、ＧａＩｎＮ多重量子井戸活性層６０５内で光学利得を生じ、閾値電流３８ｍＡで発振波長４０８ｎｍ帯のレーザ発振を起こす。   Also in the semiconductor laser device of the present embodiment, when a voltage is applied between the n-type electrode 613 and the p-type electrode 612, holes are generated from the p-type electrode 612 side toward the GaInN multiple quantum well active layer 605, and the n-type electrode. Electrons are injected from the 613 side, an optical gain is generated in the GaInN multiple quantum well active layer 605, and laser oscillation in the oscillation wavelength band of 408 nm occurs with a threshold current of 38 mA.

リッジストライプ構造はｎ型ＧａＮ欠陥導入領域１０１４及びＳｉＯ₂絶縁膜１０１５の上方に形成されるが、３×１０⁶ｃｍ^-2の貫通転位密度が集中した領域から２μｍ離れた位置に設置されている。このリッジストライプ構造の形成位置は貫通転位集中領域から１μｍ以上９μｍ以内の位置に設置されることが望ましい。 The ridge stripe structure is formed above the n-type GaN defect introduction region 1014 and the SiO ₂ insulating film 1015, but is placed at a position 2 μm away from the region where threading dislocation density of 3 × 10 ⁶ cm ⁻² is concentrated. . The ridge stripe structure is preferably formed at a position within a range of 1 μm to 9 μm from the threading dislocation concentration region.

ｎ型ＧａＮ欠陥導入領域１０１４上に形成されたＧａＩｎＮ多重量子井戸活性層６０５はリッジストライプ構造と平行な方向には０．６％の圧縮歪が加わっているが、リッジストライプ構造と垂直な方向には圧縮歪が低減され、０．１５％の圧縮歪となっている。   The GaInN multiple quantum well active layer 605 formed on the n-type GaN defect introduction region 1014 has a compressive strain of 0.6% in the direction parallel to the ridge stripe structure, but in the direction perpendicular to the ridge stripe structure. The compression strain is reduced to a compression strain of 0.15%.

また、本構造において絶縁膜として、ＳｉＯ₂を用いたが、絶縁膜としてＳｉＮ_x、ＳｉＯＮ_x、ＡｌＯ_x、ＡｌＯＮ_x、ＧａＯ_x、ＴｉＯ₂、ＺｒＯ₂、ＮｂＯ₃、ＴｉＮ_x、ＷＮ_xを用いてももちろん良い。 In this structure, SiO ₂ is used as the insulating film, but SiN _x , SiON _x , AlO _x , AlON _x , GaO _x , TiO ₂ , ZrO ₂ , NbO ₃ , TiN _x , and WN _x are used as the insulating film. Of course it is good.

（実施形態４）
次に、図１５を参照しながら、本発明の第４の実施形態を説明する。 (Embodiment 4)
Next, a fourth embodiment of the present invention will be described with reference to FIG.

本実施形態では、欠陥導入領域がｎ型ＧａＮ基板６０１に近いｎ型ＡｌＧａＮ第１欠陥導入領域１１１５と、その上に位置するｎ型ＧａＮ第２欠陥導入領域１１１４から構成されている。ｎ型ＧａＮ基板６０１に近い側に、格子定数の小さいｎ型ＡｌＧａＮ第１欠陥導入領域１１１５を配置することにより、局所的に基板の貫通転位密度８×１０⁵ｃｍ^-2よりも高密度の２×１０⁶ｃｍ^-2の貫通転位６１５を導入することができ、この高貫通転位密度に近接して活性層の発光領域を配置することで、欠陥導入領域のｃ軸の傾きをさらに大きくすることが可能であり、より効果的にＧａＩｎＮ多重量子井戸活性層６０５に加わる圧縮歪を低減することができる。このときｎ型ＧａＮ第２欠陥導入領域１１１４上に形成されたＧａＩｎＮ多重量子井戸活性層６０５はリッジストライプ構造と平行な方向には０．６％の圧縮歪が加わっているが、リッジストライプ構造と垂直な方向には圧縮歪が低減され、０．２％の圧縮歪となっている。 In this embodiment, the defect introduction region is composed of an n-type AlGaN first defect introduction region 1115 close to the n-type GaN substrate 601 and an n-type GaN second defect introduction region 1114 located thereon. By disposing the n-type AlGaN first defect introduction region 1115 having a small lattice constant on the side close to the n-type GaN substrate 601, a threading dislocation density of 8 × 10 ⁵ cm ⁻² is locally higher than that of the substrate. A threading dislocation 615 of × 10 ⁶ cm ⁻² can be introduced, and by arranging the light emitting region of the active layer close to this high threading dislocation density, the inclination of the c-axis of the defect introduction region is further increased. The compressive strain applied to the GaInN multiple quantum well active layer 605 can be reduced more effectively. At this time, the GaInN multiple quantum well active layer 605 formed on the n-type GaN second defect introduction region 1114 has a compressive strain of 0.6% in a direction parallel to the ridge stripe structure. In the vertical direction, the compressive strain is reduced to 0.2%.

（実施形態５）
次に、図１６を参照しながら、本発明の第５の実施形態を説明する。 (Embodiment 5)
Next, a fifth embodiment of the present invention will be described with reference to FIG.

本実施形態における半導体レーザ素子の構成は、欠陥導入領域を除いて、実施形態１における半導体レーザ素子の構成と同一である。   The configuration of the semiconductor laser element in the present embodiment is the same as that of the semiconductor laser element in Embodiment 1 except for the defect introduction region.

本実施形態に特徴的な点は、欠陥導入領域がｎ型ＧａＮ基板６０１に近いｎ型ＡｌＧａＮ第１欠陥導入領域１２１５とその主面に対する上方側のｎ型ＧａＮ第２欠陥導入領域１２１４から構成されている。ｎ型ＡｌＧａＮ第１欠陥導入領域１２１５中にはエアギャップ１２１７が形成されている、エアギャップの下部にはＳｉＮ_x絶縁膜１２１６が形成されているが、エアギャップ１２１７が形成されればこのＳｉＮ_x絶縁膜１２１６はなくても良い。欠陥導入領域のｎ型ＧａＮ基板６０１に近い側に、格子定数の小さいｎ型ＡｌＧａＮ第１欠陥導入領域１２１５とエアギャップ１２１７を配置することで、局所的に基板の貫通転位密度５×１０⁵ｃｍ^-2よりも高密度の１×１０⁶ｃｍ^-2の貫通転位６１５を導入することができ、この高貫通転位密度に近接して活性層の発光領域を配置することで、欠陥導入領域のｃ軸の傾きをさらに大きくすることが可能であり、より効果的にＧａＩｎＮ多重量子井戸活性層６０５に加わる圧縮歪を低減することができる。このときｎ型ＧａＮ第２欠陥導入領域１２１４上に形成されたＧａＩｎＮ多重量子井戸活性層６０５はリッジストライプ構造と平行な方向には０．６％の圧縮歪が加わっているが、リッジストライプ構造と垂直な方向には圧縮歪が低減され、０．１％の圧縮歪となっている。 A characteristic point of this embodiment is that the defect introduction region is composed of an n-type AlGaN first defect introduction region 1215 close to the n-type GaN substrate 601 and an n-type GaN second defect introduction region 1214 on the upper side with respect to the main surface. ing. An air gap 1217 is formed in the n-type AlGaN first defect introduction region 1215, and a SiN _x insulating film 1216 is formed in the lower part of the air gap. If the air gap 1217 is formed, this SiN _x is formed. The insulating film 1216 is not necessarily provided. By disposing an n-type AlGaN first defect introduction region 1215 having a small lattice constant and an air gap 1217 on the side near the n-type GaN substrate 601 in the defect introduction region, the threading dislocation density of the substrate is 5 × 10 ⁵ cm locally. ^-2 can also be introduced threading dislocations 615 high density 1 × 10 ⁶ cm ^-2 than, by arranging the light emitting region of the active layer in proximity to the high threading dislocation density, c the defect introduction region The inclination of the axis can be further increased, and the compressive strain applied to the GaInN multiple quantum well active layer 605 can be reduced more effectively. At this time, the GaInN multiple quantum well active layer 605 formed on the n-type GaN second defect introduction region 1214 has a compressive strain of 0.6% in a direction parallel to the ridge stripe structure. In the vertical direction, the compressive strain is reduced to a compression strain of 0.1%.

（実施形態６）
次に、図１７を参照しながら、本発明の第６の実施形態を説明する。 (Embodiment 6)
Next, a sixth embodiment of the present invention will be described with reference to FIG.

本実施形態では、積層構造を形成した後、貫通転位が集中した領域にプロトン注入を行い、５×１０⁶ｃｍ^-2の貫通転位密度まで転位密度を増加させている。注入するイオン種は、リンや砒素等、伝導性に影響を与えるもの以外であれば何でも良い。貫通転位密度が高くなりことにより、欠陥導入領域のｃ軸の傾きをさらに大きくすることができるため、ＧａＩｎＮ多重量子井戸活性層６０５に加わる圧縮歪を、より効果的に低減することができる。 In this embodiment, after forming the laminated structure, proton injection is performed in a region where threading dislocations are concentrated, and the dislocation density is increased to a threading dislocation density of 5 × 10 ⁶ cm ⁻² . The ion species to be implanted may be anything other than phosphorus or arsenic that affects conductivity. By increasing the threading dislocation density, the inclination of the c-axis of the defect introduction region can be further increased, so that the compressive strain applied to the GaInN multiple quantum well active layer 605 can be more effectively reduced.

ｎ型ＧａＮ欠陥導入領域１３１４上に形成されたＧａＩｎＮ多重量子井戸活性層６０５はリッジストライプ構造と平行な方向には０．６％の圧縮歪が加わっているが、リッジストライプ構造と垂直な方向には圧縮歪が低減され、０．１％の圧縮歪となっている。   The GaInN multiple quantum well active layer 605 formed on the n-type GaN defect introduction region 1314 has a compressive strain of 0.6% in the direction parallel to the ridge stripe structure, but in the direction perpendicular to the ridge stripe structure. The compression strain is reduced to 0.1% compression strain.

また、本実施形態では、図８に示すようにあらかじめｎ型ＧａＮ欠陥導入領域７１４が形成され、下地であるｎ型ＧａＮ基板よりも高密度の貫通転位密度集中領域が形成されたレーザ素子用ダブルへテロ構造を用いているが、イオン注入を行うことで１×１０⁶ｃｍ^-2から５×１０⁶ｃｍ^-2の貫通転位密度を発生させることが可能であれば、ｎ型ＧａＮ欠陥導入領域７１４の形成されていない図６で示すようなレーザ素子用ダブルへテロ構造を用いても良い。 Further, in this embodiment, as shown in FIG. 8, an n-type GaN defect introduction region 714 is formed in advance, and a threading dislocation density concentration region having a higher density than the underlying n-type GaN substrate is formed. If a heterostructure is used but if it is possible to generate a threading dislocation density of 1 × 10 ⁶ cm ⁻² to 5 × 10 ⁶ cm ⁻² by ion implantation, the n-type GaN defect introduction region A double hetero structure for a laser element as shown in FIG. 6 in which 714 is not formed may be used.

（実施形態７）
図１８（ａ）から（ｃ）を参照しながら、欠陥誘発領域１８０１を形成する他の方法を説明する。 (Embodiment 7)
With reference to FIGS. 18A to 18C, another method of forming the defect inducing region 1801 will be described.

まず、前述の各実施形態と同様に、ｎ型ＧａＮ基板６０１を用意した後、図１８（ａ）に示すように、ｎ型ＧａＮ基板６０１の主面に欠陥誘発領域１８０１を形成する。   First, as in the above-described embodiments, after preparing an n-type GaN substrate 601, a defect inducing region 1801 is formed on the main surface of the n-type GaN substrate 601 as shown in FIG.

次に、図１８（ｂ）に示すように、再生長ｎ型ＧａＮ層１５０２を成長させると、再生長ｎ型ＧａＮ層１５０２中に２×１０⁶ｃｍ^-2程度の貫通転位６１５を有する欠陥導入領域１５０４を形成することができる。 Next, as shown in FIG. 18B, when a reproduction length n-type GaN layer 1502 is grown, defect introduction having threading dislocations 615 of about 2 × 10 ⁶ cm ^{−2 in} the reproduction length n-type GaN layer 1502 is introduced. Region 1504 can be formed.

本実施形態の方法によっても、欠陥導入領域１５０４のｃ軸の傾きを大きくすることが可能であり、その上に形成するＧａＩｎＮ多重量子井戸活性層に加わる圧縮歪を低減することができる。   Also by the method of the present embodiment, the inclination of the c-axis of the defect introduction region 1504 can be increased, and the compressive strain applied to the GaInN multiple quantum well active layer formed thereon can be reduced.

本発明の窒化物半導体素子および製造方法によれば、基板上に形成した積層構造に含まれる活性層に印加させる圧縮応力を緩和することが可能になるため、応力に起因した特性の劣化や歩留まりの低下を抑制し、種々の電子機器に好適に用いられる。本発明によれば、高い出力で信頼性の高いＧａＮ系半導体レーザ素子を歩留まり良く実現することができるため、例えば大容量高速光記録装置やレーザディスプレイ装置等の光源として好適に用いられる。その他、加工用や医療用の高出力レーザ素子として用いることもできる。   According to the nitride semiconductor device and the manufacturing method of the present invention, it is possible to relieve the compressive stress applied to the active layer included in the laminated structure formed on the substrate. It is suitable for various electronic devices. According to the present invention, a high output and high reliability GaN-based semiconductor laser element can be realized with a high yield, and therefore, it is suitably used as a light source for, for example, a large-capacity high-speed optical recording apparatus or a laser display apparatus. In addition, it can be used as a high-power laser element for processing or medical use.

ｎ型ＧａＮ基板上に作製されたｎ型ＡｌＧａＮコンタクト層を有する窒化物半導体レーザ素子（従来例）の断面構造図である。FIG. 3 is a cross-sectional structure diagram of a nitride semiconductor laser device (conventional example) having an n-type AlGaN contact layer fabricated on an n-type GaN substrate. ｎ型ＧａＮ基板上に作製されたｎ型ＡｌＧａＮコンタクト層と緩和層を有する窒化物半導体レーザ素子（他の従来例）の断面構造図である。FIG. 3 is a cross-sectional structure diagram of a nitride semiconductor laser element (another conventional example) having an n-type AlGaN contact layer and a relaxation layer fabricated on an n-type GaN substrate. ＥＬＯ−ＧａＮ基板上に作製されたＡｌＧａＩｎＮ応力集中抑制層を有する窒化物半導体レーザ素子（更に他の従来例）の断面構造図である。FIG. 5 is a cross-sectional structure diagram of a nitride semiconductor laser element (another conventional example) having an AlGaInN stress concentration suppressing layer fabricated on an ELO-GaN substrate. 段差を有するｎ型ＧａＮ基板上に作製された窒化物半導体レーザ素子（更に他の従来例）の断面構造図である。FIG. 6 is a cross-sectional structure diagram of a nitride semiconductor laser element (another conventional example) fabricated on an n-type GaN substrate having a step. 歪緩和膜を有する半導体レーザ素子（更に他の従来例）の断面構造図である。FIG. 6 is a cross-sectional structure diagram of a semiconductor laser device (a further conventional example) having a strain relaxation film. ｎ型ＧａＮ基板上に作製された窒化物半導体レーザ素子の断面構造図である。It is a cross-sectional structure diagram of a nitride semiconductor laser device fabricated on an n-type GaN substrate. 本発明の一実施形態に係る欠陥導入領域を有する窒化物半導体レーザ素子の断面構造図である。1 is a cross-sectional structure diagram of a nitride semiconductor laser device having a defect introduction region according to an embodiment of the present invention. 本発明の一実施形態に係る欠陥導入領域を有する窒化物半導体レーザ素子の断面構造図である。1 is a cross-sectional structure diagram of a nitride semiconductor laser device having a defect introduction region according to an embodiment of the present invention. （ａ）から（ｄ）は、本発明の一実施形態に係るｎ型ＧａＮ基板上への高貫通転位密度領域の作製方法を示す工程断面図である。FIGS. 4A to 4D are process cross-sectional views illustrating a method for producing a high threading dislocation density region on an n-type GaN substrate according to an embodiment of the present invention. 本発明の一実施形態に係る欠陥導入領域とエアギャップを有する窒化物半導体レーザ素子の断面構造図である。1 is a cross-sectional structure diagram of a nitride semiconductor laser device having a defect introduction region and an air gap according to an embodiment of the present invention. （ａ）から（ｃ）は、本発明の一実施形態に係るｎ型ＧａＮ基板上へのエアギャップを有する高貫通転位密度領域の作製方法を示す工程断面図である。FIGS. 4A to 4C are process cross-sectional views illustrating a method for producing a high threading dislocation density region having an air gap on an n-type GaN substrate according to an embodiment of the present invention. 本発明の一実施形態に係る欠陥導入領域とエアギャップを有する窒化物半導体レーザ素子の断面構造図である。1 is a cross-sectional structure diagram of a nitride semiconductor laser device having a defect introduction region and an air gap according to an embodiment of the present invention. 本発明の一実施形態に係る欠陥導入領域と絶縁膜を有する窒化物半導体レーザ素子の断面構造図である。1 is a cross-sectional structure diagram of a nitride semiconductor laser device having a defect introduction region and an insulating film according to an embodiment of the present invention. （ａ）から（ｃ）は、本発明の一実施形態に係るｎ型ＧａＮ基板上への絶縁膜を有する高貫通転位密度領域の作製方法を示す工程断面図である。FIGS. 4A to 4C are process cross-sectional views illustrating a method for producing a high threading dislocation density region having an insulating film on an n-type GaN substrate according to an embodiment of the present invention. 本発明の一実施形態に係る欠陥導入領域を有する窒化物半導体レーザ素子の断面構造図である。1 is a cross-sectional structure diagram of a nitride semiconductor laser device having a defect introduction region according to an embodiment of the present invention. 本発明の一実施形態に係る欠陥導入領域とエアギャップを有する窒化物半導体レーザ素子の断面構造図である。1 is a cross-sectional structure diagram of a nitride semiconductor laser device having a defect introduction region and an air gap according to an embodiment of the present invention. 本発明の一実施形態に係る欠陥導入領域を有する窒化物半導体レーザ素子の断面構造図である。1 is a cross-sectional structure diagram of a nitride semiconductor laser device having a defect introduction region according to an embodiment of the present invention. （ａ）および（ｂ）は、本発明の一実施形態に係るｎ型ＧａＮ基板上への高貫通転位密度領域の作製方法を示す工程断面図である。(A) And (b) is process sectional drawing which shows the preparation methods of the high threading dislocation density area | region on the n-type GaN substrate which concerns on one Embodiment of this invention.

符号の説明Explanation of symbols

１０１ ｎ型基板
１０２ 歪緩和膜
１０３ ｎ型クラッド層
１０４ ｎ型光ガイド層
１０５ 活性層
１０６ ｐ型光ガイド層
１０７ ｐ型クラッド層
１０８ ｐ型コンタクト層
１０９ ｎ型電流ブロック層
１１０ ｐ型電極
１１１ ｎ型電極
２０１ ｎ型ＧａＮ基板
２０２ アンドープＡｌＧａＮ層
２０３ ｎ型ＡｌＧａＮコンタクト層
２０４ ｎ型ＧａIｎＮクラック抑制層
２０５ ｎ型クラッド層
２０６ ｎ型光ガイド層
２０７ 活性層
２０８ ｐ型ＡｌＧａＮ電子閉じ込め層
２０９ ｐ型光ガイド層
２１０ ｐ型クラッド層
２１１ ｐ型コンタクト層
２１２ ＺｒＯ₂絶縁膜
２１３ ｐ型電極
２１４ ｎ型電極
２１５ 貫通転位
３０１ 緩和層
３０２ 第１の窒化物半導体層
３０３ 保護膜
３０４ 第２の窒化物半導体層
４０１ ＥＬＯ−ＧａＮ基板
４０２ ｎ型ＧａＮコンタクト層
４０３ ｎ型クラッド層
４０４ ｎ型光ガイド層
４０５ 活性層
４０６ ＡｌＧａIｎＮ応力集中抑制層
４０７ ｐ型ＡｌＧａＮキャップ層
４０８ ｐ型光ガイド層
４０９ ｐ型クラッド層
４１０ ｐ型コンタクト層
４１１ ＳｉＯ₂絶縁膜
４１２ ｐ型電極
４１３ ｎ型電極
４１４ 貫通転位
５０１ ｎ型ＧａＮ基板
５０２ ｎ型ＧａＮコンタクト層
５０３ ｎ型ＡｌＧａＮクラッド層
５０４ ｎ型ＧａＮ光ガイド層
５０５ 活性層
５０６ ｐ型ＧａＮ光ガイド層
５０７ ｐ型第１ＡｌＧａＮクラッド層
５０８ 電流狭窄層
５０９ ｐ型第２ＡｌＧａＮクラッド層
５１０ ｐ型コンタクト層
５１１ ｐ型電極
５１２ ｎ型電極
５１３ 貫通転位
６０１ ｎ型ＧａＮ基板
６０２ ｎ型ＧａＮコンタクト層
６０３ ｎ型ＡｌＧａＮクラッド層
６０４ ｎ型ＧａＮ光ガイド層
６０５ ＧａＩｎＮ多重量子井戸活性層
６０６ ＧａＩｎＮ第１光ガイド層
６０７ ＧａＮ第２光ガイド層
６０８ ｐ型ＡｌＧａＮ電子オーバーフロー抑制層
６０９ ｐ型ＡｌＧａＮ超格子クラッド層
６１０ ｐ型ＧａＮコンタクト層
６１１ ＳｉＯ₂絶縁膜
６１２ ｐ型電極
６１３ ｎ型電極
６１４ 欠陥導入領域
６１５ 貫通転位
７１４ ｎ型ＧａＮ欠陥導入領域
８１４ ｎ型ＧａＮ欠陥導入領域
８１５ エアギャップ
９１６ ＳｉＮ_x絶縁膜
１０１４ ｎ型ＧａＮ欠陥導入領域
１０１５ ＳｉＯ₂絶縁膜
１１１４ ｎ型ＧａＮ第２欠陥導入領域
１１１５ ｎ型ＡｌＧａＮ第２欠陥導入領域
１２１４ ｎ型ＧａＮ第２欠陥導入領域
１２１５ ｎ型ＡｌＧａＮ第２欠陥導入領域
１２１６ ＳｉＮ_x絶縁膜
１２１７ エアギャップ
１３１４ ｎ型ＧａＮ欠陥導入領域
１３１５ 転位導入領域
１５０１ Ｖ字型溝
１５０２ 再成長ｎ型ＧａＮ層
１５０３ Ｖ字型溝
１５０４ 再成長ｎ型ＧａＮによる欠陥導入領域
１５０５ 貫通転位
１５１１ ｎ型ＧａＮ基板のｃ軸
１５１２ 再成長ｎ型ＧａＮ層のｃ軸（成長温度付近）
１５１３ 再成長ｎ型ＧａＮ層のｃ軸（室温付近）
１６０１ 凹凸構造
１６０２ エアギャップ
１６１２ 再成長ｎ型ＧａＮ層のｃ軸（成長温度付近）
１６１３ 再成長ｎ型ＧａＮ層のｃ軸（室温付近）
１７０１ ＳｉＯ₂絶縁膜
１７１２ 再成長ｎ型ＧａＮ層のｃ軸（成長温度付近）
１７１３ 再成長ｎ型ＧａＮ層のｃ軸（室温付近）
１８０１ 欠陥誘発領域 101 n-type substrate 102 strain relaxation film 103 n-type cladding layer 104 n-type light guide layer 105 active layer 106 p-type light guide layer 107 p-type cladding layer 108 p-type contact layer 109 n-type current blocking layer 110 p-type electrode 111 n Type electrode 201 n-type GaN substrate 202 undoped AlGaN layer 203 n-type AlGaN contact layer 204 n-type GaInN crack suppression layer 205 n-type cladding layer 206 n-type light guide layer 207 active layer 208 p-type AlGaN electron confinement layer 209 p-type light guide Layer 210 p-type cladding layer 211 p-type contact layer 212 ZrO ₂ insulating film 213 p-type electrode 214 n-type electrode 215 threading dislocation 301 relaxation layer 302 first nitride semiconductor layer 303 protective film 304 second nitride semiconductor layer 401 ELO-GaN substrate 402 n-type GaN contact layer 03 n-type clad layer 404 n-type optical guide layer 405 active layer 406 AlGaInN stress concentration suppressing layer 407 p-type AlGaN cap layer 408 p-type optical guide layer 409 p-type cladding layer 410 p-type contact layer 411 SiO ₂ insulating film 412 p-type Electrode 413 n-type electrode 414 threading dislocation 501 n-type GaN substrate 502 n-type GaN contact layer 503 n-type AlGaN cladding layer 504 n-type GaN light guide layer 505 active layer 506 p-type GaN light guide layer 507 p-type first AlGaN cladding layer 508 Current confinement layer 509 p-type second AlGaN cladding layer 510 p-type contact layer 511 p-type electrode 512 n-type electrode 513 threading dislocation 601 n-type GaN substrate 602 n-type GaN contact layer 603 n-type AlGaN cladding layer 604 n-type GaN light guide layer 605 GaInN Multiple quantum well active layer 606 GaInN first light guide layer 607 GaN second light guide layer 608 p-type AlGaN electron overflow suppression layer 609 p-type AlGaN superlattice clad layer 610 p-type GaN contact layer 611 SiO ₂ insulating film 612 p-type electrode 613 n-type electrode 614 defect introduction region 615 threading dislocation 714 n-type GaN defect introduction region 814 n-type GaN defect introduction region 815 air gap 916 SiN _x insulating film 1014 n-type GaN defect introduction region 1015 SiO ₂ insulating film 1114 n-type GaN first 2 defect introduction region 1115 n-type AlGaN second defect introduction region 1214 n-type GaN second defect introduction region 1215 n-type AlGaN second defect introduction region 1216 SiN _x insulating film 1217 air gap 1314 n-type GaN defect introduction region 1315 dislocation introduction region 1501 Shaped groove 1502 Regrown n-type GaN layer 1503 V-shaped groove 1504 Defect-introduced region 1505 by regrown n-type GaN threading dislocation 1511 c-axis 1512 of n-type GaN substrate c-axis of regrown n-type GaN layer (near growth temperature) )
1513 c-axis of regrown n-type GaN layer (near room temperature)
1601 Uneven structure 1602 Air gap 1612 c-axis of regrown n-type GaN layer (near growth temperature)
1613 c-axis of regrown n-type GaN layer (near room temperature)
1701 SiO ₂ insulating film 1712 c-axis of regrown n-type GaN layer (near growth temperature)
1713 c-axis of regrown n-type GaN layer (near room temperature)
1801 Defect-inducing area

Claims (18)

窒化物半導体基板と、
前記窒化物半導体基板上に設けられた窒化物半導体の積層構造と、
を備えた窒化物半導体素子であって、
前記積層構造は、
前記窒化物半導体基板の格子定数よりも大きな格子定数を有する第１窒化物半導体層と、
前記半導体基板と前記第１窒化物半導体層との間に位置する第２窒化物半導体層と、
を有しており、
前記第２窒化物半導体層は、前記窒化物半導体基板の転位密度よりも高い転位密度を有する欠陥導入領域を含んでいる、窒化物半導体素子。 A nitride semiconductor substrate;
A laminated structure of nitride semiconductors provided on the nitride semiconductor substrate;
A nitride semiconductor device comprising:
The laminated structure is
A first nitride semiconductor layer having a lattice constant larger than that of the nitride semiconductor substrate;
A second nitride semiconductor layer located between the semiconductor substrate and the first nitride semiconductor layer;
Have
The nitride semiconductor element, wherein the second nitride semiconductor layer includes a defect introduction region having a dislocation density higher than a dislocation density of the nitride semiconductor substrate. 結晶性を有する基板と、
前記基板上に設けられた窒化物半導体の積層構造と、
を備えた窒化物半導体素子であって、
前記積層構造は、
前記基板の格子定数よりも大きな格子定数を有する第１窒化物半導体層と、
前記基板と前記第１窒化物半導体層との間に位置する第２窒化物半導体層と、
を有しており、
前記第２窒化物半導体層と前記基板との間に設けられた第３半導体層を更に備え、
前記第２窒化物半導体層は、前記第３窒化物半導体層の転位密度よりも高い転位密度を有する欠陥導入領域を含んでいる、窒化物半導体素子。 A substrate having crystallinity;
A laminated structure of nitride semiconductors provided on the substrate;
A nitride semiconductor device comprising:
The laminated structure is
A first nitride semiconductor layer having a lattice constant larger than that of the substrate;
A second nitride semiconductor layer located between the substrate and the first nitride semiconductor layer;
Have
A third semiconductor layer provided between the second nitride semiconductor layer and the substrate;
The nitride semiconductor device, wherein the second nitride semiconductor layer includes a defect introduction region having a dislocation density higher than that of the third nitride semiconductor layer. 前記転位密度は貫通転位密度である、請求項１または２に記載の窒化物半導体素子。   The nitride semiconductor device according to claim 1, wherein the dislocation density is a threading dislocation density. 前記欠陥導入領域は、貫通転位密度が１×１０⁶ｃｍ^-2以上の高貫通転位密度部分を有している請求項３に記載の窒化物半導体素子。 4. The nitride semiconductor device according to claim 3, wherein the defect introduction region has a high threading dislocation density portion having a threading dislocation density of 1 × 10 ⁶ cm ⁻² or more. 前記第１窒化物半導体層の少なくとも一部は、キャリアの注入によって発光する活性領域として機能する、請求項１から４のいずれかに記載の窒化物半導体素子。   5. The nitride semiconductor device according to claim 1, wherein at least a part of the first nitride semiconductor layer functions as an active region that emits light by carrier injection. 6. 前記活性領域と前記高貫通転位密度部分との距離は、２μｍ以上２０μｍ以下の範囲内にある請求項５に記載の窒化物半導体素子。   The nitride semiconductor device according to claim 5, wherein a distance between the active region and the high threading dislocation density portion is in a range of 2 μm to 20 μm. 前記第１窒化物半導体層の圧縮歪は、前記欠陥導入領域の存在により、前記欠陥導入領域が存在しない場合に比べて低減されている請求項１から６のいずれかに記載の窒化物半導体素子。   7. The nitride semiconductor device according to claim 1, wherein the compressive strain of the first nitride semiconductor layer is reduced by the presence of the defect introduction region as compared with a case where the defect introduction region does not exist. . 前記圧縮歪の低減は異方的である請求項７に記載の窒化物半導体素子。   The nitride semiconductor device according to claim 7, wherein the reduction of the compressive strain is anisotropic. 前記第２窒化物半導体層は、Ａｌ_xＧａ_1-x-yＩｎ_yＮ（０≦ｘ、ｙ≦１、０≦ｘ＋ｙ≦１）から形成されている請求項１に記載の窒化物半導体発光素子。 2. The nitride semiconductor light emitting device according to claim 1, wherein the second nitride semiconductor layer is formed of Al _x Ga _{1 -xy} In _y N (0 ≦ x, y ≦ 1, 0 ≦ x + y ≦ 1). 前記窒化物半導体基板は、窒化ガリウム、窒化アルミニウム、または窒化アルミニウムガリウムから形成されている請求項１に記載の窒化物半導体素子。   The nitride semiconductor device according to claim 1, wherein the nitride semiconductor substrate is made of gallium nitride, aluminum nitride, or aluminum gallium nitride. 前記基板はサファイアから形成されている請求項２に記載の窒化物半導体素子。   The nitride semiconductor device according to claim 2, wherein the substrate is made of sapphire. 窒化物半導体基板を用意する工程と、
前記窒化物半導体基板上に窒化物半導体の積層構造を形成する工程と、
を含む窒化物半導体素子の製造方法であって、
前記積層構造を形成する工程は、
前記窒化物半導体基板の格子定数よりも大きな格子定数を有する第１窒化物半導体層を形成する工程と、
前記半導体基板と前記第１窒化物半導体層との間に位置する第２窒化物半導体層を形成する工程と
を含み、前記第２窒化物半導体層は、前記窒化物半導体基板の転位密度よりも高い転位密度を有する欠陥導入領域を含んでいる、窒化物半導体素子の製造方法。 A step of preparing a nitride semiconductor substrate;
Forming a nitride semiconductor multilayer structure on the nitride semiconductor substrate;
A method of manufacturing a nitride semiconductor device comprising:
The step of forming the laminated structure includes
Forming a first nitride semiconductor layer having a lattice constant larger than that of the nitride semiconductor substrate;
Forming a second nitride semiconductor layer positioned between the semiconductor substrate and the first nitride semiconductor layer, wherein the second nitride semiconductor layer has a dislocation density higher than that of the nitride semiconductor substrate. A method for manufacturing a nitride semiconductor device, comprising a defect introduction region having a high dislocation density. 結晶性を有する基板を用意する工程と、
前記基板上に窒化物半導体の積層構造を形成する工程と、
を含む窒化物半導体素子の製造方法であって、
前記積層構造を形成する工程は、
前記基板の格子定数よりも大きな格子定数を有する第１窒化物半導体層を形成する工程と、
前記基板と前記第１窒化物半導体層との間に位置する第２窒化物半導体層を形成する工程と、
前記第２窒化物半導体層と前記基板との間に設けられた第３半導体層を形成する工程とを含み、
前記第２窒化物半導体層は、前記第３窒化物半導体層の転位密度よりも高い転位密度を有する欠陥導入領域を含んでいる、窒化物半導体素子の製造方法。 Preparing a substrate having crystallinity;
Forming a nitride semiconductor multilayer structure on the substrate;
A method of manufacturing a nitride semiconductor device comprising:
The step of forming the laminated structure includes
Forming a first nitride semiconductor layer having a lattice constant greater than the lattice constant of the substrate;
Forming a second nitride semiconductor layer located between the substrate and the first nitride semiconductor layer;
Forming a third semiconductor layer provided between the second nitride semiconductor layer and the substrate,
The method for manufacturing a nitride semiconductor device, wherein the second nitride semiconductor layer includes a defect introduction region having a dislocation density higher than that of the third nitride semiconductor layer. 前記欠陥導入領域を含む第２窒化物半導体層を形成する工程は、
前記第２窒化物半導体層となる結晶の層を第１温度以上の温度で成長させる工程と、
前記結晶を前記第１温度よりも低い温度に低下させるとき、前記結晶の層内に前記欠陥導入領域を形成する工程と、
を含む、請求項１２または１３に記載の窒化物半導体素子の製造方法。 Forming the second nitride semiconductor layer including the defect introduction region,
Growing a crystal layer to be the second nitride semiconductor layer at a temperature equal to or higher than a first temperature;
Forming the defect introduction region in a layer of the crystal when the crystal is lowered to a temperature lower than the first temperature;
The method for manufacturing a nitride semiconductor device according to claim 12, comprising: 前記欠陥導入領域を含む第２窒化物半導体層を形成する工程を実行する前に、前記欠陥導入領域を形成すべき領域を規定する凹部および／または凸部を下地表面に形成する工程を行なう、請求項１２から１４のいずれかに記載の窒化物半導体素子の製造方法。   Before performing the step of forming the second nitride semiconductor layer including the defect introduction region, performing a step of forming a recess and / or a protrusion defining the region where the defect introduction region is to be formed on the underlying surface; The method for manufacturing a nitride semiconductor device according to claim 12. 前記欠陥導入領域は、貫通転位密度が１×１０⁶ｃｍ^-2以上の前記高貫通転位密度部分を有している請求項１２から１５のいずれかに記載の窒化物半導体素子の製造方法。 The method for manufacturing a nitride semiconductor device according to any one of claims 12 to 15, wherein the defect introduction region has the high threading dislocation density portion having a threading dislocation density of 1 × 10 ⁶ cm ^-2 or more. 前記積層構造を形成した後、前記高貫通転位密度部分から外れた位置に発光領域を形成する工程を実行する請求項１６に記載の窒化物半導体素子の製造方法。   The method for manufacturing a nitride semiconductor device according to claim 16, wherein a step of forming a light emitting region at a position deviated from the high threading dislocation density portion is formed after the stacked structure is formed. 前記発光領域と前記高貫通転位密度部分との距離は、２μｍ以上２０μｍ以下の範囲にある請求項１７に記載の窒化物半導体素子の製造方法。   The method for manufacturing a nitride semiconductor device according to claim 17, wherein a distance between the light emitting region and the high threading dislocation density portion is in a range of 2 μm to 20 μm.