JP2006024649A - インターポーザおよびインターポーザの製造方法 - Google Patents

インターポーザおよびインターポーザの製造方法 Download PDF

Info

Publication number
JP2006024649A
JP2006024649A JP2004199785A JP2004199785A JP2006024649A JP 2006024649 A JP2006024649 A JP 2006024649A JP 2004199785 A JP2004199785 A JP 2004199785A JP 2004199785 A JP2004199785 A JP 2004199785A JP 2006024649 A JP2006024649 A JP 2006024649A
Authority
JP
Japan
Prior art keywords
hole
layer
plating
interposer
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004199785A
Other languages
English (en)
Other versions
JP2006024649A5 (ja
JP4298601B2 (ja
Inventor
Tomohisa Hoshino
智久 星野
Kenichi Kagawa
健一 加川
Masami Yakabe
正巳 八壁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004199785A priority Critical patent/JP4298601B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to KR1020067004600A priority patent/KR100786156B1/ko
Priority to PCT/JP2005/012424 priority patent/WO2006004127A1/ja
Priority to CNB2005800009842A priority patent/CN100413058C/zh
Priority to CN 200810089719 priority patent/CN101256999B/zh
Priority to KR1020077014093A priority patent/KR100786166B1/ko
Priority to EP05765494A priority patent/EP1783832A4/en
Priority to US11/631,635 priority patent/US20080067073A1/en
Priority to TW094122867A priority patent/TW200614896A/zh
Publication of JP2006024649A publication Critical patent/JP2006024649A/ja
Publication of JP2006024649A5 publication Critical patent/JP2006024649A5/ja
Application granted granted Critical
Publication of JP4298601B2 publication Critical patent/JP4298601B2/ja
Priority to US13/328,710 priority patent/US20120085655A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】 製造工程が簡単で、かつ貫通孔の内部に巣が生じない、インターポーザの製造方法を提供する。
【解決手段】 インターポーザの製造方法においては、基板10の裏面12側の貫通孔13の開口部にシード層14を形成し、そのシード層14を基にメッキ用電極層15を形成し、そこから、基板10の表面11側にメッキ層16を形成して貫通孔13を埋める。
【選択図】 図1

Description

この発明は、インターポーザおよびその製造方法に関し、特に、貫通孔内でピンチオフが生じない、インターポーザおよびその製造方法に関する。
図4は、シリコン基板60に導通孔を設けてインターポーザを製造する場合の、従来の問題点を説明するための、シリコン基板60の断面図である。図4を参照して、従来は、シリコン基板60にまず貫通孔71を設ける。このとき、貫通孔71は、まっすぐな円柱状とならずに、図に示すように、中央部が凸状に膨らんだ形状になる。
この貫通孔71に対して、基板の表面61と裏面62において、貫通孔71の周囲にまずスパッタリングでシード層63、64を設け、次いで、シード層63,64をシードとして、電界メッキ等を用いて導電層65,66を形成する。
従来のインターポーザは上記のように構成されていた。シリコン基板を用いて貫通孔を形成する場合は、貫通孔の中央部が凸状であり、表面または裏面から内部へ向かうほど、径が広がっているため、シード層を貫通孔の内部に設けようとしても、内部まで十分にシード層を形成できなかった。そのため、シード層からメッキ等により導電層を成長させても、導電層が十分に成長せず、貫通孔71の内部に、導電層の存在しない、いわゆる「巣」72が形成され、貫通孔71がピンチオフする、という問題があった。
この発明は、上記のような課題に鑑みてなされたもので、製造工程が簡単で、かつ貫通孔の内部に巣が生じない、インターポーザおよびその製造方法を提供することを目的とする。
この発明にかかるインターポーザは、一方面と、一方面に対向する他方面とを有し、一方面から他方面に貫通する貫通孔を有する基板と、基板の一方面側の貫通孔の開口部に設けられたシード層と、シード層を覆って設けられたメッキ用電極層と、メッキ用電極層から、他方面側へ延び、貫通孔を埋めるように形成されたメッキ層とを含む。
貫通孔は、中央部が膨らんだ形状であってもよい。また、シード層、メッキ用電極層およびメッキ層とは、同一の材質であってもよく、相互に異なる材質であってもよい。
この発明の他の局面においては、インターポーザの製造方法は、一方面と、一方面に対向する他方面とを有する基板を準備するステップと、基板に貫通孔を形成するステップと、一方面側の貫通孔の開口部にシード層を形成するステップと、一方面側のシード層から、他方面側にメッキ層を形成して貫通孔を埋めるステップとを含む。
好ましくは、一方面側のシード層から、他方面側にメッキ層を形成して貫通孔を埋めるステップは、一方面側の貫通孔を閉じてメッキ用電極層を形成するステップと、電極層を用いてメッキ層を形成するステップとを含む。
さらに好ましくは、貫通孔を形成するステップは、中央部が膨らんだ貫通孔を形成するステップを含む。
なお、シード層、メッキ用電極層およびメッキ層とは、同一の材質で形成してもよいし、相互に異なる材質で形成してもよい。
この発明にかかるインターポーザは、貫通孔の一方面側の開口部に設けられたシード層と、シード層を覆って設けられたメッキ用電極層と、メッキ用電極層から、他方面側へ延び、メッキによって貫通孔を埋めるように形成されたメッキ層とを含むため、基板の一方面側のシード層から他方面側に向けて、メッキ層が確実に形成される。
その結果、製造工程が簡単で、かつ貫通孔の内部に巣が生じない、インターポーザが提供できる。
この発明の他の局面においては、インターポーザの製造方法は、基板の一方面側の貫通孔の開口部にシード層を形成し、そのシード層から、基板の他方面側にメッキ層を形成して貫通孔を埋める。貫通孔の基板の一方面側から他方面側へ確実にメッキによる導電層が形成されるため、貫通孔の内部にピンチオフが生じない。
その結果、製造工程が簡単で、かつ貫通孔の内部に巣が生じない、インターポーザの製造方法が提供できる。
以下、図面を参照して、この発明の一実施形態を図面を参照して説明する。図1は、この発明の一実施の形態に係るインターポーザの製造工程をステップごとに示す図である。図1を参照して、まず、表面11および裏面12を有するシリコンの基板10を準備し、それに貫通孔13を設ける(図1(A))。このとき、貫通孔13は、図に示すように、従来と同様に、中央部が凸状に膨らんで形成されてもよい。この状態で、まず、貫通孔13の内部を含んで、基板10に、図示のない、絶縁膜が形成される。この絶縁膜は、SiO、SiN等の絶縁膜であってもよく、スパッタリング、CVDまたは酸化によって形成される。
次いで、基板10の裏面12側の絶縁膜が形成された貫通孔13の周囲に、まずバリア層としてTiをスパッタリング等で形成する(図示無し)。そして、このバリア層の上に、スパッタリング等でCuのシード層(メッキのための電流を流す電極の基となる層)14を形成する(図1(B))。次いで、このCuのシード層14を基に、裏面12側から電界メッキを行なう。このメッキは、メッキの端面が接合して貫通孔13の裏面12側が閉じるまで行い、Cuのメッキ層15からなるメッキ用電極層を形成する(図1(C))。
次に、このCuのメッキ用電極層15を電極として、表面11側へCuの電界メッキを行なう。すると、図1(D)において矢印で示す方向にCuのメッキが成長し、メッキ層16が得られる(図1(D))。
このように、この実施の形態によれば、貫通孔13の内部に凸状の孔が形成されていても、内部に巣が生じることなく、貫通孔13をCuの導電層とすることができる。
なお、上記実施の形態においては、Tiをバリア層として用いたが、これは省略してもよい。
次に、他の実施の形態について説明する。図2は、この実施の形態における図1(D)に対応する図であり、基本的に同じ構造である。図2を参照して、この実施の形態においては、シリコン基板20に貫通孔23が設けられ、その貫通孔23がシード層24、メッキ用電極層25およびメッキ層26で埋められている。
先の実施の形態においては、シリコン基板にCuのシード層およびメッキ層を設けたが、この実施の形態においては、シード層24と、メッキ用電極層25およびメッキ層26はCuに限らず、Ni、Cr、Au、Ag等の電界メッキを行えるものであれば、任意の材料が選ばれる。また、シード層24、メッキ用電極層25およびメッキ層26の材質を相互に変えてもよい。たとえば、シード層をCuとし、それをメッキ用電極層として、Auのメッキを行ってもよい。
次に、この発明のさらに他の実施の形態について説明する。図3は、この発明が適用される貫通孔の形状を示す図である。先の実施の形態においては、中央部が凸状に膨らんだ貫通孔にこの発明を適用したが、この発明は、基板30に、円柱状の貫通孔31(図3(A))や、表面から裏面に向けて順に孔の径が小さくなる貫通孔32にも適用可能である。
上記実施の形態においては、基板としてシリコン基板を用いた例について説明したが、これに限らず、ガラス基板やサファイヤ基板のような絶縁基板を用いてもよい。この場合は、上記した絶縁膜の形成は不要になる。
上記実施の形態においては、貫通孔への導電性材料の埋め込みを電界メッキを用いて行なう場合について説明したが、これに限らず、無電解メッキで埋め込んでもよい。
以上、図面を参照してこの発明の実施形態を説明したが、この発明は、図示した実施形態のものに限定されない。図示された実施形態に対して、この発明と同一の範囲内において、あるいは均等の範囲内において、種々の修正や変形を加えることが可能である。
この発明に係るインターポーザの製造方法は、通孔の基板の一方面側から他方面側へ確実にメッキによる導電層が形成されるため、貫通孔の内部にピンチオフが生じないインターポーザの製造方法として有利に利用されうる。
インターポーザの製造方法をステップごとに示す図である。 他の実施の形態にかかるインターポーザの製造方法を示す図である。 この発明が適用される貫通孔の形状を示す図である。 従来のインターポーザの問題点を示す図である。
符号の説明
10、20 基板、11、21 表面、13、23 裏面、13、23 貫通孔、14、24 シード層、15、25 メッキ用電極層、16、26 メッキ層。

Claims (9)

  1. 一方面と、前記一方面に対向する他方面とを有し、前記一方面から他方面に貫通する貫通孔を有する基板と、
    前記基板の前記一方面側の貫通孔の開口部に設けられたシード層と、
    前記シード層を覆って設けられたメッキ用電極層と、
    前記メッキ用電極層から、前記他方面側へ延び、前記貫通孔を埋めるように形成されたメッキ層とを含む、インターポーザ。
  2. 前記貫通孔は、中央部が膨らんだ形状である、請求項1に記載のインターポーザ。
  3. 前記シード層、前記メッキ用電極層および前記メッキ層とは、同一の材質である、請求項1または2に記載のインターポーザ。
  4. 前記シード層、前記メッキ用電極層および前記メッキ層とは、相互に異なる材質である、請求項1または2に記載のインターポーザ。
  5. 一方面と、前記一方面に対向する他方面とを有する基板を準備するステップと、
    前記基板に貫通孔を形成するステップと、
    前記一方面側の貫通孔の開口部にシード層を形成するステップと、
    前記一方面側のシード層から、前記他方面側にメッキ層を形成して貫通孔を埋めるステップとを含む、インターポーザの製造方法。
  6. 前記一方面側のシード層から、前記他方面側にメッキ層を形成して貫通孔を埋めるステップは、前記一方面側の貫通孔を閉じてメッキ用電極層を形成するステップと、前記電極層を用いてメッキ層を形成するステップとを含む、請求項5に記載のインターポーザの製造方法。
  7. 前記貫通孔を形成するステップは、中央部が膨らんだ貫通孔を形成するステップを含む、請求項5または6に記載のインターポーザの製造方法。
  8. 前記シード層、前記メッキ用電極層および前記メッキ層とは、同一の材質である、請求項6または7に記載のインターポーザの製造方法。
  9. 前記シード層、前記メッキ用電極層および前記メッキ層とは、相互に異なる材質である、請求項6または7に記載のインターポーザの製造方法。

JP2004199785A 2004-07-06 2004-07-06 インターポーザおよびインターポーザの製造方法 Expired - Fee Related JP4298601B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2004199785A JP4298601B2 (ja) 2004-07-06 2004-07-06 インターポーザおよびインターポーザの製造方法
US11/631,635 US20080067073A1 (en) 2004-07-06 2005-07-05 Interposer And Manufacturing Method For The Same
CNB2005800009842A CN100413058C (zh) 2004-07-06 2005-07-05 互连导电层及互连导电层的制造方法
CN 200810089719 CN101256999B (zh) 2004-07-06 2005-07-05 互连导电层及互连导电层的制造方法
KR1020077014093A KR100786166B1 (ko) 2004-07-06 2005-07-05 인터포저 및 인터포저의 제조 방법
EP05765494A EP1783832A4 (en) 2004-07-06 2005-07-05 INTERPOSITION DEVICE AND METHOD FOR MANUFACTURING INTERPOSITION DEVICE
KR1020067004600A KR100786156B1 (ko) 2004-07-06 2005-07-05 인터포저 및 인터포저의 제조 방법
PCT/JP2005/012424 WO2006004127A1 (ja) 2004-07-06 2005-07-05 インターポーザおよびインターポーザの製造方法
TW094122867A TW200614896A (en) 2004-07-06 2005-07-06 Interposer and interposer producing method
US13/328,710 US20120085655A1 (en) 2004-07-06 2011-12-16 Interposer and manufacturing method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004199785A JP4298601B2 (ja) 2004-07-06 2004-07-06 インターポーザおよびインターポーザの製造方法

Publications (3)

Publication Number Publication Date
JP2006024649A true JP2006024649A (ja) 2006-01-26
JP2006024649A5 JP2006024649A5 (ja) 2006-03-09
JP4298601B2 JP4298601B2 (ja) 2009-07-22

Family

ID=35797727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004199785A Expired - Fee Related JP4298601B2 (ja) 2004-07-06 2004-07-06 インターポーザおよびインターポーザの製造方法

Country Status (2)

Country Link
JP (1) JP4298601B2 (ja)
CN (2) CN101256999B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013030679A (ja) * 2011-07-29 2013-02-07 Shin Meiwa Ind Co Ltd 成膜装置および成膜方法
JP2013077807A (ja) * 2011-09-13 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法
JP2015070007A (ja) * 2013-09-26 2015-04-13 新光電気工業株式会社 配線基板及びその製造方法
JP2016072449A (ja) * 2014-09-30 2016-05-09 大日本印刷株式会社 導電材充填貫通電極基板及びその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8736066B2 (en) * 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
JP7022365B2 (ja) * 2017-03-24 2022-02-18 大日本印刷株式会社 貫通電極基板及びその製造方法
JP7063095B2 (ja) * 2018-05-07 2022-05-09 住友電気工業株式会社 プリント配線板及びプリント配線板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583058B1 (en) * 1998-06-05 2003-06-24 Texas Instruments Incorporated Solid hermetic via and bump fabrication
JP2000150701A (ja) * 1998-11-05 2000-05-30 Shinko Electric Ind Co Ltd 半導体装置並びにこれに用いる接続用基板及びその製造方法
JP4703061B2 (ja) * 2001-08-30 2011-06-15 富士通株式会社 薄膜回路基板の製造方法およびビア形成基板の形成方法
JP4043873B2 (ja) * 2002-07-11 2008-02-06 大日本印刷株式会社 多層配線基板の製造方法
JP4429585B2 (ja) * 2002-11-08 2010-03-10 富士通株式会社 選択的絶縁方法及び貫通ビアを備えた実装基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013030679A (ja) * 2011-07-29 2013-02-07 Shin Meiwa Ind Co Ltd 成膜装置および成膜方法
WO2013018258A1 (ja) * 2011-07-29 2013-02-07 新明和工業株式会社 成膜装置および成膜方法
JP2013077807A (ja) * 2011-09-13 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法
JP2015070007A (ja) * 2013-09-26 2015-04-13 新光電気工業株式会社 配線基板及びその製造方法
JP2016072449A (ja) * 2014-09-30 2016-05-09 大日本印刷株式会社 導電材充填貫通電極基板及びその製造方法

Also Published As

Publication number Publication date
CN101256999B (zh) 2011-05-11
CN101256999A (zh) 2008-09-03
JP4298601B2 (ja) 2009-07-22
CN100413058C (zh) 2008-08-20
CN1842914A (zh) 2006-10-04

Similar Documents

Publication Publication Date Title
US20120085655A1 (en) Interposer and manufacturing method for the same
US8455357B2 (en) Method of plating through wafer vias in a wafer for 3D packaging
JP5637795B2 (ja) 装置
JP4581864B2 (ja) 半導体基板への貫通配線の形成方法
JP5826782B2 (ja) 半導体装置の製造方法
JP4298601B2 (ja) インターポーザおよびインターポーザの製造方法
JP2008527739A (ja) 被覆キャップを有する相互接続構造およびその製造方法
JP4552770B2 (ja) 半導体基板への貫通配線の形成方法
US20130089982A1 (en) Method of Fabricating a Substrate Having Conductive Through Holes
US20120189781A1 (en) Method of forming conductive layer and semiconductor device
JP2006222138A (ja) 貫通電極の形成方法
TW200618072A (en) Methods for forming semiconductor devices with tungsten contacts
WO2006105366A3 (en) SMART-CUT OF A THIN FOIL OF POROUS Ni FROM A Si WAFER
KR20100023805A (ko) 전도성 비아 형성
US8405190B2 (en) Component having a silicon carbide coated via
JPH02306623A (ja) 半導体装置の製造方法
JPH10189606A (ja) 半導体装置のバンプ及びその製造方法
EP2498287A2 (fr) Procédé de réalisation d'interconnexions verticales à travers des couches structurées.
TWI838968B (zh) 防止擴散的基板結構和其製作方法
JPS63127550A (ja) 半導体装置の製造方法
JP2008042199A (ja) 半導体素子及びその製造方法
JP2001007200A (ja) 配線の形成方法
KR930008868B1 (ko) 다층상호 연결구조를 갖는 반도체장치와 그 제조 방법
JPS6379347A (ja) 半導体装置の製造方法
JP2021022650A (ja) 配線基板、素子付配線基板および配線基板の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090219

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090414

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090415

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150424

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees