JP2006020441A

JP2006020441A - Dc/dc converter

Info

Publication number: JP2006020441A
Application number: JP2004196646A
Authority: JP
Inventors: Yasuhiro Sugimoto; 泰博杉本
Original assignee: Sugimoto Yasuhiro
Current assignee: Sugimoto Yasuhiro
Priority date: 2004-07-02
Filing date: 2004-07-02
Publication date: 2006-01-19
Anticipated expiration: 2024-07-02
Also published as: JP4517056B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a DC/DC converter that is of simple circuitry and low power consumption, generates a waveform in proportion to inductor current in the form of voltage, and generates a slope compensation voltage whose slope is gradually increased in proportion to duty and which continuously smoothly varies. <P>SOLUTION: During charging periods, the voltage across a transistor element for output switch through which inductor current is passed linearly varies. Utilizing this phenomenon, this voltage is copied to the voltage across a resistor by a switch element and an amplifying means. The current passed through the resistance element is thereby made proportional to the inductor current. When a constant current is supplied to a capacitive element, the voltage across the capacitive element linearly varies. This voltage is applied to a transistor having non-linear characteristics to obtain an output current whose curve is of secondary characteristics. This current is used as slope compensation current. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、DC−DCコンバータに関し、電流帰還形DC−DCコンバータ回路に適した電流検出回路およびスロープ補償回路に関する。 The present invention relates to a DC-DC converter, and relates to a current detection circuit and a slope compensation circuit suitable for a current feedback type DC-DC converter circuit.

従来、非特許文献１に示される形式の、電流帰還形DC−DCコンバータ回路が提案され使用されている。非特許文献１に示される電流帰還形DC−DCコンバータ回路では、図２に示すような回路構成が使用され、安定度の高い常に一定の出力電圧が発生される。 Conventionally, a current feedback type DC-DC converter circuit of the type shown in Non-Patent Document 1 has been proposed and used. In the current feedback type DC-DC converter circuit shown in Non-Patent Document 1, a circuit configuration as shown in FIG. 2 is used, and a constant output voltage with high stability is always generated.

図２において、ＶinはDC-DCコンバータに加えられる入力電圧で、ＶoutはDC−DCコンバータの出力電圧であり、RLは負荷を抵抗で置き換えたものである。図はＶin ≧ Ｖoutとなる降圧型を実現する構成となっている。この場合、トランジスタ１０（Ｑ１）は周期Ｔの一部（Ｄ×Ｔ、Ｄはデユーティ）で導通状態となる。ここでＴは発振器２１０（ＯＳＣ）の発振周期である。トランジスタ１０（Ｑ１）がオンするとトランジスタ１０（Ｑ１）およびインダクタ素子１２（L）を通して図示のI_Lf の電流が流れ、同時にインダクタ素子１２（L）にはエネルギーの充電が起こるが、実使用の安定状態においてはＶinおよびＶoutは一定であるので、インダクタ素子１２（L）の両端に加わる電圧は一定で、インダクタ素子１２（L）の電流はこの期間において、負荷R_Lに流れる電流I_Lを平均値として、時間と共に増加する波形となる。 In FIG. 2, Vin is an input voltage applied to the DC-DC converter, Vout is an output voltage of the DC-DC converter, and RL is obtained by replacing the load with a resistor. In the figure, a step-down type with Vin ≧ Vout is realized. In this case, the transistor 10 (Q1) becomes conductive in a part of the period T (D × T, D is duty). Here, T is the oscillation period of the oscillator 210 (OSC). When the transistor 10 (Q1) is turned on, the current I _Lf flows through the transistor 10 (Q1) and the inductor element 12 (L), and at the same time, the inductor element 12 (L) is charged with energy. since in the state Vin and Vout is constant, the average voltage applied across the inductor element 12 (L) is constant, the current of the inductor element 12 (L) in this period, the current I _L flowing through the load R _L As a value, the waveform increases with time.

一方、時刻（Ｄ×Ｔ）を過ぎＴまでの間では、トランジスタ１０（Ｑ１）はオフとなりダイオード１１（Ｄ）がオンとなる。この時ダイオード１１（Ｄ）およびインダクタ素子１２（L）を通して図示の方向にI_Lbの電流が流れ、インダクタ素子１２（L）に蓄積されていたエネルギーの放電が起こる。この場合もインダクタ素子１２（L）の両端に加わる電圧は一定であり、インダクタ素子１２（L）の電流は、負荷RLに流れる電流を平均値として、時間と共に減少する波形となる。 On the other hand, between the time (D × T) and T, the transistor 10 (Q1) is turned off and the diode 11 (D) is turned on. At this time, the current I _Lb flows in the direction shown in the figure through the diode 11 (D) and the inductor element 12 (L), and the energy stored in the inductor element 12 (L) is discharged. Also in this case, the voltage applied to both ends of the inductor element 12 (L) is constant, and the current of the inductor element 12 (L) has a waveform that decreases with time, with the current flowing through the load RL as an average value.

以上のように発振器２１０（ＯＳＣ）の一発振周期Ｔ内に、入力端子よりインダクタ素子１２（L）にエネルギーが充電され、蓄積されたエネルギーは残りの時間内に放電されて負荷RLにエネルギーが受け渡される。この動作が１秒間にＯＳＣの発振周波数回だけ繰り返されるので、一周期でのエネルギーの授受は小さくとも、大きな負荷電流を供給する事が出来るし、あるいはインダクタ素子１２（L）のインダクタンス値を小さく出来るのである。 As described above, within one oscillation period T of the oscillator 210 (OSC), the inductor element 12 (L) is charged with energy from the input terminal, and the accumulated energy is discharged within the remaining time, and the energy is applied to the load RL. Delivered. Since this operation is repeated only once the oscillation frequency of the OSC per second, a large load current can be supplied even if the energy transfer in one cycle is small, or the inductance value of the inductor element 12 (L) can be reduced. It can be done.

なおこのエネルギーの授受は、負帰還ループにより制御されている。例えば負荷抵抗が小さくなった（負荷電流が増大し、負荷での電力消費が大となった場合に相当）場合、前記蓄積されたエネルギーの放電は大となるので、前記充電されるエネルギーも大でなければならない。しかしながらこの充電されるエネルギーの割合はインダクタ素子１２（L）の両端の電圧が変わらなければ、常に一定である。充電されるエネルギーを大とするには、充電時間を長くするしかない。 This energy transfer is controlled by a negative feedback loop. For example, when the load resistance becomes small (corresponding to the case where the load current increases and the power consumption at the load becomes large), the discharge of the accumulated energy becomes large, so that the charged energy is also large. Must. However, the charged energy ratio is always constant as long as the voltage across the inductor element 12 (L) does not change. The only way to increase the energy charged is to increase the charging time.

図２において、負荷での電力消費が大となった（負荷電流が大となった）、という情報はVout電圧とレファレンス電圧との差の電圧を誤差増幅器３００で増幅することにより得られる。負荷電流が大となり、Vout電圧がわずかながら低下すると、誤差増幅器３００の出力電圧Veが大となる。 In FIG. 2, the information that the power consumption at the load has increased (the load current has increased) can be obtained by amplifying the difference voltage between the Vout voltage and the reference voltage by the error amplifier 300. When the load current increases and the Vout voltage decreases slightly, the output voltage Ve of the error amplifier 300 increases.

図２中、OSC（２１０）は時刻Ｔ毎に前記充電時間を開始するためのセットパルスをラッチ２２０に供給する役目を持ち、比較器２３０の出力は前記充電時間を終了するためのリセットパルスをラッチ２２０に供給する役目を持っている。Veが大となれば比較器２３０の逆相入力端子（−で表示）の電圧が大となるので、比較器２３０の正相入力端子（＋で表示）の電圧Vsも大とならねばリセットパルスを発生出来ない。Vsは上述のインダクタ素子１２（L）に流れる電流に比例する電流を、抵抗素子２５０（Rs）に供給して作成する。前記充電時間中には該電流は一定の割合で増大するので、Vsの値が前記比較器２３０の逆相入力端子の電圧より大となった瞬間に、比較器２３０からラッチ２２０にリセットパルスが送出されるが、Veが大の場合は充電時間を長くしてVsの値を大となる必要がある。したがって充電期間が増大し、この結果充電されるエネルギーも大となる。充電されるエネルギーが大となると負荷電流も増大し、その結果Voutも上昇する。以上の動作により、負荷での電力消費が大となった場合においてもVout電圧は一定に保たれる。 In FIG. 2, OSC (210) serves to supply the latch 220 with a set pulse for starting the charging time every time T, and the output of the comparator 230 outputs a reset pulse for ending the charging time. It serves to supply the latch 220. If Ve becomes large, the voltage of the negative phase input terminal (indicated by −) of the comparator 230 becomes large. Therefore, if the voltage Vs of the positive phase input terminal (indicated by +) of the comparator 230 is also large, the reset pulse Cannot be generated. Vs is created by supplying a current proportional to the current flowing through the inductor element 12 (L) to the resistance element 250 (Rs). Since the current increases at a constant rate during the charging time, a reset pulse is output from the comparator 230 to the latch 220 at the moment when the value of Vs becomes larger than the voltage of the negative phase input terminal of the comparator 230. However, when Ve is large, it is necessary to increase the value of Vs by extending the charging time. Accordingly, the charging period is increased, and as a result, the charged energy is increased. As the charged energy increases, the load current also increases, resulting in an increase in Vout. With the above operation, the Vout voltage is kept constant even when the power consumption at the load increases.

しかしながらVsを発生するためには、充電期間中にインダクタ素子１２（L）に流れる電流、に比例する電流I_LPを発生させる必要がある。充電期間中にインダクタ素子１２（L）に流れる電流とトランジスタ１０（Ｑ１）に流れる電流は等しいので、一般的には、抵抗素子をトランジスタ１０（Ｑ１）と直列に接続しその両端の電圧を用いてVsを発生させる方法、あるいはトランジスタ１０（Ｑ１）と並列に接続した相似なトランジスタに流れる電流を用いる方法、などがある。 However, in order to generate Vs, it is necessary to generate a current I _LP that is proportional to the current flowing through the inductor element 12 (L) during the charging period. Since the current flowing through the inductor element 12 (L) and the current flowing through the transistor 10 (Q1) are equal during the charging period, in general, a resistance element is connected in series with the transistor 10 (Q1), and the voltage at both ends thereof is used. For example, a method of generating Vs, or a method of using a current flowing in a similar transistor connected in parallel to the transistor 10 (Q1).

ただしこの場合、挿入した抵抗素子には負荷電流と同一レベルの大きな電流が流れる。負荷電流が大である場合には負荷１００（ＲＬ）の値は小さくなるので、上記抵抗素子の抵抗値が小さくとも、相対的に負荷との抵抗比は大となり、したがって負荷１００（ＲＬ）での電力消費量に比し上記抵抗素子の電力消費量の割合が大となってしまう。これはDC−DCコンバータの効率が下がる事に相当するので、抵抗を挿入せずにインダクタ素子１２（L）に流れる電流に比例した電流を取り出す必要がある。 In this case, however, a large current having the same level as the load current flows through the inserted resistance element. When the load current is large, the value of the load 100 (RL) is small. Therefore, even if the resistance value of the resistor element is small, the resistance ratio with respect to the load is relatively large. Therefore, the load 100 (RL) The ratio of the power consumption of the resistance element is larger than that of the power consumption. Since this corresponds to a decrease in efficiency of the DC-DC converter, it is necessary to take out a current proportional to the current flowing through the inductor element 12 (L) without inserting a resistor.

また並列に相似なトランジスタを接続する方法においては、充電期間中はトランジスタ１０（Ｑ１）がオン状態にあり（線形領域で動作）、並列に接続した相似なトランジスタはその電流出力を得るために飽和領域で動作させるので、上記の２つのトランジスタの動作領域は異なる。したがって、相似なトランジスタに流れる電流は、トランジスタ１０（Ｑ１）の電流すなわちインダクタ素子１２（L）の電流とは異なってしまう。 In the method of connecting similar transistors in parallel, the transistor 10 (Q1) is in an on state (operating in a linear region) during the charging period, and the similar transistors connected in parallel are saturated to obtain the current output. Since the operation is performed in the region, the operation regions of the two transistors are different. Therefore, the current flowing through the similar transistor is different from the current of the transistor 10 (Q1), that is, the current of the inductor element 12 (L).

また更に、非特許文献１と図３に示されるように、図２の構成においては次のような安定性の問題が発生する。 Furthermore, as shown in Non-Patent Document 1 and FIG. 3, the following stability problem occurs in the configuration of FIG.

図３は、図２における誤差増幅器３００の出力電圧Ve、スロープ補償電圧Vc、およびインダクタ素子１２（L）に流れる電流に比例した（比例定数をKとする）電流I_LPが抵抗２５０（Rs）に流れて発生した電圧Vs、との相互の関係を示すものである。ただし、抵抗２５０（Rs）に電流I_LPが流れるのは、前記充電期間のみであるが、図２の系全体の動作は、前記インダクタ素子１２（L）に１周期中の全期間において流れる電流により決定されているので、システムの安定性を論じる目的で、図３に示すように１周期中の全期間においてインダクタ素子１２（L）に流れる電流と相似な電流を考えて、これが抵抗２５０（Rs）に流れVsという電圧が発生している、と考えている。 3 shows that the output voltage Ve of the error amplifier 300 in FIG. 2, the slope compensation voltage Vc, and the current I _LP proportional to the current flowing through the inductor element 12 (L) (where the proportionality constant is K) is the resistance 250 (Rs). This shows the mutual relationship with the voltage Vs generated by flowing through the. However, the current I _LP flows through the resistor 250 (Rs) only during the charging period. However, the operation of the entire system in FIG. 2 is the current flowing through the inductor element 12 (L) during the entire period. Therefore, for the purpose of discussing the stability of the system, as shown in FIG. 3, a current similar to the current flowing through the inductor element 12 (L) in the entire period of one cycle is considered, and this is the resistance 250 ( Rs) is considered to be generated as a voltage Vs.

特に図３（a）は、スロープ補償電圧Vcを導入しなければ、前記充電を行う期間および充放電の１周期の時間Tとの割合（デューティ（Ｄ）と呼ぶ。）が５０％を越した場合において、系の安定性が損なわれる事を示す図である。この場合、インダクタ素子１２（L）の両端に加わる電圧は、前記充電を行う期間および放電を行う期間それぞれについて、一定であると仮定している。図３（a）における実線は、前記インダクタ素子１２（L）の電流と相似な電流I_LPが、１周期中の全期間において抵抗Rsに流れたとした場合の抵抗両端の電圧波形（すなわちVs）を表わすものである。実際のI_LPの波形は、上述の通り、充電を行う期間のみに電流が流れる形で、これは図２に示す波形である。 In particular, in FIG. 3A, if the slope compensation voltage Vc is not introduced, the ratio (referred to as duty (D)) between the period of charging and the time T of one cycle of charging / discharging exceeds 50%. It is a figure which shows that stability of a system is impaired in a case. In this case, it is assumed that the voltage applied to both ends of the inductor element 12 (L) is constant for each of the charging period and the discharging period. The solid line in FIG. 3 (a) shows the voltage waveform across the resistor (ie, Vs) when a current I _LP similar to the current of the inductor element 12 (L) flows through the resistor Rs during the entire period of one cycle. Represents. The waveform of the actual I _LP, as described above, in the form of only the current flows period for charging, which is a waveform shown in FIG.

図２では、時刻ゼロでトランジスタ１０（Q１）がオンとなる。この時図３（a）でVsはVeに比し低い電圧レベルにある。図２において、トランジスタ１０（Q１）がオンするとインダクタ素子１２（L）にVinより電流が供給されるが、この電流I_Lfはトランジスタ１０（Q１）のエミッタ端子の電圧がVinと一致すると仮定すれば、

で表され、時間と共に直線的に増加する電流となるので、インダクタ素子Ｌ（１２）に流れる電流に比例した電流I_LPが流れて発生するVsの電圧も、図３（a）のように直線的に上昇する形となる。ただし（１）式のI_L0は、時刻ゼロにおけるインダクタ素子１２（L）の電流を表わしている。この時のVsの傾きｍ１は、該電流の増加の割合をK倍したものであるから、

である。 In FIG. 2, the transistor 10 (Q1) is turned on at time zero. At this time, in FIG. 3A, Vs is at a lower voltage level than Ve. In FIG. 2, when the transistor 10 (Q1) is turned on, current is supplied from the Vin to the inductor element 12 (L). This current I _Lf is assumed that the voltage at the emitter terminal of the transistor 10 (Q1) matches Vin. If

Since the current increases linearly with time, the voltage Vs generated when the current I _LP proportional to the current flowing through the inductor element L (12) flows is also a straight line as shown in FIG. Ascending form. However, I _L0 in the expression (1) represents the current of the inductor element 12 (L) at time zero. Since the slope m1 of Vs at this time is obtained by multiplying the rate of increase of the current by K,

It is.

このようにVsは時刻と共に上昇を続け、時刻D×T後にVeと同一の電圧となる。VsがVeと同一電圧となると、図２において比較器２３０の出力が反転し、それ以前の、論理０の状態から論理１の状態に変わるので、ラッチ２２０のリセット端子（R）にパルスが入力され、ラッチ２２０の出力は論理０の状態に変わって、トランジスタ１０（Q１）はオフに変わる。 In this way, Vs continues to increase with time, and becomes the same voltage as Ve after time D × T. When Vs becomes the same voltage as Ve, the output of the comparator 230 is inverted in FIG. 2, and the previous logic 0 state changes to the logic 1 state, so that a pulse is input to the reset terminal (R) of the latch 220. As a result, the output of the latch 220 changes to a logic 0 state, and the transistor 10 (Q1) turns off.

トランジスタ１０（Q１）がオフとなると、I_LPは流れなくなるので図２に示すように、Vsの電圧は０に戻り、比較器２３０の出力は再び論理０の状態に戻るが、ラッチ２２０の出力には変化が無く論理０の状態に保たれるので、時刻D×T以降Tまでは、トランジスタ１０（Q１）はオフとなったままである。 When the transistor 10 (Q1) is turned off, I _LP does not flow, so the voltage of Vs returns to 0 and the output of the comparator 230 returns to the logic 0 state again as shown in FIG. Is not changed and is maintained in a logic 0 state, so that the transistor 10 (Q1) remains off from time D × T until T.

トランジスタ１０（Q１）がオフとなった直後には、インダクタ素子１２（L）には充電期間中に蓄えられたエネルギーが存在している。このエネルギーはトランジスタ１０（Q１）がオフの期間である、時刻D×T以降Tの間で、図２のI_Lbとなり放電する。I_Lbは、Voutが一定でダイオード１１（D）による電圧降下が無視できるとすれば、

となる。ただしI_LDTは時刻D×Tにおけるインダクタ素子１２（L）の電流を示す。（３）式より、I_Lbは時間と共に減少する電流である事がわかる。この減少する電流に比例する電流が図２の抵抗Rsに流れたと考えて、Vsの変化を模擬的に図３（a）上に描くと、図３（a）の傾きｍ２を持つ直線となる。 Immediately after the transistor 10 (Q1) is turned off, the inductor element 12 (L) has energy stored during the charging period. This energy becomes _ILb in FIG. 2 and is discharged during the period T after time D × T, which is a period in which the transistor 10 (Q1) is off. If I _Lb is constant Vout and the voltage drop due to the diode 11 (D) can be ignored,

It becomes. However, I _LDT indicates the current of the inductor element 12 (L) at time D × T. From equation (3), it can be seen that I _Lb is a current that decreases with time. Assuming that a current proportional to the decreasing current flows through the resistance Rs in FIG. 2, if a change in Vs is simulated on FIG. 3A, a straight line having an inclination m2 in FIG. 3A is obtained. .

したがってｍ２は、

で表される形である。 Therefore m2 is

It is a form represented by

なお一周期Tにおける、図２のI_LfおよびI_Lbの平均値は、負荷１００（RL）に流れる電流I_RLに等しい。I_LfおよびI_Lbは単調に増加および減少する電流であるので、各時刻において平均値との間に差が生じるが、この差はコンデンサ１３（C）に充電あるいはコンデンサ１３（C）より供給される。定常状態におけるコンデンサ１３（C）への電荷の出入りは、一周期で考えるとゼロである。 Note that the average value of I _Lf and I _{Lb in} FIG. 2 in one cycle T is equal to the current I _RL flowing through the load 100 (RL). Since I _Lf and I _Lb are monotonically increasing and decreasing currents, there is a difference from the average value at each time. This difference is charged to the capacitor 13 (C) or supplied from the capacitor 13 (C). The The charge in and out of the capacitor 13 (C) in the steady state is zero when considered in one cycle.

以上の動作を繰り返し、図２の回路は負荷１００（RL）に一定の電流を供給し続けるのである。 The above operation is repeated, and the circuit of FIG. 2 continues to supply a constant current to the load 100 (RL).

ここでインダクタ素子１２（L）に流れる電流が時刻ゼロにおいて、何らかの原因（負荷の電流が変わったなど）でΔI０だけ変動した場合を考えて見よう。この場合図２のVsの電圧は、図３（a）の点線で示される波形のように変化する。すなわち、K・ΔI0・Rsの電圧だけVsが変わる。ただし、インダクタ電流が変動しても出力電圧の大きな変動はなく、インダクタ両端の電圧は一定であると考えられるので、図３（a）の点線で示される波形のように、充電を行う期間のインダクタ電流の増加の割合に比例した値ｍ１と、放電を行う期間の減少の割合に比例した値ｍ２には変化がない。 Let us consider a case where the current flowing through the inductor element 12 (L) fluctuates by ΔI0 for some reason (such as a change in the load current) at time zero. In this case, the voltage of Vs in FIG. 2 changes like a waveform indicated by a dotted line in FIG. That is, Vs changes by the voltage of K · ΔI0 · Rs. However, even if the inductor current fluctuates, the output voltage does not fluctuate greatly, and the voltage across the inductor is considered to be constant. Therefore, as shown in the waveform shown by the dotted line in FIG. There is no change in the value m1 proportional to the increase rate of the inductor current and the value m2 proportional to the decrease rate of the discharge period.

ここで図３（a）において、１周期を経た時刻Ｔにおける安定状態からの変動量K・ΔI1・Rs を計算する。この値が前記時刻ゼロにおいて加わった電圧変動K・ΔI0・Rsより大であれば、一周期を経て変動が大となったわけであり、該変動は周期を経るごとに更に拡大して行くと考えられる。したがってこの系は不安定であると言える。一方、変動量K・ΔI1・Rs が前記時刻ゼロにおいて加わった電圧変動K・ΔI0・Rsより小であれば、一周期を経て変動が小となり、該変動は周期を経るごとに縮少して行く。したがってこのような系は安定であると言える。 Here, in FIG. 3A, the fluctuation amount K · ΔI1 · Rs from the stable state at time T after one cycle is calculated. If this value is larger than the voltage fluctuation K · ΔI0 · Rs applied at the time zero, the fluctuation becomes larger after one cycle, and the fluctuation is thought to further expand with every cycle. It is done. Therefore, it can be said that this system is unstable. On the other hand, if the fluctuation amount K · ΔI1 · Rs is smaller than the voltage fluctuation K · ΔI0 · Rs applied at the time zero, the fluctuation becomes smaller after one cycle, and the fluctuation is reduced with each cycle. . Therefore, it can be said that such a system is stable.

図３（a）において、Vs波形の傾きｍ１およびｍ２、時刻ゼロにおける変動量K・ΔI0・Rsを用いると、

が成り立つ。更に（２）式および（４）式を考慮すると、

となる。（６）式は、インダクタ素子１２（Ｌ）に起こった電流変動ΔI0が１周期後には（ｍ２/ｍ１）倍だけ増幅されてΔI1となる、という事を示している。ただし、ΔI1はΔI0の方向と逆向きとなっているので、（６）式の第２項にはマイナス符号が付く。デューティ５０％以上の場合には｜ｍ２｜＞｜ｍ１｜となるから（式（６）から考えて言い換えると、Vout＞（Vin/２）の状態）、ΔI1はΔI0より大となる事がわかる。 In FIG. 3A, using the slopes m1 and m2 of the Vs waveform and the fluctuation amount K · ΔI0 · Rs at time zero,

Holds. Furthermore, when considering the equations (2) and (4),

It becomes. The expression (6) indicates that the current fluctuation ΔI0 occurring in the inductor element 12 (L) is amplified by (m2 / m1) times and becomes ΔI1 after one cycle. However, since ΔI1 is opposite to the direction of ΔI0, a minus sign is attached to the second term of equation (6). When the duty is 50% or more, | m2 |> | m1 | is satisfied (in other words, in the state of Vout> (Vin / 2) in view of equation (6)), it can be seen that ΔI1 is larger than ΔI0. .

これは、インダクタ素子１２（Ｌ）に起こった電流変動は、周期を重ねる毎に次第に大きくなり、ついには発散してしまう、すなわち系は不安定である、という事である。 This means that the current fluctuation that has occurred in the inductor element 12 (L) gradually increases as the period increases and eventually diverges, that is, the system is unstable.

以上の議論は、図２の回路構成がデューティ５０％以上の場合には不安定となり使用出来ない、という事を物語っている。この問題を解決するために、図３（ｂ）に示すように時間と共に直線的に変化するスロープ補償電圧Vcを導入する。このスロープ補償電圧の傾きを−ｍとしよう（ｍは正の値である）。 The above discussion shows that the circuit configuration of FIG. 2 is unstable and cannot be used when the duty is 50% or more. In order to solve this problem, a slope compensation voltage Vc that changes linearly with time is introduced as shown in FIG. Let the slope of the slope compensation voltage be -m (m is a positive value).

ここで図３（a）での議論と同様に、インダクタ素子１２（L）に流れる電流が時刻ゼロにおいて、何らかの原因（負荷の電流が変わったなど）でΔI０だけ変動したと考えて見よう。この場合Vsの電圧は、図３（ｂ）の点線で示される波形のように変化する。すなわち、K・ΔI0・Rsの電圧だけVsが変わる。ただし、インダクタ電流が変動しても出力電圧の大きな変動はなく、インダクタ両端の電圧は一定であると考えられるので、図３（ｂ）の点線で示される波形のように、充電を行う期間のインダクタ電流増加の割合に比例した値ｍ１と、放電を行う期間の減少の割合に比例した値ｍ２には変化がない。 Here, similarly to the discussion in FIG. 3A, let us consider that the current flowing through the inductor element 12 (L) fluctuates by ΔI0 for some reason (for example, the load current has changed) at time zero. In this case, the voltage Vs changes like a waveform indicated by a dotted line in FIG. That is, Vs changes by the voltage of K · ΔI0 · Rs. However, even if the inductor current fluctuates, the output voltage does not fluctuate greatly, and the voltage across the inductor is considered to be constant. Therefore, as shown in the waveform shown by the dotted line in FIG. There is no change in the value m1 proportional to the increase rate of the inductor current and the value m2 proportional to the decrease rate of the discharge period.

一周期を過ぎた時刻Ｔにおける安定状態からの変動量K・ΔI1・Rs は、Vs波形の傾きｍ１、ｍ２、Vc波形の傾き−ｍおよびK・ΔI0・Rsを用いると、

すなわち、

と計算される。（８）式は、インダクタ素子１２（Ｌ）に起こった電流変動ΔI0が１周期後には（ｍ２＋ｍ）/（ｍ１＋ｍ）倍だけ増幅されてΔI1となる、という事を示している。 The fluctuation amount K · ΔI1 · Rs from the stable state at time T after one cycle is obtained by using the slopes m1 and m2 of the Vs waveform, the slope −m of the Vc waveform and K · ΔI0 · Rs.

That is,

Is calculated. Equation (8) indicates that the current fluctuation ΔI0 occurring in the inductor element 12 (L) is amplified by (m2 + m) / (m1 + m) times to ΔI1 after one cycle.

ここで、

であれば、ΔI1はΔI0より小さくなる。すなわち系が安定となる。実際、ｍ１とｍは正の値を取り、ｍ２は負の値をとるので、（ｍ１＋ｍ）の値はｍ１の値よりも増加し、｜ｍ２＋ｍ｜の値は｜ｍ２｜の値に比し減少する。したがってｍの値を適正に取れば、（９）式を満足させる事が出来る。（ｍ１＋ｍ）が正の値を取り、（ｍ２＋ｍ）の値が負となるとすれば、（９）式の条件は、

すなわち、

と書ける。 here,

Then, ΔI1 is smaller than ΔI0. That is, the system becomes stable. In fact, since m1 and m take positive values and m2 takes a negative value, the value of (m1 + m) increases from the value of m1, and the value of | m2 + m | decreases compared to the value of | m2 | To do. Therefore, if the value of m is properly taken, the expression (9) can be satisfied. If (m1 + m) takes a positive value and (m2 + m) takes a negative value, the condition of equation (9) is

That is,

Can be written.

デューティが５０％の場合にはｍ２＝−ｍ１となるので、（１１）式の条件はｍ≧０となり、ｍの値はゼロでも良いが、デューティが１００％となる場合（Vin＝Voutの場合に相当）には、（２）式よりｍ１＝０となるので、

とする必要がある。（１１）式および（１２）式は、デユーティに依存して必要なｍの値が変る事、およびデユーティが大となるにしたがってｍの値も増加させる必要のある事、を示している。 Since m2 = −m1 when the duty is 50%, the condition of the equation (11) is m ≧ 0, and the value of m may be zero, but when the duty is 100% (when Vin = Vout) Is equivalent to m1 = 0 from the equation (2).

It is necessary to. Expressions (11) and (12) indicate that the required value of m changes depending on the duty, and that the value of m needs to be increased as the duty increases.

しかしながら実際の回路においては、デユーティに依存してｍの値を変化させる事が困難であるため、使用条件下で最大となるｍの値に固定しておく事が通常である。
前述の通り、デユーティの相違により必要なｍの値は異なる。したがって最大となるｍの値を使用した場合には、系の安定性は確保されているものの、各デユーティ値における必要なｍの値を提供しているわけではない。 However, in an actual circuit, since it is difficult to change the value of m depending on the duty, it is usually fixed to the value of m that is maximum under the use conditions.
As described above, the required value of m differs depending on the difference in the utility. Therefore, when the maximum value of m is used, the stability of the system is ensured, but the required value of m in each duty value is not provided.

また特許文献１中の Fig. 5 に示されているように、Ｄ／Ａ変換器やカウンタなどを用い、折れ線グラフのようにｍの値を段階的に変えて行くような方法がとられている。これは、各デユーティ値において必要なｍの値を提供しようとするものであるが、Ｄ／Ａ変換器やカウンタなどの追加機能が必要となり回路の消費電力が増大するため、DC-DCコンバータとしての効率を低下させてしまう。 In addition, as shown in Fig. 5 of Patent Document 1, a method is used in which the value of m is changed step by step using a D / A converter or counter, as in a line graph. Yes. This is intended to provide the value of m required for each duty value, but additional functions such as D / A converters and counters are required, increasing the power consumption of the circuit, and as a DC-DC converter. Will reduce the efficiency.

「UNITRODE Application Note、U-97，3-43〜3-48」1999UNITRODE CORPORATION"UNITRODE Application Note, U-97, 3-43 to 3-48" 1999UNITRODE CORPORATION 米国特許第６１７７７８７号明細書「Circuits and Methods for Controlling Timing and Slope Compensation in Switching Regulators」US Pat. No. 6,177,787 “Circuits and Methods for Controlling Timing and Slope Compensation in Switching Regulators”

以上のように非特許文献１で提案されている図２の回路構成、および図３のスロープ補償方法では、インダクタ素子１２（Ｌ）に流れる電流に比例した電流を検出するために、スイッチ用トランジスタ素子と直列に抵抗（電力消費が発生）を挿入する必要のある事、あるいは並列に相似なトランジスタを接続してもインダクタ素子１２（Ｌ）に流れる電流を正確に検出出来ない事、デューティの変化に対応した最適なスロープ保証電圧を提供出来ない事、などの問題がある。また特許文献１で提案されているスロープ電圧波形作成方法は、デューティの変化に対応したスロープ補償電圧を作る事が出来るが、ハードウェアの規模が大となり余分な電力の発生が生じる事、などの欠点がある。 As described above, in the circuit configuration of FIG. 2 and the slope compensation method of FIG. 3 proposed in Non-Patent Document 1, a switch transistor is used to detect a current proportional to the current flowing through the inductor element 12 (L). It is necessary to insert a resistor (power consumption occurs) in series with the element, or even if a similar transistor is connected in parallel, the current flowing through the inductor element 12 (L) cannot be accurately detected, and the duty changes There is a problem that it is not possible to provide the optimum slope guarantee voltage corresponding to In addition, the slope voltage waveform creation method proposed in Patent Document 1 can create a slope compensation voltage corresponding to a change in duty, but the hardware scale becomes large and extra power is generated. There are drawbacks.

そこで本発明では、スイッチ用トランジスタ素子と直列に抵抗を接続する、あるいは並列に相似なトランジスタを接続する、事でインダクタ素子１２（Ｌ）に流れる電流を検出する手法ではなく、より簡便に低消費電力でインダクタ素子１２（Ｌ）に流れる電流を検出する手段を提供することを第１の目的とする。 Therefore, the present invention is not a method of detecting the current flowing through the inductor element 12 (L) by connecting a resistor in series with the switching transistor element or by connecting a similar transistor in parallel, and more easily and with low power consumption. A first object is to provide means for detecting a current flowing through the inductor element 12 (L) with electric power.

更にスロープ補償電圧の傾きの最適値はデューティに依存する事より、デューティの変化に対応した傾きを発生させる簡便な手段を提供することを第２の目的とする。 Furthermore, since the optimum value of the slope of the slope compensation voltage depends on the duty, a second object is to provide a simple means for generating a slope corresponding to a change in the duty.

本発明のDC-DCコンバータの第１の形態は、一方の端子が入力電圧源に接続され、制御入力の有無でオンおよびオフ動作を行うスイッチ用トランジスタ素子と、該スイッチ用トランジスタ素子の他方の端子と出力端子との間に接続されたインダクタ素子とを持つ出力回路と、前記出力回路中の、インダクタ素子に流れる電流を検出し、該電流に比例した電流を発生する電流検出回路と、一定の割合で変化する電圧の、べき乗に比例した電流を発生するスロープ補償電流発生回路と、上記両電流を合成し、該合成電流に比例した電圧を発生する電流合成電圧発生回路とを備える。 A first form of the DC-DC converter according to the present invention includes a switching transistor element having one terminal connected to an input voltage source and performing an on / off operation with or without a control input, and the other of the switching transistor elements. An output circuit having an inductor element connected between the terminal and the output terminal, a current detection circuit for detecting a current flowing through the inductor element in the output circuit and generating a current proportional to the current, and a constant A slope compensation current generating circuit that generates a current proportional to the power of the voltage that changes at a rate, and a current combined voltage generating circuit that combines the two currents and generates a voltage proportional to the combined current.

電流検出回路は、前記スイッチ用トランジスタ素子と前記インダクタ素子との接続点と入力電圧源間に、互いに直列に接続される第１および第２のスイッチ素子と、該第１および第２のスイッチ素子の接続点に現れる電圧変化を第１のインピーダンス素子の両端に印加するための増幅手段とを持ち、第１のインピーダンス素子に流れる電流を出力する。これにより、前記出力回路中のインダクタ素子に流れる電流に比例した電流を発生する。 The current detection circuit includes first and second switch elements connected in series between a connection point between the switching transistor element and the inductor element and an input voltage source, and the first and second switch elements. And amplifying means for applying a voltage change appearing at the connection point to both ends of the first impedance element, and outputting a current flowing through the first impedance element. As a result, a current proportional to the current flowing through the inductor element in the output circuit is generated.

本発明のDC-DCコンバータの第２の形態は、一方の端子が入力電圧源に接続され、制御入力の有無でオンおよびオフ動作を行うスイッチ用トランジスタ素子と、該スイッチ用トランジスタ素子の他方の端子と出力端子との間に接続されたインダクタ素子とを持つ出力回路と、前記出力回路中の、インダクタ素子に流れる電流を検出し、該電流に比例した電流を発生する電流検出回路と、一定の割合で変化する電圧の、べき乗に比例した電流を発生するスロープ補償電流発生回路と、上記両電流を合成し、該合成電流に比例した電圧を発生する電流合成電圧発生回路とを備える。 A second form of the DC-DC converter according to the present invention includes a switching transistor element having one terminal connected to an input voltage source and performing on / off operation with or without a control input, and the other of the switching transistor elements. An output circuit having an inductor element connected between the terminal and the output terminal, a current detection circuit for detecting a current flowing through the inductor element in the output circuit and generating a current proportional to the current, and a constant A slope compensation current generating circuit that generates a current proportional to the power of the voltage that changes at a rate, and a current combined voltage generating circuit that combines the two currents and generates a voltage proportional to the combined current.

スロープ補償電流発生回路は、入力電圧源と他の電源間に、容量、電位シフト素子、および一定の電流を供給する電流源を直列に接続し、容量に並列に接続される第３のスイッチ素子と、前記電位シフト素子と前記一定の電流を供給する電流源との接続点における電圧と、入力電圧源間の電圧変化のべき乗に比例した電流を発生させる非線形な電圧-電流変換素子を持つ。この非線形な電圧-電流変換素子の出力電流は、前記一定の割合で変化する電圧のべき乗に比例した電流となる。 The slope compensation current generating circuit includes a capacitor, a potential shift element, and a current source that supplies a constant current connected in series between the input voltage source and another power source, and a third switch element connected in parallel to the capacitor. And a non-linear voltage-current conversion element for generating a current proportional to the power of the voltage change between the input voltage source and the voltage at the connection point between the potential shift element and the current source supplying the constant current. The output current of the non-linear voltage-current conversion element is a current proportional to the power of the voltage changing at the constant rate.

本発明のDC-DCコンバータの第３の形態は、一方の端子が入力電圧源に接続され、制御入力の有無でオンおよびオフ動作を行うスイッチ用トランジスタ素子と、該スイッチ用トランジスタ素子の他方の端子と出力端子との間に接続されたインダクタ素子とを持つ出力回路と、前記出力回路中の、インダクタ素子に流れる電流を検出し、該電流に比例した電流を発生する電流検出回路と、一定の割合で変化する電圧の、べき乗に比例した電流を発生するスロープ補償電流発生回路と、上記両電流を合成し、該合成電流に比例した電圧を発生する電流合成電圧発生回路とを備える。 According to a third embodiment of the DC-DC converter of the present invention, a switching transistor element having one terminal connected to an input voltage source and performing an on / off operation with or without a control input, and the other of the switching transistor elements An output circuit having an inductor element connected between the terminal and the output terminal, a current detection circuit for detecting a current flowing through the inductor element in the output circuit and generating a current proportional to the current, and a constant A slope compensation current generating circuit that generates a current proportional to the power of the voltage that changes at a rate, and a current combined voltage generating circuit that combines the two currents and generates a voltage proportional to the combined current.

電流合成電圧発生回路は、前記電流検出回路から出力される電流と、前記スロープ補償電流発生回路から出力される電流との合成電流を第２のインピーダンス素子に供給し、該第２のインピーダンス素子の両端に発生する電圧を出力電圧とする。 The current combined voltage generation circuit supplies a combined current of the current output from the current detection circuit and the current output from the slope compensation current generation circuit to the second impedance element, and the second impedance element The voltage generated at both ends is defined as the output voltage.

本発明によれば、簡単な回路構成でかつ低消費電力で、出力スイッチ用トランジスタ素子に直列に抵抗を接続することなく、あるいは出力スイッチ用トランジスタ素子に並列に相似なトランジスタを接続する事なく、インダクタ電流に比例した波形を電圧の形で発生させる事ができる。また、デューティに比例してその傾きが次第に大となるような、しかもその変化は連続でスムーズなものであるような、スロープ補償電圧を発生させる事が出来る。これらの電圧を合成手段により合成して用いれば、高速応答、安定動作、などの特徴を持ったDC-DCコンバータが構成出来る。 According to the present invention, with a simple circuit configuration and low power consumption, without connecting a resistor in series to the output switch transistor element, or without connecting a similar transistor in parallel to the output switch transistor element, A waveform proportional to the inductor current can be generated in the form of a voltage. In addition, it is possible to generate a slope compensation voltage such that the slope gradually increases in proportion to the duty, and the change is continuous and smooth. If these voltages are combined and used by a combining means, a DC-DC converter having characteristics such as high-speed response and stable operation can be configured.

以下、本発明の実施の形態を実施例に基づき詳細に説明する。図１は、本発明実施例を示す回路構成図である。 Hereinafter, embodiments of the present invention will be described in detail based on examples. FIG. 1 is a circuit diagram showing an embodiment of the present invention.

図１において、トランジスタ１０（MP1）および１１（MN1）は、それぞれ出力回路のPMOSスイッチ用トランジスタ素子およびNMOSスイッチ用トランジスタ素子である。出力回路には、外付けのインダクタ素子１２（L）、容量素子１３（C）および負荷１００（RL）が接続される。本発明の図１では、図２のNPNスイッチ用トランジスタ素子（１０）およびスイッチ用ダイオード素子（１１）に代えて、MOSトランジスタが使用されている。 In FIG. 1, transistors 10 (MP1) and 11 (MN1) are a PMOS switch transistor element and an NMOS switch transistor element of the output circuit, respectively. An external inductor element 12 (L), a capacitive element 13 (C), and a load 100 (RL) are connected to the output circuit. In FIG. 1 of the present invention, MOS transistors are used in place of the NPN switching transistor element (10) and the switching diode element (11) of FIG.

トランジスタ１０（MP1）および１１（MN1）のゲート端子には、それぞれ１９および２０に示す制御波形が加えられているので、D×T期間中はトランジスタ１０（MP1）がオンし、トランジスタ１１（MN1）はオフとなる。したがって、入力VinよりLを通して電流が流れる。この期間が充電期間である。一方、周期TのうちD×Tを除く期間においては、トランジスタ１０（MP1）はオフし、トランジスタ１１（MN1）がオンとなる。インダクタ素子１２（L）に蓄えられたエネルギーは、負荷１００（RL）およびトランジスタ１１（MN1）を通って放電する（放電期間）。図２においてVs電圧波形は、トランジスタ１０（MP1）がオンしている期間の、インダクタ素子１２（L）に流れる電流に比例したものであった。したがって、該期間にインダクタ素子１２（L）に流れる電流に比例した電流を作成する必要がある。 Since the control waveforms shown in 19 and 20 are respectively applied to the gate terminals of the transistors 10 (MP1) and 11 (MN1), the transistor 10 (MP1) is turned on during the D × T period, and the transistor 11 (MN1) ) Is off. Therefore, current flows through L from the input Vin. This period is a charging period. On the other hand, in the period excluding D × T in the period T, the transistor 10 (MP1) is turned off and the transistor 11 (MN1) is turned on. The energy stored in the inductor element 12 (L) is discharged through the load 100 (RL) and the transistor 11 (MN1) (discharge period). In FIG. 2, the Vs voltage waveform is proportional to the current flowing through the inductor element 12 (L) during the period when the transistor 10 (MP1) is on. Therefore, it is necessary to create a current proportional to the current flowing through the inductor element 12 (L) during the period.

図１においては、電流検出回路２００の出力電流であるI_Dがインダクタ素子１２（L）に流れる電流に比例した電流となる。I_Dは、スイッチ素子２０１（SW1）、２０２（SW2）、オペアンプ２０３、トランジスタ２０４（MP2）および抵抗素子２０５（RD）を用いて、以下のようにして発生される。 In FIG. 1, _ID that is the output current of the current detection circuit 200 is a current proportional to the current flowing through the inductor element 12 (L). _ID is generated using the switching elements 201 (SW1) and 202 (SW2), the operational amplifier 203, the transistor 204 (MP2), and the resistance element 205 (RD) as follows.

まずD×T期間中にインダクタ素子１２（L）に流れる電流I_Lfは、トランジスタ１０（MP1）に流れる電流と等しい事に着目する。該期間におけるトランジスタ１０（MP1）のドレイン電流I_dは、MP1がオン状態、すなわち線形領域で動作している事より、

と表す事が出来る。ここで
β＝（μ_pＣ_oχW_MP1）／（Ｌ_MP1）、μ_p：ホールの移動度、Ｃ_oχ：MP1の単位面積当りのゲート容量、W_MP1：MP1のゲート幅、Ｌ_MP1：MP1のゲート長、Ｖ_GS：MP1のゲート・ソース間電圧、V_th：MP1のスレッショルド電圧、V_DS：MP1のドレイン・ソース間電圧であり、それぞれトランジスタ１０（MP1）のデバイスパラメータおよび端子間電圧で規定される量である。 First, _note that the current I _Lf flowing through the inductor element 12 (L) during the D × T period is equal to the current flowing through the transistor 10 (MP1). The drain current I _d of the transistor 10 (MP1) during this period is that MP1 is in the on state, that is, operating in the linear region,

Can be expressed. Where β = (μ _p _Coχ W _MP1 ) / (L _MP1 ), μ _p : hole mobility, C _oχ : gate capacitance per unit area of _MP1 , W _MP1 : gate width of _MP1 , L _MP1 : MP1 Gate length, V _GS : MP1 gate-source voltage, V _th : MP1 threshold voltage, V _DS : MP1 drain-source voltage, transistor 10 (MP1) device parameter and terminal voltage, respectively. It is a specified amount.

この時、トランジスタ１０（MP1）のオン抵抗Ron（MP1）は、Ｖ_GS＝Ｖ_inであるため、

で計算されるが、MP1はオン状態であり、Ｖ_ＤＳ≒０と考えて良いので、

で近似される、と考えられる。ここでDC−DCコンバータの通常の使用状態（安定状態を指す）では、β、Vin、Vthpは一定であるので、Ron（MP1）も一定値となる。 At this time, the on-resistance Ron (MP1) of the transistor 10 (MP1) is V _GS = V _in .

Since MP1 is in the on state and V _DS ≈0 can be considered,

It is thought that it is approximated by. Here, in the normal use state (indicating a stable state) of the DC-DC converter, β, Vin, and Vthp are constant, so that Ron (MP1) is also a constant value.

一方、インダクタ素子１２（L）に流れる電流ILｆは、（１）式で与えられるので、図１における端子Aの電圧Voは、

となる。ただしこの場合のLは、インダクタ素子のインダクタンスを表している。 On the other hand, since the current ILf flowing through the inductor element 12 (L) is given by the equation (1), the voltage Vo at the terminal A in FIG.

It becomes. However, L in this case represents the inductance of the inductor element.

DC−DCコンバータの通常の使用状態（安定状態を指す）では、（１６）式の、β、L、Vin、Vthp、Voutは全て一定値であり、I_L0も負荷１００により定まる一定値となるので、（１６）式はA点の電圧Voが時間と共に一定の割合で降下する事を示すものである。 In the normal use state (indicating a stable state) of the DC-DC converter, β, L, Vin, Vthp, and Vout in equation (16) are all constant values, and I _L0 is also a constant value determined by the load 100. Therefore, equation (16) indicates that the voltage Vo at point A drops at a constant rate with time.

該期間においてスイッチ素子２０１（SW1）をオンさせスイッチ素子２０２（SW２）をオフさせると、オペアンプ２０３の正相入力端子（＋の表示）の電圧はA点の電圧と一致する。オペアンプ２０３とトランジスタ素子２０４（MP2）、抵抗素子２０５（RD）および電流合成電圧発生回路２５０の唯一の構成要素である抵抗Rs（以下、抵抗素子２５０（Rs）と記述する）、より成る回路では、第１に、オペアンプ２０３の正相入力端子の電圧と、トランジスタ素子２０４（MP2）のソース端子と接続されているオペアンプ２０３の逆相入力端子（−の表示）であるB点の電圧が一致するように動作するので、B点の電圧もA点の電圧に一致する。第２に、抵抗素子２０５（RD）に流れる電流は、トランジスタ素子２０４（MP2）を通って抵抗素子２５０（Rs）に流れるので、I_Dが抵抗素子２５０（Rs）に流れることにより発生する電圧Vs´は（Vin−A点の電圧Vo）の（Rs/RD）倍されるように動作する。すなわち、

で、インダクタ素子に流れる電流ILｆに比例した電圧Vs´が得られる。 When the switch element 201 (SW1) is turned on and the switch element 202 (SW2) is turned off during this period, the voltage of the positive phase input terminal (indicated by +) of the operational amplifier 203 coincides with the voltage at point A. In a circuit comprising an operational amplifier 203, a transistor element 204 (MP2), a resistance element 205 (RD), and a resistor Rs (hereinafter referred to as a resistance element 250 (Rs)) which is the only component of the current synthesis voltage generation circuit 250, First, the voltage at the positive phase input terminal of the operational amplifier 203 and the voltage at the point B that is the negative phase input terminal (indicated by −) of the operational amplifier 203 connected to the source terminal of the transistor element 204 (MP2) match. Therefore, the voltage at point B matches the voltage at point A. Second, since the current flowing through the resistance element 205 (RD) flows through the transistor element 204 (MP2) and flows into the resistance element 250 (Rs), the voltage generated when _ID flows through the resistance element 250 (Rs). Vs ′ operates so as to be multiplied by (Rs / RD) times (Vin−A point voltage Vo). That is,

Thus, a voltage Vs ′ proportional to the current ILf flowing through the inductor element is obtained.

なお、トランジスタ素子１１（MN1）がオンする放電期間においては、スイッチ素子２０１（SW1）はオフでスイッチ素子２０２（SW２）はオンとなる。この場合、抵抗素子２０５（RD）の両端の電圧差はゼロとなり、Vsもゼロである。トランジスタ素子１０（MP1）がオフ状態からオン状態に切り替わる際、過大な電流がトランジスタ素子１０（MP1）に流れA点の電圧Voにスパイク上の電圧が現れる事がある。この場合においてもスイッチ素子２０１（SW1）をオンするタイミングをずらす事で、このような異常な電圧をVsに伝達せずに済む。 Note that in the discharge period in which the transistor element 11 (MN1) is turned on, the switch element 201 (SW1) is turned off and the switch element 202 (SW2) is turned on. In this case, the voltage difference between both ends of the resistance element 205 (RD) is zero, and Vs is also zero. When the transistor element 10 (MP1) switches from the off state to the on state, an excessive current flows through the transistor element 10 (MP1), and a spiked voltage may appear in the voltage Vo at the point A. Even in this case, it is not necessary to transmit such an abnormal voltage to Vs by shifting the timing of turning on the switch element 201 (SW1).

一方、スロープ補償電圧を発生するためのスロープ補償電流発生回路４００は、容量素子４０１（Cs）、スイッチ素子４０２（SW3）、オフセット電圧源４０３（Vof）、定電流源４０４（Iｃ）およびトランジスタ素子４０５（MP3）より構成される。スロープ補償電流発生回路４００の出力は電流Iｓであり、この電流が抵抗素子２５０（Rs）に流れて、Vsの一部であるスロープ補償分の電圧を発生する。 On the other hand, the slope compensation current generation circuit 400 for generating the slope compensation voltage includes a capacitive element 401 (Cs), a switch element 402 (SW3), an offset voltage source 403 (Vof), a constant current source 404 (Ic), and a transistor element. 405 (MP3). The output of the slope compensation current generation circuit 400 is a current Is, and this current flows through the resistance element 250 (Rs) to generate a voltage corresponding to the slope compensation that is a part of Vs.

スイッチ素子４０２（SW3）は、インダクタ電流の充電期間にオフとなり、放電期間に
オンとなるスイッチである。トランジスタ素子１０（MP1）がオンとなる充電期間において、スイッチ素子４０２（SW3）がオフとなると、定電流源４０４（Iｃ）の電流が容量素子４０１（Cs）に流れて、容量素子４０１（Cs）の両端の電圧は時間と共に直線的に増加する。この両端の電圧差Vcsは、

である。このVcsとオフセット電圧源４０３（Vof）の電圧の和が、トランジスタ素子４０５（MP3）のゲート・ソース間に加わるので、トランジスタ素子４０５（MP3）が飽和領域で動作する事を仮定すると、スロープ補償電流発生回路４００の出力電流I_sは、

となり、時間と共に増加する２次曲線となる。 The switch element 402 (SW3) is a switch that is turned off during the charging period of the inductor current and turned on during the discharging period. When the switching element 402 (SW3) is turned off during the charging period in which the transistor element 10 (MP1) is turned on, the current of the constant current source 404 (Ic) flows to the capacitive element 401 (Cs), and the capacitive element 401 (Cs ) Increases linearly with time. The voltage difference Vcs at both ends is

It is. Since the sum of the voltage Vcs and the voltage of the offset voltage source 403 (Vof) is applied between the gate and the source of the transistor element 405 (MP3), assuming that the transistor element 405 (MP3) operates in the saturation region, slope compensation is performed. output current I _s of the current generation circuit 400,

It becomes a quadratic curve that increases with time.

ただし、β_MP3＝（μ_pＣ_oχW_MP3）／（Ｌ_MP3）、μ_p：ホールの移動度、Ｃ_oχ：MP３の単位面積当りのゲート容量、W_MP3：MP３のゲート幅、Ｌ_MP3：MP３のゲート長、V_th：MP３のスレッショルド電圧であり、それぞれトランジスタ４０５（MP３）のデバイスパラメータである。 However, β _MP3 = (μ _p _Coχ W _MP3 ) / (L _MP3 ), μ _p : hole mobility, C _oχ : gate capacitance per unit area of _MP3 , W _MP3 : gate width of _MP3 , L _MP3 : MP3 gate length, V _th : MP3 threshold voltage, which is a device parameter of the transistor 405 (MP3).

I_sは抵抗素子２５０（Rs）に供給されるので、Vsのスロープ補償電圧分として、２次曲線の形の電圧波形が得られる。２次曲線の傾きは、時間と共に増大するので、スロープ電圧の傾きも時間と共に増大する。 Since I _s is supplied to the resistive element 250 (Rs), as the slope compensation voltage of the Vs, the shape of the voltage waveform of the secondary curve is obtained. Since the slope of the quadratic curve increases with time, the slope of the slope voltage also increases with time.

上述の結果を総合すると、Vsとして図４に示すような所望の電圧波形が得られる。 When the above results are combined, a desired voltage waveform as shown in FIG. 4 is obtained as Vs.

以上のように、図１の構成によれば、簡単な回路構成でかつ低消費電力で、出力スイッチ用トランジスタ素子に直列に抵抗を接続することなく、あるいは出力スイッチ用トランジスタ素子に並列に相似なトランジスタを接続する事なく、インダクタ電流に比例した波形を電圧の形で発生させる事ができる事がわかる。また、デューティに比例してその傾きが次第に大となるような、しかもその変化は連続でスムーズなものであるような、スロープ補償電圧を発生させる事が出来ることもわかる。これらの電圧を合成した電圧を用いて、高速応答、安定動作、などの特徴を持ったDC-DCコンバータを構成する。 As described above, according to the configuration of FIG. 1, a simple circuit configuration and low power consumption can be obtained without connecting a resistor in series with the output switch transistor element or in parallel with the output switch transistor element. It can be seen that a waveform proportional to the inductor current can be generated in the form of a voltage without connecting a transistor. It can also be seen that it is possible to generate a slope compensation voltage whose slope gradually increases in proportion to the duty, and whose change is continuous and smooth. A DC-DC converter with features such as high-speed response and stable operation is constructed using the voltage obtained by combining these voltages.

次に本発明の図１の電流検出回路２００およびスロープ補償電流発生回路４００を用いて、実際に降圧型DC−DCコンバータ用ICを構成した例について述べる。図５にこれを示した。図５は、出力のスイッチ用トランジスタ素子であるトランジスタ１０（MP1）、トランジスタ１１（MN1）、帰還回路に抵抗素子２２（Rf）と容量素子２３（Cf）を持つ誤差増幅器３００、レファレンス電圧源２１（VREF）、発振器２１０（OSC）、フリップ・フロップ２２０（FF1）、比較器２３０および、本発明の電流検出回路２００、スロープ補償電流発生回路４００と電流の合成により電圧を発生する抵抗素子２５０（Rs）より成る。出力回路として、外付けにインダクタ素子１２（L）、容量素子１３（C）、負荷１００（RL）、抵抗素子１４（R1）および１５（R２）よりなる電圧分圧器を想定している。 Next, an example in which a step-down DC-DC converter IC is actually constructed using the current detection circuit 200 and the slope compensation current generation circuit 400 of FIG. 1 of the present invention will be described. This is shown in FIG. FIG. 5 shows an output switching transistor element 10 (MP1), a transistor 11 (MN1), an error amplifier 300 having a resistance element 22 (Rf) and a capacitance element 23 (Cf) in a feedback circuit, and a reference voltage source 21. (VREF), oscillator 210 (OSC), flip-flop 220 (FF1), comparator 230, current detection circuit 200 of the present invention, slope compensation current generation circuit 400 and resistive element 250 ( Rs). As an output circuit, a voltage divider composed of an inductor 12 (L), a capacitor 13 (C), a load 100 (RL), and resistive elements 14 (R1) and 15 (R2) is assumed as an external circuit.

図５のDC−DCコンバータでは、周期Tを持つ発振器２１０（OSC）の出力によりフリップ・フロップ２２０（FF1）がセットされ、その結果Q/出力がローとなりトランジスタ１０（MP1）がオンとなって充電期間が開始される。この時、トランジスタ１１（MN1）はオフとなる。トランジスタ１０（MP1）のゲート端子とトランジスタ１１（MN1）のゲート端子には、両者ともフリップ・フロップ２２０（FF1）のQ/出力が加わるのであるが、トランジスタ１０（MP1）とトランジスタ１１（MN1）が同時にオン状態となりVinからグラウンド端子に貫通電流が流れるのを防ぐために、互いのQ/信号にはわずかな遅延を施してある。フリップ・フロップ２２０（FF1）より２本のQ/およびQ/´信号が出力されているのは、それぞれを区別するためである。 In the DC-DC converter shown in FIG. 5, the flip-flop 220 (FF1) is set by the output of the oscillator 210 (OSC) having the period T. As a result, the Q / output becomes low and the transistor 10 (MP1) is turned on. The charging period begins. At this time, the transistor 11 (MN1) is turned off. The Q / output of the flip-flop 220 (FF1) is applied to both the gate terminal of the transistor 10 (MP1) and the gate terminal of the transistor 11 (MN1), but the transistor 10 (MP1) and the transistor 11 (MN1) At the same time, the Q / signal is slightly delayed to prevent the through current from flowing from Vin to the ground terminal. The reason why the two Q / and Q / 'signals are output from the flip-flop 220 (FF1) is to distinguish them.

充電期間の開始と同時に、電流検出回路２００およびスロープ補償電流発生回路４００が動作し、抵抗素子２５０（Rｓ）の両端の電圧Vsも上昇し始める。一方、負荷１００（RL）の両端の電圧Voutを抵抗素子１４（R1）および１５（R2）で分圧した電圧は、レファレンス電圧源２１（VREF）の電圧と比較され、誤差増幅器３００で増幅されて比較器２３０の逆相入力端子（−で表示）に入力されている。抵抗素子２５０（Rｓ）の両端の電圧Vsが上昇して、比較器２３０の逆相入力端子（−で表示）に加わっている電圧Veよりも大となると、比較器２３０よりフリップ・フロップ２２０（FF1）にリセットパルスが入力される。リセットパルスが入力されると、フリップ・フロップ２２０（FF1）のQ/出力およびQ/´出力はハイとなるので、トランジスタ１０（MP1）はオフとなりトランジスタ１１（MN1）はオンとなって、図５のDC−DCコンバータは放電期間に入る。この放電期間には、電流検出回路２００およびスロープ補償電流発生回路４００の出力電流はない。比較器２３０の出力はローとなるが、フリップ・フロップ２２０（FF1）の出力には変化がないので、放電期間は、発振器２１０（OSC）より次のトリガパルスがフリップ・フロップ２２０（FF1）に入力されるまで続く。 Simultaneously with the start of the charging period, the current detection circuit 200 and the slope compensation current generation circuit 400 operate, and the voltage Vs across the resistance element 250 (Rs) also begins to rise. On the other hand, a voltage obtained by dividing the voltage Vout across the load 100 (RL) by the resistance elements 14 (R1) and 15 (R2) is compared with the voltage of the reference voltage source 21 (VREF) and amplified by the error amplifier 300. Is input to the negative phase input terminal (indicated by-) of the comparator 230. When the voltage Vs across the resistance element 250 (Rs) rises and becomes higher than the voltage Ve applied to the negative phase input terminal (indicated by −) of the comparator 230, the comparator 230 causes the flip-flop 220 ( Reset pulse is input to FF1). When the reset pulse is input, the Q / output and Q / ′ output of the flip-flop 220 (FF1) become high, so that the transistor 10 (MP1) is turned off and the transistor 11 (MN1) is turned on. No. 5 DC-DC converter enters a discharge period. There is no output current from the current detection circuit 200 and the slope compensation current generation circuit 400 during this discharge period. Although the output of the comparator 230 is low, the output of the flip-flop 220 (FF1) is not changed, so that the next trigger pulse is sent from the oscillator 210 (OSC) to the flip-flop 220 (FF1) during the discharge period. Continue until entered.

以上の動作を繰り返し、図５のDC−DCコンバータは、負荷１００（RL）に安定に電流を供給し続ける。 The above operation is repeated, and the DC-DC converter of FIG. 5 continues to supply a stable current to the load 100 (RL).

図１の本発明の回路を組み込んだ、図５のDC−DCコンバータの動作を、SPICE回路シミュレーションにて確認した。図６にこれを示す。トランジスタのデバイスパラメータは、０．６μｍ設計ルールのCMOS素子のものを用いた。Vinは３．６VでVoutは２．５Vとした。図５中における各素子のパラメータ値は次のようである。
fosc=4 MHz (T=250 nS)、L=2.2μH、C=10μF、RL=20Ω、R1=400 kΩ、R2=100 kΩ、VREF=0.5 V、Rf=1,200 kΩ、Cf=20 pF、Rs=30 kΩ。 The operation of the DC-DC converter of FIG. 5 incorporating the circuit of the present invention of FIG. 1 was confirmed by SPICE circuit simulation. This is shown in FIG. The device parameters of the transistors were those of CMOS elements with a design rule of 0.6 μm. Vin was 3.6V and Vout was 2.5V. The parameter values of each element in FIG. 5 are as follows.
fosc = 4 MHz (T = 250 nS), L = 2.2μH, C = 10μF, RL = 20Ω, R1 = 400 kΩ, R2 = 100 kΩ, VREF = 0.5 V, Rf = 1,200 kΩ, Cf = 20 pF, Rs = 30 kΩ.

図６（a）は、図５のA点の電圧であるVoの波形およびVout波形を示すものである。Vo波形において、電圧が高い部分はトランジスタ１0(MP1)がオン状態で、インダクタ素子１２（L）にエネルギーが蓄積される充電期間を示している。電圧の低い部分は、トランジスタ１１(MN1)がオン状態で放電期間に相当する。充電期間の方が放電期間より長く、この場合はデューティが５０％以上である事がわかる。充電期間の電圧の高い部分では、電圧が時間と共に直線的に下降する。これは（１６）式に示された通りである。Vout波形は、全期間を通して一定値に保たれている。 FIG. 6A shows the waveform of Vo, which is the voltage at point A in FIG. 5, and the Vout waveform. In the Vo waveform, the portion where the voltage is high indicates a charging period in which the transistor 10 (MP1) is on and energy is stored in the inductor element 12 (L). The low voltage portion corresponds to the discharge period when the transistor 11 (MN1) is in the on state. It can be seen that the charging period is longer than the discharging period, and in this case, the duty is 50% or more. In the high voltage portion of the charging period, the voltage decreases linearly with time. This is as shown in the equation (16). The Vout waveform is kept constant throughout the entire period.

図６（b）は、図５のインダクタ素子１２（L）に流れる電流の波形を示している。安定な繰り返し波形が得られている事がわかる。充電期間において、インダクタ素子１２（L）に流れる電流は直線的に増加する。放電期間においては直線的に減少し、図のような波形が得られる事がわかる。 FIG. 6B shows a waveform of a current flowing through the inductor element 12 (L) in FIG. It can be seen that a stable repetitive waveform is obtained. During the charging period, the current flowing through the inductor element 12 (L) increases linearly. It can be seen that the waveform decreases linearly during the discharge period, and the waveform shown in the figure is obtained.

図６（c）は、図５のVs波形およびVe波形を示すものである。Vs波形は充電期間のみに変化し、放電期間においては一定値に保たれる。放電期間においては、図１のスイッチ素子２０１（SW1）はオフで２０２（SW2）および４０２（SW3）が共にオンしている。この時図１中のI_DおよびI_sは完全にはゼロにはならず、わずかな電流が流れるので、図６（c）のVs波形の電圧もゼロではなく、わずかな電圧が現れている。ただし電流の変化はなくVs波形の電圧値も一定である。充電期間においてVs波形は、時間と共に直線的に増加する図５のインダクタ素子１２（L）に流れる電流に比例する電圧の変化と、２次曲線の形をしたスロープ補償電圧、との和より成り立っている事がわかり、図１の本発明の回路の動作が正しく行われている事がわかる。Vs波形の電圧がVe波形の電圧を超えたところで、図５中の比較器２３０よりリセットパルスが出力され、充電期間が終了するのは、前述の説明の通りである。 FIG. 6 (c) shows the Vs waveform and Ve waveform of FIG. The Vs waveform changes only during the charging period, and is kept constant during the discharging period. In the discharging period, the switch element 201 (SW1) in FIG. 1 is off and both 202 (SW2) and 402 (SW3) are on. I _D and I _s in this case in Figure 1 is entirely not become zero, so flows slight current, the voltage of Vs waveform shown in FIG. 6 (c), not zero, and small voltage appears . However, there is no change in current and the voltage value of the Vs waveform is constant. During the charging period, the Vs waveform is composed of a sum of a change in voltage proportional to the current flowing through the inductor element 12 (L) in FIG. It can be seen that the operation of the circuit of the present invention shown in FIG. As described above, when the voltage of the Vs waveform exceeds the voltage of the Ve waveform, the reset pulse is output from the comparator 230 in FIG. 5 and the charging period ends.

以上より、図１の本発明回路を用いた図５のDC−DCコンバータは、デューティが５０％を越えた場合においても安定に動作する事が示される。これは図１の本発明回路の有効性を示している。 From the above, it is shown that the DC-DC converter of FIG. 5 using the circuit of the present invention of FIG. 1 operates stably even when the duty exceeds 50%. This shows the effectiveness of the inventive circuit of FIG.

本発明の回路は、電流モード型DC−DCコンバータなどの、スロープ電流補償回路を必要とする種々の構成に適用することができる。 The circuit of the present invention can be applied to various configurations that require a slope current compensation circuit, such as a current mode type DC-DC converter.

本発明の実施例のスロープ電流補償回路の回路構成を示す図である。It is a figure which shows the circuit structure of the slope current compensation circuit of the Example of this invention. 従来例の電流モード型DC−DCコンバータの回路構成を示す図である。It is a figure which shows the circuit structure of the current mode type DC-DC converter of a prior art example. 従来例の電流モード型DC−DCコンバータにおけるスロープ補償回路の必要性を示す図である。It is a figure which shows the necessity of the slope compensation circuit in the current mode type DC-DC converter of a prior art example. 本発明の回路により発生されるスロープ補償電圧波形を示す図である。It is a figure which shows the slope compensation voltage waveform produced | generated by the circuit of this invention. 本発明の回路を適用した実施例の、電流モード型DC−DCコンバータの回路構成を示す図である。It is a figure which shows the circuit structure of the current mode type DC-DC converter of the Example to which the circuit of this invention is applied. 本発明の回路を適用した実施例の、電流モード型DC−DCコンバータにおいて、スイッチ用トランジスタ素子とインダクタ素子の接続点の電圧、インダクタ電流およびスロープ補償電圧波形をシミュレーションした結果を示す図である。It is a figure which shows the result of having simulated the voltage of the connection point of the transistor element for a switch, and an inductor element, an inductor current, and a slope compensation voltage waveform in the current mode type DC-DC converter of the Example to which the circuit of this invention is applied.

符号の説明Explanation of symbols

Vin 入力電圧源
Vout DC−DCコンバータに必要な外付け回路を付加した状態での最終出力電圧
Vo スイッチ用トランジスタ素子とインダクタ素子の接続点の電圧
Vs インダクタ素子に流れる電流に比例する電圧
Ve 誤差増幅器の出力電圧
Vc スロープ補償電圧
T 周期
D デューティ
I_Lf、I_Lb 充電期間および放電期間にインダクタ素子に流れる電流
I_D、I_s 電流検出回路およびスロープ電流発生回路の出力電流
I_RL 負荷に流れる電流
I_LP 従来構成の回路中でインダクタ電流に比例した電流
ｍ１、ｍ２ Vsの傾き
m Vcの傾き
K 比例係数
ΔI0、ΔI１インダクタ電流の変動量
１０，１１スイッチング用トランジスタ（またはダイオード）素子
１２インダクタンス素子（L）
１３出力回路中の容量素子（C）
１４、１５出力電圧を分圧する抵抗
１９，２０スイッチング用トランジスタ素子のゲートに加わる電圧波形
２１レファレンス電圧源
２２、２３誤差増幅器の帰還抵抗および帰還容量
１００負荷（RL）
２００電流検出回路
２０１、２０２電流検出回路中のスイッチ
２０３オペアンプ
２０４電流検出回路中のトランジスタ素子
２０５電流検出回路中の抵抗素子
２１０発振回路（OSC）
２２０ラッチ
２３０比較器
２４０減算器
２５０ Vs電圧を発生する抵抗素子
３００誤差増幅器
４００スロープ補償電流発生回路
４０１スロープ補償電流発生回路中の容量素子
４０２スロープ補償電流発生回路中のスイッチ素子
４０３オフセット電圧源
４０４定電流源
４０５スロープ補償電流発生回路中のトランジスタ素子 Vin input voltage source
Vout Final output voltage with external circuit required for DC-DC converter added
Vo Switching transistor voltage and inductor element connection voltage
Vs Voltage proportional to the current flowing through the inductor element
Ve Error amplifier output voltage
Vc slope compensation voltage
T period
D duty
I _Lf , I _Lb Current flowing in the inductor element during charging and discharging
Output current of I _D and _Is current detection circuit and slope current generation circuit
I _RL load current
I _LP The slope of currents m1 and m2 Vs in proportion to the inductor current in the conventional circuit
m Vc slope
K proportional coefficient ΔI0, ΔI1 Inductor current fluctuation 10,11 Switching transistor (or diode) element 12 Inductance element (L)
13 Capacitance element in output circuit (C)
14, 15 Resistors 19, 20 for dividing output voltage Voltage waveform applied to gate of switching transistor element 21 Reference voltage source 22, 23 Error amplifier feedback resistor and feedback capacitor 100 Load (RL)
200 Current detection circuit 201, 202 Switch 203 in current detection circuit Operational amplifier 204 Transistor element 205 in current detection circuit Resistance element 210 in current detection circuit Oscillation circuit (OSC)
220 Latch 230 Comparator 240 Subtractor 250 Resistor element 300 for generating voltage Vs Error amplifier 400 Slope compensation current generation circuit 401 Capacitance element 402 in slope compensation current generation circuit Switch element 403 in slope compensation current generation circuit Offset voltage source 404 Constant current source 405 Transistor element in slope compensation current generation circuit

Claims

一方の端子が入力電圧源に接続され、制御入力の有無でオンおよびオフ動作を行うスイッチ用トランジスタ素子と、該スイッチ用トランジスタ素子の他方の端子と出力端子との間に接続されたインダクタ素子とを持つ出力回路と、
前記出力回路中の、インダクタ素子に流れる電流を検出し、該電流に比例した電流を発生する電流検出回路と、
一定の割合で変化する電圧の、べき乗に比例した電流を発生するスロープ補償電流発生回路と、
上記両電流を合成し、該合成電流に比例した電圧を発生する電流合成電圧発生回路とを備え、
前記電流検出回路は、前記スイッチ用トランジスタ素子と前記インダクタ素子との接続点と入力電圧源間に、互いに直列に接続される第１および第２のスイッチ素子と、該第１および第２のスイッチ素子の接続点に現れる電圧変化を第１のインピーダンス素子の両端に印加するための増幅手段とを持ち、該第１のインピーダンス素子に流れる電流を出力する事を特徴とするDC−DCコンバータ。 A switching transistor element having one terminal connected to an input voltage source and performing an on / off operation with or without a control input; and an inductor element connected between the other terminal of the switching transistor element and an output terminal; An output circuit having
A current detection circuit for detecting a current flowing through the inductor element in the output circuit and generating a current proportional to the current;
A slope compensation current generation circuit that generates a current proportional to the power of a voltage that changes at a constant rate;
A current synthesis voltage generation circuit that synthesizes the two currents and generates a voltage proportional to the synthesis current;
The current detection circuit includes first and second switch elements connected in series between a connection point between the switching transistor element and the inductor element and an input voltage source, and the first and second switches. A DC-DC converter characterized by having an amplifying means for applying a voltage change appearing at a connection point of the elements to both ends of the first impedance element, and outputting a current flowing through the first impedance element.

一方の端子が入力電圧源に接続され、制御入力の有無でオンおよびオフ動作を行うスイッチ用トランジスタ素子と、該スイッチ用トランジスタ素子の他方の端子と出力端子との間に接続されたインダクタ素子とを持つ出力回路と、
前記出力回路中の、インダクタ素子に流れる電流を検出し、該電流に比例した電流を発生する電流検出回路と、
一定の割合で変化する電圧の、べき乗に比例した電流を発生するスロープ補償電流発生回路と、
上記両電流を合成し、該合成電流に比例した電圧を発生する電流合成電圧発生回路とを備え、
前記スロープ補償電流発生回路は、入力電圧源と他の電源間に、容量、電位シフト素子、および一定の電流を供給する電流源を直列に接続し、容量に並列に接続される第３のスイッチ素子と、前記電位シフト素子と前記一定の電流を供給する電流源との接続点における電圧と、入力電圧源間の電圧変化のべき乗に比例した電流を発生させる非線形な電圧-電流変換素子を持つ事を特徴とするDC−DCコンバータ。 A switching transistor element having one terminal connected to an input voltage source and performing an on / off operation with or without a control input; and an inductor element connected between the other terminal of the switching transistor element and an output terminal; An output circuit having
A current detection circuit for detecting a current flowing through the inductor element in the output circuit and generating a current proportional to the current;
A slope compensation current generation circuit that generates a current proportional to the power of a voltage that changes at a constant rate;
A current synthesis voltage generation circuit that synthesizes the two currents and generates a voltage proportional to the synthesis current;
The slope compensation current generation circuit includes a capacitor, a potential shift element, and a current source for supplying a constant current connected in series between an input voltage source and another power source, and a third switch connected in parallel to the capacitor. A non-linear voltage-current conversion element that generates a current proportional to the power of the voltage change between the input voltage source and the voltage at the connection point of the element, the potential shift element and the current source that supplies the constant current DC-DC converter characterized by things.

一方の端子が入力電圧源に接続され、制御入力の有無でオンおよびオフ動作を行うスイッチ用トランジスタ素子と、該スイッチ用トランジスタ素子の他方の端子と出力端子との間に接続されたインダクタ素子とを持つ出力回路と、
前記出力回路中の、インダクタ素子に流れる電流を検出し、該電流に比例した電流を発生する電流検出回路と、
一定の割合で変化する電圧の、べき乗に比例した電流を発生するスロープ補償電流発生回路と、
上記両電流を合成し、該合成電流に比例した電圧を発生する電流合成電圧発生回路とを備え、
前記電流合成電圧発生回路は、前記電流検出回路から出力される電流と、前記スロープ補償電流発生回路から出力される電流との合成電流を第２のインピーダンス素子に供給し、該第２のインピーダンス素子の両端に発生する電圧を出力電圧とする事を特徴とするDC−DCコンバータ。 A switching transistor element having one terminal connected to an input voltage source and performing an on / off operation with or without a control input; and an inductor element connected between the other terminal of the switching transistor element and an output terminal; An output circuit having
A current detection circuit for detecting a current flowing through the inductor element in the output circuit and generating a current proportional to the current;
A slope compensation current generation circuit that generates a current proportional to the power of a voltage that changes at a constant rate;
A current synthesis voltage generation circuit that synthesizes the two currents and generates a voltage proportional to the synthesis current;
The current combined voltage generation circuit supplies a combined current of a current output from the current detection circuit and a current output from the slope compensation current generation circuit to a second impedance element, and the second impedance element DC-DC converter, characterized in that the voltage generated at both ends is the output voltage.