JP2006017744A

JP2006017744A - 欠陥検査レシピ作成方法

Info

Publication number: JP2006017744A
Application number: JP2005267313A
Authority: JP
Inventors: Tomonobu Noda; 田智信野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2005-09-14
Filing date: 2005-09-14
Publication date: 2006-01-19

Abstract

【課題】全ての欠陥種を検出できる最適の欠陥検査レシピを作成者の熟練度に依存することなく作成する方法を提供する。
【解決手段】模擬正常パターンに対して高さ方向での変化と平面形状での変化とを有する模擬欠陥パターンＤＦ１〜ＤＦ３を備える模擬欠陥ウェーハ１を用いて暫定検査レシピを作成し、模擬欠陥ウェーハ１について欠陥検査を行ない、検出された欠陥データと、予め得られた模擬欠陥ウェーハ１の模擬欠陥データとを照合して欠陥検出感度を定量化し、所望の欠陥検出率が得られるまでレシピパラメータを変更して暫定検査レシピを作成する。
【選択図】図１３

Description

本発明は、半導体欠陥検査に関し、特に、半導体欠陥検査に用いる模擬欠陥ウェーハおよび欠陥検査レシピ作成方法を対象とする。

従来の技術による欠陥検査レシピの作成方法の一例について、図１４のフローチャートを参照しながら説明する。

まず、検査対象となるウェーハを用意し（ステップＳ９１）、次に、レシピ用のパラメータを暫定的に選択して（ステップＳ９２）、暫定検査レシピを作成する（ステップＳ９３）。次に、検査対象のウェーハを実際に検査して検出された欠陥を観察し（ステップＳ９４）、その欠陥の種類（以下、欠陥種という）や欠陥の大きさから、暫定検査レシピによる欠陥検出感度が所望の検出感度に達しているかどうかを判断する（ステップＳ９５）。所望の検出感度に達していないと判断した場合は、所望の検出感度を満たすまで、レシピパラメータの選択、暫定検査レシピの作成、ウェーハ検査および欠陥観察の一連の手順を繰り返す（ステップＳ９２〜Ｓ９５）。所望の検出感度に達したと判断した場合は、最後に選択したレシピパラメータを検査用のレシピパラメータとして決定し（ステップＳ９６）、そのときの暫定検査レシピを欠陥検査レシピとして欠陥検査装置へ登録して（ステップＳ９７）、検査レシピ作成を終了する。

しかしながら、上述した従来の検査レシピ作成方法には以下のような問題点があった。

即ち、検査対象のウェーハが実際の半導体製品やＴＥＧ（Test Element Group）であるために、実際にどのような欠陥種がどのくらい存在するかという欠陥情報を予め得ることができない。このため、所望の欠陥種が全て検出できているか、他の欠陥種は検出できないのか、または全く存在していないのかを把握することができなかった。また、検査レシピの良否が作成者の熟練度に大きく左右されるという問題もあった。

また、実際のウェーハでなく模擬欠陥ウェーハを使用しようとしても、従来は単層構造で作成されたものしかなかった。このため、図１５に示す模擬欠陥１０１，１０２のように、平面的な欠陥種しか作成できなかった。しかし、実際に起こり得る欠陥は、図１６に示すように、パターン上に形成された欠陥１０３や基板上のパターン同士の隙間に形成された欠陥１０４など、高さ方向（基板面に垂直な方向）での位置が異なるものも多く、このような欠陥を単層構造の模擬欠陥ウェーハで実現するのは困難である。

本発明は上記事情に鑑みてなされたものであり、その目的は、様々な欠陥種を考慮した欠陥検査用の模擬欠陥ウェーハを提供するとともに、作成者の熟練度に依存することなく所望の欠陥種を漏れなく検出できる検査レシピ作成方法を提供することにある。

本発明は、以下の手段により上記課題の解決を図る。

即ち、本発明によれば、
半導体基板上に形成され、上面と上記半導体基板の表面との距離が第１の長さである模擬正常パターンと、上記半導体基板上に形成され、上面と上記半導体基板の表面との距離が上記第１の長さと異なる第２の長さである第１の模擬欠陥パターンと、を備える模擬欠陥ウェーハが提供される。

上記第１の模擬欠陥パターンの上面と上記半導体基板の表面との距離が、上記模擬正常パターンの上面と上記半導体基板の表面との距離と異なるので、実際に起こり得る欠陥のうち、高さ方向で位置が異なる欠陥を模擬的に実現する模擬欠陥ウェーハが提供される。ここで、上記模擬正常パターンとは、検査対象である半導体ウェーハ上に設計通りに良好に形成されるパターンを模擬欠陥ウェーハ上で模擬的に形成したパターンをいう。

上記模擬欠陥ウェーハは、上記半導体基板上に形成され上記模擬正常パターンと異なる平面形状を有する第２の模擬欠陥パターンをさらに備えることが望ましい。上記第２の模擬欠陥パターンにより、平面形状における欠陥種をも実現することができる。

上記第１の模擬欠陥パターンは、上記模擬正常パターン上に形成されたパターンを含むと好適である。

また、上記模擬正常パターン、上記第１および上記第３の模擬欠陥パターンは、導電膜を含む積層体で構成しても良い。これにより、配線パターンにおける欠陥を模した模擬欠陥ウェーハが提供される。

また、本発明によれば、
半導体欠陥検査装置に用いるレシピファイルの作成方法であって、レシピパラメータを任意に設定するパラメータ設定工程と、上記レシピパラメータに基づいて第１の暫定欠陥検査レシピを作成する第１の暫定レシピ作成工程と、上記第１の暫定欠陥検査レシピを用いて、欠陥種に関するデータである模擬欠陥データが予め得られた模擬欠陥ウェーハについて欠陥を検出する模擬欠陥検出工程と、検出された欠陥データと上記模擬欠陥データとを照合して、上記第１の暫定欠陥検査レシピの欠陥検出率を算出する欠陥検出率算出工程と、算出された上記欠陥検出率を所望の欠陥検出率と比較して上記第１の暫定欠陥検査レシピの欠陥検出感度を判定する欠陥検出感度判定工程と、算出された上記欠陥検出率が上記所望の欠陥検出率を下回る場合に、上記レシピパラメータを変更して上記第１の暫定レシピ作成工程ないし上記欠陥検出感度判定工程を所望の上記欠陥検出感度が得られるまで繰り返す第１の暫定レシピ修正工程と、所望の上記欠陥検出感度が得られたときの上記レシピパラメータを上記半導体欠陥検査装置のレシピパラメータとして決定するレシピ決定工程と、を備える欠陥検査レシピの作成方法が提供される。

上記レシピファイル作成方法によれば、模擬欠陥データが予め得られた模擬欠陥ウェーハを用い、また、検出された欠陥データを上記模擬欠陥データと照合して上記第１の暫定欠陥検査レシピによる欠陥検出率を算出するので、上記第１の暫定欠陥検査レシピの欠陥検出感度を定量化することができる。さらに、所望の検出感度に至るまで上記レシピパラメータを調整・変更することによりレシピパラメータを最適化することができる。この結果、レシピ作成者の熟練度に依存することなく最適の欠陥検査レシピを作成することが可能になる。

上述した欠陥検査レシピの作成方法は、決定された上記レシピパラメータを用いて第２の暫定欠陥検査レシピを作成する第２の暫定レシピ作成工程と、上記第２の暫定欠陥検査レシピを用いて検査対象の半導体ウェーハについて欠陥を実際に検査する実検査工程と、上記半導体ウェーハに対する欠陥検査の結果について異常があるか否かを検証する異常検証工程と、上記欠陥検査の結果に異常がある場合に、上記レシピパラメータを調整して上記第２の暫定レシピ作成工程ないし上記異常検証工程を上記異常が無くなるまで繰り返す第２の暫定レシピ修正工程と、をさらに備えることが好ましい。

このように、検査対象の半導体ウェーハからの欠陥検査結果について異常の有無を検証し、異常がある場合は、この異常がなくなるまで上記レシピパラメータを調整するので、最適の欠陥検査レシピを作成することができる。

また、上述した欠陥検査レシピの作成方法は、決定された上記レシピパラメータを用いて第２の暫定欠陥検査レシピを作成する第２の暫定レシピ作成工程と、上記第２の暫定欠陥検査レシピを用いて検査対象の半導体ウェーハについて欠陥を実際に検査する実検査工程と、上記半導体ウェーハに対する欠陥検査の結果について異常があるか否かを検証する異常検証工程と、上記欠陥検査の結果について異常がある場合に、その異常の程度を判定する工程と、判定された上記異常の程度が、上記第２の暫定欠陥検査レシピの調整により解消可能な範囲内にある場合は、上記レシピパラメータを調整して上記第２の暫定レシピ作成工程ないし上記異常検証工程を上記異常が無くなるまで繰り返し、判定された上記異常の程度が、上記第２の暫定欠陥検査レシピの調整により解消可能な範囲を超える場合は、上記レシピパラメータを変更して上記第１の暫定レシピ作成工程ないし上記異常検証工程を上記異常が無くなるまで繰り返す工程と、をさらに備えることが望ましい。

これにより、異常の程度が大きい場合は、上記第１の暫定欠陥検査レシピの作成段階からレシピパラメータを調整するので、最適の欠陥検査レシピを作成することができる。

上記模擬欠陥ウェーハは、上述した本発明にかかる模擬欠陥ウェーハであることが望ましい。

これにより、上記模擬正常パターンとは高さ方向で位置が異なる欠陥種や平面形状が異なる欠陥種を考慮してレシピパラメータを選定できるので、漏れのない欠陥検出を可能にするレシピファイルを作成することができる。

また、上記レシピパラメータは、上記半導体欠陥検査装置の光学系または電子光学系における変更可能な焦点距離を含み、上記パラメータ設定工程は、上記半導体ウェーハの表面に垂直な方向において所望の位置に存在し得る上記欠陥種に対応した上記焦点距離を設定する工程を含むと良い。

従来の技術によれば、特定の欠陥種のみを検査する場合、レシピ作成者がその経験に基づいて上記焦点距離を推定していたが、結局はデータ加工により所望の欠陥種に対応するデータを抽出しなければならず、データ処理に多大な時間が費やされていた。本発明によれば、所望の欠陥種に応じたレシピパラメータを短時間で選定できるので、検査効率を大幅に改善するレシピファイルが提供される。

以上詳述したとおり、本発明は、以下の効果を奏する。

即ち、本発明によれば、検査対象ウェーハ上で発生しうる典型的な欠陥種を模擬的に実現した模擬欠陥ウェーハが提供される。

また、本発明によれば、模擬欠陥データが予め得られた模擬欠陥ウェーハを用い、欠陥種の特徴や欠陥検出感度を定量化するので、レシピ作成者の熟練度に依存することなく、所望の欠陥種の全てを検出できる最適の欠陥検査レシピを作成することができる。

以下、本発明の実施の形態のいくつかについて図面を参照しながら説明する。

（１）模擬欠陥ウェーハの実施形態
図１は、本発明にかかる模擬欠陥ウェーハの実施の一形態を示す部分平面図であり、また、図２は、図１に示す模擬欠陥ウェーハを図１のＡ−Ａ切断線により切断した略示断面図である。

図１および図２に示すように、本実施形態の模擬欠陥ウェーハ１は、Ｇａｔｅ配線工程の欠陥検査に用いる模擬欠陥ウェーハであり、シリコン基板Ｓ上に形成された配線パターン１０ａ〜１０ｄおよび模擬欠陥パターンＤＦ１〜ＤＦ３を備える。

図２の断面図に示すように、本実施形態の模擬欠陥ウェーハ１の特徴は、まず、模擬欠陥パターンＤＦ１，ＤＦ２の上面の基板Ｓ表面からの高さが配線パターン１０ａ〜１０ｄとそれぞれ異なる点にあり、次に、図１に示すように、模擬欠陥パターンＤＦ１〜ＤＦ３の平面形状がいずれも配線パターン１０ａ〜１０ｄと異なる点にある。

配線パターン１０ａ〜１０ｄは、それぞれ膜厚約２００ｎｍで基板Ｓ上のシリコン酸化膜１６上に成膜されたポリシリコン膜７ａ〜７ｄと、これらのポリシリコン膜上に約２００ｎｍの膜厚でそれぞれ成膜されたシリコン窒化膜９ａ〜９ｄを含み、図１の紙面左右方向に所定のピッチで形成されたライン状のパターンである。配線パターン１０ａ〜１０ｄは、本実施形態における模擬正常パターンである。

模擬欠陥パターンＤＦ１は、シリコン基板Ｓ上に成膜された膜厚約５０ｎｍのシリコン酸化膜３とこのシリコン酸化膜３上に成膜された膜厚約１００ｎｍのシリコン窒化膜５を含む。シリコン窒化膜５上面の基板Ｓ表面からの高さは配線パターン１０ａ〜１０ｄよりも低い。模擬欠陥パターンＤＦ１は、シリコン酸化膜３およびシリコン窒化膜５の一部が配線パターン１０ａの内部に埋め込まれ、またこれらの残部が配線パターン１０ａ，１０ｂ間に位置するように形成されている。

模擬欠陥パターンＤＦ２は、配線パターン１０ｂ上の一部領域において約１００ｎｍの膜厚で成膜されたポリシリコン膜２０で構成される。これにより、模擬欠陥パターンＤＦ２上面の基板Ｓ表面からの高さが配線パターン１０ａ〜１０ｄと異なる構造となっている。

模擬欠陥パターンＤＦ３は、配線パターン１０ｃ，１０ｄと同一の材料・膜厚で配線パターン１０ｃ，１０ｄ間の一部間隙を埋めるように形成されている。従って、その上面の基板Ｓ表面からの高さは配線パターン１０ｃ，１０ｄと同一であるが、平面視においてこれらの配線パターンを相互に接続するような形状となっている。

本実施形態の模擬欠陥ウェーハ１を用いた欠陥検査レシピの作成方法は、次記する実施形態において説明するので、ここでは模擬欠陥ウェーハ１の作成方法について説明する。

図３〜図６、図８〜図１１は、図１に示す模擬欠陥ウェーハの作成方法を説明する略示断面図であり、図７は、図１に示す模擬欠陥ウェーハの作成方法を説明する略示平面図である。

まず、図３に示すように、シリコン基板Ｓ上にシリコン酸化膜２を約５０ｎｍの厚さで成膜した後、シリコン窒化膜４を約１００ｎｍの厚さで成膜する。

次に、図４に示すように、シリコン酸化膜２とシリコン窒化膜４とをレジストを用いたパターニングにより選択的に除去して、シリコン酸化膜３およびシリコン窒化膜５とし、これらにより配線パターン下の模擬欠陥パターンＤＦ１を形成する。

次に、図５に示すように、基板Ｓの表面にシリコン酸化膜１６を約１０ｎｍの厚さで成膜した後、全面にポリシリコン膜６とシリコン窒化膜８とをそれぞれ約２００ｎｍの厚さで順次成膜し、レジストを用いたパターニングにより選択的に除去して、図６に示すように、配線パターン１０ａ〜１０ｄを形成する。このとき、配線パターン形状の一部に欠陥パターンの形状を加えたレジストパターン（マスク）を用いることにより、ポリシリコン膜６とシリコン窒化膜８とを図６の符号７ａ，７ｂ，１３と符号９ａ，９ｂ，１５でそれぞれ示す形状とし、図７の平面図に示すように、パターンの形状異常欠陥としての模擬欠陥パターンＤＦ３を配線パターンと同時に形成する。

次に、図８に示すように、全面にＢＰＳＧ（Boron-doped Phospher-Silicate Glass）膜１８を約８００ｎｍの厚さで成膜した後、図９に示すように、シリコン窒化膜９ａ，９ｂ，１５が表層に現れるまで、ＣＰＭ(Chemical Mechanical Polishing)加工によりＢＰＳＧ膜１８を後退させる。

次に、図１０に示すように、全面にポリシリコン膜２０を約１００ｎｍの厚さで成膜した後、図１１に示すように、このポリシリコン膜２０をレジストを用いたパターニングにより選択的に除去し、これにより、配線パターン１０ｂ上の模擬欠陥パターンＤＦ２を形成する。

最後に、ＢＰＳＧ膜１８を異方性エッチングにより除去し、図１および図２に示すように、Ｇａｔｅ配線工程における模擬欠陥ウェーハ１を完成させる。

（２）欠陥検査レシピ作成方法の実施形態
図１２および図１３は、本発明にかかる欠陥検査レシピ作成方法の実施の一形態を説明するフローチャートである。なお、本実施形態で作成されたレシピが適用される欠陥検査装置としては、特に限定はなく、例えばレーザビーム等を用いた光学系の欠陥検査装置でも、電子ビーム等を用いた荷電ビーム系の欠陥検査装置でも良い。

まず、図１２に示すように、模擬欠陥ウェーハ１（図１および図２参照）をその模擬欠陥データとともに準備し（ステップＳ１）、暫定のレシピパラメータを任意に選択して（ステップＳ２）、暫定の欠陥検査レシピを作成する（ステップＳ３）。レシピパラメータには、検査工程や検査対象ウェーハの種類に応じて多数あるが、例えば、光学系（電子光学系）における焦点距離や、取得する欠陥画像の画素（ピクセル）の大きさ、ノイズを除去するための画像フィルタの強度などがある。

次に、作成した暫定欠陥検査レシピを用いて、模擬欠陥ウェーハ１に対して欠陥検査を行い、模擬欠陥を検出させる（ステップＳ４）。

次に、暫定の欠陥検査レシピで検出した欠陥データと予め準備した模擬欠陥データとを照合し（ステップＳ５）、欠陥検出率を算出する（ステップＳ６）。
次に、得られた欠陥検出率を所望の検出率と比較判定する（ステップＳ７）。本実施形態においては、この所望の検出率を８０％とする。

得られた欠陥検出率が判定基準を満たさない場合は（ステップＳ７）、暫定レシピパラメータの値を変更しながら（ステップＳ８）、判定基準を満たすレシピパラメータが見つかるまで上述したステップＳ３〜Ｓ７までのフローを繰り返す。この一方、判定基準を満たした場合は、そのときのレシピパラメータを欠陥検査レシピ用のパラメータとして（ステップＳ９）、データベースに登録する（ステップＳ１０）。

次に、図１３に示すように、実際の検査対象であるウェーハを準備し（ステップＳ１１）、前述のステップＳ１０において既にデータベースに登録したレシピパラメータをデータベースから引き出して選択し（ステップＳ１２）、暫定の欠陥検査レシピを再度作成する（ステップＳ１３）。

次に、前述のステップＳ１１で準備した検査対象ウェーハについて実際に欠陥検査と欠陥観察を行い（ステップＳ１４）、検査結果に異常があるかどうかを確認する（ステップＳ１５）。ここで、検査結果における異常とは、主としてノイズであり、例えば光学系の欠陥検査装置であれば、ウェーハからの反射光の光強度プロファイルにおけるノイズ、荷電ビーム系の欠陥検査装置であれば、ウェーハから検出された２次電子等で形成される電子ビーム画像の濃淡プロファイルにおけるノイズなどが挙げられる。検査結果に異常が発見された場合は（ステップＳ１５）、異常の程度に応じてレシピパラメータの見直しを行なう。異常の程度が軽微なものであり、調整で解消するのであれば（ステップＳ１６）、レシピパラメータの値を調整し（ステップＳ１７）、暫定欠陥検査レシピを再度作成し、同一の検査対象ウェーハを用いて異常がなくなるまで確認を繰り返す（ステップＳ１３〜Ｓ１５）。異常の程度が顕著であり、調整で解消しそうにない場合は（ステップＳ１６）、再び模擬欠陥ウェーハを準備して検査対象ウェーハと取り替え（ステップＳ１８）、レシピパラメータを変更して（ステップＳ１９）、上述したステップＳ３〜Ｓ１５の手順を異常がなくなるまで繰り返す。検査結果に異常が発見されなかった場合、または上記一連の処理により異常がないことが確認された場合は（ステップＳ１５）、そのときのレシピパラメータを最終的なレシピパラメータとして決定する（ステップＳ２０）。

その後は、最終決定したレシピパラメータをデータベースに登録し（ステップＳ２１）、さらに、そのときの暫定検査レシピを検査レシピと決定して欠陥検査装置に登録して（ステップＳ２２）、欠陥検査レシピ作成を終了する。

本実施形態によれば、模擬正常パターンに対して高さ方向の変化と平面形状での変化とを有する模擬欠陥パターンを備える模擬欠陥ウェーハ１を用い、この模擬欠陥ウェーハの模擬欠陥データとの照合により暫定レシピの検出感度を定量化するので、レシピ作成者の熟練度に依存することなく所望の欠陥種の全てを検出できるレシピファイルを作成することができる。また、検査対象のウェーハを用いて欠陥検査を実際に行ない、ノイズ等の異常の有無を検証するので、最適のレシピファイルを作成することができる。

上述した実施形態における欠陥検査レシピの作成方法では、所望の欠陥種の全てを検出するためのレシピファイルを作成したが、半導体の製造工程においては、例えば基板表面から所定の高さに位置する欠陥種など、特定の欠陥種の有無だけを検出すれば良い場合もある。このような場合は、上述した実施形態の一連の処理のうち、レシピパラメータの選択、調整および変更の処理（図１２のステップＳ２，Ｓ８、図１３のＳ１２，Ｓ１７，Ｓ１９）を行なう際に、所望の欠陥種に応じたレシピパラメータのみについて処理すればよい。これにより、欠陥検査の効率を大幅に高める欠陥検査レシピを作成することができる。

本発明にかかる模擬欠陥ウェーハの実施の一形態を示す部分平面図である。図１に示す模擬欠陥ウェーハを図１のＡ−Ａ切断線により切断した略示断面図である。図１に示す模擬欠陥ウェーハの作成方法を説明する略示断面図である。図１に示す模擬欠陥ウェーハの作成方法を説明する略示断面図である。図１に示す模擬欠陥ウェーハの作成方法を説明する略示断面図である。図１に示す模擬欠陥ウェーハの作成方法を説明する略示断面図である。図１に示す模擬欠陥ウェーハの作成方法を説明する略示平面図である。図１に示す模擬欠陥ウェーハの作成方法を説明する略示断面図である。図１に示す模擬欠陥ウェーハの作成方法を説明する略示断面図である。図１に示す模擬欠陥ウェーハの作成方法を説明する略示断面図である。図１に示す模擬欠陥ウェーハの作成方法を説明する略示断面図である。本発明にかかる欠陥検査レシピ作成方法の実施の一形態を説明するフローチャートである。本発明にかかる欠陥検査レシピ作成方法の実施の一形態を説明するフローチャートである。従来の技術による欠陥検査レシピ作成方法を説明するフローチャートである。従来の技術による模擬欠陥ウェーハの一例を示す部分斜視図である。従来の技術における問題点を説明するための欠陥ウェーハの一例を示す部分斜視図である。

符号の説明

１模擬欠陥ウェーハ
１０ａ〜１０ｄ配線パターン
ＤＦ１配線パターン下の模擬欠陥パターン
ＤＦ２配線パターン上の模擬欠陥パターン
ＤＦ３パターン形状異常欠陥としての模擬欠陥パターン
Ｓウェーハ

Claims

半導体欠陥検査装置に用いるレシピファイルの作成方法であって、
レシピパラメータを任意に設定するパラメータ設定工程と、
前記レシピパラメータに基づいて第１の暫定欠陥検査レシピを作成する第１の暫定レシピ作成工程と、
前記第１の暫定欠陥検査レシピを用いて、欠陥種に関するデータである模擬欠陥データが予め得られた模擬欠陥ウェーハについて欠陥を検出する模擬欠陥検出工程と、
検出された欠陥データと前記模擬欠陥データとを照合して、前記第１の暫定欠陥検査レシピの欠陥検出率を算出する欠陥検出率算出工程と、
算出された前記欠陥検出率を所望の欠陥検出率と比較して前記第１の暫定欠陥検査レシピの欠陥検出感度を判定する欠陥検出感度判定工程と、
算出された前記欠陥検出率が前記所望の欠陥検出率を下回る場合に、前記レシピパラメータを変更して前記第１の暫定レシピ作成工程ないし前記欠陥検出感度判定工程を所望の前記欠陥検出感度が得られるまで繰り返す第１の暫定レシピ修正工程と、
所望の前記欠陥検出感度が得られたときの前記レシピパラメータを前記半導体欠陥検査装置のレシピパラメータとして決定するレシピ決定工程と、
決定された前記レシピパラメータを用いて第２の暫定欠陥検査レシピを作成する第２の暫定レシピ作成工程と、
前記第２の暫定欠陥検査レシピを用いて検査対象の半導体ウェーハについて欠陥を実際に検査する実検査工程と、
前記半導体ウェーハに対する欠陥検査の結果について異常があるか否かを検証する異常検証工程と、
前記欠陥検査の結果について異常がある場合に、その異常の程度を判定する工程と、
判定された前記異常の程度が、前記第２の暫定欠陥検査レシピの調整により解消可能な範囲内にある場合は、前記レシピパラメータを調整して前記第２の暫定レシピ作成工程ないし前記異常検証工程を前記異常が無くなるまで繰り返し、判定された前記異常の程度が、前記第２の暫定欠陥検査レシピの調整により解消可能な範囲を超える場合は、前記レシピパラメータを変更して前記第１の暫定レシピ作成工程ないし前記異常検証工程を前記異常が無くなるまで繰り返す工程と、
を備える欠陥検査レシピ作成方法。
前記レシピパラメータは、前記半導体欠陥検査装置の光学系または電子光学系における変更可能な焦点距離を含み、
前記パラメータ設定工程は、前記半導体ウェーハの表面に垂直な方向において所望の位置に存在し得る前記欠陥種に対応した前記焦点距離を設定する工程を含むことを特徴とする請求項１に記載の欠陥検査レシピ作成方法。
前記模擬欠陥ウェーハは、
半導体基板上に形成され、上面と前記半導体基板の表面との距離が第１の長さである模擬正常パターンと、
前記半導体基板上に形成され、上面と前記半導体基板の表面との距離が前記第１の長さと異なる第２の長さである第１の模擬欠陥パターンと、
を備えることを特徴とする請求項１または２に記載の欠陥検査レシピ作成方法。
前記欠陥ウェーハは、
前記半導体基板上に形成され、前記模擬正常パターンと異なる平面形状を有する第２の模擬欠陥パターンをさらに備える、ことを特徴とする請求項１乃至３に記載の欠陥検査レシピ作成方法。
前記第１の模擬欠陥パターンは、前記模擬正常パターン上に形成されたパターンを含むことを特徴とする請求項１乃至４に記載の欠陥検査レシピ作成方法。