JP2006013348A

JP2006013348A - Method for evaluating electric characteristic test items of semiconductor wafers and its system

Info

Publication number: JP2006013348A
Application number: JP2004191698A
Authority: JP
Inventors: Takashi Kubo; 崇久寳; Taizo Matsuo; 泰三松尾
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2004-06-29
Filing date: 2004-06-29
Publication date: 2006-01-12

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electric characteristic test system that extracts the electric characteristic test items effective for discriminating the good or poor semiconductor wafers, and conducts the tests effectively. <P>SOLUTION: This test system calculates a Mahalanobis distance from test data of all test items for measuring the electric characteristics of a semiconductor wafer and calculates the S/N ratio of a test item from two Mahalanobis distances with and without the corresponding test item. This system determines whether the test item is effective to discriminate the good and poor items among all test items for measuring the electric characteristics. When the S/N ratio with a test item is larger than that without the test item, it categorizes the item as a test item effective for discriminating the good and poor semiconductor wafers. In contrast, when the S/N ratio without a test item is larger than that with the test item, it classifies the item as a test item not effective for discriminating the good and poor semiconductor wafers. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、電気的特性テスト項目の評価システムに関し、特に半導体ウエーハの電気的特性テスト項目の評価方法およびそのシステムに関するものである。 The present invention relates to an electrical characteristic test item evaluation system, and more particularly to an electrical property test item evaluation method and system for a semiconductor wafer.

近年、ＬＳＩ（Large Scale Integration）の高集積化に伴い、その製造に使用される半導体ウエーハの電気的特性テストの項目数と測定時間は増加傾向にある。従来、半導体ウエーハの電気的特性テストを合理化するために、あるテストから次のテストに移る際の待ち時間を短縮したり、自主検査項目で不良が発生していない項目を削除したり、他のテストと兼ねて測定するなどして、測定項目の削減や、測定時間の短縮を図ることが提案されている（例えば、特許文献１参照。）。ところが、このような方法で電気的特性テストを合理化した場合、測定項目の削減により後工程での品質が低下することがあるため、大幅な項目削減は困難であった。
特開平５−７４８７８号公報 In recent years, along with the high integration of LSI (Large Scale Integration), the number of items of electrical characteristic tests and the measurement time of semiconductor wafers used for the production are increasing. Conventionally, in order to streamline the electrical characteristics test of semiconductor wafers, the waiting time when moving from one test to the next test is shortened, items that do not cause defects in self-inspection items, It has been proposed to reduce the number of measurement items and shorten the measurement time by performing measurement in combination with a test (see, for example, Patent Document 1). However, when the electrical characteristic test is rationalized by such a method, the quality of the subsequent process may be reduced due to the reduction of the measurement items, so that it is difficult to reduce the items greatly.
Japanese Patent Laid-Open No. 5-74878

本発明の目的は、半導体ウエーハの良品／不良品の判別に有効な電気的特性テスト項目を抽出して、テストの合理化を行なうことのできる半導体ウエーハの電気的特性テスト項目の評価方法およびそのシステムを提供することにある。 An object of the present invention is to extract an electrical characteristic test item effective for discriminating between good and defective semiconductor wafers and to rationalize the test, and a method and system for evaluating the electrical characteristic test item of a semiconductor wafer Is to provide.

本願発明の一態様によれば、半導体ウエーハの電気的特性を測定する全テスト項目のテストデータからマハラノビス距離を算出し、該テスト項目を含む場合と含まない場合のマハラノビス距離から、該テスト項目のＳＮ比を算出し、該テストを含んだ場合の方が含まない場合よりもＳＮ比が高くなる場合は、該テスト項目は、半導体ウエーハの良品／不良品の判別に有効なテスト項目として分類し、該テスト項目を含まない方がＳＮ比が高くなる場合は、該テスト項目は、半導体ウエーハの良品／不良品の判別に有効でないテスト項目として分類し、電気的特性を測定する全テスト項目から、良品／不良品の判別に有効なテスト項目を選択することを特徴とする半導体ウエーハの電気的特性テスト項目の評価方法が提供される。 According to one aspect of the present invention, the Mahalanobis distance is calculated from the test data of all test items for measuring the electrical characteristics of the semiconductor wafer, and the test item is calculated from the Mahalanobis distance when the test item is included and not included. When the SN ratio is calculated and the SN ratio is higher than when the test is included, the test item is classified as an effective test item for discriminating between good and defective semiconductor wafers. If the SN ratio is higher when the test item is not included, the test item is classified as a test item that is not effective for discriminating between non-defective / defective products of the semiconductor wafer, and from all test items for measuring electrical characteristics. There is provided a method for evaluating electrical characteristics test items of a semiconductor wafer, wherein test items effective for discrimination between non-defective products and defective products are selected.

また、本願発明の別の一態様によれば、半導体ウエーハの電気的特性を測定するテスターと、このテスターの測定データから得られたマハラノビス空間についてのデータを格納する記憶部と、前記テスターから複数のデータ値を得るための検出部と、前記記憶部に格納された前記マハラノビス空間に基づいて、前記検出部で得られた前記データ値群からマハラノビス距離を算出する演算部と、この演算部により算出された前記マハラノビス距離が所定値を越えたか否かを判定する判定部と、この判定部の結果にしたがって、全テスト項目から前記半導体ウエーハの良品／不良品の判別に有効なテスト項目を抽出する抽出部とを含むことを特徴とする半導体ウエーハの電気的特性テスト項目の評価システムが提供される。 According to another aspect of the present invention, a tester for measuring the electrical characteristics of the semiconductor wafer, a storage unit for storing data on the Mahalanobis space obtained from the measurement data of the tester, and a plurality of the testers A detection unit for obtaining a data value of the data, a calculation unit for calculating a Mahalanobis distance from the data value group obtained by the detection unit based on the Mahalanobis space stored in the storage unit, and a calculation unit A determination unit that determines whether or not the calculated Mahalanobis distance exceeds a predetermined value, and test items that are effective in determining whether the semiconductor wafer is non-defective / defective from all the test items according to the result of the determination unit An evaluation system for electrical property test items of a semiconductor wafer is provided.

本発明によれば、半導体ウエーハの良品／不良品の判別に有効な電気的特性テスト項目を抽出して、テストの合理化を行なうことのできる半導体ウエーハの電気的特性テスト項目の評価方法およびそのシステムが提供される。 According to the present invention, a method and system for evaluating electrical characteristics test items of a semiconductor wafer capable of extracting electrical characteristics test items effective for discriminating between good and defective semiconductor wafers and rationalizing the test. Is provided.

以下、本発明の実施の形態について図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１は、本発明の実施の形態に係る半導体ウエーハの電気的特性テスト項目の評価システムの構成を示すブロック図である。図１において、半導体ウエーハの電気的特性の測定に供する半導体ウエーハ用テスター１には、テスト項目評価用テストプログラムを作成するためのテストプログラム作成モジュール２、電気的特性を測定するための接触針である測定プローバ３及び各種演算機能を果たす計算用ＰＣ４が接続されている。計算用ＰＣ４には、被測定物である半導体ウエーハに所定のマークを点打刻等するためのマーキングプローバ５、正常と考えられるデータで構成された空間である基準空間を作成するための基準空間作成モジュール６が接続されている。 FIG. 1 is a block diagram showing a configuration of an evaluation system for electrical characteristic test items of a semiconductor wafer according to an embodiment of the present invention. In FIG. 1, a semiconductor wafer tester 1 used for measuring electrical characteristics of a semiconductor wafer includes a test program creation module 2 for creating a test program for evaluating test items, and a contact needle for measuring electrical characteristics. A certain measurement prober 3 and a calculation PC 4 that performs various calculation functions are connected. The calculation PC 4 includes a marking prober 5 for dot-stamping a predetermined mark on a semiconductor wafer as an object to be measured, and a reference space for creating a reference space composed of data considered to be normal. A creation module 6 is connected.

ここでは、ある製品を評価する場合の手法の一つである品質工学の見地に基づくＭＴＳ（マハラノビス・タグチ・システム）法を利用する。本発明者は、従来の評価システムの問題点を鋭意検討を重ねた結果、電気的特性を測定する全テスト項目から、良品と不良品の判別に有効なテスト項目と有効でないテスト項目とを抽出するに際し、ＭＴＳ法の応用を見出したものである。 Here, the MTS (Mahalanobis Taguchi System) method based on the viewpoint of quality engineering, which is one of the methods for evaluating a certain product, is used. As a result of intensive investigations on the problems of the conventional evaluation system, the present inventor extracted test items that are effective and ineffective for distinguishing good and defective products from all test items that measure electrical characteristics. In doing so, the application of the MTS method has been found.

ＭＴＳ法は、ある集団に対する多次元的な情報を総合して、集団全体に対してひとつの距離を導入し、パターンを認識することにより評価を行うものである。その考え方は多次元の空間の中に単位空間を定義し、基準点と単位量から尺度を求める。求めた尺度の信頼性は単位空間外の対象に対してＳＮ比を適用する。尚、ＭＴＳ法そのものについては、田口玄一著「品質工学の数理」（日本規格協会１９９９年発行）に詳しいので、詳細な説明は省略する。 The MTS method evaluates by integrating multidimensional information for a certain group, introducing one distance to the entire group, and recognizing the pattern. The idea is to define a unit space in a multidimensional space, and obtain a scale from the reference point and the unit quantity. The reliability of the obtained scale applies the signal-to-noise ratio for objects outside the unit space. The MTS method itself is detailed in “Mathematics of quality engineering” by Genichi Taguchi (published in 1999 by the Japanese Standards Association), and therefore detailed description thereof is omitted.

次に、本発明の実施の態様に係る半導体ウエーハの電気的特性テスト項目の評価システムの評価手順をフローチャートにより説明する。 Next, an evaluation procedure of the evaluation system for the electrical property test item of the semiconductor wafer according to the embodiment of the present invention will be described with reference to a flowchart.

図２は、テスト項目評価用テストプログラムを作成するためのテストプログラム作成モジュールでの手順を示している。 FIG. 2 shows a procedure in a test program creation module for creating a test program for test item evaluation.

テストプログラム作成モジュール２は、まず、半導体ウエーハの電気的特性テスト項目の全項目についてのテストプログラムを受信（ロード）する（ステップ２０１）。ここでは、評価システムに対して必要と考えられる全項目とする。次いで、ステップ２０２において全項目のテストデータを受信（ロード）する。全項目のテストデータとしては良品で複数のロットの抜き取りデータを使用する。次いで、テストプログラム作成モジュール２は、テスト項目数に応じて、直交表を読み込む（ステップ２０３）。直交表は，任意の2因子（列）について，その水準のすべての組合せが同数回ずつ現れるという性質をもつ実験のための割り付け表である。一般に、多元配置の実験では，少なくとも因子の水準数の積の回数だけ実験数が必要になり，因子数が多くなると実験回数は膨大な数になる。求める交互作用が少なければ，直交表を用いることによって，多くの因子に関する実験を比較的少ない回数で行うことができる。直交表を表すのに一般にLN（PK）という記号を用いている。Lは直交表を表す記号（LATIN SQUAREに由来）であり，Nは実験の大きさ（直交表の行数），Pは因子の水準数Kは直交表の列数を示している。ここでは、例えば、制御因子（コントロール出来、設計に使える因子）、標示因子（コントロールできるが、設計者には決められない因子）、誤差因子（設計に使えないが、目的への影響が大きい因子）に着目する。 First, the test program creation module 2 receives (loads) test programs for all items of the electrical property test items of the semiconductor wafer (step 201). Here, all items considered necessary for the evaluation system are used. Next, in step 202, test data for all items is received (loaded). As test data for all items, sampling data for multiple lots is used. Next, the test program creation module 2 reads the orthogonal table according to the number of test items (step 203). An orthogonal table is an allocation table for experiments that has the property that, for any two factors (columns), all combinations of levels appear the same number of times. In general, in a multi-way experiment, the number of experiments is required at least as many times as the product of the number of levels of factors, and the number of experiments increases as the number of factors increases. If fewer interactions are sought, an orthogonal table can be used to perform experiments on many factors in a relatively small number of times. The symbol LN (PK) is generally used to represent the orthogonal table. L is a symbol representing an orthogonal table (derived from LATIN SQUARE), N is the size of the experiment (number of rows in the orthogonal table), P is the number of levels of factors K is the number of columns in the orthogonal table. Here, for example, control factors (factors that can be controlled and used for design), labeling factors (factors that can be controlled but cannot be determined by the designer), error factors (factors that cannot be used for design but have a large impact on the purpose) ).

次に、ステップ２０４においてマハラノビス距離を計算する。ここで、多次元空間の評価測度の基準点と単位量を決めるための基準空間（マハラノビス空間）は正常と考えられるデータで構成された空間である。かかる基準空間のデータを用いて、各項目に対する平均値のベクトル、標準偏差のベクトルと相関行列を求める。基準空間の平均値、標準偏差のベクトルと、相関行列の逆行列の成分がデータベースとなる。評価対象に対して、基準空間内でのマハラノビスの距離の２乗Ｄ２を求め、その値によって、正常あるいは異常であるとの判断に利用するものである。 Next, in step 204, the Mahalanobis distance is calculated. Here, the reference point (Mahalanobis space) for determining the reference point and unit quantity of the evaluation measure of the multidimensional space is a space composed of data considered to be normal. Using the data of the reference space, a vector of average values, a vector of standard deviations, and a correlation matrix are obtained for each item. The average space of the reference space, the standard deviation vector, and the inverse matrix components of the correlation matrix are used as the database. The square D2 of the Mahalanobis distance in the reference space is obtained for the evaluation object, and is used to determine whether it is normal or abnormal depending on the value.

本実施の形態においては、各テスト項目をマハラノビス距離の計算に用いる場合を(1)、用いない場合を(2)とし、ステップ２０５において、テスト項目のＳＮ比を計算する。ＳＮ比が高い場合には、誤差因子すなわち外乱の影響を受けにくいことであり、設計因子、ここではテスト項目の特性値に対する効果も高いことになる。 In the present embodiment, the case where each test item is used for the Mahalanobis distance calculation is (1), and the case where it is not used is (2). In step 205, the SN ratio of the test item is calculated. When the S / N ratio is high, it is difficult to be influenced by an error factor, that is, disturbance, and the effect on the design factor, here, the characteristic value of the test item is also high.

ステップ２０６でテスト項目の選択についての処理を行う。ＳＮ比が(1)＞(2)の場合には、ステップ２０７に移り、ＰＡＳＳ／ＦＡＩＬの分離に有意な項目として残す。その後、テストプログラム作成モジュール２は作業終了の処理を行う（ステップ２０９）。一方、ＳＮ比が(1)＜(2)の場合には、ステップ２０８に移り、ＰＡＳＳ／ＦＡＩＬの分離を妨げる項目として削除する。その後、テストプログラム作成モジュール２は作業終了の処理を行う（ステップ２１０）。 In step 206, a process for selecting a test item is performed. If the signal-to-noise ratio is (1)> (2), the process moves to step 207 and remains as a significant item in the separation of PASS / FAIL. Thereafter, the test program creation module 2 performs a work end process (step 209). On the other hand, if the S / N ratio is (1) <(2), the process moves to step 208 and is deleted as an item that prevents PASS / FAIL separation. Thereafter, the test program creation module 2 performs a work end process (step 210).

次に、半導体ウエーハの電気的特性の測定に供する半導体ウエーハ用テスター１での手順を図３により、説明する。 Next, the procedure in the semiconductor wafer tester 1 used for measuring the electrical characteristics of the semiconductor wafer will be described with reference to FIG.

まず、テスター１は、テストプログラム作成モジュール２において、テスト項目として選択したテストプログラムをロードする（ステップ３０１）。次いで、被対象物である半導体ウエーハについて予め定めた所定のテストを実施する（ステップ３０２）。その半導体ウエーハが所定のテストをＰＡＳＳの場合は、テストデータと半導体ウエーハの測定順番を表す座標データを計算用ＰＣ４に転送する（ステップ３０３）。その後、テスター１は作業終了の処理を行う（ステップ３０４）。その半導体ウエーハが所定のテストをＦＡＩＬの場合は、マーキングプロ−バ５へ座標データを転送する（ステップ３０５）。その後、テスター１は作業終了の処理を行う（ステップ３０６）。尚、良品／不良品の判別に有効でないテスト項目については、測定しないように、テストプログラムを修正してテスター１にロードさせることもでき、この場合には、さらに評価に要する時間の短縮が図られる。 First, the tester 1 loads a test program selected as a test item in the test program creation module 2 (step 301). Next, a predetermined test is performed on the semiconductor wafer as the object (step 302). If the semiconductor wafer is PASS for a predetermined test, the test data and the coordinate data representing the measurement order of the semiconductor wafer are transferred to the calculation PC 4 (step 303). Thereafter, the tester 1 performs work end processing (step 304). If the semiconductor wafer is FAIL for a predetermined test, the coordinate data is transferred to the marking probe 5 (step 305). Thereafter, the tester 1 performs work end processing (step 306). Note that test items that are not effective for discrimination between good and defective products can be loaded into the tester 1 by modifying the test program so that they are not measured. In this case, the time required for evaluation can be further reduced. It is done.

次に、基準空間データを作成するための基準空間作成モジュール６での手順を、図４により説明する。図４において、まず、基準空間作成モジュール６は、テストデータファイルを収集する（ステップ４０１）。次いで、基準空間作成モジュール６は収集したテストデータファイルのデータベース（ＤＢ）化を行う（ステップ４０２）。そして、基準空間作成モジュール６は、基準空間となるデータを作成する（ステップ４０３）。その後、基準空間作成モジュール６は作業終了の処理を行う（ステップ４０４）。 Next, the procedure in the reference space creation module 6 for creating the reference space data will be described with reference to FIG. In FIG. 4, the reference space creation module 6 first collects test data files (step 401). Next, the reference space creation module 6 converts the collected test data file into a database (DB) (step 402). Then, the reference space creation module 6 creates data serving as a reference space (step 403). Thereafter, the reference space creation module 6 performs a work end process (step 404).

次に、計算用ＰＣ４での手順を、図５により説明する。まず、計算用ＰＣ４は、基準空間作成モジュール６で作成した基準空間データを収集する（ステップ５０１）。次いで、計算用ＰＣ４は、テスター１でＰＡＳＳと判定した半導体ウエーハのテストデータと座標をテストデータファイルとして収集する（ステップ５０２）。その後、ステップ５０３で、テストデータを基準化する処理を行う。続いて、計算用ＰＣ４は、マハラノビス距離を算出する処理を実行する（ステップ５０４）。さらに、計算用ＰＣ４は、半導体ウエーハが所定のテストをＰＡＳＳしたかＦＡＩＬしたかを分離する（ステップ５０５）。ＰＡＳＳの場合は、計算用ＰＣ４は、処理を終了する（ステップ５０６）。ＦＡＩＬの場合は、座標データをマーキングプロ−バへ転送し、半導体ウエーハに所定のマーキングを行う（ステップ５０７）。その後、計算用ＰＣは、処理を終了する（ステップ５０８）。 Next, the procedure in the calculation PC 4 will be described with reference to FIG. First, the calculation PC 4 collects the reference space data created by the reference space creation module 6 (step 501). Next, the calculation PC 4 collects test data and coordinates of the semiconductor wafer determined as PASS by the tester 1 as a test data file (step 502). Thereafter, in step 503, a process for standardizing the test data is performed. Subsequently, the calculation PC 4 executes a process of calculating the Mahalanobis distance (step 504). Further, the calculation PC 4 separates whether the semiconductor wafer has passed or failed a predetermined test (step 505). In the case of PASS, the calculation PC 4 ends the process (step 506). In the case of FAIL, the coordinate data is transferred to the marking probe and predetermined marking is performed on the semiconductor wafer (step 507). Thereafter, the calculation PC ends the process (step 508).

（実施例）
次に本発明の実施例を説明する。 (Example)
Next, examples of the present invention will be described.

まず、基準となる良品の全項目テストデータを用意する。このデータは、時系列の変動、測定器間の誤差を含んだものである。本実施例では、テスト項目数＝５００項目のテストデータを１００００チップ分用意した。このデータ数は、基準空間に属する十分な量である。 First, test data for all non-defective items is prepared. This data includes time-series fluctuations and errors between measuring instruments. In this example, test data for the number of test items = 500 items was prepared for 10,000 chips. This number of data is a sufficient amount belonging to the reference space.

次いで、マハラノビス距離を算出するにあたり、テストデータの基準化を行なった。テストデータの基準化したものを図６に示す。電気的テスト５００項目、良品１００００ウエーハチップ分のデータを基準化する場合、電気的テスト５００項目Ｙ_１〜Ｙ_５００について平均値をｍ_１、ｍ_２、・・・、ｍ_５００、標準偏差をσ_１、σ_２、・・・、σ_５００をそれぞれ求めて、次式に代入することで、基準化を行なう。（ｉ＝１〜５００、ｊ＝１〜１００００）

Next, standardization of the test data was performed in calculating the Mahalanobis distance. FIG. 6 shows the standardized test data. When standardizing data for 500 electrical test items and 10,000 good wafer chips, the average values of electrical test 500 items Y _{1 to} Y ₅₀₀ are m ₁ , m ₂ ,..., M ₅₀₀ , and the standard deviation is σ. ₁ , σ ₂ ,..., Σ ₅₀₀ are respectively obtained and substituted into the following expressions to perform normalization. (I = 1-500, j = 1-10000)

基準化した後のデータは、同じ記号ｙ_ｉ・ｊで表す。 The data after normalization is represented by the same symbol y _{i · j} .

次に、図６で示す如く基準化したデータをもとに、相関行列Ｒを求める。（ｉ、ｊ＝１〜５００）

Next, a correlation matrix R is obtained based on the normalized data as shown in FIG. (I, j = 1 to 500)

ここで、

here,

次に、相関行列Ｒの逆行列Ａを求める。（ｉ、ｊ＝１〜５００）

Next, an inverse matrix A of the correlation matrix R is obtained. (I, j = 1 to 500)

相関行列Ｒの逆行列Ａが求まれば、任意のウエーハチップについて、その電気的テストデータＹ_１、Ｙ_２、・・・Ｙ_５００が分かれば、基準化データを次式から求める。

Once the inverse matrix A of the correlation matrix R is obtained, if the electrical test data Y ₁ , Y ₂ ,... Y ₅₀₀ are known for any wafer chip, the normalized data is obtained from the following equation.

マハラノビス距離Ｄ２は、テスト項目数５００で割った次式で求める。

The Mahalanobis distance D2 is obtained by the following equation divided by the number of test items 500.

続いて、テスト項目の選択を行なう。テスト項目の選択は、マハラノビス距離を決めるために有効な項目を、ＳＮ比を計算して行なう。 Subsequently, a test item is selected. The selection of the test item is performed by calculating the S / N ratio as an effective item for determining the Mahalanobis distance.

まず２水準系の直交表を用意し、第１水準にテスト項目を計算に用いる。第２水準に、テスト項目を計算に用いないとしてマハラノビス距離を計算する。本実施例では、項目数が５００であるため、Ｌ５１２直交表を用意した。 First, a two-level orthogonal table is prepared, and test items are used for calculation at the first level. In the second level, the Mahalanobis distance is calculated assuming that the test item is not used for the calculation. In this embodiment, since the number of items is 500, an L512 orthogonal table is prepared.

分散とマハラノビス距離の関係は次式で示される。

The relationship between variance and Mahalanobis distance is given by

そして、値が負にならず、大きければ大きいほど良い特性である望大特性のＳＮ比は、次式で求められる。

Then, the S / N ratio of the desired large characteristic, which is a better characteristic as the value is larger, is obtained by the following equation.

以上のことから、第１水準＞第２水準は、良品／不良品の分離に有意な項目となり、第１水準＜第２水準は、良品／不良品の分離を妨げる項目となる。 From the above, 1st level> 2nd level is a significant item for separation of non-defective product / defective product, and 1st level <2nd level is an item that hinders separation of non-defective product / defective product.

図７に本実施例での要因効果図を示す。この要因効果図は、各因子の効果を表にしたもので、各制御因子単独で、それぞれの水準においてＳＮ比・感度がどのようになっているのかを推算し、他の設計因子が一定の時にその設計因子を動かす（変更する）ことがＳＮ比や感度にどう影響するかを評価することができるものである。本実施例では、Ｌ５１２直交表を用いて、２回の項目選択を実施し、２０３項目まで絞り込んだ。 FIG. 7 shows a factor effect diagram in this embodiment. This factor effect chart is a table showing the effect of each factor. Each control factor alone estimates the SN ratio and sensitivity at each level, and other design factors are constant. It is possible to evaluate how moving (changing) the design factor sometimes affects the S / N ratio and sensitivity. In the present example, using the L512 orthogonal table, item selection was performed twice and narrowed down to 203 items.

絞り込んだ２０３項目での良品／不良品のマハラノビス距離は、図８のようになる。 FIG. 8 shows the Mahalanobis distance of the non-defective product / defective product in the narrowed 203 items.

本実施例では、例えば閾値を７程度に設定し、閾値以下であれば良品と判定した。測定項目が規格外、または、マハラノビス距離が閾値以上であれば、不良品と判定した。ＭＴＳ法を応用してテスト項目数を減らした場合であっても、必ず後工程に不良品が流品しない保証はできない。一方、良品を不良と判断するリスクがあってもいけない。したがって、そのときの状況に応じて閾値の設定が必要になる。 In this embodiment, for example, the threshold value is set to about 7, and it is determined that the product is non-defective if it is equal to or less than the threshold value. If the measurement item was out of specification or the Mahalanobis distance was greater than or equal to the threshold value, it was determined as a defective product. Even when the number of test items is reduced by applying the MTS method, there is no guarantee that defective products will not be misused in the subsequent process. On the other hand, there should be no risk of judging a good product as defective. Therefore, it is necessary to set a threshold according to the situation at that time.

本実施例では、この方法を用いることにより、テスト項目を５００項目から２０３項目まで削減できた。この結果、トータルでの測定時間は１／２以下までの短縮が達成できた。 In this embodiment, using this method, test items could be reduced from 500 items to 203 items. As a result, the total measurement time was reduced to 1/2 or less.

当然ではあるが、ＭＴＳ法の応用で良品／不良品の判別に有効でないと抽出されたテスト項目が直ちに削除項目の対象となるのではない。デバイスを考慮したテスト設計者と一つ一つの項目について検討を重ねた上での削除となる。 As a matter of course, an extracted test item that is not effective for discrimination of non-defective / defective products by application of the MTS method is not immediately subject to deletion. It will be deleted after reviewing each item with the test designer considering the device.

本発明によれば、電気的テスト項目の良品／不良品の判別に無効な項目を選択することで、品質を維持した状態で、効率良く項目削減できることが可能である。 According to the present invention, it is possible to efficiently reduce the number of items while maintaining the quality by selecting the item that is invalid for the discrimination of the non-defective product / defective product of the electrical test item.

本発明は、例えば半導体ウエーハの電気的特性テスト項目の評価に好適であるが、それらに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 The present invention is suitable for, for example, evaluation of electrical characteristic test items of a semiconductor wafer, but is not limited to them, and it goes without saying that various changes can be made without departing from the scope of the invention.

本発明の実施形態に係る半導体ウエーハの電気的特性項目の評価システムの構成を示すブロック図。The block diagram which shows the structure of the evaluation system of the electrical property item of the semiconductor wafer which concerns on embodiment of this invention. 本発明の実施形態に係る半導体ウエーハの電気的特性項目の評価システムのテストプログラム作成モジュールでの手順を示すフローチャート。The flowchart which shows the procedure in the test program preparation module of the evaluation system of the electrical property item of the semiconductor wafer which concerns on embodiment of this invention. 本発明の実施形態に係る半導体ウエーハの電気的特性項目の評価システムのテスターでの手順を示すフローチャート。The flowchart which shows the procedure in the tester of the evaluation system of the electrical property item of the semiconductor wafer which concerns on embodiment of this invention. 本発明の実施形態に係る半導体ウエーハの電気的特性項目の評価システムの基準空間作成モジュールでの手順を示すフローチャート。The flowchart which shows the procedure in the reference | standard space creation module of the evaluation system of the electrical property item of the semiconductor wafer which concerns on embodiment of this invention. 本発明の実施形態に係る半導体ウエーハの電気的特性項目の評価システムの計算用ＰＣでの手順を示すフローチャート。The flowchart which shows the procedure in PC for calculation of the evaluation system of the electrical property item of the semiconductor wafer which concerns on embodiment of this invention. 本発明の実施形態に係る半導体ウエーハの電気的特性項目の評価方法のテストデータの基準化例。6 is a test data standardization example of the method for evaluating electrical characteristic items of a semiconductor wafer according to an embodiment of the present invention. 本発明の実施形態に係る半導体ウエーハの電気的特性項目の評価方法の要因効果図例。The factor effect figure example of the evaluation method of the electrical property item of the semiconductor wafer which concerns on embodiment of this invention. 本発明の実施形態に係る半導体ウエーハの電気的特性項目の評価方法のマハラノビス距離の算出例。The calculation example of the Mahalanobis distance of the evaluation method of the electrical property item of the semiconductor wafer which concerns on embodiment of this invention.

符号の説明Explanation of symbols

１：半導体ウエーハ用テスター
２：テストプログラム作成モジュール
３：測定プローバ
４：計算用ＰＣ
５：マーキングプローバ
６：基準空間作成モジュール 1: Semiconductor wafer tester 2: Test program creation module 3: Measurement prober 4: PC for calculation
5: Marking prober 6: Reference space creation module

Claims

半導体ウエーハの電気的特性を測定する全テスト項目のテストデータからマハラノビス距離を算出し、該テスト項目を含む場合と含まない場合のマハラノビス距離から、該テスト項目のＳＮ比を算出し、該テストを含んだ場合の方が含まない場合よりもＳＮ比が高くなる場合は、該テスト項目は、半導体ウエーハの良品／不良品の判別に有効なテスト項目として分類し、該テスト項目を含まない方がＳＮ比が高くなる場合は、該テスト項目は、半導体ウエーハの良品／不良品の判別に有効でないテスト項目として分類し、電気的特性を測定する全テスト項目から、良品／不良品の判別に有効なテスト項目を選択することを特徴とする半導体ウエーハの電気的特性テスト項目の評価方法。 The Mahalanobis distance is calculated from test data of all test items for measuring the electrical characteristics of the semiconductor wafer, and the SN ratio of the test item is calculated from the Mahalanobis distance with and without the test item. If the signal-to-noise ratio is higher than the case where it is not included, the test item is classified as a test item effective for discriminating between good and defective semiconductor wafers, and the test item is not included. If the signal-to-noise ratio is high, the test item is classified as a test item that is not effective for discriminating between good and defective semiconductor wafers and is effective in discriminating between good and defective items from all test items that measure electrical characteristics. A test method for evaluating electrical characteristics test items of a semiconductor wafer, wherein the test items are selected.

前記マハラノビス距離の算出は、基準化値、平均値および標準偏差を含む基準空間データと、テストデータをデータベース化したテストデータファイルとに基づいて行うことを特徴とする請求項１記載の半導体ウエーハの電気的特性テスト項目の評価方法。 2. The semiconductor wafer according to claim 1, wherein the Mahalanobis distance is calculated based on reference space data including a standardized value, an average value, and a standard deviation, and a test data file in which test data is converted into a database. Evaluation method for electrical property test items.

半導体ウエーハの電気的特性を測定する全テスト項目から良品／不良品の判別に有効なテスト項目を抽出し、選択したテスト項目に係るテストを実行して基準化値、平均値および標準偏差を含む基準空間データを作成し、テストデータファイルと基準空間データからマハラノビス距離を計算して良品／不良品の判定を行ない、マーキングプローバへウエーハ上の位置を示すマーキング座標の情報を転送し、マーキングプローバで半導体ウエーハにマーキングすることを特徴とする半導体ウエーハの電気的特性テスト項目の評価方法。 Test items that are effective for discriminating between non-defective / defective products are extracted from all test items that measure the electrical characteristics of the semiconductor wafer, and tests related to the selected test items are executed to include standardized values, average values, and standard deviations. Create reference space data, calculate Mahalanobis distance from test data file and reference space data, judge good / defective product, transfer marking coordinate information indicating position on wafer to marking prober, and use marking prober A method for evaluating electrical characteristics test items of a semiconductor wafer, wherein the semiconductor wafer is marked.

前記マハラノビス距離が、所定の閾値以上であれば、半導体ウエーハを不良品と判定し、マーキングプローバへウエーハ上の位置を示すマーキング座標を転送することを特徴とする請求項３記載の半導体ウエーハの電気的特性テスト項目の評価方法。 4. A semiconductor wafer according to claim 3, wherein if the Mahalanobis distance is equal to or greater than a predetermined threshold value, the semiconductor wafer is determined to be defective, and marking coordinates indicating a position on the wafer are transferred to a marking prober. Evaluation method of physical characteristics test items.

半導体ウエーハの電気的特性を測定するテスターと、このテスターの測定データから得られたマハラノビス空間についてのデータを格納する記憶部と、前記テスターから複数のデータ値を得るための検出部と、前記記憶部に格納された前記マハラノビス空間に基づいて、前記検出部で得られた前記データ値群からマハラノビス距離を算出する演算部と、この演算部により算出された前記マハラノビス距離が所定値を越えたか否かを判定する判定部と、この判定部の結果にしたがって、全テスト項目から前記半導体ウエーハの良品／不良品の判別に有効なテスト項目を抽出する抽出部とを含むことを特徴とする半導体ウエーハの電気的特性テスト項目の評価システム。 A tester for measuring the electrical characteristics of the semiconductor wafer, a storage unit for storing data about the Mahalanobis space obtained from the measurement data of the tester, a detection unit for obtaining a plurality of data values from the tester, and the storage A calculation unit that calculates a Mahalanobis distance from the data value group obtained by the detection unit based on the Mahalanobis space stored in the unit, and whether or not the Mahalanobis distance calculated by the calculation unit exceeds a predetermined value A semiconductor wafer comprising: a determination unit that determines whether or not the test item is effective for determining whether the semiconductor wafer is non-defective / defective from all the test items according to a result of the determination unit; Evaluation system for electrical property test items.