JP2006013289A - 半導体装置の製造方法および半導体製造装置 - Google Patents
半導体装置の製造方法および半導体製造装置 Download PDFInfo
- Publication number
- JP2006013289A JP2006013289A JP2004190888A JP2004190888A JP2006013289A JP 2006013289 A JP2006013289 A JP 2006013289A JP 2004190888 A JP2004190888 A JP 2004190888A JP 2004190888 A JP2004190888 A JP 2004190888A JP 2006013289 A JP2006013289 A JP 2006013289A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- rays
- ray
- semiconductor substrate
- manufacturing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02046—Dry cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
- H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】
プラズマを用いて行う半導体装置の製造装置に於いて、プラズマ暴露により生じるプラズマ損傷を低減するための装置を提供する。
【解決手段】
プラズマプロセス後に、真空中、若しくは不活性雰囲気中で半導体表面にX線、若しくは紫外線、或いはその両者を照射する装置を用いる。
【選択図】 図1
プラズマを用いて行う半導体装置の製造装置に於いて、プラズマ暴露により生じるプラズマ損傷を低減するための装置を提供する。
【解決手段】
プラズマプロセス後に、真空中、若しくは不活性雰囲気中で半導体表面にX線、若しくは紫外線、或いはその両者を照射する装置を用いる。
【選択図】 図1
Description
本発明は、半導体装置の製造装置および半導体レーザの製造装置に関わり、特に、半導体装置製造工程におけるプラズマプロセス等でウェハーに加工損傷が生じても、それを除去して素子への影響を低減させ、製品の歩留り、信頼性を向上を実現させる半導体装置あるいは半導体レーザの製造装置に関する。
半導体装置の製造工程中には、プラズマエッチング、プラズマCVD等のプラズマプロセスなど、加工中にウェハーに損傷を与え、素子の破壊,劣化が生じやすい工程が含まれている。
例えば、リセス構造を有する高電子移動度トランジスタ(HEMT)の製造方法の概要として、半絶縁性GaAs基板上に、AlGaAsバッファ層、InGaAsチャネル層、GaAsキャップ層、及びSiO2膜を順次形成する。次に、SiO2膜を開口させ、埋め込みリセスを形成する。ゲート金属を堆積させ、所定の形状のT型ゲートを形成し、フォトレジストをワイドリセスパタンの形状にする。次にワイドリセスパタンの形状にGaAsキャップ層及びInGaAsチャネル層をエッチングすることによりゲート電極が形成できることが特許文献1に開示されている。
ここで、SiO2膜の成膜やエッチングで、プラズマプロセスが利用されている。即ち、SiO2膜の成膜にはSiH4ガスとN2Oガスなどを用いたプラズマ支援化学気相蒸着法(p-CVD)を用いることが出来、SiO2膜のエッチングにはCF4などのフッ素系ガスを用いた反応性イオンエッチング法(RIE)、半導体層のエッチングにはフッ素原子や塩素原子などのハロゲン原子を含むガスを用いたドライエッチング法を用いることが出来る。
例えば、リセス構造を有する高電子移動度トランジスタ(HEMT)の製造方法の概要として、半絶縁性GaAs基板上に、AlGaAsバッファ層、InGaAsチャネル層、GaAsキャップ層、及びSiO2膜を順次形成する。次に、SiO2膜を開口させ、埋め込みリセスを形成する。ゲート金属を堆積させ、所定の形状のT型ゲートを形成し、フォトレジストをワイドリセスパタンの形状にする。次にワイドリセスパタンの形状にGaAsキャップ層及びInGaAsチャネル層をエッチングすることによりゲート電極が形成できることが特許文献1に開示されている。
ここで、SiO2膜の成膜やエッチングで、プラズマプロセスが利用されている。即ち、SiO2膜の成膜にはSiH4ガスとN2Oガスなどを用いたプラズマ支援化学気相蒸着法(p-CVD)を用いることが出来、SiO2膜のエッチングにはCF4などのフッ素系ガスを用いた反応性イオンエッチング法(RIE)、半導体層のエッチングにはフッ素原子や塩素原子などのハロゲン原子を含むガスを用いたドライエッチング法を用いることが出来る。
プラズマを利用して行う金属膜、絶縁膜若しくは半導体のエッチングプロセス、及びプラズマを利用するスパッタ法やCVD法による薄膜形成プロセスにおいては、プラズマと試料との間の電位差によりイオンやラジカルが基板に打ち込まれる現象が生じる。打ち込まれたイオンやラジカルにより、キャリアの不活性化によるキャリア密度の低下、不純物散乱による抵抗の増大、非発光再結合中心の生成などが生じ、素子の電気的特性の劣化や信頼性の低下が生じる。
本発明の目的はこのような、プラズマを利用するプロセスにおいて生じる好ましくない特性劣化、即ち、プラズマ損傷を回復させることにより、特性劣化が少なく、信頼性の良好な半導体装置の製造装置を提供することにある。
上記課題はプラズマを利用するプロセス中、若しくはプロセス後の少なくともいずれかにおいて、X線、若しくは紫外線の少なくともいずれか一方をプラズマに暴露された表面に照射する表面処理を施すことにより解決される。
プラズマ損傷は結晶中への酸素、フッ素などの不純物原子の侵入によって引き起こされている。不純物原子がドーパントと結合することによりドーパントが補償され、キャリア密度が低下して素子特性が劣化する。この時、不純物原子は多くの場合、負イオンにイオン化してイオン性の結合を有する。物質にX線や紫外線が照射されると光電子が放出されることは広く知られている。発明者らは、イオン化した不純物原子にX線及び紫外線を照射し、光電子を放出させると、不純物原子は電気的に中性となり、ドーパントとの結合が外れて格子間位置を浮遊し、結晶表面に達すると結晶から脱離することを見出した。
より具体的には、上記課題は、プラズマを用いて、半導体基板上に形成された被加工物のエッチングまたは、金属膜もしくは絶縁膜の半導体基板上への堆積を行なう半導体装置の製造方法において、前記プラズマを用いたエッチングまたは堆積を行なった後に、真空中または不活性ガス雰囲気において、少なくともX線または紫外線のいずれか一方を前記半導体基板に対して照射することにより達成できる。
または、半導体基板上に形成された被加工物のエッチング、もしくは半導体基板上に成膜を行なうプロセス室と、真空中または不活性ガス雰囲気中で少なくともX線または紫外線のいずれか一方を半導体基板に照射する表面処理室とを有し、前記プロセス室から前記表面処理室へ前記半導体基板を搬送し、前記表面処理室において前記照射の制御を行なうことにより達成できる。
さらに、半導体基板を保持する保持部と、X線または紫外線の少なくとも一方を照射する照射部と、その内部が真空または不活性ガス雰囲気に保たれ、前記保持部と前記照射部とを具備した半導体製造装置において、プラズマを用いて、半導体基板上に形成された被加工物のエッチングまたは金属膜もしくは絶縁膜の半導体基板上への堆積がなされた半導体基板が前記保持部に保持され、前記半導体基板に対して前記照射部から少なくともX線または紫外線のいずれか一方の照射がなされることにより達成できる。
本発明は、プラズマプロセスにより結晶内に侵入した不純物元素をX線照射、紫外線照射により除去し、キャリア密度の低下を抑制することが可能となり、素子の品質と生産性の向上に寄与できる。
この発明の実施の形態を、図を用いて説明する。
図1に模式図で示す。本実施例は試料の出し入れを行うロードロック室11とエッチングや絶縁膜の成膜などの処理を行うための複数の処理室12乃至16を具備し、各処理室とロードロック室は搬送室17により接続されているマルチチェンバーのプロセス装置に適用した例である各処理室、ロードロック室と搬送室との間はゲートバルブで仕切られている。図中の表面処理室16はX線源と紫外光源を具備し、試料に真空中、或いは低圧の不活性ガス雰囲気中、例えば0.1 Paの窒素雰囲気中でX線、紫外線を同時に、または単独に照射することが出来る。
X線源にはMg、 Al、 Fe、 Cr、 Cu、 Mo、 W、 Yなど、X線回折やX線光電子分光、蛍光X線分析、X線透視などの用途に一般に用いられるX線ターゲットを利用できる。X線出力を大きくするために回転ターゲットを用いても良い。X線源より出射されたX線を直接試料に照射してもよく、また、図5に示すように、X線源を半球状に覆うようにX線の導波路管51の取込口を設置し、試料表面までX線を導いても良い。これによりX線の利用効率が向上すると共に、導波路管束を集束させることによりX線を照射したい損傷領域にのみX線を照射することも可能となる。紫外線光源には重水素ランプ、水銀ランプ、エキシマランプ、Heランプ、Neランプなどを用いることが出来る。X線の波長としては、10keV以下、好ましくは、1乃至2keV紫外線の波長としては、4eV以上10eV以下の範囲の任意のエネルギーを利用することが出来る。但し、100 eV以下の波長の紫外線の侵入深さは100nm以下であるため、表面の極近傍の損傷の除去には有効であるが、それより深い領域の損傷の除去には波長が短い1乃至2keV 程度のエネルギーを有するX線照射を用いるべきである。
本装置で、例えば絶縁膜エッチング室12に於いて、CF4ガスを用いてSiO2膜のエッチングを行い、その後、表面処理室16に試料を真空中で搬送してX線を照射することが出来る。これにより、SiO2膜エッチングの際に結晶中に侵入したフッ素原子を脱離、除去することが出来るようになる。絶縁膜として、SiO2膜を例示したが、その他の絶縁膜、例えば、Al2O3、AlN、TiO2、SiN膜なども全く同様であることは言うまでもない。
本装置で、例えば絶縁膜エッチング室12に於いて、CF4ガスを用いてSiO2膜のエッチングを行い、その後、表面処理室16に試料を真空中で搬送してX線を照射することが出来る。これにより、SiO2膜エッチングの際に結晶中に侵入したフッ素原子を脱離、除去することが出来るようになる。絶縁膜として、SiO2膜を例示したが、その他の絶縁膜、例えば、Al2O3、AlN、TiO2、SiN膜なども全く同様であることは言うまでもない。
同様に、例えば半導体エッチング室13に於いて塩酸ガスを用いてGaAs表面をエッチングし、その後表面処理室16で紫外線を照射することにより結晶中に侵入した塩素原子を除去することが出来る。半導体として、GaAsを例示したが、その他の半導体、例えば、Si、SiC、SiGe、AlGaAs、InGaAsP、InGaP、InAlP、InGaAlAsP、InGaAs、InAlAsなども全く同様である。
絶縁膜成膜室14において絶縁膜の成膜を行うと、成膜ガスなどに含まれる酸素や残留雰囲気中に残るフッ素が結晶中に侵入することがある。侵入した酸素或いはフッ素を成膜後に表面処理室16にてX線照射を行い、侵入不純物原子を除去することが出来る。
絶縁膜成膜室14において絶縁膜の成膜を行うと、成膜ガスなどに含まれる酸素や残留雰囲気中に残るフッ素が結晶中に侵入することがある。侵入した酸素或いはフッ素を成膜後に表面処理室16にてX線照射を行い、侵入不純物原子を除去することが出来る。
アッシング室15において、レジストやエッチング後に表面に残る炭化物などを酸素ガスを用いてアッシングし、除去する場合において、結晶中に酸素が打ち込まれる事がある。また、CF4ガスを用いて絶縁膜をアッシングし、除去する場合には結晶中にフッ素が侵入することがある。これらの場合においても、アッシング処理後、表面処理室16にてX線若しくは紫外線を照射して侵入した不純物原子を除去することが出来る。
図示しなかったが、Al、Ti、Mo、W、WSi、WSiNなど金属膜もしくは電気伝導体膜をC2F6を用いてエッチングを行なうプロセス後にも、X線を照射することにより、前記と同様に結晶中に浸入したフッ素原子を脱離、除去することができる。ガスとして、CF4、HCl、C2F6を用いたがその他のフッ素を含むガス及びハロゲン系元素を含むガス、例えば、CHF3、SF6、HBr、HI等を用いた場いいでも同様の効果が得られる。
本実施例では複数の機能を有するマルチチャンバーのプロセス装置に適用した例を示したが、図2に示すように、エッチング装置や成膜装置など、単一機能の装置に取り付けても同様の効果が得られることは言うまでもない。また、本実施例ではマルチチャンバーの1室に本発明による表面処理室を設けたが、例えば図3に示すように各プロセス室に付随させて表面処理室31を設けて、そこでX線、紫外線などの照射を行っても良い。
いずれの表面処理室も、外部から装置内部を観測するための窓を設ける場合、X線、紫外線が漏洩しない様に、鉛ガラスなどを用い、装置内部もしくは外部を鉛などによるX線など放射線の遮蔽体で覆うなどX線が漏洩しない様に注意する必要がある。
いずれの表面処理室も、外部から装置内部を観測するための窓を設ける場合、X線、紫外線が漏洩しない様に、鉛ガラスなどを用い、装置内部もしくは外部を鉛などによるX線など放射線の遮蔽体で覆うなどX線が漏洩しない様に注意する必要がある。
図4にウェハー保管庫に本発明を適用した例を示す。例えばエッチング処理や絶縁膜形成処理を行った後、諸般の事情により次工程を行えず、暫くの間、ウェハーをそのまま保管することがある。このようなばあいに、保管庫にX線源、若しくは紫外光源41を設置し、試料にX線、紫外線を照射してプロセス損傷を除去する処理を行えば、特性劣化のない素子を得ることが出来る。
図4ではウェハーを1枚ずつ保管庫内に並べて照射する例を図示したが、図6に示すように、ウェハーを試料ケースに収納したまま保管庫内に収納しても良い。保管庫の扉を開閉してウェハー若しくは試料ケースを直接保管庫に置いてもよく、また、図6に示すように取り出し口を設けてマニピュレータにて搬送しても良い。
試料の出し入れ時にはX線、紫外線の照射が停止するよう、安全装置を設ける方が良いのは言うまでもない。
試料の出し入れ時にはX線、紫外線の照射が停止するよう、安全装置を設ける方が良いのは言うまでもない。
11…ロードロック室、12…絶縁膜エッチング室、13…半導体エッチング室、14…絶縁膜成膜室、15…アッシング室、16…X線または紫外線を照射するための表面処理室、17…搬送室、21…ロードロック室、22…エッチング若しくは成膜などのプロセス処理を行うプロセス室、23…X線または紫外線を照射するための表面処理室、31…絶縁膜エッチング室に併設したX線または紫外線を照射するための表面処理室、32…半導体エッチング室に併設したX線または紫外線を照射するための表面処理室、41,43,61,62…X線源若しくは紫外線光源またはX線源と紫外線光源からなる線源、42…試料、51…X線ターゲット、52…電子線源、53…高速電子線、54…X線ターゲットより出射したX線、55…X線の導波路管束、56…平行化若しくは集束化されたX線、63…試料ケース収納棚、64…試料ケース、65…試料ケース搬送用マニピュレータ、66…試料保管庫本体、67…試料取り出し口、68…X線遮蔽体。
Claims (19)
- プラズマを用いて、半導体基板上に形成された被加工物のエッチングまたは金属膜あるいは絶縁膜の半導体基板上への堆積を行なう半導体装置の製造方法において、
前記プラズマを用いたエッチングまたは堆積を行なった後に、真空中または不活性ガス雰囲気において、少なくともX線または紫外線のいずれか一方を前記半導体基板に対して照射することを特徴とする半導体装置の製造方法。 - 前記被加工物は、絶縁膜であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記被加工物は、半導体であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記被加工物は、金属膜もしくは電気伝導体膜であることを特徴とする請求項1に記載の半導体装置の製造方法。
- プラズマを用いたアッシング装置を具備することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記X線または紫外線は、4eV以上10keV以下の範囲のエネルギーを有することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記X線は、1乃至2keVの範囲のエネルギーを有することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記紫外線は、4乃至10eVの範囲のエネルギーを有することを特徴とする請求項1に記載の半導体装置の製造方法。
- 半導体基板上に形成された被加工物のエッチング、もしくは半導体基板上に成膜を行なうプロセス室と、
真空中または不活性ガス雰囲気中で少なくともX線または紫外線のいずれか一方を半導体基板に照射する表面処理室とを有し、
前記プロセス室から前記表面処理室へ前記半導体基板を搬送し、前記表面処理室において前記照射の制御を行なう手段を有することを特徴とする半導体製造装置。 - 前記被加工物は、絶縁膜であることを特徴とする請求項9に記載の半導体製造装置。
- 前記被加工物は、半導体であることを特徴とする請求項9に記載の半導体製造装置。
- 前記被加工物は、金属膜もしくは電気伝導体膜であることを特徴とする請求項9に記載の半導体製造装置。
- プラズマを用いたアッシング装置を具備することを特徴とする請求項9に記載の半導体製造装置。
- 前記X線または紫外線は、4eV以上10keV以下の範囲のエネルギーを有することを特徴とする請求項9に記載の半導体製造装置。
- 前記X線は、1乃至2keVの範囲のエネルギーを有することを特徴とする請求項9に記載の半導体製造装置。
- 前記紫外線は、4乃至10eVの範囲のエネルギーを有することを特徴とする請求項9に記載の半導体製造装置。
- 半導体基板を保持する保持部と、
X線または紫外線の少なくとも一方を照射する照射部と、
その内部が真空または不活性ガス雰囲気に保たれ、前記保持部と前記照射部とを具備した半導体製造装置において、
プラズマを用いて、半導体基板上に形成された被加工物のエッチングまたは金属膜あるいは絶縁膜の半導体基板上への堆積がなされた半導体基板が前記保持部に保持され、前記半導体基板に対して前記照射部から少なくともX線または紫外線のいずれか一方の照射がなされることを特徴とする半導体製造装置。 - 前記X線は、1乃至2keVの範囲のエネルギーを有することを特徴とする請求項17に記載の半導体製造装置。
- 前記紫外線は、4乃至10eVの範囲のエネルギーを有することを特徴とする請求項17に記載の半導体製造装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004190888A JP2006013289A (ja) | 2004-06-29 | 2004-06-29 | 半導体装置の製造方法および半導体製造装置 |
US10/929,778 US20050287813A1 (en) | 2004-06-29 | 2004-08-31 | Manufacturing method of semiconductor device and semiconductor manufacturing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004190888A JP2006013289A (ja) | 2004-06-29 | 2004-06-29 | 半導体装置の製造方法および半導体製造装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006013289A true JP2006013289A (ja) | 2006-01-12 |
Family
ID=35506464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004190888A Pending JP2006013289A (ja) | 2004-06-29 | 2004-06-29 | 半導体装置の製造方法および半導体製造装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20050287813A1 (ja) |
JP (1) | JP2006013289A (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5219773A (en) * | 1990-06-26 | 1993-06-15 | Massachusetts Institute Of Technology | Method of making reoxidized nitrided oxide MOSFETs |
JP3223142B2 (ja) * | 1997-08-22 | 2001-10-29 | チッソ株式会社 | 液晶表示素子の製造法 |
US6614181B1 (en) * | 2000-08-23 | 2003-09-02 | Applied Materials, Inc. | UV radiation source for densification of CVD carbon-doped silicon oxide films |
JP4372443B2 (ja) * | 2003-04-01 | 2009-11-25 | 東京エレクトロン株式会社 | 処理装置および処理方法 |
US7622399B2 (en) * | 2003-09-23 | 2009-11-24 | Silecs Oy | Method of forming low-k dielectrics using a rapid curing process |
US7018941B2 (en) * | 2004-04-21 | 2006-03-28 | Applied Materials, Inc. | Post treatment of low k dielectric films |
-
2004
- 2004-06-29 JP JP2004190888A patent/JP2006013289A/ja active Pending
- 2004-08-31 US US10/929,778 patent/US20050287813A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20050287813A1 (en) | 2005-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102652921B1 (ko) | GaN 및 다른 III-V 족 재료들의 원자층 에칭 | |
JP3086719B2 (ja) | 表面処理方法 | |
JP7293211B2 (ja) | 高エネルギー原子層エッチング | |
US5030319A (en) | Method of oxide etching with condensed plasma reaction product | |
TWI455194B (zh) | 清潔基板表面之方法及設備 | |
US10559496B2 (en) | Techniques for filling a structure using selective surface modification | |
US7645709B2 (en) | Methods for low temperature oxidation of a semiconductor device | |
US6511575B1 (en) | Treatment apparatus and method utilizing negative hydrogen ion | |
US5174881A (en) | Apparatus for forming a thin film on surface of semiconductor substrate | |
US8492287B2 (en) | Substrate processing method | |
US5997757A (en) | Method of forming connection hole | |
US20100297854A1 (en) | High throughput selective oxidation of silicon and polysilicon using plasma at room temperature | |
KR0167480B1 (ko) | 반도체층 표면의 처리방법 | |
US9177824B2 (en) | Photoresist treatment method by low bombardment plasma | |
JP7372073B2 (ja) | 基板処理方法、基板処理装置及びクリーニング装置 | |
JP2006013289A (ja) | 半導体装置の製造方法および半導体製造装置 | |
JP2528026B2 (ja) | 配線パタ―ンの形成方法およびその装置 | |
JP2694625B2 (ja) | 化合物半導体基体のエッチング方法および製造方法 | |
US20160240411A1 (en) | Multi-processing apparatus and method for manufacturing semiconductor device | |
US20160068969A1 (en) | Integrated processing for microcontamination prevention | |
US20060078481A1 (en) | System and method for corrosive vapor reduction by ultraviolet light | |
US20140377958A1 (en) | Plasma processing method and vacuum processing apparatus | |
US11488833B2 (en) | Method of manufacturing semiconductor device | |
JPS6350854B2 (ja) | ||
JPH07142451A (ja) | 化合物半導体のエツチング方法 |