JP2006005130A - 半導体レーザ素子 - Google Patents
半導体レーザ素子 Download PDFInfo
- Publication number
- JP2006005130A JP2006005130A JP2004179408A JP2004179408A JP2006005130A JP 2006005130 A JP2006005130 A JP 2006005130A JP 2004179408 A JP2004179408 A JP 2004179408A JP 2004179408 A JP2004179408 A JP 2004179408A JP 2006005130 A JP2006005130 A JP 2006005130A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor laser
- laser device
- active layer
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】 より低い消費電力で可視光領域の波長を有するレーザ光を発振可能な半導体レーザ素子を提供する。
【解決手段】 活性層53を、(Ga0.5 In0.5 )0.5 Pや(Al0.5 Ga0.5 )0.5 In0.5 P等のリン(P)を含む化合物半導体を用いて構成する。電流阻止層7についても、(Al0.7 Ga0.3 )0.5 In0.5 P等のリン(P)を含む化合物半導体を用いて構成し、かつ、電流阻止層7の屈折率を活性層53の屈折率よりも小さくする。電流阻止層7と活性層53との屈折率差によって効率よく光を活性層53に閉じ込めることができ、電流しきい値の低減やスロープ効率の増大を図ることが可能となる。活性層53と電流阻止層7とのバンドギャップ差も大きくすることができ、積層構造5からの電流漏れを抑制することができる。
【選択図】 図1
【解決手段】 活性層53を、(Ga0.5 In0.5 )0.5 Pや(Al0.5 Ga0.5 )0.5 In0.5 P等のリン(P)を含む化合物半導体を用いて構成する。電流阻止層7についても、(Al0.7 Ga0.3 )0.5 In0.5 P等のリン(P)を含む化合物半導体を用いて構成し、かつ、電流阻止層7の屈折率を活性層53の屈折率よりも小さくする。電流阻止層7と活性層53との屈折率差によって効率よく光を活性層53に閉じ込めることができ、電流しきい値の低減やスロープ効率の増大を図ることが可能となる。活性層53と電流阻止層7とのバンドギャップ差も大きくすることができ、積層構造5からの電流漏れを抑制することができる。
【選択図】 図1
Description
本発明は、化合物半導体により構成される半導体レーザ素子に係り、特に、SDH(Separated Double Hetero Junction)構造を有する半導体レーザ素子に関する。
従来より、光学式記録媒体を用いた情報記録再生装置や非接触式のセンサ、あるいはプリンタ等の分野において、その光源として種々の半導体レーザ素子が用いられている。とりわけ低い電流しきい値を有し、高出力が得られる半導体レーザ素子として、SDH構造を有する半導体レーザ素子が知られている(例えば特許文献1参照。)。このSDH型半導体レーザ素子は、電流対光出力の効率も高いことから、光通信分野における光源等への応用も期待されている。
特許文献1に開示されたSDH型半導体レーザ素子は、所定の結晶面からなり所定の結晶軸方向(例えば、[011]方向)に延在するストライプ状の主面を有する凸部(リッジ)が形成された基板と、1回のエピタキシャル成長によって、リッジの主面上とリッジの両側に隣接した一対のリッジ溝の内部とに分離形成された複数の積層半導体層とを備えた構造となっている。より具体的には、リッジの主面上に形成された積層半導体層は、レーザ共振器構造をなすと共に、その断面が上記の主面と(111)面からなる斜面とによって規定された三角形をなしている。一方、リッジ溝の内部に形成された積層半導体層は、埋込積層構造をなしている。特許文献1のSDH型半導体は、このような構造に起因して低しきい値と高出力とを実現している。そのうえ、1回のエピタキシャル成長によって、レーザ共振器構造をなす積層半導体層と埋込積層構造をなす積層半導体層とを同時に形成することができることから、工程数を抑え、より高い生産性を確保するようにしている。
ところが、このようなSDH型半導体レーザ素子では、上記したように、リッジの主面上のレーザ共振器構造をなす積層半導体層が、(111)面からなる斜面によって規定された三角形状の断面をなす必要があることから、その構成材料としては、例えばAlGaAs系などの(111)面上で新たな結晶成長が進行しない材料に限られていた。
特開昭61−183987号公報
ところで、最近では、光学式記録媒体の記録密度が著しく増大しており、これに伴い、そのような高記録密度化した光学式記録媒体の記録/再生に用いられるレーザ光源の発振波長として、より短波長であることが求められている。例えばDVD(Digital Versatile Disc)の記録/再生に用いられるレーザ光源の場合には、可視光領域(例えば650nm付近の発振波長域)の波長を有するレーザを発振可能な半導体レーザ素子が要求されるようになっている。
しかしながら、AlGaAs系材料によってレーザ共振器構造を構成したSDH型半導体レーザ素子では、発振波長が850nm〜900nm付近の波長域に限られてしまうので上記の要求に応えることが困難であった。また、SDH型半導体レーザ素子以外の従来の埋め込み型半導体レーザ素子は、主たる電流経路を限定的に形成することができないことから、発光領域以外への電流の漏れが多く、消費電力が大きいという問題を抱えていた。
本発明はかかる問題点に鑑みてなされたもので、その目的は、可視光領域の波長を有するレーザ光を、より低い消費電力で発振可能な半導体レーザ素子を提供することにある。
本発明に係る半導体レーザ素子は、以下の構成要件(A)〜(E)を備えたSDH構造を有するものである。
(A)(100)面からなり第1の方向に延在する主面を含む凸部と、主面に平行かつ第1の方向と直交する第2の方向において凸部を挟んで対向すると共に第1の方向に延在する一対の溝部とを有する基体。
(B)第1の方向と直交する断面において主面と(111)面からなる一対の斜面とによって規定された三角形状をなし、活性層と、この活性層を挟む第1導電型のクラッド層および第2導電型のクラッド層とが主面と直交する方向に積層されてなる積層構造。
(C)積層構造の一対の斜面のうちの少なくとも活性層の端部に対応する領域から一対の溝部へ至る領域を連続的に覆うように形成された一対の電流阻止層。
(D)活性層を通過するように、主面と直交する方向へ電流を流す一対の電極。
(E)活性層、および電流阻止層の少なくとも一部が、それぞれ、リン(P)を含む化合物半導体層により構成されると共に、活性層が、電流阻止層よりも大きな屈折率を有すること。
ここで、「第1の方向」とは共振器方向に対応する方向、すなわち共振器端面と直交する方向に対応する方向を意味する。
(A)(100)面からなり第1の方向に延在する主面を含む凸部と、主面に平行かつ第1の方向と直交する第2の方向において凸部を挟んで対向すると共に第1の方向に延在する一対の溝部とを有する基体。
(B)第1の方向と直交する断面において主面と(111)面からなる一対の斜面とによって規定された三角形状をなし、活性層と、この活性層を挟む第1導電型のクラッド層および第2導電型のクラッド層とが主面と直交する方向に積層されてなる積層構造。
(C)積層構造の一対の斜面のうちの少なくとも活性層の端部に対応する領域から一対の溝部へ至る領域を連続的に覆うように形成された一対の電流阻止層。
(D)活性層を通過するように、主面と直交する方向へ電流を流す一対の電極。
(E)活性層、および電流阻止層の少なくとも一部が、それぞれ、リン(P)を含む化合物半導体層により構成されると共に、活性層が、電流阻止層よりも大きな屈折率を有すること。
ここで、「第1の方向」とは共振器方向に対応する方向、すなわち共振器端面と直交する方向に対応する方向を意味する。
本発明に係る半導体レーザ素子では、活性層、および電流阻止層の少なくとも一部がそれぞれリン(P)を含む化合物半導体層からなるようにしたので、リンを含まない場合よりも短い波長域におけるレーザ発振が可能となるうえ、活性層と電流阻止層とのバンドギャップ差が大きくなり、電流漏れが抑制される。さらに、活性層が電流阻止層よりも大きな屈折率を有することから活性層と電流阻止層との屈折率差によって、より効率的に光が活性層に閉じこめられる。
本発明に係る半導体レーザ素子によれば、SDH構造をなし、活性層、および電流阻止層の少なくとも一部がそれぞれリン(P)を含む化合物半導体層を有するように構成し、活性層が電流阻止層よりも大きな屈折率を有するようにしたので、リンを含まない場合よりも短い波長域(例えば850nm以下の、可視光に対応する波長域)におけるレーザ発振が可能となるうえ、活性層と電流阻止層との屈折率差によって、より効率よく光を活性層に閉じこめることができ、電流しきい値の低減やスロープ効率の増大が可能となる。さらに、活性層と電流阻止層とのバンドギャップ差も大きくし、活性層から電流阻止層への電流漏れを抑制することができる。このため、より低い消費電力で可視光領域の波長を有するレーザ光を発振することが可能となる。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
まず、図1を参照して、本発明の一実施の形態に係る半導体レーザ素子の構成について説明する。図1は、本実施の形態の半導体レーザ素子1における、レーザの射出方向と直交する断面の構成を表すものである。
半導体レーザ素子1は、いわゆるSDH型の半導体レーザ素子であり、例えば、DVDの記録/再生に用いられるレーザ光源として好適に用いられるものである。具体的には、半導体レーザ素子1は、例えば[011]結晶軸方向(図中X方向)に延在するストライプ状順メサ型のリッジ31を有する基板3と、このリッジ上に形成され、レーザ共振器構造をなす積層構造5と、積層構造5の両側に隣接してY方向に延在する一対の電流阻止層7とを備えている。なお、基板3には、複数のリッジ31が形成されているが、ここでは1つのリッジ31のみを図示して説明する。
基板3は、第1導電型(例えばn型)のGaAsからなり、共振器方向に対応する第1の方向(図中X方向)に延在するリッジ面(主面)3Aを含むリッジ(凸部)31と、リッジ面3Aに平行かつ第1の方向と直交する第2の方向(図中Y方向)においてリッジ31を挟んで対向すると共に第1の方向に延在する一対のリッジ溝32とを有している。リッジ面3Aは(100)面に対応する。リッジ面3Aの両端部からY方向へ延在し、リッジ31とリッジ溝32とを隔てる一対のリッジ側面3Cは、リッジ面3Aに対して約55°の傾きをなしている。
積層構造5は、例えばn型のGaAsよりなるバッファ層4Aを介してリッジ面3Aの上に形成されており、X方向と直交する断面(YZ平面)においてリッジ面3Aと(111)面からなる一対の斜面5Sとによって囲まれた三角形状をなしている。より詳細には、積層構造5は、リッジ面3Aの側から順にn型クラッド層51と活性層53と第2導電型(以下、p型)クラッド層52とがリッジ面3Aと直交する方向に積層されたものである。n型クラッド層51は、第1の層51Aと第2の層51Bとを活性層53の側から順に備えた2層構造の化合物半導体である。第1の層51Aは、例えばn型の(Al0.7 Ga0.3 )0.5 In0.5 Pにより構成され、第2の層51Bは、例えばn型のAlGaAsにより構成されている。p型クラッド層52は、第1の層52Aと第2の層52Bとを活性層53の側から順に備えた2層構造の化合物半導体層である。第1の層52Aは、例えばp型の(Al0.7 Ga0.3 )0.5 In0.5 Pにより構成され、第2の層52Bは、例えばp型のAlGaAsにより構成されている。また、活性層53は、例えば6nmの厚みを有する(Ga0.5 In0.5 )0.5 P層と5.5nmの厚みを有する(Al0.5 Ga0.5 )0.5 In0.5 P層とが、例えば3周期積層された多重量子井戸(MQW;Multi Quantum Well)構造をなしている。
活性層53の両面には一対のガイド層12(12A,12B)が隣接して設けられている。このガイド層12は、例えば(Al0.5 Ga0.5 )0.5 In0.5 Pにより構成されている。
半導体レーザ素子1はさらに一対の積層半導体層6を備え、これらの積層半導体層6によりリッジ溝32が埋め込まれている。この積層半導体層6はn型のGaAsよりなるバッファ層4Bを介して底面3Bの上に形成されており、レーザ本体をなす上述の積層構造5の一部と同一工程で一体的に形成され、実質的に同じ構成、すなわち、底面3Bの側から順にn型クラッド層61、多層膜63およびp型クラッド層62がこの順に積層された構造を有している。より詳細には、n型クラッド層61はn型クラッド層51と同じ構成を有するもので、多層膜63の側から、n型の(Al0.7 Ga0.3 )0.5 In0.5 Pからなる第1の層61Aと、n型のAlGaAsからなる第2の層61Bとを順に有している。同じく、p型クラッド層62はp型クラッド層52と同じ構成を有するもので、多層膜63の側から、p型の(Al0.7 Ga0.3 )0.5 In0.5 Pにより構成された第1の層62Aと、p型のAlGaAsにより構成された第2の層62Bとを順に有している。同様に、多層膜63は活性層53と同じ構成を有している。
なお、本実施の形態では、多層膜63、n型クラッド層61(第1の層61Aおよび第1の層62A)は、リッジ側面3Cと、(111)面からなる斜面5Sのうちの第2の層51Bに対応する領域とを覆い、それぞれ活性層53、n型クラッド層51(第1の層51Aおよび第1の層52A)と一体的に形成されているが、互いに分離され、不連続となるように構成してもよい。
一対の電流阻止層7は、積層構造5をY方向に挟み、かつ一対の積層半導体層6を覆うように形成されている。電流阻止層7は、例えば、組成がいずれも(Al0.7 Ga0.3 )0.5 In0.5 Pであり、導電性がn型とp型とn型とを順になす3層構造を有し、後出の、n側電極2およびp側電極10によって注入される注入電流を狭窄し、電流経路を限定するものである。さらに、電流阻止層7は、活性層53および多層膜63よりも小さな屈折率を有している。電流阻止層7の屈折率をより小さくするには、例えばAl0.5 In0.5 Pなどの、アルミニウムの組成比の大きな材料によって構成すればよい。また、電流阻止層7は、斜面5Sを覆う斜面積層膜7Sと接している。この斜面積層膜7Sは、電流阻止層7と同一材料からなる3層構造を有するものであるが、後述するように各層はいずれもp型である。一対の斜面5Sは、(111)A面と(111)B面とのいずれであってもよいが、特に一対の斜面5Sを覆う斜面積層膜7Sの厚みをより薄くするためには、(111)B面であることが望ましい。
半導体レーザ素子1においては、さらに、電流阻止層7を覆うように埋込クラッド層8と中間層11とキャップ層9とが順に設けられている。埋込クラッド層8は、例えばp型の(Al0.7 Ga0.3 )0.5 In0.5 Pにより構成され、中間層11は、例えばGaInP等のリン(P)を含むp型の化合物半導体により構成され、さらにキャップ層9は、例えばp型のGaAsにより構成されている。
基板3の裏面にはn側電極2、キャップ層9の上面にはp側電極10がそれぞれ設けられている。これらn側電極2およびp側電極10によりリッジ面3Aと直交する方向(Z方向)に電流が流れ、活性層53に注入されるようになっている。
このように構成された半導体レーザ素子1では、積層構造5の延在方向(図中X方向)において対向する一対の側面が共振器端面となっており、この一対の共振器端面には反射鏡膜(図示せず)がそれぞれ形成されている。一方の反射鏡膜は、例えば酸化アルミニウム(Al2 O3 )により構成され、他方の反射鏡膜と比べて低い反射率となるように調整されている。他方の反射鏡膜は、例えば酸化アルミニウム層と非晶質ケイ素(アモルファスシリコン)層とが交互に積層された構成となっており、比較的高い反射率となるように調整されている。これにより、活性層53において発生した光は一対の反射鏡膜の間を往復して増幅され、低反射率側の反射鏡膜からレーザ光として射出されるようになっている。
すなわち、この半導体レーザ素子1では、n側電極2とp側電極10との間に所定の電圧が印加されると、電流が活性層53に注入され、これにより電子−正孔再結合による発光が起こる。この光は、一対の共振器端面に形成された一対の反射鏡膜により反射され、その間を往復してレーザ発振を生じ、レーザ光として紙面に対して垂直方向(図中X方向)に射出されることとなる。
本実施の形態の半導体レーザ素子1では、活性層53を、(Ga0.5 In0.5 )0.5 Pや(Al0.5 Ga0.5 )0.5 In0.5 P等のリン(P)を含む化合物半導体を用いて構成するようにしたので、従来のSDH型半導体レーザ素子では困難であった可視光領域(例えば650nm帯の発振波長域)におけるレーザ光を発振することができる。
さらに、本実施の形態の半導体レーザ素子1では、電流阻止層7についても、(Al0.7 Ga0.3 )0.5 In0.5 P等のリン(P)を含む化合物半導体を用いて構成したので、活性層53と電流阻止層7とのバンドギャップ差も大きくすることができ、積層構造5からの電流漏れを抑制することができる。また、電流阻止層7の屈折率を活性層53の屈折率よりも小さくするようにしたので、その屈折率差によって効率的に光を活性層53に閉じ込めることができ、電流しきい値の低減やスロープ効率の増大を図ることが可能となる。このため、より低い消費電力で可視光領域の波長を有するレーザ光を発振することが可能となる。
続いて、上記のような構成を有する半導体レーザ素子1の製造方法について、図2〜図4を参照し、以下に説明する。
まず、n型のGaAsからなり、(100)面が表面に露出した基板3を用意する。次に、図2に示したように、基板3の表面を選択的にエッチングすることにより、X方向に延在するリッジ31と、Y方向においてリッジ31を挟んで対向すると共にX方向に延在するリッジ溝32とをストライプ状に形成する。この際、リッジ側面3Cが、(100)面に対して約55°の傾きを有するように形成する。こののち、リッジ31のリッジ面3Aとリッジ溝32の底面3Bとを覆うように、それぞれバッファ層4A,4Bと、第2の層51B,61Bとを順に形成する。ここでは、例えばMOCVD(Metal Organic Chemical Vapor Deposition )法を利用し、例えば基板温度810℃、成長圧力0.007MPaの条件下でバッファ層4A,4Bと第2の層51B,61Bとをエピタキシャル成長させるようにする(第1のエピタキシャル成長工程という。)。
この第1のエピタキシャル工程では、リッジ31が、(100)面であるリッジ面3Aと、このリッジ面3Aに対して約55°の傾きを有する一対のリッジ側面3Cとによって規定されることから、リッジ31の両縁部31Tからエピタキシャル成長が進行する。この結果、例えばAlGaAsからなる第2の層51Bは、両端部が(111)面からなる斜面51S(のちの斜面5Sの一部)をなすように形成される。
続いて、図3に示したように、第2の層51B,61Bを覆うように、第1の層51A,61Aと、ガイド層12Aと、活性層53および多層膜63と、ガイド層12Bと、第1の層52A,62Aとを順に形成する。具体的には、例えばMOCVD(Metal Organic Chemical Vapor Deposition )法を利用し、例えば基板温度670℃、成長圧力0.007MPaの条件下でエピタキシャル成長させるようにする(第2のエピタキシャル成長工程という。)。
この第2のエピタキシャル工程では、第1の層51A,61A、ガイド層12A、活性層53、多層膜63、ガイド層12Bおよび第1の層52A,62Aを、いずれもリン(P)を含む半導体材料を用いて形成するようにしたので、(111)面においても結晶成長が進行する。したがって、第1の層61A、多層膜63および第1の層62Aは斜面51Sにおいても成長し、リッジ面3A上に形成された第1の層51A、活性層53および第1の層52Aと、それぞれ連結されるように形成されることとなる。ただし、(111)面上における成長速度は(100)面上における成長速度の10分の1程度であるので、第1の層61A、多層膜63および第1の層62Aのうち(111)面からなる斜面51Sを覆う部分の厚みは、(100)面からなるリッジ面3Aを覆う第1の層51A、活性層53および第1の層52Aの厚みよりもそれぞれ十分に小さく(例えば、(100)面上の3分の1より小さく)なる。したがって、斜面51Sに沿って(111)面上に形成される多層膜63の量子準位が上がりポテンシャルバリアが形成される。このため、順方向電圧の印加によって生じる電流は、斜面51S上の多層膜63へ流入しにくくなり、積層構造5から積層半導体層6へ向かう電流漏れの発生が抑制される。
続いて、図4に示したように、第1の層52A,62Aを覆うように、第2の層52B,62Bを形成する。具体的には、例えばMOCVD(Metal Organic Chemical Vapor Deposition )法を利用し、例えば基板温度810℃、成長圧力0.007MPaの条件下でエピタキシャル成長させるようにする(第3のエピタキシャル成長工程という。)。
この第3のエピタキシャル工程では、第1の層52Aの端面が(100)面に対して約55°の傾きを有していることから、その角度に沿って第1の層52Aの両縁部からエピタキシャル成長が進行する。この結果、例えばAlGaAsからなる第2の層52Bが、(111)面からなる斜面5Sに沿って形成される。すなわち、この第3のエピタキシャル成長工程では、斜面52Sが互いに衝合した時点でエピタキシャル成長が完了し、頂点5Pと、斜面5Sとを有するほぼ三角形状の断面をなす第2の層52Bが得られる。以上により、リッジ面3Aからなる底辺と、(111)面からなる斜面5Sにより規定される、ほぼ三角形状の断面をなす積層構造5が形成される。
続いて、積層構造5の両隣のp型クラッド層62を覆うように、一対の電流阻止層7と埋込クラッド層8と中間層11とキャップ層9とを順に積層する。具体的には、例えばMOCVD法を利用し、例えば基板温度670℃、成長圧力0.007MPaの条件下でエピタキシャル成長させるようにする(第4のエピタキシャル成長工程という。)。この第4のエピタキシャル工程においては、図4に示したように、積層構造5を埋め込まない程度の厚みとなるように電流阻止層7を形成したのち、積層構造5を完全に覆うように埋込クラッド層8を形成し、さらに、全体を覆うように中間層11と、キャップ層9とを順に形成するようにする。電流阻止層7は、活性層53および積層半導体層6を覆うように形成し、それらを埋込クラッド層8と隔てるようにする。
ここで、電流阻止層7はリン(P)を有する化合物半導体によって構成されるので、(111)面からなる一対の斜面5S上においても結晶成長し、斜面被覆膜7Sを形成する。ただし、(111)面における結晶成長速度は、(100)面とほぼ平行な積層半導体層6上における結晶成長速度と比べて約10分の1程度と遅いことから、電流阻止層7と同一材料からなる斜面被覆膜7Sの厚みは、積層半導体層6上に形成される電流阻止層7の厚みよりも小さくなる。また、一般に、リン(P)系の結晶は(111)面ではn型のドーパントが添加されにくく、斜面被覆膜上7S上にp型ドーパントを用いた埋込クラッド層8を堆積させると、埋込クラッド層8より斜面被覆膜7Sにp型ドーパントが拡散し、p 型になる。よって、斜面被覆膜7Sの導電性はすべてp型化されるので、埋込クラッド層8と第2の層52Bとの間を流れる電流を阻害することはない。
第4のエピタキシャル成長工程ののち、キャップ層9を覆うように、例えば蒸着法により、金(Au)などの導電性材料からなるp側電極10を形成する。続いて基板3の、リッジ面3Aとは反対側の面を研磨することにより、基板3の(リッジ31に対応する部分)厚みを例えば100μmとし、裏面3Dを形成する。こののち、裏面3Dを覆うように、例えば蒸着法により、金(Au)などの導電性材料からなるn側電極2を形成する。以上により、図1に示した構成を有する本実施の形態の半導体レーザ素子1が完成する。
以上のように、本実施の形態によれば、三角形上の断面を有し、リッジ面3Aの上にn型クラッド層51と活性層53とp型クラッド層52とが順に積層されてなる積層構造5と、この積層構造5をY方向に挟み、かつ一対のリッジ溝32に形成された一対の積層半導体層6を覆うように延在する一対の電流阻止層7とを備えたSDH型の半導体レーザ素子1を得ることができる。この際、マスクを形成する必要がないので、エピタキシャル成長により比較的容易に積層構造5および電流阻止層7を形成することができる。
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されず、種々の変形が可能である。例えば、上記実施の形態では、リッジの形状を順メサ型としたが、このリッジの形状を逆メサ型とすることも可能である。また、n型ドーパント、p型ドーパントについては特に限定しないが、n型ドーパントとしてシリコン(Si)もしくはセレン(Se)、p型ドーパントとして亜鉛(Zn)、マグネシウム(Mg)が好ましい。
また、上記実施の形態では、図1に示したように、斜面5Sを覆う斜面被覆膜7Sを設け、この斜面被覆膜7Sが一対の積層半導体層6を覆う一対の電流阻止層7と連結するように構成したが、本発明はこれに限定されるものではない。p型結晶は(111)面に堆積しやすいので斜面被覆膜が形成されてしまうが、本来、電流阻止層は活性層の端部に対応する領域を覆うように形成されていればよい。したがって、斜面被覆膜は不要であり、例えば、図5に示した変形例としての半導体レーザ素子1Aのように、第2の層52Bの斜面を覆うことなく一対の電流阻止層7を設けるようにすればよい。ここで、一対の電流阻止層7は、斜面5Sのうちの少なくとも活性層53の端部に対応する領域から一対のリッジ溝32へ至る領域を連続的に覆うように設けられている。
1…半導体レーザ素子、2…n側電極、3…基板、31…リッジ、32…リッジ溝、3A…リッジ面、3B…底面、3C…リッジ側面、4A,4B…バッファ層、5…積層構造、5S…斜面、51,61…第1導電型(n型)クラッド層、51A,61A…第1の層、51B,61B…第2の層、52,62…第2導電型(p型)クラッド層、52A,62A…第1の層、51B,61B…第2の層、53,63…活性層、6…積層半導体層、7…電流阻止層、8…埋込クラッド層、9…キャップ層、10…p側電極、11…中間層、12A,12B…ガイド層。
Claims (12)
- (100)面からなり第1の方向に延在する主面を含む凸部と、前記主面に平行かつ前記第1の方向と直交する第2の方向において前記凸部を挟んで対向すると共に前記第1の方向に延在する一対の溝部とを有する基体と、
前記第1の方向と直交する断面において前記主面と(111)面からなる一対の斜面とによって規定された三角形状をなし、活性層と、この活性層を挟む第1導電型のクラッド層および第2導電型のクラッド層とが前記主面と直交する方向に積層されてなる積層構造と、
前記積層構造の一対の斜面のうちの少なくとも前記活性層の端部に対応する領域から前記一対の溝部へ至る領域を連続的に覆うように形成された一対の電流阻止層と、
前記活性層を通過するように、前記主面と直交する方向へ電流を流す一対の電極とを備え、
前記活性層、および電流阻止層の少なくとも一部が、それぞれ、リン(P)を含む化合物半導体により構成されると共に、前記活性層が、前記電流阻止層よりも大きな屈折率を有する
ことを特徴とする半導体レーザ素子。 - 前記第1導電型のクラッド層および第2導電型のクラッド層は、それぞれ2層構造の化合物半導体層からなり、前記化合物半導体層のうちのいずれか一方の層がリン(P)を含んでいる
ことを特徴とする請求項1に記載の半導体レーザ素子。 - 前記活性層は、GaInPを含んで構成されている
ことを特徴とする請求項1に記載の半導体レーザ素子。 - 前記積層構造は、AlGaInPをそれぞれ含むと共に前記活性層の両面と隣接するように設けられた一対のガイド層を有する
ことを特徴とする請求項1に記載の半導体レーザ素子。 - 前記積層構造の一対の斜面は、(111)B面である
ことを特徴とする請求項1に記載の半導体レーザ素子。 - 前記電流阻止層は、AlGaInPを含んで構成されている
ことを特徴とする請求項1に記載の半導体レーザ素子。 - 前記活性層は、多重量子井戸構造を有する
ことを特徴とする請求項1に記載の半導体レーザ素子。 - 前記第2導電型のクラッド層は、p型クラッド層である
ことを特徴とする請求項1に記載の半導体レーザ素子。 - 前記積層構造は、亜鉛を含んで構成されている
ことを特徴とする請求項1に記載の半導体レーザ素子。 - 少なくとも前記電流阻止層を覆い、かつ、リン(P)を含んで構成された化合物半導体層からなる埋込クラッド層を備えた
ことを特徴とする請求項1に記載の半導体レーザ素子。 - 前記電流阻止層は、前記溝部から更に前記積層構造の一対の斜面を覆うように延在することにより斜面被覆膜を構成している
ことを特徴とする請求項1に記載の半導体レーザ素子。 - 前記斜面被覆膜は、p型の導電性を有する
ことを特徴とする請求項11に記載の半導体レーザ素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004179408A JP2006005130A (ja) | 2004-06-17 | 2004-06-17 | 半導体レーザ素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004179408A JP2006005130A (ja) | 2004-06-17 | 2004-06-17 | 半導体レーザ素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006005130A true JP2006005130A (ja) | 2006-01-05 |
Family
ID=35773247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004179408A Pending JP2006005130A (ja) | 2004-06-17 | 2004-06-17 | 半導体レーザ素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006005130A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008270614A (ja) * | 2007-04-23 | 2008-11-06 | Sumitomo Electric Ind Ltd | 半導体光素子及びその製造方法 |
US8058660B2 (en) * | 2007-09-14 | 2011-11-15 | Sony Corporation | Semiconductor light emitting device, method for manufacturing same, and method for forming underlying layer |
JP2022547670A (ja) * | 2019-09-06 | 2022-11-15 | プレッシー・セミコンダクターズ・リミテッド | 歪み緩和構造を組み込んだled前駆体 |
-
2004
- 2004-06-17 JP JP2004179408A patent/JP2006005130A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008270614A (ja) * | 2007-04-23 | 2008-11-06 | Sumitomo Electric Ind Ltd | 半導体光素子及びその製造方法 |
US8058660B2 (en) * | 2007-09-14 | 2011-11-15 | Sony Corporation | Semiconductor light emitting device, method for manufacturing same, and method for forming underlying layer |
JP2022547670A (ja) * | 2019-09-06 | 2022-11-15 | プレッシー・セミコンダクターズ・リミテッド | 歪み緩和構造を組み込んだled前駆体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6252894B1 (en) | Semiconductor laser using gallium nitride series compound semiconductor | |
US20060192209A1 (en) | Optical integrated semiconductor light emitting device | |
JP2007095758A (ja) | 半導体レーザ | |
JP5323802B2 (ja) | 半導体レーザ素子 | |
JP2008047639A (ja) | 半導体レーザ装置及びその製造方法 | |
JP5385526B2 (ja) | 半導体レーザ | |
JP2006005130A (ja) | 半導体レーザ素子 | |
JP2010206071A (ja) | 半導体レーザ素子 | |
JPH1187856A (ja) | 窒化ガリウム系化合物半導体レーザ及びその製造方法 | |
JP2008066447A (ja) | 半導体発光素子およびその製造方法 | |
JP2006269988A (ja) | 半導体レーザ | |
KR101145965B1 (ko) | 반도체 발광 장치 및 그 제조 방법 | |
JP6120903B2 (ja) | 半導体レーザ素子 | |
JP2004087564A (ja) | 半導体レーザ素子及びその製造方法 | |
JP2000101200A (ja) | 半導体レーザーおよびマルチ半導体レーザー | |
JP5323879B2 (ja) | 半導体レーザ素子 | |
JP3710313B2 (ja) | 半導体レーザ素子 | |
JPH09270563A (ja) | 半導体レーザ素子およびその製造方法 | |
US20050058170A1 (en) | Semiconductor laser element and semiconductor laser element manufacturing method | |
JP2000261098A (ja) | 自励発振型半導体レーザ | |
JP3792434B2 (ja) | 自励発振型半導体レーザ | |
JPH07283489A (ja) | 半導体発光素子 | |
JP4570453B2 (ja) | 半導体装置およびその製造方法 | |
JP2013034034A (ja) | 半導体レーザ素子 | |
JPH0799363A (ja) | 半導体発光装置 |