JP2006005109A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2006005109A
JP2006005109A JP2004179027A JP2004179027A JP2006005109A JP 2006005109 A JP2006005109 A JP 2006005109A JP 2004179027 A JP2004179027 A JP 2004179027A JP 2004179027 A JP2004179027 A JP 2004179027A JP 2006005109 A JP2006005109 A JP 2006005109A
Authority
JP
Japan
Prior art keywords
insulating film
film
mold
semiconductor
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004179027A
Other languages
Japanese (ja)
Other versions
JP4549751B2 (en
Inventor
Shinji Maekawa
慎志 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004179027A priority Critical patent/JP4549751B2/en
Publication of JP2006005109A publication Critical patent/JP2006005109A/en
Application granted granted Critical
Publication of JP4549751B2 publication Critical patent/JP4549751B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide the manufacturing method of a semiconductor device which uses the drop discharge method capable of forming a higher definition pattern. <P>SOLUTION: The manufacturing method of a semiconductor device is constituted such that: a recess is formed in an insulating layer by removing a mold after hardening the insulating layer in the state where the mold in which the pattern is formed is pressed to the insulating layer; an electric conduction film is formed in the recess by carrying out discharge of the drop which has a conductive material; a gate insulating layer is formed so that an electric conduction film may be covered; and an island-like semiconductor film is formed on the gate insulating layer. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、ナノインプリント法を用いた半導体装置の作製方法に関する。   The present invention relates to a method for manufacturing a semiconductor device using a nanoimprint method.

現在実用化されている半導体装置の作製方法には、リソグラフィ法が必要不可欠であるとされているが、リソグラフィ法を用いる場合、フォトレジストの成膜、露光、現像、エッチング、剥離などの一連の工程を行なう必要がある。そのため作製工程が複雑になり、コストが高くなるという問題があった。さらにリソグラフィ法には高価な露光用のマスク(フォトマスク)が必要であることも、半導体装置の作製に費やされるコストが抑えられない一因になっている。そして、成膜後、エッチングにより除去されてしまう部分は結局廃棄されてしまうので、材料が無駄であり、コスト削減という観点から好ましくない。   A lithography method is indispensable for a method for manufacturing a semiconductor device that is currently in practical use. However, when a lithography method is used, a series of processes such as photoresist film formation, exposure, development, etching, and peeling are performed. It is necessary to perform a process. For this reason, there is a problem that the manufacturing process becomes complicated and the cost increases. Further, the lithography method requires an expensive exposure mask (photomask), which is one of the reasons why the cost for manufacturing a semiconductor device cannot be suppressed. Then, after the film formation, a portion that is removed by etching is eventually discarded, and thus the material is useless, which is not preferable from the viewpoint of cost reduction.

上記問題が背景にあり、液滴吐出法を用いた半導体装置の作製に関する技術が注目されている。液滴吐出法を用いて描画により配線や電極のパターンを直接形成することで、高価なフォトレジストの枚数を削減することができる。さらに究極的には、リソグラフィ法自体を用いずに、半導体装置の作製をより低コストで行なうことが可能になる。例えば下記特許文献1には、インクジェット法を用いた膜パターンの形成方法について記載されている。   Against the background of the above problems, a technique relating to the manufacture of a semiconductor device using a droplet discharge method has attracted attention. By directly forming wiring and electrode patterns by drawing using a droplet discharge method, the number of expensive photoresists can be reduced. Furthermore, ultimately, the semiconductor device can be manufactured at a lower cost without using the lithography method itself. For example, Patent Document 1 below describes a film pattern forming method using an inkjet method.

特開2003−133691号公報Japanese Patent Laid-Open No. 2003-133691

ところが液滴吐出法を用いる場合、ノズルの細孔から吐出される液滴の粘度の高さに限界があるために、幅が広いわりに膜厚の薄いパターンしか形成できないという問題があった。特許文献1ではこの問題を解決するために、吐出工程を複数回に分け、さらに各吐出工程における吐出のピッチを限定して、パターンを形成する技術について記載されている。しかし特許文献1に記載されている技術を用いたとしても、膜厚1μmでせいぜい線幅55μm程度のパターンしか形成することができない。   However, when the droplet discharge method is used, there is a problem in that only a thin pattern can be formed although the width is wide because there is a limit to the viscosity of the droplet discharged from the nozzle pores. In order to solve this problem, Patent Document 1 describes a technique for forming a pattern by dividing the discharge process into a plurality of times and further limiting the discharge pitch in each discharge process. However, even if the technique described in Patent Document 1 is used, only a pattern having a film thickness of 1 μm and a line width of about 55 μm can be formed.

半導体装置の作製に液滴吐出法を用いる場合、上記線幅では、配線などに要求されるパターンの寸法に対応することができない。特に、薄膜トランジスタ(TFT)など、より高精細なパターンの形成が要求される半導体素子の場合、液滴吐出法の利用は原理的に可能ではあるが、実用化に際しパターンの精細さの点で課題が残されている。   In the case where a droplet discharge method is used for manufacturing a semiconductor device, the above-described line width cannot correspond to a pattern size required for wiring or the like. In particular, in the case of a semiconductor element such as a thin film transistor (TFT) that requires formation of a higher definition pattern, the droplet discharge method can be used in principle, but there is a problem in terms of pattern definition in practical use. Is left.

本発明は上述した問題に鑑み、より高精細なパターンの形成が可能な、液滴吐出法を用いた半導体装置の作製方法の提供を課題とする。   In view of the above-described problems, an object of the present invention is to provide a method for manufacturing a semiconductor device using a droplet discharge method, in which a higher definition pattern can be formed.

本発明では、凹凸のパターンが形成された鋳型(モールド)を絶縁膜に押し付けることで該パターンを絶縁膜に転写することができる、所謂ナノインプリント法を用いる。そして、絶縁膜にパターンを転写することで形成される凹部に、液滴吐出法を用い、導電性材料を含む液滴を選択的に吐出する。このとき滴下された液滴は、平坦な面に滴下された場合とは異なり、広がらずに絶縁膜の凹部内に留まる。よって、該凹部の形状に即したパターンを有する導電膜が形成される。   In the present invention, a so-called nanoimprint method is used in which a pattern (mold) on which an uneven pattern is formed is pressed against an insulating film so that the pattern can be transferred to the insulating film. Then, droplets containing a conductive material are selectively discharged into a recess formed by transferring the pattern to the insulating film, using a droplet discharge method. Unlike the case where the liquid droplets dropped at this time are dropped on a flat surface, the liquid drops do not spread and remain in the recesses of the insulating film. Therefore, a conductive film having a pattern conforming to the shape of the recess is formed.

なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。   The droplet discharge method means a method of forming a predetermined pattern by discharging or ejecting droplets containing a predetermined composition from the pores, and includes an ink jet method and the like in its category.

また本発明では、凹部に形成された導電膜は、該凹部を満たす程度の膜厚を有していることが望ましい。導電膜が該凹部を満たす程度の膜厚であれば、絶縁膜の表面と導電膜の表面とでほぼ連続した平面を形成することができる。しかし絶縁膜と導電膜とで形成される面は、必ずしも平坦である必要はない。平坦性を有するとは、絶縁膜の高さと、導電膜の高さとを揃えるように形成することを指し、作製工程上の多少のずれは含まれる。絶縁膜の表面及び導電膜の表面は、導電膜及び絶縁膜を覆って形成する薄膜が、凹部の境目において段切れしない程度の平坦性を有すればよい。   Moreover, in this invention, it is desirable for the electrically conductive film formed in the recessed part to have the film thickness of the grade which fills this recessed part. If the conductive film has a thickness sufficient to fill the recess, a substantially continuous plane can be formed between the surface of the insulating film and the surface of the conductive film. However, the surface formed by the insulating film and the conductive film is not necessarily flat. Having flatness means forming the insulating film so that the height of the insulating film is equal to the height of the conductive film, and includes a slight shift in the manufacturing process. The surface of the insulating film and the surface of the conductive film may be flat enough that the thin film formed so as to cover the conductive film and the insulating film does not break at the boundary between the recesses.

このように本発明では、絶縁膜に形成される凹部の形状、即ちモールドに形成されたパターンを制御することで、膜厚を維持したままパターンの幅を制限するなど、所望のパターンを有する導電膜を形成することができる。   As described above, in the present invention, by controlling the shape of the recess formed in the insulating film, that is, the pattern formed in the mold, the conductive pattern having a desired pattern, such as limiting the width of the pattern while maintaining the film thickness. A film can be formed.

さらに本発明では、配線または電極を覆うように形成された絶縁膜に、直接ナノインプリント法で凹部を形成した後、配線または電極が露出するまで該凹部をエッチングすることで、絶縁膜にコンタクトホールまたは開口部を形成する。   Furthermore, in the present invention, a recess is formed directly on the insulating film formed so as to cover the wiring or the electrode by a nanoimprint method, and then the recess is etched until the wiring or the electrode is exposed. An opening is formed.

本発明を用いることで、例えば配線を厚くして断面積を広げ、配線抵抗を下げることができる。なおリソグラフィ法を用いて配線を形成する場合、配線の厚さが厚いと、エッチングにより除去する材料の量が増えるのに加え、エッチングの工程にかかる時間が長くなってしまう。しかし本発明では、配線のパターニングにかかる時間が、配線の膜厚に依存しない。また本発明では選択的に配線を形成することができるので、材料の無駄が少なくて済む。パネルが大型化されると必然的に配線が長くなり、エッチングにより無駄になる材料の無駄もより増えるため、本発明の作製方法を用いることは非常に有用である。   By using the present invention, for example, the wiring can be thickened to increase the cross-sectional area, and the wiring resistance can be reduced. Note that in the case where a wiring is formed using a lithography method, if the wiring is thick, the amount of material to be removed by etching increases and the time required for the etching process increases. However, in the present invention, the time required for wiring patterning does not depend on the film thickness of the wiring. Further, in the present invention, wiring can be selectively formed, so that waste of material can be reduced. When the panel is enlarged, the wiring becomes inevitably longer, and the waste of the material that is wasted by the etching increases. Therefore, it is very useful to use the manufacturing method of the present invention.

また、絶縁膜に形成された開口部に導電膜を形成することにより、導電膜と絶縁膜の表面を平坦化することができる。その結果、導電膜及び絶縁膜を覆って形成する薄膜の段切れを防止することができる。   In addition, by forming a conductive film in the opening formed in the insulating film, the surfaces of the conductive film and the insulating film can be planarized. As a result, disconnection of the thin film formed over the conductive film and the insulating film can be prevented.

また本発明を用いることで、例えば高精細なパターンの形成が要求されるTFTのゲート電極なども、リソグラフィ法を用いる場合と同様の高精細さを維持し、作製することができる。   In addition, by using the present invention, for example, a gate electrode of a TFT that requires formation of a high-definition pattern can be manufactured while maintaining the same high-definition as in the case of using a lithography method.

またコンタクトホールの形成なども、リソグラフィ法を用いずに行なうことができるので、より半導体装置の作製方法をより簡便にし、半導体装置の作製にかかるコストを抑えることができる。   In addition, since contact holes can be formed without using a lithography method, the manufacturing method of the semiconductor device can be further simplified and the cost for manufacturing the semiconductor device can be suppressed.

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode.

(実施の形態1)
本実施の形態では、本発明の半導体装置の作製方法において用いる、導電膜のパターニング方法について説明する。
(Embodiment 1)
In this embodiment mode, a method for patterning a conductive film used in a method for manufacturing a semiconductor device of the present invention will be described.

まず図1(A)に示すように、基板101上に絶縁膜102を形成する。絶縁膜102は、熱サイクルナノインプリント、室温ナノインプリント、光ナノインプリントなどのナノインプリントの種類によって、材料を変えるのが望ましい。本実施の形態では、絶縁膜102として光硬化性樹脂を用いて、光ナノインプリントで絶縁膜102をパターニングする例を挙げて説明する。光硬化性樹脂として、例えばポリメチルイソプロペニルケトン(PMIPK)及びビスアジドを含むレジスト、環化ポリイソプレン及びビスアジドを含むレジスト、ポリビニルフェノール及びビスアジドを含むレジスト、クロロメチル化ポリスチレンを含むレジスト等、ネガ型のフォトレジストを用いることができる。   First, as illustrated in FIG. 1A, an insulating film 102 is formed over a substrate 101. The material of the insulating film 102 is preferably changed depending on the type of nanoimprint such as thermal cycle nanoimprint, room temperature nanoimprint, or optical nanoimprint. In this embodiment, an example in which a photocurable resin is used as the insulating film 102 and the insulating film 102 is patterned by optical nanoimprinting will be described. For example, a resist containing polymethylisopropenyl ketone (PMIPK) and bisazide, a resist containing cyclized polyisoprene and bisazide, a resist containing polyvinylphenol and bisazide, a resist containing chloromethylated polystyrene, etc. The photoresist can be used.

また光硬化性樹脂として、多官能、単官能のアクリル系モノマーあるいはオリゴマーを用いることができる。多官能モノマーとしては、例えば、ビスフェノールAジグリシジルエーテル(メタ)アクリレート、ポリ(メタ)アクリレートカルバメート、変性ビスフェノールAエポキシ(メタ)アクリレート、アジピン酸1,6−ヘキサンジオール(メタ)アクリル酸エステル、無水フタル酸プロピレンオキサイド(メタ)アクリル酸エステル、トリメリット酸ジエチレングリコール(メタ)アクリル酸エステル、ロジン変性エポキシジ(メタ)アクリレート、アルキッド変性(メタ)アクリレートのようなオリゴマー、あるいはトリプロピレングリコールジ(メタ)アクリレート、1,6−ヘキサンジオールジ(メタ)アクリレート、ビスフェノールAジグリシジルエーテルジ(メタ)アクリレート、トリメチロールプロパントリ(メタ)アクリレート、ペンタエリスリトールトリ(メタ)アクリレート、トリアクリルホルマール、ペンタエリスリトールテトラ(メタ)アクリレート、ジペンタエリスリトールヘキサ(メタ)アクリレート、ジペンタエリスリトールペンタ(メタ)アクリレートなどを、単数または複数用いることができる。単官能モノマーとしては、例えば、エチル(メタ)アクリレート、2−エチルヘキシル(メタ)アクリレート、ヒドロキシエチル(メタ)アクリレート、n−ブチルメタクリレート、グリシジルメタクリレート、ラウリル(メタ)アクリレート、ステアリル(メタ)アクリレート、イソボルニル(メタ)アクリレートなどがあり、これらの2種以上の混合物、あるいはその他の化合物との混合物などが用いられる。オリゴマーとしては、エポキシアクリレート、ウレタンアクリレート、ポリエステルアクリレート、シリコンアクリレートなどのアクリレート系化合物の他、ポリチオール系化合物、スピラン樹脂系化合物、エポキシ樹脂系化合物などを用いることができる。   As the photocurable resin, a polyfunctional or monofunctional acrylic monomer or oligomer can be used. Examples of the polyfunctional monomer include bisphenol A diglycidyl ether (meth) acrylate, poly (meth) acrylate carbamate, modified bisphenol A epoxy (meth) acrylate, adipic acid 1,6-hexanediol (meth) acrylic acid ester, anhydrous Phthalic acid propylene oxide (meth) acrylic acid ester, trimellitic acid diethylene glycol (meth) acrylic acid ester, rosin modified epoxy di (meth) acrylate, oligomer such as alkyd modified (meth) acrylate, or tripropylene glycol di (meth) acrylate 1,6-hexanediol di (meth) acrylate, bisphenol A diglycidyl ether di (meth) acrylate, trimethylolpropane tri (meth) acrylate , Pentaerythritol tri (meth) acrylate, triacrylformal, pentaerythritol tetra (meth) acrylate, dipentaerythritol hexa (meth) acrylate, dipentaerythritol penta (meth) acrylate and the like, may be used singular or plural. Examples of monofunctional monomers include ethyl (meth) acrylate, 2-ethylhexyl (meth) acrylate, hydroxyethyl (meth) acrylate, n-butyl methacrylate, glycidyl methacrylate, lauryl (meth) acrylate, stearyl (meth) acrylate, and isobornyl. There are (meth) acrylates and the like, and a mixture of two or more of these or a mixture with other compounds is used. As the oligomer, an acrylate compound such as epoxy acrylate, urethane acrylate, polyester acrylate, and silicon acrylate, a polythiol compound, a spirane resin compound, and an epoxy resin compound can be used.

また現像後のパターンにおいてさらに高い感度、高い解像度を得るために、上記光硬化性樹脂に光重合開始剤または増感剤を添加するのが好ましい。光重合開始剤または増感剤は、そのトータルの量が光硬化性樹脂に対して2〜30重量%、より好ましくは5〜25重量%の割合となるように添加するのが望ましい。光重合開始剤としては、例えばベンゾフェノン系化合物、アセトフェノン系化合物、チオキサントン系化合物、イミダゾール系化合物、ベンゾインエーテル系、ベンゾチアゾール系化合物、ベンゾオキサゾール系化合物、トリアジン系化合物、リン系化合物あるいはチタネート、芳香族アミン系化合物、環状オキシム化合物、鎖状オキシム化合物、ベンジルケタール系化合物、ケトン系化合物等を用いることができる。具体的には、ベンゾフェノン、N,N’−テトラエチル−4,4’−ジアミノベンゾフェノン、4−メトキシ−4’−ジメチルアミノベンゾフェノン、2,2−ジエトキシアセトフェノン、ベンゾイン、ベンゾインメチルエーテル、ベンゾインイソブチルエーテル、イソプロピルベンゾインエーテル、ベンジルジメチルケタール、α−ヒドロキシイソブチルフェノン、2−ヒドロキシ−2−メチル−1−フェニルプロパン−1−オン、チオキサントン、2−クロロチオキサントン、2−メチルチオキサントン、2−イソプロピルチオキサントン、1−ヒドロキシシクロヘキシルフェニルケトン、2−メチル−1−[4−(メチルチオ)フェニル]−2−モルホリノ−1−プロパン、2−ベンジル−2−ジメチルアミノ−1−(4−モルフォリノフェニル)−ブタノン、t−ブチルアントラキノン、1−クロロアントラキノン、2,3−ジクロロアントラキノン、3−クロル−2−メチルアントラキノン、2−エチルアントラキノン、1,4−ナフトキノン、9,10−フェナントラキノン、1,2−ベンゾアントラキノン、1,4−ジメチルアントラキノン、2−フェニルアントラキノン、2−(o−クロロフェニル)−4,5−ジフェニルイミダゾール2量体、2−メルカプトベンゾチアゾール、2−メルカプトベンゾオキサゾール、4−(p−メトキシフェニル)−2,6−ジ−(トリクロロメチル)−s−トリアジン、N−フェニルジエタノールアミン、N−フェニルグリシン、ミヒラーズケトン、3−フェニル−5−イソオキサゾロン、1−フェニルプロパンジオン−2−(O−エトキシカルボニル)オキシム、o−ベンゾイル安息香酸メチル、ジベンジルケトン、フルオレノンなどが挙げられる。増感剤としては、例えばアジドアントラキノン、アジドベンザルアセトフェノンなどの芳香族モノアジド、3,3’−カルボニルビス(ジエチルアミノクマリン)などのクマリン化合物、ベンズアントロン、フェナントレンキノンなどの芳香族ケトンなどを用いることができる。   In order to obtain higher sensitivity and higher resolution in the pattern after development, it is preferable to add a photopolymerization initiator or a sensitizer to the photocurable resin. The photopolymerization initiator or sensitizer is desirably added so that the total amount thereof is 2 to 30% by weight, more preferably 5 to 25% by weight with respect to the photocurable resin. Examples of the photopolymerization initiator include benzophenone compounds, acetophenone compounds, thioxanthone compounds, imidazole compounds, benzoin ether compounds, benzothiazole compounds, benzoxazole compounds, triazine compounds, phosphorus compounds or titanates, aromatics. Amine compounds, cyclic oxime compounds, chain oxime compounds, benzyl ketal compounds, ketone compounds, and the like can be used. Specifically, benzophenone, N, N′-tetraethyl-4,4′-diaminobenzophenone, 4-methoxy-4′-dimethylaminobenzophenone, 2,2-diethoxyacetophenone, benzoin, benzoin methyl ether, benzoin isobutyl ether , Isopropyl benzoin ether, benzyldimethyl ketal, α-hydroxyisobutylphenone, 2-hydroxy-2-methyl-1-phenylpropan-1-one, thioxanthone, 2-chlorothioxanthone, 2-methylthioxanthone, 2-isopropylthioxanthone, 1 -Hydroxycyclohexyl phenyl ketone, 2-methyl-1- [4- (methylthio) phenyl] -2-morpholino-1-propane, 2-benzyl-2-dimethylamino-1- (4-morpholine Phenyl) -butanone, t-butylanthraquinone, 1-chloroanthraquinone, 2,3-dichloroanthraquinone, 3-chloro-2-methylanthraquinone, 2-ethylanthraquinone, 1,4-naphthoquinone, 9,10-phenanthraquinone 1,2-benzoanthraquinone, 1,4-dimethylanthraquinone, 2-phenylanthraquinone, 2- (o-chlorophenyl) -4,5-diphenylimidazole dimer, 2-mercaptobenzothiazole, 2-mercaptobenzoxazole, 4- (p-methoxyphenyl) -2,6-di- (trichloromethyl) -s-triazine, N-phenyldiethanolamine, N-phenylglycine, Michler's ketone, 3-phenyl-5-isoxazolone, 1-phenylpropanedione -2- ( O-ethoxycarbonyl) oxime, methyl o-benzoylbenzoate, dibenzyl ketone, fluorenone and the like. As the sensitizer, for example, aromatic monoazides such as azidoanthraquinone and azidobenzalacetophenone, coumarin compounds such as 3,3′-carbonylbis (diethylaminocoumarin), aromatic ketones such as benzanthrone and phenanthrenequinone, and the like are used. Can do.

ただし光硬化性樹脂には、後に行なわれる工程の処理温度に耐えうる材料を用いるようにする。   However, a material that can withstand the processing temperature of a subsequent process is used for the photocurable resin.

そして予めパターンが形成されたモールド103を、図1(B)に示すように絶縁膜102に、例えば5〜15MPaの圧力で押し付ける。なおモールド103は、熱サイクルナノインプリント、室温ナノインプリント、光ナノインプリントなどのナノインプリントの種類によって、用いる材料を適宜変えることが望ましい。例えば光ナノインプリントの場合、絶縁膜102を硬化させるための光を、透過させることができる材料でモールド103を形成する。本実施の形態では、石英で形成されたモールド103を用いる。なおモールド103のパターンは、EB(電子線描画)を用いて形成することができる。   Then, the mold 103 on which the pattern is formed in advance is pressed against the insulating film 102 with a pressure of 5 to 15 MPa, for example, as shown in FIG. Note that it is desirable that the material used for the mold 103 is appropriately changed depending on the type of nanoimprint such as thermal cycle nanoimprint, room temperature nanoimprint, or optical nanoimprint. For example, in the case of optical nanoimprint, the mold 103 is formed of a material that can transmit light for curing the insulating film 102. In this embodiment, a mold 103 made of quartz is used. The pattern of the mold 103 can be formed using EB (electron beam drawing).

そして、モールド103を絶縁膜102に押し付けた状態で、絶縁膜102を硬化させる。上記構成により、モールド103に形成されたパターンが、絶縁膜102に転写される。なお光ナノインプリントを用いる場合、絶縁膜102を紫外光などの光を照射することにより、硬化させることができる。また光ナノインプリントの場合、モールド103と絶縁膜102との間に気泡が入ってしまうのを防ぐために、例えば10-2Torr程度の減圧雰囲気下でモールド103を絶縁膜102に押し付け、硬化させるのが望ましい。 Then, the insulating film 102 is cured in a state where the mold 103 is pressed against the insulating film 102. With the above structure, the pattern formed on the mold 103 is transferred to the insulating film 102. Note that in the case of using optical nanoimprint, the insulating film 102 can be cured by irradiation with light such as ultraviolet light. Further, in the case of optical nanoimprint, in order to prevent bubbles from entering between the mold 103 and the insulating film 102, the mold 103 is pressed against the insulating film 102 in a reduced pressure atmosphere of, for example, about 10 −2 Torr and cured. desirable.

熱サイクルナノインプリントの場合は、絶縁膜102として熱可塑性樹脂を用い、モールド103を押し付ける前に絶縁膜102を転移温度よりも高くなるように加熱して軟化させる。そしてモールド103を押し付けた状態で、転移温度よりも低くなるように絶縁膜102を冷却することで、絶縁膜102を硬化させる。また、室温ナノインプリントの場合は、絶縁膜102としてSOG(Spin on Glass)などのゾル−ゲル系材料を用い、室温においてモールド103を絶縁膜102に押し付ける。そしてモールド103を絶縁膜102から取り外すことで、絶縁膜102にパターンを転写することができる。ただし、熱サイクルナノインプリントまたは室温ナノインプリントの場合でも、光ナノインプリントの場合と同様に、後の工程における処理温度に耐えうる材料を絶縁膜102に用いるようにする。   In the case of thermal cycle nanoimprint, a thermoplastic resin is used as the insulating film 102, and before the mold 103 is pressed, the insulating film 102 is heated and softened to be higher than the transition temperature. Then, in a state where the mold 103 is pressed, the insulating film 102 is cooled so as to be lower than the transition temperature, so that the insulating film 102 is cured. In the case of room temperature nanoimprint, a sol-gel material such as SOG (Spin on Glass) is used as the insulating film 102 and the mold 103 is pressed against the insulating film 102 at room temperature. Then, the pattern can be transferred to the insulating film 102 by removing the mold 103 from the insulating film 102. However, even in the case of thermal cycle nanoimprint or room temperature nanoimprint, a material that can withstand the processing temperature in a later step is used for the insulating film 102 as in the case of optical nanoimprint.

次に図1(C)に示すように、モールド103を絶縁膜102から取り外す。このとき絶縁膜102に超音波を用いて振動を加えることで、絶縁膜102の変形を抑えながら、モールド103を絶縁膜102から取り外すことができる。モールド103を取り外すことで、パターンが形成された絶縁膜102を形成することができる。   Next, as shown in FIG. 1C, the mold 103 is removed from the insulating film 102. At this time, by applying vibration to the insulating film 102 using ultrasonic waves, the mold 103 can be removed from the insulating film 102 while suppressing deformation of the insulating film 102. By removing the mold 103, the insulating film 102 on which the pattern is formed can be formed.

図1(C)では、絶縁膜102に凹部(開口部)104が形成されている。なお開口部104の深さは1μm〜10μm、開口部104間の間隔は5μm〜100μmで形成することができる。   In FIG. 1C, a recess (opening) 104 is formed in the insulating film 102. Note that the depth of the opening 104 can be 1 μm to 10 μm, and the distance between the openings 104 can be 5 μm to 100 μm.

そして図1(D)に示すように、液滴吐出法を用いて、導電性を有する導電性材料を含んだ液滴を開口部104に吐出し、最終的に図1(E)に示すように導電膜105を形成する。導電膜105には、Ag、Au、Cu、Pt、Pd、Rd、Cuなどの単体、合金、混合物、金属化合物を1つまたは複数有する導電材料を用いることができる。上記金属の合金、混合物の一例として、AgとPd、AgとPt、AuとPt、AuとPd、AgとCuの組み合わせが挙げられる。また、分散剤により凝集を抑え、溶液に分散させることができるならば、Cr、Mo、Ti、Ta、W、Alなどの単体、合金、混合物、金属化合物を1つまたは複数有する導電材料を用いることも可能である。また例えば、CuをAgでコートした導電性材料なども用いることが可能である。なお、液滴吐出法による導電膜の形成を複数回行なうことで、複数の導電膜が積層された状態を形成し、1つの導電膜105として用いることも可能である。   Then, as shown in FIG. 1D, a droplet containing a conductive material having conductivity is discharged to the opening 104 by using a droplet discharge method, and finally, as shown in FIG. A conductive film 105 is formed. The conductive film 105 can be formed using a conductive material including one or more of simple substances such as Ag, Au, Cu, Pt, Pd, Rd, and Cu, an alloy, a mixture, and a metal compound. As an example of the alloy or mixture of the above metals, a combination of Ag and Pd, Ag and Pt, Au and Pt, Au and Pd, Ag and Cu can be given. Moreover, if aggregation can be suppressed by a dispersing agent and the dispersion can be dispersed in a solution, a conductive material having one or more of a simple substance such as Cr, Mo, Ti, Ta, W, and Al, an alloy, a mixture, or a metal compound is used. It is also possible. In addition, for example, a conductive material in which Cu is coated with Ag can be used. Note that a conductive film can be formed by a droplet discharge method a plurality of times so that a plurality of conductive films are stacked and used as one conductive film 105.

また液滴に含まれる導電材料は、溶液中における凝集を防ぐために、例えばキシレン、トルエンまたはクエン酸等で被覆しておいても良い。そして導電材料の粒径は、ノズルの目詰まりを防ぐ程度に小さく、また凝集を防ぐことができる程度に大きいほうが良い。よって、液滴に含まれる導電材料の粒径は、数nm〜100nm程度であることが望ましい。   The conductive material contained in the droplets may be coated with, for example, xylene, toluene, citric acid or the like in order to prevent aggregation in the solution. The conductive material should have a particle size that is small enough to prevent clogging of the nozzle and large enough to prevent aggregation. Therefore, it is desirable that the particle size of the conductive material contained in the droplet is about several nm to 100 nm.

また、導電材料を分散させるのに用いる溶媒は、凝集を抑えて導電材料を分散させることができる材料が好ましい。また、ノズルが目詰まりを起こさない程度に蒸気圧が低く、なおかつ焼成後において導電膜中に溶媒が残留しにくい程度の高い蒸気圧を有するものが望ましい。例えば溶媒として、水、アルコール、炭化水素、エーテルを単体で、或いは混合して用いることができる。上記アルコールの具体例として、例えばメタノール、エタノール、プロパノール、ブタノール、エチレングリコールなどが挙げられる。また上記炭化水素の具体例として、例えばテトラデカン、トルエン、キシレン、n−ヘプタン、n−オクタンなどが挙げられる。   The solvent used for dispersing the conductive material is preferably a material that can suppress aggregation and disperse the conductive material. Further, it is desirable that the vapor pressure is so low that the nozzle is not clogged, and that the vapor pressure is high enough that the solvent does not remain in the conductive film after firing. For example, water, alcohol, hydrocarbon, or ether can be used alone or as a solvent. Specific examples of the alcohol include methanol, ethanol, propanol, butanol, and ethylene glycol. Specific examples of the hydrocarbon include tetradecane, toluene, xylene, n-heptane, and n-octane.

そして、有機系または無機系の溶媒に該導電性材料を分散させたものを、ノズルから滴下した後、室温において乾燥または焼成することで、形成することができる。本実施の形態では、テトラデカンにAgを分散させた溶液を滴下し、200℃〜300℃で1min〜50hr焼成することで溶媒を除去し、導電膜105を形成する。有機系の溶媒を用いる場合、上記焼成を酸素雰囲気下で行なうことで、効率的に溶媒を除去することができ、導電膜105の抵抗をより下げることができる。   Then, the conductive material dispersed in an organic or inorganic solvent is dropped from a nozzle and then dried or baked at room temperature. In this embodiment, a solution in which Ag is dispersed in tetradecane is dropped, and the solvent is removed by baking at 200 ° C. to 300 ° C. for 1 min to 50 hr, so that the conductive film 105 is formed. In the case of using an organic solvent, by performing the baking in an oxygen atmosphere, the solvent can be efficiently removed and the resistance of the conductive film 105 can be further reduced.

焼成は、赤外ランプ、キセノンランプ、ハロゲンランプなどを用いたランプアニールで行なっても良いし、電気炉を用いたファーネスアニールで行なっても良い。またエキシマレーザや、Nd:YAGレーザを用いたレーザアニール法で行なっても良い。   Firing may be performed by lamp annealing using an infrared lamp, a xenon lamp, a halogen lamp, or the like, or furnace annealing using an electric furnace. Further, laser annealing using an excimer laser or an Nd: YAG laser may be used.

なお液滴吐出法を用いる場合、開口部104の形状に合わせて、ノズルの細孔の径、液滴1ドットあたりの吐出量、滴下する溶液の粘度及び表面張力、液滴が滴下される絶縁膜102の表面における撥水性などの条件を最適化することが望ましい。   When the droplet discharge method is used, the diameter of the nozzle pores, the discharge amount per dot of the droplet, the viscosity and surface tension of the solution to be dropped, and the insulation to which the droplet is dropped are matched to the shape of the opening 104. It is desirable to optimize conditions such as water repellency on the surface of the film 102.

具体的に導電材料を含む溶液の表面張力は、液滴の滴下を安定して行なうために、数十mN/m程度にすることが望ましい。界面活性剤を溶液に添加し、表面張力が上記数値になるように調整しても良い。界面活性剤として、アニオン性界面活性剤、ノニオン性界面活性剤、弗素系界面活性剤などを用いることができる。また導電材料を含む溶液の粘度も、液滴の滴下を安定して行なうために、数mPa・S〜数十mPa・Sとすることが望ましい。   Specifically, the surface tension of the solution containing the conductive material is desirably about several tens of mN / m in order to stably drop the droplet. A surfactant may be added to the solution to adjust the surface tension to the above value. As the surfactant, an anionic surfactant, a nonionic surfactant, a fluorine-based surfactant, or the like can be used. The viscosity of the solution containing the conductive material is preferably several mPa · S to several tens of mPa · S in order to stably drop the droplet.

また、導電膜105と、絶縁膜102の凹部以外の領域とで形成される表面が、平坦化されていることが望ましい。よって導電膜105を、その表面が絶縁膜102の凹部以外の領域よりも盛り上がるように形成した後、導電膜105の表面をCMP法などで平坦化するのが好ましい。或いは、導電膜105を焼成する前に、エアナイフを用いて、気体を導電膜105の表面に吹きつけることで、導電膜105と、絶縁膜102の凹部以外の領域とで形成される表面が、平坦化されるようにしても良い。或いは導電膜105を焼成する前に、加熱した平板で加圧しながらプレスすることで、平坦化を行うようにしても良い。   In addition, the surface formed by the conductive film 105 and the region other than the concave portion of the insulating film 102 is preferably planarized. Therefore, after the conductive film 105 is formed so that the surface thereof is higher than the region other than the concave portion of the insulating film 102, the surface of the conductive film 105 is preferably planarized by a CMP method or the like. Alternatively, before the conductive film 105 is fired, an air knife is used to blow a gas onto the surface of the conductive film 105, so that the surface formed by the conductive film 105 and the region other than the concave portion of the insulating film 102 is formed. It may be flattened. Alternatively, planarization may be performed by pressing while pressing the conductive film 105 with a heated flat plate.

本発明は上記方法により、電極や配線として用いることができる導電膜のパターニングを、行なうことができる。   According to the present invention, the conductive film that can be used as an electrode or a wiring can be patterned by the above method.

(実施の形態2)
本実施の形態では、樹脂などで形成された絶縁膜に直接ナノインプリント法でコンタクトホールまたは開口部を形成する形態について説明する。なお本実施の形態では、熱サイクルナノインプリントの場合を例に挙げて説明するが、本発明では光サイクルナノインプリントまたは室温ナノインプリントを用いていても良い。
(Embodiment 2)
In this embodiment mode, a mode in which a contact hole or an opening is directly formed in an insulating film formed of resin or the like by a nanoimprint method will be described. In the present embodiment, the case of thermal cycle nanoimprint is described as an example, but in the present invention, photocycle nanoimprint or room temperature nanoimprint may be used.

まず図2(A)に示すように、配線201を覆うように絶縁膜202を形成する。その後、図2(B)に示すように、絶縁膜202にパターンが形成されたモールド203を、例えば5〜15MPaの圧力で押し付ける。本実施の形態では熱サイクルナノインプリントを用いるので、絶縁膜202として熱可塑性を有する樹脂、例えばポリメタクリル酸メチル(PMMA)、ポリエチレン、ポリスチレン、ポリ塩化ビニル、ポリアミドなどを用いることができる。図2(A)では、絶縁膜202としてPMMAを用いる例を挙げて説明する。絶縁膜202は、モールド203を押し付ける前に、絶縁膜202の転移温度よりも高い温度、例えば90℃〜200℃まで加熱し、軟化させておく。   First, as shown in FIG. 2A, an insulating film 202 is formed so as to cover the wiring 201. After that, as shown in FIG. 2B, the mold 203 having a pattern formed on the insulating film 202 is pressed with a pressure of 5 to 15 MPa, for example. Since thermal cycle nanoimprint is used in this embodiment mode, a thermoplastic resin such as polymethyl methacrylate (PMMA), polyethylene, polystyrene, polyvinyl chloride, polyamide, or the like can be used as the insulating film 202. In FIG. 2A, an example in which PMMA is used for the insulating film 202 is described. The insulating film 202 is softened by heating to a temperature higher than the transition temperature of the insulating film 202, for example, 90 ° C. to 200 ° C. before pressing the mold 203.

そして図2(B)に示すように、絶縁膜202にモールド203を押し付けた状態を維持したまま、絶縁膜202を転移温度よりも低くなる温度、例えば70℃まで冷却し、絶縁膜202を硬化させる。そして絶縁膜202が硬化したら、図2(C)に示すように、絶縁膜202からモールド203を取り外す。モールド203が取り外された絶縁膜202には、モールド203のパターンが転写されている。   As shown in FIG. 2B, the insulating film 202 is cooled to a temperature lower than the transition temperature, for example, 70 ° C. while the mold 203 is pressed against the insulating film 202, and the insulating film 202 is cured. Let When the insulating film 202 is cured, the mold 203 is removed from the insulating film 202 as shown in FIG. The pattern of the mold 203 is transferred to the insulating film 202 from which the mold 203 has been removed.

次に図2(D)に示すように、絶縁膜202の表面をアッシング等により削っていき、絶縁膜202の下層に形成されている層(本実施の形態では配線201)を一部露出させることで、コンタクトホール204を形成することができる。   Next, as shown in FIG. 2D, the surface of the insulating film 202 is shaved by ashing or the like to partially expose a layer formed in the lower layer of the insulating film 202 (the wiring 201 in this embodiment). Thus, the contact hole 204 can be formed.

上記構成により、レジストマスクを形成せずともコンタクトホール204を形成することができる。よって、リソグラフィ法を用いなくとも良いので、レジストの形成、露光、現像、エッチング、剥離などの一連の工程を省いて作製工程を簡略化し、半導体装置のコストを抑えることができる。   With the above structure, the contact hole 204 can be formed without forming a resist mask. Accordingly, since it is not necessary to use a lithography method, the manufacturing process can be simplified by omitting a series of steps such as resist formation, exposure, development, etching, and peeling, and the cost of the semiconductor device can be reduced.

本実施の形態は、上記実施の形態と組み合わせて実施することができる。   This embodiment can be implemented in combination with any of the above embodiments.

(実施の形態3)
本実施の形態では、本発明の作製方法を用いて、半導体表示装置の一つである発光装置を形成する例について説明する。
(Embodiment 3)
In this embodiment, an example in which a light-emitting device that is one of semiconductor display devices is formed using the manufacturing method of the present invention will be described.

まず図3(A)に示すように、基板501の絶縁表面上に絶縁膜502を形成する。   First, as illustrated in FIG. 3A, an insulating film 502 is formed over the insulating surface of the substrate 501.

基板501には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等を用いることができる。また、PET、PES、PENに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。   As the substrate 501, for example, a glass substrate such as barium borosilicate glass or alumino borosilicate glass, a quartz substrate, a stainless steel substrate, or the like can be used. In addition, substrates made of plastics typified by PET, PES, PEN, and flexible synthetic resins such as acrylic generally tend to have lower heat-resistant temperatures than the above-mentioned substrates. Any material that can withstand the processing temperature can be used.

絶縁膜502は、ナノインプリントの種類に合わせて、成形が可能な材料を用いる。本実施の形態では光ナノインプリントの場合を例に挙げて説明するが、熱サイクルナノインプリントまたは室温ナノインプリントを用いていても良い。光ナノインプリントを用いる場合、絶縁膜502として実施の形態1で示した光硬化性樹脂を用いる。本実施の形態では、例えばポリメチルイソプロペニルケトン(PMIPK)及びビスアジドを含むレジストを用いる。   The insulating film 502 is formed using a material that can be molded in accordance with the type of nanoimprint. In this embodiment, the case of optical nanoimprint is described as an example, but thermal cycle nanoimprint or room temperature nanoimprint may be used. In the case of using optical nanoimprint, the photocurable resin described in Embodiment Mode 1 is used as the insulating film 502. In this embodiment, for example, a resist containing polymethylisopropenyl ketone (PMIPK) and bisazide is used.

そしてモールド503を、図3(B)に示すように絶縁膜502に5〜15MPaの圧力で押し付ける。そして、図3(C)に示すようにモールド503を絶縁膜502に押し付けた状態を維持したまま、絶縁膜502に紫外光を照射し、絶縁膜502を硬化させる。光ナノインプリントの場合、モールド503と絶縁膜502との間に気泡が入ってしまうのを防ぐために、例えば10-2Torr程度の減圧雰囲気下でモールド503を絶縁膜502に押し付け、硬化させるのが望ましい。その後、図3(D)に示すようにモールド503を絶縁膜502から取り外すことで、絶縁膜502にモールド503のパターンが転写される。具体的に図3(D)では、絶縁膜502に開口部504が形成される。 Then, the mold 503 is pressed against the insulating film 502 with a pressure of 5 to 15 MPa as shown in FIG. Then, as shown in FIG. 3C, the insulating film 502 is irradiated with ultraviolet light while the mold 503 is pressed against the insulating film 502 to cure the insulating film 502. In the case of optical nanoimprint, in order to prevent bubbles from entering between the mold 503 and the insulating film 502, it is desirable to press the mold 503 against the insulating film 502 in a reduced pressure atmosphere of about 10 −2 Torr, for example, and to cure. . Thereafter, as shown in FIG. 3D, the mold 503 is removed from the insulating film 502, whereby the pattern of the mold 503 is transferred to the insulating film 502. Specifically, in FIG. 3D, an opening 504 is formed in the insulating film 502.

なお光ナノインプリントの場合、絶縁膜502を硬化させるための光を透過させることができる材料で、モールド503を形成する。本実施の形態では、石英で形成されたモールド503を用いる。なおモールド503のパターンは、EB(電子線描画)を用いて形成することができる。   Note that in the case of optical nanoimprinting, the mold 503 is formed using a material that can transmit light for curing the insulating film 502. In this embodiment, a mold 503 made of quartz is used. Note that the pattern of the mold 503 can be formed using EB (electron beam drawing).

また、絶縁膜502に含まれる炭素などの不純物が、後に形成される半導体膜に混入するのを防ぐために、パターン転写後の絶縁膜502を覆うように、絶縁膜で形成された下地膜を形成するようにしても良い。下地膜は、窒化珪素、窒化酸化珪素などのバリア性の高い絶縁膜を用いて形成すれば良い。ただし下地膜は、絶縁膜502に形成されたパターンが消失しない程度の膜厚で形成する。   In order to prevent impurities such as carbon contained in the insulating film 502 from entering a semiconductor film to be formed later, a base film formed of an insulating film is formed so as to cover the insulating film 502 after pattern transfer. You may make it do. The base film may be formed using an insulating film with high barrier properties such as silicon nitride or silicon nitride oxide. However, the base film is formed with a thickness that does not cause the pattern formed in the insulating film 502 to disappear.

次に図4(A)に示すように、液滴吐出法を用いて、導電性を有する導電性材料を含んだ液滴を開口部504に吐出し、各開口部504に導電膜505〜507を形成する。導電膜505〜507には、実施の形態1に示した材料を用いることができる。   Next, as illustrated in FIG. 4A, a droplet containing a conductive material having conductivity is discharged to the openings 504 by a droplet discharge method, and the conductive films 505 to 507 are formed in the openings 504. Form. The materials described in Embodiment 1 can be used for the conductive films 505 to 507.

なお液滴に含まれる導電材料は、溶液中における凝集を防ぐために、例えばキシレン、トルエンまたはクエン酸等で被覆しておいても良い。そして導電材料の粒径は、ノズルの目詰まりを防ぐ程度に小さく、また凝集を防ぐことができる程度に大きいほうが良い。よって、液滴に含まれる導電材料の粒径は、数nm〜100nm程度であることが望ましい。   The conductive material contained in the droplets may be coated with, for example, xylene, toluene, citric acid, or the like in order to prevent aggregation in the solution. The conductive material should have a particle size that is small enough to prevent clogging of the nozzle and large enough to prevent aggregation. Therefore, it is desirable that the particle size of the conductive material contained in the droplet is about several nm to 100 nm.

また、導電材料を分散させるのに用いる溶媒は、凝集を抑えて導電材料を分散させることができる材料が好ましい。また、ノズルが目詰まりを起こさない程度に蒸気圧が低く、なおかつ焼成後において導電膜中に溶媒が残留しにくい程度の高い蒸気圧を有するものが望ましい。具体的には、実施の形態1に示した材料を用いることができる。   The solvent used for dispersing the conductive material is preferably a material that can suppress aggregation and disperse the conductive material. Further, it is desirable that the vapor pressure is so low that the nozzle is not clogged, and that the vapor pressure is high enough that the solvent does not remain in the conductive film after firing. Specifically, the material described in Embodiment 1 can be used.

そして、有機系または無機系の溶媒に該導電性材料を分散させたものを、ノズルから滴下した後、室温において乾燥または焼成することで、形成することができる。本実施の形態では、テトラデカンにAgを分散させた溶液を滴下し、200℃〜300℃で1min〜50hr焼成することで溶媒を除去し、導電膜505〜507を形成する。有機系の溶媒を用いる場合、上記焼成を酸素雰囲気下で行なうことで、効率的に溶媒を除去することができ、導電膜505〜507の抵抗をより下げることができる。   Then, the conductive material dispersed in an organic or inorganic solvent is dropped from a nozzle and then dried or baked at room temperature. In this embodiment, a solution in which Ag is dispersed in tetradecane is dropped, and the solvent is removed by baking at 200 ° C. to 300 ° C. for 1 min to 50 hr, so that the conductive films 505 to 507 are formed. In the case of using an organic solvent, by performing the baking in an oxygen atmosphere, the solvent can be efficiently removed, and the resistance of the conductive films 505 to 507 can be further reduced.

焼成は、赤外ランプ、キセノンランプ、ハロゲンランプなどを用いたランプアニールで行なっても良いし、電気炉を用いたファーネスアニールで行なっても良い。またエキシマレーザや、Nd:YAGレーザなどを用いたレーザアニール法で行なっても良い。   Firing may be performed by lamp annealing using an infrared lamp, a xenon lamp, a halogen lamp, or the like, or furnace annealing using an electric furnace. Further, laser annealing using an excimer laser, an Nd: YAG laser, or the like may be performed.

なお液滴吐出法を用いる場合、開口部504の形状に合わせて、ノズルの細孔の径、液滴1ドットあたりの吐出量、滴下する溶液の粘度及び表面張力、液滴が滴下される絶縁膜502の表面における撥水性などの条件を最適化することが望ましい。   When the droplet discharge method is used, the nozzle pore diameter, the discharge amount per droplet, the viscosity and surface tension of the solution to be dropped, and the insulation to which the droplet is dropped are matched to the shape of the opening 504. It is desirable to optimize conditions such as water repellency on the surface of the film 502.

具体的に導電材料を含む溶液の表面張力は、液滴の滴下を安定して行なうために、数十mN/m程度にすることが望ましい。界面活性剤を溶液に添加し、表面張力が上記数値になるように調整しても良い。界面活性剤として、アニオン性界面活性剤、ノニオン性界面活性剤、弗素系界面活性剤などを用いることができる。また導電材料を含む溶液の粘度も、液滴の滴下を安定して行なうために、数mPa・S〜数十mPa・Sとすることが望ましい。   Specifically, the surface tension of the solution containing the conductive material is desirably about several tens of mN / m in order to stably drop the droplet. A surfactant may be added to the solution to adjust the surface tension to the above value. As the surfactant, an anionic surfactant, a nonionic surfactant, a fluorine-based surfactant, or the like can be used. The viscosity of the solution containing the conductive material is preferably several mPa · S to several tens of mPa · S in order to stably drop the droplet.

また、導電膜505〜507と、絶縁膜502の開口部504以外の領域とで形成される表面が、平坦化されていることが望ましい。よって導電膜505〜507を、その表面が絶縁膜502の開口部504以外の領域よりも盛り上がるように形成した後、導電膜505〜507の表面をCMP法などで平坦化するのが好ましい。或いは、導電膜505〜507を焼成する前に、エアナイフを用いて、気体を導電膜505〜507の表面に吹きつけることで、導電膜505〜507と、絶縁膜502の開口部504以外の領域とで形成される表面が、平坦化されるようにしても良い。或いは導電膜505〜507を焼成する前に、加熱した平板で加圧しながらプレスすることで、平坦化を行なうようにしても良い。   In addition, the surface formed by the conductive films 505 to 507 and the region other than the opening 504 of the insulating film 502 is preferably planarized. Therefore, after the conductive films 505 to 507 are formed so that the surface thereof is higher than the region other than the opening 504 of the insulating film 502, the surfaces of the conductive films 505 to 507 are preferably planarized by a CMP method or the like. Alternatively, before firing the conductive films 505 to 507, a region other than the conductive films 505 to 507 and the opening portion 504 of the insulating film 502 is blown using an air knife to the surface of the conductive films 505 to 507. The surface formed by may be flattened. Alternatively, planarization may be performed by pressing the conductive films 505 to 507 while pressing them with a heated flat plate.

次に図4(B)に示すように、導電膜505〜507を覆うように、ゲート絶縁膜508を形成する。ゲート絶縁膜508は、具体的には40〜150nm(より好ましくは60〜120nm)程度の厚さで形成する。   Next, as illustrated in FIG. 4B, a gate insulating film 508 is formed so as to cover the conductive films 505 to 507. Specifically, the gate insulating film 508 is formed with a thickness of about 40 to 150 nm (more preferably 60 to 120 nm).

ゲート絶縁膜508には、例えば酸化珪素、窒化珪素または窒化酸化珪素等を用いることができる。本実施の形態では、ゲート絶縁膜508を単層の絶縁膜で構成しているが、2層以上の複数の絶縁膜で構成されていても良い。また形成方法は、プラズマCVD法、スパッタ法などを用いることができる。例えば、プラズマCVD法を用い、酸化珪素でゲート絶縁膜508を形成する場合、TEOS(Tetraethyl Orthosilicate)とO2を混合したガスを用い、反応圧力40Pa、基板温度300〜400℃、高周波(13.56MHz)電力密度0.5〜0.8W/cm2とし、形成する。 For the gate insulating film 508, for example, silicon oxide, silicon nitride, silicon nitride oxide, or the like can be used. In this embodiment mode, the gate insulating film 508 is formed of a single-layer insulating film, but may be formed of a plurality of insulating films of two or more layers. As a formation method, a plasma CVD method, a sputtering method, or the like can be used. For example, in the case where the gate insulating film 508 is formed using silicon oxide by a plasma CVD method, a gas in which TEOS (Tetraethyl Orthosilicate) and O 2 are mixed is used, a reaction pressure is 40 Pa, a substrate temperature is 300 to 400 ° C., and a high frequency (13. 56 MHz) The power density is set to 0.5 to 0.8 W / cm 2 .

また窒化アルミニウムをゲート絶縁膜508として用いることができる。窒化アルミニウムは熱伝導率が比較的高く、TFTで発生した熱を効率的に発散させることができる。またアルミニウムの含まれない酸化珪素や酸化窒化珪素等を形成した後、窒化アルミニウムを積層したものをゲート絶縁膜508として用いても良い。   Aluminum nitride can be used for the gate insulating film 508. Aluminum nitride has a relatively high thermal conductivity and can efficiently dissipate heat generated in the TFT. Alternatively, a gate insulating film 508 may be formed by stacking aluminum nitride after forming silicon oxide or silicon oxynitride which does not contain aluminum.

次に図4(B)に示すように、第1の半導体膜509を形成する。第1の半導体膜509は非晶質(アモルファス)半導体またはセミアモルファス半導体(SAS)で形成することができる。また多結晶半導体膜を用いていても良い。本実施の形態では、第1の半導体膜509としてセミアモルファス半導体を用いる。セミアモルファス半導体は、非晶質半導体よりも結晶性が高く高い移動度が得られ、また多結晶半導体と異なり結晶化させるための工程を増やさずとも形成することができる。   Next, as shown in FIG. 4B, a first semiconductor film 509 is formed. The first semiconductor film 509 can be formed using an amorphous semiconductor or a semi-amorphous semiconductor (SAS). A polycrystalline semiconductor film may also be used. In this embodiment, a semi-amorphous semiconductor is used for the first semiconductor film 509. A semi-amorphous semiconductor has higher crystallinity and higher mobility than an amorphous semiconductor and can be formed without increasing the number of steps for crystallization unlike a polycrystalline semiconductor.

非晶質半導体は、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、SiH4、Si26が挙げられる。この珪化物気体を、水素、水素とヘリウムで希釈して用いても良い。 An amorphous semiconductor can be obtained by glow discharge decomposition of a silicide gas. Typical silicide gases include SiH 4 and Si 2 H 6 . This silicide gas may be diluted with hydrogen, hydrogen and helium.

なおセミアモルファス半導体とは、非晶質半導体と結晶構造を有する半導体(単結晶、多結晶を含む)の中間的な構造の半導体を含む膜である。このセミアモルファス半導体は、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を0.5〜20nmとして非単結晶半導体中に分散させて存在せしめることが可能である。セミアモルファス半導体は、そのラマンスペクトルが520cm-1よりも低波数側にシフトしており、またX線回折ではSi結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。また、未結合手(ダングリングボンド)の中和剤として水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。ここでは便宜上、このような半導体をセミアモルファス半導体(SAS)と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体が得られる。 Note that a semi-amorphous semiconductor is a film including a semiconductor having an intermediate structure between an amorphous semiconductor and a semiconductor having a crystal structure (including single crystal and polycrystal). This semi-amorphous semiconductor is a semiconductor having a third state which is stable in terms of free energy, and is a crystalline one having a short-range order and having a lattice strain, and having a grain size of 0.5 to 20 nm. It can be dispersed in a single crystal semiconductor. The semi-amorphous semiconductor has its Raman spectrum shifted to a lower wavenumber than 520 cm −1 , and diffraction peaks of (111) and (220), which are considered to be derived from the Si crystal lattice in X-ray diffraction, are observed. . Further, hydrogen or halogen is contained at least 1 atomic% or more as a neutralizing agent for dangling bonds. Here, for convenience, such a semiconductor is referred to as a semi-amorphous semiconductor (SAS). Further, by adding a rare gas element such as helium, argon, krypton, or neon to further promote lattice distortion, stability is improved and a good semi-amorphous semiconductor can be obtained.

またSASは珪化物気体をグロー放電分解することにより得ることができる。グロー放電分解による被膜の反応生成は、減圧下または大気圧下で行なうことができる。減圧下で行なう場合、圧力は概略0.1Pa〜133Paの範囲で行なえば良い。グロー放電を形成するための電力は1MHz〜120MHz、好ましくは13MHz〜60MHzの高周波電力を供給すれば良い。圧力は概略0.1Pa〜133Paの範囲、電源周波数は1MHz〜120MHz、好ましくは13MHz〜60MHzとする。基板加熱温度は300℃以下でよく、好ましくは100〜250℃とする。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は1×1020atoms/cm3以下とすることが望ましく、特に、酸素濃度は5×1019atoms/cm3以下、好ましくは1×1019atoms/cm3以下とする。 SAS can be obtained by glow discharge decomposition of silicide gas. The reaction generation of the film by glow discharge decomposition can be performed under reduced pressure or atmospheric pressure. When performed under reduced pressure, the pressure may be approximately in the range of 0.1 Pa to 133 Pa. The power for forming the glow discharge may be high frequency power of 1 MHz to 120 MHz, preferably 13 MHz to 60 MHz. The pressure is in the range of approximately 0.1 Pa to 133 Pa, and the power supply frequency is 1 MHz to 120 MHz, preferably 13 MHz to 60 MHz. The substrate heating temperature may be 300 ° C. or less, preferably 100 to 250 ° C. As an impurity element in the film, impurities of atmospheric components such as oxygen, nitrogen, and carbon are desirably 1 × 10 20 atoms / cm 3 or less, and in particular, the oxygen concentration is preferably 5 × 10 19 atoms / cm 3 or less. Is 1 × 10 19 atoms / cm 3 or less.

代表的な珪化物気体は、SiH4であり、その他にもSi26、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪化物気体を希釈して用いることで、SASの形成を容易なものとすることができる。希釈率は2倍〜1000倍の範囲で珪化物気体を希釈することが好ましい。またさらに、珪化物気体中に、CH4、C26などの炭化物気体、GeH4、GeF4などのゲルマニウム化気体、F2などを混入させて、エネルギーバンド幅を1.5〜2.4eV、若しくは0.9〜1.1eVに調節しても良い。 A typical silicide gas is SiH 4. In addition, Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4, and the like can be used. In addition, it is easy to form a SAS by diluting and using this silicide gas with hydrogen or a gas obtained by adding one or more kinds of rare gas elements selected from helium, argon, krypton, and neon to hydrogen. It can be. It is preferable to dilute the silicide gas at a dilution rate in the range of 2 to 1000 times. Furthermore, a carbide gas such as CH 4 or C 2 H 6 , a germanium gas such as GeH 4 or GeF 4 , F 2 or the like is mixed in the silicide gas, so that the energy bandwidth is 1.5-2. You may adjust to 4 eV or 0.9-1.1 eV.

例えば、SiH4にH2を添加したガスを用いる場合、或いはSiH4にF2を添加したガスを用いる場合、形成したセミアモルファス半導体を用いてTFTを作製すると、該TFTのサブスレッショルド係数(S値)を0.35V/sec以下、代表的には0.25〜0.09V/secとし、移動度を10cm2/Vsecとすることができる。そして上記セミアモルファス半導体を用いたTFTで、例えば19段リングオシレータを形成した場合、電源電圧3〜5Vにおいて、その発振周波数は1MH以上、好ましくは100MHz以上の特性を得ることができる。また電源電圧3〜5Vにおいて、インバータ1段あたりの遅延時間は26ns、好ましくは0.26ns以下とすることができる。 For example, when using a gas added with H 2 to SiH 4, or the case of using the added gas F 2 to SiH 4, when TFT is formed by using the formed semi-amorphous semiconductor, the subthreshold coefficient of the TFT (S Value) can be 0.35 V / sec or less, typically 0.25 to 0.09 V / sec, and the mobility can be 10 cm 2 / Vsec. When a TFT using the semi-amorphous semiconductor, for example, a 19-stage ring oscillator is formed, the oscillation frequency can be 1 MHz or more, preferably 100 MHz or more at a power supply voltage of 3 to 5V. In addition, at a power supply voltage of 3 to 5 V, the delay time per inverter stage can be 26 ns, preferably 0.26 ns or less.

また異なるガスで形成されたSASを複数積層することで、第1の半導体膜509を形成しても良い。例えば、上述した各種ガスのうち、弗素原子を含むガスを用いて形成されたSASと、水素原子を含むガスを用いて形成されたSASとを積層して、第1の半導体膜509を形成することができる。   Alternatively, the first semiconductor film 509 may be formed by stacking a plurality of SAS formed of different gases. For example, among the various gases described above, a first semiconductor film 509 is formed by stacking a SAS formed using a gas containing a fluorine atom and a SAS formed using a gas containing a hydrogen atom. be able to.

なお、Si26と、GeF4またはF2とを用いて半導体膜を形成する場合、半導体膜のより基板501に近い側から結晶が成長するので、基板501に近い側ほど半導体膜の結晶性が高い。よって、ゲート電極が第1の半導体膜509よりも基板により近いボトムゲート型のTFTの場合、第1の半導体膜509のうち基板に近い側の結晶性が高い領域をチャネル形成領域として用いることができるので、移動度をより高めることができ、適している。 Note that in the case where a semiconductor film is formed using Si 2 H 6 and GeF 4 or F 2 , crystals grow from a side closer to the substrate 501 than the semiconductor film. High nature. Therefore, in the case of a bottom-gate TFT whose gate electrode is closer to the substrate than the first semiconductor film 509, a region having high crystallinity on the side close to the substrate in the first semiconductor film 509 is used as a channel formation region. Since it can, mobility can be increased and it is suitable.

また、SiH4と、H2とを用いて半導体膜を形成する場合、半導体膜の表面により近い側ほど大きい結晶粒が得られる。よって、第1の半導体膜509がゲート電極よりも基板により近いトップゲート型のTFTの場合、第1の半導体膜509のうち基板501から遠い側の結晶性が高い領域をチャネル形成領域として用いることができるので、移動度をより高めることができ、適している。 Further, when a semiconductor film is formed using SiH 4 and H 2 , larger crystal grains can be obtained on the side closer to the surface of the semiconductor film. Therefore, in the case where the first semiconductor film 509 is a top-gate TFT closer to the substrate than the gate electrode, a region having high crystallinity on the side farther from the substrate 501 in the first semiconductor film 509 is used as a channel formation region. Therefore, the mobility can be increased and it is suitable.

また、SASは、価電子制御を目的とした不純物を意図的に添加しないときに弱いn型の導電型を示す。これは、アモルファス半導体を成膜するときよりも高い電力のグロー放電を行なうため酸素が半導体膜中に混入しやすいためである。そこで、TFTのチャネル形成領域を設ける第1の半導体膜509に対しては、p型を付与する不純物を、この成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。p型を付与する不純物としては、代表的には硼素であり、B26、BF3などの不純物気体を1ppm〜1000ppmの割合で珪化物気体に混入させると良い。例えば、p型を付与する不純物としてボロンを用いる場合、該ボロンの濃度を1×1014〜6×1016atoms/cm3とすると良い。 In addition, SAS shows a weak n-type conductivity when impurities intended for valence electron control are not intentionally added. This is because oxygen is easily mixed into the semiconductor film because glow discharge with higher power is performed than when an amorphous semiconductor is formed. Therefore, threshold control is performed on the first semiconductor film 509 provided with a TFT channel formation region by adding an impurity imparting p-type simultaneously with or after the film formation. Is possible. The impurity imparting p-type is typically boron, and an impurity gas such as B 2 H 6 or BF 3 may be mixed in the silicide gas at a rate of 1 ppm to 1000 ppm. For example, when boron is used as an impurity imparting p-type, the concentration of boron is preferably 1 × 10 14 to 6 × 10 16 atoms / cm 3 .

次に第1の半導体膜509を覆うように、第2の半導体膜510を形成する。第2の半導体膜510には、一導電型を付与する不純物を添加しておく。nチャネル型のTFTを形成する場合には、第2の半導体膜510に、n型を付与する不純物、例えばリンを添加すれば良い。具体的には、珪化物気体にPH3などの不純物気体を加え、第2の半導体膜510を形成すれば良い。一導電型を有する第2の半導体膜510は、第1の半導体膜509と同様にセミアモルファス半導体、非晶質半導体で形成することができる。 Next, a second semiconductor film 510 is formed so as to cover the first semiconductor film 509. An impurity imparting one conductivity type is added to the second semiconductor film 510 in advance. In the case of forming an n-channel TFT, an impurity imparting n-type conductivity, for example, phosphorus may be added to the second semiconductor film 510. Specifically, an impurity gas such as PH 3 may be added to a silicide gas to form the second semiconductor film 510. The second semiconductor film 510 having one conductivity type can be formed using a semi-amorphous semiconductor or an amorphous semiconductor in the same manner as the first semiconductor film 509.

本実施の形態では、第1の半導体膜509及び第2の半導体膜510として、セミアモルファス半導体を用いる例を示しているが、本発明はこの構成に限定されない。第1の半導体膜509または第2の半導体膜510は、非晶質半導体であっても良いし、多結晶半導体であっても良い。ただし結晶化の工程を行なう場合、絶縁膜502の耐熱性を考慮する必要がある。なお多結晶半導体は、結晶化の工程を設けずとも、スパッタ法、プラズマCVD法、熱CVD法などで直接形成することも可能である。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は0.01〜4.5atomic%程度であることが好ましい。   In this embodiment, an example in which a semi-amorphous semiconductor is used as the first semiconductor film 509 and the second semiconductor film 510 is described; however, the present invention is not limited to this structure. The first semiconductor film 509 or the second semiconductor film 510 may be an amorphous semiconductor or a polycrystalline semiconductor. However, when performing the crystallization process, it is necessary to consider the heat resistance of the insulating film 502. Note that a polycrystalline semiconductor can be directly formed by a sputtering method, a plasma CVD method, a thermal CVD method, or the like without providing a crystallization step. As the semiconductor, not only silicon but also silicon germanium can be used. When silicon germanium is used, the concentration of germanium is preferably about 0.01 to 4.5 atomic%.

また本実施の形態では、第2の半導体膜510を第1の半導体膜509と接するように形成しているが、本発明はこの構成に限定されない。第1の半導体膜509と第2の半導体膜510の間に、LDD領域として機能する第3の半導体膜を形成しておいても良い。この場合、第3の半導体膜は、セミアモルファス半導体または非晶質半導体で形成する。そして、第3の半導体膜は、導電型を付与するための不純物を意図的に添加しなくとも、もともと弱いn型の導電型を示す。よって第3の半導体膜には、導電型を付与するための不純物を添加してもしなくても、LDD領域として用いることができる。   In this embodiment mode, the second semiconductor film 510 is formed in contact with the first semiconductor film 509; however, the present invention is not limited to this structure. A third semiconductor film functioning as an LDD region may be formed between the first semiconductor film 509 and the second semiconductor film 510. In this case, the third semiconductor film is formed using a semi-amorphous semiconductor or an amorphous semiconductor. The third semiconductor film originally exhibits a weak n-type conductivity type without intentionally adding an impurity for imparting the conductivity type. Therefore, the third semiconductor film can be used as an LDD region with or without an impurity for imparting conductivity type.

次に図4(C)に示すように、第1の半導体膜509及び第2の半導体膜510のパターニングを行なう。第1の半導体膜509及び第2の半導体膜510のパターニングは、フォトリソグラフィ法を用いても良いし、液滴吐出法またはスクリーン印刷法、オフセット印刷法に代表される印刷法で形成されたレジストをマスクとして用いても良い。後者の場合、露光用のフォトマスクを別途用意しておく必要がなくなり、よってコストの削減に繋がる。上記パターニングにより、島状の第1の半導体膜511、512と、島状の第2の半導体膜513、514とが形成される。なお、島状の第1の半導体膜511と島状の第2の半導体膜513は重なっており、島状の第1の半導体膜512と島状の第2の半導体膜514は重なっている。   Next, as shown in FIG. 4C, the first semiconductor film 509 and the second semiconductor film 510 are patterned. For patterning the first semiconductor film 509 and the second semiconductor film 510, a photolithography method may be used, or a resist formed by a printing method typified by a droplet discharge method, a screen printing method, or an offset printing method. May be used as a mask. In the latter case, it is not necessary to prepare a photomask for exposure separately, which leads to cost reduction. By the patterning, island-shaped first semiconductor films 511 and 512 and island-shaped second semiconductor films 513 and 514 are formed. Note that the island-shaped first semiconductor film 511 and the island-shaped second semiconductor film 513 overlap, and the island-shaped first semiconductor film 512 and the island-shaped second semiconductor film 514 overlap.

次に図5(A)に示すように、ゲート絶縁膜508の一部をエッチングにより選択的に除去し、導電膜506を露出させる。ゲート絶縁膜508のエッチングには、フォトリソグラフィ法を用いても良いし、液滴吐出法または印刷法で形成されたレジストをマスクとして用いても良い。後者の場合、露光用のマスクを別途用意しておく必要がなくなり、よってコストの削減に繋がる。   Next, as illustrated in FIG. 5A, part of the gate insulating film 508 is selectively removed by etching, so that the conductive film 506 is exposed. For the etching of the gate insulating film 508, a photolithography method may be used, or a resist formed by a droplet discharge method or a printing method may be used as a mask. In the latter case, it is not necessary to prepare a mask for exposure separately, which leads to cost reduction.

次に図5(B)に示すように、配線520〜523を液滴吐出法または印刷法を用いて形成した後、図5(C)に示すように該配線520〜523をマスクとして用い、島状の第2の半導体膜513、514をエッチングする。島状の第2の半導体膜513、514のエッチングは、真空雰囲気下もしくは大気圧雰囲気下におけるドライエッチングで行なうことができる。
エッチングガスには、SF6、NF3、CF4などのフッ化物気体を用いることができる。そしてこのエッチングでは、島状の第1の半導体膜511、512と、島状の第2の半導体膜513、514との間で、エッチングの選択比がとれないので、処理時間を適宜調整して行なうこととなる。このエッチングにより、島状の第2の半導体膜513、514が一部露出する。そして、島状の第2の半導体膜513、514からソース領域またはドレイン領域として機能する島状の第2の半導体膜524〜527が形成される。
Next, after forming the wirings 520 to 523 using a droplet discharge method or a printing method as shown in FIG. 5B, the wirings 520 to 523 are used as a mask as shown in FIG. The island-shaped second semiconductor films 513 and 514 are etched. The etching of the island-shaped second semiconductor films 513 and 514 can be performed by dry etching in a vacuum atmosphere or an atmospheric pressure atmosphere.
As the etching gas, a fluoride gas such as SF 6 , NF 3 , CF 4 can be used. In this etching, since the etching selection ratio cannot be obtained between the island-shaped first semiconductor films 511 and 512 and the island-shaped second semiconductor films 513 and 514, the processing time is appropriately adjusted. Will be done. By this etching, the island-shaped second semiconductor films 513 and 514 are partially exposed. Then, island-shaped second semiconductor films 524 to 527 functioning as a source region or a drain region are formed from the island-shaped second semiconductor films 513 and 514.

上記一連の工程により、TFT530、531を形成することができる。TFT530は、導電膜507がゲート電極として機能する。またTFT531は、導電膜505がゲート電極として機能する。   Through the above series of steps, the TFTs 530 and 531 can be formed. In the TFT 530, the conductive film 507 functions as a gate electrode. In the TFT 531, the conductive film 505 functions as a gate electrode.

次に図6(A)に示すように、TFT530、531を覆うように層間絶縁膜532を形成する。層間絶縁膜532は、コンタクトホールを形成する際に用いるナノインプリントの種類によって、材料を変えるのが望ましい。本実施の形態では、層間絶縁膜532として光硬化性樹脂を用い、層間絶縁膜532に光ナノインプリントで開口部を形成する例を挙げる。光硬化性樹脂は、実施の形態1に列挙した材料を用いることができる。   Next, as illustrated in FIG. 6A, an interlayer insulating film 532 is formed so as to cover the TFTs 530 and 531. The material of the interlayer insulating film 532 is desirably changed depending on the type of nanoimprint used when forming the contact hole. In this embodiment, a photocurable resin is used for the interlayer insulating film 532, and an opening is formed in the interlayer insulating film 532 by optical nanoimprinting. As the photocurable resin, the materials listed in Embodiment Mode 1 can be used.

そして予めパターンが形成されたモールド533を、図6(B)に示すように、例えば5〜15MPaの圧力で層間絶縁膜532に押し付ける。そして、モールド533を層間絶縁膜532に押し付けた状態で、層間絶縁膜532を硬化させる。上記構成により、モールド533に形成されたパターンが、層間絶縁膜532に転写される。なお光ナノインプリントを用いる場合、層間絶縁膜532を紫外光などの光を照射することにより、硬化させることができる。また光ナノインプリントの場合、モールド533と層間絶縁膜532との間に気泡が入ってしまうのを防ぐために、例えば10-2Torr程度の減圧雰囲気下でモールド533を層間絶縁膜532に押し付け、硬化させるのが望ましい。 Then, a mold 533 having a pattern formed thereon is pressed against the interlayer insulating film 532 with a pressure of 5 to 15 MPa, for example, as shown in FIG. Then, the interlayer insulating film 532 is cured in a state where the mold 533 is pressed against the interlayer insulating film 532. With the above structure, the pattern formed on the mold 533 is transferred to the interlayer insulating film 532. Note that in the case of using optical nanoimprint, the interlayer insulating film 532 can be cured by irradiation with light such as ultraviolet light. In the case of optical nanoimprinting, in order to prevent bubbles from entering between the mold 533 and the interlayer insulating film 532, the mold 533 is pressed against the interlayer insulating film 532 in a reduced pressure atmosphere of about 10 −2 Torr, for example, and cured. Is desirable.

次に、モールド533を層間絶縁膜532から取り外す。このとき層間絶縁膜532に超音波を用いて振動を加えることで、層間絶縁膜532の変形を抑えながら、モールド533を層間絶縁膜532から取り外すことができる。モールド533を取り外すことで、パターンが形成された層間絶縁膜532を形成することができる。   Next, the mold 533 is removed from the interlayer insulating film 532. At this time, by applying vibration to the interlayer insulating film 532 using ultrasonic waves, the mold 533 can be detached from the interlayer insulating film 532 while suppressing deformation of the interlayer insulating film 532. By removing the mold 533, the interlayer insulating film 532 on which the pattern is formed can be formed.

次に図6(C)に示すように、パターンが形成された層間絶縁膜532の表面を、配線522の一部が露出するようにアッシング等で削っていき、コンタクトホール534を形成する。   Next, as shown in FIG. 6C, the surface of the interlayer insulating film 532 on which the pattern is formed is shaved by ashing or the like so that a part of the wiring 522 is exposed, and a contact hole 534 is formed.

そして図7(A)に示すように、層間絶縁膜532上に、コンタクトホール534において配線522と接するような配線535を形成する。なお配線535の形成は、リソグラフィ法を用いていても良いし、液滴吐出法または印刷法を用いていても良い。   Then, as illustrated in FIG. 7A, a wiring 535 is formed over the interlayer insulating film 532 so as to be in contact with the wiring 522 in the contact hole 534. Note that the wiring 535 may be formed by a lithography method, a droplet discharge method, or a printing method.

次に図7(B)に示すように、層間絶縁膜532及び配線535を覆って導電膜を形成した後、該導電膜をパターニングすることで、配線535に接続された第1の電極(陰極)540を形成する。なお本実施の形態では、第1の電極540が陰極、後に形成される第2の電極544が陽極に相当するが、本発明はこの構成に限定されない。第1の電極540が陽極、第2の電極544が陰極に相当していても良い。   Next, as illustrated in FIG. 7B, a conductive film is formed so as to cover the interlayer insulating film 532 and the wiring 535, and then the conductive film is patterned, whereby the first electrode (cathode) connected to the wiring 535 is formed. ) 540. Note that in this embodiment mode, the first electrode 540 corresponds to a cathode and the second electrode 544 formed later corresponds to an anode; however, the present invention is not limited to this structure. The first electrode 540 may correspond to an anode, and the second electrode 544 may correspond to a cathode.

陰極は、仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることができる。具体的には、LiやCs等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土類金属、これらを含む合金(Mg:Ag、Al:Li、Mg:Inなど)、およびこれらの化合物(CaF2、CaN)の他、YbやEr等の希土類金属を用いることができる。また電子注入層を設ける場合、Alなどの他の導電膜を用いることも可能である。また陰極側から光を取り出す場合は、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)などその他の透光性酸化物導電材料を用いることが可能である。ITO及び酸化珪素を含む酸化インジウムスズ(以下、ITSOとする)や、酸化珪素を含んだ酸化インジウムに、さらに2〜20%の酸化亜鉛(ZnO)を混合したものを用いても良い。透光性酸化物導電材料を用いる場合、後に形成される電界発光層543に電子注入層を設けるのが望ましい。また透光性酸化物導電材料を用いずとも、陰極を光が透過する程度の膜厚(好ましくは、5nm〜30nm程度)で形成することで、陰極側から光を取り出すことができる。この場合、該陰極の上または下に接するように透光性酸化物導電材料を用いて透光性を有する導電膜を形成し、陰極のシート抵抗を抑えるようにしても良い。 As the cathode, a metal, an alloy, an electrically conductive compound, a mixture thereof, or the like having a low work function can be used. Specifically, alkali metals such as Li and Cs, and alkaline earth metals such as Mg, Ca, and Sr, alloys containing these (Mg: Ag, Al: Li, Mg: In, etc.), and compounds thereof ( In addition to CaF 2 and CaN, rare earth metals such as Yb and Er can be used. When an electron injection layer is provided, other conductive films such as Al can be used. When light is extracted from the cathode side, other light-transmitting oxide conductive materials such as indium tin oxide (ITO), zinc oxide (ZnO), indium zinc oxide (IZO), and gallium-added zinc oxide (GZO) are used. It is possible to use. Indium tin oxide containing ITO and silicon oxide (hereinafter referred to as ITSO) or indium oxide containing silicon oxide mixed with 2 to 20% zinc oxide (ZnO) may be used. In the case of using a light-transmitting oxide conductive material, it is preferable to provide an electron injection layer in the electroluminescent layer 543 to be formed later. In addition, without using a light-transmitting oxide conductive material, light can be extracted from the cathode side by forming the cathode with a film thickness that allows light to pass therethrough (preferably, about 5 nm to 30 nm). In this case, a light-transmitting conductive film may be formed using a light-transmitting oxide conductive material so as to be in contact with or under the cathode so as to suppress the sheet resistance of the cathode.

なお第1の電極540は、その表面が平坦化されるように、CMP法、ポリビニルアルコール系の多孔質体で拭浄して、研磨しても良い。またCMP法を用いた研磨後に、第1の電極540の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。   Note that the first electrode 540 may be polished by polishing with a CMP method or a polyvinyl alcohol-based porous body so that the surface thereof is planarized. Further, after the polishing using the CMP method, the surface of the first electrode 540 may be subjected to ultraviolet irradiation, oxygen plasma treatment, or the like.

次に隔壁542を、層間絶縁膜532上に形成する。隔壁542は、有機樹脂膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成することができる。有機樹脂膜ならば、例えばアクリル、ポリイミド、ポリアミドなど、無機絶縁膜ならば酸化珪素、窒化酸化珪素などを用いることができる。特に感光性の有機樹脂膜を隔壁542に用い、第1の電極540上に開口部550を形成し、その開口部550の側壁が連続した曲率を持って形成される傾斜面となるように形成することで、第1の電極540と後に形成される第2の電極544とが接続してしまうのを防ぐことができる。このとき、マスクを液滴吐出法または印刷法で形成することができる。また隔壁542自体を、液滴吐出法または印刷法で形成することもできる。なおシロキサン系絶縁膜は、シロキサン系材料を出発材料として形成されたSi−O−Si結合を含む絶縁膜であり、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有していても良い。   Next, a partition wall 542 is formed over the interlayer insulating film 532. The partition wall 542 can be formed using an organic resin film, an inorganic insulating film, or a siloxane-based insulating film. For example, acrylic resin, polyimide, polyamide, or the like can be used for the organic resin film, and silicon oxide, silicon nitride oxide, or the like can be used for the inorganic insulating film. In particular, a photosensitive organic resin film is used for the partition wall 542, and an opening 550 is formed over the first electrode 540, and the side wall of the opening 550 is formed to have an inclined surface formed with a continuous curvature. By doing so, it is possible to prevent the first electrode 540 and the second electrode 544 formed later from being connected. At this time, the mask can be formed by a droplet discharge method or a printing method. The partition 542 itself can also be formed by a droplet discharge method or a printing method. Note that the siloxane-based insulating film is an insulating film including a Si—O—Si bond formed using a siloxane-based material as a starting material. In addition to hydrogen as a substituent, at least one of fluorine, an alkyl group, and an aromatic hydrocarbon is used. You may have 1 type.

なお本実施の形態では、隔壁542として、ポジ型の感光性のアクリル樹脂を用いた例を示している。感光性の有機樹脂には、光、電子、イオンなどのエネルギー線が露光された箇所が除去されるポジ型と、露光された箇所が残るネガ型とがある。本発明ではネガ型の有機樹脂膜を用いても良い。また感光性のポリイミドを用いて隔壁542を形成しても良い。ネガ型のアクリルを用いて隔壁542を形成した場合、開口部における端部が、S字状の断面形状となる。このとき開口部550の上端部及び下端部における曲率半径は、0.2〜2μmとすることが望ましい。   Note that in this embodiment, an example in which a positive photosensitive acrylic resin is used as the partition wall 542 is described. The photosensitive organic resin includes a positive type in which a portion exposed to energy rays such as light, electrons, and ions is removed, and a negative type in which the exposed portion remains. In the present invention, a negative organic resin film may be used. Alternatively, the partition 542 may be formed using photosensitive polyimide. In the case where the partition wall 542 is formed using negative acrylic, the end portion of the opening has an S-shaped cross-sectional shape. At this time, it is desirable that the radius of curvature at the upper end and the lower end of the opening 550 is 0.2 to 2 μm.

上記構成により、後に形成される電界発光層543や第2の電極544のカバレッジを良好とすることができ、第1の電極540と第2の電極544が、電界発光層543に形成された穴においてショートするのを防ぐことができる。また電界発光層543の応力を緩和させることで、発光領域が減少するシュリンクとよばれる不良を低減させることができ、信頼性を高めることができる。   With the above structure, coverage of the electroluminescent layer 543 and the second electrode 544 to be formed later can be improved, and the first electrode 540 and the second electrode 544 are holes formed in the electroluminescent layer 543. Can be prevented from short-circuiting. Further, by relaxing the stress of the electroluminescent layer 543, defects called shrink, in which a light emitting region decreases, can be reduced, and reliability can be improved.

なお液滴吐出法で隔壁542を形成する場合、隔壁542を形成する前に開口部550となる領域に撥液性を有する有機材料を液滴吐出法または印刷法などを用いて塗布しておいても良い。この場合、隔壁542を形成した後、撥液性を有する有機材料を除去することで、開口部を形成することができる。撥液性を有する有機材料として、フルオロアルキルシラン(FAS)などのシランカップリング剤を用いることができる。フルオロアルキルシランとして、例えばヘプタデカフルオロデシルトリメトキシシラン、ヘキシルトリメトキシシラン、トリデカフルオロオクチルトリメトキシシランなどを用いることができる。またその他のシランカップリング剤として、例えばビニルトリメトキシシラン、ビニルトリエトキシシラン、γ−クロロプロピルトリメトキシシラン、γ−アミノプロピルトリエトキシシラン、N−(β−アミノエチル)−γ−アミノプロピルトリメトキシシラン、N−(β−アミノエチル)−γ−アミノプロピルメチルジメトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジメトキシシラン、γ−メタクリロキシプロピルトリメトキシシシラン、γ−メタクリロキシプロピルメチルジメトキシシシラン、γ−メルカププロピルトリメトキシシランなどを用いることができる。また撥液性を有する有機材料の除去は、水またはエタノールによる洗浄、CF4、O2などを用いたドライエッチングで行なうことができる。 Note that in the case where the partition wall 542 is formed by a droplet discharge method, an organic material having liquid repellency is applied to a region to be the opening 550 by a droplet discharge method or a printing method before the partition wall 542 is formed. May be. In this case, after the partition wall 542 is formed, the opening can be formed by removing the organic material having liquid repellency. As an organic material having liquid repellency, a silane coupling agent such as fluoroalkylsilane (FAS) can be used. As the fluoroalkylsilane, for example, heptadecafluorodecyltrimethoxysilane, hexyltrimethoxysilane, tridecafluorooctyltrimethoxysilane and the like can be used. Other silane coupling agents include, for example, vinyltrimethoxysilane, vinyltriethoxysilane, γ-chloropropyltrimethoxysilane, γ-aminopropyltriethoxysilane, N- (β-aminoethyl) -γ-aminopropyltri Methoxysilane, N- (β-aminoethyl) -γ-aminopropylmethyldimethoxysilane, γ-glycidoxypropyltrimethoxysilane, γ-glycidoxypropylmethyldimethoxysilane, γ-methacryloxypropyltrimethoxysilane, γ-Methacryloxypropylmethyldimethoxysilane, γ-mercappropyltrimethoxysilane, or the like can be used. The organic material having liquid repellency can be removed by washing with water or ethanol, or dry etching using CF 4 , O 2 or the like.

また電界発光層543を形成する前に、隔壁542及び第1の電極540に吸着した水分や酸素等を除去するために、大気雰囲気下で加熱処理または真空雰囲気下で加熱処理(真空ベーク)を行なっても良い。具体的には、基板の温度を200℃〜450℃、好ましくは250〜300℃で、0.5〜20時間程度、真空雰囲気下で加熱処理を行なう。望ましくは3×10-7Torr以下とし、可能であるならば3×10-8Torr以下とするのが最も望ましい。そして、真空雰囲気下で加熱処理を行なった後に電界発光層543を形成する場合、電界発光層543を形成する直前まで当該基板を真空雰囲気下に置いておくことで、信頼性をより高めることができる。また真空ベークの前または後に、第1の電極540に紫外線を照射してもよい。 In addition, before the electroluminescent layer 543 is formed, in order to remove moisture, oxygen, and the like adsorbed to the partition wall 542 and the first electrode 540, heat treatment is performed in an air atmosphere or heat treatment (vacuum baking) in a vacuum atmosphere. You can do it. Specifically, heat treatment is performed in a vacuum atmosphere at a substrate temperature of 200 ° C. to 450 ° C., preferably 250 to 300 ° C., for about 0.5 to 20 hours. It is desirably 3 × 10 −7 Torr or less, and if possible, 3 × 10 −8 Torr or less is most desirable. In the case where the electroluminescent layer 543 is formed after heat treatment in a vacuum atmosphere, reliability can be further improved by placing the substrate in a vacuum atmosphere until just before the electroluminescent layer 543 is formed. it can. Further, before or after vacuum baking, the first electrode 540 may be irradiated with ultraviolet rays.

なお、層間絶縁膜532に接するように形成される電極(本実施例では第1の電極540)を、ITSOのように透光性酸化物導電材料と酸化珪素を含む導電膜で形成し、層間絶縁膜532を窒化珪素で形成することで、第1の電極540と層間絶縁膜532を他の材料で形成した組み合わせよりも、発光素子の輝度を高めることができる。この場合、第1の電極540に含まれる酸化珪素によって、水分が付着しやすいので、上述した真空ベークは特に有効である。   Note that an electrode formed in contact with the interlayer insulating film 532 (the first electrode 540 in this embodiment) is formed using a conductive film containing a light-transmitting oxide conductive material and silicon oxide like ITSO, When the insulating film 532 is formed using silicon nitride, the luminance of the light-emitting element can be increased as compared with a combination in which the first electrode 540 and the interlayer insulating film 532 are formed using other materials. In this case, the above-described vacuum baking is particularly effective because moisture easily adheres to silicon oxide contained in the first electrode 540.

次に、第1の電極540上に電界発光層543を形成する。電界発光層543は、単数または複数の層からなり、各層には有機材料のみならず無機材料が含まれていても良い。電界発光層543は陰極に用いられる材料の仕事関数が十分小さくない場合、電子注入層を設けることが望ましい。   Next, the electroluminescent layer 543 is formed over the first electrode 540. The electroluminescent layer 543 includes one or a plurality of layers, and each layer may contain an inorganic material as well as an organic material. The electroluminescent layer 543 is desirably provided with an electron injection layer when the work function of the material used for the cathode is not sufficiently small.

次に、電界発光層543を覆うように第2の電極(陰極)544を形成する。第1の電極540、電界発光層543、第2の電極544は、隔壁542の開口部において重なり合っており、該重なり合っている部分が発光素子545に相当する。   Next, a second electrode (cathode) 544 is formed so as to cover the electroluminescent layer 543. The first electrode 540, the electroluminescent layer 543, and the second electrode 544 overlap with each other in the opening portion of the partition wall 542, and the overlapping portion corresponds to the light-emitting element 545.

なおモノクロの画像を表示する場合、もしくは白色の発光素子とカラーフィルターを用いてカラーの画像を表示する場合、電界発光層543の構造は全ての画素において同じである。三原色の光をそれぞれ発する3つの発光素子を用いてカラーの画像を表示する場合、電界発光層543は、対応する色ごとに材料、積層する層または膜厚を変えて塗り分けても良い。電界発光層を塗り分ける場合、液滴吐出法は材料の無駄がなく、工程も簡素化できるので、非常に有効である。なおカラーは、混色を用いたフルカラーであっても良いし、単一の色相を有する複数の画素を特定のエリアごとに配したエリアカラーであっても良い。   Note that when a monochrome image is displayed or when a color image is displayed using a white light emitting element and a color filter, the structure of the electroluminescent layer 543 is the same in all pixels. In the case of displaying a color image using three light emitting elements that emit light of the three primary colors, the electroluminescent layer 543 may be applied separately by changing the material, the layer to be stacked, or the film thickness for each corresponding color. When the electroluminescent layer is separately applied, the droplet discharge method is very effective because there is no waste of material and the process can be simplified. Note that the color may be a full color using a mixed color or an area color in which a plurality of pixels having a single hue are arranged for each specific area.

なおカラーフィルターは、特定の波長領域の光を透過させることができる着色層と、場合によっては該着色層に加え、可視光を遮蔽することができる遮蔽膜とを有する場合がある。そしてカラーフィルターは、発光素子を封止するためのカバー材上に形成する場合もあれば、基板に形成する場合もありうる。いずれの場合においても、着色層または遮蔽膜は、印刷法または液滴吐出法を用いて形成することが可能である。   Note that the color filter may include a colored layer that can transmit light in a specific wavelength region and, in some cases, a shielding film that can shield visible light in addition to the colored layer. The color filter may be formed on a cover material for sealing the light emitting element, or may be formed on a substrate. In any case, the colored layer or the shielding film can be formed using a printing method or a droplet discharge method.

また電界発光層543は、高分子系有機化合物、中分子系有機化合物、低分子系有機化合物、無機化合物のいずれを用いていても、液滴吐出法で形成することが可能である。また中分子系有機化合物、低分子系有機化合物、無機化合物は蒸着法で形成しても良い。   The electroluminescent layer 543 can be formed by a droplet discharge method using any of a high molecular weight organic compound, a medium molecular weight organic compound, a low molecular weight organic compound, and an inorganic compound. Medium molecular organic compounds, low molecular organic compounds, and inorganic compounds may be formed by vapor deposition.

第2の電極544は、透明導電膜を用いることができる。透明導電膜として、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)などその他の透光性酸化物導電材料を用いることが可能である。ITO及び酸化珪素を含む酸化インジウムスズ(以下、ITSOとする)や、酸化珪素を含んだ酸化インジウムに、さらに2〜20%の酸化亜鉛(ZnO)を混合したものを用いても良い。また第1の電極540として上記透光性酸化物導電材料の他に、例えばTiN、ZrN、Ti、W、Ni、Pt、Cr、Ag、Al等の1つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を用いることができる。ただし透光性酸化物導電材料以外の材料で陽極側から光を取り出す場合、光が透過する程度の膜厚(好ましくは、5nm〜30nm程度)で形成する。   A transparent conductive film can be used for the second electrode 544. As the transparent conductive film, other light-transmitting oxide conductive materials such as indium tin oxide (ITO), zinc oxide (ZnO), indium zinc oxide (IZO), and zinc oxide added with gallium (GZO) can be used. is there. Indium tin oxide containing ITO and silicon oxide (hereinafter referred to as ITSO) or indium oxide containing silicon oxide mixed with 2 to 20% zinc oxide (ZnO) may be used. In addition to the light-transmitting oxide conductive material, the first electrode 540 includes a single layer film made of one or more of, for example, TiN, ZrN, Ti, W, Ni, Pt, Cr, Ag, and Al. Alternatively, a stack of titanium nitride and a film containing aluminum as a main component, a three-layer structure of a titanium nitride film, a film containing aluminum as a main component, and a titanium nitride film can be used. However, when light is extracted from the anode side with a material other than the light-transmitting oxide conductive material, the light-transmitting oxide film is formed to have a film thickness that allows light to pass (preferably about 5 nm to 30 nm).

なお、発光素子545からの光の取り出しは、第1の電極540側からであっても良いし、第2の電極544側からであっても良いし、その両方からであっても良い。上記3つの構成にうち、目的とする構成に合わせて、陽極、陰極ぞれぞれの材料及び膜厚を選択するようにする。本実施の形態のように第2の電極544側から光の取り出す場合、第1の電極540側から光の取り出す場合に比べて、光の取り出し効率を高めることができるので、より低い消費電力で高い輝度を得ることができる。   Note that light extraction from the light-emitting element 545 may be performed from the first electrode 540 side, the second electrode 544 side, or both. Among the above three configurations, the material and film thickness of each of the anode and the cathode are selected in accordance with the target configuration. In the case where light is extracted from the second electrode 544 side as in this embodiment mode, the light extraction efficiency can be increased as compared with the case where light is extracted from the first electrode 540 side. High brightness can be obtained.

なお発光素子545を形成したら、第2の電極544上に、保護膜を形成しても良い。保護膜は層間絶縁膜532と同様に、水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばDLC膜、窒化炭素膜、RFスパッタ法またはCVD法で形成された窒化珪素膜等を用いるのが望ましい。また、例えば窒化炭素膜と窒化珪素を積層した膜、ポリスチレンを積層した膜など、を保護膜として用いても良い。また上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすいが内部応力の低い膜とを積層させて、保護膜として用いることも可能である。本実施の形態では窒化珪素を用いる。保護膜として窒化珪素を用いる場合、低い成膜温度で緻密な保護膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、保護膜中に混入させると良い。   Note that after the light-emitting element 545 is formed, a protective film may be formed over the second electrode 544. Like the interlayer insulating film 532, the protective film is a film that is less likely to transmit a substance that causes deterioration of the light-emitting element such as moisture and oxygen than other insulating films. Typically, it is desirable to use, for example, a DLC film, a carbon nitride film, a silicon nitride film formed by RF sputtering or CVD. Further, for example, a film in which a carbon nitride film and silicon nitride are stacked, a film in which polystyrene is stacked, or the like may be used as the protective film. It is also possible to use the above-mentioned film as a protective film by laminating a film that is less permeable to substances such as moisture and oxygen and a film that is more permeable to substances such as moisture and oxygen but has lower internal stress than the film. It is. In this embodiment mode, silicon nitride is used. In the case of using silicon nitride as the protective film, in order to form a dense protective film at a low deposition temperature, a rare gas element such as argon is preferably included in the reaction gas and mixed into the protective film.

図8(A)に、図7(B)に示す発光装置の上面図を示す。図7(B)は、図8(A)のA−A’、B−B’における断面図に相当する。なお図8(A)では構造をより分かりやすくするため、電界発光層543、第2の電極544は省略して図示する。配線520は信号線として機能する。導電膜506と導電膜505は繋がっている。配線523は電源線として機能する。図8(B)に、導電膜505〜507を形成するための、モールド503のパターンを示す。   FIG. 8A illustrates a top view of the light-emitting device illustrated in FIG. FIG. 7B corresponds to a cross-sectional view taken along lines A-A ′ and B-B ′ in FIG. Note that in FIG. 8A, the electroluminescent layer 543 and the second electrode 544 are omitted in order to make the structure easier to understand. The wiring 520 functions as a signal line. The conductive film 506 and the conductive film 505 are connected. The wiring 523 functions as a power supply line. FIG. 8B shows a pattern of the mold 503 for forming the conductive films 505 to 507.

なお図7(B)まで完成したら、発光素子545が外気に曝されないように、シール剤を用いて基板501とカバー材との間に発光素子545を封入する。その際、基板501とカバー材とで囲まれる領域を不活性雰囲気にしたり、内部に吸湿性材料(例えば酸化バリウム)を配置したりすると発光素子545の信頼性を向上させることができる。   7B, the light-emitting element 545 is sealed between the substrate 501 and the cover material using a sealant so that the light-emitting element 545 is not exposed to the outside air. At that time, the reliability of the light-emitting element 545 can be improved by setting an area surrounded by the substrate 501 and the cover material to an inert atmosphere or disposing a hygroscopic material (eg, barium oxide) inside.

なお本発明の作製方法は、必ずしも上述した形態に限定されない。上述した実施の形態は、本発明の一形態について具体的に説明しただけであり、本発明は、上述した実施例に限定されるものではなく、発明の技術的思想に基づく各種の変形が可能である。   Note that the manufacturing method of the present invention is not necessarily limited to the above-described embodiment. The above-described embodiments are merely specific descriptions of one aspect of the present invention, and the present invention is not limited to the above-described embodiments, and various modifications based on the technical idea of the invention are possible. It is.

なお、上記方法を用いて作製される半導体素子を、プラスチックなどの可撓性を有する基板上に転写することで、半導体装置を形成しても良い。転写は、基板と半導体素子の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して半導体素子を剥離し、転写する方法、基板と半導体素子の間に水素を含む非晶質珪素膜を設け、レーザ光の照射またはエッチングにより該非晶質珪素膜を除去することで基板と半導体素子とを剥離し、転写する方法、半導体素子が形成された基板を機械的に削除または溶液やガスによるエッチングで除去することで半導体素子を基板から切り離し、転写する方法等、様々な方法を用いることができる。なお転写は、表示素子を作製する前に行なっても良いし、作製した後に転写しても良い。   Note that a semiconductor device may be formed by transferring a semiconductor element manufactured using the above method onto a flexible substrate such as plastic. Transfer is a method in which a metal oxide film is provided between a substrate and a semiconductor element, the metal oxide film is weakened by crystallization, the semiconductor element is peeled off, and transferred, and an amorphous material containing hydrogen between the substrate and the semiconductor element. A method in which a silicon film is provided and the amorphous silicon film is removed by laser beam irradiation or etching to separate and transfer the substrate and the semiconductor element, and the substrate on which the semiconductor element is formed is mechanically deleted or a solution or Various methods such as a method of separating and transferring a semiconductor element from a substrate by etching with gas can be used. Note that the transfer may be performed before the display element is manufactured, or may be transferred after the display element is manufactured.

なお本実施の形態では、画素部を形成する工程について説明したが、セミアモルファス半導体を第1の半導体膜として用いる場合、走査線駆動回路を画素部と同じ基板上に形成することが可能である。またアモルファス半導体を用いたTFTで画素部を形成し、該画素部が形成された基板に別途形成された駆動回路を貼り付けても良い。   Note that although a process for forming a pixel portion is described in this embodiment mode, a scan line driver circuit can be formed over the same substrate as the pixel portion when a semi-amorphous semiconductor is used as the first semiconductor film. . Alternatively, a pixel portion may be formed using a TFT using an amorphous semiconductor, and a separately formed driver circuit may be attached to the substrate on which the pixel portion is formed.

本実施の形態は、上記実施の形態と組み合わせて実施することができる。   This embodiment can be implemented in combination with any of the above embodiments.

なお図3〜図8では、導電膜506の一部を露出させるためのゲート絶縁膜508のエッチングに、フォトリソグラフィ法を用いたり、液滴吐出法または印刷法で形成されたレジストをマスクとして用いたりしているが、本発明はこの構成に限定されない。例えば、第2の半導体膜510に接する配線をマスクとして用いてゲート絶縁膜508をエッチングし、導電膜506の一部を露出させても良い。この場合ゲート絶縁膜のエッチングを行なった後、液滴吐出法を用いて、導電膜506の露出した部分と、マスクとして用いた配線とを接続するような導電膜を形成しても良い。また例えば、ゲート絶縁膜508を形成する前に、導電膜506の一部と重なるようにピラーを形成しておいても良い。ピラーは、ピラーを形成したい領域に、導電材料を含む溶液を、液滴が重なるように複数回滴下することで形成できる。そしてゲート絶縁膜508は、ピラーと重なる部分において膜厚が著しく薄くなるため、該ゲート絶縁膜508上に形成された配線とピラーとを電気的に接続することができる。   3 to 8, a photolithography method is used for etching the gate insulating film 508 to expose a part of the conductive film 506, or a resist formed by a droplet discharge method or a printing method is used as a mask. However, the present invention is not limited to this configuration. For example, the gate insulating film 508 may be etched using a wiring in contact with the second semiconductor film 510 as a mask so that part of the conductive film 506 is exposed. In this case, after the gate insulating film is etched, a conductive film that connects the exposed portion of the conductive film 506 and the wiring used as a mask may be formed by a droplet discharge method. For example, a pillar may be formed so as to overlap with part of the conductive film 506 before the gate insulating film 508 is formed. The pillar can be formed by dropping a solution containing a conductive material into a region where the pillar is to be formed, a plurality of times so that the droplets overlap. Since the gate insulating film 508 is extremely thin at a portion overlapping with the pillar, the wiring formed over the gate insulating film 508 and the pillar can be electrically connected.

また図3〜図8では、第1の半導体膜509と第2の半導体膜510を共にパターニングしているが、本発明の発光装置はこの作製方法に限定されない。次に図9を用いて、第1の半導体膜509と第2の半導体膜510を、異なるマスクを用いてパターニングする例について説明する。   3 to 8, both the first semiconductor film 509 and the second semiconductor film 510 are patterned, the light-emitting device of the present invention is not limited to this manufacturing method. Next, an example in which the first semiconductor film 509 and the second semiconductor film 510 are patterned using different masks will be described with reference to FIGS.

まず上述した作製方法に従って、第1の半導体膜509まで同様に形成する。次に図9(A)に示すように、第1の半導体膜509をパターニングし、島状の第1の半導体膜560、561を形成する。そして、ゲート絶縁膜508の一部をエッチングにより除去し、導電膜506を露出させる。   First, the first semiconductor film 509 is similarly formed according to the manufacturing method described above. Next, as shown in FIG. 9A, the first semiconductor film 509 is patterned to form island-shaped first semiconductor films 560 and 561. Then, part of the gate insulating film 508 is removed by etching, so that the conductive film 506 is exposed.

次に図9(B)に示すように、島状の第1の半導体膜560、561及び導電膜506の露出した部分を覆うように、ゲート絶縁膜508上に第2の半導体膜を形成する。LDD領域として用いる第3の半導体膜を形成する場合は、第1の半導体膜509を形成した後、第3の半導体膜を形成し、それから第2の半導体膜562を形成する。   Next, as illustrated in FIG. 9B, a second semiconductor film is formed over the gate insulating film 508 so as to cover the exposed portions of the island-shaped first semiconductor films 560 and 561 and the conductive film 506. . In the case of forming the third semiconductor film used as the LDD region, the first semiconductor film 509 is formed, then the third semiconductor film is formed, and then the second semiconductor film 562 is formed.

次に図9(C)に示すように、液滴吐出法または印刷法で配線563〜566を形成する。そして配線563〜566をマスクとして用い、第2の半導体膜562をパターニングすることで、ソース領域またはドレイン領域として機能する島状の第2の半導体膜567〜570が形成される。その後は、図3〜図8に示した作製方法と同様に、層間絶縁膜の形成以降の工程を同様に行なうことができる。   Next, as illustrated in FIG. 9C, wirings 563 to 566 are formed by a droplet discharge method or a printing method. Then, by using the wirings 563 to 566 as a mask and patterning the second semiconductor film 562, island-shaped second semiconductor films 567 to 570 functioning as a source region or a drain region are formed. Thereafter, similarly to the manufacturing method shown in FIGS. 3 to 8, the steps after the formation of the interlayer insulating film can be similarly performed.

また図3〜図8、図9では、TFTを覆って層間絶縁膜を形成し、該層間絶縁膜上に第1の電極を形成しているが、本発明はこの構成に限定されない。第1の電極をゲート絶縁膜上に形成するようにしても良い。図10(A)に、第1の電極をゲート絶縁膜上に形成した場合の、画素の断面図を示す。図10(A)では、TFT580に接続された配線581に接するように、第1の電極582がゲート絶縁膜583上に形成されている。そして第1の電極582の一部と、TFT580、581とを覆うように、隔壁584が形成されている。隔壁584は開口部585を有しており、該開口部585において第1の電極582、電界発光層586、第2の電極587が重なり合うことで、発光素子588が形成されている。   3 to 8 and FIG. 9, an interlayer insulating film is formed so as to cover the TFT, and the first electrode is formed on the interlayer insulating film. However, the present invention is not limited to this configuration. The first electrode may be formed on the gate insulating film. FIG. 10A is a cross-sectional view of a pixel in the case where the first electrode is formed over the gate insulating film. In FIG. 10A, the first electrode 582 is formed over the gate insulating film 583 so as to be in contact with the wiring 581 connected to the TFT 580. A partition wall 584 is formed so as to cover a part of the first electrode 582 and the TFTs 580 and 581. A partition wall 584 has an opening 585, and the first electrode 582, the electroluminescent layer 586, and the second electrode 587 overlap with each other in the opening 585, so that a light-emitting element 588 is formed.

また本発明では、図3〜図9、図10(A)に示す発光装置において、第1の半導体膜と第2の半導体膜の間にチャネル保護膜を形成しておいても良い。図10(A)に、図3〜図8に示した発光装置において、チャネル保護膜を形成した場合の、画素の断面図を示す。   In the present invention, a channel protective film may be formed between the first semiconductor film and the second semiconductor film in the light emitting device shown in FIGS. 3 to 9 and 10A. FIG. 10A is a cross-sectional view of a pixel in the case where a channel protective film is formed in the light-emitting device illustrated in FIGS.

図10(A)において、TFT590は島状の第1の半導体膜591と、ソース領域またはドレイン領域として機能する島状の第2の半導体膜592、593を有している。さらに第1の半導体膜591と島状の第2の半導体膜592、593の間には、第1の半導体膜591を覆うようにチャネル保護膜594が形成されている。また同様に、TFT595は島状の第1の半導体膜596と、ソース領域またはドレイン領域として機能する島状の第2の半導体膜597、598を有している。さらに第1の半導体膜596と島状の第2の半導体膜597、598の間には、第1の半導体膜596を覆うようにチャネル保護膜599が形成されている。   10A, the TFT 590 includes an island-shaped first semiconductor film 591 and island-shaped second semiconductor films 592 and 593 functioning as a source region or a drain region. Further, a channel protective film 594 is formed between the first semiconductor film 591 and the island-shaped second semiconductor films 592 and 593 so as to cover the first semiconductor film 591. Similarly, the TFT 595 includes an island-shaped first semiconductor film 596 and island-shaped second semiconductor films 597 and 598 functioning as a source region or a drain region. Further, a channel protective film 599 is formed between the first semiconductor film 596 and the island-shaped second semiconductor films 597 and 598 so as to cover the first semiconductor film 596.

チャネル保護膜594、599は液滴吐出法または印刷法を用いて形成しても良いし、CVD法、スパッタ法などを用いて形成しても良い。チャネル保護膜594、599として、酸化珪素、窒化珪素、窒化酸化珪素などの無機絶縁膜、シロキサン系絶縁膜などを用いることができる。またこれらの膜を積層し、チャネル保護膜594、599として用いても良い。本実施の形態では、プラズマCVD法で形成された窒化珪素、液滴吐出法で形成されたシロキサン系絶縁膜を積層して、チャネル保護膜594、599として用いる。チャネル保護膜594、599を形成することで、島状の第2の半導体膜592、593、597、598をエッチングにより形成する際、チャネル保護膜594、599によって、島状の第1の半導体膜591、596がオーバーエッチングされるのを防ぐことができる。   The channel protective films 594 and 599 may be formed using a droplet discharge method or a printing method, or may be formed using a CVD method, a sputtering method, or the like. As the channel protective films 594 and 599, an inorganic insulating film such as silicon oxide, silicon nitride, or silicon nitride oxide, a siloxane-based insulating film, or the like can be used. Alternatively, these films may be stacked and used as channel protective films 594 and 599. In this embodiment mode, silicon nitride formed by a plasma CVD method and a siloxane insulating film formed by a droplet discharge method are stacked and used as channel protective films 594 and 599. By forming the channel protective films 594 and 599, when the island-shaped second semiconductor films 592, 593, 597, and 598 are formed by etching, the island-shaped first semiconductor films are formed by the channel protective films 594 and 599. 591 and 596 can be prevented from being over-etched.

一方、チャネル保護膜を形成しない場合は、ゲート絶縁膜及び第1の半導体膜、場合によってはゲート絶縁膜、第1の半導体膜及び第2の半導体膜とを、大気に触れさせることなく連続して形成することが可能である。すなわち、大気成分や大気中に浮遊する汚染物質に汚染されることなく各膜どうしの界面を形成することができるので、TFT特性のばらつきを低減することができる。   On the other hand, when the channel protective film is not formed, the gate insulating film and the first semiconductor film, and in some cases, the gate insulating film, the first semiconductor film, and the second semiconductor film are continuously exposed to the atmosphere. Can be formed. That is, since the interface between the films can be formed without being contaminated by atmospheric components or contaminants floating in the atmosphere, variations in TFT characteristics can be reduced.

なお、上記図3〜図10に示した発光装置では、ゲート電極として機能する導電膜を各TFTが1つづつ有しているが、本発明はこの構成に限定されない。各TFTがマルチゲート構造を有していても良い。マルチゲート構造とは、直列に接続され、なおかつゲート電極が接続された複数のTFTが、第1の半導体膜を共有しているような構成を意味する。マルチゲート構造とすることで、TFTのオフ電流を低減させることができる。   3 to 10, each TFT has one conductive film functioning as a gate electrode, but the present invention is not limited to this structure. Each TFT may have a multi-gate structure. The multi-gate structure means a configuration in which a plurality of TFTs connected in series and connected to gate electrodes share a first semiconductor film. With the multi-gate structure, the off-current of the TFT can be reduced.

本実施例では、ナノインプリント法によりパターンが転写された絶縁膜に、液滴吐出法で導電膜を形成する際の、ノズルの走査方向について説明する。   In this embodiment, the nozzle scanning direction when a conductive film is formed by a droplet discharge method on an insulating film having a pattern transferred by a nanoimprint method will be described.

図11(A)では、走査線と、該走査線に接続されたゲート電極とに対応する開口部802が、絶縁膜801に形成されている。803は液滴を開口部802に吐出するのに用いるノズルであり、図11(A)では、開口部802のゲート電極に対応する領域に、複数のノズル803から一斉に液滴が吐出されている。   In FIG. 11A, an opening 802 corresponding to a scan line and a gate electrode connected to the scan line is formed in the insulating film 801. Reference numeral 803 denotes a nozzle used for discharging droplets to the opening 802. In FIG. 11A, droplets are simultaneously discharged from a plurality of nozzles 803 to a region corresponding to the gate electrode of the opening 802. Yes.

そして、開口部802のゲート電極に対応する領域に液滴を吐出し終えたら、次に図11(B)に示すように、開口部802の走査線に対応する領域に液滴を吐出する。図11(B)では、開口部802の走査線に対応する領域への液滴の吐出も、複数のノズル804を用いて一斉に行なっている。   After the droplets are completely discharged to the region corresponding to the gate electrode of the opening 802, the droplet is then discharged to the region corresponding to the scanning line of the opening 802 as illustrated in FIG. In FIG. 11B, droplets are also ejected simultaneously to a region corresponding to the scanning line of the opening 802 using a plurality of nozzles 804.

なお複数のノズル804を用いて一斉に液滴を吐出する場合、液滴を吐出する工程にかかる時間を短縮化することができる。しかし本発明はこの構成に限定されず、液滴の吐出に用いるノズル804の数は、単数でも複数でもどちらでも良い。また本実施例では、開口部802のゲート電極に対応する領域に液滴を吐出した後、開口部802の走査線に対応する領域に液滴を吐出しているが、液滴を吐出する順序はこれに限定されず、逆であっても良い。   Note that in the case where droplets are ejected all at once using the plurality of nozzles 804, the time required for the step of ejecting droplets can be shortened. However, the present invention is not limited to this configuration, and the number of nozzles 804 used for discharging droplets may be one or more. Further, in this embodiment, after a droplet is discharged to the region corresponding to the gate electrode of the opening 802, the droplet is discharged to the region corresponding to the scanning line of the opening 802. Is not limited to this, and may be reversed.

またノズルからの液滴の吐出量は、ノズルの走査方向に対して垂直の方向における開口部の幅に合わせて、適宜設定するのが望ましい。図11(A)、図11(B)では、開口部802の走査線に対応する領域の方が、開口部802のゲート電極に対応する領域よりも幅が大きいので、液滴を吐出する工程にかかる時間を短縮化するために、滴下する液滴の吐出量を増やすことが望ましい。   Further, it is desirable that the discharge amount of droplets from the nozzles is appropriately set according to the width of the opening in the direction perpendicular to the scanning direction of the nozzles. In FIGS. 11A and 11B, the region corresponding to the scanning line of the opening 802 is larger in width than the region corresponding to the gate electrode of the opening 802, and thus a step of discharging droplets. In order to shorten the time required for this, it is desirable to increase the amount of droplets to be dropped.

なお本実施例は、上記実施の形態と組み合わせて実施することが可能である。   Note that this example can be implemented in combination with any of the above embodiments.

本実施例では、モールドの位置合わせの方法について説明する。   In this embodiment, a method for aligning the mold will be described.

図12(A)に、CCD(charge coupled device)などの撮像装置605を用いて、基板600とモールド602の位置合わせを行なっている様子を示す。なお本実施例では、半導体膜をパターニングすることで、位置合わせの基準となる基板600側のマーカー603と、島状の第1の半導体膜604とを共に形成している。また位置合わせの基準となるモールド602側のマーカー601は、モールド602に形成されたパターンの一部を用いている。   FIG. 12A shows a state in which the substrate 600 and the mold 602 are aligned using an imaging device 605 such as a CCD (charge coupled device). Note that in this embodiment, the semiconductor film is patterned to form both the marker 603 on the substrate 600 serving as a reference for alignment and the island-shaped first semiconductor film 604. A part of the pattern formed on the mold 602 is used as the marker 601 on the mold 602 side which serves as a reference for alignment.

そして図12(A)では、撮像装置605を用いて、モールド602と基板600の間から、マーカー601とマーカー603を撮影することで、モールド602と基板600の位置合わせを行なう。上記構成により、モールド602の透光性が低い場合でも、モールド602と基板600の位置合わせを行なうことができる。   In FIG. 12A, the mold 602 and the substrate 600 are aligned by photographing the marker 601 and the marker 603 from between the mold 602 and the substrate 600 using the imaging device 605. With the above structure, the mold 602 and the substrate 600 can be aligned even when the mold 602 has low translucency.

次に図12(B)に、モールド602が透光性を有している場合において、基板600とモールド602の位置合わせを行なっている様子を示す。なお図12(B)では、図12(A)において既に示したものに対し、同じ符号を付す。図12(B)では、撮像装置605を用いて、モールド602に対し基板600の反対側から、モールド602を通してマーカー601とマーカー603を撮影することで、モールド602と基板600の位置合わせを行なう。上記構成の場合、一方向のみの撮影が可能であるような撮像装置605を用いればよい。   Next, FIG. 12B illustrates a state in which the substrate 600 and the mold 602 are aligned when the mold 602 has translucency. Note that in FIG. 12B, the same reference numerals are given to those already shown in FIG. 12B, the mold 602 and the substrate 600 are aligned by photographing the marker 601 and the marker 603 through the mold 602 from the opposite side of the substrate 600 to the mold 602 using the imaging device 605. In the case of the above configuration, an imaging device 605 that can shoot only in one direction may be used.

本実施例は、上記実施例または実施の形態と組み合わせて実施することが可能である。   This embodiment can be implemented in combination with the above embodiment or embodiment.

本実施例では、1枚の基板上に複数の半導体装置を形成する場合において、モールドを用いてパターンを形成する例について説明する。   In this embodiment, an example in which a pattern is formed using a mold when a plurality of semiconductor devices are formed over one substrate will be described.

図13(A)に、絶縁膜702が形成された基板701と、モールド703の様子を示す。モールド703には、各半導体装置に対応したパターンが形成されている。そして、絶縁膜702にモールド703を押し付け、絶縁膜702にパターンを形成する。   FIG. 13A shows the state of the substrate 701 over which the insulating film 702 is formed and the mold 703. A pattern corresponding to each semiconductor device is formed on the mold 703. Then, a mold 703 is pressed against the insulating film 702 to form a pattern on the insulating film 702.

次にモールド703を絶縁膜702から取り外す。図13(B)に、パターンが形成された後の、絶縁膜702の様子を示す。次に図13(C)に示すように、パターンが形成された絶縁膜702に、液滴吐出法で液滴を吐出することで、パターニングされた導電膜を形成することができる。   Next, the mold 703 is removed from the insulating film 702. FIG. 13B shows the state of the insulating film 702 after the pattern is formed. Next, as illustrated in FIG. 13C, a patterned conductive film can be formed by discharging droplets to the insulating film 702 on which the pattern is formed by a droplet discharging method.

なお本実施例では、モールドを用いて大型基板に一回でパターンを形成する例を示したが、本発明はこの構成に限定されない。大型基板に複数回に分けてモールドを押し付け、パターンを形成するようにしても良い。ただしこの場合、光ナノインプリントを用い、パターンを形成する領域を順に選択的に露光するようにする。   In the present embodiment, an example is shown in which a pattern is formed on a large substrate once using a mold, but the present invention is not limited to this configuration. A pattern may be formed by pressing a mold on a large substrate several times. However, in this case, the optical nanoimprint is used to selectively expose the region where the pattern is formed in order.

フォトリソグラフィ法を用いる場合、基板が大型化するとフォトマスクの価格もそれに伴って上昇してしまう。さらに一度に露光できる面積が限られているので、パターニングにかかるトータルの時間も長くなるという問題があった。しかし本発明のようにナノインプリント法を用いる場合、フォトマスクを用いる必要はなく、さらにパターンを形成する基板が大型化しても、パターンを形成するのにかかる時間を抑えることができる。   When the photolithography method is used, the price of the photomask increases with an increase in the size of the substrate. Furthermore, since the area that can be exposed at one time is limited, there is a problem that the total time required for patterning becomes longer. However, when the nanoimprint method is used as in the present invention, it is not necessary to use a photomask, and even if the substrate on which the pattern is formed becomes larger, the time required to form the pattern can be suppressed.

本実施例は、上記実施の形態または実施例と組み合わせて実施することが可能である。   This example can be implemented in combination with the above embodiment mode or examples.

本発明の作製方法を用いて形成される半導体装置は、様々な電子機器に用いることができる。具体的に本発明を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(代表的にはDVD:Digital Versatile Disc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置)などが挙げられる。これら電子機器の具体例を図12に示す。   A semiconductor device formed using the manufacturing method of the present invention can be used for various electronic devices. Specifically, as an electronic device using the present invention, a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproduction device (car audio, audio component, etc.), a personal computer, a game device, portable information A terminal (mobile computer, mobile phone, portable game machine, electronic book, etc.), an image playback device (typically a DVD: Digital Versatile Disc, etc.) provided with a recording medium, and can display the image A device having a display). Specific examples of these electronic devices are shown in FIGS.

図14(A)はパーソナルコンピュータであり、本体2101、表示部2102、操作キー2103、スピーカー部2104等を含む。本発明を用いた半導体装置は、表示部2102及びその他信号処理用の回路に用いることができる。   FIG. 14A illustrates a personal computer, which includes a main body 2101, a display portion 2102, operation keys 2103, a speaker portion 2104, and the like. A semiconductor device using the present invention can be used for the display portion 2102 and other signal processing circuits.

図14(B)はゴーグル型表示装置であり、本体2201、表示部2202、イヤホン2203、支持部2204とを有している。本発明を用いた半導体装置は、表示部2202及びその他信号処理用の回路に用いることができる。支持部2204は、ゴーグル型表示装置を頭部自体に固定するタイプであっても良いし、使用者の身体のうち、頭部以外の部分に固定するタイプであっても良い。   FIG. 14B illustrates a goggle type display device, which includes a main body 2201, a display portion 2202, earphones 2203, and a support portion 2204. A semiconductor device using the present invention can be used for the display portion 2202 and other signal processing circuits. The support unit 2204 may be a type that fixes the goggle type display device to the head itself, or may be a type that fixes the goggle type display device to a portion other than the head of the user's body.

図14(C)は表示装置であり、筐体2401、表示部2402、スピーカー部2403等を含む。本発明を用いた半導体装置は、表示部2402及びその他信号処理用の回路に用いることができる。なお、表示装置には、パーソナルコンピュータ用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。   FIG. 14C illustrates a display device, which includes a housing 2401, a display portion 2402, a speaker portion 2403, and the like. A semiconductor device using the present invention can be used for the display portion 2402 and other signal processing circuits. The display device includes all information display devices for personal computers, TV broadcast reception, advertisement display, and the like.

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施例は、上記実施の形態または実施例と組み合わせて実施することが可能である。   As described above, the applicable range of the present invention is so wide that it can be used for electronic devices in various fields. Further, this embodiment can be implemented in combination with the above embodiment mode or embodiments.

本実施例では、モールドの具体的な作製方法について、一例を挙げて説明する。   In this example, a specific method for manufacturing a mold will be described with an example.

まず図15(A)に示すように、モールドの支持体1501上に、ポジ型のフォトレジストを用いてレジスト層1502を形成する。次にEB(電子線描画)を用いて、パターンを描画するように露光を行なう。そして露光を行なったレジスト層1502を現像することで、図15(B)に示すように、レジスト層1502にパターンを形成することができる。具体的に図15(B)では、複数の開口部1504がレジスト層1502に形成されている。   First, as shown in FIG. 15A, a resist layer 1502 is formed on a mold support 1501 using a positive photoresist. Next, exposure is performed to draw a pattern using EB (electron beam drawing). Then, by developing the exposed resist layer 1502, a pattern can be formed in the resist layer 1502, as shown in FIG. Specifically, in FIG. 15B, a plurality of openings 1504 are formed in the resist layer 1502.

次に図15(C)に示すように、パターンが形成されたレジスト層1502を覆うように、支持体1501上に第1の導電膜1503を形成する。第1の導電膜1503は、スパッタ法などを用いて形成することができる。そして図15(D)に示すように、電気鍍金により、第1の導電膜1503に接するように、第2の導電膜1505を形成する。このとき、レジスト層1502に形成された複数の開口部1504は、第1の導電膜1503、第2の導電膜1505によって填塞された状態となる。   Next, as illustrated in FIG. 15C, a first conductive film 1503 is formed over the support 1501 so as to cover the resist layer 1502 where the pattern is formed. The first conductive film 1503 can be formed by a sputtering method or the like. Then, as shown in FIG. 15D, a second conductive film 1505 is formed so as to be in contact with the first conductive film 1503 by electroplating. At this time, the plurality of openings 1504 formed in the resist layer 1502 are filled with the first conductive film 1503 and the second conductive film 1505.

なお第1の導電膜1503と第2の導電膜1505に用いられる材料は、設計者が適宜選択することが可能である。本実施例では、第1の導電膜1503としてアルミニウムまたはアルミニウムを含む合金を用い、第2の導電膜1505としてクロムまたは銅を用いる。   Note that materials used for the first conductive film 1503 and the second conductive film 1505 can be selected as appropriate by a designer. In this embodiment, aluminum or an alloy containing aluminum is used for the first conductive film 1503, and chromium or copper is used for the second conductive film 1505.

次に図15(E)に示すように、第1の導電膜1503及び第2の導電膜1505を、パターンが形成されたレジスト層1502から取り外す。第1の導電膜1503及び第2の導電膜1505は、レジスト層1502のパターンが転写されており、モールドとして用いることが可能である。   Next, as shown in FIG. 15E, the first conductive film 1503 and the second conductive film 1505 are removed from the resist layer 1502 where the pattern is formed. A pattern of the resist layer 1502 is transferred to the first conductive film 1503 and the second conductive film 1505, and the first conductive film 1503 can be used as a mold.

なお、図15(E)に示すようにモールドが形成されたら、実際にナノインプリント法で該モールドを用いる前に、モールドのパターンが形成されている面に、剥離剤を塗布しておく。なお剥離剤は、モールドを絶縁膜に押し付けた後、絶縁膜から該モールドを取り外す際に、絶縁膜にかかる応力を低減させる効果を有する。図15(E)では、第1の導電膜1503の表面に、剥離剤を塗布し、モールドの剥離をスムーズに行なえるようにする。具体的に剥離剤として、パーフルオロポリオキセタンなどのフッ素系樹脂や、n−トリフロロ(1,1,2,2−テトラヒドロ)プロピルシラザン、n−ヘプタフロロ(1,1,2,2−テトラヒドロ)ペンチルシラザン、n−ノナフロロ(1,1,2,2−テトラヒドロ)ヘキシルシラザン、n−トリデオフロロ(1,1,2,2−テトラヒドロ)オクチルシラザン、n−ヘプタデカフロロ(1,1,2,2−テトラヒドロ)デシルシラザンなどのフッ素置換アルキル基含有有機ケイ素化合物を用いることができる。   When the mold is formed as shown in FIG. 15E, a release agent is applied to the surface on which the mold pattern is formed before actually using the mold by the nanoimprint method. The release agent has an effect of reducing stress applied to the insulating film when the mold is pressed against the insulating film and then the mold is removed from the insulating film. In FIG. 15E, a release agent is applied to the surface of the first conductive film 1503 so that the mold can be peeled smoothly. Specifically, as a release agent, fluorine-based resins such as perfluoropolyoxetane, n-trifluoro (1,1,2,2-tetrahydro) propylsilazane, n-heptafluoro (1,1,2,2-tetrahydro) pentyl Silazane, n-nonafluoro (1,1,2,2-tetrahydro) hexylsilazane, n-tridefluoro (1,1,2,2-tetrahydro) octylsilazane, n-heptadecafluoro (1,1,2,2-tetrahydro) Fluorine-substituted alkyl group-containing organosilicon compounds such as decylsilazane can be used.

本実施例は、上記実施の形態または実施例と組み合わせて実施することが可能である。   This example can be implemented in combination with the above embodiment mode or examples.

本発明の半導体装置の作製方法に用いられる、導電膜の作製方法を示す図。10A and 10B illustrate a method for manufacturing a conductive film, which is used for a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法に用いられる、コンタクトホールまたは開口部の作製方法を示す図。4A and 4B illustrate a method for manufacturing a contact hole or an opening, which is used in a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を示す図。4A and 4B illustrate a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を示す図。4A and 4B illustrate a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を示す図。4A and 4B illustrate a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を示す図。4A and 4B illustrate a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を示す図。4A and 4B illustrate a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を用いて形成された、画素の上面図及びモールドのパターンを示す図。10A and 10B are a top view of a pixel and a pattern of a mold, which are formed using the method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を示す図。4A and 4B illustrate a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の断面図。Sectional drawing of the semiconductor device of this invention. ノズルの走査方向を示す図。The figure which shows the scanning direction of a nozzle. モールドの位置合わせの様子を示す図。The figure which shows the mode of alignment of a mold. ナノインプリント法で大型基板にパターンを形成している様子を示す図。The figure which shows a mode that the pattern is formed in the large sized board | substrate by the nanoimprint method. 本発明を用いた電子機器の図。The figure of the electronic device using this invention. モールドの作製方法を示す図。The figure which shows the preparation methods of a mold.

符号の説明Explanation of symbols

101 基板
102 絶縁膜
103 モールド
104 開口部
105 導電膜
201 配線
202 絶縁膜
203 モールド
204 コンタクトホール
501 基板
502 絶縁膜
503 モールド
504 開口部
505 導電膜
506 導電膜
507 導電膜
508 ゲート絶縁膜
509 半導体膜
510 半導体膜
511 半導体膜
512 半導体膜
513 半導体膜
514 半導体膜
520 配線
522 配線
523 配線
524 半導体膜
527 配線
530 TFT
531 TFT
532 層間絶縁膜
533 モールド
534 コンタクトホール
535 配線
540 第1の電極
542 隔壁
543 電界発光層
544 第2の電極
545 発光素子
550 開口部
560 半導体膜
562 半導体膜
563 配線
567 半導体膜
580 TFT
581 配線
582 第1の電極
583 ゲート絶縁膜
584 隔壁
585 開口部
586 電界発光層
587 第2の電極
588 発光素子
590 TFT
591 半導体膜
592 半導体膜
594 チャネル保護膜
595 TFT
596 半導体膜
597 半導体膜
599 チャネル保護膜
600 基板
601 マーカー
602 モールド
603 マーカー
604 半導体膜
605 撮像装置
701 基板
702 絶縁膜
703 モールド
801 絶縁膜
802 開口部
803 ノズル
804 ノズル
1501 支持体
1502 レジスト層
1504 開口部
1503 導電膜
1505 導電膜
2101 本体
2102 表示部
2103 操作キー
2104 スピーカー部
2201 本体
2202 表示部
2203 イヤホン
2204 支持部
2401 筐体
2402 表示部
2403 スピーカー部
101 substrate 102 insulating film 103 mold 104 opening 105 conductive film 201 wiring 202 insulating film 203 mold 204 contact hole 501 substrate 502 insulating film 503 mold 504 opening 505 conductive film 506 conductive film 507 conductive film 508 gate insulating film 509 semiconductor film 510 Semiconductor film 511 Semiconductor film 512 Semiconductor film 513 Semiconductor film 514 Semiconductor film 520 Wiring 522 Wiring 523 Wiring 524 Semiconductor film 527 Wiring 530 TFT
531 TFT
532 Interlayer insulating film 533 Mold 534 Contact hole 535 Wiring 540 First electrode 542 Partition 543 Electroluminescent layer 544 Second electrode 545 Light emitting element 550 Opening 560 Semiconductor film 562 Semiconductor film 563 Wiring 567 Semiconductor film 580 TFT
581 Wiring 582 First electrode 583 Gate insulating film 584 Partition 585 Opening 586 Electroluminescent layer 587 Second electrode 588 Light emitting element 590 TFT
591 Semiconductor film 592 Semiconductor film 594 Channel protective film 595 TFT
596 Semiconductor film 597 Semiconductor film 599 Channel protective film 600 Substrate 601 Marker 602 Mold 603 Marker 604 Semiconductor film 605 Imaging device 701 Substrate 702 Insulating film 703 Mold 801 Insulating film 802 Opening 803 Nozzle 804 Nozzle 1501 Support 1502 Resist layer 1504 Opening 1503 Conductive film 1505 Conductive film 2101 Main body 2102 Display section 2103 Operation key 2104 Speaker section 2201 Main body 2202 Display section 2203 Earphone 2204 Support section 2401 Housing 2402 Display section 2403 Speaker section

Claims (8)

パターンが形成されたモールドを絶縁膜に押し付けた状態で前記絶縁膜の硬化を行なった後、前記モールドを取り外すことで、前記絶縁膜に凹部を形成し、
導電材料を有する液滴を吐出することにより、前記凹部に導電膜を形成し、
前記導電膜を覆うようにゲート絶縁膜を形成し、
前記ゲート絶縁膜上に島状の半導体膜を形成することを特徴とする半導体装置の作製方法。
After curing the insulating film in a state where the pattern-formed mold is pressed against the insulating film, the mold is removed to form a recess in the insulating film,
By discharging droplets having a conductive material, a conductive film is formed in the recess,
Forming a gate insulating film so as to cover the conductive film;
A method for manufacturing a semiconductor device, comprising forming an island-shaped semiconductor film over the gate insulating film.
パターンが形成されたモールドを絶縁膜に押し付けた状態で前記絶縁膜の硬化を行なった後、前記モールドを取り外すことで、前記絶縁膜に凹部を形成し、
導電材料を有する液滴を吐出することにより、前記凹部に導電膜を形成し、
前記導電膜を覆うようにゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第1の島状の半導体膜を形成し、
前記第1の島状の半導体膜上に、不純物が添加された一対の第2の島状の半導体膜を形成することを特徴とする半導体装置の作製方法。
After curing the insulating film in a state where the pattern-formed mold is pressed against the insulating film, the mold is removed to form a recess in the insulating film,
By discharging droplets having a conductive material, a conductive film is formed in the recess,
Forming a gate insulating film so as to cover the conductive film;
Forming a first island-shaped semiconductor film on the gate insulating film;
A method for manufacturing a semiconductor device, wherein a pair of second island-shaped semiconductor films to which an impurity is added is formed over the first island-shaped semiconductor film.
第1のパターンが形成された第1のモールドを絶縁膜に押し付けた状態で前記絶縁膜の硬化を行なった後、前記第1のモールドを取り外すことで、前記絶縁膜に第1の凹部を形成し、
導電材料を有する液滴を吐出することにより、前記第1の凹部に導電膜を形成し、
前記導電膜を覆うようにゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第1の島状の半導体膜と、前記第1の島状の半導体膜上に不純物が添加された一対の第2の島状の半導体膜と、前記第2の島状の半導体膜に接する配線とを形成し、
前記配線上に層間絶縁膜を形成し、
第2のパターンが形成された第2のモールドを層間絶縁膜に押し付けた状態で前記層間絶縁膜の硬化を行なった後、前記第2のモールドを取り外すことで、前記層間絶縁膜に第2の凹部を形成し、
前記配線が露出するように前記第2の凹部が形成された前記層間絶縁膜の表面を削ることで、前記絶縁膜にコンタクトホールを形成することを特徴とする半導体装置の作製方法。
A first recess is formed in the insulating film by removing the first mold after curing the insulating film while pressing the first mold on which the first pattern is formed against the insulating film. And
By discharging a droplet having a conductive material, a conductive film is formed in the first recess,
Forming a gate insulating film so as to cover the conductive film;
A first island-shaped semiconductor film on the gate insulating film, a pair of second island-shaped semiconductor films doped with impurities on the first island-shaped semiconductor film, and the second island-shaped semiconductor film Forming a wiring in contact with the semiconductor film,
Forming an interlayer insulating film on the wiring;
After the interlayer insulating film is cured in a state where the second mold on which the second pattern is formed is pressed against the interlayer insulating film, the second mold is removed, so that the second insulating film is formed on the interlayer insulating film. Forming a recess,
A method for manufacturing a semiconductor device, wherein a contact hole is formed in the insulating film by scraping a surface of the interlayer insulating film in which the second recess is formed so that the wiring is exposed.
パターンが形成されたモールドを絶縁膜に押し付けた状態で、紫外光の照射により前記絶縁膜の硬化を行なった後、前記モールドを取り外すことで、前記絶縁膜に凹部を形成し、
導電材料を有する液滴を吐出することにより、前記凹部に導電膜を形成し、
前記導電膜を覆うようにゲート絶縁膜を形成し、
前記ゲート絶縁膜上に島状の半導体膜を形成することを特徴とする半導体装置の作製方法。
In a state where the mold on which the pattern is formed is pressed against the insulating film, after curing the insulating film by irradiation with ultraviolet light, by removing the mold, a recess is formed in the insulating film,
By discharging droplets having a conductive material, a conductive film is formed in the recess,
Forming a gate insulating film so as to cover the conductive film;
A method for manufacturing a semiconductor device, comprising forming an island-shaped semiconductor film over the gate insulating film.
パターンが形成されたモールドを絶縁膜に押し付けた状態で、紫外光の照射により前記絶縁膜の硬化を行なった後、前記モールドを取り外すことで、前記絶縁膜に凹部を形成し、
導電材料を有する液滴を吐出することにより、前記凹部に導電膜を形成し、
前記導電膜を覆うようにゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第1の島状の半導体膜を形成し、
前記第1の島状の半導体膜上に、不純物が添加された一対の第2の島状の半導体膜を形成することを特徴とする半導体装置の作製方法。
In a state where the mold on which the pattern is formed is pressed against the insulating film, after curing the insulating film by irradiation with ultraviolet light, by removing the mold, a recess is formed in the insulating film,
By discharging droplets having a conductive material, a conductive film is formed in the recess,
Forming a gate insulating film so as to cover the conductive film;
Forming a first island-shaped semiconductor film on the gate insulating film;
A method for manufacturing a semiconductor device, wherein a pair of second island-shaped semiconductor films to which an impurity is added is formed over the first island-shaped semiconductor film.
第1のパターンが形成された第1のモールドを絶縁膜に押し付けた状態で、紫外光の照射により前記絶縁膜の硬化を行なった後、前記第1のモールドを取り外すことで、前記絶縁膜に第1の凹部を形成し、
導電材料を有する液滴を吐出することにより、前記第1の凹部に導電膜を形成し、
前記導電膜を覆うようにゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第1の島状の半導体膜と、前記第1の島状の半導体膜上に不純物が添加された一対の第2の島状の半導体膜と、前記第2の島状の半導体膜に接する配線とを形成し、
前記配線上に層間絶縁膜を形成し、
第2のパターンが形成された第2のモールドを層間絶縁膜に押し付けた状態で前記層間絶縁膜の硬化を行なった後、前記第2のモールドを取り外すことで、前記層間絶縁膜に第2の凹部を形成し、
前記配線が露出するように前記第2の凹部が形成された前記層間絶縁膜の表面を削ることで、前記絶縁膜にコンタクトホールを形成することを特徴とする半導体装置の作製方法。
In a state where the first mold on which the first pattern is formed is pressed against the insulating film, the insulating film is cured by irradiation of ultraviolet light, and then the first mold is removed to remove the first mold. Forming a first recess,
By discharging a droplet having a conductive material, a conductive film is formed in the first recess,
Forming a gate insulating film so as to cover the conductive film;
A first island-shaped semiconductor film on the gate insulating film, a pair of second island-shaped semiconductor films doped with impurities on the first island-shaped semiconductor film, and the second island-shaped semiconductor film Forming a wiring in contact with the semiconductor film,
Forming an interlayer insulating film on the wiring;
After the interlayer insulating film is cured in a state where the second mold on which the second pattern is formed is pressed against the interlayer insulating film, the second mold is removed, so that the second insulating film is formed on the interlayer insulating film. Forming a recess,
A method for manufacturing a semiconductor device, wherein a contact hole is formed in the insulating film by scraping a surface of the interlayer insulating film in which the second recess is formed so that the wiring is exposed.
請求項4乃至請求項6のいずれか1項において、前記絶縁膜は光硬化性樹脂であることを特徴とする半導体装置の作製方法。   7. The method for manufacturing a semiconductor device according to claim 4, wherein the insulating film is a photocurable resin. 請求項4乃至請求項6のいずれか1項において、前記モールドは前記紫外光を透過することを特徴とする半導体装置の作製方法。
The method for manufacturing a semiconductor device according to claim 4, wherein the mold transmits the ultraviolet light.
JP2004179027A 2004-06-17 2004-06-17 Method for manufacturing semiconductor device Expired - Fee Related JP4549751B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004179027A JP4549751B2 (en) 2004-06-17 2004-06-17 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004179027A JP4549751B2 (en) 2004-06-17 2004-06-17 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2006005109A true JP2006005109A (en) 2006-01-05
JP4549751B2 JP4549751B2 (en) 2010-09-22

Family

ID=35773229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004179027A Expired - Fee Related JP4549751B2 (en) 2004-06-17 2004-06-17 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP4549751B2 (en)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258669A (en) * 2006-02-23 2007-10-04 Matsushita Electric Works Ltd Imprint lithography method and imprint lithography apparatus
WO2007142163A1 (en) * 2006-06-09 2007-12-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2007145103A1 (en) * 2006-06-14 2007-12-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2008016444A (en) * 2006-06-09 2008-01-24 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2008021640A (en) * 2006-06-14 2008-01-31 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2008058763A (en) * 2006-09-01 2008-03-13 Seiko Epson Corp Method of manufacturing wavelength converting element, and transfer die
JP2008277202A (en) * 2007-05-03 2008-11-13 Aitesu:Kk Multilayer board and manufacturing method thereof
WO2009093661A1 (en) * 2008-01-25 2009-07-30 Kyowa Hakko Chemical Co., Ltd. Process for forming metallic-film pattern
WO2009147718A1 (en) * 2008-06-02 2009-12-10 株式会社アドバンテスト Method of manufacturing probe wafer
WO2010070759A1 (en) * 2008-12-18 2010-06-24 株式会社島津製作所 Method for manufacturing optical matrix device
JP2010177457A (en) * 2009-01-29 2010-08-12 Fujimori Kogyo Co Ltd Method for manufacturing rolled transfer film for imprinting and rolled transfer film for imprinting
WO2010110121A1 (en) * 2009-03-24 2010-09-30 ダイセル化学工業株式会社 Curable composition for nanoimprinting and cured object
JP2010532080A (en) * 2007-07-04 2010-09-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Method for forming a patterned layer on a substrate
JP2010538419A (en) * 2007-08-28 2010-12-09 エージェンシー フォー サイエンス,テクノロジー アンド リサーチ Manufacturing method of organic electronic device or optoelectronic device
JP2011129931A (en) * 2009-12-21 2011-06-30 Samsung Electro-Mechanics Co Ltd Organic thin-film transistor, and method of manufacturing the same
JP2012196968A (en) * 2012-05-15 2012-10-18 Toshiba Mach Co Ltd Transfer device and transfer method
KR101308435B1 (en) 2006-06-30 2013-09-16 엘지디스플레이 주식회사 Method For Forming Patterns And Method For Fabricating Liquid Crystal Display Device By Applying Said Method
JP5360431B2 (en) * 2008-12-18 2013-12-04 株式会社島津製作所 Manufacturing method of optical matrix device
JP5475657B2 (en) * 2008-06-02 2014-04-16 株式会社アドバンテスト Probe device manufacturing method
KR20230164392A (en) * 2022-05-25 2023-12-04 실리콘밸리(주) heat dissipation pad arranged in horizontal and vertical directions, and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11224880A (en) * 1998-02-05 1999-08-17 Seiko Epson Corp Manufacture of semiconductor device
JP2003318401A (en) * 2002-04-22 2003-11-07 Seiko Epson Corp Method of manufacturing device, the device, display device and electronic apparatus
WO2004032257A2 (en) * 2002-10-02 2004-04-15 Leonhard Kurz Gmbh & Co. Kg Film comprising organic semiconductors
JP2004515928A (en) * 2000-12-08 2004-05-27 シーメンス アクチエンゲゼルシヤフト Organic field effect transistor, OFET structuring method and integrated circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11224880A (en) * 1998-02-05 1999-08-17 Seiko Epson Corp Manufacture of semiconductor device
JP2004515928A (en) * 2000-12-08 2004-05-27 シーメンス アクチエンゲゼルシヤフト Organic field effect transistor, OFET structuring method and integrated circuit
JP2003318401A (en) * 2002-04-22 2003-11-07 Seiko Epson Corp Method of manufacturing device, the device, display device and electronic apparatus
WO2004032257A2 (en) * 2002-10-02 2004-04-15 Leonhard Kurz Gmbh & Co. Kg Film comprising organic semiconductors
JP2006501659A (en) * 2002-10-02 2006-01-12 レオナード クルツ ゲーエムベーハー ウント コンパニー カーゲー Film with organic semiconductor

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258669A (en) * 2006-02-23 2007-10-04 Matsushita Electric Works Ltd Imprint lithography method and imprint lithography apparatus
US8313355B2 (en) 2006-06-09 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2007142163A1 (en) * 2006-06-09 2007-12-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20070287207A1 (en) * 2006-06-09 2007-12-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2008016444A (en) * 2006-06-09 2008-01-24 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
WO2007145103A1 (en) * 2006-06-14 2007-12-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2008021640A (en) * 2006-06-14 2008-01-31 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
US9064827B2 (en) 2006-06-14 2015-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101308435B1 (en) 2006-06-30 2013-09-16 엘지디스플레이 주식회사 Method For Forming Patterns And Method For Fabricating Liquid Crystal Display Device By Applying Said Method
JP2008058763A (en) * 2006-09-01 2008-03-13 Seiko Epson Corp Method of manufacturing wavelength converting element, and transfer die
WO2008139934A1 (en) * 2007-05-03 2008-11-20 International Test And Engineering Services Co., Ltd. Multilayer board and method for manufacturing the same
JP2008277202A (en) * 2007-05-03 2008-11-13 Aitesu:Kk Multilayer board and manufacturing method thereof
JP2010532080A (en) * 2007-07-04 2010-09-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Method for forming a patterned layer on a substrate
US9105867B2 (en) 2007-07-04 2015-08-11 Koninklijke Philips N.V. Method for forming a patterned layer on a substrate
JP2010538419A (en) * 2007-08-28 2010-12-09 エージェンシー フォー サイエンス,テクノロジー アンド リサーチ Manufacturing method of organic electronic device or optoelectronic device
WO2009093661A1 (en) * 2008-01-25 2009-07-30 Kyowa Hakko Chemical Co., Ltd. Process for forming metallic-film pattern
TWI393201B (en) * 2008-06-02 2013-04-11 Advantest Corp Fabrication method of probe apparatus
JP5475657B2 (en) * 2008-06-02 2014-04-16 株式会社アドバンテスト Probe device manufacturing method
WO2009147718A1 (en) * 2008-06-02 2009-12-10 株式会社アドバンテスト Method of manufacturing probe wafer
WO2009147804A1 (en) * 2008-06-02 2009-12-10 株式会社アドバンテスト Method for manufacturing probe device
WO2010070759A1 (en) * 2008-12-18 2010-06-24 株式会社島津製作所 Method for manufacturing optical matrix device
WO2010070802A1 (en) * 2008-12-18 2010-06-24 株式会社島津製作所 Method for manufacturing optical matrix device
JP5360431B2 (en) * 2008-12-18 2013-12-04 株式会社島津製作所 Manufacturing method of optical matrix device
JP2010177457A (en) * 2009-01-29 2010-08-12 Fujimori Kogyo Co Ltd Method for manufacturing rolled transfer film for imprinting and rolled transfer film for imprinting
JP5898952B2 (en) * 2009-03-24 2016-04-06 株式会社ダイセル Curable composition for nanoimprint and cured product
JPWO2010110121A1 (en) * 2009-03-24 2012-09-27 株式会社ダイセル Curable composition for nanoimprint and cured product
CN102362333A (en) * 2009-03-24 2012-02-22 大赛璐化学工业株式会社 Curable composition for nanoimprinting and cured object
WO2010110121A1 (en) * 2009-03-24 2010-09-30 ダイセル化学工業株式会社 Curable composition for nanoimprinting and cured object
US9459525B2 (en) 2009-03-24 2016-10-04 Daicel Chemical Industries, Ltd. Curable composition for nanoimprinting and cured product
US9690193B2 (en) 2009-03-24 2017-06-27 Daicel Corporation Curable composition for nanoimprinting and cured product
KR101762969B1 (en) 2009-03-24 2017-07-28 주식회사 다이셀 Curable composition for nanoimprinting and cured object
JP2011129931A (en) * 2009-12-21 2011-06-30 Samsung Electro-Mechanics Co Ltd Organic thin-film transistor, and method of manufacturing the same
JP2012196968A (en) * 2012-05-15 2012-10-18 Toshiba Mach Co Ltd Transfer device and transfer method
KR20230164392A (en) * 2022-05-25 2023-12-04 실리콘밸리(주) heat dissipation pad arranged in horizontal and vertical directions, and manufacturing method thereof
KR102622560B1 (en) 2022-05-25 2024-01-09 실리콘밸리(주) heat dissipation pad arranged in horizontal and vertical directions, and manufacturing method thereof

Also Published As

Publication number Publication date
JP4549751B2 (en) 2010-09-22

Similar Documents

Publication Publication Date Title
JP4549751B2 (en) Method for manufacturing semiconductor device
US7696100B2 (en) Method for manufacturing semiconductor device
US8619219B2 (en) Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
US7642038B2 (en) Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US8322847B2 (en) Liquid droplet ejection system and control program of ejection condition of compositions
US7572718B2 (en) Semiconductor device and manufacturing method thereof
KR101072412B1 (en) Display device method for manufacturing the same and television apparatus
US20050196710A1 (en) Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television apparatus
US20080280033A1 (en) Droplet Discharge Device, and Method for Forming Pattern, and Method for Manufacturing Display Device
KR101123097B1 (en) Method for manufacturing the display device
JP4954498B2 (en) Method for manufacturing semiconductor device
JP4614652B2 (en) Thin film transistor manufacturing method and display device manufacturing method
JP2005210083A (en) Thin film transistor, display, liquid crystal display, and method of manufacturing them
JP4583904B2 (en) Method for manufacturing display device
JP4877868B2 (en) Method for manufacturing display device
JP4986391B2 (en) Method for manufacturing display device
JP2005333118A (en) Semiconductor device and its manufacturing method
JP2005159331A (en) Liquid crystal display device, its manufacturing method, and liquid crystal television receiver
JP4656916B2 (en) Method for manufacturing light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100707

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees