JP4986391B2 - Method for manufacturing display device - Google Patents
Method for manufacturing display device Download PDFInfo
- Publication number
- JP4986391B2 JP4986391B2 JP2004312433A JP2004312433A JP4986391B2 JP 4986391 B2 JP4986391 B2 JP 4986391B2 JP 2004312433 A JP2004312433 A JP 2004312433A JP 2004312433 A JP2004312433 A JP 2004312433A JP 4986391 B2 JP4986391 B2 JP 4986391B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- substrate
- tft
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 116
- 238000004519 manufacturing process Methods 0.000 title claims description 43
- 239000000758 substrate Substances 0.000 claims description 112
- 239000004065 semiconductor Substances 0.000 claims description 109
- 239000010408 film Substances 0.000 claims description 34
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 33
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 21
- 239000010409 thin film Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 239000011370 conductive nanoparticle Substances 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 239000011651 chromium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 286
- 239000012212 insulator Substances 0.000 description 45
- 239000000203 mixture Substances 0.000 description 34
- 230000008569 process Effects 0.000 description 28
- 239000000463 material Substances 0.000 description 27
- 239000007789 gas Substances 0.000 description 26
- 239000004020 conductor Substances 0.000 description 24
- 239000003990 capacitor Substances 0.000 description 19
- 239000011521 glass Substances 0.000 description 17
- 239000010949 copper Substances 0.000 description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 15
- 239000002585 base Substances 0.000 description 15
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 15
- 239000001301 oxygen Substances 0.000 description 15
- 229910052760 oxygen Inorganic materials 0.000 description 15
- 238000004544 sputter deposition Methods 0.000 description 14
- 239000011241 protective layer Substances 0.000 description 13
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 239000010931 gold Substances 0.000 description 12
- 238000007789 sealing Methods 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 11
- 238000002347 injection Methods 0.000 description 11
- 239000007924 injection Substances 0.000 description 11
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 10
- 239000012298 atmosphere Substances 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000013078 crystal Substances 0.000 description 10
- 239000012535 impurity Substances 0.000 description 10
- 229910052709 silver Inorganic materials 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 239000004332 silver Substances 0.000 description 9
- 239000002904 solvent Substances 0.000 description 9
- 238000001035 drying Methods 0.000 description 8
- 239000002245 particle Substances 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000007599 discharging Methods 0.000 description 6
- 238000010304 firing Methods 0.000 description 6
- 230000005525 hole transport Effects 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 239000011787 zinc oxide Substances 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 5
- -1 acetone Chemical compound 0.000 description 5
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 239000002923 metal particle Substances 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 239000003566 sealing material Substances 0.000 description 5
- NIXOWILDQLNWCW-UHFFFAOYSA-N 2-Propenoic acid Natural products OC(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 4
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 229910052736 halogen Inorganic materials 0.000 description 4
- 150000002367 halogens Chemical class 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000003960 organic solvent Substances 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 230000005236 sound signal Effects 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 229910006160 GeF4 Inorganic materials 0.000 description 3
- 229910007264 Si2H6 Inorganic materials 0.000 description 3
- 229910052783 alkali metal Inorganic materials 0.000 description 3
- 150000001340 alkali metals Chemical class 0.000 description 3
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 3
- 150000001342 alkaline earth metals Chemical class 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 3
- 238000007865 diluting Methods 0.000 description 3
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000002270 dispersing agent Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000004094 surface-active agent Substances 0.000 description 3
- PPMWWXLUCOODDK-UHFFFAOYSA-N tetrafluorogermane Chemical compound F[Ge](F)(F)F PPMWWXLUCOODDK-UHFFFAOYSA-N 0.000 description 3
- SMZOUWXMTYCWNB-UHFFFAOYSA-N 2-(2-methoxy-5-methylphenyl)ethanamine Chemical compound COC1=CC=C(C)C=C1CCN SMZOUWXMTYCWNB-UHFFFAOYSA-N 0.000 description 2
- DKPFZGUDAPQIHT-UHFFFAOYSA-N Butyl acetate Natural products CCCCOC(C)=O DKPFZGUDAPQIHT-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- CERQOIWHTDAKMF-UHFFFAOYSA-N Methacrylic acid Chemical compound CC(=C)C(O)=O CERQOIWHTDAKMF-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 239000004693 Polybenzimidazole Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910002808 Si–O–Si Inorganic materials 0.000 description 2
- 239000004840 adhesive resin Substances 0.000 description 2
- 229920006223 adhesive resin Polymers 0.000 description 2
- 150000001298 alcohols Chemical class 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 239000004760 aramid Substances 0.000 description 2
- 229920003235 aromatic polyamide Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002148 esters Chemical class 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 229910000078 germane Inorganic materials 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- FUZZWVXGSFPDMH-UHFFFAOYSA-N hexanoic acid Chemical compound CCCCCC(O)=O FUZZWVXGSFPDMH-UHFFFAOYSA-N 0.000 description 2
- 150000002483 hydrogen compounds Chemical class 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000002105 nanoparticle Substances 0.000 description 2
- 229920003986 novolac Polymers 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 125000000962 organic group Chemical group 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000003504 photosensitizing agent Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920002480 polybenzimidazole Polymers 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 239000004640 Melamine resin Substances 0.000 description 1
- 229920000877 Melamine resin Polymers 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 238000006124 Pilkington process Methods 0.000 description 1
- 238000001237 Raman spectrum Methods 0.000 description 1
- 229910003910 SiCl4 Inorganic materials 0.000 description 1
- 229910004014 SiF4 Inorganic materials 0.000 description 1
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 1
- 229910003822 SiHCl3 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 229910009372 YVO4 Inorganic materials 0.000 description 1
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- QDWJUBJKEHXSMT-UHFFFAOYSA-N boranylidynenickel Chemical compound [Ni]#B QDWJUBJKEHXSMT-UHFFFAOYSA-N 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- OLLFKUHHDPMQFR-UHFFFAOYSA-N dihydroxy(diphenyl)silane Chemical compound C=1C=CC=CC=1[Si](O)(O)C1=CC=CC=C1 OLLFKUHHDPMQFR-UHFFFAOYSA-N 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229920001519 homopolymer Polymers 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910000476 molybdenum oxide Inorganic materials 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 150000002829 nitrogen Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- GVGCUCJTUSOZKP-UHFFFAOYSA-N nitrogen trifluoride Chemical compound FN(F)F GVGCUCJTUSOZKP-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000007500 overflow downdraw method Methods 0.000 description 1
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 229910001935 vanadium oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、ガラス基板上に形成したトランジスタなどの能動素子を応用した表示装置及びその製造方法に関する。 The present invention relates to a display device using an active element such as a transistor formed on a glass substrate and a manufacturing method thereof.
従来、ガラス基板上の薄膜トランジスタ（以下「ＴＦＴ」ともいう。）によって構成される所謂アクティブマトリクス駆動方式の表示パネルが知られている。この表示パネルは、半導体集積回路の製造技術と同様に、フォトマスクを使う光露光工程により、導体、半導体及び絶縁体などの薄膜をパターニングする工程が必要とされている。 2. Description of the Related Art Conventionally, a so-called active matrix drive type display panel configured by a thin film transistor (hereinafter also referred to as “TFT”) on a glass substrate is known. This display panel requires a process of patterning thin films such as conductors, semiconductors, and insulators by an optical exposure process using a photomask, as in the manufacturing technology of semiconductor integrated circuits.
表示パネルの製造に用いるマザーガラス基板のサイズは、１９９０年初頭における第１世代の３００×４００ｍｍから、２０００年には第４世代となり６８０×８８０ｍｍ若しくは７３０×９２０ｍｍへと大型化している。それと共に、一枚の基板から多数の表示パネルが取れるように生産技術が進歩してきた。 The size of the mother glass substrate used for manufacturing the display panel has increased from 300 × 400 mm of the first generation in the early 1990s to 680 × 880 mm or 730 × 920 mm of the fourth generation in 2000. At the same time, production technology has advanced so that a large number of display panels can be obtained from a single substrate.
ガラス基板若しくは表示パネルのサイズが小さい場合には、露光装置により比較的簡便にパターニング処理を行うことが可能である。しかし、基板サイズが大型化するにつれて、１回の露光処理で表示パネルの全面を同時に処理することが不可能となる。その結果、フォトレジストが塗布された領域に対し、露光する領域を複数に分割して、所定のブロック領域毎に露光処理を行う必要がある。露光処理は、順次それを繰り返して基板全面の露光を行う方法が開発されてきた（例えば、特許文献１、２参照。）。
しかしながら、ガラス基板のサイズは、第５世代で１０００×１２００ｍｍ若しくは１１００×１３００ｍｍへとさらに大型化し、次世代では１５００×１８００ｍｍ若しくはそれ以上のサイズが想定されている。ガラス基板の大型化は、表示パネルの大面積化や、取り数の向上には有効であるが、従来のパターニング方法では生産性良く低コストで表示パネルを製造することが困難となる。すなわち、つなぎ露光により多数回の露光処理を行えば、処理時間が増大し、ガラス基板の大型化に対応した露光装置の開発には多大な投資が必要となる。 However, the size of the glass substrate is further increased to 1000 × 1200 mm or 1100 × 1300 mm in the fifth generation, and the size of 1500 × 1800 mm or more is assumed in the next generation. Increasing the size of the glass substrate is effective for increasing the area of the display panel and improving the number of the panels, but it is difficult to manufacture the display panel with high productivity and low cost by the conventional patterning method. That is, if the exposure process is performed many times by continuous exposure, the processing time increases, and a great investment is required for the development of an exposure apparatus corresponding to the enlargement of the glass substrate.
そればかりでなく、基板の全面に各種の薄膜を形成し、僅かな領域を残してエッチング除去する工法では、材料コストを浪費し、多量の廃液を処理することが要求されてしまうという問題点が内在している。 In addition, the method of forming various thin films on the entire surface of the substrate and removing it by etching while leaving a small area has a problem in that it wastes material costs and requires processing a large amount of waste liquid. Is inherent.
本発明は、このような状況に鑑み成されたものであり、材料の利用効率を向上させ、かつ、作製工程を簡略化することが可能な表示装置及びその製造技術を提供することを目的としている。 The present invention has been made in view of such a situation, and an object of the present invention is to provide a display device capable of improving material utilization efficiency and simplifying a manufacturing process and a manufacturing technique thereof. Yes.
本発明は、配線若しくは電極を形成する導電層や、所定のパターンを形成するためのマスクなど表示パネルを作製するために必要なパターンのうち、少なくとも一つ若しくはそれ以上を、選択的にパターンを形成可能な方法により形成して、表示パネルを製造することを特徴とする。選択的にパターンを形成可能な方法として、特定の目的に調合された組成物の液滴を選択的に吐出して所定のパターンを形成することが可能な、液滴吐出法（その方式によっては、インクジェット法とも呼ばれる。）を用いる。 In the present invention, at least one or more of patterns necessary for manufacturing a display panel, such as a conductive layer for forming wirings or electrodes, or a mask for forming a predetermined pattern, is selectively patterned. A display panel is manufactured by a method that can be formed. As a method capable of selectively forming a pattern, a droplet discharge method (depending on the method) can form a predetermined pattern by selectively discharging droplets of a composition prepared for a specific purpose. , Also called an ink jet method).
本発明は、エレクトロルミネセンス（以下「ＥＬ」ともいう。）と呼ばれる発光を発現する有機物質、若しくは有機物質と無機物質の混合物を含む媒体を、電極間に介在させた発光素子とＴＦＴとが接続された表示装置であって、このような表示装置を液滴吐出法を用いて完成させることで上記目的を達成する。 In the present invention, a light-emitting element and a TFT in which an organic substance that expresses light emission called electroluminescence (hereinafter also referred to as “EL”) or a medium containing a mixture of an organic substance and an inorganic substance is interposed between electrodes are provided. The above-mentioned object is achieved by completing such a display device using a droplet discharge method.
本発明は、絶縁表面を有する基板上に液滴吐出法でゲート電極を形成する第１の段階と、ゲート電極上に、ゲート絶縁層、半導体層、絶縁層を積層する第２の段階と、ゲート電極と重なる位置に液滴吐出法で第１のマスクを形成する第３の段階と、第１のマスクにより絶縁層をエッチングしてチャネル保護層を形成する第４の段階と、一導電型の不純物を含有する半導体層を形成する第５の段階と、ゲート電極を含む領域に液滴吐出法で第２のマスクを形成する第６の段階と、一導電型の不純物を含有する半導体層と、その下層側に位置する半導体層とをエッチングする第７の段階と、液滴吐出法でソース及びドレインに接続する配線を形成する第８の段階と、ソース及びドレインに接続する配線をマスクとしてチャネル保護層上の前記一導電型の不純物を含有する半導体層をエッチングする第９の段階の各段階を含むことを特徴としている。 The present invention includes a first stage of forming a gate electrode by a droplet discharge method over a substrate having an insulating surface, a second stage of laminating a gate insulating layer, a semiconductor layer, and an insulating layer on the gate electrode; A third stage in which a first mask is formed by a droplet discharge method at a position overlapping with the gate electrode; a fourth stage in which an insulating layer is etched with the first mask to form a channel protective layer; A fifth step of forming a semiconductor layer containing a plurality of impurities, a sixth step of forming a second mask by a droplet discharge method in a region including a gate electrode, and a semiconductor layer containing an impurity of one conductivity type And a seventh step of etching the semiconductor layer located on the lower layer side, an eighth step of forming wirings connected to the source and drain by a droplet discharge method, and a wiring connected to the source and drain are masked As said one on the channel protection layer It is characterized in that it comprises the stages of a ninth step of etching the semiconductor layer containing the type of impurity.
本発明は、絶縁表面を有する基板上に液滴吐出法でゲート電極と接続配線を形成する第１の段階と、ゲート電極上に、ゲート絶縁層、半導体層、絶縁層を積層する第２の段階と、ゲート電極と重なる位置に液滴吐出法で第１のマスクを形成する第３の段階と、第１のマスクにより絶縁層をエッチングしてチャネル保護層を形成する第４の段階と、一導電型の不純物を含有する半導体層を形成する第５の段階と、ゲート電極を含む領域に液滴吐出法で第２のマスクを形成する第６の段階と、一導電型の不純物を含有する半導体層とその下層側に位置する半導体層とをエッチングする第７の段階と、ゲート絶縁層を選択的にエッチングして接続配線の一部を露出させる第８の段階と、液滴吐出法でソース及びドレインに接続する配線を形成すると共に少なくとも一方の配線を前記接続配線と接続する第９の段階と、ソース及びドレインに接続する配線をマスクとしてチャネル保護層上の前記一導電型の不純物を含有する半導体層をエッチングする第１０の段階の各段階を含むことを特徴としている。 The present invention includes a first step of forming a gate electrode and a connection wiring by a droplet discharge method over a substrate having an insulating surface, and a second step of laminating a gate insulating layer, a semiconductor layer, and an insulating layer on the gate electrode. A third stage in which a first mask is formed by a droplet discharge method at a position overlapping with the gate electrode; a fourth stage in which an insulating layer is etched with the first mask to form a channel protective layer; A fifth step of forming a semiconductor layer containing one conductivity type impurity, a sixth step of forming a second mask by a droplet discharge method in a region including the gate electrode, and a one conductivity type impurity A seventh step of etching the semiconductor layer to be formed and a semiconductor layer located on the lower layer side, an eighth step of selectively etching the gate insulating layer to expose a part of the connection wiring, and a droplet discharge method When wiring to connect to the source and drain is formed And a tenth step of connecting at least one wiring to the connection wiring, and a tenth step of etching the semiconductor layer containing the impurity of one conductivity type on the channel protective layer using the wiring connecting to the source and drain as a mask. It is characterized by including each stage of the stage.
上記した第２の段階は、プラズマを援用した気相成長法（プラズマＣＶＤ）又はスパッタリング法により、ゲート絶縁層、半導体層及び絶縁層の各層を大気に晒すことなく連続的に形成することが好ましい。 In the second step, it is preferable to continuously form the gate insulating layer, the semiconductor layer, and the insulating layer without exposing them to the atmosphere by plasma-assisted vapor phase growth (plasma CVD) or sputtering. .
ゲート絶縁層は、第１の窒化珪素膜、酸化珪素膜及び第２の窒化珪素膜を順次積層して形成することで、ゲート電極の酸化を防止出来、かつ、ゲート絶縁層の上層側に形成する半導体層と良好な界面を形成することができる。 The gate insulating layer is formed by sequentially laminating the first silicon nitride film, the silicon oxide film, and the second silicon nitride film, so that the gate electrode can be prevented from being oxidized and formed on the upper layer side of the gate insulating layer. It is possible to form a favorable interface with the semiconductor layer.
前記したように、本発明は、ゲート電極や配線、及びパターニングの時に利用するマスクを形成する際に液滴吐出法により行うことを特徴としているが、ＥＬ表示装置を作製するために必要なパターンのうち、少なくとも一つ若しくはそれ以上を、選択的にパターンを形成可能な方法により形成して、表示装置を製造することでその目的は達成される。 As described above, the present invention is characterized in that it is performed by a droplet discharge method when forming a gate electrode, wiring, and a mask used for patterning, but a pattern necessary for manufacturing an EL display device. The object is achieved by manufacturing a display device by forming at least one or more of them by a method capable of selectively forming a pattern.
本発明は、ＥＬを発現する発光材料を含む有機物質又は有機物質と無機物質とを含む媒体（以下「ＥＬ層」ともいう。）を一対の電極間に介在させた発光素子をマトリクス状に配列させた画素領域を有し、各発光素子はＴＦＴと接続されてその発光及び非発光の状態を制御可能とした表示装置であって、以下のような特徴を有している。 In the present invention, a light-emitting element in which an organic substance containing a light-emitting material that expresses EL or a medium containing an organic substance and an inorganic substance (hereinafter also referred to as “EL layer”) is interposed between a pair of electrodes is arranged in a matrix. The display device includes a pixel region, and each light emitting element is connected to a TFT so that the light emission and non-light emission states can be controlled. The display device has the following characteristics.
本発明は、一対の電極間に発光材料を介在させた発光素子と、導電性のナノ粒子が融合及び／又は融着して形成されたゲート電極と、ゲート電極と接して形成され窒化珪素層若しくは窒化酸化珪素層と、酸化珪素層を少なくとも含むゲート絶縁層と、半導体層とが基板側から積層された薄膜トランジスタとを有し、発光素子と薄膜トランジスタとが接続された画素が備えられていることを特徴としている。 The present invention relates to a light emitting element in which a light emitting material is interposed between a pair of electrodes, a gate electrode formed by fusing and / or fusing conductive nanoparticles, and a silicon nitride layer formed in contact with the gate electrode Alternatively, the pixel includes a thin film transistor in which a silicon nitride oxide layer, a gate insulating layer including at least a silicon oxide layer, and a semiconductor layer are stacked from the substrate side, and the light emitting element and the thin film transistor are connected to each other. It is characterized by.
本発明は、一対の電極間に発光材料を介在させた発光素子と、導電性のナノ粒子が融合及び／又は融着して形成されたゲート電極と、ゲート電極と接して形成され窒化珪素層若しくは窒化酸化珪素層と、酸化珪素層を少なくとも含むゲート絶縁層と、半導体層と、ソース及びドレインに接続され導電性のナノ粒子が融合及び／又は融着して形成された配線と、該配線に接して形成された窒化珪素層若しくは窒化酸化珪素層とが基板側から積層された薄膜トランジスタとを有し、発光素子と薄膜トランジスタとが接続された画素が備えられていることを特徴としている。 The present invention relates to a light emitting element in which a light emitting material is interposed between a pair of electrodes, a gate electrode formed by fusing and / or fusing conductive nanoparticles, and a silicon nitride layer formed in contact with the gate electrode Alternatively, a silicon nitride oxide layer, a gate insulating layer including at least a silicon oxide layer, a semiconductor layer, a wiring formed by fusing and / or fusing conductive nanoparticles connected to a source and a drain, and the wiring And a thin film transistor in which a silicon nitride layer or a silicon nitride oxide layer formed in contact with the substrate is stacked from the substrate side, and a pixel in which the light emitting element and the thin film transistor are connected is provided.
本発明は、一対の電極間に発光材料を介在させた発光素子と、導電性のナノ粒子が融合及び／又は融着して形成されたゲート電極と、ゲート電極と接して形成され窒化珪素層若しくは窒化酸化珪素層と、酸化珪素層を少なくとも含むゲート絶縁層と、半導体層とが基板側から積層された第１の薄膜トランジスタと、第１の薄膜トランジスタと同じ層構造で形成された第２の薄膜トランジスタにより構成される駆動回路と、駆動回路から延在し、第１の薄膜トランジスタのゲート電極と接続する配線とを有し、発光素子と第１の薄膜トランジスタと接続された画素が備えられていることを特徴としている。 The present invention relates to a light emitting element in which a light emitting material is interposed between a pair of electrodes, a gate electrode formed by fusing and / or fusing conductive nanoparticles, and a silicon nitride layer formed in contact with the gate electrode Alternatively, a first thin film transistor in which a silicon nitride oxide layer, a gate insulating layer including at least a silicon oxide layer, and a semiconductor layer are stacked from the substrate side, and a second thin film transistor formed in the same layer structure as the first thin film transistor And a pixel extending from the driver circuit and connected to the gate electrode of the first thin film transistor and having a pixel connected to the light emitting element and the first thin film transistor. It is a feature.
本発明は、一対の電極間に発光材料を介在させた発光素子と、導電性のナノ粒子が融合及び／又は融着して形成されたゲート電極と、ゲート電極と接して形成され窒化珪素層若しくは窒化酸化珪素層と、酸化珪素層を少なくとも含むゲート絶縁層と、半導体層と、ソース及びドレインに接続され導電性のナノ粒子が融合及び／又は融着して形成された配線と、該配線に接して形成された窒化珪素層若しくは窒化酸化珪素層とが基板側から積層された第１の薄膜トランジスタと、第１の薄膜トランジスタと同じ層構造で形成された第２の薄膜トランジスタにより構成される駆動回路と、駆動回路から延在し、第１の薄膜トランジスタのゲート電極と接続する配線とを有し、発光素子と前記第１の薄膜トランジスタと接続された画素が備えられていることを特徴としている。 The present invention relates to a light emitting element in which a light emitting material is interposed between a pair of electrodes, a gate electrode formed by fusing and / or fusing conductive nanoparticles, and a silicon nitride layer formed in contact with the gate electrode Alternatively, a silicon nitride oxide layer, a gate insulating layer including at least a silicon oxide layer, a semiconductor layer, a wiring formed by fusing and / or fusing conductive nanoparticles connected to a source and a drain, and the wiring A driving circuit including a first thin film transistor in which a silicon nitride layer or a silicon nitride oxide layer formed in contact with the substrate is stacked from the substrate side, and a second thin film transistor formed in the same layer structure as the first thin film transistor And a pixel extending from the driver circuit and connected to the gate electrode of the first thin film transistor, the pixel being connected to the light emitting element and the first thin film transistor. It is characterized in Rukoto.
本発明は、ゲート電極又は配線を液滴吐出法で形成するものであり、導電性材料はＡｇ若しくはＡｇを含む合金で形成することができる。また、そのゲート電極又は配線の上層には、窒化珪素膜若しくは窒化酸化珪素膜を接して設けることで酸化によるゲート電極の劣化を防止することができる。 In the present invention, the gate electrode or the wiring is formed by a droplet discharge method, and the conductive material can be formed of Ag or an alloy containing Ag. In addition, by providing a silicon nitride film or a silicon nitride oxide film in contact with the upper layer of the gate electrode or wiring, deterioration of the gate electrode due to oxidation can be prevented.
本発明は、ＴＦＴの主要部である半導体層を、水素とハロゲン元素を含み、結晶構造を含むセミアモルファス半導体で形成することも可能であり、それにより、ｎチャネル型のＴＦＴのみで構成される駆動回路を設けることができる。すなわち、半導体層に水素とハロゲン元素を含み結晶構造を含む半導体であって、１〜１５ｃｍ2／Ｖ・ｓｅｃの電界効果移動度で動作可能なＴＦＴにより駆動回路を同一基板上に実現することができる。 In the present invention, a semiconductor layer which is a main part of a TFT can be formed of a semi-amorphous semiconductor containing a crystal structure and containing hydrogen and a halogen element, and is thus composed of only an n-channel TFT. A drive circuit can be provided. That is, a semiconductor circuit including a semiconductor layer containing hydrogen and a halogen element and having a crystal structure, which can operate with a field effect mobility of 1 to 15 cm 2 / V · sec, can realize a driver circuit over the same substrate. it can.
本発明によれば、液滴吐出法により、配線やマスクのパターニングを直接行うことができるので、材料の利用効率を向上させて、かつ、作製工程を簡略化したＴＦＴ及びそれを用いた表示装置を得ることができる。 According to the present invention, since the patterning of the wiring and the mask can be directly performed by the droplet discharge method, the TFT in which the use efficiency of the material is improved and the manufacturing process is simplified and the display device using the TFT Can be obtained.
本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下の説明において、各図面間で共通する同等部位においては、同じ符号を付けて示すこととし、重複する説明については省略する。また、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解されるものであり、以下に示す態様に限定して解釈されるものでない。 Embodiments of the present invention will be described in detail with reference to the drawings. In addition, in the following description, in the equivalent site | part common between each drawing, it shall attach and show with the same code | symbol, and it abbreviate | omits about the overlapping description. Further, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. The present invention is not construed as being limited to the following embodiments.
図１は本発明に係るＥＬ表示パネルの構成を示す上面図であり、絶縁表面を有する基板１００上に画素１０２をマトリクス上に配列させた画素部１０１、走査線入力端子１０３、信号線入力端子１０４が形成されている。画素数は種々の規格に従って設ければ良く、ＸＧＡであれば画素数は１０２４×７６８×３（ＲＧＢ）、ＵＸＧＡであれば画素数は１６００×１２００×３（ＲＧＢ）、フルスペックハイビジョンに対応させるのであれば画素数は１９２０×１０８０×３（ＲＧＢ）とすれば良い。
FIG. 1 is a top view showing the structure of an EL display panel according to the present invention, in which
画素１０２は、走査線入力端子１０３から延在する走査線と、信号線入力端子１０４から延在する信号線とが交差することで、マトリクス状に配設される。画素１０２のそれぞれには、信号線と駆動用トランジスタの接続状態を制御するトランジスタ（以下「スイッチング用トランジスタ」又は「スイッチング用ＴＦＴ」ともいう。）と、発光素子へ流れる電流を制御するトランジスタ（以下「駆動用トランジスタ」又は「駆動用ＴＦＴ」ともいう。）とが備えられ、駆動用トランジスタが発光素子と直列に接続されている。
The
ＴＦＴは、主要な構成要素として、半導体層、ゲート絶縁層及びゲート電極を含んでいる。半導体層に形成されるソース及びドレイン領域に接続する配線がそれに付随する。構造的には基板側から半導体層、ゲート絶縁層及びゲート電極を配設したトップゲート型と、基板側からゲート電極、ゲート絶縁層及び半導体層を配設したボトムゲート型などが代表的に知られているが、本発明においてはそれらの構造のどのようなものを用いても良い。 The TFT includes a semiconductor layer, a gate insulating layer, and a gate electrode as main components. Wirings connected to the source and drain regions formed in the semiconductor layer are associated therewith. Structurally, a top gate type in which a semiconductor layer, a gate insulating layer and a gate electrode are arranged from the substrate side, and a bottom gate type in which a gate electrode, a gate insulating layer and a semiconductor layer are arranged from the substrate side are representatively known. However, in the present invention, any of those structures may be used.
半導体層を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製されるアモルファス半導体（以下「ＡＳ」ともいう。）、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いはセミアモルファス（微結晶若しくはマイクロクリスタルとも呼ばれる。以下「ＳＡＳ」ともいう。）半導体などを用いることができる。 As a material for forming the semiconductor layer, an amorphous semiconductor (hereinafter also referred to as “AS”) manufactured by a vapor deposition method or a sputtering method using a semiconductor material gas typified by silane or germane is used. A polycrystalline semiconductor crystallized using energy or thermal energy, a semi-amorphous (also referred to as microcrystal or microcrystal, hereinafter, also referred to as “SAS”) semiconductor, or the like can be used.
ＳＡＳは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、０．５〜２０ｎｍの結晶領域を観測することが出来、珪素を主成分とする場合にはラマンスペクトルが５２０ｃｍ-1よりも低波数側にシフトしている。Ｘ線回折では珪素結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。ＳＡＳは、珪化物気体をグロー放電分解（プラズマＣＶＤ）して形成する。珪化物気体としては、ＳｉＨ４、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることが可能である。またＧｅＦ４を混合させても良い。この珪化物気体をＨ２、又は、Ｈ２とＨｅ、Ａｒ、Ｋｒ、Ｎｅから選ばれた一種または複数種の希ガス元素で希釈しても良い。希釈率は２〜１０００倍の範囲。圧力は概略０．１Ｐａ〜１３３Ｐａの範囲、電源周波数は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚ。基板加熱温度は３００℃以下でよい。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は１×１０２０ｃｍ−１以下とすることが望ましく、特に、酸素濃度は５×１０１９／ｃｍ３以下、好ましくは１×１０１９／ｃｍ３以下とする。 SAS is a semiconductor having an intermediate structure between amorphous and crystalline structures (including single crystal and polycrystal) and having a third state that is stable in terms of free energy and has a short-range order and a lattice. It includes a crystalline region with strain. A crystal region of 0.5 to 20 nm can be observed in at least a part of the film, and when silicon is the main component, the Raman spectrum shifts to a lower wave number side than 520 cm −1. Yes. In X-ray diffraction, diffraction peaks of (111) and (220) that are derived from the silicon crystal lattice are observed. At least 1 atomic% or more of hydrogen or halogen is contained as a neutralizing agent for dangling bonds. The SAS is formed by glow discharge decomposition (plasma CVD) of a silicide gas. As the silicide gas, SiH4, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4, or the like can be used. Further, GeF4 may be mixed. This silicide gas may be diluted with H2 or one or more kinds of rare gas elements selected from H2 and He, Ar, Kr, Ne. The dilution rate is in the range of 2 to 1000 times. The pressure is generally in the range of 0.1 Pa to 133 Pa, and the power supply frequency is 1 MHz to 120 MHz, preferably 13 MHz to 60 MHz. The substrate heating temperature may be 300 ° C. or less. As an impurity element in the film, impurities of atmospheric components such as oxygen, nitrogen, and carbon are desirably 1 × 10 20 cm −1 or less, and in particular, the oxygen concentration is 5 × 10 19 / cm 3 or less, preferably 1 × 10 19 / cm 3. The following.
図１は、走査線及び信号線へ入力する信号を、外部の駆動回路により制御するＥＬ表示パネルの構成を示している。その他に、図２で示すようにＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）によりドライバＩＣを基板１００上に実装しても良い。図２は走査線ドライバＩＣ１０５と信号線ドライバＩＣ１０６を基板１００に実装する形態を示している。走査線ドライバＩＣ１０５は、走査線入力端子１０３と画素部１０１との間に設けられている。
FIG. 1 shows a configuration of an EL display panel in which signals input to scanning lines and signal lines are controlled by an external driving circuit. In addition, the driver IC may be mounted on the
また、画素に設けるＴＦＴをＳＡＳで形成することができる。ＳＡＳを使ったＴＦＴは電界効果移動度が１〜１５ｃｍ２／Ｖ・ｓｅｃなので駆動回路を形成することができる。図３は、走査線駆動回路１０７を形成する例を示している。また、保護回路１０８が走査線駆動回路１０７と画素部１０１の間に設けることもできる。基板１００に走査線駆動回路１０７をＴＦＴで形成することにより、入力端子の数を減らすことができる。
Further, a TFT provided for a pixel can be formed using SAS. Since a TFT using SAS has a field effect mobility of 1 to 15 cm 2 / V · sec, a driving circuit can be formed. FIG. 3 shows an example in which the scanning
パターンの形成に用いる液滴吐出装置の一態様は図２５に示されている。液滴吐出手段１４０１の個々のヘッド１４０３は制御手段１４０４に接続されている。制御手段１４０４はヘッド１４０３からの液滴の吐出を制御する。液滴を吐出するタイミングは、それがコンピュータ１４０７に入力されたプログラムに基づき制御される。液滴を吐出する位置は、例えば、基板１００上に形成されたマーカー１４０８を基準に行えば良い。または、基板１００の縁を基準にして基準点を確定させても良い。基準点はＣＣＤなどの撮像手段１４０２で検出し、画像処理手段１４０６にてデジタル信号に変換したものをコンピュータ１４０７で認識して制御信号を発生させる。勿論、基板１００上に形成されるべきパターンの情報は記憶媒体１４０５に格納されたものであり、この情報を基にして制御手段１４０４に制御信号を送り、液滴吐出手段１４０１の個々のヘッド１４０３を個別に制御することができる。
One mode of a droplet discharge device used for forming a pattern is shown in FIG.
次に、このような液滴吐出装置を用いたＥＬ表示パネルの作製工程について、以下に説明する。 Next, a manufacturing process of an EL display panel using such a droplet discharge device will be described below.
（第１の実施の形態）
第１の実施の形態として、チャネル保護型のＴＦＴの作製方法及びそれを用いた表示装置について説明する。
(First embodiment)
As a first embodiment, a manufacturing method of a channel protection type TFT and a display device using the same will be described.
図４（Ａ）は、基板１００上にゲート電極と、ゲート電極と接続するゲート配線及び容量配線を液滴吐出法で形成する工程を示している。なお、図４（Ａ）は縦断面構造を示し、Ａ−Ｂ及びＣ−Ｄに対応する平面構造を図８に示す。
FIG. 4A illustrates a step of forming a gate electrode, a gate wiring connected to the gate electrode, and a capacitor wiring over the
基板１００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、単結晶シリコンなどの半導体基板、ステンレスなどの金属基板の表面に絶縁層を設けた基板を適用しても良い。
The
基板１００上には、スパッタリング法や蒸着法などの方法により、Ｔｉ（チタン）、Ｗ（タングステン）、Ｃｒ（クロム）、Ｔａ（タンタル）、Ｎｉ（ニッケル）、Ｍｏ（モリブデン）などの金属材料若しくはその酸化物で形成される下地層２０１を形成することが好ましい。下地層２０１は０．０１〜１０ｎｍの厚さで形成すれば良いが、極薄く形成すれば良いので、必ずしも層構造を持っていなくても良い。なお、この下地層２０１は、ゲート電極を密着性良く形成するために設けるものであり、十分な密着性が得られるのであれば、これを省略して基板１００上にゲート電極を液滴吐出法により直接形成しても良い。
A metal material such as Ti (titanium), W (tungsten), Cr (chromium), Ta (tantalum), Ni (nickel), or Mo (molybdenum) is formed on the
下地層２０１上に、導電性材料を含む組成物を液滴吐出法にいより吐出して、ゲート配線２０２、ゲート電極２０３、容量電極２０４、ゲート電極２０５を形成する。これらの層を形成する導電性材料としては、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅））、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用いることができる。特に、ゲート配線は、低抵抗化することが好ましのいで、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させた組成物を用いることが好適である。より好適には、低抵抗な銀、銅を用いるとよい。ゲート電極は微細に形成する必要があるので、好ましくは、平均粒径が５〜１０ｎｍの粒子を含むナノペーストを用いると良い。
A composition containing a conductive material is discharged over the
その他に、導電材料の周囲を他の導電材料で覆った粒子を含む組成物を吐出形成して、ゲート電極を形成してもよい。例えば、Ｃｕの周りをＡｇで覆った粒子において、ＣｕとＡｇの間にＮｉ又はＮｉＢ（ニッケルボロン）からなるバッファ層を設けた導電性粒子を用いても良い。溶媒は、酢酸ブチル等のエステル類、イソプロピルアルコール等のアルコール類、アセトン等の有機溶剤等に相当する。表面張力と粘度は、溶液の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。 In addition, the gate electrode may be formed by discharging a composition containing particles in which the periphery of the conductive material is covered with another conductive material. For example, conductive particles in which a buffer layer made of Ni or NiB (nickel boron) is provided between Cu and Ag in particles in which the periphery of Cu is covered with Ag may be used. The solvent corresponds to esters such as butyl acetate, alcohols such as isopropyl alcohol, organic solvents such as acetone, and the like. The surface tension and viscosity are appropriately adjusted by adjusting the concentration of the solution or adding a surfactant or the like.
液滴吐出法において用いるノズルの径は、０．０２〜１００μｍ（好適には３０μｍ以下）に設定し、該ノズルから吐出される組成物の吐出量は０．００１ｐｌ〜１００ｐｌ（好適には１０ｐｌ以下）に設定することが好ましい。液滴吐出法には、オンデマンド型とコンティニュアス型の２つの方式があるが、どちらの方式を用いてもよい。さらに液滴吐出法において用いるノズルには、圧電体の電圧印加により変形する性質を利用した圧電方式、ノズル内に設けられたヒータにより組成物を沸騰させ該組成物を吐出する加熱方式があるが、そのどちらの方式を用いてもよい。被処理物とノズルの吐出口との距離は、所望の箇所に液滴を滴下するために、できる限り近づけておくことが好ましく、好適には０．１〜３ｍｍ（好適には１ｍｍ以下）程度に設定する。ノズルと被処理物は、その相対的な距離を保ちながら、ノズル及び被処理物の一方が移動して、所望のパターンを描画する。また、組成物を吐出する前に、被処理物の表面にプラズマ処理を施してもよい。これは、プラズマ処理を施すと、被処理物の表面が親水性になったり、疎液性になったりすることを活用するためである。例えば、純水に対しては親水性になり、アルコールを溶媒したペーストに対しては疎液性になる。 The diameter of the nozzle used in the droplet discharge method is set to 0.02 to 100 μm (preferably 30 μm or less), and the discharge amount of the composition discharged from the nozzle is 0.001 pl to 100 pl (preferably 10 pl or less). ) Is preferable. There are two types of droplet discharge methods, an on-demand type and a continuous type, and either method may be used. Furthermore, the nozzle used in the droplet discharge method includes a piezoelectric method that utilizes the property of being deformed by voltage application of a piezoelectric body, and a heating method that discharges the composition by boiling the composition with a heater provided in the nozzle. Either of these methods may be used. The distance between the object to be processed and the nozzle outlet is preferably as close as possible in order to drop droplets at a desired location, preferably about 0.1 to 3 mm (preferably about 1 mm or less). Set to. While maintaining the relative distance between the nozzle and the object to be processed, one of the nozzle and the object to be processed moves to draw a desired pattern. In addition, plasma treatment may be performed on the surface of the object to be processed before the composition is discharged. This is to take advantage of the fact that the surface of the workpiece becomes hydrophilic or lyophobic when the plasma treatment is performed. For example, it becomes hydrophilic with respect to pure water and becomes lyophobic with respect to a paste using an alcohol as a solvent.
組成物を吐出する工程は、減圧下で行っても良い。これは、組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略又は短くすることができるためである。また、導電材料を含む組成物の焼成工程において、分圧比で１０〜３０％の酸素を混合させたガスを積極的に用いることにより、ゲート電極を構成する導電膜の抵抗率を下げ、かつ、該導電膜の薄膜化、平滑化を図ることができる。 The step of discharging the composition may be performed under reduced pressure. This is because the solvent of the composition volatilizes before the composition is discharged and landed on the object to be processed, and the subsequent drying and firing steps can be omitted or shortened. Further, in the firing step of the composition containing the conductive material, by actively using a gas in which oxygen of 10 to 30% is mixed in a partial pressure ratio, the resistivity of the conductive film constituting the gate electrode is reduced, and Thinning and smoothing of the conductive film can be achieved.
組成物の吐出後は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉等により、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は１００℃で３分間、焼成は２００〜３５０℃で１５分間〜１２０分間で行う。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいても良い。そのときの温度は、基板等の材質に依存するが、１００〜８００℃（好ましくは２００〜３５０℃）とする。本工程により、組成物中の溶媒の揮発又は化学的に分散剤を除去し、周囲の樹脂が硬化収縮することで融合と融着を加速する。雰囲気は、酸素雰囲気、窒素雰囲気又は空気で行う。但し、金属元素を分解又は分散している溶媒が除去されやすい酸素雰囲気下で行うことが好適である。 After discharge of the composition, one or both of drying and baking steps are performed under normal pressure or reduced pressure by laser light irradiation, rapid thermal annealing, a heating furnace, or the like. The drying and baking steps are both heat treatment steps. For example, drying is performed at 100 ° C. for 3 minutes, and baking is performed at 200 to 350 ° C. for 15 minutes to 120 minutes. In order to satisfactorily perform the drying and baking steps, the substrate may be heated. The temperature at that time is 100 to 800 ° C. (preferably 200 to 350 ° C.) although it depends on the material such as the substrate. By this step, the solvent in the composition is volatilized or the dispersant is chemically removed, and the surrounding resin is cured and contracted to accelerate fusion and fusion. The atmosphere is an oxygen atmosphere, a nitrogen atmosphere or air. However, it is preferable to perform in an oxygen atmosphere in which the solvent in which the metal element is decomposed or dispersed is easily removed.
レーザ光の照射は、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザとしては、エキシマレーザ、ＹＡＧレーザ等が挙げられ、後者の固体レーザとしては、Ｃｒ、Ｎｄ等がドーピングされたＹＡＧ、ＹＶＯ４等の結晶を使ったレーザ等が挙げられる。なお、レーザ光の吸収率の関係から、連続発振のレーザを用いることが好ましい。また、パルス発振と連続発振を組み合わせた所謂ハイブリッドのレーザ照射方法を用いてもよい。但し、基板の耐熱性に依っては、レーザ光の照射による加熱処理は、数マイクロ秒から数十秒の間で瞬間に行うとよい。瞬間熱アニール（ＲＴＡ）は、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数マイクロ秒から数分の間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、下層の膜には影響を与えないという利点がある。 For the laser light irradiation, a continuous wave or pulsed gas laser or solid-state laser may be used. Examples of the former gas laser include an excimer laser and a YAG laser, and examples of the latter solid-state laser include a laser using a crystal such as YAG or YVO4 doped with Cr, Nd, or the like. Note that it is preferable to use a continuous wave laser because of the absorption rate of the laser light. In addition, a so-called hybrid laser irradiation method combining pulse oscillation and continuous oscillation may be used. However, depending on the heat resistance of the substrate, the heat treatment by laser light irradiation may be performed instantaneously within a few microseconds to several tens of seconds. Instantaneous thermal annealing (RTA) uses an infrared lamp or a halogen lamp that emits ultraviolet light or infrared light in an inert gas atmosphere to rapidly increase the temperature from several microseconds to several minutes. This is done by applying heat instantaneously. Since this treatment is performed instantaneously, there is an advantage that only the outermost thin film can be heated substantially without affecting the lower layer film.
ナノペーストは、粒径が５〜１０ｎｍの導電粒子を有機溶剤に分散又は溶解させたものであるが、他にも分散剤や、バインダーと呼ばれる熱硬化性樹脂が含まれている。バインダーは、焼成時にクラックや不均一な焼きムラが発生するのを防止する働きを持つ。そして、乾燥又は焼成工程により、有機溶剤の蒸発、分散剤の分解除去及びバインダーによる硬化収縮が同時に進行することにより、ナノ粒子同士が融合及び／又は融着して硬化する。この際、ナノ粒子は、数十〜百数十ｎｍまで成長する。近接する成長粒子同士で融合及び／又は融着して互いに連鎖することにより、金属連鎖体を形成する。一方、残った有機成分の殆ど（約８０〜９０％）は、金属連鎖体の外部に押し出され、結果として、金属連鎖体を含む導電膜と、その外側を覆う有機成分からなる膜が形成される。そして、有機成分からなる膜は、ナノペーストを窒素及び酸素を含む雰囲気下で焼成する際に、気体中に含まれる酸素と、有機成分からなる膜中に含まれる炭素や水素などとが反応することにより、除去することができる。 The nanopaste is obtained by dispersing or dissolving conductive particles having a particle size of 5 to 10 nm in an organic solvent, but additionally contains a dispersant and a thermosetting resin called a binder. The binder has a function of preventing generation of cracks and uneven baking during firing. Then, by the drying or baking process, the evaporation of the organic solvent, the decomposition and removal of the dispersant, and the curing shrinkage by the binder proceed simultaneously, whereby the nanoparticles are fused and / or fused to be cured. At this time, the nanoparticles grow to tens to hundreds of tens of nm. Adjacent growing particles are fused and / or fused together to form a chain. On the other hand, most of the remaining organic components (about 80 to 90%) are pushed out of the metal chain, and as a result, a conductive film containing the metal chain and a film made of organic components covering the outside are formed. The The film made of organic components reacts with oxygen contained in the gas and carbon, hydrogen, etc. contained in the film made of organic components when the nanopaste is baked in an atmosphere containing nitrogen and oxygen. This can be removed.
また、焼成雰囲気下に酸素が含まれていない場合には、別途、酸素プラズマ処理等によって有機成分からなる膜を除去することができる。このように、ナノペーストを窒素及び酸素を含む雰囲気下で焼成、又は乾燥後酸素プラズマで処理することによって、有機成分からなる膜は除去されるため、残存した金属連鎖体を含む導電膜の平滑化、薄膜化、低抵抗化を図ることができる。なお、導電材料を含む組成物を減圧下で吐出することにより組成物中の溶媒が揮発するため、後の加熱処理（乾燥又は焼成）時間を短縮することもできる。 In the case where oxygen is not contained in the firing atmosphere, a film made of an organic component can be separately removed by oxygen plasma treatment or the like. In this way, since the film made of organic components is removed by baking the nanopaste in an atmosphere containing nitrogen and oxygen or treating it with oxygen plasma after drying, smoothing of the conductive film containing the remaining metal chain is removed. Reduction, thinning, and low resistance can be achieved. Note that since the solvent in the composition is volatilized by discharging the composition containing the conductive material under reduced pressure, the time for subsequent heat treatment (drying or baking) can be shortened.
ゲート配線２０２、ゲート電極２０３、容量電極２０４、ゲート電極２０５を形成した後、表面が露出している下地層２０１の処理として、下記の２つの工程のうちどちらかの工程を行うことが望ましい。
After forming the
第一の方法としては、ゲート配線２０２、ゲート電極２０３、容量電極２０４、ゲート電極２０５と重ならない下地層２０１を絶縁化して、絶縁体層２０６を形成する工程である（図４（Ｂ）参照。）。つまり、ゲート配線２０２、ゲート電極２０３、容量電極２０４、ゲート電極２０５と重ならない下地層２０１を酸化して絶縁化する。このように、下地層２０１を酸化して絶縁化する場合には、当該下地層２０１を０．０１〜１０ｎｍの厚さで形成しておくことが好適であり、そうすると容易に酸化させることができる。なお、酸化する方法としては、酸素雰囲気下に晒す方法を用いてもよいし、熱処理を行う方法を用いてもよい。
The first method is a step of insulating the
第２の方法としては、ゲート配線２０２、ゲート電極２０３、容量電極２０４、ゲート電極２０５をマスクとして、下地層２０１をエッチングして除去する工程である。この工程を用いる場合には下地層２０１の厚さに制約はない。
As a second method, the
次に、プラズマＣＶＤ法やスパッタリング法を用いて、ゲート絶縁層２０７を単層又は積層構造で形成する（図４（Ｃ）参照。）。特に好ましい形態としては、窒化珪素からなる第１絶縁体層２０８、酸化珪素からなる第２絶縁体層２０９、窒化珪素からなる第３絶縁体層２１０の三層の積層体をゲート絶縁層として構成させる。なお、低い成膜温度でゲートリーク電流が少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。ゲート配線２０２、ゲート電極２０３、容量電極２０４、ゲート電極２０５に接する第１絶縁体層２０８を窒化珪素若しくは窒化酸化珪素で形成することで、酸化による劣化を防止することができる。
Next, the
次に、半導体層２１１を形成する。半導体層２１１は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製されるＡＳ、或いはＳＡＳで形成する。気相成長法としては、プラズマＣＶＤ法や熱ＣＶＤ法を用いることができる。
Next, the
プラズマＣＶＤ法を用いる場合、ＡＳは半導体材料ガスであるＳｉＨ４若しくはＳｉＨ４とＨ２の混合気体を用いて形成する。ＳＡＳは、ＳｉＨ４をＨ２で３倍〜１０００倍に希釈して混合気体、若しくはＳｉ２Ｈ６とＧｅＦ４のガス流量比をＳｉ２Ｈ６対ＧｅＦ４を２０〜４０対０．９で希釈すると、Ｓｉの組成比が８０％以上であるＳＡＳを得ることができる。特に、後者の場合は第３の絶縁層２１０との界面から結晶性を半導体層２１１に持たせることができるため好ましい。
When the plasma CVD method is used, AS is formed using SiH4, which is a semiconductor material gas, or a mixed gas of SiH4 and H2. In SAS, when SiH4 is diluted 3 to 1000 times with H2 and mixed gas, or the gas flow ratio of Si2H6 and GeF4 is diluted with Si2H6 to GeF4 by 20 to 40 to 0.9, the composition ratio of Si is 80%. The SAS as described above can be obtained. In particular, the latter case is preferable because the
半導体層２１１上には、絶縁体層２１２をプラズマＣＶＤ法やスパッタリング法で形成する。この絶縁体層２１２は、後の工程で示すように、ゲート電極と相対して半導体層２１１上に残存させて、チャネル保護層とする。外部から金属や有機物質などの不純物を防ぎ、絶縁体層２１２と半導体層２１１との界面を清浄に保つために絶縁体層２１２は緻密な膜で形成することが好ましい。この絶縁体層２１２は低温で形成できることが望ましい。例えば、グロー放電分解法において、珪化物気体をアルゴンなどの希ガスで１００倍〜５００倍に希釈して形成された窒化珪素膜は、１００℃以下の成膜温度でも緻密な膜を形成可能であり好ましい。
An
ゲート絶縁層２０７から絶縁体層２１２までは大気に触れさせることなく連続して形成することが可能である。すなわち、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、ＴＦＴの特性のばらつきを低減することができる。
The
次に、絶縁体層２１２上であって、ゲート電極２０３及びゲート電極２０５と相対する位置に、組成物を選択的に吐出して、マスク２１３を形成する（図４（Ｃ）参照。）。マスク２１３は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、マスク２１３は、ベンゾシクロブテン、パリレン、フレア、透光性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成する。或いは、感光剤を含む市販のレジスト材料を用いてもよい。例えば、代表的には、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物を含むポジ型レジスト、ベース樹脂、ジフェニルシランジオール及び酸発生剤を含むネガ型レジストなどを用いてもよい。いずれの材料を用いても、その表面張力と粘度は、溶液による希釈や界面活性剤等を加えて適宜調整する。
Next, the composition is selectively discharged over the
図４（Ｃ）において、マスク２１３を利用して絶縁体層２１２をエッチングし、チャネル保護層として機能する絶縁体層２１４を形成する（図５（Ａ）参照。）。マスク２１３を除去して、半導体層２１１及び絶縁体層２１４上にｎ型半導体層２１５を形成する。ｎ型半導体層２１５は、シランガスとフォスフィンガスを用いて形成すれば良く、ＡＳ若しくはＳＡＳで形成することができる。
In FIG. 4C, the
次に、ｎ型半導体層２１５上に、マスク２１６を液滴吐出法で形成する。このマスク２１６を利用して、ｎ型半導体層２１５及び半導体層２１１をエッチングして半導体層２１７とｎ型半導体層２１８を形成する（図５（Ｂ）参照。）。なお、図５（Ｂ）は縦断面構造を模式的に示し、Ａ−Ｂ及びＣ−Ｄに対応する平面構造を図９に示す。
Next, a
次いで、エッチング加工によりゲート絶縁層２０７の一部に貫通孔２１９を形成して、その下層側に配置されているゲート電極２０５の一部を露出させる（図５（Ｃ）参照。）。エッチング加工は、上記と同じマスクを液滴吐出法で形成して行えば良い。エッチング加工はプラズマエッチング又はウエットエッチングのどちらを採用しても良い。大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ４、ＮＦ３、Ｃｌ２、ＢＣｌ３などのフッ素系又は塩素系のガスを用い、ＨｅやＡｒなどを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスクを形成する必要はない。
Next, a through
続いて、導電性材料を含む組成物を選択的に吐出して、ソース及びドレインに接続する配線２２０、２２１、２２２、２２３を液滴吐出法で形成する（図６（Ａ）参照。）。図６（Ａ）は縦断面構造を示し、Ａ−Ｂ及びＣ−Ｄに対応する平面構造を図１０に示す。図１０で示すように、基板１００の一端から延びる配線２４０を同時に形成する。これは配線２２０と電気的に接続するように配設する。また、図６（Ａ）で示すように、ゲート絶縁層２０７に形成した貫通孔２１９において、配線２２１とゲート電極２０５とを電気的に接続させる。この配線を形成する導電性材料としては、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用いることができる。また、透光性を有するインジウム錫酸化物（以下「ＩＴＯ」ともいう。）、酸化珪素を含むインジウム錫酸化物（以下「ＩＴＳＯ」ともいう。）、有機インジウム、有機スズ、酸化亜鉛、窒化チタンなどを組み合わせても良い。
Subsequently, a composition containing a conductive material is selectively discharged, and wirings 220, 221, 222, and 223 connected to the source and the drain are formed by a droplet discharge method (see FIG. 6A). FIG. 6A shows a longitudinal sectional structure, and FIG. 10 shows a planar structure corresponding to AB and CD. As shown in FIG. 10, a
次に、配線２２０、２２１、２２２、２２３をマスクとして、絶縁体層２１４上のｎ型半導体層２１８をエッチングして、ソース及びドレイン領域を形成するｎ型半導体層２２４、２２５を形成する（図６（Ｂ）参照。）。
Next, using the
配線２２３と電気的に接続するように、導電性材料を含む組成物を選択的に吐出して、画素電極に相当する第１電極２２６を形成する（図６（Ｃ）参照。）。なお、図６（Ｃ）は縦断面構造を示し、Ａ−Ｂ及びＣ−Ｄに対応する平面構造を図１１に示す。以上までの工程により、スイッチング用ＴＦＴ２３１、駆動用ＴＦＴ２３２、容量部２３３が形成される。
A composition containing a conductive material is selectively discharged so as to be electrically connected to the
この第１電極２２６は、液滴吐出法を用いて形成する。第１電極２２６は、透過型のＥＬ表示パネルを作製する場合には、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛、酸化スズなどを含む組成物を用いる。そして、所定のパターンを形成し、焼成によって画素電極を形成しても良い。
The
第１電極２２６は、スパッタリング法によりインジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛などで形成する。より好ましくは、ＩＴＯに酸化珪素が２〜１０重量％含まれたターゲットを用いてスパッタリング法で酸化珪素を含む酸化インジウムスズを用いる。この他、酸化珪素を含み酸化インジウムに２〜２０％の酸化亜鉛を混合した導電性酸化物（以下「ＩＺＯ」ともいう。）を用いても良い。
The
酸化珪素を含む酸化インジウムスズで形成される第１電極２２６を、ゲート絶縁層２０７に含まれる窒化珪素からなる第３絶縁層２１０と密接して形成する。この構成により、第１電極２２６を通して基板１００側に光を放射するときに、光の損失を低減することができる。
The
また、光を基板１００側とは反対側に放射させる構造とする場合には、第１電極２２６をＡｇ（銀）、Ａｕ（金）、Ｃｕ（銅））、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用いることができる。
In the case where light is emitted to the side opposite to the
さらに全面に窒化珪素若しくは窒化酸化珪素の保護層２２７と、絶縁体層２２８を形成する。絶縁体層２２８は、スピンコート法やディップ法など塗布法で形成可能な絶縁体であれば良い。保護層２２７と絶縁体層２２８は、第１電極２２６の端部を覆うように形成する。図６（Ｃ）に示す保護層２２７と絶縁体層２２８の構造は、エッチング加工によって形成可能であり、それにより第１電極２２６の表面が露出する。このエッチングは、絶縁体層２２８の下層にある保護層２２７やゲート絶縁層２０７を同時に行うことで、第１電極２２６と、ゲート配線２０２が露出するように加工する。
Further, a
絶縁体層２２８は、第１電極２２６に対応して画素が形成される位置に合わせて貫通孔の開口部を備えて形成される。この絶縁体層２２８は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合を含む無機シロキサン、珪素上の水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁材料で形成することができる。アクリル、ポリイミド等の感光性、非感光性の材料を用いて絶縁体層２２８を形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。
The
以上の工程により、基板１００上にボトムゲート型（逆スタガ型ともいう。）のＴＦＴと第１電極が接続されたＥＬ表示パネル用のＴＦＴ基板２００が完成する。
Through the above steps, a
図７はＴＦＴ基板２００に、ＥＬ層２２９を形成し、封止基板２３６を組み合わせた態様を示している。ＥＬ層２２９を形成する前に、大気圧中で１００℃以上の熱処理を行い絶縁体層２２８中若しくはその表面に吸着している水分を除去する。また、減圧下で２００〜４００℃、好ましくは２５０〜３５０℃に熱処理を行い、そのまま大気に晒さずにＥＬ層２２９を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。
FIG. 7 shows a mode in which an
また、第１電極２２６の表面を酸素プラズマに晒したり、紫外線光を照射して、表面処理を加えても良い。第２電極２３０をＥＬ層２２９上に形成して発光素子２３４が形成される。この発光素子２３４は駆動用ＴＦＴ２３２と接続された構造となる。
Further, the surface of the
続いて、シール材２３５を形成し、封止基板２３６を用いて封止する。その後、ゲート配線２０２にフレキシブル配線基板２３７を接続しても良い（図７参照。）。
Subsequently, a sealing
以上示したように、本実施の形態では、フォトマスクを利用した光露光工程を用いないでＴＦＴを作製し、発光素子を組み合わせた表示装置を製造することができる。本実施の形態では、光露光工程に係るレジスト塗布や露光、現像といった処理の一部又は全部を省略することができる。また、液滴吐出法を用いて基板上に直接的に各種のパターンを形成することにより、１辺が１０００ｍｍを超える第５世代以降のガラス基板を用いても、容易にＥＬ表示パネルを製造することができる。 As described above, in this embodiment, a TFT can be manufactured without using a light exposure process using a photomask, and a display device in which a light-emitting element is combined can be manufactured. In this embodiment, part or all of the processes such as resist coating, exposure, and development related to the light exposure process can be omitted. In addition, by forming various patterns directly on the substrate using a droplet discharge method, an EL display panel can be easily manufactured even when a glass substrate of 5th generation or later with one side exceeding 1000 mm is used. be able to.
（第２の実施の形態）
第２の実施の形態として、チャネルエッチ型のＴＦＴの作製方法及びそれを用いた表示装置について説明する。
(Second Embodiment)
As a second embodiment, a manufacturing method of a channel etch type TFT and a display device using the method will be described.
基板１００上に、導電性材料を含む組成物を液滴吐出法により吐出して、ゲート配線２０２、ゲート電極２０３、容量電極２０４、ゲート電極２０５を形成する。次に、プラズマＣＶＤ法やスパッタリング法を用いて、ゲート絶縁層２０７を単層又は積層構造で形成する。ゲート絶縁層２０７は第１の実施の形態と同様に、窒化珪素及び酸化珪素を用いて形成しても良い。さらに、活性層として機能する半導体層２１１を形成する。以上の工程は第１の実施の形態と同様である。
A composition containing a conductive material is discharged over the
半導体層２１１上に、ｎ型半導体層２１５を形成する（図１２（Ａ）参照。）。次に、ｎ型半導体層２１５上に、レジスト組成物を選択的に吐出してマスク３０２を形成する。続いて、マスク３０２を利用して、半導体層２１１とｎ型半導体層２１５をエッチングする。
An n-
エッチングにより分離された半導体層の配置に合わせて導電性材料を含む組成物を吐出し、配線２２０、２２１、２２２、２２３を形成する。この配線をマスクとして、ｎ型半導体層をエッチングする。配線２２０、２２１、２２２、２２３と重なる部分に残存するｎ型半導体層２２４、２２５は、それがソース又はドレインとして機能する領域を含む層となる。半導体層３０３はチャネルを形成する領域を含み、ｎ型半導体層２２４、２２５と接して形成される。また、このエッチング加工の前に、第１の実施の形態と同様に、ゲート絶縁層２０７の一部に貫通孔２１９を形成して、その下層側に配置されているゲート電極２０５の一部を露出させる工程を行うことで、配線２２１とゲート電極２０５との接続構造を形成することができる（図１２（Ｂ）参照。）。
A composition containing a conductive material is discharged in accordance with the arrangement of the semiconductor layers separated by etching, so that
続いて、配線２２３と電気的に接続するように、導電性材料を含む組成物を吐出して、第１電極２２６を形成する（図１２（Ｃ）参照。）。
Subsequently, the
その後、第１の実施に形態と同様に、保護層２２７、絶縁体層２２８、ＥＬ層２２９、第２電極２３０を形成し、さらに、シール材２３５を形成し、封止基板２３６を用いて封止する。その後、ゲート配線２０２にフレキシブル配線基板２３７を接続しても良い。以上によって、表示機能を有するＥＬ表示パネルを作製することができる（図１３参照。）。
Thereafter, as in the first embodiment, a
（第３の実施の形態）
第１の実施の形態、第２の実施の形態によって作製されるＥＬ表示パネルにおいて、半導体層をＳＡＳで形成することによって、図３で説明したように、走査線側の駆動回路を基板１００上に形成することができる。
(Third embodiment)
In the EL display panels manufactured according to the first embodiment and the second embodiment, the semiconductor layer is formed of SAS, so that the driving circuit on the scanning line side is formed over the
図２２は、１〜１５ｃｍ２／Ｖ・ｓｅｃの電界効果移動度が得られるＳＡＳを使ったｎチャネル型のＴＦＴで構成する走査線駆動回路のブロック図を示している。 FIG. 22 is a block diagram of a scanning line driving circuit configured by an n-channel TFT using SAS that can obtain a field effect mobility of 1 to 15 cm 2 / V · sec.
図２２において、パルス出力回路５００は、１段分のサンプリングパルスを出力する回路であり、シフトレレジスタを含んでいる。パルス出力回路５００はバッファ回路５０１と接続し、その先に画素５０２（図３の画素１０２に相当する。）が接続される。
In FIG. 22, a
図２３は、パルス出力回路５００の具体的な構成を示したものである。このパルス出力回路５００は、ｎチャネル型ＴＦＴ６０１〜６１３で回路が構成されている。パルス出力回路５００は、ＳＡＳを使ったｎチャネル型ＴＦＴの動作特性を考慮して、ＴＦＴのサイズを決定すれば良い。例えば、チャネル長を８μｍとすると、チャネル幅は１０〜８０μｍの範囲で設定することができる。
FIG. 23 shows a specific configuration of the
また、バッファ回路５０１の具体的な構成を図２４に示す。バッファ回路も同様にｎチャネル型ＴＦＴ６２０〜６３５で構成されている。このとき、ＳＡＳを使ったｎチャネル型ＴＦＴの動作特性を考慮して、ＴＦＴのサイズを決定すれば良い。例えば、チャネル長を１０μｍとすると、チャネル幅は１０〜１８００μｍの範囲で設定することとなる。
A specific configuration of the
このような回路を実現するには、ＴＦＴ相互を配線によって接続する必要があり、その場合における配線の構成例を図１４に示す。図１４では、第１の実施の形態と同様に、ゲート電極２０３、ゲート絶縁層２０７（窒化珪素からなる第１絶縁体層２０８、酸化珪素からなる第２絶縁体層２０９、窒化珪素からなる第３絶縁体層２１０の３層の積層体）、ＳＡＳで形成される半導体層２１７、チャネル保護層を形成する絶縁体層２１４、ソース及びドレインを形成するｎ型半導体層２２４、２２５、配線２２０、２２１が形成された状態を示している。この場合、基板１００上には、ゲート電極２０３と同じ工程で接続配線２５０、２５１、２５２を形成しておく。そして、接続配線２５０、２５１、２５２が露出するようにゲート絶縁層の一部をエッチング加工して、配線２２０、２２１及びそれと同じ工程で形成する接続配線２５３により適宜ＴＦＴを接続することにより様々な回路を実現することができる。
In order to realize such a circuit, the TFTs need to be connected to each other by wiring, and a configuration example of the wiring in that case is shown in FIG. In FIG. 14, as in the first embodiment, a
（第４の実施の形態）
第４の実施の形態として、液滴吐出法により作製されるトップゲート型のＴＦＴについて、図２６と図３１を参照して説明する。
(Fourth embodiment)
As a fourth embodiment, a top gate type TFT manufactured by a droplet discharge method will be described with reference to FIGS.
基板１００上に液滴吐出法により、配線２７１、２７２、２７３、２７４、２７５を形成する。これらの層を形成する導電性材料としては、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用いることができる。特に、ソース及びドレインに接続する配線は、低抵抗化することが好ましのいで、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。溶媒は、酢酸ブチル等のエステル類、イソプロピルアルコール等のアルコール類、アセトン等の有機溶剤等に相当する。表面張力と粘度は、溶液の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。また、第１の実施の形態と同様に下地層を形成しても良い。
ソース及びドレインに接続する配線２７２、２７３、２７４、２７５上にｎ型半導体層を全面に形成した後、配線２７２と２７３の間、及び配線２７４と２７５の間にあるｎ型の半導体層をエッチングして除去する。そして、ＡＳ若しくはＳＡＳを気相成長法若しくはスパッタリング法で形成する。プラズマＣＶＤ法を用いる場合、ＡＳは半導体材料ガスであるＳｉＨ４若しくはＳｉＨ４とＨ２の混合気体を用いて形成する。ＳＡＳは、ＳｉＨ４をＨ２で３倍〜１０００倍に希釈して混合気体で形成する。その後、ＡＳ若しくはＳＡＳとｎ型半導体層をエッチングする。それにより、半導体層２７８、ｎ型半導体層２７６、２７７が形成される。ＳＡＳを形成する場合には、半導体層の表面側の方が結晶性が良好であり、ゲート電極２７９、２８０を半導体層２７８の上層に形成するトップゲート型のＴＦＴとの組み合わせは適している。
After an n-type semiconductor layer is formed over the entire surface of the
半導体層２７８は、液滴吐出法により形成したマスクを使って、配線２７２、２７３、２７４、２７５に対応する位置に形成する。すなわち、配線２７２と２７３（若しくは２７４と２７５）とを跨るように半導体層２７８を形成する。この時、半導体層２７８と、配線２７２、２７３、２７４、２７５との間にはｎ型半導体層２７６〜２７７が介在する形となる。
The
次いで、次に、プラズマＣＶＤ法やスパッタリング法を用いて、ゲート絶縁層２０７を単層又は積層構造で形成する。ゲート絶縁層２０７は第１の実施の形態と同様に、窒化珪素及び酸化珪素を用いて形成しても良い。さらに、活性層として機能する半導体層２１１を形成する。以上の工程は第１の実施の形態と同様である。
Next, the
ゲート絶縁層２０７に貫通孔を形成し、配線２７３、２７５の一部を露出せた後、ゲート電極２７９、２８０を液滴吐出法で形成する。この層を形成する導電性材料としては、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用いることができる。
After a through hole is formed in the
配線２７５と電気的に接続するように、導電性材料を含む組成物を選択的に吐出して第１電極２２６を形成する。第１電極２２６は表示装置の画素電極とすることができる。以上までの工程により、スイッチング用ＴＦＴ２９１、駆動用ＴＦＴ２９２、容量部２９３が形成されたＴＦＴ基板を得ることができる。
A
この第１電極２２６は、液滴吐出法を用いて形成することができる。第１電極２２６は、透過型のＥＬ表示パネルを作製する場合には、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛、酸化スズなどを含む組成物により所定のパターンを形成し、焼成によって画素電極を形成しても良い。
The
また、好ましくは、スパッタリング法によりインジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛などで形成する。より好ましくは、ＩＴＯに酸化珪素が２〜１０重量％含まれたターゲットを用いてスパッタリング法で酸化珪素を含む酸化インジウムスズを用いても良い。 Further, it is preferably formed of indium tin oxide (ITO), indium tin oxide containing silicon oxide (ITSO), zinc oxide, or the like by a sputtering method. More preferably, indium tin oxide containing silicon oxide may be used by a sputtering method using a target containing 2 to 10% by weight of silicon oxide in ITO.
本実施の形態の好ましい構成として、酸化珪素を含む酸化インジウムスズで形成される第１電極２２６は、ゲート絶縁層２０７に含まれる窒化珪素からなる第３絶縁層２１０と密接して形成され、それによりＥＬ層で発光した光が外部に放射される割合を高めることができるという効果を発現させることができる。
As a preferred structure of this embodiment mode, the
さらに全面に絶縁体層２２８を形成する。絶縁体層２２８は、スピンコート法やディップ法により全面に絶縁層を形成した後、エッチング加工によって図２６に示すように開孔を形成する。このエッチングは、絶縁体層２２８の下層にある保護層２２７やゲート絶縁層２０７を同時に行うことで、第１電極２２６と、配線２７１が露出するように加工する。また、液滴吐出法により絶縁体層２２８を形成すれば、エッチング加工は必ずしも必要ない。
Further, an
絶縁体層２２８は、第１電極２２６に対応して画素が形成される位置に合わせて貫通孔の開口部を備えて形成される。この絶縁体層２２８は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合を含む無機シロキサン、珪素上の水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁材料で形成することができる。アクリル、ポリイミド等の感光性、非感光性の材料を用いて絶縁体層２２８を形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。
The
以上の工程により、基板１００上にトップゲート型（順スタガ型ともいう。）のＴＦＴと第１電極が接続されたＥＬ表示パネル用のＴＦＴ基板が完成する。
Through the above steps, a TFT substrate for an EL display panel in which a top gate type (also referred to as a forward stagger type) TFT and a first electrode are connected to the
その後、ＥＬ層２２９を形成し、封止基板２３６を組み合わせる。ＥＬ層２２９を形成する前に、大気圧中で２００℃の熱処理を行い絶縁体層２２８中若しくはその表面に吸着している水分を除去する。また、減圧下で２００〜４００℃、好ましくは２５０〜３５０℃に熱処理を行い、そのまま大気に晒さずにＥＬ層２２９を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。
After that, an
さらに、第２電極２３０をＥＬ層上に形成して発光素子２３４が形成される。この発光素子２３４は駆動用ＴＦＴ２９２と接続された構造となる。
Further, the
続いて、シール材２３５を形成し、封止基板２３６を固定する。その後、配線２７１にフレキシブル配線基板２３７を接続しても良い。
Subsequently, a sealing
以上示したように、本実施の形態では、フォトマスクを利用した光露光工程を用いないことにより、工程を省略することができる。また、液滴吐出法を用いて基板上に直接的に各種のパターンを形成することにより、１辺が１０００ｍｍを超える第５世代以降のガラス基板を用いても、容易に表示装置を製造することができる。 As described above, in this embodiment mode, the process can be omitted by not using a light exposure process using a photomask. In addition, by forming various patterns directly on the substrate using the droplet discharge method, a display device can be easily manufactured even if a glass substrate of 5th generation or later with one side exceeding 1000 mm is used. Can do.
（第５の実施の形態）
第１の実施の形態乃至第４の実施の形態において適用可能な発光素子の形態を、図１７と図１８参照して説明する。
(Fifth embodiment)
The form of the light emitting element applicable in the first to fourth embodiments will be described with reference to FIGS.
図１７（Ａ）は第１電極８０１を透光性の酸化物導電性物質で形成した例である。酸化物導電性物質は、酸化インジウムスズに酸化珪素を１〜１５原子％の濃度で含ませたものであることが好ましい。その上に正孔注入層若しくは正孔輸送層８０４、発光層８０５、電子輸送層若しくは電子注入層８０６を積層したＥＬ層８０２を設けている。第２電極８０３は、ＬｉＦやＭｇＡｇなどアルカリ金属又はアルカリ土類金属を含む第１電極層８０７とアルミニウムなどの金属材料で形成する第２電極層８０８で形成している。この構造の画素は、図中に矢印で示したように第１電極８０１側から光を放射することが可能となる。
FIG. 17A illustrates an example in which the
図１７（Ｂ）は第２電極８０３から光を放射する例を示し、第１電極８０１はアルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む導電性物質で形成する第１電極層８０９と、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性物質で形成する第２電極層８１０で形成している。その上に正孔注入層若しくは正孔輸送層８０４、発光層８０５、電子輸送層若しくは電子注入層８０６を積層したＥＬ層８０２を設けている。第２電極８０３は、ＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第１電極層８０７とアルミニウムなどの金属材料で形成する第２電極層８０８で形成するが、いずれの層も１００ｎｍ以下の厚さとして光を透過可能な状態としておくことで、第２電極８０３から光を放射することが可能となる。
FIG. 17B shows an example in which light is emitted from the
図１８（Ａ）は第１電極８０１から光を放射する例を示し、かつ、ＥＬ層を電子輸送層若しくは電子注入層８０６、発光層８０５、正孔注入層若しくは正孔輸送層８０４の順に積層した構成を示している。第２電極８０３は、ＥＬ層８０２側から酸化珪素を１〜１５原子％の濃度で含む酸化物導電性物質で形成する第２電極層８１０、アルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属で形成する第１電極層８０９で形成している。第１電極８０１は、ＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第１電極層８０７とアルミニウムなどの金属材料で形成する第２電極層８０８で形成するが、いずれの層も１００ｎｍ以下の厚さとして光を透過可能な状態としておくことで、第１電極８０１から光を放射することが可能となる。
FIG. 18A illustrates an example in which light is emitted from the
図１８（Ｂ）は第２電極８０３から光を放射する例を示し、かつ、ＥＬ層を電子輸送層若しくは電子注入層８０６、発光層８０５、正孔注入層若しくは正孔輸送層８０４の順に積層した構成を示している。第１電極８０１は図１８（Ａ）と同様な構成とし、膜厚はＥＬ層で発光した光を反射可能な程度に厚く形成している。第２電極８０３は、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で構成している。この構造において、正孔注入層若しくは正孔輸送層８０４を無機物質である金属酸化物（代表的には酸化モリブデン若しくは酸化バナジウム）で形成することにより、第２電極８０３を形成する際に導入される酸素が供給されて正孔注入性が向上し、駆動電圧を低下させることができる。
FIG. 18B illustrates an example in which light is emitted from the
（第６の実施の形態）
次に、第１の実施の形態、第２の実施の形態、第３の実施の形態によって作製されるＥＬ表示パネルに駆動用のドライバ回路を実装する態様について、図１９と図２０を参照して説明する。
(Sixth embodiment)
Next, referring to FIG. 19 and FIG. 20 for a mode in which a driver circuit for driving is mounted on the EL display panel manufactured by the first embodiment, the second embodiment, and the third embodiment. I will explain.
まず、ＣＯＧ方式を採用した表示装置について、図１９を用いて説明する。図１９（Ａ）と（Ｂ）は基板１００１上には、文字や画像などの情報を表示する画素部１００２、走査線駆動回路１００３、１００４が設けられた表示装置を示している。
First, a display device employing a COG method is described with reference to FIG. 19A and 19B illustrate a display device in which a
図１９（Ａ）は、複数の駆動回路が形成された大型基板１００５を分断して個々の駆動回路（以下ドライバＩＣと表記）取り出して、それを実装している。大型基板１００５は表示装置に用いるガラス基板と同じで良い。例えば、一辺が３００ｍｍから１０００ｍｍ以上の矩形状の基板にドライバＩＣを複数個形成して、それを分断してドライバＩＣ１００７とすることができる。ドライバＩＣ１００７は、画素部の一辺の長さや画素ピッチを考慮して、長辺が１５〜８０ｍｍ、短辺が１〜６ｍｍの矩形状に形成して分断する。その大型基板１００５に結晶性半導体膜を用いたＴＦＴでドライバＩＣを形成することで、部品コストを低減することができる。
In FIG. 19A, a
図１９（Ａ）は複数のドライバＩＣ１００７を基板１００１に実装する形態を示している。ドライバＩＣ１００７の先にフレキシブル配線１００６が接続されて外部回路から信号が入力する構成となっている。図１９（Ｂ）は、大型基板１００８から切り出した長尺のドライバＩＣ１０１０を基板１００１に実装した構成を示している。該ドライバＩＣ１０１０の先にフレキシブル配線１００９を実装する形態を示す。このように長尺のドライバＩＣを用いることで、部品点数を削減し、工程数を減らすことができる。
FIG. 19A shows a mode in which a plurality of
次に、ＴＡＢ方式を採用した表示装置について、図２０を用いて説明する。基板１００１上には、画素部１００２、走査線駆動回路１００３、１００４が設けられる。図２０（Ａ）は基板１００１に複数のフレキシブル配線１００６を貼り付けている。フレキシブル配線１００６には、ドライバＩＣ１００７を実装している。図２０（Ｂ）は基板１００１上にフレキシブル配線１００９を貼り付けて、該フレキシブル配線１００９にドライバＩＣ１０１０を実装する形態を示す。後者を採用する場合には、強度の問題からドライバＩＣ１０１０を固定する金属片等を一緒に貼り付けても良い。このように長尺のドライバＩＣを用いることで、部品点数を削減し、工程数を減らすことができる。
Next, a display device employing a TAB method is described with reference to FIG. A
図１９及び図２０の様に、ドライバＩＣをガラス基板に形成することで、特に長辺の長さに対する制約が緩和され、画素部１００２に対応して実装するのに必要な数が少なくて済む。すなわち、単結晶シリコンで形成したドライバＩＣでは、機械的な強度や基板の制約から長尺のドライバＩＣを製造することが出来ない。ガラス基板上にドライバＩＣを形成すると、ドライバＩＣは母体として用いる基板の形状に限定されないので生産性を損なうことがない。これは、円形のシリコンウエハからＩＣチップを取り出す場合と比較すると、大きな優位点である。
As shown in FIGS. 19 and 20, by forming the driver IC on the glass substrate, the restriction on the length of the long side is particularly relaxed, and the number required for mounting corresponding to the
図１９及び図２０で示すドライバＩＣ１００７は、信号線側の駆動回路である。ＲＧＢフルカラーに対応した画素領域を形成するためには、ＸＧＡクラスで信号線の本数が３０７２本必要であり、ＵＸＧＡクラスでは４８００本が必要となる。このような本数で形成された信号線は、画素領部１００２の端部で数ブロック毎に区分して引出線を形成し、ドライバＩＣ１００７の出力端子のピッチに合わせて集められる。
A
ドライバＩＣは、基板上に形成された結晶質半導体により形成することが好適であり、該結晶質半導体は連続発光のレーザ光を照射することで形成されることが好適である。従って、当該レーザ光を発生させる発振器としては、連続発光の固体レーザ又は気体レーザを用いる。連続発光のレーザを用いると、結晶欠陥が少なく、大粒径の多結晶半導体層を用いて、トランジスタを作成することが可能となる。また移動度や応答速度が良好なために高速駆動が可能で、従来よりも素子の動作周波数を向上させることができ、特性バラツキが少ないために高い信頼性を得ることができる。なお、さらなる動作周波数の向上を目的として、トランジスタのチャネル長方向とレーザ光の走査方向と一致させるとよい。これは、連続発光レーザによるレーザ結晶化工程では、トランジスタのチャネル長方向とレーザ光の基板に対する走査方向とが概ね並行（好ましくは−３０度〜３０度）であるときに、最も高い移動度が得られるためである。なおチャネル長方向とは、チャネル形成領域において、電流が流れる方向、換言すると電荷が移動する方向と一致する。このように作製したトランジスタは、結晶粒がチャネル方向に延在する多結晶半導体層によって構成される活性層を有し、このことは結晶粒界が概ねチャネル方向に沿って形成されていることを意味する。 The driver IC is preferably formed using a crystalline semiconductor formed over a substrate, and the crystalline semiconductor is preferably formed by irradiating continuous-emitting laser light. Therefore, a continuous light emitting solid state laser or gas laser is used as an oscillator for generating the laser light. When a continuous light emission laser is used, a transistor can be formed using a polycrystalline semiconductor layer having a large grain size with few crystal defects. In addition, since the mobility and response speed are good, high-speed driving is possible, the operating frequency of the element can be improved as compared with the prior art, and there is less variation in characteristics, so that high reliability can be obtained. Note that for the purpose of further improving the operating frequency, the channel length direction of the transistor and the scanning direction of the laser light are preferably matched. This is because, in the laser crystallization process using a continuous emission laser, the highest mobility is obtained when the channel length direction of the transistor and the scanning direction of the laser beam with respect to the substrate are substantially parallel (preferably −30 degrees to 30 degrees). It is because it is obtained. Note that the channel length direction corresponds to the direction in which current flows in the channel formation region, in other words, the direction in which charges move. The transistor thus fabricated has an active layer composed of a polycrystalline semiconductor layer in which crystal grains extend in the channel direction, which means that the crystal grain boundaries are formed substantially along the channel direction. means.
レーザ結晶化を行うには、レーザ光の大幅な絞り込みを行うことが好ましく、そのビームスポットの幅は、ドライバＩＣの短辺の同じ幅の１〜３ｍｍ程度とすることがよい。また、被照射体に対して、十分に且つ効率的なエネルギー密度を確保するために、レーザ光の照射領域は、線状であることが好ましい。但し、ここでいう線状とは、厳密な意味で線を意味しているのではなく、アスペクト比の大きい長方形もしくは長楕円形を意味する。線状とは、アスペクト比が２以上（好ましくは１０〜１００００）のものを指す。このように、レーザ光のビームスポットの幅をドライバＩＣの短辺と同じ長さとすることで、生産性を向上させることができる。 In order to perform laser crystallization, it is preferable to significantly narrow the laser beam, and the width of the beam spot is preferably about 1 to 3 mm, which is the same width of the short side of the driver IC. In order to ensure a sufficient and efficient energy density for the irradiated object, the laser light irradiation region is preferably linear. However, the line shape here does not mean a line in a strict sense, but means a rectangle or an ellipse having a large aspect ratio. The term “linear” refers to those having an aspect ratio of 2 or more (preferably 10 to 10,000). Thus, productivity can be improved by setting the width of the beam spot of the laser light to the same length as the short side of the driver IC.
図１９、図２０では、走査線駆動回路は画素部と共に一体形成し、信号線駆動回路としてドライバＩＣを実装した形態を示している。しかしながら、本実施の形態はこの形態に限定されず、走査線駆動回路及び信号線駆動回路の両方として、ドライバＩＣを実装してもよい。その場合には、走査線側と信号線側で用いるドライバＩＣの仕様を異なるものにするとよい。例えば、走査線側のドライバＩＣを構成するトランジスタには３０Ｖ程度の耐圧が要求されるものの、駆動周波数は１００ｋＨｚ以下であり、比較的高速動作は要求されない。従って、走査線側のドライバを構成するトランジスタのチャネル長（Ｌ）は十分大きく設定することが好適である。一方、信号線側のドライバＩＣのトランジスタには、１２Ｖ程度の耐圧があれば十分であるが、駆動周波数は３Ｖにて６５ＭＨｚ程度であり、高速動作が要求される。そのため、ドライバを構成するトランジスタのチャネル長などはミクロンルールで設定することが好適である。 19 and 20, the scanning line driver circuit is formed integrally with the pixel portion, and a driver IC is mounted as a signal line driver circuit. However, this embodiment mode is not limited to this mode, and driver ICs may be mounted as both the scan line driver circuit and the signal line driver circuit. In that case, the specifications of the driver ICs used on the scanning line side and the signal line side may be different. For example, although a transistor constituting the driver IC on the scanning line side is required to have a withstand voltage of about 30 V, the driving frequency is 100 kHz or less, and a relatively high speed operation is not required. Therefore, it is preferable to set the channel length (L) of the transistors forming the driver on the scanning line side to be sufficiently large. On the other hand, it is sufficient for the transistor of the driver IC on the signal line side to have a withstand voltage of about 12V, but the drive frequency is about 65 MHz at 3V, and high speed operation is required. Therefore, it is preferable to set the channel length and the like of the transistors constituting the driver on the micron rule.
画素領部１００２は、信号線と走査線が交差してマトリクスを形成し、各交差部に対応してトランジスタが配置される。本実施の形態は、画素領部１００２に配置されるトランジスタとして、非晶質半導体又はセミアモルファス半導体でチャネルを形成する構成のＴＦＴを用いることができる。非晶質半導体は、プラズマＣＶＤ法やスパッタリング法等の方法により形成する。セミアモルファス半導体は、プラズマＣＶＤ法で３００℃以下の温度で形成することが可能であり、例えば、外寸５５０×６５０ｍｍの無アルカリガラス基板であっても、トランジスタを形成するのに必要な膜厚を短時間で形成するという特徴を有する。このような製造技術の特徴は、大画面の表示装置を作製する上で有効である。また、セミアモルファスＴＦＴは、ＳＡＳでチャネル形成領域を構成することにより１〜１５ｃｍ２／Ｖ・ｓｅｃの電界効果移動度を得ることができる。従って、このＴＦＴを画素のスイッチング用素子や、走査線側の駆動回路を構成する素子として用いることができる。
In the
以上のようにして、ＥＬ表示パネルに駆動回路を組み入れることができる。本実施の形態によれば、一辺が１０００ｍｍを超える第５世代以降のガラス基板を用いても、容易に表示装置を製造することができる。 As described above, a driver circuit can be incorporated into an EL display panel. According to the present embodiment, it is possible to easily manufacture a display device even if a glass substrate of the fifth generation or more whose one side exceeds 1000 mm is used.
（第７の実施の形態）
第１の実施の形態〜第６の実施の形態で示す表示装置に適用することのできる画素の構成について、図２１に示す等価回路図を参照して説明する。
(Seventh embodiment)
A structure of a pixel that can be applied to the display device described in any of
図２１（Ａ）に示す画素は、列方向に信号線４１０及び電源線４１１〜４１３、行方向に走査線４１４が配置される。また、スイッチング用ＴＦＴ４０１、駆動用ＴＦＴ４０３、電流制御用ＴＦＴ４０４、容量素子４０２及び発光素子４０５を有する。
In the pixel shown in FIG. 21A, a
図２１（Ｃ）に示す画素は、駆動用ＴＦＴ４０３のゲート電極が、行方向に配置された電源線４１６に接続される点が異なっており、それ以外は図２１（Ａ）に示す画素と同じ構成である。図２１（Ａ）と図２１（Ｃ）で示す画素の差異は、行方向に電源線４１２が配置される場合（図２１（Ａ））と、列方向に電源線４１２が配置される場合（図２１（Ｃ））で、電源線が異なる導電体層で形成されることにある。ここでは、駆動用ＴＦＴ４０３のゲート電極が接続される配線に注目し、これらを作製する層が異なることを表すために、図２１（Ａ）と図２１（Ｃ）に分けて示している。
The pixel shown in FIG. 21C is different from the pixel shown in FIG. 21A except that the gate electrode of the driving
図２１（Ａ）と図２１（Ｃ）に示す画素は、画素内に駆動用ＴＦＴ４０３と電流制御用ＴＦＴ４０４が直列に接続されており、駆動用ＴＦＴ４０３のチャネル長Ｌ３とチャネル幅Ｗ３、電流制御用ＴＦＴ４０４のチャネル長Ｌ４とチャネル幅Ｗ４は、Ｌ３／Ｗ３：Ｌ４／Ｗ４＝５〜６０００：１を満たすように設定することが好ましい。６０００：１を満たす場合の一例としては、Ｌ３が５００μｍ、Ｗ３が３μｍ、Ｌ４が３μｍ、Ｗ４が１００μｍの場合がある。
In the pixel shown in FIGS. 21A and 21C, a driving
駆動用ＴＦＴ４０３は、飽和領域で動作し発光素子４０５に流れる電流値を制御する。電流制御用ＴＦＴ４０４は線形領域で動作し発光素子４０５に対する電流の供給を制御する。これらのＴＦＴは同じ導電型を有していると作製工程上好ましい。また駆動用ＴＦＴ４０３は、エンハンスメント型だけでなくディプリーション型のＴＦＴを用いてもよい。上記構成を有する本発明は、電流制御用ＴＦＴ４０４が線形領域で動作するために、電流制御用ＴＦＴ４０４のＶＧＳの僅かな変動は発光素子４０５の電流値に影響を及ぼさない。つまり、発光素子４０５の電流値は、飽和領域で動作する駆動用ＴＦＴ４０３により決定される。上記構成を有する本発明は、ＴＦＴの特性バラツキに起因した発光素子の輝度ムラを改善して画質を向上させた表示装置を提供することができる。
The driving
図２１（Ａ）と図２１（Ｃ）には、容量素子４０２を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などでまかなうことが可能な場合には、明示的に容量素子４０２を設けなくてもよい。
FIGS. 21A and 21C illustrate a structure in which the
発光素子４０５は、２つの電極間に電界発光層が挟まれた構造を有し、順バイアス方向の電圧が印加されるように、画素電極と対向電極の間（陽極と陰極の間）に電位差が設けられる。電界発光層は有機材料や無機材料等の広汎に渡る材料により構成され、この電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と、三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。
The light-emitting
図２１（Ｂ）に示す画素は、ＴＦＴ４０６と走査線４１５を追加している以外は、図２１（Ａ）に示す画素構成と同じである。同様に、図２１（Ｄ）に示す画素は、ＴＦＴ４０６と走査線４１７を追加している以外は、図２１（Ｃ）に示す画素構成と同じである。ＴＦＴ４０６は、新たに配置された走査線４１５によりオン又はオフが制御される。ＴＦＴ４０６がオンになると、容量素子４０２に保持された電荷は放電し、ＴＦＴ４０６がオフする。つまり、ＴＦＴ４０６の配置により、強制的に発光素子４０５に電流が流れない状態を作ることができる。
The pixel shown in FIG. 21B has the same pixel structure as that shown in FIG. 21A except that a
従って、図２１（Ｂ）と図２１（Ｄ）の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、デューティ比を向上することが可能となる。 Accordingly, the configurations in FIGS. 21B and 21D can start the lighting period at the same time or immediately after the start of the writing period without waiting for signal writing to all the pixels. Can be improved.
図２１（Ａ）〜（Ｄ）に示す画素において、ＴＦＴ４０１は、画素に対するビデオ信号の入力を制御するものであり、スイッチング用ＴＦＴ４０１がオンして、画素内にビデオ信号が入力されると、容量素子４０２にそのビデオ信号が保持される。図２１（Ａ）〜（Ｄ）に示す画素のように、発光素子４０５に直列に接続するＴＦＴを複数設け、その内の一つを飽和領域で動作させることにより、発光素子４０５の輝度のばらつきを抑制した表示を行うことができる。
In the pixels shown in FIGS. 21A to 21D, the
図２１（Ｅ）に示す画素は、列方向に信号線４１０、電源線４１１、４１２、行方向に走査線４１４が配置される。また、スイッチング用ＴＦＴ４０１、駆動用ＴＦＴ４０３、容量素子４０２及び発光素子４０５を有する。図２１（Ｆ）に示す画素は、ＴＦＴ４０６と走査線４１５を追加している以外は、図２１（Ｅ）に示す画素構成と同じである。なお、図２１（Ｆ）の構成も、ＴＦＴ４０６の配置により、時間階調で表示を行うときに、非発光期間に対する発光期間の割合を増加させることができる。
In the pixel shown in FIG. 21E, a
（第８の実施の形態）
第１の実施の形態、第２の実施の形態で示す表示装置において、走査線入力端子部と信号線入力端子部とに保護ダイオードを設けた一態様について図１５を参照して説明する。図１５は、画素１０２にはスイッチング用ＴＦＴ２３１、駆動用ＴＦＴ２３２が設けられている。
(Eighth embodiment)
One mode in which protective diodes are provided in the scan line input terminal portion and the signal line input terminal portion in the display devices described in the first embodiment and the second embodiment will be described with reference to FIGS. In FIG. 15, the
信号線入力端子部には、保護ダイオード５６１、５６２が設けられている。この保護ダイオードは、スイッチング用ＴＦＴ２３１又は駆動用ＴＦＴ２３２と同様な工程で作製されている。保護ダイオード５６１、５６２はＴＦＴのゲートとドレイン若しくはソースの一方とを接続することによりダイオードとして動作させている。なお、図１５で示す上面図の等価回路を図１６に示している。
保護ダイオード５６１は、ゲート電極５５０、半導体層５５１、チャネル保護用の絶縁層５５２、配線５５３から成っている。保護ダイオード５６２も同様な構造である。この保護ダイオードと接続する共通電位線５５４、５５５はゲート電極と同じ層で形成している。従って、配線５５３と電気的に接続するには、ゲート絶縁層にコンタクトホールを形成する必要がある。
The
ゲート絶縁層へのコンタクトホールは、液滴吐出法によりマスクを形成し、エッチング加工すれば良い。この場合、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスクを形成する必要はない。 The contact hole to the gate insulating layer may be etched by forming a mask by a droplet discharge method. In this case, if an atmospheric pressure discharge etching process is applied, a local electric discharge process is also possible, and it is not necessary to form a mask on the entire surface of the substrate.
信号配線２３８はスイッチング用ＴＦＴ２３１における配線２２０と同じ層で形成され、それに接続している信号配線２３８とソース又はドレイン側が接続する構造となっている。
The
走査信号線側の入力端子部における保護ダイオード５６３、５６４も同様な構成である。このように、本発明によれば、入力段に設けられる保護ダイオードを同時に形成することができる。なお、保護ダイオードを挿入する位置は、本実施の形態のみに限定されず、図３で説明したように、駆動回路と画素との間に設けることもできる。
The
（第９の実施の形態）
図２７及び図２８は、液滴吐出法により作製されるＴＦＴ基板２００を用いてＥＬ表示モジュールを構成する一例を示している。図２７及び図２８において、ＴＦＴ基板２００には、画素１０２により構成される画素部１０１が形成されている。
(Ninth embodiment)
27 and 28 show an example in which an EL display module is configured using a
図２７では、画素部１０１の外側であって、駆動回路７０３と画素１０２との間に、画素に形成されたものと同様なＴＦＴ又はそのＴＦＴのゲートとソース若しくはドレインの一方とを接続してダイオードと同様に動作させた保護回路部７０１が備えられている。駆動回路７０３は、単結晶半導体で形成されたドライバＩＣ、ガラス基板上に多結晶半導体膜で形成されたスティックドライバＩＣ、若しくはＳＡＳで形成された駆動回路などが適用されている。
In FIG. 27, a TFT similar to that formed in the pixel or the gate of the TFT and one of the source and the drain is connected between the driving
ＴＦＴ基板２００は、液滴吐出法で形成されたスペーサ７０８を介して封止基板２３６と固着されている。スペーサは、基板の厚さが薄く、また画素部の面積が大型化した場合にも、２枚の基板の間隔を一定に保つために設けておくことが好ましい。発光素子２３４上であって、ＴＦＴ基板２００と封止基板２３６との間にある空隙には透光性の樹脂材料を充填して固体化しても良いし、無水化した窒素若しくは不活性気体を充填させても良い。
The
図２７では発光素子をトップエミッション型の構成とした場合を示し、図中に示す矢印の方向に光を放射する構成としている。各画素は、画素１０２ａを赤色、画素１０２ｂを緑色、画素１０２ｃを青色として発光色を異ならせておくことで、多色表示を行うことができる。また、このとき封止基板２３６側に各色に対応した着色層７０９ａ、着色層７０９ｂ、着色層７０９ｃを形成しておくことで、外部に放射される発光の色純度を高めることができる。また、画素１０２ａ、１０２ｂ、１０２ｃを白色発光素子として着色層７０９ａ、７０９ｂ、７０９ｃと組み合わせても良い。
FIG. 27 shows a case where the light emitting element has a top emission type configuration, in which light is emitted in the direction of the arrow shown in the drawing. Each pixel can perform multicolor display by changing the emission color by setting the
外部回路７０５は、ＴＦＴ基板２００の一端に設けられた走査線若しくは信号線接続端子と、配線基板７０４で接続される。また、ＴＦＴ基板２００に接して若しくは近接させて、ヒートパイプ７０６と放熱板７０７を設け、放熱効果を高める構成としても良い。
The
なお、図２７では、トップエミッションのＥＬモジュールとしたが、発光素子の構成や外部回路基板の配置を変えてボトムエミッション構造としても良い。 Although the top emission EL module is shown in FIG. 27, the bottom emission structure may be changed by changing the configuration of the light emitting element and the arrangement of the external circuit board.
図２８は、ＴＦＴ基板２００において、画素部が形成された側にシール材２３５や接着性の樹脂７０２を用いて樹脂フィルム７０９を貼り付けて封止構造を形成した一例を示している。樹脂フィルム７０９の表面には水蒸気の透過を防止するガスバリア膜を設けておくと良い。図２８では、発光素子の光が基板を通して放射されるボトムエミッションの構成を示しているが、樹脂フィルム７０８や接着性の樹脂７０２を透光性とすることにより、トップエミッション構造とすることもできる。いずれにしても、フィルム封止構造とすることで、さらなる表示装置の薄型化及び軽量化を図ることができる。
FIG. 28 shows an example in which a sealing structure is formed by attaching a
（第１０の実施の形態）
第９の実施の形態により作製されるＥＬ表示モジュールによって、ＥＬテレビ受像機を完成させることができる。図２９はＥＬテレビ受像機の主要な構成を示すブロック図を示している。ＥＬ表示パネルには、図１で示すような構成として画素部９０１が形成されて走査線駆動回路９０３と信号線駆動回路９０２とがＴＡＢ方式により実装される場合と、図２に示すような構成として画素部１０１とその周辺に走査線駆動回路９０３と信号線駆動回路９０２とがＣＯＧ方式により実装される場合と、図３に示すようにＳＡＳでＴＦＴを形成し、画素部１０１と走査線駆動回路９０３を基板上に一体形成し信号線駆動回路９０２を別途ドライバＩＣとして実装する場合などがあるが、どのような形態としても良い。
(Tenth embodiment)
An EL television receiver can be completed by the EL display module manufactured according to the ninth embodiment. FIG. 29 is a block diagram showing a main configuration of the EL television receiver. In the EL display panel, a
その他の外部回路の構成として、映像信号の入力側では、チューナ９０４で受信した信号のうち、映像信号を増幅する映像信号増幅回路９０５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路９０６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路９０７などからなっている。コントロール回路９０７は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路９０８を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。
As other external circuit configurations, on the input side of the video signal, among the signals received by the
チューナ９０４で受信した信号のうち、音声信号は、音声信号増幅回路９０９に送られ、その出力は音声信号処理回路９１０を経てスピーカ９１３に供給される。制御回路９１１は受信局（受信周波数）や音量の制御情報を入力部９１２から受け、チューナ９０４や音声信号処理回路９１０に信号を送出する。
Of the signals received by the
このような外部回路を組みこんで、図２７、図２８で説明したようなＥＬモジュールを、図３０に示すように、筐体９２０に組みこんで、テレビ受像機を完成させることができる。ＥＬ表示モジュールにより表示画面９２１が形成され、その他付属設備としてスピーカ９２２、操作スイッチ９２４などが備えられている。このように、本発明によりテレビ受像機を完成させることができる。
By incorporating such an external circuit, an EL module as described with reference to FIGS. 27 and 28 can be incorporated into a
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。 Of course, the present invention is not limited to a television receiver, and is applied to various uses as a display medium of a particularly large area such as a monitor of a personal computer, an information display board in a railway station or airport, an advertisement display board in a street, etc. can do.
１００：基板、 １０１：画素部、 １０２：画素、 １０２ａ：画素、 １０２ｂ：画素、 １０３ｃ：画素、 １０３：走査線入力端子、１０４：信号線入力端子、 １０５：走査線ドライバＩＣ、 １０６：信号線ドライバＩＣ、 １０７：走査線駆動回路、 １０８：保護回路、 ２００：ＴＦＴ基板、 ２０１：下地層、 ２０２：ゲート配線、 ２０３：ゲート電極、 ２０４：容量電極、 ２０５：ゲート電極、 ２０６：絶縁体層、 ２０７：ゲート絶縁層、 ２０８：第１絶縁体層、 ２０９：第２絶縁体層、 ２１０：第３絶縁体層、 ２１１：半導体層、 ２１２：絶縁体層、２１３、２１６：マスク、 ２１４：絶縁体層、 ２１５：ｎ型半導体層、 ２１７：半導体層、 ２１８：ｎ型半導体層、 ２１９：貫通孔、 ２２０：配線、 ２２１：配線、 ２２２：配線、 ２２３：配線、 ２２４：ｎ型半導体層、２２５：ｎ型半導体層、 ２２６：第１電極、 ２２７：保護層、 ２２８：絶縁体層、 ２３０：第２電極、 ２３１：スイッチング用ＴＦＴ、 ２３２：駆動用ＴＦＴ、 ２３３：容量部、 ２３４：発光素子、 ２３５：シール材、 ２３６：封止基板、 ２３７：フレキシブル配線基板、 ２３８：信号配線、 ２５０〜２５３：接続配線、 ２７１〜２７５：配線、 ２７６、２７７：ｎ型半導体層、 ２７８：半導体層、２７９、２８０：ゲート電極、 ２９１：スイッチング用ＴＦＴ、 ２９２：駆動用ＴＦＴ、 ２９３：容量部、 ３０２：マスク、 ３０３：半導体層、 ４０１：スイッチング用ＴＦＴ、 ４０２：容量素子、 ４０３：駆動用ＴＦＴ、 ４０４：電流制御用ＴＦＴ、 ４０５：発光素子、 ４０６：ＴＦＴ、 ４１０：信号線、 ４１１〜４１３：電源線、 ４１４、４１５：走査線、 ４１６：電源線、 ４１７：走査線、 ５００：パルス出力回路、 ５０１：バッファ回路、 ５０２：画素、 ５０３：第２電極、 ５０４：正孔輸送層、 ５０５：発光層、 ５０６：電子注入層、 ５０７：第１電極、 ５０８：第２電極、 ５０９：第１電極、 ５１０：第２電極、 ５５０：ゲート電極、 ５５１：半導体層、 ５５２：絶縁層、 ５５３配線、 ５５４：共通電位線、 ５５５：共通電位線、 ５６１〜５６４：保護ダイオード
DESCRIPTION OF SYMBOLS 100: Board | substrate, 101: Pixel part, 102: Pixel, 102a: Pixel, 102b: Pixel, 103c: Pixel, 103: Scan line input terminal, 104: Signal line input terminal, 105: Scan line driver IC, 106: Signal line Driver IC 107: Scanning line driving circuit 108: Protection circuit 200: TFT substrate 201: Underlayer 202: Gate wiring 203: Gate electrode 204: Capacitance electrode 205: Gate electrode 206: Insulator layer 207: gate insulating layer 208: first insulator layer 209: second insulator layer 210: third insulator layer 211: semiconductor layer 212: insulator layer 213, 216: mask 214: Insulator layer, 215: n-type semiconductor layer, 217: semiconductor layer, 218: n-type semiconductor layer, 219: through-hole, 220: wiring, 221: wiring, 22 2: wiring, 223: wiring, 224: n-type semiconductor layer, 225: n-type semiconductor layer, 226: first electrode, 227: protective layer, 228: insulator layer, 230: second electrode, 231: TFT for switching 232: driving TFT, 233: capacitor, 234: light emitting element, 235: sealing material, 236: sealing substrate, 237: flexible wiring substrate, 238: signal wiring, 250-253: connection wiring, 271-275: Wiring 276, 277: n-type semiconductor layer, 278: semiconductor layer, 279, 280: gate electrode, 291: TFT for switching, 292: TFT for driving, 293: capacitor portion, 302: mask, 303: semiconductor layer, 401 : TFT for switching, 402: Capacitance element, 403: TFT for driving, 404: TFT for current control, 405: Light emitting element, 406: TFT, 410: signal line, 411-413: power supply line, 414, 415: scanning line, 416: power supply line, 417: scanning line, 500: pulse output circuit, 501: buffer circuit, 502: pixel, 503: Second electrode, 504: Hole transport layer, 505: Light emitting layer, 506: Electron injection layer, 507: First electrode, 508: Second electrode, 509: First electrode, 510: Second electrode, 550: Gate electrode 551: Semiconductor layer, 552: Insulating layer, 553 wiring, 554: Common potential line, 555: Common potential line, 561 to 564: Protection diode
Claims (10)
前記下地層上に液滴吐出法でゲート電極を形成し、
前記ゲート電極と重ならない位置に形成された前記下地層を絶縁化し、
前記ゲート電極上にゲート絶縁層を形成し、
前記ゲート絶縁層上に半導体層を形成することを特徴とする表示装置の作製方法。 Form a base layer made of a metal material on the substrate,
A gate electrode is formed on the underlayer by a droplet discharge method,
Insulating the underlying layer formed at a position that does not overlap the gate electrode,
Forming a gate insulating layer on the gate electrode;
A method for manufacturing a display device, comprising forming a semiconductor layer over the gate insulating layer.
前記絶縁化は、前記下地層を酸化することによって行うことを特徴とする表示装置の作製方法。 In claim 1,
The method for manufacturing a display device, wherein the insulating is performed by oxidizing the base layer.
前記下地層上に液滴吐出法でゲート電極を形成し、
前記ゲート電極と重ならない位置に形成された前記下地層を、前記ゲート電極をマスクとしてエッチングし、
前記ゲート電極上にゲート絶縁層を形成し、
前記ゲート絶縁層上に半導体層を形成することを特徴とする表示装置の作製方法。 Form a base layer made of a metal material on the substrate,
A gate electrode is formed on the underlayer by a droplet discharge method,
Etching the underlying layer formed at a position not overlapping with the gate electrode, using the gate electrode as a mask,
Forming a gate insulating layer on the gate electrode;
A method for manufacturing a display device, comprising forming a semiconductor layer over the gate insulating layer.
前記半導体層上に絶縁層を形成し、
前記半導体層と前記絶縁層の形成は、大気に晒すことなく連続的に行うことを特徴とする表示装置の作製方法。 In any one of Claims 1 thru | or 3,
Forming an insulating layer on the semiconductor layer;
The method for manufacturing a display device is characterized in that the semiconductor layer and the insulating layer are formed continuously without being exposed to the air.
前記ゲート絶縁層は、第１の窒化珪素膜と、酸化珪素膜と、第２の窒化珪素膜を順次積層して形成することを特徴とする表示装置の作製方法。 In any one of Claims 1 thru | or 4,
The method for manufacturing a display device is characterized in that the gate insulating layer is formed by sequentially stacking a first silicon nitride film, a silicon oxide film, and a second silicon nitride film.
前記下地層は、チタン、タングステン、クロム、タンタル、ニッケル、又はモリブデンから選ばれる金属を含むことを特徴とする表示装置の作製方法。 In any one of Claims 1 thru | or 5,
The method for manufacturing a display device, wherein the underlayer includes a metal selected from titanium, tungsten, chromium, tantalum, nickel, or molybdenum.
前記下地層は、０．０１〜１０ｎｍの厚さで形成することを特徴とする表示装置の作製方法。 In any one of Claims 1 thru | or 6,
The base layer is formed with a thickness of 0.01 to 10 nm.
前記半導体層として、アモルファス半導体、多結晶半導体、又はセミアモルファス半導体を用いることを特徴とする表示装置の作製方法。 In any one of Claims 1 thru | or 7,
A manufacturing method of a display device, wherein an amorphous semiconductor, a polycrystalline semiconductor, or a semi-amorphous semiconductor is used as the semiconductor layer.
前記ゲート電極は、導電性のナノ粒子を融合又は融着して形成することを特徴とする表示装置の作製方法。 In any one of Claims 1 thru | or 8,
The method for manufacturing a display device, wherein the gate electrode is formed by fusing or fusing conductive nanoparticles.
前記ゲート電極と、前記ゲート絶縁層と、前記半導体層を有する薄膜トランジスタと電気的に接続される発光素子を形成することを特徴とする表示装置の作製方法。 In any one of Claims 1 thru | or 9,
A manufacturing method of a display device, characterized in that a light-emitting element electrically connected to the thin film transistor including the gate electrode, the gate insulating layer, and the semiconductor layer is formed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004312433A JP4986391B2 (en) | 2003-10-28 | 2004-10-27 | Method for manufacturing display device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003368160 | 2003-10-28 | ||
| JP2003368160 | 2003-10-28 | ||
| JP2004312433A JP4986391B2 (en) | 2003-10-28 | 2004-10-27 | Method for manufacturing display device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005157323A JP2005157323A (en) | 2005-06-16 |
| JP2005157323A5 JP2005157323A5 (en) | 2007-12-13 |
| JP4986391B2 true JP4986391B2 (en) | 2012-07-25 |
Family
ID=34741102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004312433A Expired - Fee Related JP4986391B2 (en) | 2003-10-28 | 2004-10-27 | Method for manufacturing display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4986391B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8900970B2 (en) | 2006-04-28 | 2014-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device using a flexible substrate |
| JP5616038B2 (en) * | 2008-07-31 | 2014-10-29 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| WO2015037686A1 (en) | 2013-09-13 | 2015-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10763249B2 (en) * | 2018-05-31 | 2020-09-01 | Sharp Kabushiki Kaisha | Image display device |
| CN114924436B (en) * | 2022-05-17 | 2023-12-12 | 武汉华星光电技术有限公司 | Array substrate and liquid crystal display panel |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003080694A (en) * | 2001-06-26 | 2003-03-19 | Seiko Epson Corp | Method for forming membrane pattern, apparatus for forming membrane pattern, electrically conductive membrane wiring, electrooptic apparatus, electronic instrument and non-contact type card medium |
| JP3980312B2 (en) * | 2001-09-26 | 2007-09-26 | 株式会社日立製作所 | Liquid crystal display device and manufacturing method thereof |
-
2004
- 2004-10-27 JP JP2004312433A patent/JP4986391B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005157323A (en) | 2005-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10629813B2 (en) | Light-emitting device and method for manufacturing the same | |
| US7709843B2 (en) | Display device and method for manufacturing the same, and television receiver | |
| US7226819B2 (en) | Methods for forming wiring and manufacturing thin film transistor and droplet discharging method | |
| US7732818B2 (en) | Display device, manufacturing method thereof, and television receiver | |
| JP4986391B2 (en) | Method for manufacturing display device | |
| JP4877866B2 (en) | Method for manufacturing semiconductor device | |
| JP4583904B2 (en) | Method for manufacturing display device | |
| JP4877868B2 (en) | Method for manufacturing display device | |
| JP4741218B2 (en) | Liquid crystal display device, manufacturing method thereof, and liquid crystal television receiver | |
| JP4656916B2 (en) | Method for manufacturing light emitting device | |
| JP2005101578A (en) | Thin film transistor, its manufacturing method and method of manufacturing display | |
| JP4683898B2 (en) | Method for manufacturing semiconductor device | |
| JP2005136403A (en) | Forming method of thin film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071026 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120424 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |