JP2006003250A - 集積回路 - Google Patents

Abstract

【課題】スキャンモード時に制御性が悪かった論理回路の制御性を良くし、故障検出率を向上させる。
【解決手段】本実施形態のスキャン回路を備えた集積回路においては、スキャン制御用端子として兼用されているデータ入力端子ＤＩＮ２によって駆動されている論理回路ＬＧＸへのデータ経路に、セレクタＳＥＬ２を挿入し、スキャンモード時には、データ入力端子ＤＩＮ２とは別のデータ入力端子ＤＩＮ３から入力されるデータ信号を選択して、論理回路ＬＧＸに入力することで、スチャンモード時における論理回路ＬＧＸの制御性を向上させた。
【選択図】図１

Description

本発明は、集積回路に関し、特にスキャンテスト回路を備えた集積回路に関する。

一般に大規模集積回路（以下、ＬＳＩという）の市場出荷時にはＬＳＩテスタによる良否判定テストが行われる。この際に使用されるテストパターンは、ＬＳＩを構成する論理回路の中で、できる限り多くの故障個所を見つけ出すことが必要である。

しかしながら、論理回路の大規模化に伴い、論理回路の全てをテストしようとすると、テストベクタの量やテスト時間が膨大になる。そこで、この問題を解決するために、いわゆるテスト容易化設計（Design For Testability）が行われるようになっている。

このテスト容易化設計は、ＬＳＩのテストの方針をＬＳＩの設計の段階で固め、ＬＳＩの中にテスト回路を組み込んでおく設計手法である。ＬＳＩのテストを容易に行えるかどうかの基本的な指標として観測性（Observability）と制御性（controllability）という概念がある。「観測性が良い」回路とは、回路内のあるノードについて、その論理値を回路の外部から観測しやすいものをいい、「制御性が良い」回路とは回路内のあるノードの論理値を外部からのデータ入力によって設定しやすいものをいう。観測性と制御性が良い回路ほど、有効なテストパターンを容易に作成でき、その結果ＬＳＩを構成する論理回路の故障検出率も向上する。

この観測性と制御性を高めたテスト回路として、スキャンテスト回路が知られている。図２は従来のスキャンテスト回路を備えたＬＳＩの一部を示す回路図である。ＬＳＩの中には、４つの論理回路ＬＧ１〜ＬＧ４が配置され、各論理回路ＬＧ１〜ＬＧ４の間にスキャンテスト用の３つのスキャンフリップフロップ回路ＳＦＦ１〜ＳＦＦ３が配置されている。

１段目のスキャンフリップフロップ回路ＳＦＦ１は、フリップフロップ回路ＦＦ１と、スキャンイネーブル信号ＳＣＡＮＥＮに応じて、データ入力端子ＤＩＮからのスキャンテスト信号と、前記スキャンテスト信号に応じた論理回路ＬＧ１の出力とのいずれかを選択的にフリップフロップ回路ＦＦ１のデータ入力端子Ｄに入力するためのマルチプレクサＭＰＸ１を備えている。２段目のスキャンフリップフロップ回路ＳＦＦ２は、フリップフロップ回路ＦＦ２と、スキャンイネーブル信号ＳＣＡＮＥＮに応じて、前段のフリップフロップＦＦ１の出力端子Ｑから出力信号（スキャンテスト信号）と、その出力信号に応じた論理回路ＬＧ２の出力信号のいずれかを選択的にフリップフロップ回路ＦＦ２のデータ入力端子Ｄに入力するためのマルチプレクサＭＰＸ２を備えている。

同様に、３段目のスキャンフリップフロップ回路ＳＦＦ３は、フリップフロップ回路ＦＦ３と、スキャンイネーブル信号ＳＣＡＮＥＮに応じて、前段のフリップフロップＦＦ２の出力端子Ｑから出力信号（スキャンテスト信号）と、その出力信号に応じた論理回路ＬＧ３の出力信号のいずれかを選択的にフリップフロップ回路ＦＦ３のデータ入力端子Ｄに入力するためのマルチプレクサＭＰＸ３を備えている。また、フリップフロップ回路ＦＦ１〜ＦＦ３のクロック入力端子Ｃには、クロック端子ＣＬＫからクロックが共通に入力される。そして、スキャンイネーブル信号ＳＣＡＮＥＮに応じて、前記フリップフロップ回路ＦＦ３の出力と論理回路ＬＧ４の出力信号のいずれかを選択的にデータ出力端子Ｄｏｕｔに出力するためのセレクタＳＥＬ１を備えている。

このスキャンテスト回路を備えたＬＳＩのスキャンモードとしてはシフトモードとキャプチャモードがある。図３はスキャンモード時における各モードの時間遷移を示す図である。例えば、スキャンイネーブル信号ＳＣＡＮＥＮがハイになるとシフトモードに設定され、マルチプレクサＭＰＸ１はデータ入力端子ＤＩＮ１からのスキャンテスト信号を選択し、これをフリップフロップ回路ＦＦ１に入力し、マルチプレクサＭＰＸ２は前段のフリップフロップ回路ＦＦ１からのスキャンテスト信号を選択し、これをフリップフロップ回路ＦＦ２に入力し、マルチプレクサＭＰＸ３は前段のフリップフロップ回路ＦＦ２からのスキャンテスト信号を選択し、これをフリップフロップ回路ＦＦ３に入力する。セレクタＳＥＬ１はフリップフロップ回路ＦＦ２からのスキャンテスト信号を選択して、これをデータ出力端子Ｄｏｕｔに出力する。

つまり、シフトモードにおいて、フリップフロップ回路ＦＦ１〜ＦＦ３はシフトレジスタを構成し、１クロック毎に、フリップフロップ回路の出力端子Ｑから次段のフリップフロップ回路のデータ入力端子Ｄへ、データ入力端子ＤＩＮ１からのスキャンテスト信号が順次送り込まれ、３クロックに相当する時間で、スキャンテスト回路を形成する全てのフリップフロップ回路ＦＦ１〜ＦＦ３にスキャンテスト信号が保持される。こうして、各フリップフロップ回路ＦＦ１〜ＦＦ３に保持されたスキャンテスト信号は論理回路ＬＧ１〜ＬＧ４に通され、論理回路ＬＧ１〜ＬＧ４からは、それぞれ所定のデータ信号が出力される。

その後、スキャンイネーブル信号ＳＣＡＮＥＮがロウになるとキャプチャトモードに設定され、論理回路ＬＧ１〜ＬＧ４からはデータ信号は、マルチプレクサＭＰＸ１〜ＭＸＰ３を通して、それぞれのフリップフロップ回路ＦＦ１〜ＦＦ３に取り込まれる。このとき、フリップフロップ回路ＦＦ１〜ＦＦ３に同時にデータ信号を取り込めばよいので、１クロックに相当する時間でキャプチャが行われる。

そして、スキャンイネーブル信号ＳＣＡＮＥＮがハイになると再び、シフトモードに設定され、フリップフロップ回路ＦＦ１〜ＦＦ３に保持されたデータ信号が順次、データ出力端子Ｄｏｕｔから出力され、論理回路ＬＧ１〜ＬＧ４を通過することで得られるはずの期待値と実際のデータ信号とが比較され、各論理回路ＬＧ１〜ＬＧ４の良否判定を行うことができる。

スキャンイネーブル信号ＳＣＡＮＥＮは、通常、専用の外部入力端子を割り当てられ、外部入力端子から直接データ入力すべきであるが、ＬＳＩの外部端子数が少ない場合、 専用の外部入力端子として割り当てることが困難な場合がある。

この場合、図４に示すように、スキャンモード端子ＳＣＡＮから入力されるスキャンモード信号と、もう１つのデータ入力端子ＤＩＮ２から入力されるスキャン制御信号とが入力されたアンド回路ＡＮＤにより生成される。つまり、スキャンモード信号がハイの時、データ入力端子ＤＩＮ２から入力されるスキャン制御信号が有効になり、そのレベルに応じて、シフトモードもしくはキャプチャモードに設定される。ここで、データ入力端子ＤＩＮ２はＬＳＩの外部端子数の制約から、スキャン制御用端子として兼用されている。
特開平５−２５９７６１号公報

しかしながら、図４の回路では、スキャンモード時において、データ入力端子ＤＩＮ２はスキャン制御用端子として機能し、そのデータ値はスキャンイネーブル信号ＳＣＡＮＥＮと連動することになる。したがって、データ入力端子ＤＩＮ２を用いて、上記のようなデータ入力端子ＤＩＮ１を用いたスキャンテスト回路と同様なスキャンテスト回路を構成しようとすると、データ入力端子ＤＩＮ２に接続された論理回路ＬＧＸの制御性が悪くなり、故障検出率の低下を招くことになる。

そこで、本発明の集積回路は、複数の論理回路と、各論理回路間に配置された複数のスキャンフリップフロップ回路を含み、前記各スキャンフリップフロップ回路は、フリップフロップ回路と、スキャンイネーブル信号に応じてスキャンテスト信号と前記スキャンテスト信号に応じた論理回路の出力とのいずれかを選択的に前記フリップフロップ回路に入力するためのマルチプレクサとを備え、前記スキャンイネーブル信号に応じて前記複数のスキャンフリップフロップ回路が直列に接続されてスキャンテスト回路が形成される集積回路であって、前記スキャンイネーブル信号を生成するためのスキャン制御信号、及びデータ信号が入力される第１のデータ入力端子と、第２のデータ入力端子と、スキャンモード信号に応じて、前記第１のデータ入力端子からの入力される信号と前記第２のデータ入力端子から入力される信号のいずれかを選択するセレクタとを備え、前記セレクタの出力が論理回路に入力されることを特徴とするものである。

本発明の集積回路によれば、スキャンモード時に制御性が悪かった論理回路の制御性を良くし、故障検出率を向上させることが可能となる。

次に、本発明の実施形態に係る集積回路について図１を参照しながら説明する。図１は、スキャンテスト回路を備えたＬＳＩの一部を示す回路図である。ＬＳＩの中には、４つの論理回路ＬＧ１〜ＬＧ４が配置され、各論理回路ＬＧ１〜ＬＧ４の間にスキャンテスト用の３つのスキャンフリップフロップ回路ＳＦＦ１〜ＳＦＦ３が配置されている。実際のスキャンテスト回路を備えたＬＳＩでは、スキャンフリップフロップ回路の数は、数百個以上になる。スキャンフリップフロップ回路ＳＦＦ１〜ＳＦＦ３の回路構成も、図１及び図４に示した従来例の回路と同様である。スキャンイネーブル信号ＳＣＡＮＥＮがハイになるとシフトモードに設定され、スキャンイネーブル信号ＳＣＡＮＥＮがロウになるとキャプチャモードに設定される点も同様である。

本実施形態の回路では、スキャン制御用端子として兼用されているデータ入力端子ＤＩＮ２によって駆動されている論理回路ＬＧＸへのデータ経路にセレクタＳＥＬ２を挿入し、スキャンモード時には、データ入力端子ＤＩＮ２とは別のデータ入力端子ＤＩＮ３から入力されるデータ信号を選択して、論理回路ＬＧＸに入力することで、スチャンモード時における論理回路ＬＧＸの制御性を向上させた。

つまり、スキャンモード時には、スキャンモード端子ＳＣＡＮから入力されるスキャンモード信号がハイとなり、データ入力端子ＤＩＮ２から入力されるスキャン制御信号が有効になる。スキャン制御信号がハイの時は、シフトモードに設定され、スキャン制御信号がロウの時は、キャプチャモードに設定される。データ入力端子ＤＩＮ２から入力されるスキャン制御信号はスチャンイネーブル信号ＳＣＡＮＥＮに連動するため、この信号で論理回路ＬＧＸを駆動するとその制御性が悪化する。そこで、スキャンモード時には、セレクタＳＥＬ２はスキャンモード信号がハイになることに応じて、セレクタＳＥＬ２を通して、データ入力端子ＤＩＮ２とは別のデータ入力端子ＤＩＮ３から入力されるデータ信号を論理回路ＬＧＸへ選択出力する。論理回路ＬＧＸは、スキャンフリップフロップ回路ＳＦＦＸに接続され、これらの回路はスキャンテスト回路の一部を構成している。

一方、スキャンモード時以外（通常モード時）には、スキャンモード端子ＳＣＡＮから入力されるスキャンモード信号がロウとなり、セレクタＳＥＬ２はデータ入力端子ＤＩＮ２から入力されるデータ信号を論理回路ＬＧＸへ選択出力する。

従って、本実施形態の集積回路によれば、データ入力端子ＤＩＮ２を用いて、スキャンテスト回路を構成する場合に、スキャンモード時に制御性が悪かった論理回路ＬＧＸの制御性を良くし、故障検出率を向上させることが可能となる。

本発明の実施形態に係るスキャンテスト回路を備えたＬＳＩの一部を示す回路図である。 従来例に係るスキャンテスト回路を備えたＬＳＩの一部を示す回路図である。 図３はスキャンモードにおける各モードの時間遷移を示す図である。 従来例に係るスキャンテスト回路を備えたＬＳＩの一部を示す回路図である。

符号の説明

ＳＦＦ１，ＳＦＦ２，ＳＦＦ３ スキャンフリップフロップ回路
ＭＰＸ１、ＭＰＸ２，ＭＰＸ３ マルチプレクサ
ＦＦ１，ＦＦ２，ＦＦ３ フリップフロップ回路
ＳＥＬ１，ＳＥＬ２ セレクタ
ＬＧ１，ＬＧ２，ＬＧ３，ＬＧ４，ＬＧＸ 論理回路

Claims (2)

1. 複数の論理回路と、各論理回路間に配置された複数のスキャンフリップフロップ回路を含み、前記各スキャンフリップフロップ回路は、フリップフロップ回路と、スキャンイネーブル信号に応じてスキャンテスト信号と前記スキャンテスト信号に応じた論理回路の出力とのいずれかを選択的に前記フリップフロップ回路に入力するためのマルチプレクサとを備え、前記スキャンイネーブル信号に応じて前記複数のスキャンフリップフロップ回路が直列に接続されてスキャンテスト回路が形成される集積回路であって、
   前記スキャンイネーブル信号を生成するためのスキャン制御信号、及びデータ信号が入力される第１のデータ入力端子と、
   第２のデータ入力端子と、
   スキャンモード信号に応じて、前記第１のデータ入力端子からの入力される信号と前記第２のデータ入力端子から入力される信号のいずれかを選択するセレクタとを備え、前記セレクタの出力が論理回路に入力されることを特徴とする集積回路。
2. 前記第１のデータ入力端子から入力される前記スキャン制御信号及び前記スキャンモード信号が入力されたアンド回路を備え、このアンド回路から前記スキャンイネーブル信号が出力されることを特徴とする請求項１に記載の集積回路。

Images