JP2005528783A - 電子回路用のコピー防止を作成する方法 - Google Patents

電子回路用のコピー防止を作成する方法 Download PDF

Info

Publication number
JP2005528783A
JP2005528783A JP2003585179A JP2003585179A JP2005528783A JP 2005528783 A JP2005528783 A JP 2005528783A JP 2003585179 A JP2003585179 A JP 2003585179A JP 2003585179 A JP2003585179 A JP 2003585179A JP 2005528783 A JP2005528783 A JP 2005528783A
Authority
JP
Japan
Prior art keywords
substrate
copy protection
layer
protection layer
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003585179A
Other languages
English (en)
Inventor
ムント，ディートリッヒ
ライプ，ユルゲン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schott AG
Original Assignee
Schott AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10222964A external-priority patent/DE10222964B4/de
Priority claimed from DE10222958A external-priority patent/DE10222958B4/de
Priority claimed from DE10222609A external-priority patent/DE10222609B4/de
Application filed by Schott AG filed Critical Schott AG
Publication of JP2005528783A publication Critical patent/JP2005528783A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B19/00—Other methods of shaping glass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C14/00—Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix
    • C03C14/006—Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix the non-glass component being in the form of microcrystallites, e.g. of optically or electrically active material
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/02—Surface treatment of glass, not in the form of fibres or filaments, by coating with glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C4/00—Compositions for glass with special properties
    • C03C4/12—Compositions for glass with special properties for luminescent glass; for fluorescent glass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/10—Glass or silica
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/031—Anodic bondings
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2214/00—Nature of the non-vitreous component
    • C03C2214/16—Microcrystallites, e.g. of optically or electrically active material
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2217/00—Coatings on glass
    • C03C2217/20—Materials for coating a single layer on glass
    • C03C2217/21—Oxides
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/10—Deposition methods
    • C03C2218/15—Deposition methods from the vapour phase
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • C03C2218/328—Partly or completely removing a coating
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • C03C2218/328—Partly or completely removing a coating
    • C03C2218/33—Partly or completely removing a coating by etching
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/355—Temporary coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/916—Fraud or tamper detecting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y10T428/1471—Protective layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Storage Device Security (AREA)

Abstract

本発明は、集積回路用のコピー防止を作成するための方法に関する。
集積回路の許可されていない複製を防止するために効果的かつ確実なコピー防止を提供することが本発明の目的である。
本発明は、少なくとも第１の側面（１ａ）上に半導体構造（２）を有する基板（１）を提供する工程と、基板（１）をコーティングするための材料（２３）を提供する工程と、基板（１）をコピー防止層（４）でコーティングする工程とを含む方法を提案する。
コピー防止層（４）を、蒸着コーティングによって珪酸ガラスを施与することによって作成されることが特に有利であることがわかった。それは、コピー防止層を溶解するエッチング・プロセスがまた、半導体構造（２）を少なくとも部分的に破壊するように基板（１）を侵食するからである。

Description

本発明は、電子回路、特に集積回路用のコピー防止を作成する方法およびコピー防止を有する電子部品に関する。
電子回路、特に集積回路の複雑さは、技術開発が進行しているため、ますます複雑化されている。これによって、プレー製品の海賊版製造者が出現し、ハウジングから集積回路を露出させて、集積回路を解析し、製造業者の意図に反してその結果を乱用する、特に、集積回路を複製する。
この問題は、たとえば、暗号化された信号を復号するための回路、特に有料ＴＶおよびプラスチック・チップ・カード用の回路などの、製造業者が秘密の維持に高度の関心を持つ電子回路に特に関連する。
チップは通常、ハウジングおよび同様なものの中にカプセル化されるが、これらのハウジングは、適当な手段によって再び除去され、したがって、悪用または複製からの十分な防護を提供しない。
したがって、電子回路のための有効かつ安全なコピー防止の作製を可能にする方法を提供することが本発明の目的である。
有効なコピー防止を有する電子部品を提供することが本発明のさらなる目的である。
本発明の目的は、単に特許請求項１および２５の主題によって驚くほど簡単な方法で達成される。発明のさらなる構成は従属クレームの主題をなす。
電子回路用のコピー防止を作成するための、本発明による方法の場合、基板が設けられ、該基板は第１の側面上に半導体構造を有する。この構造はたとえば、回路がその上に印刷されており、まだチップに分割されていないシリコン・ウェハである。
電子回路は好ましくは、切り替え回路、集積回路および／またはセンサを備える。
さらに、基板をコーティングするための材料が提供され、基板はコピー防止の単層または複数層でコーティングされる。コピー防止の単層または複数層は、個々の半導体構造および／または全体の回路についてのスパイ行為、乱用、および複製に対する特に防護機能を有する。コピー防止は特に、電子復号手段を備える半導体構造を有する回路を防護する。それは、こうした回路が特に秘密を必要とするからである。したがって、本発明の１つの重要な応用は、有料放送、特に、有料ＴＶ用か、または、セキュリティに関連するチップ・カード上の回路用の復号器についての権限のない人による製品の海賊行為および復号に対する防護である。
コピー防止としてコーティングを提供することは、一方では、非常に有効なコピー防止または解析またはスパイ行為に対する防護を提供し、他方では、基板またはウェハに適用するのが簡単であるという利点を有する。
さらに、コーティングは、コーティングされた全体の領域にわたる均一な防護を提供し、回路の部分についてのスパイ行為を防止することさえ可能にする。
特に、コーティングはまた、回路を加工するために使用される方法におけるサブ工程として統合されてもよい。この有利な点は、コーティング、たとえば、不動体化層または安定化層が施与される場合にはどんな場合でも、特に積極的な効果を有する、ということである。この場合、コピー防止の単層または複数層および１層または複数層のさらなるコーティング、たとえば、不動体化または安定化コーティングは、基板をコーティング作業の間に装置から取り出すことなく、同じ装置、特に、真空チャンバ内で実行することができ、それによって、費用がかかり時間のかかる取替え作業を回避することが可能になる。
コピー防止コーティングを未分割ウェハに部分的に施与することができるということが、半導体製品を生産する時の方法の経済性の観点から特に有利であり、それによって、多数のチップに単一の作業工程でコピー防止を提供することができる。これは、ウェハ・レベル・パッキング（ＷＬＰ）として知られるものを用いてウェハ・レベルでカプセル化されるチップの場合に特に有利である。この場合、本発明による方法は、一方ではＷＬＰに追加して用いられることができ、また他方では、特に、コピー防止層またはスパイ防止層が同時にハウジング機能および／または安定化機能を果たす、すなわち、ハウジングの一体部を形成する場合に、ＷＬＰの少なくともサブ工程に取って代わることができる。
少なくとも所定の領域において、半導体構造が、コピー防止の単層または複数層によって被覆されることが好ましく、その結果、コピー防止の単層または複数層の除去なしには、半導体構造にアクセスできない。
コピー防止の単層または複数層を溶解するエッチング・プロセスが、半導体構造が少なくとも部分的にまたは完全に、溶解され、侵食され、および／または、破壊され、および／または、論理回路がコピー防止の単層または複数層の除去の後にはもはや作り直すことができず、その結果、コピー防止の単層または複数層がエッチング除去されるはずの回路に対するスパイ行為または回路の複製の試みが失敗に終わることになる方法で同様に基板を侵食するように、コピー防止の単層または複数層が基板に適合されることが好ましい。化学的または湿式エッチングならびに乾式またはプラズマ・エッチングは、コピー防止の単層または複数層用に適したエッチング・プロセスである。
したがって、基板またはウェハ上に存在する半導体構造に損傷を与えることなく防護層を選択的に除去することは、不可能かまたは少なくともずっと困難である。したがって、構造を、許可されていない複製の対象とすることは容易ではない。
少なくとも１層のコピー防止層がシリコンを含むことが好ましい。シリコンは、エッチング特性の観点から、シリコンによる半導体層を有する基板に非常によく適合する。
コピー防止の単層または複数層は好ましくは、少なくとも所定の領域において連続し、特にしっかりと、完全におよび／または部分的に基板に接合し、および／または、半導体層に結合し、それによって、エッチングによる以外の侵食にも抵抗する層として施与される。半導体構造が存在する基板の少なくともこうした領域が、コピー防止の単層または複数層によって完全に被覆される、および／または、密封状態でカプセル化されることが好ましい。
本発明者は意外にも、ガラスがコピー防止層に適した材料であることを発見した。したがって、特にガラス層が基板に施与される。特に、酸化アルミニウムおよび／またはアルカリ金属酸化物画分を有する珪酸ガラス、たとえば、ホウ珪酸ガラスが好ましい。試験において、Ｓｃｈｏｔｔが生産した蒸着コーティング・ガラス８３２９が特に適していることがわかった。
コピー防止層、すなわち、特にガラスは好ましくは、蒸着コーティングによって施与される。蒸着コーティングは、たとえば、接着剤を必要とすることなく、基板に非常に確実な結合を生じる。
この点について、同一出願人の名による、複数の出願、すなわち、
２００２年４月１５日に出願されたＤＥ ２０２ ０５ ８３０．１、
２００２年５月２３日に出願されたＤＥ １０２ ２２ ９６４．３、
２００２年５月２３日に出願されたＤＥ １０２ ２２ ６０９．１、
２００２年５月２３日に出願されたＤＥ １０２ ２２ ９５８．９、
２００２年１１月１３日に出願されたＤＥ １０２ ５２ ７８７．３、
２００３年０１月１６日に出願されたＤＥ １０３ ０１ ５５９．０
も参照される（この開示内容は、参照により明白に援用される）。
以下のプロセス・パラメータは、ガラスの連続層をコピー防止層として施与するのに有利である。
基板の表面粗さ； ＜５０μｍ
蒸着中のＢＩＡＳ温度；≒１００℃
蒸着中の圧力； １０−４ｍｂａｒ
コピー防止層の蒸着コーティングによる堆積または施与が、プラズマ・イオン支援堆積（ＰＩＡＤ）によって実行されるのが有利である。この場合、イオン・ビームがさらに、コーティングされるはずの基板上に送られる。イオン・ビームは、プラズマ源によって、たとえば、適当なガスのイオン化によって生成されることができる。プラズマは、層のさらなる高密度化を生じ、付着のゆるい粒子を基板表面から除去する。これによって、特に密度が高く欠陥の少ない堆積層がもたらされる。
コピー防止層は、透明（光電子部品にとって有利である）であるか、または、くすんで、不透明で、陰がついて、着色して、濁って、光沢がない（ｍａｔｔｅｄ）、すなわち、視野を妨げる特性を有する。
ウェハおよび防護層の主成分としてのシリコンは実質的に、選択的なエッチングの可能性を事実上排除する同じエッチング化学薬品によって除去されることができるだけである。乾式エッチング・プロセスを用いる時でさえも、シリコン基板またはウェハとシリコン・ガラスの材料の組合せは、選択的なエッチングに対して防護される。それは、エッチング停止部に関する情報が、半導体層またはガラス層の要素に基づいて得られることができるだけだからである。この情報が得られたとき、すなわち、半導体層が損傷を受けるときだけ、エッチング・プロセスを停止することができる。
しかし、適切に適応した蒸着コーティング用のガラスを用いることによって、有機および無機半導体を含むシリコン以外の基板についてガラスを用いることもできる。
基板の表面粗さが、せいぜい５０μｍ、１０μｍ、または、５μｍである、および／または、基板とコピー防止層の材料、特に、蒸着コーティング・ガラスとの熱膨張係数が一致するのが好ましい。
好ましい実施形態によれば、コピー防止層は、少なくとも２成分の系、好ましくは、多成分の系を含む。少なくとも２成分の系とは、少なくとも２つの化合物の合成を表す材料を意味すると理解されるべきである。
熱蒸着および電子ビーム蒸着は、コピー防止層にとって特に有効な蒸着コーティング・プロセスであることがわかった。少なくとも、０．０１μｍ／分、０．１μｍ／分、１μｍ／分、２μｍ／分および／または１０μｍ／分、８μｍ／分、６μｍ／分または４μｍ／分までの高い蒸着コーティング・プロセス・レートが有利に達成される。これは、知られているスパッタリング・レートを数倍超えており、コピー防止の作成のために、本発明の方法をかなり有利なものとする。これによって、０．０１μｍ〜１０００μｍ、好ましくは１０μｍ〜１００μｍの層厚が、高速にかつ効率よく基板に施与されることが可能になる。層に施与された単一成分系（通常、ＳｉＯ２）を含むスパッタリングされた層は、ちょうど数ｎｍ／分のスパッタリング・レートを有する。
コピー防止層を用いた基板のコーティングは、３００℃未満、特に、１５０℃未満、特に好ましくは、１００℃の領域のバイアス温度で実行されるのが好ましい。コピー防止層を用いた基板のコーティング、特に、蒸着コーティングによるガラス層の施与には、１０−３ｍｂａｒ〜１０−７ｍｂａｒ、特に、１０−５ｍｂａｒの領域の背景圧が適していることがわかった。
本発明の好ましい改善形態によれば、少なくとも１層のさらなる層、たとえば、ガラス、セラミック、金属またはプラスチック層が、特に、光学およびＸ線光学防護層としておよび／または静電容量性のおよび誘導性のスパイ行為を防止する防護層として施与され、この防護層は、電磁波に対して、特に、Ｘ線に対してほぼ不透過性であるか、または、静電容量性および／または誘導性シールドを備える。この層は、防護されるべき基板の領域の全領域かまたは、最も好ましい状況では、部分的な領域のいずれを被覆してもよい。しかし、防護層はまた、信号が、コンタクトレスに、特に、誘導的にまたは容量的に導入または放出されるように施与されてもよい。
好ましい実施形態によれば、回路を機能させるのに必要な受動部品および／または相互接続部の少なくともいくつかは防護層の系列に組み込まれており、それによって、防護層が除去されると、回路ロジックをもはや理解することができなくなるか、または、少なくとも理解することがより難しくなる。
本発明の好ましい改良形態によれば、少なくとも１層のさらなる層、たとえば、ガラスまたは金属層が、特に、不動体化層としておよび／または機械的な強化として、第１の側面から反対側にある基板の第２の側に施与される。ガラス層を、それに施与された不動体化機能および機械的強化プラスチック層と組み合わせることが特に有利である。
好ましい実施形態によれば、本発明の方法は、半導体部品を収容する方法と組み合わされる。この方法において、基板が薄くされ、接続構造領域を有するエッチングピットが、基板の第１の側面上に作成され、接続構造領域を開いたままにして、プラスチック・リソグラフィによって、プラスチック層が、第１の側面から反対側にある基板の第２の側面に施与され、導電性層を用いたコーティング、特に、スパッタリングによって、接触部が、第２の側面上に作成され、ボール・グリッド・アレイが施与され、および／または、基板が、個々のチップにダイスカットされる。所望の場合、第２の側面上のプラスチック層はダイスカット操作前に再び除去される、および／または、エッチングピットは導電性材料で充填される。
さらに好ましい実施形態によれば、第１の側面から反対側にある基板の第２の側面は、蒸着コーティングによって、０．０１μｍ〜５０μｍ厚のガラス層で被覆され、ガラス層の下にある接続構造領域は、特に研削またはエッチングによって露出される。
好ましい実施形態によれば、第１の側面から反対側にある基板の第２の側面に、接続構造領域において、リソグラフィによって部分的に施与されたプラスチック層を与えた後、０．０１μｍ〜５０μｍ厚であるガラス層が蒸着コーティングによって全表面にわたって施与される。すなわち、このガラス層の厚みは、プラスチック層の厚みを超えてはならない。そのため、接続構造は、上にあるプラスチック層およびリフト・オフ技法によってプラスチック層に施与されたガラス層も取り外すことによって露出されることができる。
さらなる実施形態によれば、基板は、特にプラスチック・リソグラフィによって、基板の第１の側面上に構造化された被覆層でコーティングされる接続構造を含む。その後、コピー防止層を用いたコーティングが実行される。次に、コピー防止層は、少なくとも被覆層が露出するまで、薄くされる、たとえば、研削またはエッチングされる。その後、被覆層は好ましくは、接続構造を露出させるために、再び除去される。これによって、半導体構造が位置する基板領域を、コピー防止層によって選択的に防護させ、一方、半導体構造が位置する領域は、それらの領域を接触接続できるように空けたままにする。その後、高くなった接続接触部（たとえば、ボール・グリッド・アレイの形態）が、接触接続を目的として、接続構造上の基板の第１の側面に施与され、接続構造に導電的に接続される（フリップ・チップとしても知られている技術）のが好ましい。
本発明はまた、独国特許出願
ＤＥ−１０２ ２２ ９６４．３−３３（出願日２００２年５月２３日）および
ＤＥ−１０２ ２２ ６０９．１−３３（出願日２００２年５月２３日）ならびに
独国実用新案出願２０２ ０５ ８３０．１（出願日２００２年４月１５日）
によって開示される考案に関連する。したがって、これら３件の出願の内容は、本開示の主題において、参照により全て援用される。
以下の本文において、好ましい例示的な実施形態に基づいて、また、図を参照して、本発明をより詳細に説明する。
図１０は、蒸着コーティング・ガラス源２０に対する基板１の配置を示す。蒸着コーティング・ガラス源は、電子ビーム発生器２１、ビーム・ダイバータ・デバイス２、および、電子ビーム２４が衝突するガラス・ターゲット２３を備える。電子ビームがガラス・ターゲット上に衝突する場所で、ガラスが蒸発し、基板１の第１の側面１ａ上にガラスが凝結する。ターゲット２３のガラスが、できる限り均一に蒸発することを可能にするため、ターゲットは回転し、ビーム２４に掃引運動が与えられる。
可能な基板１のより詳細を見るために図１ａおよび図１ｂを参照する。基板１としてのシリコン・ウェハは、半導体構造を有する領域２および接続構造を有する領域３（ここでは、たとえば、アルミニウムの結合パッドとして形成される）を有する。シリコン・ウェハは、＜５μｍの表面粗さを有する基板を表す。基板の上部面１ａは、底面１ｂから反対側にある。ガラス層４は、コピー防止層として上部面１ａ上に堆積されている。すなわち、この層は好ましくは、Ｓｃｈｏｔｔが生産するタイプ８３２９の蒸着コーティング・ガラスから得られる。このタイプのガラスは、電子ビーム２４の作用によって事実上蒸発させることができ、この時、作業は、蒸着の間に、１０−４ｍｂａｒの残留圧力および１００℃のバイアス温度を有する真空環境において実行される。こうした条件下で、緻密な連続ガラス層４が製造され、この層は、気体および液体（水を含む）を通さないが、光は透過させる。このことが、電気光学部品の場合には重要である。
ウェハの底面１ｂは、湿式エッチング、乾式エッチング、および、プラズマ・エッチングおよび／または洗浄を含むさらなる処理工程に利用される。
図１ｂは、図１ａと同様の基板１を示すが、蒸着コーティングによって底面１ｂに施与された追加のガラス層１４を有する。
図１ｃは、図１ａと同様の基板１を示すが、金属、セラミック、ガラスまたはプラスチックを含むか、またはそれらからなる追加の連続防護層４ａならびに蒸着コーティングによって上部面に施与されたさらなる最終のガラス層４を有する。
図１ｄは、図１ａと同様の基板１を示すが、単に所定部分で連続するかまたは連続しておらず、金属、セラミック、ガラスまたはプラスチックを含むか、またはそれらからなる追加の防護層４ｂを有する。防護層４ｂは、基板の重要な領域、より具体的には、半導体構造を有する領域２を被覆する。接続構造を有する領域３は被覆されない。さらなる最終のガラス層４は、蒸着コーティングによって防護層４ｂの上部面に施与されている。
図１ｅは、図１ａと同様の基板１を示すが、金属またはセラミックを含むか、またはそれからなる追加の不連続な防護層４ｃを有する。防護層４ｃはさらに、相互接続部および／または抵抗、コンデンサ、バリスタ、コイルのような受動部品を含む。さらなる最終のガラス層４は、蒸着コーティングによって防護層４ｂの上部面に施与されている。
図２は、基板１の多層の被覆層を示し、本発明の例示的な実施形態において、底面１ｂ上にガラス層１４およびプラスチック層５を備える。ガラス層１４は、０．０１〜５０μｍの範囲の厚みを有し、その厚みは、カプセル化または密封に十分である。一方、プラスチック層５は比較的に厚い。これは、後続の処理工程に対して、加工中の製品としてのウェハにより高い安定性を与えるためである。
代替としてまたはさらに、同様な方法において、プラスチック層をガラス層４の上部面に施与することが可能であり、それによって、対応する多層の被覆層が施与される。
図３はウェハのさらなる処理を示す。ウェハは底面で薄くされ、エッチング停止部として働く接続構造領域３に達するエッチングピット６が作成される。ウェハの底面１ｂにプラスチック・リソグラフィを施し、接続構造３を備える領域を被覆せずに残す。その後、たとえば、溶射またはスパッタリングによって、線接触部７が底面に作成され、その結果、導電性層７が、エッチングピット６の領域に作成される。その後、リソグラフィに用いられるプラスチックがウェハ底面１ｂから除去される。次に、ボール・グリッド・アレイ８が導電性層７に施与され、ウェハは平面９に沿って分割される。結果として得られるものは、その半導体構造２が、コピー防止層４と基板１の間にしっかりと組み込まれ、かつ、密封された複数の電子部品である。
図４は、図３に示す実施形態に対する変更を示す。先に概略を説明した工程と同じプロセス工程が実行されるが、プラスチックは、ウェハの底面１ｂから除去されず、不動体化層および防護層１０として底面を被覆する。
図５は、ガラス層１１が、蒸着コーティングによって、プラスチック層１０ではなく基板の底面１ｂに施与される実施形態を示す。図３に示す実施形態と同様に、リソグラフィに用いるプラスチックは、ウェハ底面１ｂから除去され、ウェハの全底面１ｂが、蒸着コーティングによってガラスで被覆され、０．０１〜５０μｍ厚であるガラス層が製造される。
１１ｂに示すように、このガラス層はまた、線接触部７の外への突出部を被覆する。ボール・グリッド・アレイ８が施与されるために、これらの領域１１ｂは、研削および／またはエッチングによって露出される。その後、ボール・グリッド・アレイは、図６に示すように施与され、その後、ウェハは、９で示すような個々の部品を形成するように分割される。敏感な半導体構造２は、上および下で、それぞれの場合にガラス層４または１１で機械的にそれぞれ保護される。ガラス層４は同時に、コピー防止層を表す。
本発明のさらなる実施形態において、ウェハは、接続構造領域を通過しない分割平面９で分割される。これは、部品に対して横不動体化保護もまた確保することができるという利点を有する。図７ａは、被覆層４および基板１の材料にのみ影響を与える分割の例を示す。まず最初に、手順は、先に述べた例示的な実施形態と同様である。すなわち、ウェハが底面から薄くされ、接続構造領域３の底面まで達するエッチングピット６が作成される。結合パッド領域を露出したままにして、ウェハ底面１ｂに対してリソグラフィ操作が実行される。線接触部７が、エッチングピット６の領域に作成され、エッチングピットはまた、導電性材料１２で充填される。これを目的とする適当な方法は、Ｎｉ（Ｐ）を用いる電気メッキによって厚層化することである。プラスチックをウェハの底面から除去した後、ボール・グリッド・アレイ８を施与する。その後、ウェハを平面９に沿って分割する。結果として得られるものは、気密状態でカプセル化された半導体構造２を有する電子部品である。
別法として、プラスチック層１０が、図７ｂに示すように、底面１ｂ上で防護層として所定場所に残るよう、プラスチック層１０を除去しないことが可能である。
図８、図８ａ、および図９は、底面にガラス層１１を製造する例示的な実施形態を示す。手順は、図７と共に図５に示す実施形態と同様である。すなわち、充填された接続構造領域を作成し、ウェハの全底面１ｂをガラス層１１で被覆する。その後、図８で示すように、研削またはエッチングによってか、または図８ａに示すように、エッチングピットの領域に以前にリソグラフィによって施与したプラスチック層１５をリフト・オフ技法によって取り外し、エッチングピット６の領域でガラス層を除去し、図９に示すように、その後、ボール・グリッド・アレイ８を施与する。平面９に沿って分離し後、カプセル化した半導体構造を有する部品が得られる。
層４および／または１１に用いるガラス系は少なくとも２成分系を示す。多成分系が好ましい。
Ｓｃｈｏｔｔが生産するタイプ８３２９の蒸着コーティング・ガラスが特に適していることがわかっており、重量パーセントの単位で、以下の組成を有する。
成分 重量％
ＳｉＯ２ ７５〜８５
Ｂ２Ｏ３ １０〜１５
Ｎａ２Ｏ １〜５
Ｌｉ２Ｏ ０．１〜１
Ｋ２Ｏ ０．１〜１
Ａｌ２Ｏ３ ０．１〜１
電気抵抗は約１０１０Ω／ｃｍ（１００℃にて）であり、
屈折率は約１．４７０であり、
誘電率εは約４．７（２５℃、１ＭＨｚにて）であり、
誘電正接（ｔａｎδ）は約４５×１０−４（２５℃、１ＭＨｚにて）である。
成分の特定の特性を得るために、上部面および底面上のガラスについて、異なるガラス組成のガラスを使用するのが都合がよい場合がある。たとえば、屈折率、密度、弾性率、ヌープ硬度、誘電率、誘電正接の点で異なる特性を有する複数のガラスを蒸着コーティングによって、連続して基板に施与することも可能である。
電子ビーム蒸着に対する代替として、ガラスのように凝結する材料を転写する他の手段を使用することも可能である。蒸着材料は、たとえば、電子衝突加熱によって加熱されるるつぼ内に入れることができる。このタイプの電子衝突加熱は、所定の運動エネルギーで蒸着される材料上に衝突するために、るつぼ上への加速される熱電子放出に基づく。これらの方法はまた、ガラスがその上に凝結する基板に対して、過度の熱負荷を加えずに、ガラス層の製造を可能にする。
図１１、図１１ａ、および図１２は、本発明のさらなる実施形態を示す。この実施形態において、ガラス層１４およびプラスチック層５は、基板１の底面１ｂに施与されている。
まず始めに、図１１を参照すると、基板１の上部面１ａ上の接続構造領域３は、プラスチック・リソグラフィによって、構造化されたプラスチック層すなわち被覆層１５を用いて選択的に被覆される。半導体構造２を備える領域は被覆されないままである。その後、ガラスコピー防止層４が、蒸着コーティングによって基板の上部面に施与される。その後、コピー防止層は、少なくとも、最低、プラスチック層１５のレベルまで研削またはエッチング除去される。その後、プラスチック層１５は、上部面１ａから選択的に除去される。
さらなる構造化オプションが図１１ａに示されており、図１１と同様に、基板上部面は、プラスチック・リソグラフィによってプラスチックで部分的に被覆される。その後に続くガラス蒸着コーティング操作の間、蒸着コーティングによって施与されるガラスの層厚は、プラスチック層の層厚を超えない。その後、後続のプロセス工程において、基板上のプラスチック層およびガラス層を、リフト・オフ技法によって分離することができる。
図１２に示すように、図１１または図１１ａと同様の処理によって、半導体構造２がガラスで被覆され、接続領域３が露出され、ウェハが製造される。
ここで、フリップ・チップ技術のための特定の実施形態を示す図１３を参照すると、全てのグリッド・アレイ１８が、ウェハの上部面で接続領域３に施与される。
最後に、ウェハは、密封回路を作成するために切り出され、コピー防止されたチップが得られる。
図１４は、複数の部分（少なくとも２つの部分は異なるエッチング抵抗を有する）を横方向に備えるコピー防止層４を示す。この例において、コピー防止層は、第１の材料の第１の部分、および、横に隣接する第２の材料の第２の部分４ｂを備え、第１および第２の材料は異なるエッチング・レートを有する。例を挙げると、第１の材料はＳｉＯ２を含み、第２の材料は、Ｓｃｈｏｔｔが生産する蒸着コーティング・ガラス８３２９またはＧ０１８−１８９を含む。
さらに、第１および第２の部分４ａ、４ｂは異なる厚みを有する。さらにまた、金属層３０は、コピー防止層４の一方の面に配置される。また、金属層３０は、コピー防止層４とさらなるコピー防止層４’の間にある。
結果として、エッチングの侵食があると、たとえ、第２の部分４ｂが、その下の半導体構造の部分２ｂを保持しながら除去されることが可能であるとわかっていても、半導体構造２の少なくとも一部、たとえば、第１の部分４ａの下にある部分２ａが破壊されるのが有利である。
以下の文は、ガラス８３２９から作られたコピー防止層について行われた種々の試験の結果を提示する。
図１５は、ＴＯＦ−ＳＩＭＳ測定の結果を示し、カウント・レートが、スパッタリング時間の関数としてプロットされている。測定は、コピー防止層の成分濃度のプロフィールを特徴付ける。層厚の＜１％のコピー防止層について、厚みの一貫性を測定した。
さらに、耐漏洩性試験が、以下のように、ガラス８３２９から作られたコピー防止層について実行された。
シリコン・ウェハにエッチング停止部マスクを与えた。図１６に示すように、ウェハ９７を９個の穿孔領域９８（１ｃｍ×１ｃｍ）に分割した。領域内の穴と穴の間の間隔を、以下のように行ごとに変えた。
第１行：穴間隔１ｍｍ
第２行：穴間隔０．５ｍｍ
第３行：穴間隔０．２ｍｍ
四角形の穴９９は全て１５μｍの端部長があった。
ウェハの構造化されていない背面を、ガラス８３２９の８μｍ層（試料Ａ）または１８μｍ層（試料Ｂ）でコーティングした。その後、ウェハを、穿孔領域のガラスまでドライ・エッチングした。エッチングの達成は、透過光顕微鏡下で観察するのが容易であった。
ヘリウム漏洩試験によって、１８個全ての測定エリアについて、１０−８ｍｂａｒ１／秒未満の漏洩レートがわかった。
それぞれの測定領域において、測定中にウェハがかなり膨らむにもかかわらずガラス層の強度が高いこともまた驚くべきことである。２００℃で調整した後でもガラス構造の変化はなかった。
さらに、ＤＩＮ／ＩＳＯに従って、コピー防止層について抵抗測定を行った。結果を表１に示す。
Figure 2005528783
本発明は、記載された例示的な実施形態に制限されないこと、および、本発明の範囲から逸脱することなく、種々の例示的な実施形態の特徴を組み合わせることができることは当業者に明らかなはずである。
蒸着コーティングによって上部面に施与されたガラス層を有するウェハの一部分の断面を示す図である。 蒸着コーティングによって底面に施与されたさらなるガラス層を有する図１ａと同じ図である。 金属、セラミック、ガラスまたはプラスチックのさらなる連続防護層ならびに蒸着コーティングによって上部面に施与された最終のガラス層を有する以外は図１ａと同じ図である。 金属、セラミック、ガラスまたはプラスチックのさらなる不連続防護層ならびに蒸着コーティングによって上部面に施与された最終のガラス層を有する図１ａと同じ図である。 金属またはセラミックの不連続防護層（相互接続部、受動部品）ならびに蒸着コーティングによって上部面に施与された最終のガラス層を有する図１ａと同じ図である。 ガラスおよびプラスチック層を有するウェハ部分を示す図である。 ウェハ上の接続部の作成を示す図である。 ウェハの底面上にプラスチック不動体を有する以外は図３と同じ図である。 蒸着コーティング・ガラスを用いたウェハ底面のコーティングを示す図である。 図５に示すウェハへのボール・グリッド・アレイの施与を示す図である。 ボール・グリッド・アレイをウェハに施与するさらなる方法を示す図である。 ウェハの底面にプラスチック層を有する以外は図７ａと同じ図である。 ウェハの底面のカプセル化を示す図である。 ウェハの底面のさらなるカプセル化を示す図である。 図８または図８ａに示すウェハへのボール・グリッド・アレイの施与を示す図である。 蒸着配列の概略を示す図である。 上部面にプラスチック層および連続ガラス層を有するウェハ部分の断面を示す図である。 上部面にプラスチック層および構造化されたガラス層を有するウェハ部分の断面を示す図である。 ガラス層が研削された後、および／または、プラスチック層がリフト・オフ技法によって除去された後の、図１１からのウェハ部分を示す図である。 ボール・グリッド・アレイの施与後の、図１２からのウェハ部分を示す図である。 異なるエッチング特性を有する領域を有するコピー防止層のさらなる実施形態の概略断面線図である。 ＴＯＦ−ＳＩＭＳ測定の結果を示すグラフである。 耐漏洩性試験用の穴マスクを有するウェハを概略的に示す図である。

Claims (45)

  1. 電子回路用のコピー防止を作成する方法であって、
    少なくとも第１の側面（１ａ）に半導体構造（２）を有する基板（１）を提供する工程、
    基板（１）をコーティングするための材料（２３）を提供する工程、および
    基板（１）をコピー防止層（４）でコーティングする工程を含む方法。
  2. 半導体構造（２）が少なくとも所定の領域でコピー防止層（４）によって被覆され、コピー防止層（４）が、コピー防止層（４）を溶解するエッチング・プロセスが半導体構造（２）を少なくとも部分的に破壊する方法で基板（１）を同様に侵食するように基板（１）に適合されている請求項１に記載の方法。
  3. 基板（１）がシリコンの半導体層を備え、コピー防止層（４）がシリコンを含む請求項１または２に記載の方法。
  4. コピー防止層（４）として連続層が適用される請求項１乃至３のいずれか１項に記載の方法。
  5. コピー防止層（４）がガラス、特に、珪酸ガラスを含む請求項１乃至４のいずれか１項に記載の方法。
  6. コピー防止層（４）が、酸化アルミニウムおよびアルカリ金属酸化物画分を有するホウ珪酸ガラスを含む請求項１乃至５のいずれか１項に記載の方法。
  7. コピー防止層（４）が蒸着コーティングによって施与される請求項１乃至６のいずれか１項に記載の方法。
  8. コピー防止層（４）が少なくとも２成分系を含む請求項１乃至７のいずれか１項に記載の方法。
  9. コピー防止層（４）が電磁波に対するシールドを備える請求項１乃至８のいずれか１項に記載の方法。
  10. コピー防止層（４）が熱蒸発または電子ビーム蒸発によって引き起こされる蒸着コーティングによって施与される請求項１乃至９のいずれか１項に記載の方法。
  11. コピー防止層（４）が、０．０１〜１０００μｍの厚みで前記基板に施与される請求項１乃至１０のいずれか１項に記載の方法。
  12. コピー防止層（４）での基板（１）のコーティングが、３００℃未満のバイアス温度で実行される請求項１乃至１１のいずれか１項に記載の方法。
  13. コピー防止層（４）を用いた基板（１）のコーティングが、１０−３ｍｂａｒ〜１０−７ｍｂａｒで実行される請求項１乃至１２のいずれか１項に記載の方法。
  14. ガラス層（１４）が、第１の側面（１ａ）から反対側にある基板（１）の第２の側面（１ｂ）に施与される請求項１乃至１３のいずれか１項に記載の方法。
  15. プラスチック層（５）が、第１の側面（１ａ）から反対側にある基板（１）の第２の側面（１ｂ）に施与される請求項１乃至１４のいずれか１項に記載の方法。
  16. 基板（１）を薄し、
    エッチング停止部として接続構造領域（３）を有するエッチングピット（６）を、基板（１）の第１の側面（１ａ）上に作成し、
    接続構造領域（３）を開いたままにして、プラスチック・リソグラフィによって、プラスチック層（１０）を、第１の側面（１ａ）から反対側にある基板（１）の第２の側面（１ｂ）に施与し、
    導電性層を用いたコーティングによって、接触部（７）を、第２の側面（１ｂ）上に作成し、
    ボール・グリッド・アレイ（８）を施与し、
    基板（１）を個々のチップにダイスカットする請求項１乃至１５のいずれか１項に記載の方法。
  17. 第２の側面（１ｂ）上のプラスチック層（１０）が再び除去される請求項１６に記載の方法。
  18. 第１の側面（１ａ）から反対側にある基板（１）の第２の側面（１ｂ）が、０．０１μｍ〜５０μｍ厚であるガラス層（１１）で蒸着コーティングされ、ガラス層（１１）の下にある接続構造領域（７）が、研削またはエッチングによって露出される 請求項１乃至１７のいずれか１項に記載の方法。
  19. エッチングピット（６）が、導電性材料で充填される請求項１乃至１８のいずれか１項に記載の方法。
  20. 基板（１）が接続構造を含み、該接続構造を構造化被覆層（１５）で被覆した後、コピー防止層（４）によるコーティングを実行し、被覆層（１５）が少なくとも露出されるまでコピー防止層（４）を薄くし、被覆層（１５）を除去して接続構造（３）を露出する請求項１乃至１９のいずれか１項に記載の方法。
  21. 被覆層（１５）の少なくとも部分およびコピー防止層（４）の少なくとも部分が、リフト・オフ法によって除去される請求項１乃至２０のいずれか１項に記載の方法。
  22. ボール・グリッド・アレイ（１８）が、接続構造（３）上の基板（１）の第１の側面（１ａ）に施与される請求項１乃至２１のいずれか１項に記載の方法。
  23. 半導体構造（２）が電子復号手段を備える請求項１乃至２２のいずれか１項に記載の方法。
  24. 請求項１乃至２３のいずれか１項に記載の方法によって生産可能な電子部品。
  25. コピー防止を有する電子部品であって、
    基板（１）の第１の側面（１ａ）上に半導体構造（２）を有する電子回路と、コピー防止層（４）とを備える電子部品。
  26. コピー防止層（４）が第１の材料を含み、半導体構造（２）が少なくとも所定の領域で前記コピー防止層（４）によって被覆され、コピー防止層（４）が基板（１）にしっかりと接合され、前記第１の材料が、コピー防止層を溶解するエッチング・プロセスが前記電子回路が破壊される方法で同様に前記基板を侵食するように決められる請求項２４乃至２５のいずれか１項に記載の電子部品。
  27. 基板（１）がシリコンの半導体層を備え、コピー防止層（４）がシリコンを含む請求項２４乃至２６のいずれか１項に記載の電子部品。
  28. コピー防止層（４）が連続する層を備える請求項２４乃至２７のいずれか１項に記載の電子部品。
  29. コピー防止層（４）がガラス、特に珪酸ガラス、を含む請求項２４乃至２８のいずれか１項に記載の電子部品。
  30. コピー防止層（４）が、酸化アルミニウムおよびアルカリ金属酸化物画分を有するホウ珪酸ガラスを含む請求項２４乃至２９のいずれか１項に記載の電子部品。
  31. コピー防止層（４）が蒸着コーティングによって施与される請求項２４乃至３０のいずれか１項に記載の電子部品。
  32. コピー防止層（４）が少なくとも２成分系を含む請求項２４乃至３１のいずれか１項に記載の電子部品。
  33. コピー防止層（４）が電磁波に対するシールドを備える請求項２４乃至３２のいずれか１項に記載の電子部品。
  34. コピー防止層（４）が熱蒸発または電子ビーム蒸発によって引き起こされる蒸着コーティングによって施与される請求項２４乃至３３のいずれか１項に記載の電子部品。
  35. コピー防止層（４）が、０．０１μｍ〜１０００μｍ厚である請求項２４乃至３４のいずれか１項に記載の電子部品。
  36. 前記基板（１）が接続構造（３）を有し、高架の接続構造（８）が、第１の側面（１ａ）から反対側にある基板（１）の第２の側面（１ｂ）上に配置され、接続接触部（８）が、接続構造（３）に電気的に接続される請求項２４乃至３５のいずれか１項に記載の電子部品。
  37. 基板（１）の第２の側面（１ｂ）が接続接触部（８）の間でプラスチック（１０）でコーティングされ、接続接触部（８）が、接触接続されることができるように露出したままにされる請求項３６に記載の電子部品。
  38. 基板（１）の第２の側面（１ｂ）が、接続接触部（８）の間でガラス（１１）でコーティングされ、接続接触部（８）が、接触接続することができるように露出したままにされる請求項３６乃至３７のいずれか１項に記載の電子部品。
  39. 基板（１）が接続構造を有し、高架の接続構造（１８）が基板（１）の第１の側面（１ａ）上に配置され、接続接触部（１８）が接続構造（３）に電気的に接続される請求項２４乃至３８のいずれか１項に記載の電子部品。
  40. 基板（１）の第１の側面（１ａ）上のコピー防止層（４）が接続接触部（３、１８）の間に延び、接続接触部（３、１８）が、接触接続されることができるように露出したままにされる請求項２４乃至３９のいずれか１項に記載の電子部品。
  41. 前記電気回路が復号化手段を備える請求項２４乃至４０のいずれか１項に記載の電子部品。
  42. コピー防止層（４）が異なるエッチング特性、特に異なるエッチング速度、を有する材料を含む第１の部分（４ａ）および第２の部分（４ｂ）を有する請求項２４乃至４１のいずれか１項に記載の電子部品。
  43. 特に有料放送に用いられる、請求項２４乃至４２のいずれか１項に記載の部品を備える、暗号化された信号を復号化する復号デバイス。
  44. 請求項１乃至２３のいずれか１項に記載の方法を実施するように設計されている装置。
  45. 電子回路上でのコーティングの使用であって、該コーティングが、特に請求項１乃至２３のいずれか１項に記載の方法によって生産可能であるおよび／または請求項２４乃至４２のいずれか１項に記載の電子部品の一部であって、エッチング除去されるコーティングによって回路の露出を防護する使用。
JP2003585179A 2002-04-15 2003-04-15 電子回路用のコピー防止を作成する方法 Withdrawn JP2005528783A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
DE20205830 2002-04-15
DE10222964A DE10222964B4 (de) 2002-04-15 2002-05-23 Verfahren zur Gehäusebildung bei elektronischen Bauteilen sowie so hermetisch verkapselte elektronische Bauteile
DE10222958A DE10222958B4 (de) 2002-04-15 2002-05-23 Verfahren zur Herstellung eines organischen elektro-optischen Elements und organisches elektro-optisches Element
DE10222609A DE10222609B4 (de) 2002-04-15 2002-05-23 Verfahren zur Herstellung strukturierter Schichten auf Substraten und verfahrensgemäß beschichtetes Substrat
DE10252787A DE10252787A1 (de) 2002-04-15 2002-11-13 Verfahren zur Herstellung eines Kopierschutzes für eine elektronische Schaltung
DE10301559A DE10301559A1 (de) 2002-04-15 2003-01-16 Verfahren zur Herstellung eines Erzeugnisses mit einer strukturierten Oberfläche
PCT/EP2003/003881 WO2003088354A2 (de) 2002-04-15 2003-04-15 Verfahren zur herstellung eines kopierschutzes für eine elektronische schaltung und entsprechendes bauteil

Publications (1)

Publication Number Publication Date
JP2005528783A true JP2005528783A (ja) 2005-09-22

Family

ID=44243132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003585179A Withdrawn JP2005528783A (ja) 2002-04-15 2003-04-15 電子回路用のコピー防止を作成する方法

Country Status (6)

Country Link
US (1) US7495348B2 (ja)
EP (1) EP1495493B1 (ja)
JP (1) JP2005528783A (ja)
AU (1) AU2003250326A1 (ja)
CA (1) CA2480797A1 (ja)
WO (1) WO2003088354A2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7465681B2 (en) 2006-08-25 2008-12-16 Corning Incorporated Method for producing smooth, dense optical films
US8686951B2 (en) 2009-03-18 2014-04-01 HJ Laboratories, LLC Providing an elevated and texturized display in an electronic device
US20110199342A1 (en) 2010-02-16 2011-08-18 Harry Vartanian Apparatus and method for providing elevated, indented or texturized sensations to an object near a display device or input detection using ultrasound
CN104123564A (zh) * 2014-07-23 2014-10-29 上海思立微电子科技有限公司 带有镀膜保护层的指纹识别器件及指纹识别组件
CN116282904A (zh) 2016-09-13 2023-06-23 Ａｇｃ株式会社 高频器件用玻璃基板和高频器件用电路基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2961350A (en) * 1958-04-28 1960-11-22 Bell Telephone Labor Inc Glass coating of circuit elements
US4374391A (en) * 1980-09-24 1983-02-15 Bell Telephone Laboratories, Incorporated Device fabrication procedure
US4492717A (en) * 1981-07-27 1985-01-08 International Business Machines Corporation Method for forming a planarized integrated circuit
DE3722130A1 (de) * 1987-07-02 1989-01-12 Schott Glaswerke Borosilikatglas
DE4338128C1 (de) * 1993-11-08 1995-05-18 Jenaer Glaswerk Gmbh Borosilikatglas mit hoher Transmission im UV-Bereich, niedriger Wärmeausdehnung und hoher chemischer Beständigkeit, Verfahren zu seiner Herstellung und seine Verwendung
US5436084A (en) * 1994-04-05 1995-07-25 Dow Corning Corporation Electronic coatings using filled borosilazanes
US5780163A (en) * 1996-06-05 1998-07-14 Dow Corning Corporation Multilayer coating for microelectronic devices
US6268058B1 (en) * 1997-10-24 2001-07-31 Agfa-Gevaert Security card comprising a thin glass layer
JP3553457B2 (ja) * 2000-03-31 2004-08-11 シャープ株式会社 半導体装置およびその製造方法
JP3604002B2 (ja) * 2000-06-02 2004-12-22 シャープ株式会社 半導体装置

Also Published As

Publication number Publication date
EP1495493A2 (de) 2005-01-12
US7495348B2 (en) 2009-02-24
AU2003250326A8 (en) 2003-10-27
EP1495493B1 (de) 2015-06-03
WO2003088354A2 (de) 2003-10-23
CA2480797A1 (en) 2003-10-23
WO2003088354A3 (de) 2004-03-25
AU2003250326A1 (en) 2003-10-27
US20060177963A1 (en) 2006-08-10

Similar Documents

Publication Publication Date Title
CN113678243B (zh) 用于键合结构的保护元件
US11848284B2 (en) Protective elements for bonded structures
CN106067460B (zh) 包括受保护的后表面的电子芯片
US20240079351A1 (en) Wafer-level bonding of obstructive elements
US5693182A (en) Method for damage etching the back side of a semiconductor disk having a protected front side
DE10252787A1 (de) Verfahren zur Herstellung eines Kopierschutzes für eine elektronische Schaltung
US8419895B2 (en) Laser ablation for integrated circuit fabrication
TWI277374B (en) Protective layer during scribing
US8299586B2 (en) Semiconductor device and method of manufacturing the same
JP2005528783A (ja) 電子回路用のコピー防止を作成する方法
CN1647276A (zh) 用于为电子电路制作复制保护的方法以及相应元件
WO1999065074A2 (en) Semiconductor device comprising an integrated circuit provided with a ceramic security coating and method of manufacturing such a device
US7863200B2 (en) Process of vapor depositing glass layers for wafer-level hermetic encapsulation of electronic modules
KR100789977B1 (ko) 복제 방지체 형성 방법, 상기 복제 방지체를 구비한 전자 부품, 및 상기 전자 부품을 구비하는 해독 디바이스
CN101131915A (zh) 一种具有保护层的封装结构及其封装方法
JP2001196351A (ja) Ｋｏｈエッチング液による半導体基板のエッチング中における基板上に形成された構造の表面の金属膜保護
JP3077666B2 (ja) 半導体装置の製造方法
KR100616126B1 (ko) 전자 모듈의 하우징 형성 방법 및 이러한 방식으로 밀봉 캡슐화된 전자 모듈
JP2005521262A (ja) 保護用のセキュリティコーティング部を有する半導体装置及びその製造方法
JPH03190128A (ja) パターン形成方法
KR100868386B1 (ko) 기판의 패턴화 코팅 방법 및 상기 방법에 의해 생성된 코팅 기판
Yao et al. Preparation of (InGa) As/GaAs materials for TEM by one side non‐rotation ion beam thinning
KR19980033831A (ko) 반도체 장치 제조방법
JPH03120606A (ja) パターン形成方法およびこの方法を用いて形成した薄膜磁気ヘッド

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060407

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070808