JP2005528780A - 電子部品用のハウジングを形成する方法およびそれによって密封カプセル封止される電子部品 - Google Patents

電子部品用のハウジングを形成する方法およびそれによって密封カプセル封止される電子部品 Download PDF

Info

Publication number
JP2005528780A
JP2005528780A JP2003584357A JP2003584357A JP2005528780A JP 2005528780 A JP2005528780 A JP 2005528780A JP 2003584357 A JP2003584357 A JP 2003584357A JP 2003584357 A JP2003584357 A JP 2003584357A JP 2005528780 A JP2005528780 A JP 2005528780A
Authority
JP
Japan
Prior art keywords
substrate
glass
layer
substrate side
electronic module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003584357A
Other languages
English (en)
Inventor
ライプ，ユルゲン
ムント，ディートリッヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schott AG
Original Assignee
Schott AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10222964A external-priority patent/DE10222964B4/de
Priority claimed from DE10222958A external-priority patent/DE10222958B4/de
Priority claimed from DE10222609A external-priority patent/DE10222609B4/de
Application filed by Schott AG filed Critical Schott AG
Publication of JP2005528780A publication Critical patent/JP2005528780A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B19/00—Other methods of shaping glass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C14/00—Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix
    • C03C14/006—Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix the non-glass component being in the form of microcrystallites, e.g. of optically or electrically active material
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/02—Surface treatment of glass, not in the form of fibres or filaments, by coating with glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C4/00—Compositions for glass with special properties
    • C03C4/12—Compositions for glass with special properties for luminescent glass; for fluorescent glass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/10—Glass or silica
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/031—Anodic bondings
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2214/00—Nature of the non-vitreous component
    • C03C2214/16—Microcrystallites, e.g. of optically or electrically active material
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2217/00—Coatings on glass
    • C03C2217/20—Materials for coating a single layer on glass
    • C03C2217/21—Oxides
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/10—Deposition methods
    • C03C2218/15—Deposition methods from the vapour phase
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • C03C2218/328—Partly or completely removing a coating
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • C03C2218/328—Partly or completely removing a coating
    • C03C2218/33—Partly or completely removing a coating by etching
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/355—Temporary coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Physical Vapour Deposition (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本発明の目的は、水の拡散に対して大いに気密性の電子部品のカプセル封止を３００℃よりも低い、好ましくは１５０℃よりも低い中程度の温度で得ることである。この目的のために、本発明は電子部品、特にセンサ、集積回路および光電子部品のためのハウジングを形成する方法を提供する。この方法は以下の工程、すなわち少なくとも第１の基板側（１ａ）がカプセル封止される基板（１）を供給する工程、蒸着ガラス源（２０）を供給する工程、第１の基板側（１ａ）が蒸着を受けることを可能にするような態様で蒸着ガラス源に相対して第１の基板側（１ａ）を設置する工程、および第１の基板側をガラス層（４）で蒸着する工程からなる。

Description

本発明は電子モジュール用のハウジングを形成するための方法、およびこの方法で密封カプセル封止される電子モジュール、特にセンサ、集積回路、および光電子部品に関する。
集積回路および光電子部品をカプセル封止するために、有機の接着層を使用してガラスの薄板をモジュール上に接着し、それにより、壊れ易い半導体構造をカバーして保護することが知られている。この設計は、時間が経過すると有機の接着層内に水が拡散し、その後、半導体構造に到達して損傷を与える可能性があるという欠点を有する。さらに、接着層はＵＶ照射の結果として老朽化し、それが特に電子−光学的モジュールに損傷を与えている。
有機の接着剤の代替品として、低融点ガラス・ハンダもまた中間層として既に使用されてきており、それはスプレー塗布、スパッタ、またはスクリーン印刷とディスペンサ技術によって塗布されてきた。しかしながら、ガラス・ハンダ層を溶融するための処理温度はＴ＝３００℃よりも高く、それは温度に弱い半導体構造をカプセル封止することが不可能であることを意味する。
したがって本発明は、実質的に水の拡散に対して耐性があり、なおかつ３００℃よりも低い、好ましくは１５０℃よりも低い中程度の温度で実行されるカプセル封止を可能にする電子モジュールのカプセル封止のための方法を提供する目的を基本とする。
設定された目的は特許請求の範囲の請求項１に述べられた対策に基づいて達成され、複数の従属請求項のさらなる対策によってさらに設定および展開される。請求項２４は本発明に従って作製可能な電子モジュールに関し、有利な改良点および構造は請求項２４に従属する請求項で与えられる。
蒸着ガラスでコーティングを施すことの１つの利点は最高約１５０℃までの室温で絶縁ガラス層を付けることであり、それにより、たとえ金属基板であろうと基板表面の損傷または酸化の可能性は少しもない。この背景で以下の同一出願人名義の出願が参照され、
ＤＥ２０２０５８３０．１号、２００２年４月１５日出願、
ＤＥ１０２２２９６４．３号、２００２年５月２３日出願、
ＤＥ１０２２２６０９．１号、２００２年５月２３日出願、
ＤＥ１０２２２９５８．９号、２００２年５月２３日出願、
ＤＥ１０２５２７８７．３号、２００２年１１月１３日出願、
ＤＥ１０３０１５５９．０号、２００３年１月１６日出願、
その開示の内容は特別にここで参照で組み入れられる。
蒸着ガラス層のバリヤ特性に関すると、８μｍから１８μｍの範囲の蒸着ガラス層の厚さで１０−７ｍｂａｒ ｌｓ−１未満または１０−８ｍｂａｒ ｌｓ−１未満のヘリウム・リーク量が信頼性よく達成されることを測定値が示した。８μｍおよび１８μｍの厚さの層に関する測定値は０と２×１０−９ｍｂａｒ ｌｓ−１の間のヘリウム・リーク量であり、これらの上限値が実行される検査の測定精度によって有意に影響を受けることすら明らかにした。
蒸着ガラスでカプセル封止(encapsulation)するための本発明による方法は、たとえ電子モジュールがまだ製造されている間に攻撃を受けるとしても使用されることが可能である。
蒸着ガラス層によって作り出される電子モジュールの基板の肉厚化は基板上でカプセル封止されない側から処置がなされている間に基板を安定化させるために利用される。そのようにされずに完成した電子モジュールが、接続そのものをはっきり見えるようにしながら接続側からカプセル封止されることもやはり可能である。この目的で、例えば基板が半導体構造を有する第１の側の反対側にパッシベーション(passivation)層を設けられることが可能である。例を挙げると、プラスティック材料がこの目的のために適している。パッシベーション層はまた、この側に蒸着されることが好ましいガラスを含むことも可能である。
この処理法はまだウェハの一部を形成している部品をパッケージ化（ウェハ段階のパケージ化）するために特に適しており、そのケースでは複数の部品基板を有するウェハを含み、それらがパッケージ化された後にウェハから分けられることが可能である。
特定の必要条件に応じて、蒸着ガラス層の厚さは０．０１から１０００μｍであることができる。もしもそれが保護対象のモジュールを単にハーメチック・シールするだけの問題であれば、ガラス層の厚さは０．１と５０μｍの間の範囲にあることが好ましい。もしも課される負荷がさらに大きい場合には、それに従ってガラス層の厚さが増され、ガラス層の厚さの好ましい範囲は５０と２００μｍの間である。他の材料と組み合わせて多層を構築することもやはり可能である。さらに、電子モジュールを構造的に補強するためにガラス層が塗布プラスティック層と組み合わせられることも可能である。
ガラスの蒸着法に関する様々な選択肢が存在する。ガラス・ターゲットから電子ビームによってガラス蒸気を発生させることが好ましい。４μｍ／ｍｉｎを超える蒸着速度を作り出すことが可能であり、作製されるガラスは、低融点ガラス・ハンダのケースのように結合処置のために水素含有量を上げることを必要とせず、基板の表面に固い結合で蒸着される。好ましい蒸着ガラスは、例えばＳｃｈｏｔｔ Ｇｌａｓ社によって生産されているタイプ８３２９の蒸着ガラスのような酸化アルミニウムとアルカリ金属酸化物画分を含むホウケイ酸ガラスである。さらに、このガラスは標準的な半導体構造のための基板のそれに近い熱膨張率を有するか、あるいは適切な成分変更によって基板の熱膨張率に合わせられることが可能である。他の組成、特に交互に上に乗せられた複数の層の蒸着ガラスを使用することが可能であり、そのケースでは複数層のガラスは屈折率、密度、硬度などに関して異なる特性を有することが可能である。
ガラス層による基板の蒸着コーティングはまた、プラズマ・イオン・アシスト蒸着（ＰＩＡＤ）を含むことが有利である。この場合には、イオン・ビームが追加的にコーティング対象の基板上に向けられる。イオン・ビームはプラズマ源から、例えば適切なガスのイオン化によって作り出されることが可能である。プラズマは層の追加的な緻密化、および基板表面からの弱く付着した粒子の除去となる。これは特に緻密で欠陥の少ない蒸着層につながる。
さらに、材料の適切な組み合わせを選択することによって、無機成分と有機成分の混合層の付着を実現することが可能である。この混合層は脆性の減少を特徴とする。
もしも電子モジュールが完全に作製される前にこの電子モジュールの基板の第１の側にガラス層が付着されるならば、作製を完了させる間の取り扱いを目的としてガラス層の上にモジュールを補強するプラスティック層を付着させることが好都合となる可能性がある。この場合には、拡散物質の浸透に対するカプセル封止もしくはハーメチック・シールに充分な厚さでガラス層が作製され、その一方でモジュールのさらなる処理の間の安定化に必要とされる厚さでプラスティック層が作製される。
そのような場合では、第２の、まだカプセル封止されていない基板の側から材料が除去される可能性があり、それにより、下側からモジュールに延び、したがってモジュールが最終的にその使用位置に取り付けられるときにモジュール自体によって保護されるモジュールへの接続を作り出すことが可能になる。これは、特にセンサの場合に有意義である。
図面を参照しながら本発明が説明される。
図１０は、電子ビーム発生器２１、ビーム・ダイバータ装置２２および電子ビーム２４が衝突するガラス・ターゲット２３からなる蒸着ガラス供給源２０に対する基板１の配列を示している。電子ビームが衝突する場所で、ガラスが蒸発させられ、その後、基板１の第１の側１ａの上に蒸着される。ターゲット２３からガラスが可能な限り均一に蒸発することを可能にするために、ターゲットが回転させられ、ビーム２４はターゲットに沿って前後に走査する。付け加えると、基板がプラズマ・イオン・アシスト蒸着（ＰＩＳＤ）によってガラス層でコーティングされるように、配列には、動作時にコーティング対象の側１ａに向けられるイオン・ビームを発生させるためのプラズマ源を設けることもやはり可能である。
考えられる基板１に関するさらなる詳細については、図１に参照がなされる。基板１であるシリコン・ウェハは半導体構造を有する領域２、および例えばアルミニウムから作製された接続構造を有する領域３を含む。接続構造は、例えばボンディング・パッドもしくはその他の接続表面を有することが可能である。シリコン・ウェハは＜５μｍの表面粗さを備えた基板を構成する。基板の上側１ａは下側１ｂの反対側にある。Ｓｃｈｏｔｔ社で生産されるタイプ８３２９の蒸着ガラスから得られていることが好ましいガラス層４は上側１ａの上に蒸着されている。このタイプのガラスは実質的に電子ビーム２４の作用によって蒸着されることが可能であり、作業は残留圧力１０−４ｍｂａｒの真空環境および蒸着時のバイアス温度１００℃で実行される。これらの条件下では、緻密で連続的なガラス層４が作り出され、この層はガスおよび水を含む液体に対して実質的に不透過性であるが、しかし光透過性であり、これは電子−光学的モジュールのケースでは重要である。
ガラス層４は、例えば異なる組成を備えた複数のガラスから作製された複数の個別層を含むこともやはり可能である。例えば向上した層の可撓性を達成するために、ガラス層は有機成分と無機成分から形成された混合層を含むこともやはり可能である。
ウェハの下側１ｂはウェット、ドライおよびプラズマ・エチングもしくはクリーニングを含むさらなる処理工程のために利用可能である。
図１およびさらなる図２〜９のように、もしも使用される基板がウェハであるならば、本発明による方法はまだウェハの一部を形成している部品をパッケージ化するために都合よく使用されることが可能である。しかしながら、本方法はまた、ウェハから既に分離され、かつ半導体構造と接続構造を有するチップに対してもやはり同様に適用されることが可能である。
図２は基板１のためのカバー層を示しており、この層はガラス層４およびプラスティック層５を含む。ガラス層４はカプセル封入もしくはハーメチック・シールに充分な１から５０μｍの範囲の厚さを有しており、一方、その後の処理工程のためにウェハに加工製品としてさらに大きな安定性を与えるためにプラスティック層の方が厚い。
図３はウェハのさらなる処理を示している。本発明に従って作製されることが可能な部品が薄肉化された基板を有するようにウェハは下側で薄くされ、エッチング停止部としてはたらく接続構造３まで延びるエッチング孔６が作製される。ウェハの下側１ｂにはプラスティックのリソグラフが設けられ、接続構造３の領域は開放されたままにされる。その後、例えばスプレー処理またはスパッタリングによって下側にライン・コンタクト７が作製され、その結果、エッチング孔６の領域に導電層７が作り出される。その後、リソグラフィに使用されたプラスティックはウェハ下側１ｂから除去される。次に、導電層７にボール・グリッド・アレイ８が付けられ、ウェハが面９に沿って分割される。結果的に得られるのが複数の電子モジュールであり、その半導体構造２はハーメチック・シールされるようにカバー層４と基板１の間に安全に埋め込まれる。
図４は図３に示された実施形態への変形例を示している。上述したそれらと同じ処理工程が実行されるが、しかしウェハ下側１ｂのプラスティックは除去されず、パッシベーションおよび保護層１０として下側をカバーする。
図５は、プラスティック層１０の代わりに蒸着ガラス層１１が基板の下側１ｂに付けられる実施形態を示している。図３に示された実施形態のように、リソグラフィに使用されたプラスティックはウェハ下側１ｂから除去され、１から５０μｍの厚さのガラス層１１を作り出すことでウェハの下側全体がガラスで蒸着される。
図５に示されたガラス層１１は、図４に例示されたプラスティック層１０のように保護またはパッシベーション層としてはたらく。
１１ｂで例示されるように、このガラス層はまた、ライン・コンタクト７の外方向に突き出た部分もカバーする。ボール・グリッド・アレイ８を付けるために、これらの領域１１ｂは研削および／またはエッチング除去されることによってカバーを外される。その後、図６に示されるようにボール・グリッド・アレイが付けられ、その後、個別モジュールを形成するためにウェハは分割され、９で示される。壊れ易い半導体構造２は上部と底部でガラス層４と１１によってそれぞれ保護される。
本発明のさらなる実施形態では、ウェハは接続構造を通らない切断面９で分割される。これは、モジュールのための側方のパッシベーション保護を確実化することもやはり可能にするという利点を有する。図７はウェハ分割の範例を示しており、それはカバー層４および基板１の材料だけに作用する。その手順は初期的には上述した範例の実施形態と同じであり、すなわちウェハが下側から薄くされ、接続構造３の下側まで延びるエッチング孔６が作製される。ウェハ下側１ｂはリソグラフィ処理され、接続構造の領域は開放状態に保たれる。エッチング孔６の領域に線接触７が作製され、エッチング孔もやはり導電材料１２で充填される。この背景では、Ｎｉ（Ｐ）を使用する電気メッキによる厚肉化が考慮される可能性がある。したがって、本発明のこの実施形態によって作製可能な部品は基板を貫通するスルー・コンタクトを有する。
少なくともコンタクト７の領域でウェハ下側からプラスティックが除去された後、ボール・グリッド・アレイ８が付けられる。これに引き続いて面９に沿ってウェハが分割される。結果的に得られるものはハーメチック・シールされた半導体構造２であり、使用される手順に応じて同様のプラスティック層１０が存在するかまたは存在しない。
図８と図９は下側へのガラス層１１の作製を含む範例の実施形態を示している。その手順は図７と関連して図５に示された実施形態のそれと同様であり、すなわち接続構造の下に充填された領域が作製され、ウェハの下側１ｂ全体がガラス層１１でコーティングされ、その後、図９に示されるように充填されたエッチング孔６の領域のガラス層が除去されてそこにボール・グリッド・アレイが付着させられる。面９に沿ってウェハが分割された後、カプセル封止された半導体構造２を備えたモジュールが得られる。
層４または１１のガラス・システムは少なくとも二元システムを形成するはずである。多成分システムが好ましい。
重量パーセントで以下の組成を有する蒸着ガラスが特に適切であることが立証された。
成分 重量％
ＳｉＯ２ ７５〜８５
Ｂ２Ｏ３ １０〜１５
Ｎａ２Ｏ １〜５
Ｌｉ２Ｏ ０．１〜１
Ｋ２Ｏ ０．１〜１
Ａｌ２Ｏ３ １〜５
このタイプの好ましい蒸着ガラスはＳｃｈｏｔｔ社製のガラス８３２９であり、以下の組成を有する。
ＳｉＯ２ ８４．１％
Ｂ２Ｏ３ １１．０％
Ｎａ２Ｏ 約２．０％］
Ｋ２Ｏ 約０．３％｝２．３％（層の中では３．３％？）
Ｌｉ２Ｏ 約０．３％］
Ａｌ２Ｏ３ 約２．６％（層の中では＜０．５％）
カッコ内に与えられた数値は蒸着された層の中のそれぞれの成分の重量による比率を表わす。
電気的抵抗値は（１００℃で）約１０１０Ω／ｃｍ、
屈折率は約１．４７０、
誘電率εは（２５℃、１ＭＨｚで）約４．７、およびｔｇδは（２５℃、１ＭＨｚで）約４５×１０−４である。
適切な蒸着ガラスのさらなるグループは重量パーセントで以下の組成を有する。
成分 重量％
ＳｉＯ２ ６５〜７５
Ｂ２Ｏ３ ２０〜３０
Ｎａ２Ｏ ０．１〜１
Ｌｉ２Ｏ ０．１〜１
Ｋ２Ｏ ０．５〜５
Ａｌ２Ｏ３ ０．５〜５
このグループから由来する好ましい蒸着ガラスはＳｃｈｏｔｔ社によって作製されるＧ０１８−１８９ガラスであり、以下の組成を有する。
成分 重量％
ＳｉＯ２ ７１
Ｂ２Ｏ３ ２６
Ｎａ２Ｏ ０．５
Ｌｉ２Ｏ ０．５
Ｋ２Ｏ １．０
Ａｌ２Ｏ３ １．０
特に使用されることが好ましい８３２９およびＧ０１８−１８９ガラスは以下の表にリストアップされるような特性を有する。
Figure 2005528780
モジュール内で特定の特性を作り出すために、異なる組成のガラスを上側と下側のガラス層のために使用することが好都合である可能性がある。例えば屈折率、密度、Ｅ係数、ヌープ硬さ、誘電率、ｔａｎδに関して異なる特性を有する複数のガラスが基板上に連続的に蒸着されることもやはり可能である。
電子ビーム蒸着の代替選択肢として、ガラスの形で蒸着される材料を移すための他の手段を使用することもやはり可能である。例えば、蒸着材料は電子衝撃加熱によって加熱されるルツボの中にあることが可能である。このタイプの電子衝撃加熱は、所定の動力学的エネルギーで気化される材料の上に衝突するようにルツボへと加速される熱電子放電に基づいている。これらの処理法は、ガラスが蒸着される基板に過剰の熱負荷をかけることなくガラス層を作製することを同様に可能にする。
以下の記述は、８３２９ガラスから形成された蒸着ガラス層に実施された様々な試験の結果を表わす。
図１１はＴＯＦ−ＳＩＭＳ測定の結果を示しており、計数率がスパッタリング時間の関数としてプロットされている。測定値は基板表面に対して直角の方向で元素濃度のプロファイルを特徴付けている。層厚さの１％未満のガラス構造の厚さ不変性が判定された。
図１２は８３２９蒸着ガラスでコーティングされたシリコン基板の電子顕微鏡による微細横断面画像を示している。蒸着ガラスとシリコン基板表面は、標本の調製に含まれる微細断面作製操作によってすら離されない様式で互いに固く接着されている。
さらに、８３２９蒸着ガラスから形成された蒸着ガラス層について抵抗値と安定性の測定がＤＩＮ／ＩＳＯに従って行なわれた。その結果は表１に与えられる。
Figure 2005528780
蒸着ガラス層を備えたウェハを通る断面を示す図である。 ガラスおよびプラスティックの層を備えたウェハを通る断面を示す図である。 ウェハへの接続の作製を示す図である。 ウェハ下側の追加的なプラスティック・パッシベーションを示す図である。 蒸着ガラスによるウェハ下側のコーティングを示す図である。 図５に示されたウェハへのボール・グリッド・アレイの付着を示す図である。 ボール・グリッド・アレイを付着させるさらなる方式を示す図である。 ウェハ下側のカプセル封止を示す図である。 図８に示されたウェハへのボール・グリッド・アレイの付着を示す図である。 蒸気発生配列を具体的に示す図である。 ＴＯＦ−ＳＩＭＳ測定の結果を示す図である。 電子顕微鏡による微細横断面画像を示す図である。

Claims (33)

  1. 電子モジュール用の、特にセンサ、集積回路および光電子部品用のハウジングを形成するための方法であって、
    少なくとも第１の基板側（１ａ）がカプセル封止される基板（１）を供給する工程、
    蒸着ガラス源（２０）を供給する工程、
    蒸着ガラス源に関して、第１の基板側（１ａ）が蒸着されることが可能となるような態様で第１の基板側（１ａ）を配置する工程、
    第１の基板側（１ａ）をガラス層（４）で蒸着する工程を含む方法。
  2. 供給される基板が、半導体構造（２）を含み、かつ接続構造を含む、あるいは半導体構造（２）と接続構造（３）のための１つまたは複数の領域を有する、請求項１に記載の方法。
  3. 半導体構造（２）を有する１つまたは複数の領域が基板の第１の側（１ａ）上に配置される、請求項２に記載の方法。
  4. 基板の第１の側（１ａ）の反対側である第２の側（１ｂ）上にパッシベーション層（１０、１１）を設けられる、請求項３に記載の方法。
  5. 基板がウェハを含み、方法がまだウェハの一部を形成している部品をパッケージ化する工程を含む、請求項１乃至４のいずれか１項に記載の方法。
  6. 基板（１）の２つの側（１ａ、１ｂ）にガラス層（４、１０、１１）が蒸着される、請求項１乃至５のいずれか１項に記載の方法。
  7. 少なくとも二元のガラス・システムを作り出す蒸着ガラス源（２０）が設けられる、請求項１乃至６のいずれか１項に記載の方法。
  8. ガラス層（４）が特に第１の基板側で０．０１から１０００μｍの範囲の厚さを有するまで蒸着ガラス源（２０）が操作される、請求項１乃至７のいずれか１項に記載の方法。
  9. 蒸着ガラス源（２０）を供給する工程の一部として有機成分を含むリザーバが供給され、これらの有機成分が真空の適用を通じて、または加熱を通じて蒸気状態へと変換され、それにより、蒸着時に無機成分と有機成分を含む混合層が基板の側に形成されることが可能である、請求項１乃至８のいずれか１項に記載の方法。
  10. ガラス層の厚さが０．１と５０μｍの間の範囲にある、請求項１乃至９のいずれか１項に記載の方法。
  11. ガラス層の厚さが５０と２００μｍの間の範囲にある、請求項１乃至１０のいずれか１項に記載の方法。
  12. 供給源（２０）の蒸着ガラスが電子ビーム（２４）によってガラス・ターゲット（２３）から作り出される、請求項１乃至１１のいずれか１項に記載の方法。
  13. 使用される蒸着ガラスが、酸化アルミニウムとアルカリ金属酸化物の画分を含むホウケイ酸ガラスである、請求項１乃至１２のいずれか１項に記載の方法。
  14. 蒸着ガラスが事実上基板のそれに等しい熱膨張率を有する、請求項１乃至１３のいずれか１項に記載の方法。
  15. ハーメチック・シールに必要とされる厚さでガラス層（４）が作製され、基板（１）のさらなる処理を容易にするためにガラス層（４）の上にプラスティックの層（５）が付けられる、請求項１乃至１４のいずれか１項に記載の方法。
  16. 複数のガラス層が基板（１）の上に蒸着され、ガラス層が様々なガラス成分から成ることが可能である、請求項１乃至１５のいずれか１項に記載の方法。
  17. 基板（１）のさらなる処理が、第１の基板側（１ａ）の反対側である第２の基板側（１ｂ）から材料を除去する処理を含む、請求項１乃至１６のいずれか１項に記載の方法。
  18. 基板（１）が複数の半導体構造（２）と接続構造（３）を有するウェハを含み、第１の基板側（１ａ）の反対側である第２の基板側（１ｂ）が薄くされ、接続構造が作り出される領域で第２の基板側（１ｂ）に孔（６）がエッチングされ、半導体構造（２）を形成するための領域がプラスティック層を使用してリソグラフィ処理され、接続構造（３）を有する領域でライン・コンタクト（７）が第２の基板側に作られ、第２の基板側（１ｂ）からプラスティックが除去され、ライン・コンタクト（７）にボール・グリッド・アレイ（８）が付けられ、
    各々が第１のカプセル封止された側（１ａ）を有する複数の電子モジュールを形成するようにウェハが分割される、請求項１乃至１７のいずれか１項に記載の方法。
  19. 第２の基板側（１ｂ）に、ボール・グリッド・アレイ（８）を明らかに見えるようにしたままでプラスティックのカバー（１０）が設けられる、請求項１８に記載の方法。
  20. プラスティックが第２の基板側（１ｂ）から除去された後、第２の基板側全体がガラス層（１１）で蒸着され、ガラス層（１１）の局所的除外によってライン・コンタクト（７）がカバーを外され、その後、両側でカプセル封止される電子モジュールを得るためにボール・グリッド・アレイ（８）を付け、ウェハを分割する工程が実行される、請求項１８または１９に記載の方法。
  21. 第２の基板側全体が１から５０μｍの範囲の厚さのガラス層（１１）で蒸着される、請求項２０に記載の方法。
  22. 接続構造（３）へとつながるエッチング孔（６）が導電性材料（１２）で充填され、その後、第２の基板側（１ｂ）からのプラスティック（１０）の除去を伴うかまたは伴わず、かつ第２の基板側（１ｂ）上のガラス層（１１）を備えるかまたは備えず、かつライン・コンタクト（７）を明らかに見えるようにしたままで、ボール・グリッド・アレイ（８）がライン・コンタクト（７）および／または充填材料に付けられる、請求項１８乃至２１のいずれか１項に記載の方法。
  23. ガラス層（４）で第１の基板側（１ａ）を蒸着する工程がプラズマ・イオン・アシスト蒸着（ＰＩＡＤ）を含む、請求項１乃至２２のいずれか１項に記載の方法。
  24. 請求項１乃至２３のいずれか１項に記載の方法によって作製可能な、特にセンサ、または集積回路または光電子部品である電子モジュール。
  25. 半導体構造（２）および接続構造（３）を備えた１つまたは複数の領域を第１の側（１ａ）に有し、基板が少なくとも一方の側で蒸着ガラス層（４）でコーティングされる、請求項２４に記載の電子モジュール。
  26. モジュールを補強するプラスティック層（５）がガラス層（４）に付けられる、請求項２５に記載の電子モジュール。
  27. 基板が薄くされる、請求項２５または２６のいずれか１項に記載の電子モジュール。
  28. 基板が、半導体構造と接続構造を有する第１の側（１ａ）の反対側である第２の側（１ｂ）上にパッシベーション層を設けられる、請求項２５乃至２７のいずれか１項に記載の電子モジュール。
  29. ガラス層（４）が無機成分と有機成分の混合層を含む、請求項２５乃至２８のいずれか１項に記載の電子モジュール。
  30. 多層のガラス層（４）を含む、請求項２５乃至２９のいずれか１項に記載の電子モジュール。
  31. ガラス層の個々の層が異なる組成を有する、請求項３０に記載の電子モジュール。
  32. 基板（１）が第２の側（１ｂ）で、第１の側（１ａ）の接続構造へと接続されるライン・コンタクトを有する、請求項２５乃至３１のいずれか１項に記載の電子モジュール。
  33. ライン・コンタクトにボール・グリッド・アレイ（８）を含む、請求項３２に記載の電子モジュール。
JP2003584357A 2002-04-15 2003-04-15 電子部品用のハウジングを形成する方法およびそれによって密封カプセル封止される電子部品 Withdrawn JP2005528780A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
DE20205830 2002-04-15
DE10222964A DE10222964B4 (de) 2002-04-15 2002-05-23 Verfahren zur Gehäusebildung bei elektronischen Bauteilen sowie so hermetisch verkapselte elektronische Bauteile
DE10222958A DE10222958B4 (de) 2002-04-15 2002-05-23 Verfahren zur Herstellung eines organischen elektro-optischen Elements und organisches elektro-optisches Element
DE10222609A DE10222609B4 (de) 2002-04-15 2002-05-23 Verfahren zur Herstellung strukturierter Schichten auf Substraten und verfahrensgemäß beschichtetes Substrat
DE10252787A DE10252787A1 (de) 2002-04-15 2002-11-13 Verfahren zur Herstellung eines Kopierschutzes für eine elektronische Schaltung
DE10301559A DE10301559A1 (de) 2002-04-15 2003-01-16 Verfahren zur Herstellung eines Erzeugnisses mit einer strukturierten Oberfläche
PCT/EP2003/003882 WO2003087424A1 (de) 2002-04-15 2003-04-15 Verfahren zur gehäusebildung bei elektronischen bauteilen sowie so hermetisch verkapselte elektronische bauteile

Publications (1)

Publication Number Publication Date
JP2005528780A true JP2005528780A (ja) 2005-09-22

Family

ID=44243148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003584357A Withdrawn JP2005528780A (ja) 2002-04-15 2003-04-15 電子部品用のハウジングを形成する方法およびそれによって密封カプセル封止される電子部品

Country Status (8)

Country Link
US (1) US7863200B2 (ja)
EP (1) EP1495154B1 (ja)
JP (1) JP2005528780A (ja)
CN (1) CN100387749C (ja)
CA (1) CA2480691A1 (ja)
DE (1) DE50309735D1 (ja)
IL (1) IL164290A0 (ja)
WO (1) WO2003087424A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8299706B2 (en) * 2002-04-15 2012-10-30 Schott Ag Hermetic encapsulation of organic, electro-optical elements
US20060202118A1 (en) 2005-02-25 2006-09-14 Axel Engel Standard for referencing luminescence signals
US7465681B2 (en) 2006-08-25 2008-12-16 Corning Incorporated Method for producing smooth, dense optical films
US8278769B2 (en) * 2009-07-02 2012-10-02 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Compound semiconductor device and connectors
US11136260B2 (en) 2016-07-29 2021-10-05 Schott Ag Radiopaque glass and use thereof
CN116282904A (zh) 2016-09-13 2023-06-23 Ａｇｃ株式会社 高频器件用玻璃基板和高频器件用电路基板
CN109585682B (zh) * 2018-12-06 2020-09-29 合肥鑫晟光电科技有限公司 一种发光器件的封装方法、封装结构及显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2961350A (en) * 1958-04-28 1960-11-22 Bell Telephone Labor Inc Glass coating of circuit elements
US3204023A (en) * 1963-03-01 1965-08-31 Texas Instruments Inc Semiconductor device header with semiconductor support
US4001049A (en) * 1975-06-11 1977-01-04 International Business Machines Corporation Method for improving dielectric breakdown strength of insulating-glassy-material layer of a device including ion implantation therein
US4374391A (en) * 1980-09-24 1983-02-15 Bell Telephone Laboratories, Incorporated Device fabrication procedure
US4492717A (en) * 1981-07-27 1985-01-08 International Business Machines Corporation Method for forming a planarized integrated circuit
US4889960A (en) * 1983-03-21 1989-12-26 Olin Corporation Sealed semiconductor casing
US4855026A (en) * 1988-06-02 1989-08-08 Spire Corporation Sputter enhanced ion implantation process
US5047369A (en) * 1989-05-01 1991-09-10 At&T Bell Laboratories Fabrication of semiconductor devices using phosphosilicate glasses
US6674562B1 (en) * 1994-05-05 2004-01-06 Iridigm Display Corporation Interferometric modulation of radiation
CN1206807A (zh) * 1997-07-24 1999-02-03 艾克莱泰克照明技术有限公司 室外照明装置的反光镜
US6111270A (en) * 1998-04-27 2000-08-29 Motorola, Inc. Light-emitting apparatus and method of fabrication
US6137173A (en) * 1998-06-30 2000-10-24 Intel Corporation Preventing backside analysis of an integrated circuit
US6291345B1 (en) * 1998-07-27 2001-09-18 Honeywell International Inc. Controlled-stress stable metallization for electronic and electromechanical devices
US6208881B1 (en) * 1998-10-20 2001-03-27 Micropure Medical, Inc. Catheter with thin film electrodes and method for making same
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器

Also Published As

Publication number Publication date
CA2480691A1 (en) 2003-10-23
DE50309735D1 (de) 2008-06-12
US20050227408A1 (en) 2005-10-13
IL164290A0 (en) 2005-12-18
WO2003087424A1 (de) 2003-10-23
CN1646721A (zh) 2005-07-27
EP1495154B1 (de) 2008-04-30
CN100387749C (zh) 2008-05-14
EP1495154A1 (de) 2005-01-12
US7863200B2 (en) 2011-01-04

Similar Documents

Publication Publication Date Title
US7825029B2 (en) Method for the production of structured layers on substrates
CN102417154B (zh) 晶圆级封装中的多接合
TWI313075B (en) Method for producing a semiconductor component with a planar contact and the semiconductor component
CA2401702A1 (en) Electronic device packaging
CA2106694A1 (en) Hermetic protection of integrated circuits
Tan et al. Low temperature wafer-level bonding for hermetic packaging of 3D microsystems
TW494590B (en) Component with encapsuled organic light emitting diodes and its method of manufacturing
CN110214369A (zh) 用于键合芯片的方法和装置
US8420445B2 (en) Method for packing semiconductor components and product produced according to the method
DE10222964B4 (de) Verfahren zur Gehäusebildung bei elektronischen Bauteilen sowie so hermetisch verkapselte elektronische Bauteile
US20220221363A1 (en) Pressure Sensor Device and Method for Forming a Pressure Sensor Device
JP2005528780A (ja) 電子部品用のハウジングを形成する方法およびそれによって密封カプセル封止される電子部品
US7326446B2 (en) Method for coating metal surfaces and substrate having a coated metal surface
WO2009038686A2 (en) Hermetic wafer level cavity package
KR100616126B1 (ko) 전자 모듈의 하우징 형성 방법 및 이러한 방식으로 밀봉 캡슐화된 전자 모듈
KR20010051524A (ko) Ｋｏｈ 엣칭제에 의한 기질 엣칭동안 반도체 기질상에형성된 구조물 표면보호를 위한 금속필름
US7495348B2 (en) Process for producing copy protection for an electronic circuit
Garrou et al. Underfill adhesion to BCB (Cyclotene/sup TM/) bumping and redistribution dielectrics
Leib et al. Novel hermetic wafer-level-packaging technology using low-temperature passivation
CN101131915A (zh) 一种具有保护层的封装结构及其封装方法
Hansen et al. Robust and hermetic borosilicate glass coatings by e-beam evaporation
Yufeng et al. MEMS vacuum packaging technology and applications
CA2133898A1 (en) Integrated circuits with passivation and metallization for hermetic protection
WO1986003885A1 (en) Process for enhancing the adhesion of teflon used in advanced space solar cells and in encapsulated semiconductor devices and circuits
KR100789977B1 (ko) 복제 방지체 형성 방법, 상기 복제 방지체를 구비한 전자 부품, 및 상기 전자 부품을 구비하는 해독 디바이스

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070808