JP2005352398A - アクティブマトリクス型発光表示パネル - Google Patents
アクティブマトリクス型発光表示パネル Download PDFInfo
- Publication number
- JP2005352398A JP2005352398A JP2004175687A JP2004175687A JP2005352398A JP 2005352398 A JP2005352398 A JP 2005352398A JP 2004175687 A JP2004175687 A JP 2004175687A JP 2004175687 A JP2004175687 A JP 2004175687A JP 2005352398 A JP2005352398 A JP 2005352398A
- Authority
- JP
- Japan
- Prior art keywords
- light
- transistor
- light emission
- display panel
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 34
- 239000003990 capacitor Substances 0.000 claims abstract description 96
- 238000007599 discharging Methods 0.000 claims description 6
- 150000002894 organic compounds Chemical class 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 50
- 230000008030 elimination Effects 0.000 abstract 2
- 238000003379 elimination reaction Methods 0.000 abstract 2
- 230000002950 deficient Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】 発光表示パネルにおいて、特に前記画素における発光駆動用トランジスタに欠陥が生じた場合に、これを補償することができるアクティブ駆動型発光表示パネルを提供すること。
【解決手段】 電位保持用の2つのコンデンサC1 ,C2 が直列に接続されている。また前記2つのコンデンサのうちの1つC2 には電荷消去用トランジスタTr5が接続されている。走査選択用トランジスタTr1のオン動作により2つのコンデンサC1 ,C2 に対してデータ電圧が書き込まれ、EL素子E1 の発光動作時には前記消去用トランジスタTr5がオンされる。一方の発光駆動用トランジスタに欠陥が生じた場合には、消去用トランジスタTr5のオン動作を阻止することで、1つの発光駆動用トランジスタにより、今までと同様の駆動電流をEL素子E1 に供給するように動作する。
【選択図】 図2
【解決手段】 電位保持用の2つのコンデンサC1 ,C2 が直列に接続されている。また前記2つのコンデンサのうちの1つC2 には電荷消去用トランジスタTr5が接続されている。走査選択用トランジスタTr1のオン動作により2つのコンデンサC1 ,C2 に対してデータ電圧が書き込まれ、EL素子E1 の発光動作時には前記消去用トランジスタTr5がオンされる。一方の発光駆動用トランジスタに欠陥が生じた場合には、消去用トランジスタTr5のオン動作を阻止することで、1つの発光駆動用トランジスタにより、今までと同様の駆動電流をEL素子E1 に供給するように動作する。
【選択図】 図2
Description
この発明は、例えば有機EL(エレクトロルミネッセンス)素子などの電流駆動型発光素子と、これを発光駆動させるTFT(Thin Film Transistor)等による発光駆動用トランジスタを備えた画素を多数配列した発光表示パネルに関し、特に前記画素に欠陥が生じた場合に、これを補償することができるアクティブ駆動型発光表示パネルに関する。
発光素子をマトリクス状に配列して構成される表示パネルを用いたディスプレイの開発が広く進められており、このような表示パネルに用いられる発光素子として、例えば有機材料を発光層に用いた有機EL素子が注目されている。これはEL素子の発光層に、良好な発光特性を期待することができる有機化合物を使用することによって、実用に耐えうる高効率化および長寿命化が進んだことも背景にある。
前記した有機EL素子は、電気的にはダイオード特性を有する発光エレメントと、この発光エレメントに並列に結合する寄生容量成分とによる構成に置き換えることができる。そして、この有機EL素子は、発光駆動電圧が印加されると、先ず当該素子の電気容量に相当する電荷が電極に変位電流として流れ込み蓄積される。続いて当該素子固有の一定の電圧(発光閾値電圧=Vth)を越えると、一方の電極(ダイオード成分のアノード側)から発光層を構成する有機層に電流が流れ初め、この電流に比例した強度で発光すると考えることができる。すなわち、有機EL素子は電流駆動型発光素子であると言うことができる。
かかる有機EL素子を用いた表示パネルとして、互いに直交するデータ線と走査線との交点位置にEL素子をマトリクス状に配列させたパッシブマトリクス型表示パネルと、マトリクス状に配列させた各EL素子の各々に、TFTからなる能動素子を加えたアクティブマトリクス型表示パネルが提案されている。
前者のパッシブマトリクス型表示パネルにおいては、比較的単純な構成において表示パネルを構成することができるという特質を備えている。一方、後者のアクティブマトリクス型表示パネルは、前者のパッシブマトリクス型表示パネルに比較して、低消費電力化を実現することができ、画素間のクロストークが少ないなどの特質を備えており、特に大画面を構成する高精細度のディスプレイに適している。
ところで、前記したアクティブマトリクス型表示パネルにおいては、それぞれの画素を構成する発光素子としての有機EL素子と、これを電流駆動するTFTのいずれにも欠陥が発生するという問題を抱えている。前者のように有機EL素子に欠陥が発生した場合には、その多くはレーザビームによりリペア(修復)させることが可能である。しかしながら、後者のようにTFTに欠陥が生じた場合には、その構造上の問題で前記したレーザビーム等によるリペアは不可能な場合が多い。
前記したTFTに欠陥が生ずる問題は、従来から提供されているアクティブマトリクス型液晶表示パネルにおいても同様のことが言える。そこで、液晶表示パネルにおいては、個々の画素を形成する前記TFTを並列に接続することで、一方のTFTに欠陥が発生しても、並列接続された他方のTFTにより画素の駆動動作を補償するようにした構成が特許文献1に開示されている。
特開平6−102536号公報
ところで、前記した液晶表示パネルにおいては、その表示画素が電圧駆動素子であるため、駆動用TFTは単なるスイッチとして動作する。したがって、特許文献1に開示されたように互いにTFTを並列接続させることで、一方のTFTに発生した欠陥を他方のTFTで補償することができる。
しかしながら、前記した有機EL素子に代表される電流駆動型発光素子を表示画素として利用する発光表示パネルにおいては、これを駆動するTFTは所定の定電流特性を持たせた制御がなされる。このために、前記したようにTFTを単に並列接続させた構成とした場合には、並列接続されたTFTの数に対応した整数倍の駆動電流が発光素子に対して流れることになる。したがって、前記特許文献1に開示された手段をそのまま採用しても発光素子に無理な駆動電流を流す結果となり、TFTの欠陥に対して満足に対応することはできない。
この発明は、前記したような技術的な観点に基づいてなされたものであり、電流駆動型発光素子を画素とする駆動用TFTに欠陥が生じた場合において、前記発光素子に無理を与えることなくTFTの欠陥を補償することができるアクティブ駆動型発光表示パネルを提供することを技術課題とするものである。
前記した課題を解決するためになされたこの発明にかかるアクティブマトリクス型発光表示パネルの一つの好ましい形態は、請求項1に記載のように、多数の発光画素がマトリクス状に配置された発光表示パネルであって、前記発光画素のそれぞれには少なくても1つの自発光素子が備えられ、当該自発光素子は、ソース、ドレインおよびゲートがそれぞれ共通接続されている複数の発光駆動用トランジスタに対して直列に接続されると共に、前記複数の発光駆動用トランジスタのゲートには、当該ゲートの電位を保持するための少なくても1つの電位保持用コンデンサが接続されている点に特徴を有する。
また、この発明にかかるアクティブマトリクス型発光表示パネルの他の一つの好ましい形態は、請求項3に記載のように、多数の発光画素がマトリクス状に配置された発光表示パネルであって、前記発光画素のそれぞれには自発光素子が備えられ、当該自発光素子は、ソースおよびドレインがそれぞれ共通接続されている複数の発光駆動用トランジスタに対して直列に接続されると共に、前記複数の発光駆動用トランジスタのゲートには、当該ゲートの電位を保持するための電位保持用コンデンサがそれぞれ接続されている点に特徴を有する。
さらに、この発明にかかるアクティブマトリクス型発光表示パネルの他の一つの好ましい形態は、請求項5に記載のように、多数の発光画素がマトリクス状に配置された発光表示パネルであって、前記発光画素のそれぞれには複数の自発光素子が備えられ、前記複数の自発光素子のそれぞれには、発光駆動用トランジスタが直列に接続されると共に、前記複数の発光駆動用トランジスタの各ゲートには、各ゲート電位を保持するための電位保持用コンデンサがそれぞれ接続され、前記電位保持用コンデンサの全てもしくはいずれか1つを除いて、当該コンデンサに蓄積された電荷を放電させるための消去用トランジスタが接続されている点に特徴を有する。
さらにまた、この発明にかかるアクティブマトリクス型発光表示パネルの他の一つの好ましい形態は、請求項6に記載のように、多数の発光画素がマトリクス状に配置された発光表示パネルであって、前記発光画素のそれぞれには複数の自発光素子と、各自発光素子のそれぞれに直列に接続された発光駆動用トランジスタが備えられ、前記複数の発光駆動用トランジスタのゲートは共通接続されると共に、共通接続されたゲートの電位を保持するために直列に接続された複数の電位保持用コンデンサがさらに備えられ、前記電位保持用コンデンサの全てもしくはいずれか1つを除いて、当該コンデンサに蓄積された電荷を放電させるための消去用トランジスタが接続されている点に特徴を有する。
以下、この発明にかかる発光表示パネルについて、図に示す実施の形態に基づいて説明するが、これに先立ってこの発明にかかる発光表示パネルに採用される基本的な画素の構成例について図1に基づいて説明する。この図1に示した画素構成は、2つのTFTからなるコンダクタンスコントロール(Conductance Controlled)方式と呼ばれる有機EL素子を発光素子とした場合の最も基本的な回路構成を示している。
図1に示すように、Nチャンネル型TFTで構成された走査選択用トランジスタ(データ書込み用トランジスタ)Tr1のゲートGは、表示パネルに配列された走査信号線A1 に接続され、そのソースSはデータ信号線B1 に接続されている。また、走査選択用トランジスタTr1のドレインDは、Pチャンネル型TFTで構成された発光駆動用トランジスタのゲートGに接続されると共に、電位保持用用のコンデンサC1 の一方の端子に接続されている。
前記発光駆動用トランジスタTr2のソースSは前記コンデンサC1 の他方の端子に接続されると共に、電源ラインVaに接続されている。さらに、発光駆動用トランジスタTr2のドレインDには、発光素子としての有機EL素子E1 のアノードが接続されると共に、当該EL素子E1 のカソードは電源ラインVC に接続されている。
図1に示した画素構成において、走査選択用トランジスタTr1のゲートに、走査信号線A1 を介して図示せぬ走査ドライバより走査信号(Select)が供給されると、走査選択用トランジスタTr1はオン状態になされる。この時、走査選択用トランジスタTr1のソースにはデータ信号線B1 を介して図示せぬデータドライバよりデータ信号(Vdata)が供給される。したがって、トランジスタTr1はそのソースに供給されるデータ信号(Vdata)に対応した電流をソースからドレインに流す。
これにより、走査選択用トランジスタTr1がオンの期間に、前記コンデンサC1 にはデータ信号(Vdata)に対応した電圧が充電され、その電圧が発光駆動用トランジスタTr2のゲートに供給される。それ故、発光駆動用トランジスタTr2は、そのゲート電圧とソース電圧(Vgs)に基づいた電流を、EL素子E1 にドレイン電流(Id )として流し、EL素子を発光駆動させる。
一方、走査選択用トランジスタTr1のゲートに対する走査信号(Select)の供給が停止されると、走査選択用トランジスタTr1はいわゆるカットオフとなり、当該トランジスタのドレインは開放状態となるものの、発光駆動用トランジスタTr2はコンデンサC1 に蓄積された電荷によりゲート電位が保持される。したがって、次の走査まで駆動用トランジスタTr2の駆動電流が維持され、これによりEL素子E1 の発光動作も維持される。
斯くして、前記した構成の発光表示画素は、表示パネル上に縦横方向にマトリクス状に多数配列されて、アクティブマトリクス型表示パネルを構成している。そして、走査ドライバより走査信号線に対して走査信号(Select)が順次供給され、これに同期してデータドライバよりデータ信号線に対してビデオ信号に基づくデータ信号(Vdata)がそれぞれ供給されることにより、前記した各発光画素は選択的に点灯される。これにより、表示パネルには前記ビデオ信号に基づく画像が再生される。
図2は、この発明にかかる発光表示パネルにおいて好適に採用される発光画素の第1の実施の形態を示したものであり、この図2に示す発光画素の構成は請求項1、請求項2および請求項4に記載の発明に基づくものである。なお、この図2においては図1に示した各素子と同一の機能を果たす素子を同一の符号で示しており、したがってその詳細な説明は適宜省略する。
図2に示す実施の形態においては、すでに説明した図1における発光画素の構成に対して、Pチャンネル型TFTによる第2の発光駆動用トランジスタTr3が加えられている。そして、この第2の発光駆動用トランジスタTr3におけるソース、ドレインおよびゲートは、発光駆動用トランジスタTr2(以下、これを説明の便宜上、第1の発光駆動用トランジスタと呼ぶこともある。)のソース、ドレインおよびゲートにそれぞれ共通接続されている。
前記第1と第2の発光駆動用トランジスタにおけるゲートとソース間には、電位保持用コンデンサC1 (以下、これを説明の便宜上、第1の電位保持用コンデンサと呼ぶこともある。)に加えて、第2の電位保持用コンデンサC2 が直列に接続されている。また、前記した第2の電位保持用コンデンサC2 の両端には、Nチャンネル型TFTによる消去用トランジスタTr5のソースおよびドレインが接続されており、この消去用トランジスタTr5のオン動作により、前記第2の電位保持用コンデンサC2 に蓄積された電荷を放電させることができるように構成されている。
図2に示した画素構成において、走査選択用トランジスタTr1がオン状態になされる場合に、前記消去用トランジスタTr5はオフ状態になされ、また走査選択用トランジスタTr1がオフ状態になされる場合に、消去用トランジスタTr5はオン状態になされるように制御される。すなわち、両トランジスタはトグル動作が実行されるように制御される。なお、前記消去用トランジスタTr5の各ゲートには、特に図には示していないが消去信号線を介して消去信号が供給されるように構成されている。
したがって、走査選択用トランジスタTr1が走査選択動作になされるデータ書込み時には、データ信号(Vdata)に対応した電流をソースからドレインに流し、直列接続された第1と第2の電位保持用コンデンサC1 ,C2 に対してデータ信号(Vdata)に対応した電圧を充電するように動作する。一方、前記したデータ書込み時以外の画素の点灯動作時においては、消去用トランジスタTr5はオン状態になされるため、第2の電位保持用コンデンサC2 に蓄積された電荷は放電される。
ここで、第1と第2の電位保持用コンデンサC1 ,C2 が共に同一の容量であるとすれば、画素の点灯動作時においては、第2の電位保持用コンデンサC2 に蓄積された電荷は放電されるため、データ信号(Vdata)の1/2に対応した電圧が、第1と第2の発光駆動用トランジスタTr2,Tr3におけるゲートとソース間に供給されることになる。
したがって、第1と第2の発光駆動用トランジスタTr2,Tr3には、共に本来のデータ信号(Vdata)のほぼ1/2に対応したゲート・ソース間電圧によるドレイン電流がそれぞれ流れることになり、これがEL素子E1 に対して発光駆動電流としてそれぞれ供給される。したがって、EL素子E1 には図1に示した例とほぼ同様のドレイン電流を供給することができ、これにより正常な点灯駆動動作を実現させることができる。
なお、図2に示した構成および後で説明する各構成においても同様であるが、第1と第2の電位保持用コンデンサC1 ,C2 は前記したとおりほぼ同容量になされ、また第1と第2の発光駆動用トランジスタTr2,Tr3におけるゲート・ソース間電圧対ドレイン電流(Vgs−Id )特性はほぼ同特性になされていることが好ましく、さらに前記Vgs−Id 特性がほぼリニアになされるTFTの飽和領域において動作させることが望ましい。
ここで、図2に示す構成において第1と第2の発光駆動用トランジスタTr2,Tr3のいずれか一方に欠陥が発生し、開放状態になされた場合について説明する。例えば第1発光駆動用トランジスタTr2に欠陥が発生して開放状態になされた場合においては、前記したデータ信号(Vdata)のほぼ1/2に対応した電圧(Vgs)によるドレイン電流が、第2の発光駆動用トランジスタTr3を介してEL素子E1 に流れることになる。
そこで、前記したように欠陥が発生した画素における前記消去用トランジスタTr5を動作不能に、すなわち、画素の点灯動作時においてもオフ状態を維持させるようにすることで、第1と第2の電位保持用コンデンサC1 ,C2 に充電されたデータ信号(Vdata)に対応した電圧を、正常に動作する第2の発光駆動用トランジスタTr3のゲート・ソース間電圧(Vgs)として、そのまま供給することができる。これにより、第2の発光駆動用トランジスタTr3を介して、今までとはほぼ2倍の値に相当する正常な画素点灯用電流がEL素子に供給される。
換言すれば、正常な状態の第1と第2の発光駆動用トランジスタTr2,Tr3によって、それぞれ本来の1/2のドレイン電流により1つのEL素子を点灯駆動させていたのを、一方の発光駆動用トランジスタTr2に欠陥が生じたことにより、他方の発光駆動用トランジスタTr3のみによって、正常な画素点灯用電流をEL素子に供給するように制御されることになる。なお、以上の説明は第1の発光駆動用トランジスタTr2に欠陥が発生した場合を例にしているが、第2の発光駆動用トランジスタTr3に欠陥が発生した場合であっても、その作用は同一である。
ここで、前記したように第1と第2の発光駆動用トランジスタTr2,Tr3のいずれか一方に欠陥が発生し、欠陥が発生した画素における消去用トランジスタTr5の動作を不能にするには、当該トランジスタTr5のゲート、ソースもしくはドレインのいずれかのラインを切断すればよい。この場合、例えばレーザビームを用いて、該当する消去用トランジスタTr5の前記いずれかのラインを焼き切ることで容易に達成できる。
図3は、この発明にかかる発光表示パネルにおいて好適に採用される発光画素の第2の実施の形態を示したものであり、この図3に示す発光画素の構成は同じく請求項1、請求項2および請求項4に記載の発明に基づくものである。なお、この図3においては図2に示した各素子と同一の機能を果たす素子を同一の符号で示しており、したがってその詳細な説明は省略する。
図3に示す実施の形態においては、すでに説明した図2に示す発光画素の構成に対して、さらにPチャンネル型TFTによる第3の発光駆動用トランジスタTr4が加えられている。そして、この第3の発光駆動用トランジスタTr4におけるソース、ドレインおよびゲートは、第1および第2の発光駆動用トランジスタTr2,Tr3のソース、ドレインおよびゲートに対してそれぞれ共通接続されている。
また、前記第1〜第3の発光駆動用トランジスタにおける各ゲートとソース間には、第1と第2の電位保持用コンデンサC1 ,V2 に加えて、さらに第3の電位保持用コンデンサC3 が直列に接続されている。そして、前記した第3の電位保持用コンデンサC3 の両端には、Nチャンネル型TFTによる消去用トランジスタTr6のソースおよびドレインが接続されており、この消去用トランジスタTr6のオン動作により、前記第3の電位保持用コンデンサC3 に蓄積された電荷を放電させることができるように構成されている。なお、以下の説明においては、トランジスタTr5を第1の消去用トランジスタと呼び、トランジスタTr6を第2の消去用トランジスタと呼ぶことにする。
また、図3に示す実施の形態においては、自発光素子としての第1と第2のEL素子E1 ,E2 が、前記第1〜第3の発光駆動用トランジスタに対して直列に接続された構成にされている。
図3に示した画素構成において、走査選択用トランジスタTr1がオン状態になされる場合に、前記第1および第2の消去用トランジスタTr5,Tr6はオフ状態になされ、また走査選択用トランジスタTr1がオフ状態になされる場合に、消去用トランジスタTr5,Tr6は共にオン状態になされるように制御される。すなわち、走査選択用トランジスタと第1および第2の消去用トランジスタとはトグル動作が実行されるように制御される。
したがって、走査選択用トランジスタTr1が走査選択動作になされるデータ書込み時には、データ信号(Vdata)に対応した電流をソースからドレインに流し、直列接続された第1〜第3の電位保持用コンデンサC1 ,C2 ,C3 に対してデータ信号(Vdata)に対応した電圧を充電するように動作する。一方、前記したデータ書込み時以外の画素の点灯動作時においては、第1と第2の消去用トランジスタTr5,Tr6は共にオン状態になされるため、第2および第3の電位保持用コンデンサC2 ,C3 に蓄積された電荷は放電される。
ここで、第1〜第3の電位保持用コンデンサC1 ,C2 ,C3 が共に同一の容量であるとすれば、画素の点灯動作時においては、第2と第3の電位保持用コンデンサC2 ,C3 に蓄積された電荷は放電されるため、データ信号(Vdata)の1/3に対応した電圧が、第1〜第3の発光駆動用トランジスタTr2,Tr3,Tr4におけるゲートとソース間に供給されることになる。
したがって、第1〜第3の発光駆動用トランジスタTr2,Tr3,Tr4には、共に本来のデータ信号(Vdata)のほぼ1/3に対応したゲート・ソース間電圧によるドレイン電流がそれぞれ流れることになり、これがEL素子E1 ,E2 に対して発光駆動電流としてそれぞれ供給される。したがって、EL素子E1 ,E2 には図1に示した例とほぼ同様のドレイン電流を供給することができ、これにより正常な点灯駆動動作を実現させることができる。
なお、図3に示した構成においては第1〜第3の電位保持用コンデンサC1 ,C2 ,C3 は前記したとおりほぼ同容量になされると共に、第1〜第3の発光駆動用トランジスタTr2,Tr3,Tr4におけるゲート・ソース間電圧対ドレイン電流(Vgs−Id )特性はほぼ同特性になされていることが好ましく、さらに前記Vgs−Id 特性がほぼリニアになされるTFTの飽和領域において動作させることが望ましい。
ここで、図3に示す構成において第1〜第3の発光駆動用トランジスタTr2,Tr3,Tr4のいずれかに欠陥が発生し、開放状態になされた場合について説明する。例えば第1発光駆動用トランジスタTr2に欠陥が発生して開放状態になされた場合においては、前記したデータ信号(Vdata)のほぼ2/3に対応した電圧(Vgs)によるドレイン電流が、第2および第3の発光駆動用トランジスタTr3,Tr4を介してEL素子E1 ,E2 に流れることになる。
そこで、前記したように欠陥が発生した画素における前記消去用トランジスタTr5,Tr6のうちのいずれか一方を動作不能に、例えば第1の消去用トランジスタTr5を、画素の点灯動作時においてもオフ状態が維持されるようにすることで、第1と第2の電位保持用コンデンサC1 ,C2 に充電されたデータ信号(Vdata)の2/3に対応した電圧を、正常に動作する第2および第3の発光駆動用トランジスタTr3,Tr4のゲート・ソース間電圧(Vgs)として供給することができる。これにより、第2および第3の発光駆動用トランジスタTr3,Tr4には、今までに対して約1.5倍のドレイン電流がそれぞれ流れることになり、結果として正常な画素点灯用電流をEL素子E1 ,E2 に供給することができる。
換言すれば、正常な状態の第1〜第3の発光駆動用トランジスタTr2,Tr3,Tr4によって、それぞれ本来の1/3のドレイン電流により、直列接続されたEL素子E1 ,E2 を点灯駆動させていたのを、1つの発光駆動用トランジスタTr2に欠陥が生じたことにより、他の2つの発光駆動用トランジスタTr3,Tr4によって、正常な画素点灯用電流をEL素子に供給するように制御されることになる。なお、以上の説明は第1の発光駆動用トランジスタTr2に欠陥が発生した場合を例にしているが、第2もしくは第3の発光駆動用トランジスタTr3,Tr4に欠陥が発生した場合であっても、その作用は同一である。
さらに図3に示した実施の形態によると、第1〜第3の発光駆動用トランジスタTr2,Tr3,Tr4のうちの2つのトランジスタに欠陥が発生した場合において、前記した第1と第2の消去用トランジスタTr5,Tr6の両方を動作不能に、すなわち、画素の点灯動作時においてもいずれもがオフ状態が維持されるようにすることで、欠陥が発生していない1つの発光駆動用トランジスタにより正常な発光駆動電流を供給させることができる。
なお、図3に示した実施の形態においても、消去用トランジスタの動作を不能にするには、当該トランジスタのゲート、ソースもしくはドレインのいずれかのラインを例えばレーザビームなどを用いて切断すればよい。また、図3に示した実施の形態においは、1つの画素について、2つのEL素子E1 ,E2 が直列接続されて配置されているが、これは1つの素子により構成されていてもよい。また、後述する他の実施の形態においても、図3に示す形態と同様に2つもしくはそれ以上の数のEL素子を直列接続させた構成も採用することができる。
図4は、この発明にかかる発光表示パネルにおいて好適に採用される発光画素の第3の実施の形態を示したものであり、この図4に示す発光画素の構成は同じく請求項1、請求項2および請求項4に記載の発明に基づくものである。なお、この図4においては図2に示した各素子と同一の機能を果たす素子を同一の符号で示しており、したがってその詳細な説明は省略する。
図4に示す実施の形態においては、すでに説明した図2に示す発光画素の構成に対して、さらにNチャンネル型TFTによる第2の消去用トランジスタTr6が具備され、このトランジスタTr6のソースおよびドレインが、直列接続された第1および第2の電位保持用コンデンサC1 ,C2 の両端間に接続されている。これにより、第2の消去用トランジスタTr6のオン動作により、前記第1と第2の電位保持用コンデンサC1 ,C2 に蓄積された電荷を放電させることができるように構成されている。
この図4に示す実施の形態においては、時分割階調表現を実現する同時消去法(SES=Simultaneous Erasing Scan )と呼ばれる点灯駆動方式を実現させると共に、前記したように一方の発光駆動用トランジスタに欠陥が生じた場合に、これを補償する機能を持たせた作用が実現される。すなわち、前記したSESは1フレーム期間もしくは1フレーム期間を時間分割した1サブフレーム期間の途中で、電位保持用コンデンサに蓄積された電荷を放電させることでEL素子を消灯させるように制御するものである。これにより多階調表現を実現させることができる。
図4に示す画素構成において、第1と第2の発光駆動用トランジスタTr2,Tr3が共に正常に動作する場合においては、図2に基づいて説明した動作と同様に走査選択用トランジスタTr1と、第1の消去用トランジスタTr5とは、相反する位相関係でオン・オフ動作される。すなわち前記したように両トランジスタはトグル動作が実行されるように制御される。これにより、画素の点灯動作時においては、第1の消去用トランジスタTr5がオンされるため、データ信号(Vdata)のほぼ1/2に対応した前記Vgs基づいて第1と第2の発光駆動用トランジスタTr2,Tr3がそれぞれ駆動される。したがって、画素を構成するEL素子には両トランジスタTr2,Tr3により、本来必要な点灯電流が供給されて正常に点灯される。
そして、1フレーム期間もしくは1サブフレーム期間の途中において、第2の消去用トランジスタTr6がオンされる消去信号をそのゲートに供給することで、第1および第2の電位保持用コンデンサC1 ,C2 に蓄積された電荷が放電される。この結果、第1と第2の発光駆動用トランジスタTr2,Tr3に印加される前記Vgsがほぼゼロとなり、画素を構成するEL素子は消灯される。すなわち、図4に示す画素構成によると第2の消去用トランジスタTr6をオンさせる消去信号の発生タイミングを制御することで、前記したSESの制御が実現できる。
ここで、図4に示す構成において、第1と第2の発光駆動用トランジスタTr2,Tr3のいずれか一方に欠陥が発生し開放状態になされた場合においても、残りの他方の正常な発光駆動用トランジスタは、データ信号(Vdata)のほぼ1/2に対応した電圧(Vgs)によるドレイン電流により点灯される。すなわち、この画素が完全に暗点になるのを防ぐことができる。そして、前記したように、1フレーム期間もしくは1サブフレーム期間の途中において、第2の消去用トランジスタTr6がオンされる消去信号がゲートに供給されるので、前記したSESの機能はそのまま発揮させることができる。
図5は、この発明にかかる発光表示パネルにおいて好適に採用される発光画素の第4の実施の形態を示したものであり、この図4に示す発光画素の構成は、請求項3および請求項4に記載の発明に基づくものである。なお、この図5においては図1に示した各素子と同一の機能を果たす素子を同一の符号で示しており、したがってその詳細な説明は省略する。
図5に示す実施の形態においては、すでに説明した図1に示す第1の発光駆動用トランジスタTr2のソースおよびドレインに対して、同特性の第2の発光駆動用トランジスタTr3におけるソースおよびドレインが共通接続されている。そして、Nチャンネル型TFTで構成された第2の走査選択用トランジスタ(データ書込み用トランジスタ)Tr7のソースがデータ線側に接続され、そのドレインは前記第2の発光駆動用トランジスタTr3におけるゲートに接続されている。
さらに、第2の発光駆動用トランジスタTr3のゲートとドレイン間には第2の電位保持用コンデンサC2 が接続され、このコンデンサC2 の両端には第1の消去用トランジスタTr5のソースおよびドレインが接続されている。これにより、第2の電位保持用コンデンサC2 に蓄積された電荷を消去用トランジスタTr5によって放電させることができる。
図5に示した画素構成においては、第1と第2の走査選択用トランジスタTr1,Tr7のゲートは共通接続されて、図示せぬ走査信号線に接続されている。すなわち、第1と第2の走査選択用トランジスタTr1,Tr7は同期してデータ書込み動作を実行する。また、前記した第1と第2の走査選択用トランジスタTr1,Tr7と、消去用トランジスタTr5とは前記したようにトグル動作の関係でオン・オフ制御される。
したがって、図5に示した構成によると、データ書込み時において第1および第2の電位保持用コンデンサC1 ,C2 には、同時にデータ信号(Vdata)に対応する電圧が書き込まれる。そして、データ書込み動作から画素の点灯駆動動作に移った瞬間に、前記消去用トランジスタTr5はオンになされるため、第2の電位保持用コンデンサC2 に蓄積された電荷は消去用トランジスタTr5によって放電される。これにより、第2の発光駆動用トランジスタTr3はオフ状態になされ、画素を構成するEL素子E1 は第1の発光駆動用トランジスタTr2によって、正常に点灯駆動される。
ここで、例えば前記した第2の発光駆動用トランジスタTr3に欠陥が発生して開放状態になされた場合には、前記と同様の作用により画素を構成するEL素子E1 は第1の発光駆動用トランジスタTr2によって、正常に点灯駆動される。一方、前記した第1の発光駆動用トランジスタTr2に欠陥が発生して開放状態になされた場合には、前記EL素子E1 に駆動電流を供給することができなくなる。
そこで、欠陥が発生した画素における前記消去用トランジスタTr5を動作不能に、すなわち、画素の点灯動作時においてもトランジスタTr5のオフ状態を維持させるようにすることで、第2の電位保持用コンデンサC2 に充電されたデータ信号(Vdata)に対応した電圧によって、第2の発光駆動用トランジスタTr3を動作せしめ、EL素子E1 に対して正常な点灯駆動電流を供給するように作用する。
なお、前記消去用トランジスタTr5を動作不能にするには、すでに図2に基づいて説明したとおり、消去用トランジスタTr5のゲート、ソースもしくはドレインのいずれかのラインを切断すればよい。この場合、前記したとおり例えばレーザビームを用いて、該当する消去用トランジスタTr5の前記いずれかのラインを焼き切ることで容易に達成できる。
図6は、この発明にかかる発光表示パネルにおいて好適に採用される発光画素の第5の実施の形態を示したものであり、この図6に示す発光画素の構成は同じく請求項3および請求項4に記載の発明に基づくものである。なお、この図6においては図5に示した各素子と同一の機能を果たす素子を同一の符号で示しており、したがってその詳細な説明は省略する。
図6に示す実施の形態においては、すでに説明した図5に示す発光画素の構成に対して、さらにNチャンネル型TFTによる第2の消去用トランジスタTr6が具備され、このトランジスタTr6のソースおよびドレインが、第1の電位保持用コンデンサC1 の両端に接続されている。そして、消去用トランジスタTr6のオン動作により、前記第1の電位保持用コンデンサC1 に蓄積された電荷を放電させることができるように構成されている。
この図6に示す実施の形態においては、すでに説明した図4に示す実施の形態と同様にSESによる点灯駆動方式を実現させると共に、一方の発光駆動用トランジスタに欠陥が生じた場合に、これを補償する機能を持たせた作用が実現される。
すなわち、図6に示す画素構成においては、2つの発光駆動用トランジスタTr2,Tr3のいずれもが正常である場合には、図5に基づく説明と同様に第1と第2の走査選択用トランジスタTr1,Tr7と、消去トランジスタTr5とはトグル動作が実行され、第1の発光駆動用トランジスタTr2によってEL素子E1 には正常な点灯駆動電流が供給される。
そして、1フレーム期間もしくは1サブフレーム期間の途中において、第2の消去用トランジスタTr6がオンされる消去信号をそのゲートに供給することで、第1の電位保持用コンデンサC1 に蓄積された電荷が放電される。この結果、第1の発光駆動用トランジスタTr2に印加される前記Vgsがほぼゼロとなり、画素を構成するEL素子は消灯される。すなわち、図6に示す画素構成によると第2の消去用トランジスタTr6をオンさせる消去信号の発生タイミングを制御することで、前記したSESの制御が実現できる。
ここで、例えば第1の発光駆動用トランジスタTr2に欠陥が発生し、開放状態になされた場合には、図5に基づいて説明したように第1の消去用トランジスタTr5を動作不能に、すなわち、画素の点灯動作時においてもトランジスタTr5のオフ状態を維持させるようにすることで、第2の電位保持用コンデンサC2 に充電されたデータ信号(Vdata)に対応した電圧によって、第2の発光駆動用トランジスタTr3を動作せしめ、EL素子E1 に対して正常な点灯駆動電流を供給するように作用する。
この時には、第1の発光駆動用トランジスタTr2は欠陥状態であるので、前記したSESの動作は期待することはできない。しかしながら、SESの動作が不能になるのは第1の発光駆動用トランジスタTr2に欠陥が発生した画素のみであり、他の画素によりSESの動作が実行されるので、表示パネルの全体から見た場合においては、階調制御に与える影響はきわめて少ない。
一方、例えば前記した第2の発光駆動用トランジスタTr3に欠陥が発生して開放状態になされた場合には、前記と同様の作用により画素を構成するEL素子E1 は第1の発光駆動用トランジスタTr2によって、正常に点灯駆動される。そして、第2の消去用トランジスタTr6の作用によりSESの動作が実行される。
図7は、この発明にかかる発光表示パネルにおいて好適に採用される発光画素の第6の実施の形態を示したものであり、この図7に示す発光画素の構成は請求項5に記載の発明に基づくものである。なお、この図7においては図1に示した各素子と同一の機能を果たす素子を同一の符号で示しており、したがってその詳細な説明は省略する。
この図7に示す実施の形態においては、いわば図1に示した画素の構成を2組備えた構成にされている。すなわち、図1に示した基本構成に加えて、第2の走査選択用トランジスタTr7、第2の発光駆動用トランジスタTr3、第2の電位保持用コンデンサC2 、第2の自発光素子としてのEL素子E2 が備えられている。そして、図7に示す実施の形態においては、これに加えて第2の電位保持用コンデンサC2 の両端に、Nチャンネル型TFTによる消去用トランジスタTr5のソースおよびドレインが接続されており、この消去用トランジスタTr5のオン動作により、前記第2の電位保持用コンデンサC2 に蓄積された電荷を放電させることができるように構成されている。
なお、前記第1と第2の走査選択用トランジスタTr1,Tr7のゲートは共通接続されて、図示せぬ走査信号線に接続されている。すなわち、第1と第2の走査選択用トランジスタTr1,Tr7は同期してデータ書込み動作を実行する。また、前記した第1と第2の走査選択用トランジスタTr1,Tr7と、消去トランジスタTr5とは前記したようにトグル動作が実行されるように制御される。
したがって、図7に示した構成によると、データ書込み時において第1および第2の電位保持用コンデンサC1 ,C2 には、同時にデータ信号(Vdata)に対応する電圧が書き込まれる。そして、データ書込み動作から画素の点灯駆動動作に移った瞬間に、前記消去トランジスタTr5はオンになされるため、第2の電位保持用コンデンサC2 に蓄積された電荷は消去トランジスタTr5によって放電される。これにより、第2の発光駆動用トランジスタTr3はオフ状態になされ、一方のEL素子E1 が第1の発光駆動用トランジスタTr2によって、正常に点灯駆動される。
ここで、例えば前記した第2の発光駆動用トランジスタTr3もしくは第2のEL素子E2 に欠陥が発生して開放状態になされた場合には、前記と同様の作用により第1のEL素子E1 が第1の発光駆動用トランジスタTr2によって、正常に点灯駆動される。一方、前記した第1の発光駆動用トランジスタTr2もしくは第1のEL素子E1 に欠陥が発生して開放状態になされた場合には、前記第1のEL素子E1 に駆動電流を供給することができなくなる。
そこで、欠陥が発生した画素における前記消去用トランジスタTr5を動作不能に、すなわち、画素の点灯動作時においてもトランジスタTr5のオフ状態を維持させるようにすることで、第2の電位保持用コンデンサC2 に充電されたデータ信号(Vdata)に対応した電圧によって、第2の発光駆動用トランジスタTr3を動作せしめ、これに接続された第2のEL素子E2 に対して正常な点灯駆動電流を供給するように作用する。
以上説明したとおり、図7に示した実施の形態によると、それぞれの発光駆動用トランジスタの欠陥に加え、それぞれの自発光素子としてのEL素子の欠陥も補償することができる。
図8は、この発明にかかる発光表示パネルにおいて好適に採用される発光画素の第7の実施の形態を示したものであり、この図8に示す発光画素の構成は同じく請求項5に記載の発明に基づくものである。なお、この図8においては図7に示した各素子と同一の機能を果たす素子を同一の符号で示しており、したがってその詳細な説明は省略する。
図8に示す実施の形態においては、すでに説明した図7に示す発光画素の構成に対して、さらにNチャンネル型TFTによる第2の消去用トランジスタTr6が具備され、このトランジスタTr6のソースおよびドレインが、第1の電位保持用コンデンサC1 の両端に接続されている。そして、消去用トランジスタTr6のオン動作により、前記第1の電位保持用コンデンサC1 に蓄積された電荷を放電させることができるように構成されている。
この図8に示す実施の形態においては、すでに説明したSESによる点灯駆動方式を実現させると共に、一方の発光駆動用トランジスタもしくは自発光素子としてのEL素子に欠陥が生じた場合に、これを補償する機能を持たせた作用が実現される。
すなわち、図8に示す画素構成においては、2つの発光駆動用トランジスタTr2,Tr3および2つの自発光素子としてのEL素子E1 ,E2 のいずれもが正常である場合には、第1と第2の走査選択用トランジスタTr1,Tr7と、消去トランジスタTr5とはトグル動作が実行される。この結果、画素の点灯駆動時には第2の発光駆動用トランジスタTr3はオフ状態が維持され、第1の発光駆動用トランジスタTr2によって第1のEL素子E1 には正常な点灯駆動電流が供給される。
そして、1フレーム期間もしくは1サブフレーム期間の途中において、第2の消去用トランジスタTr6がオンされる消去信号をそのゲートに供給することで、第1の電位保持用コンデンサC1 に蓄積された電荷が放電される。この結果、第1の発光駆動用トランジスタTr2に印加される前記Vgsがほぼゼロとなり、第1のEL素子E1 は消灯される。すなわち、図8に示す画素構成によると第2の消去用トランジスタTr6をオンさせる消去信号の発生タイミングを制御することで、前記したSESの制御が実現できる。
ここで、例えば第1の発光駆動用トランジスタTr2もしくは第1のEL素子E1 に欠陥が発生し、開放状態になされた場合には、第1の消去用トランジスタTr5を動作不能に、すなわち、画素の点灯動作時においてもトランジスタTr5のオフ状態を維持させるようにすることで、第2の電位保持用コンデンサC2 に充電されたデータ信号(Vdata)に対応した電圧によって、第2の発光駆動用トランジスタTr3を動作せしめ、第2のEL素子E2 に対して正常な点灯駆動電流を供給するように作用する。
この時には、第1の発光駆動用トランジスタTr2もしくは第1のEL素子E1 は欠陥状態であるので、前記したSESの動作は期待することはできない。しかしながら、SESの動作が不能になるのは第1の発光駆動用トランジスタTr2もしくは第1のEL素子E1 に欠陥が発生した画素のみであり、他の画素によりSESの動作が実行されるので、表示パネルの全体から見た場合においては、階調制御に与える影響はきわめて少ない。
一方、例えば前記した第2の発光駆動用トランジスタTr3もしくは第2のEL素子E2 に欠陥が発生して開放状態になされた場合には、前記と同様の作用により第1のEL素子E1 は第1の発光駆動用トランジスタTr2によって、正常に点灯駆動される。そして、第2の消去用トランジスタTr6の作用によりSESの動作が実行される。
図9は、この発明にかかる発光表示パネルにおいて好適に採用される発光画素の第8の実施の形態を示したものであり、この図9に示す発光画素の構成は請求項6に記載の発明に基づくものである。なお、この図9においては図2に示した各素子と同一の機能を果たす素子を同一の符号で示しており、したがってその詳細な説明は省略する。
図9に示す実施の形態においては、図2に示した構成に比較すると、第2の自発光素子としてのEL素子E2 が加わり、また第2の発光駆動用トランジスタTr3が前記EL素子E2 に直列に接続されて、電源ラインVa,Vc間に挿入されている。そして第2の発光駆動用トランジスタTr3のゲートは、第1の発光駆動用トランジスタTr2のゲートに共通接続されている。
図9に示す構成において、走査選択用トランジスタTr1と消去用トランジスタTr5とはトグル動作が実行されるように制御され、したがって、データ書込み時以外の画素の点灯動作時においては、消去用トランジスタTr5はオン状態になされる。このために、第2の電位保持用コンデンサC2 に蓄積された電荷は放電される。
したがって、図2に基づいてすでに説明したとおり、第1と第2の発光駆動用トランジスタTr2,Tr3には、第1のコンデンサC1 に蓄積された本来のデータ信号(Vdata)のほぼ1/2に対応したゲート・ソース間電圧によるドレイン電流がそれぞれ流れることになり、これが第1および第2のEL素子E1 ,E2 に対してそれぞれ発光駆動電流として供給される。すなわち、図9に示す実施の形態においては、2つのEL素子が点灯駆動電流の少ない状態で共に点灯されることで、本来のEL素子の1つ分の発光輝度を補償するように作用する。
前記した図9に示す構成において、例えば第1発光駆動用トランジスタTr2もしくはこれに接続された第1のEL素子E1 に欠陥が発生して開放状態になされた場合においては、当該画素の光量は端的に表現すれば半減する。そこで、消去用トランジスタTr5を動作不能に、すなわち、画素の点灯動作時においてもトランジスタTr5がオフ状態になされるようにすることで、第1と第2の電位保持用コンデンサC1 ,C2 に充電されたデータ信号(Vdata)に対応した電圧を、正常に動作する第2の発光駆動用トランジスタTr3のゲート・ソース間電圧(Vgs)として、そのまま供給することができる。
これにより、第2の発光駆動用トランジスタTr3に接続された第2のEL素子E2 には、今までとはほぼ2倍の値に相当する正常な点灯駆動電流が供給される。なお、以上の説明は第1の発光駆動用トランジスタTr2に欠陥が発生した場合を例にしているが、第2の発光駆動用トランジスタTr3もしくは第2のEL素子E2 に欠陥が発生した場合であっても、その作用は同一である。
なお、前記した消去用トランジスタTr5の動作を不能にするには、すでに説明したようにトランジスタTr5のゲート、ソースもしくはドレインのいずれかのラインを切断すればよい。
図10は、この発明にかかる発光表示パネルにおいて好適に採用される発光画素の第9の実施の形態を示したものであり、この図10に示す発光画素の構成は同じく請求項6に記載の発明に基づくものである。なお、この図10においては図9に示した各素子と同一の機能を果たす素子を同一の符号で示しており、したがってその詳細な説明は省略する。
図10に示す実施の形態においては、すでに説明した図9に示す発光画素の構成に対して、さらにNチャンネル型TFTによる第2の消去用トランジスタTr6が具備され、このトランジスタTr6のソースおよびドレインが、直列接続された第1および第2の電位保持用コンデンサC1 ,C2 の両端間に接続されている。これにより、第2の消去用トランジスタTr6のオン動作により、前記第1と第2の電位保持用コンデンサC1 ,C2 に蓄積された電荷を放電させることができるように構成されている。
この図10に示す実施の形態においては、すでに説明したSESによる点灯駆動方式を実現させると共に、一方の発光駆動用トランジスタもしくは自発光素子としてのEL素子に欠陥が生じた場合に、これを補償する機能を持たせた作用が実現される。
図10に示す画素構成において、第1と第2の発光駆動用トランジスタTr2,Tr3および第1と第2のEL素子E1 ,E2 が共に正常に動作する場合においては、図9に基づいて説明したとおり第1と第2のEL素子は点灯駆動電流の少ない状態で共に点灯され、これにより本来のEL素子の1つ分の発光輝度を補償するように作用する。
そして、1フレーム期間もしくは1サブフレーム期間の途中において、第2の消去用トランジスタTr6がオンされる消去信号をそのゲートに供給することで、第1および第2の電位保持用コンデンサC1 ,C2 に蓄積された電荷が放電される。この結果、第1と第2の発光駆動用トランジスタTr2,Tr3に印加される前記Vgsはほぼゼロとなり、2つのEL素子は共に消灯される。すなわち、図10に示す画素構成によると第2の消去用トランジスタTr6をオンさせる消去信号の発生タイミングを制御することで、前記したSESの制御が実現できる。
ここで、図10に示す構成において、第1と第2の発光駆動用トランジスタTr2,Tr3もしくは第1と第2のEL素子E1 ,E2 のいずれかに欠陥が発生した場合においては、残りの他方の正常な発光駆動用トランジスタおよびEL素子は、データ信号(Vdata)のほぼ1/2に対応した電圧(Vgs)によるドレイン電流により点灯される。すなわち、この画素が完全に暗点になるのを防ぐことができる。そして、前記したように、1フレーム期間もしくは1サブフレーム期間の途中において、第2の消去用トランジスタTr6がオンされる消去信号がゲートに供給されるので、前記したSESの機能はそのまま発揮させることができる。
図11は、この発明にかかる発光表示パネルにおいて好適に採用される発光画素の第10の実施の形態を示したものであり、この図11に示す発光画素の構成は請求項1に記載の発明に基づくものである。なお、この図11においては図1に示した各素子と同一の機能を果たす素子を同一の符号で示しており、したがってその詳細な説明は省略する。
図11に示す実施の形態においては、図1に示した構成に加えてPチャンネル型TFTによる第2の発光駆動用トランジスタTr3が加えられており、この第2の発光駆動用トランジスタTr3におけるソース、ドレインおよびゲートは、第1の発光駆動用トランジスタTr2のソース、ドレインおよびゲートにそれぞれ共通接続されている。
この図11に示した実施の形態においては、第1と第2の発光駆動用トランジスタTr2,Tr3のドレイン電流により、1つの自発光素子としてのEL素子E1 を発光駆動させるように構成されている。換言すれば第1または第2の発光駆動用トランジスタTr2,Tr3のいずれかに欠陥が発生した場合には、他方の発光駆動用トランジスタによるドレイン電流により、すなわち通常の1/2の駆動電流でEL素子E1 は発光駆動される。この構成により、第1または第2の発光駆動用トランジスタTr2,Tr3のいずれかに欠陥が発生した場合に、この画素が完全に暗点になるのを防ぐことができる。
図12は、この発明にかかる発光表示パネルにおいて好適に採用される発光画素の第11の実施の形態を示したものであり、この図12に示す発光画素の構成は同じく請求項1に記載の発明に基づくものである。なお、この図12においては図11に示した各素子と同一の機能を果たす素子を同一の符号で示しており、したがってその詳細な説明は省略する。
この図12に示す実施の形態においては、すでに説明した図11に示す発光画素の構成に対して、さらにNチャンネル型TFTによる消去用トランジスタTr5が具備され、このトランジスタTr5のソースおよびドレインが、電位保持用コンデンサC1 の両端に接続されている。そして、消去用トランジスタTr5のオン動作により、前記電位保持用コンデンサC1 に蓄積された電荷を放電させることができるように構成されている。
この図12に示す実施の形態においては、すでに説明したSESによる点灯駆動方式を実現させると共に、一方の発光駆動用トランジスタに欠陥が生じた場合に、これを補償する機能を持たせた作用が実現される。
図12に示す画素構成において、第1と第2の発光駆動用トランジスタTr2,Tr3が共に正常に動作する場合においては、図11に基づいて説明したとおり第1と第2のEL素子は点灯駆動電流の少ない状態で共に点灯され、これにより本来のEL素子の1つ分の発光輝度を補償するように作用する。
そして、1フレーム期間もしくは1サブフレーム期間の途中において、消去用トランジスタTr5がオンされる消去信号をそのゲートに供給することで、電位保持用コンデンサC1 に蓄積された電荷が放電される。この結果、第1と第2の発光駆動用トランジスタTr2,Tr3に印加される前記Vgsはほぼゼロとなり、2つのEL素子は共に消灯される。すなわち、図12に示す画素構成によると消去用トランジスタTr5をオンさせる消去信号の発生タイミングを制御することで、前記したSESの制御が実現できる。
ここで、図12に示す構成において、第1と第2の発光駆動用トランジスタTr2,Tr3のいずれかに欠陥が発生した場合においては、残りの他方の正常な発光駆動用トランジスタは、本来のほぼ1/2に対応したドレイン電流によりEL素子E1 を点灯させる。すなわち、この画素が完全に暗点になるのを防ぐことができる。そして、前記したように、1フレーム期間もしくは1サブフレーム期間の途中において、消去用トランジスタTr5がオンされる消去信号がゲートに供給されるので、前記したSESの機能はそのまま発揮させることができる。
図13は、この発明にかかる発光表示パネルにおいて好適に採用される発光画素の第12の実施の形態を示したものであり、この図13に示す発光画素の構成は請求項5に記載の発明に基づくものである。なお、この図13においては図1に示した各素子と同一の機能を果たす素子を同一の符号で示しており、したがってその詳細な説明は省略する。
この図13に示す実施の形態においては、すでに説明した図1に示す第1の発光駆動用トランジスタTr2のソースおよびドレインに対して、同特性の第2の発光駆動用トランジスタTr3におけるソースおよびドレインが共通接続されている。そして、Nチャンネル型TFTで構成された第2の走査選択用トランジスタ(データ書込み用トランジスタ)Tr7のソースがデータ線側に接続され、そのドレインは前記第2の発光駆動用トランジスタTr3におけるゲートに接続されている。さらに、第2の発光駆動用トランジスタTr3のゲートとドレイン間には第2の電位保持用コンデンサC2 が接続されている。
この図13に示す構成においても、第1と第2の発光駆動用トランジスタTr2,Tr3の各ドレイン電流により、1つの自発光素子としてのEL素子E1 を発光駆動させるように構成されている。換言すれば第1または第2の発光駆動用トランジスタTr2,Tr3のいずれかに欠陥が発生した場合には、他方の発光駆動用トランジスタによるドレイン電流により、すなわち通常の1/2の駆動電流でEL素子E1 は発光駆動される。この構成により、第1または第2の発光駆動用トランジスタTr2,Tr3のいずれかに欠陥が発生した場合に、この画素が完全に暗点になるのを防ぐことができる。
図14は、この発明にかかる発光表示パネルにおいて好適に採用される発光画素の第13の実施の形態を示したものであり、この図14に示す発光画素の構成は請求項2および請求項5に記載の発明に基づくものである。なお、この図14においてはすでに説明した図2に示す構成に対して、第1と第2の発光駆動用トランジスタTr2,Tr3と、これに直列接続されるEL素子E1 との位置が、電源ラインVa,Vc間において入れ替えた構成にされている。したがって、この図14に示す構成においても、すでに説明した図2に示した実施の形態と同様の作用効果を得ることができる。
以上説明した各実施の形態は、いずれも画素構成としてコンダクタンスコントロール方式、またはこれに消去用トランジスタを加えたSES駆動方式を例にしているが、図15に示す実施の形態は、カレントミラー動作により電位保持用コンデンサへの書き込み処理を行なうカレントミラー駆動方式の画素構成にこの発明を適用した第14の実施の形態を示している。なお、図15においては図1に示した各素子と同一の機能を果たす素子を同一の符号で示している。
この図15に示す構成においては、Pチャンネル型の第1の発光駆動トランジスタTr2にゲートが共通接続された同じくPチャンネル型のミラー動作トランジスタTr8が対称的に備えられており、両トランジスタTr2,Tr8のソースが共通接続されて、そのソースとゲートと間に電位保持用の第1と第2のコンデンC1 ,C2 が直列に接続されている。そして、前記両トランジスタTr2,Tr8のソースに対して、電源ラインVaからのアノード側駆動電圧が供給されるように構成されている。
また、前記ミラー動作トランジスタTr8のゲートとドレイン間には同じくPチャンネル型TFTで構成された走査選択用トランジスタTr1が接続されており、この走査選択トランジスタTr1のオン動作により、トランジスタTr2,Tr8はカレントミラー回路として機能する。また、走査選択トランジスタTr1のオン動作と共にNチャンネル型TFTにより構成された書き込み用トランジスタTr9もオン動作されるように構成されており、これにより、データ書き込み用トランジスタTr9を介してデータ書き込み用電流源Id が接続されるように構成されている。
以上説明した範囲は、周知のカレントミラー駆動方式の画素構成を示しているが、この図15に示す実施の形態においては、さらにPチャンネル型TFTによる第2の発光駆動用トランジスタTr3が加えられている。そして、この第2の発光駆動用トランジスタTr3におけるソース、ドレインおよびゲートは、第1の発光駆動用トランジスタTr2のソース、ドレインおよびゲートにそれぞれ共通接続されている。
また、前記した電位保持用コンデンC1 ,C2 のうち、第2のコンデンC2 の両端には、Nチャンネル型TFTによる消去用トランジスタTr5のソースおよびドレインが接続されており、この消去用トランジスタTr5のオン動作により、前記第2の電位保持用コンデンサC2 に蓄積された電荷を放電させることができるように構成されている。
図15に示した画素構成において、アドレス期間(データ書き込み期間)においては電源Vaから、トランジスタTr8,Tr9を介して書き込み用電流源Id に至る電流経路が形成される。またカレントミラーの作用により、電流源Id に流れる書き込み電流に対応した電流が、発光駆動トランジスタTr2を介してEL素子E1 に供給される。前記した動作により直列接続された第1と第2の電位保持用コンデンサシタC1 ,C2 には書き込み用電流源Id に流れる電流に対応したミラー動作トランジスタTr8のゲート電圧が書き込まれる。
ここで、走査選択トランジスタTr1と前記した消去用トランジスタTr5とは、互いにトグル動作の関係に制御される。すなわち、第1と第2のコンデンサC1 ,C2 に前記した作用によりゲート電圧値が書き込まれた後には、走査選択トランジスタTr1はオフ状態になされ、消去用トランジスタTr5はオンされる。ここで、第1と第2の電位保持用コンデンサC1 ,C2 が共に同一の容量であるとすれば、画素の点灯動作時においては、書き込み用電流源Id に対応するほぼ1/2の電圧が、第1と第2の発光駆動用トランジスタTr2,Tr3におけるゲートとソース間に供給されることになる。
したがって、第1と第2の発光駆動用トランジスタTr2,Tr3には、共に本来の書き込み用電流源Id に基づくほぼ1/2に対応したゲート・ソース間電圧によるドレイン電流がそれぞれ流れることになり、これがEL素子E1 に対して発光駆動電流としてそれぞれ供給される。したがって、EL素子E1 には図1に示した例とほぼ同様のドレイン電流を供給することができ、これにより正常な点灯駆動動作を実現させることができる。
ここで、図15に示す構成において第1と第2の発光駆動用トランジスタTr2,Tr3のうち、例えば第1発光駆動用トランジスタTr2に欠陥が発生して開放状態になされた場合においては、前記した書き込み用電流源Id に基づくほぼ1/2に対応した電圧(Vgs)によるドレイン電流が、第2の発光駆動用トランジスタTr3を介してEL素子E1 に流れることになる。
そこで、前記したように欠陥が発生した画素における前記消去用トランジスタTr5を動作不能に、すなわち、画素の点灯動作時においてもオフ状態を維持させるようにすることで、第1と第2の電位保持用コンデンサC1 ,C2 に充電された書き込み用電流源Id に基づく電圧を、正常に動作する第2の発光駆動用トランジスタTr3のゲート・ソース間電圧(Vgs)として、そのまま供給することができる。これにより、第2の発光駆動用トランジスタTr3を介して、今までとはほぼ2倍の値に相当する正常な画素点灯用電流がEL素子に供給される。
換言すれば、正常な状態の第1と第2の発光駆動用トランジスタTr2,Tr3によって、それぞれ本来の1/2のドレイン電流により1つのEL素子を点灯駆動させていたのを、一方の発光駆動用トランジスタTr2に欠陥が生じたことにより、他方の発光駆動用トランジスタTr3のみによって、正常な画素点灯用電流をEL素子に供給するように制御されることになる。なお、以上の説明は第1の発光駆動用トランジスタTr2に欠陥が発生した場合を例にしているが、第2の発光駆動用トランジスタTr3に欠陥が発生した場合であっても、その作用は同一である。
以上説明した図2〜図15に示すアクティブ駆動型の画素構成において、その適用例としてコンダクタンスコントロール駆動方式、SES駆動方式、カレントミラー駆動方式を挙げたが、これはEL素子が発光駆動用トランジスタと直列に接続されて発光駆動される他の形式の画素構成、例えば電流プログラミング駆動方式、電圧プログラミング駆動方式、さらにはスレッショルド電圧補正駆動方式などの各画素構成にも同様に採用することができる。
また、以上説明した実施の形態においては、表示パネルに配列される自発光素子として有機EL素子を用いた例を示しているが、前記自発光素子としては、電流駆動型の他の自発光素子を用いることもできる。
さらにこの発明にかかる発光表示パネルにおいては、基板側から発光を取り出すボトムエミッションの構成に採用した場合においては、前記した例えば発光駆動トランジスタ等の数が増加することにより、開口率が低下するという問題を含むことになるが、基板の反対側から発光を取り出すトップエミッションの構成に採用することで、開口率の低下という問題からは免れることができる。したがって、前記した各実施の形態においては、特にトップエミッションの構成に採用することで、表示パネルの歩留まりを大幅に向上させることが期待できる。
A1 走査信号線
B1 データ信号線
C1 第1電位保持用コンデンサ
C2 第2電位保持用コンデンサ
E1 第1自発光素子(有機EL素子)
E2 第2自発光素子(有機EL素子)
Id データ書込み用電流源
Tr1 第1走査選択用トランジスタ(データ書込み用トランジスタ)
Tr2 第1発光駆動用トランジスタ
Tr3 第2発光駆動用トランジスタ
Tr4 第3発光駆動用トランジスタ
Tr5 第1消去用トランジスタ
Tr6 第2消去用トランジスタ
Tr7 第2走査選択用トランジスタ(データ書込み用トランジスタ)
Tr8 ミラー動作トランジスタ
Tr9 データ書き込み用トランジスタ
Va 電源ライン(アノード側)
Vc 電源ライン(カソード側)
B1 データ信号線
C1 第1電位保持用コンデンサ
C2 第2電位保持用コンデンサ
E1 第1自発光素子(有機EL素子)
E2 第2自発光素子(有機EL素子)
Id データ書込み用電流源
Tr1 第1走査選択用トランジスタ(データ書込み用トランジスタ)
Tr2 第1発光駆動用トランジスタ
Tr3 第2発光駆動用トランジスタ
Tr4 第3発光駆動用トランジスタ
Tr5 第1消去用トランジスタ
Tr6 第2消去用トランジスタ
Tr7 第2走査選択用トランジスタ(データ書込み用トランジスタ)
Tr8 ミラー動作トランジスタ
Tr9 データ書き込み用トランジスタ
Va 電源ライン(アノード側)
Vc 電源ライン(カソード側)
Claims (8)
- 多数の発光画素がマトリクス状に配置された発光表示パネルであって、
前記発光画素のそれぞれには少なくても1つの自発光素子が備えられ、当該自発光素子は、ソース、ドレインおよびゲートがそれぞれ共通接続されている複数の発光駆動用トランジスタに対して直列に接続されると共に、前記複数の発光駆動用トランジスタのゲートには、当該ゲートの電位を保持するための少なくても1つの電位保持用コンデンサが接続されていることを特徴とするアクティブマトリクス型発光表示パネル。 - 前記電位保持用コンデンサは、直列に接続された複数のコンデンサからなることを特徴とする請求項1に記載のアクティブマトリクス型発光表示パネル。
- 多数の発光画素がマトリクス状に配置された発光表示パネルであって、
前記発光画素のそれぞれには自発光素子が備えられ、当該自発光素子は、ソースおよびドレインがそれぞれ共通接続されている複数の発光駆動用トランジスタに対して直列に接続されると共に、前記複数の発光駆動用トランジスタのゲートには、当該ゲートの電位を保持するための電位保持用コンデンサがそれぞれ接続されていることを特徴とするアクティブマトリクス型発光表示パネル。 - 前記電位保持用コンデンサの全てもしくはいずれか1つを除いて、当該コンデンサに蓄積された電荷を放電させるための消去用トランジスタが接続されていることを特徴とする請求項2または請求項3に記載のアクティブマトリクス型発光表示パネル。
- 多数の発光画素がマトリクス状に配置された発光表示パネルであって、
前記発光画素のそれぞれには複数の自発光素子が備えられ、前記複数の自発光素子のそれぞれには、発光駆動用トランジスタが直列に接続されると共に、前記複数の発光駆動用トランジスタの各ゲートには、各ゲート電位を保持するための電位保持用コンデンサがそれぞれ接続され、前記電位保持用コンデンサの全てもしくはいずれか1つを除いて、当該コンデンサに蓄積された電荷を放電させるための消去用トランジスタが接続されていることを特徴とするアクティブマトリクス型発光表示パネル。 - 多数の発光画素がマトリクス状に配置された発光表示パネルであって、
前記発光画素のそれぞれには複数の自発光素子と、各自発光素子のそれぞれに直列に接続された発光駆動用トランジスタが備えられ、前記複数の発光駆動用トランジスタのゲートは共通接続されると共に、共通接続されたゲートの電位を保持するために直列に接続された複数の電位保持用コンデンサがさらに備えられ、前記電位保持用コンデンサの全てもしくはいずれか1つを除いて、当該コンデンサに蓄積された電荷を放電させるための消去用トランジスタが接続されていることを特徴とするアクティブマトリクス型発光表示パネル。 - 前記複数の発光駆動用トランジスタは、ゲート・ソース間電圧対ドレイン電流(Vgs−Id )特性がほぼ同特性になされ、前記複数のコンデンサもほぼ同容量になされていることを特徴とする請求項2ないし請求項6のいずれか1項に記載のアクティブマトリクス型発光表示パネル。
- 前記自発光素子が、有機化合物を発光層に用いた有機EL素子であることを特徴とする請求項1ないし請求項7のいずれか1項に記載のアクティブマトリクス型発光表示パネル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004175687A JP2005352398A (ja) | 2004-06-14 | 2004-06-14 | アクティブマトリクス型発光表示パネル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004175687A JP2005352398A (ja) | 2004-06-14 | 2004-06-14 | アクティブマトリクス型発光表示パネル |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005352398A true JP2005352398A (ja) | 2005-12-22 |
Family
ID=35586898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004175687A Pending JP2005352398A (ja) | 2004-06-14 | 2004-06-14 | アクティブマトリクス型発光表示パネル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005352398A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007018006A1 (ja) * | 2005-08-05 | 2007-02-15 | Sharp Kabushiki Kaisha | 表示装置 |
JP2007114477A (ja) * | 2005-10-20 | 2007-05-10 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
JP2010032741A (ja) * | 2008-07-29 | 2010-02-12 | Sony Corp | アクティブマトリクス表示装置及びその駆動方法と電子機器 |
US7696521B2 (en) | 2007-06-21 | 2010-04-13 | Samsung Mobile Display Co., Ltd. | Organic light emitting diode display device having first and second capacitors disposed on a substrate wherein the first capacitor comprises an undoped semiconductor layer electrode. |
JP2010139966A (ja) * | 2008-12-15 | 2010-06-24 | Sony Corp | 表示装置 |
JP2011197152A (ja) * | 2010-03-17 | 2011-10-06 | Casio Computer Co Ltd | 画素回路基板、表示装置、電子機器、及び表示装置の製造方法 |
KR20150057661A (ko) * | 2013-11-20 | 2015-05-28 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치 |
US9449550B2 (en) | 2007-06-21 | 2016-09-20 | Samsung Display Co., Ltd. | Organic light emitting diode display device |
JP2017142524A (ja) * | 2006-10-26 | 2017-08-17 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2021063993A (ja) * | 2008-03-05 | 2021-04-22 | 株式会社半導体エネルギー研究所 | 発光装置 |
JP2021073497A (ja) * | 2009-02-27 | 2021-05-13 | 株式会社半導体エネルギー研究所 | 発光装置 |
-
2004
- 2004-06-14 JP JP2004175687A patent/JP2005352398A/ja active Pending
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007018006A1 (ja) * | 2005-08-05 | 2007-02-15 | Sharp Kabushiki Kaisha | 表示装置 |
US7990347B2 (en) | 2005-08-05 | 2011-08-02 | Sharp Kabushiki Kaisha | Display device |
JP2007114477A (ja) * | 2005-10-20 | 2007-05-10 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
JP2021103322A (ja) * | 2006-10-26 | 2021-07-15 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2020016887A (ja) * | 2006-10-26 | 2020-01-30 | 株式会社半導体エネルギー研究所 | 表示装置 |
US10546529B2 (en) | 2006-10-26 | 2020-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, display device, and semiconductor device and method for driving the same |
US11887535B2 (en) | 2006-10-26 | 2024-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, display device, and semiconductor device and method for driving the same |
JP2017142524A (ja) * | 2006-10-26 | 2017-08-17 | 株式会社半導体エネルギー研究所 | 表示装置 |
US7696521B2 (en) | 2007-06-21 | 2010-04-13 | Samsung Mobile Display Co., Ltd. | Organic light emitting diode display device having first and second capacitors disposed on a substrate wherein the first capacitor comprises an undoped semiconductor layer electrode. |
US9449550B2 (en) | 2007-06-21 | 2016-09-20 | Samsung Display Co., Ltd. | Organic light emitting diode display device |
JP2021063993A (ja) * | 2008-03-05 | 2021-04-22 | 株式会社半導体エネルギー研究所 | 発光装置 |
US8154566B2 (en) | 2008-07-29 | 2012-04-10 | Sony Corporation | Active-matrix display apparatus driving method of the same and electronic instruments |
JP2010032741A (ja) * | 2008-07-29 | 2010-02-12 | Sony Corp | アクティブマトリクス表示装置及びその駆動方法と電子機器 |
JP2010139966A (ja) * | 2008-12-15 | 2010-06-24 | Sony Corp | 表示装置 |
JP2021073497A (ja) * | 2009-02-27 | 2021-05-13 | 株式会社半導体エネルギー研究所 | 発光装置 |
US11387368B2 (en) | 2009-02-27 | 2022-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving semiconductor device |
JP2011197152A (ja) * | 2010-03-17 | 2011-10-06 | Casio Computer Co Ltd | 画素回路基板、表示装置、電子機器、及び表示装置の製造方法 |
KR102277568B1 (ko) * | 2013-11-20 | 2021-07-14 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치 |
KR20150057661A (ko) * | 2013-11-20 | 2015-05-28 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5352101B2 (ja) | 表示パネル | |
JP4826597B2 (ja) | 表示装置 | |
JP5157467B2 (ja) | 自発光型表示装置およびその駆動方法 | |
TWI436334B (zh) | 顯示器裝置 | |
KR101269000B1 (ko) | 유기전계 발광 디스플레이 장치 및 그 구동방법 | |
JP2010008523A (ja) | 表示装置 | |
JP2006215275A (ja) | 表示装置 | |
JP2006317696A (ja) | 画素回路および表示装置、並びに画素回路の制御方法 | |
JP2006251010A (ja) | アクティブマトリクス型発光表示パネルの駆動装置および駆動方法 | |
US11094254B2 (en) | Display device and method for driving same | |
JP2009133913A (ja) | 表示装置 | |
WO2019186865A1 (ja) | 表示装置およびその駆動方法 | |
JP2010134313A (ja) | 有機エレクトロルミネッセンス表示装置の駆動方法 | |
JP2005352398A (ja) | アクティブマトリクス型発光表示パネル | |
JP2005283781A (ja) | 発光表示パネルの駆動装置およびこれを搭載した電子機器 | |
JP2010266493A (ja) | 画素回路の駆動方法、表示装置 | |
JP2006227239A (ja) | 表示装置、表示方法 | |
JP2006243525A (ja) | 表示装置 | |
JP5359073B2 (ja) | 表示装置 | |
JP2005215102A (ja) | 画素回路、表示装置およびその駆動方法 | |
JP4565844B2 (ja) | アクティブマトリクス型発光表示パネルの駆動装置 | |
TW201724071A (zh) | 顯示裝置 | |
JP2006276097A (ja) | アクティブマトリクス型発光表示パネルの駆動装置および駆動方法 | |
JP5789585B2 (ja) | 表示装置および電子機器 | |
JP2010276783A (ja) | アクティブマトリクス型表示装置 |