JP2005348095A - A/dコンバータおよびa/d変換方法 - Google Patents
A/dコンバータおよびa/d変換方法 Download PDFInfo
- Publication number
- JP2005348095A JP2005348095A JP2004165477A JP2004165477A JP2005348095A JP 2005348095 A JP2005348095 A JP 2005348095A JP 2004165477 A JP2004165477 A JP 2004165477A JP 2004165477 A JP2004165477 A JP 2004165477A JP 2005348095 A JP2005348095 A JP 2005348095A
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- voltage
- time
- value
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【課題】アナログ入力電圧を常にコンパレータで閾値と比較するようにすると、A/D変換に要する時間が常に一定となり、その変換時間の間は回路が常に動作することになるため消費電力を低減するのに限界がある。
【解決手段】逐次比較型8bitA/Dコンバータにおいて、アナログ入力電圧Vinの今回値即ちサンプルホールド回路110の保持電圧と、前回値即ちサンプルホールド回路112の保持電圧との差を減算器113でとり、その差電圧Vsubtを比較器114で設定電圧Vconsと比較し、差電圧Vsubtが設定電圧Vcons以内であるときは、A/D変換を行う必要がないと判断し、前回のA/D変換値を今回のA/D変換値として確定するようにする。
【選択図】図1
【解決手段】逐次比較型8bitA/Dコンバータにおいて、アナログ入力電圧Vinの今回値即ちサンプルホールド回路110の保持電圧と、前回値即ちサンプルホールド回路112の保持電圧との差を減算器113でとり、その差電圧Vsubtを比較器114で設定電圧Vconsと比較し、差電圧Vsubtが設定電圧Vcons以内であるときは、A/D変換を行う必要がないと判断し、前回のA/D変換値を今回のA/D変換値として確定するようにする。
【選択図】図1
Description
本発明は、A/D(アナログ/デジタル)コンバータおよびA/D変換方法に関し、特に逐次比較型あるいはパイプライン型のA/DコンバータおよびそのA/D変換方法に関する。
図5に、逐次比較型8bitA/Dコンバータの従来例を示す。この従来例に係る逐次比較型8bitA/Dコンバータは、サンプルホールド回路110、逐次比較型A/D回路111、タイミングコントロール回路200およびレジスタ202,203を有する構成となっている(例えば、特許文献1参照)。
続いて、上記構成の従来例に係る逐次比較型8bitA/Dコンバータの回路動作について、図6のタイミングチャートを用いて説明する。時刻t1でA/D変換開始信号(=論理“1”)が入力端子10からタイミングコントローラ200に入力されると、その2サイクル後の時刻t3にタイミングコントロール回路200からサンプリング信号が出力され、サンプルホールド回路110に与えられる。すると、サンプルホールド回路110は、入力端子11を介して入力されるアナログ入力電圧Vinを、サンプリング信号が論理“1”になるタイミングで保持する。
逐次比較型A/D回路111は、A/D変換に7サイクルの変換時間を要し、その変換時間にてサンプルホールド回路110に保持されたアナログ入力電圧Vinをデジタル信号に変換する。このデジタル信号は、A/D変換開始信号に対して9サイクル遅れてタイミングコントロール回路200から出力されるタイミング信号にてレジスタ203に取り込まれ、その後時刻t11に出力データDout として出力端子20から出力される。また、タイミングコントロール回路200から出力されるタイミング信号は、レジスタ202を経由して、出力データDout が有効か否かを示すデータ有効信号Dvalid として、出力データDout と同じタイミングで出力端子21から出力される。
上述した従来例に係る逐次比較型A/Dコンバータでは、サンプルホールド回路110の機能により、時刻t8にてアナログ入力電圧Vinが変化(A→B)しても、ホールド値Aはそのまま保持される。A/D変換開始信号が論理“1”になる毎にこれら一連のA/D変換動作が実行され、10サイクル後に出力データDout とデータ有効信号Dvalid が出力される。すなわち、デジタル値の確定時間(レイテンシー)は一定であり、本例では常に10サイクルの確定時間を要する。
この従来例に係る逐次比較型A/Dコンバータにおいては、A/D変換開始信号(=論理“1”)が入力されると、アナログ入力電圧Vinの電圧値に関わらずA/D変換動作を行い、たとえ変換結果が同じであってもA/D変換を行うため、変換時間(データ確定時間)は変わらない。したがって、無駄な電力を消費することになるため、消費電力が大きいという問題がある。
図7に、パイプライン型4bitA/Dコンバータの従来例を示す。この従来例に係るパイプライン型4bitA/Dコンバータは、タイミングコントロール回路105、比較器101,111,121,131、レジスタ112,122,132、D/Aコンバータ113,123,133、減算器114,124,134、サンプルホールド回路110,115,125,135、ライト(write)カウンタ210,220,230、リード(read)カウンタ211,221,231、FIFOレジスタ212,222,232、ライトセレクタ213,223,233、セレクタ214,224,234、レジスタ205,215,225,235を有する構成となっている(例えば、特許文献2参照)。
上記構成の従来例に係るパイプライン型4bitA/Dコンバータでは、入力端子10を介して入力されるA/D変換起動信号が論理“1”のときは常にA/D変換を実行していることになる。入力端子11を介して入力されるアナログ入力電圧Vinは、サンプルホールド回路110にて1サイクル遅延で保持される。比較器131は、1/2vdd(vdd:電源電圧)とサンプルホールド回路110にて保持された電圧とを比較し、サンプルホールド回路110の保持電圧が1/2vddよりも大きいときに“1”、それ以外のときに“0”を出力する。比較器131の比較結果は、レジスタ132を経た後、A/D変換値のbit3のデータreg3_dtとしてデジタル回路部へ入力される。
比較器131の比較出力は、D/Aコンバータ133にも入力される。D/Aコンバータ133は、当該比較出力が“0”のときに0レベル、“1”のときに1/2vddを出力する。サンプルホールド回路110で保持された電圧はサンプルホールド回路135にて1サイクル後に保持され、減算器134にてサンプルホールド回路135の保持電圧とD/Aコンバータ133の出力電圧との差がとられる。減算器134の減算出力は、比較器121とサンプルホールド回路125に入力される。
次に、比較器121は、1/4vddと減算器134の出力電圧とを比較し、減算器134の出力電圧が1/4vddよりも大きいときに“1”、それ以外のときに“0”を出力する。比較器121の比較結果は、1サイクル後レジスタ122を経た後、A/D変換値のbit2のデータreg2_dtとしてデジタル回路部へ入力される。比較器121の比較出力は、D/Aコンバータ123にも入力される。D/Aコンバータ123は、当該比較出力が“0”のときに0レベル、“1”のときに1/4vddを出力する。減算器124は、サンプルホールド回路125の保持電圧とD/Aコンバータ123の出力電圧との差をとる。減算器124の減算出力は、比較器111とサンプルホールド回路115に入力される。
次に、比較器111は、1/8vddと減算器124の出力電圧とを比較し、減算器124の出力電圧が1/8vddよりも大きいときに“1”、それ以外のときに“0”を出力する。比較器111の比較結果は、1サイクル後レジスタ112を経た後、A/D変換値のbit1のデータreg1_dtとしてデジタル回路部へ入力される。比較器111の比較出力は、D/Aコンバータ113にも入力される。D/Aコンバータ113は、当該比較出力が“0”のときに0レベル、“1”のときに1/8vddを出力する。減算器114は、サンプルホールド回路115の保持電圧とD/Aコンバータ113の出力電圧との差をとる。減算器114の減算出力は、比較器101に入力される。
次に、比較器101は、1/16vddと減算器114の出力電圧とを比較し、減算器114の出力電圧が1/16vddよりも大きいときに“1”、それ以外のときに“0”を出力する。比較器101の比較結果は、A/D変換値のbit0としてデジタル回路部へ入力される。
続いて、デジタル回路部へ入力された各ビットのA/D変換値が最終的に出力データとなるまでの回路動作について、図8のタイミングチャートを用いて説明する。
時刻t1でA/D変換起動信号が論理“1”となり、A/D変換が開始される。時刻t2でサンプルホールド回路110にてアナログ入力電圧Vinが保持され、時刻t3で比較器131より比較結果D0_3が出力される。時刻t4で比較器131の比較結果D0_3がレジスタ132に保持され、同時にライト8進カウンタ230のカウント値が0に初期化される。時刻t5でライト8進カウンタ230のカウント値により、比較器131の比較結果D0_3がライトセレクタ233を介してFIFOレジスタ232のreg3_n(n=0〜7)に書き込まれる。以下、1サイクル毎にライト8進カウンタ230のカウント値がカウントアップされ、FIFOレジスタ232のreg3_n(n=0〜7)にA/D変換値のbit3の値が順に書き込まれる。
時刻t6で比較器121より比較結果D0_2が出力される。時刻t7でレジスタ122に比較器121の比較結果D0_2が保持され、同時にライト5進カウンタ220のカウント値が0に初期化される。時刻t8でライト5進カウンタ220のカウント値により、比較器121の比較結果D0_2がライトセレクタ223を介してFIFOレジスタ222のreg2_n(n=0〜4)に書き込まれる。以下、1サイクル毎にライト5進カウンタ220のカウント値がカウントアップされ、FIFOレジスタ222のreg2_n(n=0〜4)にA/D変換値のbit2の値が順に書き込まれる。
時刻t9で比較器111より比較結果D0_1が出力される。時刻t10で比較器111の比較結果D0_1がレジスタ112に保持され、同時にライト2進カウンタ210のカウント値が0に初期化される。時刻t11でライト2進カウンタ210のカウント値により、比較器111の比較結果D0_1がライトセレクタ213を介してFIFOレジスタ212のreg1_n(n=0,1)に書き込まれる。以下、1サイクル毎にライト2進カウンタ210のカウント値がカウントアップされ、FIFOレジスタ212のreg1_n(n=0,1)にA/D変換値のbit1の値が順に書き込まれる。
時刻t12で比較器101より比較結果D0_0が出力される。同時にライト8進カウンタ231、リード5進カウンタ221、リード2進カウンタ211の各カウント値が0に初期化される。そして、各リードカウンタ231,221,211のカウント値により、FIFOレジスタ232,222,212の各出力がセレクタ234,224,214にて選択される。時刻t13でA/D変換値のbit3,2,1,0は、レジスタ235,225,215,205を介して出力される。
以上のようにして、A/D変換起動信号が論理“1”のときに、A/D変換値のbit3,2,1,0は、レイテンシー12サイクルで出力端子23,22,21,20から出力される。
この従来例に係るパイプライン型A/Dコンバータにおいても、A/D変換起動信号が論理“1”になると、アナログ入力電圧Vinの電圧値に関わらず、パイプライン処理するデジタル回路部が動作し続けるため、消費電力が大きいという問題がある。
上述したA/Dコンバータの消費電力についての問題点を解決するために、動作源となるクロック信号を停止させて低消費電力状態にするとともに、低消費電力状態においてアナログ入力電圧に対して閾値を設定して当該アナログ入力電圧の変化を検出するようにした逐次比較型A/Dコンバータが提案されている(例えば、特許文献3参照)。
しかしながら、特許文献3記載の従来技術では、アナログ入力電圧を常にコンパレータで閾値と比較し、その比較結果からA/D変換が必要か否かをCPUへ知らせるようにしているため、A/D変換に要する時間は常に一定となり、その変換時間の間は常に回路が動作することになるため、消費電力を低減するのに限界がある。
本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、A/D変換に要する時間を可能な限り短縮し、デジタル回路部の低消費電力化を可能にしたA/DコンバータおよびA/D変換方法を提供することにある。
上記目的を達成するために、本発明では、アナログ入力電圧の今回値と前回値との差をとり、その差電圧が設定電圧以内であるときは、前回のA/D変換値を今回のA/D変換値として確定する構成を採っている。
逐次比較型あるいはパイプライン型のA/Dコンバータにおいて、アナログ入力電圧の今回値と前回値との差が設定電圧以内であるときには、A/D変換を行う必要がないと判断し、前回のA/D変換値を今回のA/D変換値として用いることで、その判断時点でA/D変換値を確定できるため、逐次比較型A/Dコンバータにあっては、A/D変換に要する時間(データ確定時間)を短縮でき、パイプライン型A/Dコンバータにあっては、パイプライン処理するデジタル回路部を停止できる。
本発明によれば、逐次比較型A/Dコンバータにあっては、A/D変換に要する時間を短縮でき、パイプライン型A/Dコンバータにあっては、パイプライン処理するデジタル回路部を停止できるため、デジタル回路部の低消費電力化を図ることができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
[第1実施形態]
図1は、本発明の第1実施形態に係るA/Dコンバータ、例えば逐次比較型8bitA/Dコンバータの回路構成を示すブロック図である。
図1は、本発明の第1実施形態に係るA/Dコンバータ、例えば逐次比較型8bitA/Dコンバータの回路構成を示すブロック図である。
図1から明らかなように、本実施形態に係る逐次比較型8bitA/Dコンバータは、サンプルホールド回路110、逐次比較型A/D回路111、タイミングコントロール回路200およびレジスタ202,203に加えて、サンプルホールド回路112、減算器113、比較器114、レジスタ115、AND回路116、カウンタ117およびセレクタ201を新たに有する構成となっている。
サンプルホールド回路112は、サンプルホールド回路110で保持した電圧をデータ有効信号Dvalid にて変換した際のアナログ入力電圧Vinを保持する。減算器113は、今回A/D変換する電圧、即ちサンプルホールド回路110で保持した電圧Vsampと、前回A/D変換を行った電圧、即ちサンプルホールド回路112で保持した電圧Vref との差(絶対値)Vsubtを算出する。比較器114は、減算器113の差電圧Vsubtを設定電圧Vcons(例えば、A/D変換の1/8LSBに相当する電圧)と比較し、減算器113の差電圧Vsubtが設定電圧Vcons未満であれば、前回A/D変換した電圧と今回A/D変換する電圧は同電圧とみなして論理“1”の比較信号Vcompを出力する。
タイミングコントロール回路200ではあらかじめ、A/D変換開始信号に対して9サイクル遅延された信号と3サイクル遅延された信号とが生成され、これら2つの信号はセレクタ201に入力される。セレクタ201は、比較器114の比較信号Vcomp、具体的にはレジスタ115を経た信号Vcomp_1d をセレクト信号として用い、前回A/D変換した電圧と今回A/D変換する電圧が同電圧のとき、即ち比較信号Vcompが論理“1”のときは、A/D変換開始信号に対して3サイクル遅延された信号を選択し、A/D変換に7サイクル要する逐次比較型A/D回路111の出力を待たずに、出力データDout が有効か否かを示すデータ有効信号Dvalid (=1)として出力する。ここでは、A/D変換開始信号が入力されてから4サイクル後に、論理“1”のデータ有効信号Dvalid が出力されることになる。
次に、上記構成の第1実施形態に係る逐次比較型8bitA/Dコンバータの回路動作について、図2のタイミングチャートを用いて説明する。
時刻t1でA/D変換開始信号が入力端子10を介して入力されると、その2サイクル後の時刻t3にタイミングコントロール回路200から論理“1”のサンプリング信号が出力される。すると、サンプルホールド回路110は、このサンプリング信号のタイミングで、入力端子11を介して入力されるアナログ入力電圧Vin(ここでは、このときのVinをAとする)を保持する。本A/Dコンバータが最初のA/D変換動作を行う際は、前回の電圧が存在しないため、レジスタ115は初期化される。その結果、時刻t4では、セレクタ201のセレクト信号となるレジスタ115の出力信号Vcomp_1d が論理“0”となる。
このVcomp_1d =0のときは、セレクタ201ではタイミングコントロール回路200により9サイクル遅延させた信号が選択されることになるため、従来例と同様に、時刻t11に逐次比較型A/D回路111でA/D変換されたデジタル信号が、タイミングコントロール回路200により9サイクル遅延させた信号にてレジスタ203に取り込まれ、出力データDout として出力端子21から出力される。出力データDout が有効か否かを示すデータ有効信号Dvalid も論理“1”となり、出力データDoutと同時に出力端子20から出力される。
時刻t12では時刻t11のDvalid =1をトリガとして、サンプルホールド回路112で前回の入力電圧、即ちサンプルホールド回路110の保持が保持される。このとき、減算器113にてサンプルホールド回路110の保持電圧Vsampとサンプルホールド回路112の保持電圧Vref との差(絶対値)Vsubtが算出される。そして、減算器113の差電圧Vsubtが比較器114にて設定電圧Vconsと比較され、当該設定電圧Vconsよりも減算器113の差電圧Vsubtが小さいとき、比較器114の比較出力Vcompが論理“1”となる。このとき、サンプルホールド回路110、サンプルホールド回路112共に保持している電圧はAであるためVsubt=0、Vcomp=1となる。
時刻t14でA/D変換開始信号を受けることで、次のA/D変換動作が開始される。この2サイクル後の時刻t16でサンプルホールド回路110に新しいアナログ入力電圧Vin(ここでは、このときのVinをBとする)が保持される。このとき同時に、減算器113にてサンプルホールド回路110に保持されている今回の電圧Vsampとサンプルホールド回路112に保持されている前回の電圧Vref との差(絶対値)Vsubtが算出され、次いでその差電圧Vsubtが比較器114にて設定電圧Vcons(ここでは、VconsをCとする)と比較される。本例の場合には、|B−A|≧Cとすると、比較器114の比較出力Vcompが論理“0”となり、その結果、時刻t17にレジスタ115の出力Vcomp_1d が論理“0”となる。Vcomp_1d =0のときは、通常通り、逐次比較型A/D回路111の変換結果を使用するため、時刻t24にDvalid =1、Dout =D1となる。
時刻t25に時刻t24のDvalid =1をトリガとして、サンプルホールド回路112にサンプルホールド回路110の前回の変換電圧が保持される。同時に、減算器113の差電圧Vsub が0となり、その結果比較器114の比較出力Vcompが論理“1”となる。このとき、A/D変換開始信号の論理“1”への遷移タイミングから2サイクル後の時刻t27にサンプルホールド回路110に新しいアナログ入力電圧Vinが保持される。このとき同時に、減算器113にてサンプルホールド回路110に保持されている今回の電圧Vsampと、サンプルホールド回路112に保持されている前回の電圧Vref との差(絶対値)が算出される。ここでは、Vsubt=|B−B|=0とする。
そして、比較器114にて減算器113の差電圧Vsubtが設定電圧Vconsと比較され、Vcons>Vsubtであるため、比較器114の比較出力Vcompが論理“1”となる。このとき、レジスタ115には比較出力Vcompの論理“1”が取り込まれ、時刻t28にレジスタ115の出力Vcomp_1d が論理“1”になる。このVcomp_1d =1のときは、セレクタ201ではタイミングコントロール回路200により3サイクル遅延された信号が選択されることになるため、A/D変換に7サイクル要する逐次比較型A/D回路111の出力を待たずに、論理“1”のデータ有効信号Dvalid が出力され、A/D変換データDout として前回の値D1を有効データとする。
但し、アナログ入力電圧VinがA/D変換の閾値付近の際は、比較器114の設定電圧Vcons内であればアナログ入力電圧Vinと同値と見なされるため、そのときの確定した出力データDout は±1LSBの誤差を含むことになる。A/D変換の誤差精度を±1LSB以内に保つためにも、A/D変換する際に比較器114の比較出力Vcompを1サイクル遅延した信号Vcompn_1dがn回(n:自然数、例えば8回)連続して1となったときは、当該Vcomp_1dの値に関わらず、通常通り逐次比較型A/D変換器111を動作させ、タイミングコントロール回路200により9サイクル遅延させた信号にてレジスタ203に取り込み、その出力データを有効とする必要がある。
このときの動作は、次のような補正動作によって実現できる。すなわち、タイミングコントロール回路200より2サイクル遅延させた信号とレジスタ115の出力Vcomp_1d との論理積をAND回路116でとり、当該AND回路116の出力をカウンタ117でカウントする。そして、カウンタ117のカウント値が8回となったときにクリア信号を出力し、当該クリア信号によってカウンタ117自身のカウント値をクリアする補正動作を行うようにする。これにより、次のA/D変換時は必ずレジスタ115とカウンタ117の各値が0にクリアされ、通常動作が行われることになる。
なお、誤差精度を満たすための通常動作へ移行するカウンタ117のカウンタ値については、比較器114の設定電圧Vconsの大小に応じて変更する必要がある。
上述したように、第1実施形態に係る逐次比較型8bitA/Dコンバータでは、アナログ入力電圧Vinの今回値と前回値との差をとり、その差電圧Vsubtが設定電圧Vcons以内であるときは、A/D変換を行う必要がないと判断し、前回のA/D変換値を今回のA/D変換値として確定することにより、その判断時点でA/D変換値を確定し、A/D変換に要する時間(データ確定時間)を短縮できるため、デジタル回路部の低消費電力化を図ることができる。
[第2実施形態]
図3は、本発明の第2実施形態に係るA/Dコンバータ、例えばパイプライン型4bitA/Dコンバータの回路構成を示すブロック図である。
図3は、本発明の第2実施形態に係るA/Dコンバータ、例えばパイプライン型4bitA/Dコンバータの回路構成を示すブロック図である。
図3から明らかなように、本実施形態に係るパイプライン型4bitA/Dコンバータは、従来例に係るパイプライン型4bitA/Dコンバータ(図7を参照)の構成要素に加えて、減算器140、比較器141およびカウンタ142を新たに有する構成となっている。なお、図3において、回路部Xについては、図7の従来型の回路部Xと同じ構成となっている。
減算器140は、今回A/D変換する電圧、即ちサンプルホールド回路110で保持した電圧と、前回A/D変換を行った電圧、即ちサンプルホールド回路112で保持した電圧との差(絶対値)Vsubtを算出する。比較器141は、減算器140の差電圧Vsubtを設定電圧Vcons(例えば、A/D変換の1/8LSBに相当する電圧)と比較し、減算器140の差電圧Vsubtが設定電圧Vcons未満であれば、前回A/D変換した電圧と今回A/D変換する電圧は同電圧とみなして論理“1”の比較信号Vcompを出力する。この比較信号Vcompは、ライトカウンタ230,220,210およびリードカウンタ(A/Dカウンタ)231,221,211に入力されることで、A/D変換の動作を制御する。
次に、上記構成の第2実施形態に係るパイプライン型4bitA/Dコンバータの回路動作について、図4のタイミングチャートを用いて説明する。なお、A/D変換の基本的な動作は、従来例に係るパイプライン型4bitA/Dコンバータの場合と同じであり、ここでは重複するのでその説明は省略するものとする。
時刻t5で比較器141の比較出力Vcompが論理“1”となり、時刻t7でライト8進カウンタ230、時刻t12でリード8進カウンタ231、時刻t10でライト5進カウンタ220、時刻t13でリード5進カウンタ221およびライト2進カウンタ210、時刻t15でリード2進カウンタ211が前回の値を保持する。この制御により、同じA/D変換値をFIFOレジスタ232,222,212で冗長に書き込まない。
但し、アナログ入力電圧VinがA/D変換の閾値付近の際は、比較器141の設定電圧Vcons内であればアナログ入力電圧Vinと同値と見なされるため、そのときの確定した出力データは±1LSBの誤差を含むことになる。A/D変換の誤差精度を±1LSB以内に保つためにも、A/D変換する際に、比較器141の比較出力Vcompがn回(n:自然数、例えば8回)連続して1となったときは、当該比較出力Vcompの値に関わらず、ライトカウンタ230,220,210およびリードカウンタ(A/Dカウンタ)231,221,211を動作させ、FIFOレジスタ232,222,212にA/D変換値を新たに書き込む必要がある。
そのために、Vcomp=1の連続性をカウンタ142でカウントする。カウンタ142のカウント値がn回(本例では、8回)になると、カウンタ142がクリア信号を出力することにより、通常動作が行われることになる。なお、誤差精度を満たすための通常動作へ移行するカウンタ142のカウンタ値については、比較器141の設定電圧Vconsの大小に応じて変更する必要がある。
上述したように、第2実施形態に係るパイプライン型4bitA/Dコンバータでは、アナログ入力電圧Vinの今回値と前回値との差をとり、その差電圧Vsubtが設定電圧Vcons以内であるときは、A/D変換を行う必要がないと判断し、前回のA/D変換値を今回のA/D変換値として確定することにより、その判断時点でA/D変換値を確定し、パイプライン処理するデジタル回路部を停止できるため、デジタル回路部の低消費電力化を図ることができる。
110,112,111,135…サンプルホールド回路、111…逐次比較型A/D回路、113,134,140…減算器、114,141…比較器、115,132,202,203,205,215,225,235…レジスタ、116…AND回路、117,142…カウンタ、200…タイミングコントロール回路、201,214,224,234…セレクタ、210,220,230…ライト(write)カウンタ、211,221,231…リード(read)カウンタ、212,222,232…FIFOレジスタ、213,223,233…ライトセレクタ
Claims (4)
- アナログ入力電圧の今回値と前回値との差をとる減算手段と、
前記減算手段で求めた差電圧が設定電圧以内であるときは、前回のA/D変換値を今回のA/D変換値として確定する確定手段と
を備えたことを特徴とするA/Dコンバータ。 - 前記確定手段の確定結果が所定回数連続して同じときは、A/D変換を行わせる補正手段をさらに備えた
ことを特徴とする請求項1記載のA/Dコンバータ。 - アナログ入力電圧の今回値と前回値との差をとる第1のステップと、
前記第1のステップで求めた差電圧が設定電圧以内であるときは、前回のA/D変換値を今回のA/D変換値として確定する第2のステップと
を有することを特徴とするA/D変換方法。 - 前記第2のステップでの確定結果が所定回数連続して同じときは、A/D変換を行わせる第3のステップをさらに有する
ことを特徴とする請求項3記載のA/D変換方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004165477A JP2005348095A (ja) | 2004-06-03 | 2004-06-03 | A/dコンバータおよびa/d変換方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004165477A JP2005348095A (ja) | 2004-06-03 | 2004-06-03 | A/dコンバータおよびa/d変換方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005348095A true JP2005348095A (ja) | 2005-12-15 |
Family
ID=35500056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004165477A Pending JP2005348095A (ja) | 2004-06-03 | 2004-06-03 | A/dコンバータおよびa/d変換方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005348095A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102893528A (zh) * | 2010-05-14 | 2013-01-23 | 丰田自动车株式会社 | 采样保持电路及a/d转换装置 |
JP2014211692A (ja) * | 2013-04-17 | 2014-11-13 | 日本電信電話株式会社 | 情報処理装置および情報処理方法 |
CN111917416A (zh) * | 2019-05-07 | 2020-11-10 | 旭化成微电子株式会社 | 逐次比较型模数转换器和流水线型模数转换器 |
-
2004
- 2004-06-03 JP JP2004165477A patent/JP2005348095A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102893528A (zh) * | 2010-05-14 | 2013-01-23 | 丰田自动车株式会社 | 采样保持电路及a/d转换装置 |
CN102893528B (zh) * | 2010-05-14 | 2016-05-04 | 丰田自动车株式会社 | 采样保持电路及a/d转换装置 |
JP2014211692A (ja) * | 2013-04-17 | 2014-11-13 | 日本電信電話株式会社 | 情報処理装置および情報処理方法 |
CN111917416A (zh) * | 2019-05-07 | 2020-11-10 | 旭化成微电子株式会社 | 逐次比较型模数转换器和流水线型模数转换器 |
CN111917416B (zh) * | 2019-05-07 | 2023-11-03 | 旭化成微电子株式会社 | 逐次比较型模数转换器和流水线型模数转换器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8872691B1 (en) | Metastability detection and correction in analog to digital converter | |
KR101082415B1 (ko) | 계층구조 위상 디지털 변환기 | |
JP4345854B2 (ja) | A/d変換回路 | |
US20140145868A1 (en) | Analog-digital converter and analog-digital conversion method | |
US10116318B1 (en) | Method and system for asynchronous clock generation for successive approximation analog-to-digital converter (SAR ADC) | |
US10962933B1 (en) | Multibit per stage pipelined time-to-digital converter (TDC) | |
TW201813319A (zh) | 基於時間之延遲線類比比較器 | |
WO2010010661A1 (ja) | Ad変換装置 | |
US10630304B1 (en) | Sub-ranging analog-to-digital converter | |
JPH08256060A (ja) | 比較型a/d変換器 | |
US6411241B1 (en) | A/D converter | |
US8115664B2 (en) | A/D conversion device | |
CN113726339A (zh) | 一种基于误差反馈的失调电压降低方法与数据转换器 | |
JP4839139B2 (ja) | Ad/da変換兼用装置 | |
US20100201548A1 (en) | Parallel data output control circuit and semiconductor device | |
JP2005348095A (ja) | A/dコンバータおよびa/d変換方法 | |
TWI488444B (zh) | 乘法類比數位轉換器及其管線類比數位轉換器 | |
JP5295844B2 (ja) | A/d変換装置 | |
US9577660B1 (en) | Successive approximation ADC and control method thereof | |
JP4610753B2 (ja) | Adコンバータ | |
JP5059968B2 (ja) | A/d変換装置 | |
US8415995B2 (en) | Electric circuit and signal processing method | |
JP4760737B2 (ja) | アナログ除算方法及びアナログ除算装置 | |
JP6225240B2 (ja) | 集積回路 | |
JP2006140819A (ja) | 逐次比較型ad変換器 |